JP2003218541A - Circuit board structured to reduce emi - Google Patents

Circuit board structured to reduce emi

Info

Publication number
JP2003218541A
JP2003218541A JP2002015274A JP2002015274A JP2003218541A JP 2003218541 A JP2003218541 A JP 2003218541A JP 2002015274 A JP2002015274 A JP 2002015274A JP 2002015274 A JP2002015274 A JP 2002015274A JP 2003218541 A JP2003218541 A JP 2003218541A
Authority
JP
Japan
Prior art keywords
layer
structure substrate
ground
emi
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002015274A
Other languages
Japanese (ja)
Inventor
Satoru Haga
知 芳賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2002015274A priority Critical patent/JP2003218541A/en
Publication of JP2003218541A publication Critical patent/JP2003218541A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To enable a board structured to reduce the EMI to suppress the outward radiation of electromagnetic fields generated between a power supply layer and ground layers, by enclosing the electromagnetic fields by putting the power supply layer between the ground layers and, at the same time, connecting the end sections of the ground layers to each other. <P>SOLUTION: This substrate structured to reduce the EMI has the power supply layer, the ground layers holding the power supply layer from both sides, and a connector which connects the end sections of the ground layers to each other. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、EMI(Elec
tro Magnetic Interferenc
e:電磁障害)低減構造基板に関するものである。
TECHNICAL FIELD The present invention relates to EMI (Elec).
tro Magnetic Interferc
e: Electromagnetic interference) related to a structural substrate.

【0002】[0002]

【従来の技術】従来、電子回路部品を搭載したプリント
配線板等の基板においては、該基板上に形成された信号
配線層における信号線を通って送信される信号の電流成
分が形成する電磁界によって、電磁波ノイズが発生して
しまう。そこで、電磁波ノイズの発生を防止するため
に、コンピュータに使用されるマザーボード等のように
デジタル回路を搭載した基板の場合、電源層及びグラン
ド(接地、又は、アース)層を信号配線層から独立して
形成された4層以上の多層構造が採用されている。
2. Description of the Related Art Conventionally, in a board such as a printed wiring board on which electronic circuit parts are mounted, an electromagnetic field formed by a current component of a signal transmitted through a signal line in a signal wiring layer formed on the board. Causes electromagnetic noise. Therefore, in order to prevent the generation of electromagnetic noise, in the case of a board that has a digital circuit, such as a motherboard used in a computer, separate the power supply layer and the ground (ground or earth) layer from the signal wiring layer. A multi-layer structure of four or more layers formed by the above is adopted.

【0003】図2は従来の基板の層構造を示す断面図で
ある。
FIG. 2 is a sectional view showing a layer structure of a conventional substrate.

【0004】図において、101はプリント配線板等の
4層構造基板、102は信号配線層における信号線、す
なわち、信号トレース、103はグランド層としてのグ
ランド用面状導体、104は電源層としての電源用面状
導体、105は樹脂、セラミック等から成り基板の本体
を構成する誘電体(絶縁体)である。
In the figure, 101 is a four-layer structure substrate such as a printed wiring board, 102 is a signal line in a signal wiring layer, that is, a signal trace, 103 is a planar conductor for ground as a ground layer, and 104 is a power supply layer. A sheet conductor for power supply 105 is a dielectric (insulator) which is made of resin, ceramics or the like and constitutes the main body of the substrate.

【0005】この場合、前記4層構造基板101は、信
号配線層、グランド層、電源層、信号配線層の順に構成
される4層から成る構造を有し、前記グランド用面状導
体103及び電源用面状導体104が給電系として機能
する。そして、面状導体から成るグランド層及び電源層
が両側の信号配線層の中間に介在しているので、信号ト
レース102を通って送信される信号の電流成分が電磁
界を形成しても、電磁波ノイズの発生が抑制されるよう
になっている。
In this case, the four-layer structure substrate 101 has a structure composed of four layers of a signal wiring layer, a ground layer, a power supply layer, and a signal wiring layer in this order. The plane conductor 104 functions as a power feeding system. Further, since the ground layer and the power source layer made of the planar conductor are interposed between the signal wiring layers on both sides, even if the current component of the signal transmitted through the signal trace 102 forms the electromagnetic field, the electromagnetic wave is generated. The generation of noise is suppressed.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、前記従
来の4層構造基板101においては、前記電源層及びグ
ランド層としてのグランド用面状導体103及び電源用
面状導体104が互いに平行な平板であるため、4層構
造基板101の周囲の端部から外部へ不要に大きい電磁
波ノイズが放射されてしまう。
However, in the conventional four-layer structure substrate 101, the ground plane conductor 103 and the power plane conductor 104 as the power supply layer and the ground layer are flat plates parallel to each other. Therefore, unnecessarily large electromagnetic noise is radiated to the outside from the peripheral edge of the four-layer structure substrate 101.

【0007】図3は従来の4層構造基板の端部から電磁
波ノイズが外部へ放射される状態を説明する図である。
なお、図3においては、信号トレース102と、グラン
ド用面状導体103及び電源用面状導体104の外側に
形成された誘電体105が省略されている。
FIG. 3 is a diagram for explaining a state in which electromagnetic noise is radiated to the outside from an end portion of a conventional four-layer structure substrate.
In FIG. 3, the signal trace 102 and the dielectric 105 formed outside the planar conductor 103 for ground and the planar conductor 104 for power supply are omitted.

【0008】図3に示されるように、前記従来の4層構
造基板101においては、該4層構造基板101の周囲
の端部から、電磁波ノイズ106が、矢印107で示さ
れるように放射される。これは、給電系の配線回路を通
って流れる電流、信号トレース102を通って流れる信
号のリターン電流の広がり、信号配線層、グランド層及
び電源層の層間を結合するビアホール(又は、バイアホ
ール:Via−hole)、スルーホール(Throu
gh−hole)等によって、前記グランド用面状導体
103及び電源用面状導体104が励振されるためであ
る。そして、前記グランド用面状導体103及び電源用
面状導体104が互いに平行な平板である、すなわち、
平行平板構造を有しているので、前記グランド用面状導
体103及び電源用面状導体104の間の空間におい
て、振幅の大きな波線108で示されるように、空洞共
振が発生する。さらに、4層構造基板101の周囲の端
部において、前記グランド用面状導体103及び電源用
面状導体104の端部が開放されているので、前記グラ
ンド用面状導体103及び電源用面状導体104がスロ
ットアンテナのように振る舞うことになる。そのため、
前記空洞共振の共振周波数において、大きな電磁波ノイ
ズ106が4層構造基板101の周囲の端部から外部へ
向けて、矢印107で示されるように、放射されてしま
う。
As shown in FIG. 3, in the conventional four-layer structure substrate 101, electromagnetic noise 106 is radiated from an end portion around the four-layer structure substrate 101 as indicated by an arrow 107. . This is because the current flowing through the wiring circuit of the power feeding system, the spread of the return current of the signal flowing through the signal trace 102, and the via hole (or via hole: Via) connecting the layers of the signal wiring layer, the ground layer and the power supply layer. -Hole), through hole (Throu
This is because the ground plane conductor 103 and the power plane conductor 104 are excited by gh-hole) or the like. The ground conductor 103 and the power conductor 104 are flat plates parallel to each other, that is,
Since it has the parallel plate structure, a cavity resonance occurs in the space between the ground plane conductor 103 and the power plane conductor 104, as indicated by a wavy line 108 having a large amplitude. Further, since the ends of the ground plane conductor 103 and the power plane conductor 104 are open at the peripheral edges of the four-layer structure substrate 101, the ground plane conductor 103 and the power plane plane are formed. The conductor 104 will behave like a slot antenna. for that reason,
At the resonance frequency of the cavity resonance, a large electromagnetic wave noise 106 is radiated from the peripheral end of the four-layer structure substrate 101 toward the outside, as indicated by an arrow 107.

【0009】そして、前記大きな電磁波ノイズ106に
よる影響を防止するためには、4層構造基板101の端
部において、バイパスキャパシタ、AC終端(キャパシ
タと抵抗の組み合わせ)、ノイズ対策部品等を使用した
り、4層構造基板101の外部にシールド装置を配設す
る必要があった。
In order to prevent the influence of the large electromagnetic noise 106, a bypass capacitor, an AC termination (combination of a capacitor and a resistor), noise countermeasure parts, etc. are used at the end of the four-layer structure substrate 101. It was necessary to dispose the shield device outside the four-layer structure substrate 101.

【0010】本発明は、前記従来の基板の問題点を解決
して、電源層をグランド層によって両側から挟み込むと
ともに、両側の該グランド層の端部を互いに接続するこ
とによって、電源層とグランド層との間に発生した電磁
界を閉じ込め、該電磁界が外部に放射されることを抑制
することができるEMI低減構造基板を提供することを
目的とする。
According to the present invention, the problems of the conventional substrate are solved, the power supply layer is sandwiched by the ground layers from both sides, and the end portions of the ground layers on both sides are connected to each other, whereby the power supply layer and the ground layer are connected. It is an object of the present invention to provide an EMI-reducing structure substrate capable of confining an electromagnetic field generated between a magnetic field and a magnetic field and suppressing the electromagnetic field from being radiated to the outside.

【0011】[0011]

【課題を解決するための手段】そのために、本発明のE
MI低減構造基板においては、電源層と、該電源層を両
側から挟み込むグランド層と、該グランド層の端部を接
続する接続体を有する。
Therefore, the E of the present invention is used for that purpose.
The MI reduction structure substrate has a power supply layer, a ground layer that sandwiches the power supply layer from both sides, and a connection body that connects end portions of the ground layer.

【0012】本発明の他のEMI低減構造基板において
は、さらに、前記グランド層の外側に配設された信号配
線層を有する。
In another EMI reducing structure substrate of the present invention, it further has a signal wiring layer arranged outside the ground layer.

【0013】本発明の更に他のEMI低減構造基板にお
いては、さらに、前記信号配線層は、電子回路部品が接
続される。
In still another EMI reducing structure substrate of the present invention, an electronic circuit component is connected to the signal wiring layer.

【0014】本発明の更に他のEMI低減構造基板にお
いては、さらに、前記電源層、グランド層及び接続体
は、面状導体から成る。
In still another EMI-reducing structure substrate of the present invention, the power supply layer, the ground layer, and the connecting body are made of planar conductors.

【0015】本発明の更に他のEMI低減構造基板にお
いては、さらに、前記接続体は、前記グランド層の端部
を取り囲むように形成されている。
In still another EMI reducing structure substrate of the present invention, the connection body is formed so as to surround an end portion of the ground layer.

【0016】本発明の更に他のEMI低減構造基板にお
いては、さらに、4層以上の多層基板である。
Still another EMI reducing structure substrate of the present invention is a multi-layer substrate having four or more layers.

【0017】[0017]

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

【0018】図1は本発明の実施の形態におけるEMI
低減構造基板の層構造を示す断面図である。
FIG. 1 shows an EMI according to an embodiment of the present invention.
It is sectional drawing which shows the layer structure of a reduction structure substrate.

【0019】図において、11は電子回路部品を搭載し
たプリント配線板等の基板として電子装置において使用
されるEMI低減構造基板である。なお、該EMI低減
構造基板11は、コンピュータ等の情報処理機器のよう
にデジタル回路を使用する電子装置に適しているが、い
かなる電子装置においても使用することができる。
In the figure, reference numeral 11 is an EMI reducing structure substrate used in an electronic device as a substrate such as a printed wiring board on which electronic circuit components are mounted. The EMI reducing structure substrate 11 is suitable for an electronic device that uses a digital circuit such as an information processing device such as a computer, but can be used for any electronic device.

【0020】そして、前記EMI低減構造基板11は、
IC、LSI、抵抗、コンデンサ等の多数の電子回路部
品及び該電子回路部品を結ぶ複雑な形状の多数の信号配
線から成る信号配線層における信号線としての信号トレ
ース12、グランド層としてのグランド用面状導体13
a、電源層としての電源用面状導体14、並びに、樹
脂、セラミック等から成り基板の本体を構成する誘電体
15を有する。なお、前記EMI低減構造基板11は、
実際には、信号配線層、グランド層及び電源層を電気的
に連結するビアホール、スルーホール等を有するが、本
実施の形態においては、前記電子回路部品、複雑な形状
の多数の信号配線、ビアホール、スルーホール等を省略
して、図1に示されるように、モデル化されたものにつ
いて説明する。
The EMI reducing structure substrate 11 is
A signal trace 12 as a signal line in a signal wiring layer including a large number of electronic circuit components such as ICs, LSIs, resistors, capacitors, and a large number of signal wirings having a complicated shape connecting the electronic circuit components, and a ground plane as a ground layer. Conductor 13
a, a planar power source conductor 14 as a power source layer, and a dielectric 15 which is made of resin, ceramics or the like and constitutes the main body of the substrate. The EMI reducing structure substrate 11 is
Actually, it has a via hole, a through hole, etc. for electrically connecting the signal wiring layer, the ground layer and the power supply layer, but in the present embodiment, the electronic circuit component, a large number of signal wirings with complicated shapes, and a via hole are provided. , The through holes and the like are omitted, and the modeled one as shown in FIG. 1 will be described.

【0021】この場合、前記EMI低減構造基板11
は、信号配線層、グランド層、電源層、グランド層、信
号配線層の順に配設された5層から成る多層構造を有す
る。なお、グランド層を構成するグランド用面状導体1
3aの端部は、接続体としての接続用面状導体13bに
よって、互いに接続されている。ここで、該接続用面状
導体13bは、前記グランド用面状導体13aと同一の
金属から成り、メッキによって形成される。例えば、前
記グランド用面状導体13aが銅から成る場合には、銅
メッキを施すことによって、前記接続用面状導体13b
が形成される。この場合、2層のグランド層としてのグ
ランド用面状導体13aの端部は、前記接続用面状導体
13bによって、取り囲まれるように、ほぼ全周が接続
される。例えば、前記EMI低減構造基板11が全体と
して矩(く)形の平板状の形状を有する場合、該矩形の
4辺における断面がすべて図1に示されるような構造を
有し、前記矩形の4辺に沿って接続用面状導体13bが
延在する。すなわち、EMI低減構造基板11の周囲の
端部全体を取り囲むように、接続用面状導体13bが形
成されている。なお、前記接続用面状導体13bの外側
に誘電体15を配設することもできる。
In this case, the EMI reducing structure substrate 11
Has a multi-layered structure including five layers in which a signal wiring layer, a ground layer, a power supply layer, a ground layer, and a signal wiring layer are arranged in this order. In addition, the planar conductor 1 for ground that constitutes the ground layer
The ends of 3a are connected to each other by a connecting planar conductor 13b as a connecting body. Here, the connecting planar conductor 13b is made of the same metal as the grounding planar conductor 13a, and is formed by plating. For example, when the planar conductor 13a for ground is made of copper, the planar conductor 13b for connection is formed by plating copper.
Is formed. In this case, an end portion of the two-layer ground conductor 13a serving as a ground layer is almost entirely connected so as to be surrounded by the connection conductor 13b. For example, when the EMI reducing structure substrate 11 has a rectangular plate shape as a whole, the four sides of the rectangle have a structure as shown in FIG. The connecting planar conductor 13b extends along the side. That is, the connecting planar conductor 13b is formed so as to surround the entire end portion around the EMI reducing structure substrate 11. It should be noted that the dielectric 15 may be arranged outside the connecting planar conductor 13b.

【0022】このように、EMI低減構造基板11にお
いては、グランド層としてのグランド用面状導体13a
が、電源層としての電源用面状導体14を両側(図にお
ける上側及び下側)から挟み込み、該電源用面状導体1
4の両側のグランド用面状導体13aの端部が、接続用
面状導体13bによって接続される。すなわち、両側の
グランド用面状導体13aの間に形成される空間は接続
用面状導体13bによって端部が閉じられ、かつ、端部
が閉じられた前記空間の中に電源用面状導体14が閉じ
込められている。
As described above, in the EMI reducing structure substrate 11, the ground plane conductor 13a as the ground layer.
However, by sandwiching the power source planar conductor 14 as a power source layer from both sides (the upper side and the lower side in the figure), the power source planar conductor 1
The end portions of the planar conductor 13a for ground on both sides of 4 are connected by the planar conductor 13b for connection. That is, the space formed between the ground plane conductors 13a on both sides is closed at the end by the connection plane conductor 13b, and the power plane conductor 14 is placed in the space whose ends are closed. Is trapped.

【0023】次に、前記構成のEMI低減構造基板の動
作について説明する。
Next, the operation of the EMI reducing structure substrate having the above structure will be described.

【0024】図4は本発明の実施の形態におけるEMI
低減構造基板から電磁波ノイズが外部へ放射される状態
を説明する図である。なお、図4においては、信号トレ
ース12と、グランド用面状導体13aの両側に形成さ
れた誘電体15が省略されている。
FIG. 4 shows the EMI in the embodiment of the present invention.
It is a figure explaining the state where electromagnetic wave noise is radiated outside from the reduction structure substrate. In FIG. 4, the signal trace 12 and the dielectric 15 formed on both sides of the ground plane conductor 13a are omitted.

【0025】ここで、電磁波ノイズとしての電磁波が外
部へ放射されるメカニズムについて説明する。まず、
「従来の技術」及び「発明が解決しようとする課題」に
おいて説明したような信号配線層、グランド層、電源
層、信号配線層の順に構成される4層から成る構造を有
する4層構造基板101において、電源層とグランド層
との共振によって発生する電磁波ノイズ106の放射に
ついて説明する。
Here, a mechanism of radiating electromagnetic waves as electromagnetic noise to the outside will be described. First,
A four-layer structure substrate 101 having a structure composed of four layers of a signal wiring layer, a ground layer, a power supply layer, and a signal wiring layer in this order as described in "Prior Art" and "Problems to be Solved by the Invention". In the following, the radiation of the electromagnetic noise 106 generated by the resonance between the power supply layer and the ground layer will be described.

【0026】この場合、前記4層構造基板101におけ
るグランド層を構成するグランド用面状導体103及び
電源層を構成する電源用面状導体104は、端部が開放
された平行平板構造を有する。そこで、前記グランド用
面状導体103と電源用面状導体104とから成る平行
平板間の空間を導波管として考えることができるので、
前記平行平板間の空間における電磁界は、内部領域にお
ける電磁界を示す波動方程式である次の式(1)、及
び、開放された開放境界として把握することができる4
層構造基板101の周囲の端部における境界条件を規定
する次の式(2)によって表すことができる。
In this case, the planar conductor 103 for ground forming the ground layer and the planar conductor 104 for power supply forming the power supply layer in the four-layer structure substrate 101 have a parallel plate structure with open ends. Therefore, the space between the parallel flat plates composed of the ground plane conductor 103 and the power plane conductor 104 can be considered as a waveguide.
The electromagnetic field in the space between the parallel flat plates can be understood as the following equation (1), which is a wave equation showing the electromagnetic field in the internal region, and an open boundary 4
It can be expressed by the following equation (2) which defines the boundary condition at the peripheral edge of the layered structure substrate 101.

【0027】[0027]

【数1】 [Equation 1]

【0028】ここで、∇はベクトル演算子ナブラ、kは
波数ベクトル、Ez は電場ベクトルのz成分、nは開放
境界としての4層構造基板101の周囲の端部における
外向きの単位法線ベクトルである。なお、式(1)にお
ける∇2 t は、次の式(3)によって定義される。
Here, ∇ is the vector operator Nabla, k is the wave number vector, E z is the z component of the electric field vector, and n is the outward unit normal line at the edge around the four-layer structure substrate 101 as an open boundary. Is a vector. In addition, ∇ 2 t in Expression (1) is defined by the following Expression (3).

【0029】[0029]

【数2】 [Equation 2]

【0030】この場合、前記4層構造基板101の外形
寸法が、解析対象である周波数を有する電磁波の波長に
対して、数分の一程度の寸法以上である場合には、前記
外形寸法の影響を無視することができない。そこで、次
の式(4)によって、前記平行平板間の空間において発
生する電磁波の空洞共振の共振周波数fmnを導き出す
ことができる。
In this case, when the outer dimensions of the four-layer structure substrate 101 are equal to or more than a few fractions of the wavelength of the electromagnetic wave having the frequency to be analyzed, the influence of the outer dimensions. Cannot be ignored. Therefore, the resonance frequency fmn of the cavity resonance of the electromagnetic wave generated in the space between the parallel plates can be derived by the following equation (4).

【0031】[0031]

【数3】 [Equation 3]

【0032】ここで、a及びbは4層構造基板101の
縦及び横の外形寸法、C0 は真空中におけるの電磁波の
速度、すなわち、光の速度、εr はグランド用面状導体
103と電源用面状導体104とから成る平行平板間の
空間内の誘電体105の誘電率である。
Here, a and b are vertical and horizontal external dimensions of the four-layer structure substrate 101, C 0 is the speed of electromagnetic waves in a vacuum, that is, the speed of light, and ε r is the ground plane conductor 103. It is the dielectric constant of the dielectric material 105 in the space between the parallel plates composed of the planar conductor 104 for power supply.

【0033】そして、前記平行平板間の空間において、
波線108で示されるように、電磁波の空洞共振が発生
した場合、空間の内部で大きな電磁界が発生する。さら
に、4層構造基板101の周囲の端部において、前記グ
ランド用面状導体103及び電源用面状導体104の端
部が開放されているので、前記4層構造基板101の周
囲の端部から前記電磁界が外部に漏れ出て、電磁波ノイ
ズ106として放射される。この場合、電磁界上におい
ては、4層構造基板101の開放された端部が磁気壁の
ように振る舞うので、前記端部の開放された面に沿って
磁流が流れ、該磁流を放射源として、図3に示されるよ
うに、電磁波ノイズ106の放射が発生する。
Then, in the space between the parallel plates,
As shown by the wavy line 108, when the cavity resonance of the electromagnetic wave occurs, a large electromagnetic field is generated inside the space. Furthermore, since the end portions of the planar conductor 103 for ground and the planar conductor 104 for power supply are open at the peripheral end portion of the four-layer structure substrate 101, the peripheral end portion of the four-layer structure substrate 101 is The electromagnetic field leaks out and is radiated as electromagnetic noise 106. In this case, in the electromagnetic field, the open end of the four-layer structure substrate 101 behaves like a magnetic wall, so that a magnetic current flows along the open surface of the end and the magnetic current is radiated. As a source, as shown in FIG. 3, radiation of electromagnetic noise 106 is generated.

【0034】続いて、本実施の形態におけるEMI低減
構造基板11での電磁界について説明する。ここで、該
EMI低減構造基板11においては、図4に示されるよ
うに、グランド層を構成する二つのグランド用面状導体
13aが、電源層を構成する電源用面状導体14を両側
から挟み込み、さらに、該電源用面状導体14の両側の
グランド用面状導体13aの端部が、接続用面状導体1
3bによって互いに接続されている。
Next, the electromagnetic field in the EMI reducing structure substrate 11 according to this embodiment will be described. Here, in the EMI reducing structure substrate 11, as shown in FIG. 4, the two ground plane conductors 13a forming the ground layer sandwich the power plane conductor 14 forming the power layer from both sides. Furthermore, the end portions of the ground plane conductor 13a on both sides of the power plane conductor 14 are connected to each other by the connection plane conductor 1.
They are connected to each other by 3b.

【0035】この場合、前記電源用面状導体14の両側
に、グランド用面状導体13aと電源用面状導体14か
ら成る平行平板間の空間が、それぞれ、形成されてい
る。そして、前記平行平板間の空間のそれぞれにおい
て、前述されたようにして、電磁波の空洞共振が発生し
た場合、それぞれの空間における電磁波は、共振エネル
ギーを互いに打ち消し合うように振る舞う。そのため、
前記平行平板間の空間に発生した電磁波の空洞共振は、
波線18で示されるように、極めて微弱なものとなり、
空間内に閉じ込められた状態となる。
In this case, a space between the parallel flat plates composed of the ground plane conductor 13a and the power plane conductor 14 is formed on both sides of the power plane conductor 14. When the cavity resonance of the electromagnetic wave occurs in each of the spaces between the parallel plates as described above, the electromagnetic waves in the respective spaces behave so as to cancel out the resonance energies of each other. for that reason,
The cavity resonance of the electromagnetic wave generated in the space between the parallel plates is
As shown by the wavy line 18, it becomes extremely weak,
It becomes a state of being confined in the space.

【0036】また、EMI低減構造基板11の周囲の端
部全体を取り囲むように前記接続用面状導体13bが形
成され、グランド用面状導体13aの端部が前記接続用
面状導体13bによって互いに接続されている。これに
より、前記電源用面状導体14の両側に形成された平行
平板間の空間は、端部が閉じられた状態となる。そのた
め、前記平行平板間の空間における電磁波の空洞共振に
よって発生した電磁界がEMI低減構造基板11の端部
から外部に漏れ出て放射することが抑制され、外部へ放
射される電磁波ノイズ16は、前記従来の4層構造基板
101から外部へ放射される電磁波ノイズ106と比較
して、極めて微弱なものとなる。
Further, the connecting surface conductor 13b is formed so as to surround the entire end portion around the EMI reducing structure substrate 11, and the end portions of the ground surface conductor 13a are mutually connected by the connecting surface conductor 13b. It is connected. As a result, the space between the parallel flat plates formed on both sides of the power source planar conductor 14 is in a state in which the ends are closed. Therefore, the electromagnetic field generated by the cavity resonance of the electromagnetic wave in the space between the parallel plates is prevented from leaking out from the end of the EMI reducing structure substrate 11 and radiated, and the electromagnetic noise 16 radiated to the outside is: It is extremely weak as compared with the electromagnetic noise 106 radiated to the outside from the conventional four-layer structure substrate 101.

【0037】さらに、電源用面状導体14の両側にグラ
ンド用面状導体13aが配設され、かつ、該グランド用
面状導体13aの端部が接続用面状導体13bによって
互いに接続されているので、グランド層を構成する導体
の面積が、広くなっている。そのため、信号トレース1
2を通って流れる信号のリターン電流は、常にグランド
層を流れ、また、グランド用面状導体13aの端部に偏
在することなく、グランド層全体に広がることになる。
これにより、EMI低減構造基板11の端部からの電磁
波ノイズ16の放射が抑制され、また、EMI低減構造
基板11全体からの電磁波の放射も抑制される。
Further, the ground plane conductor 13a is arranged on both sides of the power plane conductor 14, and the ends of the ground plane conductor 13a are connected to each other by the connection plane conductor 13b. Therefore, the area of the conductor forming the ground layer is large. Therefore, signal trace 1
The return current of the signal flowing through 2 always flows through the ground layer, and is spread over the entire ground layer without being unevenly distributed at the end of the planar conductor 13a for ground.
Thereby, the emission of the electromagnetic noise 16 from the end of the EMI reducing structure substrate 11 is suppressed, and the emission of the electromagnetic wave from the entire EMI reducing structure substrate 11 is also suppressed.

【0038】次に、本発明の実施の形態におけるEMI
低減構造基板の実験例について説明する。
Next, the EMI in the embodiment of the present invention.
An experimental example of the reduced structure substrate will be described.

【0039】図5は本発明の実施の形態における比較実
験用基板の表面構成を示す斜視図、図6は本発明の実施
の形態における4層構造基板における放射電界強度を示
す図、図7は本発明の実施の形態におけるEMI低減構
造基板における放射電界強度を示す図、図8は本発明の
実施の形態における4層構造基板における表面近傍の磁
界強度分布を示す図、図9は本発明の実施の形態におけ
る4層構造基板における裏面近傍の磁界強度分布を示す
図、図10は本発明の実施の形態におけるEMI低減構
造基板における表面近傍の磁界強度分布を示す図、図1
1は本発明の実施の形態におけるEMI低減構造基板に
おける裏面近傍の磁界強度分布を示す図である。
FIG. 5 is a perspective view showing the surface structure of the comparative test substrate in the embodiment of the present invention, FIG. 6 is a diagram showing the radiated electric field intensity in the four-layer structure substrate in the embodiment of the present invention, and FIG. FIG. 8 is a diagram showing a radiated electric field intensity in the EMI reducing structure substrate according to the embodiment of the present invention, FIG. 8 is a diagram showing a magnetic field intensity distribution in the vicinity of the surface in the four-layer structure substrate according to the embodiment of the present invention, and FIG. 9 is a diagram showing the present invention. FIG. 10 is a diagram showing a magnetic field strength distribution near the back surface of the four-layer structure substrate in the embodiment, FIG. 10 is a diagram showing a magnetic field strength distribution near the front surface in the EMI reducing structure substrate in the embodiment of the present invention, and FIG.
FIG. 1 is a diagram showing a magnetic field strength distribution in the vicinity of the back surface of the EMI reduction structure substrate according to the embodiment of the present invention.

【0040】ここでは、図5に示されるような表面構成
を有するとともに図1に示されるような断面構造を有す
るEMI低減構造基板11を制作し、また、比較用に、
図5に示されるような表面構成を有するとともに図2に
示されるような断面構造を有する4層構造基板101を
制作した。なお、前記EMI低減構造基板11及び4層
構造基板101の外形寸法は、ともに、230×150
〔mm〕である。
Here, an EMI reducing structure substrate 11 having a surface structure as shown in FIG. 5 and a cross-sectional structure as shown in FIG. 1 was manufactured, and for comparison,
A four-layer structure substrate 101 having a surface structure as shown in FIG. 5 and a cross-sectional structure as shown in FIG. 2 was produced. The outer dimensions of the EMI reducing structure substrate 11 and the four-layer structure substrate 101 are both 230 × 150.
[Mm].

【0041】この場合、図5において、22は信号トレ
ースであり、表面に形成された信号トレース22a及び
22bと裏面に形成された信号トレース22cとから成
る。また、23はEMI低減構造基板11(4層構造基
板101)を貫通するビアホールであり、信号トレース
22aと信号トレース22cとを導通するビアホール2
3a、及び、信号トレース22bと信号トレース22c
とを導通するビアホール23bから成る。なお、前記信
号トレース22は、信号トレース22a、22b及び2
2cを合計して、長さが210〔mm〕、特性インピー
ダンスが50〔Ω〕である。
In this case, in FIG. 5, reference numeral 22 is a signal trace, which comprises signal traces 22a and 22b formed on the front surface and a signal trace 22c formed on the back surface. Reference numeral 23 is a via hole penetrating the EMI reducing structure substrate 11 (four-layer structure substrate 101), which connects the signal trace 22a and the signal trace 22c.
3a, and signal trace 22b and signal trace 22c
It is composed of a via hole 23b that conducts with. The signal trace 22 is composed of the signal traces 22a, 22b and 2
The total length of 2c is 210 [mm] and the characteristic impedance is 50 [Ω].

【0042】また、24は前記信号トレース22aの端
部に接続される信号入力用SMAコネクタ、25は前記
信号トレース22bの端部に接続される終端部接続用電
極、26は表面に多数形成された接続用電極である。な
お、前記終端部接続用電極25は、容量が5〔pF〕で
ある。
Further, 24 is a signal input SMA connector connected to the end of the signal trace 22a, 25 is a terminal connecting electrode connected to the end of the signal trace 22b, and a large number of 26 are formed on the surface. It is a connecting electrode. The capacitance of the terminal connecting electrode 25 is 5 [pF].

【0043】そして、前記構成のEMI低減構造基板1
1及び4層構造基板101の放射電解強度を電波暗室内
において測定した。
Then, the EMI reducing structure substrate 1 having the above-mentioned structure
The radiative field strengths of the 1- and 4-layer structure substrates 101 were measured in an anechoic chamber.

【0044】ここで、図6には比較例として測定した4
層構造基板101の放射電解強度の周波数分布が示され
ている。図6から、4層構造基板101の放射電解強度
は、全般的に高く、周波数が300〔MHz〕周辺の帯
域及び周波数が450〔MHz〕以上の帯域では60
〔dB〕以上であり、約310〔MHz〕及び約630
〔MHz〕の周波数において大きなピークがあることが
分かる。そして、放射電解強度の最大値は、約630
〔MHz〕の周波数において79.0〔dB〕となって
いる。
Here, in FIG. 6, 4 measured as a comparative example is shown.
The frequency distribution of the radiation field intensity of the layer structure substrate 101 is shown. From FIG. 6, the radiated electrolytic strength of the four-layer structure substrate 101 is generally high, and is 60 in the frequency band around 300 [MHz] and the frequency band above 450 [MHz].
[DB] or more, about 310 [MHz] and about 630
It can be seen that there is a large peak at the frequency of [MHz]. And, the maximum value of the radiation field intensity is about 630.
It becomes 79.0 [dB] at the frequency of [MHz].

【0045】一方、図7には本発明の実施の形態におけ
るEMI低減構造基板11の放射電解強度の周波数分布
が示されている。図7から、EMI低減構造基板11の
放射電解強度は、4層構造基板101の放射電解強度よ
りも低く、周波数が700〔MHz〕以下の帯域では、
50〔dB〕以上となることがほとんど無いことが分か
る。また、全帯域において大きなピークが発生しておら
ず、放射電解強度の最大値も、前記4層構造基板101
の最大値よりもはるかに低い59.1〔dB〕となって
いる。
On the other hand, FIG. 7 shows the frequency distribution of the radiation electrolytic strength of the EMI reducing structure substrate 11 in the embodiment of the present invention. From FIG. 7, the radiated electrolysis intensity of the EMI reduction structure substrate 11 is lower than the radiated electrolysis intensity of the four-layer structure substrate 101, and in the frequency band of 700 [MHz] or less,
It can be seen that it is almost never higher than 50 [dB]. In addition, no large peak is generated in the entire band, and the maximum value of the radiated electrolytic strength is the same as that of the four-layer structure substrate 101.
Is much lower than the maximum value of 59.1 [dB].

【0046】前記図6及び7に示される測定結果から、
本発明の実施の形態におけるEMI低減構造基板11に
おいては、従来の4層構造基板101と比較して、放射
電解強度が効果的に抑制されていることが明らかであ
る。
From the measurement results shown in FIGS. 6 and 7,
In the EMI reducing structure substrate 11 according to the embodiment of the present invention, it is apparent that the radiated electrolytic strength is effectively suppressed as compared with the conventional four-layer structure substrate 101.

【0047】続いて、前記構成のEMI低減構造基板1
1及び4層構造基板101の表面及び裏面における近傍
磁界強度を電波暗室内において測定した。
Subsequently, the EMI reducing structure substrate 1 having the above-mentioned structure
The near magnetic field strengths on the front surface and the back surface of the 1- and 4-layer structure substrate 101 were measured in an anechoic chamber.

【0048】ここで、図8には比較例として測定した4
層構造基板101の表面における近傍磁界強度の分布が
示されている。図8から、4層構造基板101の表面に
おける近傍磁界強度は、全般的に高く、表面に形成され
た信号トレース22a及び22bに対応する場所以外の
場所においても、50〔dB〕前後の値を示す場所が多
いことが分かる。なお、図8における大きな2つのピー
クは、表面に形成された信号トレース22a及び22b
に対応する場所にあることから、該信号トレース22a
及び22bによる磁界であることが分かる。
Here, in FIG. 8, 4 measured as a comparative example is shown.
The distribution of the near magnetic field strength on the surface of the layer structure substrate 101 is shown. From FIG. 8, the near magnetic field strength on the surface of the four-layer structure substrate 101 is generally high, and a value of about 50 [dB] is obtained at a place other than the places corresponding to the signal traces 22a and 22b formed on the surface. You can see that there are many places to show. Note that the two large peaks in FIG. 8 are the signal traces 22a and 22b formed on the surface.
Since it is located at a location corresponding to
And 22b.

【0049】また、図9には比較例として測定した4層
構造基板101の裏面における近傍磁界強度の分布が示
されている。図9から、4層構造基板101の裏面にお
ける近傍磁界強度は、全般的に高く、裏面に形成された
信号トレース22cに対応する場所以外の場所において
も、45〔dB〕以上の値を示す場所が多いことが分か
る。なお、図9における大きな1つのピークは、裏面に
形成された信号トレース22cに対応する場所にあるこ
とから、該信号トレース22cによる磁界であることが
分かる。
Further, FIG. 9 shows the distribution of the near magnetic field strength on the back surface of the four-layer structure substrate 101 measured as a comparative example. From FIG. 9, the near-field strength on the back surface of the four-layer structure substrate 101 is generally high, and even at a location other than the location corresponding to the signal trace 22c formed on the back surface, a location showing a value of 45 [dB] or more. It turns out that there are many. It should be noted that one large peak in FIG. 9 is located at a position corresponding to the signal trace 22c formed on the back surface, and thus it can be understood that the magnetic field is due to the signal trace 22c.

【0050】一方、図10には本発明の実施の形態にお
けるEMI低減構造基板11の表面における近傍磁界強
度の分布が示されている。図10から、EMI低減構造
基板11の表面における近傍磁界強度は、全般的に低
く、表面に形成された信号トレース22a及び22bに
対応する場所以外の場所においては、40〔dB〕以下
の値を示す場所が多いことが分かる。なお、図10にお
ける大きな2つのピークは、表面に形成された信号トレ
ース22a及び22bに対応する場所にあることから、
該信号トレース22a及び22bによる磁界であること
が分かる。
On the other hand, FIG. 10 shows the distribution of the near magnetic field strength on the surface of the EMI reducing structure substrate 11 according to the embodiment of the present invention. From FIG. 10, the near magnetic field strength on the surface of the EMI reduction structure substrate 11 is generally low, and a value of 40 [dB] or less is obtained at a place other than the places corresponding to the signal traces 22a and 22b formed on the surface. You can see that there are many places to show. Since the two large peaks in FIG. 10 are located at the positions corresponding to the signal traces 22a and 22b formed on the surface,
It can be seen that it is the magnetic field due to the signal traces 22a and 22b.

【0051】また、図11には本発明の実施の形態にお
けるEMI低減構造基板11の裏面における近傍磁界強
度の分布が示されている。図11から、EMI低減構造
基板11の裏面における近傍磁界強度は、全般的に低
く、裏面に形成された信号トレース22cに対応する場
所以外の場所においても、38〔dB〕以下の値を示す
場所が多いことが分かる。なお、図11における大きな
1つのピークは、裏面に形成された信号トレース22c
に対応する場所にあることから、該信号トレース22c
による磁界であることが分かる。
FIG. 11 shows the distribution of the near magnetic field intensity on the back surface of the EMI reducing structure substrate 11 according to the embodiment of the present invention. From FIG. 11, the magnetic field strength in the vicinity of the back surface of the EMI reduction structure substrate 11 is generally low, and even at a location other than the location corresponding to the signal trace 22c formed on the back surface, a location showing a value of 38 [dB] or less is obtained. It turns out that there are many. Note that one large peak in FIG. 11 is the signal trace 22c formed on the back surface.
Signal trace 22c from the location corresponding to
It can be seen that the magnetic field is due to.

【0052】前記図8〜11に示される測定結果から、
本発明の実施の形態におけるEMI低減構造基板11に
おいては、従来の4層構造基板101と比較して、信号
トレース22a、22b及び22cに対応する場所以外
の場所において磁界強度が効果的に抑制されていること
が明らかである。
From the measurement results shown in FIGS.
In the EMI reducing structure substrate 11 according to the embodiment of the present invention, the magnetic field strength is effectively suppressed in a place other than the places corresponding to the signal traces 22a, 22b and 22c, as compared with the conventional four-layer structure substrate 101. It is clear that

【0053】このように、本実施の形態において、EM
I低減構造基板11のグランド層を構成するグランド用
面状導体13aは、電源層を構成する電源用面状導体1
4を両側から挟み込み、かつ、該電源用面状導体14の
両側のグランド用面状導体13aの端部が、接続用面状
導体13bによって接続される。すなわち、両側のグラ
ンド用面状導体13aの間に形成される空間は接続用面
状導体13bによって端部が閉じられ、かつ、端部が閉
じられた前記空間の中に電源用面状導体14が閉じ込め
られている。
As described above, in the present embodiment, the EM
The planar conductor 13a for ground forming the ground layer of the I reduction structure substrate 11 is the planar conductor 1 for power supply forming the power supply layer.
4 are sandwiched from both sides, and the ends of the ground plane conductor 13a on both sides of the power plane conductor 14 are connected by the connection plane conductor 13b. That is, the space formed between the ground plane conductors 13a on both sides is closed at the end by the connection plane conductor 13b, and the power plane conductor 14 is placed in the space whose ends are closed. Is trapped.

【0054】そのため、前記電源用面状導体14とグラ
ンド用面状導体13aとの間に形成される平行平板間の
空間に発生した電磁波は、共振エネルギーを互いに打ち
消し合うように振る舞い、空洞共振は極めて微弱なもの
となり、前記空間の中に閉じ込められる。また、前記空
間の端部が接続用面状導体13bによって閉じられてい
るので、前記電磁波が前記空間の端部から外部に漏れ出
て放射されることを抑制することができる。さらに、E
MI低減構造基板11全体からの電磁波の放射も抑制す
ることができる。したがって、電磁波による電磁障害を
効果的に低減することができる。
Therefore, the electromagnetic waves generated in the space between the parallel flat plates formed between the planar conductor 14 for power supply and the planar conductor 13a for ground act so as to cancel out the resonance energies, and the cavity resonance occurs. It becomes extremely weak and is trapped in the space. Further, since the end portion of the space is closed by the connecting planar conductor 13b, it is possible to prevent the electromagnetic wave from leaking out from the end portion of the space to be emitted. Furthermore, E
Radiation of electromagnetic waves from the entire MI reduction structure substrate 11 can also be suppressed. Therefore, electromagnetic interference due to electromagnetic waves can be effectively reduced.

【0055】また、電磁波の影響を抑制するために従来
使用されたバイパスキャパシタ、ノイズ対策部品等のよ
うに、回路の機能には寄与しない部品や装置を使用する
必要がなくなるので、基板の製造コストを低下させるこ
とができ、また、小型高密度実装化を図ることができ
る。
In addition, since it is not necessary to use components or devices that do not contribute to the function of the circuit, such as bypass capacitors and noise suppression components that have been conventionally used to suppress the influence of electromagnetic waves, the manufacturing cost of the substrate can be reduced. Can be reduced, and small size and high density mounting can be achieved.

【0056】なお、本実施の形態においては、外側の2
つのグランド層としてのグランド用面状導体13aの間
に、1つの電源層としての電源用面状導体14が挟まれ
ているEMI低減構造基板11について説明したが、該
EMI低減構造基板11は、外側の2つのグランド層の
間に複数の電源層、他のグランド層及び信号配線層を有
するものであってもよい。
In this embodiment, the outer two
The EMI reduction structure substrate 11 in which the power supply plane conductor 14 as one power supply layer is sandwiched between the ground plane conductors 13a as one ground layer has been described. A plurality of power supply layers, another ground layer, and a signal wiring layer may be provided between the two outer ground layers.

【0057】そして、本発明の実施の形態におけるEM
I低減構造基板11は、一般のデジタル回路に適用する
ことができるので、情報処理機器等のデジタル回路を使
用する一般的な電子装置に容易に、かつ、低コストで適
用することができる。
EM in the embodiment of the present invention
Since the I reduction structure substrate 11 can be applied to a general digital circuit, it can be easily and inexpensively applied to a general electronic device using a digital circuit such as an information processing device.

【0058】なお、本発明は前記実施の形態に限定され
るものではなく、本発明の趣旨に基づいて種々変形させ
ることが可能であり、それらを本発明の範囲から排除す
るものではない。
The present invention is not limited to the above-mentioned embodiments, but can be variously modified based on the spirit of the present invention, and they are not excluded from the scope of the present invention.

【0059】[0059]

【発明の効果】以上詳細に説明したように、本発明によ
れば、EMI低減構造基板においては、電源層と、該電
源層を両側から挟み込むグランド層と、該グランド層の
端部を接続する接続体を有する。
As described above in detail, according to the present invention, in the EMI reducing structure substrate, the power supply layer, the ground layer sandwiching the power supply layer from both sides, and the end portion of the ground layer are connected. It has a connecting body.

【0060】この場合、両側のグランド層の間に形成さ
れる空間は接続体によって端部が閉じられ、かつ、端部
が閉じられた前記空間の中にグランド層が閉じ込められ
ている。そのため、前記電源層とグランド層との間に形
成される平行平板間の空間に発生した電磁波は、共振エ
ネルギーを互いに打ち消し合うように振る舞い、空洞共
振は極めて微弱なものとなり、前記空間の中に閉じ込め
られる。
In this case, the space formed between the ground layers on both sides is closed at the end by the connecting body, and the ground layer is confined in the space whose end is closed. Therefore, the electromagnetic waves generated in the space between the parallel plates formed between the power supply layer and the ground layer behave so as to cancel out the resonance energies of each other, and the cavity resonance becomes extremely weak. Be trapped.

【0061】また、前記空間の端部が接続体によって閉
じられているので、前記電磁波が前記空間の端部から外
部に漏れ出て放射されることを抑制することができる。
さらに、EMI低減構造基板全体からの電磁波の放射も
抑制することができる。
Further, since the end of the space is closed by the connector, it is possible to prevent the electromagnetic wave from leaking out from the end of the space and being radiated.
Furthermore, the emission of electromagnetic waves from the entire EMI reducing structure substrate can be suppressed.

【0062】したがって、電磁波による電磁障害を効果
的に低減することができる。
Therefore, electromagnetic interference due to electromagnetic waves can be effectively reduced.

【0063】また、電磁波の影響を抑制するために従来
使用されたバイパスキャパシタ、ノイズ対策部品等のよ
うな、回路の機能に寄与しない部品や装置を使用する必
要がなくなるので、基板の製造コストを低下させること
ができ、また、小型高密度実装化を図ることができる。
Further, since it is not necessary to use components or devices that do not contribute to the function of the circuit, such as bypass capacitors and noise countermeasure components that have been conventionally used to suppress the influence of electromagnetic waves, it is possible to reduce the manufacturing cost of the substrate. It is possible to reduce the size, and it is possible to achieve a small size and high density mounting.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施の形態におけるEMI低減構造基
板の層構造を示す断面図である。
FIG. 1 is a cross-sectional view showing a layer structure of an EMI reducing structure substrate according to an embodiment of the present invention.

【図2】従来の基板の層構造を示す断面図である。FIG. 2 is a cross-sectional view showing a layer structure of a conventional substrate.

【図3】従来の4層構造基板の端部から電磁波ノイズが
外部へ放射される状態を説明する図である。
FIG. 3 is a diagram illustrating a state where electromagnetic wave noise is radiated to the outside from an end portion of a conventional four-layer structure substrate.

【図4】本発明の実施の形態におけるEMI低減構造基
板から電磁波ノイズが外部へ放射される状態を説明する
図である。
FIG. 4 is a diagram illustrating a state in which electromagnetic noise is radiated from the EMI reducing structure substrate according to the embodiment of the present invention to the outside.

【図5】本発明の実施の形態における比較実験用基板の
表面構成を示す斜視図である。
FIG. 5 is a perspective view showing a surface configuration of a comparative test substrate according to an embodiment of the present invention.

【図6】本発明の実施の形態における4層構造基板にお
ける放射電界強度を示す図である。
FIG. 6 is a diagram showing a radiated electric field intensity in a four-layer structure substrate according to an embodiment of the present invention.

【図7】本発明の実施の形態におけるEMI低減構造基
板における放射電界強度を示す図である。
FIG. 7 is a diagram showing a radiated electric field intensity in the EMI reducing structure substrate according to the embodiment of the present invention.

【図8】本発明の実施の形態における4層構造基板にお
ける表面近傍の磁界強度分布を示す図である。
FIG. 8 is a diagram showing a magnetic field intensity distribution in the vicinity of the surface of the four-layer structure substrate according to the embodiment of the present invention.

【図9】本発明の実施の形態における4層構造基板にお
ける裏面近傍の磁界強度分布を示す図である。
FIG. 9 is a diagram showing a magnetic field strength distribution in the vicinity of the back surface of the four-layer structure substrate according to the embodiment of the present invention.

【図10】本発明の実施の形態におけるEMI低減構造
基板における表面近傍の磁界強度分布を示す図である。
FIG. 10 is a diagram showing a magnetic field intensity distribution in the vicinity of the surface of the EMI reduced structure substrate according to the embodiment of the present invention.

【図11】本発明の実施の形態におけるEMI低減構造
基板における裏面近傍の磁界強度分布を示す図である。
FIG. 11 is a diagram showing a magnetic field strength distribution in the vicinity of the back surface of the EMI reduction structure substrate according to the embodiment of the present invention.

【符号の説明】[Explanation of symbols]

11 EMI低減構造基板 13a グランド用面状導体 13b 接続用面状導体 14 電源用面状導体 11 EMI reduction structure substrate 13a Ground conductor for ground 13b Sheet conductor for connection 14 Surface conductor for power supply

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E321 AA17 GG05 5E338 AA03 CC01 CC04 CC06 CD03 EE13 5E346 BB02 BB03 BB04 BB07 CC01 FF22 FF28 FF42 HH04 HH06 HH40    ─────────────────────────────────────────────────── ─── Continued front page    F-term (reference) 5E321 AA17 GG05                 5E338 AA03 CC01 CC04 CC06 CD03                       EE13                 5E346 BB02 BB03 BB04 BB07 CC01                       FF22 FF28 FF42 HH04 HH06                       HH40

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 (a)電源層と、(b)該電源層を両側
から挟み込むグランド層と、(c)該グランド層の端部
を接続する接続体を有することを特徴とするEMI低減
構造基板。
1. An EMI reducing structure comprising: (a) a power supply layer; (b) a ground layer sandwiching the power supply layer from both sides; and (c) a connecting body connecting end portions of the ground layer. substrate.
【請求項2】 前記グランド層の外側に配設された信号
配線層を有する請求項1に記載のEMI低減構造基板。
2. The EMI reducing structure substrate according to claim 1, further comprising a signal wiring layer disposed outside the ground layer.
【請求項3】 前記信号配線層は、電子回路部品が接続
される請求項2に記載のEMI低減構造基板。
3. The EMI reduced structure substrate according to claim 2, wherein an electronic circuit component is connected to the signal wiring layer.
【請求項4】 前記電源層、グランド層及び接続体は、
面状導体から成る請求項1〜3のいずれか1項に記載の
EMI低減構造基板。
4. The power supply layer, the ground layer, and the connection body,
The EMI-reducing structure substrate according to claim 1, comprising a planar conductor.
【請求項5】 前記接続体は、前記グランド層の端部を
取り囲むように形成されている請求項1〜4のいずれか
1項に記載のEMI低減構造基板。
5. The EMI reducing structure substrate according to claim 1, wherein the connection body is formed so as to surround an end portion of the ground layer.
【請求項6】 4層以上の多層基板である請求項1〜5
のいずれか1項に記載のEMI低減構造基板。
6. A multi-layer substrate having four or more layers.
The EMI-reducing structure substrate according to any one of 1.
JP2002015274A 2002-01-24 2002-01-24 Circuit board structured to reduce emi Pending JP2003218541A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002015274A JP2003218541A (en) 2002-01-24 2002-01-24 Circuit board structured to reduce emi

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002015274A JP2003218541A (en) 2002-01-24 2002-01-24 Circuit board structured to reduce emi

Publications (1)

Publication Number Publication Date
JP2003218541A true JP2003218541A (en) 2003-07-31

Family

ID=27651723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002015274A Pending JP2003218541A (en) 2002-01-24 2002-01-24 Circuit board structured to reduce emi

Country Status (1)

Country Link
JP (1) JP2003218541A (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276957A (en) * 2004-03-23 2005-10-06 Fujitsu Ltd Printed circuit board
JP2006210448A (en) * 2005-01-26 2006-08-10 Nec Corp Flex rigid wiring board and its manufacturing method
JP2007152646A (en) * 2005-12-01 2007-06-21 Canon Finetech Inc Image forming device
JP2010027684A (en) * 2008-07-15 2010-02-04 Fuji Xerox Co Ltd Printed wiring board
WO2011040030A1 (en) * 2009-10-01 2011-04-07 パナソニック株式会社 Module and process for production thereof
JP2011114296A (en) * 2009-11-30 2011-06-09 Samsung Electronics Co Ltd Flexible board and manufacturing method of the flexible board
US8274773B2 (en) 2010-03-12 2012-09-25 Renesas Electronics Corporation Multilayered board semiconductor device with BGA package
US8284564B2 (en) 2009-02-09 2012-10-09 Sony Corporation Circuit board
US9060423B2 (en) 2011-02-07 2015-06-16 Sony Corporation Laminated wiring board

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005276957A (en) * 2004-03-23 2005-10-06 Fujitsu Ltd Printed circuit board
JP2006210448A (en) * 2005-01-26 2006-08-10 Nec Corp Flex rigid wiring board and its manufacturing method
JP4721342B2 (en) * 2005-12-01 2011-07-13 キヤノンファインテック株式会社 Image forming apparatus
JP2007152646A (en) * 2005-12-01 2007-06-21 Canon Finetech Inc Image forming device
JP2010027684A (en) * 2008-07-15 2010-02-04 Fuji Xerox Co Ltd Printed wiring board
US8373072B2 (en) 2008-07-15 2013-02-12 Fuji Xerox Co., Ltd. Printed circuit board
US8284564B2 (en) 2009-02-09 2012-10-09 Sony Corporation Circuit board
WO2011040030A1 (en) * 2009-10-01 2011-04-07 パナソニック株式会社 Module and process for production thereof
US8946563B2 (en) 2009-10-01 2015-02-03 Panasonic Intellectual Property Management Co., Ltd. Module with exposed parts of copper foil and process for production thereof
JP2011114296A (en) * 2009-11-30 2011-06-09 Samsung Electronics Co Ltd Flexible board and manufacturing method of the flexible board
US8274773B2 (en) 2010-03-12 2012-09-25 Renesas Electronics Corporation Multilayered board semiconductor device with BGA package
US8520354B2 (en) 2010-03-12 2013-08-27 Renesas Electronics Corporation Multilayered board semiconductor device with BGA package
US9060423B2 (en) 2011-02-07 2015-06-16 Sony Corporation Laminated wiring board

Similar Documents

Publication Publication Date Title
JP3926880B2 (en) Multilayer printed board
JP2867985B2 (en) Printed circuit board
JPH1140915A (en) Printed wiring board
JPH06204681A (en) Shielding method and shielded circuit board
US6873219B2 (en) Printed circuit board noise attenuation using lossy conductors
WO2002091515A1 (en) Transmission line type components
US9219299B2 (en) Resonator, multilayer board and electronic device
JP5176736B2 (en) Printed wiring board
JP2003078279A (en) Shielding method of printed board and device mounting printed board using that method
JP2003218541A (en) Circuit board structured to reduce emi
JP2004363347A (en) Multilayer printed circuit board
JPH07225634A (en) Information processor
WO2011012372A1 (en) Electronic circuit
JP4494714B2 (en) Printed wiring board
JPH08204377A (en) Shielding body
JPH11220263A (en) Printed wiring board
JP2735060B2 (en) Printed circuit board, printed circuit board design method, and printed circuit board manufacturing apparatus
Wu et al. A theoretical investigation of the resonance damping performance of magnetic material coating in power/ground plane structures
JPH09246776A (en) Printed wiring board
JP2005302799A (en) Multilayered printed wiring board
US10729003B2 (en) Anti-electromagnetic interference circuit board
JP2004087589A (en) Printed board having reduced emi
US7626828B1 (en) Providing a resistive element between reference plane layers in a circuit board
JPH0864984A (en) Low emi structure
JPH07235776A (en) Multilayer printed wiring substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040826

A131 Notification of reasons for refusal

Effective date: 20070116

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605