JP2000307103A

JP2000307103A - 半導体装置及びその製造方法

Info

Publication number: JP2000307103A
Application number: JP11113141A
Authority: JP
Inventors: Eiji Hasegawa; 英司長谷川
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1999-04-21
Filing date: 1999-04-21
Publication date: 2000-11-02

Abstract

(57)【要約】【課題】十分な絶縁性を有する信頼性の高い高誘電率ゲ
ート絶縁膜の形成と、十分低い抵抗を有するソース及び
ドレイン構造を形成することができる半導体装置及びそ
の製造方法の提供。【解決手段】半導体基板の素子分離酸化膜で分離された
領域に、ゲート酸化膜（図１の１０４）、ゲートポリシ
リコン（図１の１０３）、サイドウォールを形成し、こ
れらを用いて自己整合的に不純物を注入し、この不純物
を高温熱処理することによってＬＤＤ領域（図１の１０
８）、ソース／ドレイン領域（図１の１０７）を形成し
た後に、ゲート電極及びゲートポリシリコンを一旦除去
し、再度、高誘電率のゲート絶縁膜（図１の１１０）、
ゲート電極（図１の１０９）を形成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特に、高誘電率材料をゲート絶縁膜と
して使用するＭＩＳ型トランジスタに用いて好適とされ
る半導体装置及びその製造方法に関する。

【０００２】

【従来の技術】半導体装置の心臓部であるゲート絶縁膜
を、いかに高信頼性、高制御性で形成するかが半導体装
置開発における最も重要な課題である。一方、近年のロ
ジック系ＭＩＳ（金属−絶縁膜−半導体）型デバイスで
は、トランジスタのゲート絶縁膜の膜厚は急速に薄くな
り、３．０ｎｍ以下の酸化膜が使われるようになってい
る。

【０００３】ゲート絶縁膜として用いるシリコン酸化膜
は、その良好な絶縁性、界面特性はもとより、シリコン
基板を酸素雰囲気中で熱処理することによって成膜でき
るという、他のプロセスに比べて比較的簡単なプロセス
で形成できるために現在まで一般に使用されてきた。し
かし、その膜厚が４．０ｎｍ以下になると、従来現れな
かった現象が見え始め、それが従来と同じデバイス特性
を得るための障害となりつつある。

【０００４】その一つとして、リーク電流の増加があ
り、このリーク電流を低減させる方法として、比誘電率
が高い材料をシリコン酸化膜に代えてゲート絶縁膜とし
て使用する方法がある。この方法では、電気的な膜厚
（酸化膜換算膜厚と等価）を一定にすると、物理的な膜
厚を増やすことができるために、電子のトンネル距離が
長くなってダイレクトトンネル電流、つまりゲートリー
ク電流が流れにくくなるという効果がある。

【０００５】

【発明が解決しようとする課題】しかしながら、比誘電
率膜が高い材料をゲート絶縁膜材料として使用するため
には、数々の問題点がある。その大きな問題点の一つと
して、これらの高誘電率絶縁膜は、形成された後に高温
プロセスを受けると、結晶化してしまい、本来持つ良好
な絶縁性が失われてしまうということが挙げられる。

【０００６】図４は、従来の方法でトランジスタを形成
するときのプロセスの一部を説明するための半導体装置
の断面図である。従来の方法では、シリコン基板１０１
上に素子分離酸化膜１０２を形成し、高誘電率絶縁膜１
１０を成膜し、次に、窒化チタンとタングステンの積層
膜からなるゲート電極材料１０９の堆積をおこなった後
（詳細は図２を参照）、エッチング法によってゲート電
極構造を形成する。

【０００７】次に、ＬＤＤ（Lightly−Doped−Drain）
と呼ばれる領域１０８を作るために、あらかじめ不純物
を注入しておく。例えば、Ｎ型ＭＩＳトランジスタの場
合は、Ｎ型半導体を形成すべく不純物のリン（Ｐ）や砒
素（Ａｓ）を注入する。その後、ゲート電極の側面にサ
イドウォール１０５と呼ばれる絶縁膜を形成する。例え
ば、この絶縁膜は窒化膜と酸化膜の積層あるいは酸化膜
に窒素原子を導入したもので形成する。この状態でトラ
ンジスタのソース及びドレインを実現するための不純物
を注入する。ここでも、Ｎ型ＭＩＳトランジスタの場合
はＮ型半導体を形成すべく、不純物のリン（Ｐ）や砒素
（Ａｓ）を、例えば、砒素の場合は加速エネルギー４０
KeV、ドーズ量４Ｅ１５atoms/cm2の条件で注入する（図
４（ａ）参照）。

【０００８】次に、図４（ｂ）に示すように、注入され
た砒素を活性化するために高温の熱処理を加える。この
結果、活性化された砒素によってＬＤＤ領域１０８とソ
ース及びドレイン領域１０７が形成される。上述した問
題はこの高温熱処理で生じる。すなわち、十分低い抵抗
のソース及びドレインを実現するためには高温で熱処理
を行うことが望ましく、例えば、１０１０℃で１０秒
間、窒素雰囲気中で熱処理をおこなうと十分な低抵抗を
得ることができる。

【０００９】しかしながら、ソース及びドレイン形成に
最適な高温の熱処理は、高誘電率膜１１０の特性を著し
く劣化させる原因となる。この問題点をタンタル酸化膜
を形成した後に熱処理を加えたときの、熱処理温度を変
えた場合の電流電圧特性を示す図５を参照して説明す
る。図５は、雰囲気は窒素、熱処理時間は１０秒に固定
し、熱処理温度を６００℃から１０００℃の間で温度を
変化させ、ＲＴＰ装置で処理した結果を示している。

【００１０】一般に、電圧を印加させたときに流れる電
流が小さい方が絶縁性が高く、良好な絶縁膜と判断でき
るが、熱処理温度が７００℃より高い場合、リーク電流
が大きくなる様子がわかる。つまり、タンタル酸化膜を
形成した後に７００℃よりも高い温度の熱処理をおこな
うと、タンタル酸化膜の絶縁性が崩れてくることを示し
ている。この原因はタンタル酸化膜が結晶化することに
起因する。そして、ソース及びドレイン形成に最適な１
０１０℃の熱処理では、致命的に絶縁性が失われること
が読み取れる。

【００１１】したがって、高誘電率膜１１０の絶縁性を
確保するためには、ソース及びドレイン構造の形成のた
めの不純物の活性化熱処理の温度を低減しなければなら
ず、実際には７００℃程度の温度で処理されることにな
る。そして、この温度条件のときには、ソース及びドレ
インの活性化が十分に行われず、その部分で高抵抗にな
り、ドレイン電流が小さくなって高速のデバイス動作が
妨げられてしまう。また、ゲート絶縁膜の絶縁性は、ロ
ジック系ＭＩＳ型デバイスにおいては最重要項目である
ため、従来方法での活性化高温熱処理は行うことはでき
ない。

【００１２】本発明は、上記問題点に鑑みてなされたも
のであって、その主たる目的は、十分な絶縁性を有する
高信頼性の高誘電率ゲート絶縁膜の形成と十分低い抵抗
を有するソース及びドレイン構造を形成することができ
る半導体装置及びその製造方法を提供することにある。

【００１３】

【課題を解決するための手段】上記目的を達成するため
に、本発明は、第１の視点において、半導体基板に形成
された素子分離酸化膜によって分離された領域に、ゲー
ト絶縁膜、ゲート電極及びサイドウォールからなる電極
構造を備え、前記ゲート電極により自己整合的に形成さ
れたＬＤＤ領域と、前記ゲート電極及びサイドウォール
により自己整合的に形成されたソース／ドレイン領域を
有する半導体装置において、前記ゲート絶縁膜が、前記
サイドウォール内壁を覆うように形成されているもので
ある。

【００１４】本発明においては、前記ゲート絶縁膜が、
前記ソース／ドレイン領域の活性化のための熱処理後に
形成された、比誘電率が７以上の高誘電率膜であること
が好ましい。

【００１５】また、本発明は、第２の視点において、半
導体装置の製造方法を提供する。該製造方法は、半導体
基板に素子分離酸化膜を形成後、該素子分離酸化膜によ
って分離された領域に、ゲート酸化膜を介してゲート電
極を形成し、該ゲート電極により自己整合的に前記半導
体基板に不純物を注入してＬＤＤ領域を形成し、前記ゲ
ート絶縁膜及び前記ゲート電極の側壁にサイドウォール
を形成後、前記ゲート電極及び前記サイドウォールによ
り自己整合的に前記半導体基板に不純物を注入してソー
ス／ドレイン領域を形成し、前記ＬＤＤ領域及び前記ソ
ース／ドレイン領域を活性化するための熱処理を行う半
導体装置の製造方法において、前記熱処理後に、前記ゲ
ート電極及び前記ゲート酸化膜を除去した後、再度、ゲ
ート絶縁膜を堆積し、該ゲート絶縁膜に所定の熱処理を
施した後、ゲート電極を形成するものである。

【００１６】

【発明の実施の形態】本発明に係る半導体装置の製造方
法は、その好ましい一実施の形態において、半導体基板
の素子分離酸化膜で分離された領域に、ゲート酸化膜
（図１の１０４）、ゲートポリシリコン（図１の１０
３）、サイドウォールを形成し、これらを用いて自己整
合的に不純物を注入し、この不純物を高温熱処理するこ
とによってＬＤＤ領域（図１の１０８）、ソース／ドレ
イン領域（図１の１０７）を形成した後に、ゲート電極
及びゲートポリシリコンを一旦除去し、再度、高誘電率
のゲート絶縁膜（図１の１１０）、ゲート電極材料（図
１の１０９）を堆積する。

【００１７】

【実施例】上記した本発明の実施の形態についてさらに
詳細に説明すべく、本発明の実施例について図１乃至図
３を参照して以下に説明する。図１は、本発明の一実施
例に係る半導体装置の製造方法を模式的に示す工程断面
図である。また、図２は、ゲート電極部分を拡大した断
面図であり、図３は、本実施例の効果を説明するための
図である。

【００１８】まず、図１を参照して本実施例に係る半導
体装置の製造方法について説明する。図１（ａ）に示す
ように、シリコン基板１０１上に素子分離を目的とした
素子分離酸化膜１０２を形成し、膜厚５ｎｍ程度のゲー
ト酸化膜１０４の成膜と膜厚１５０ｎｍ程度のゲートポ
リシリコン膜１０３の堆積をおこなった後、所定の形状
に整形し、ゲート電極構造を形成する。次に、ＬＤＤと
呼ばれる領域１０８を作るために、例えば、Ｎ型ＭＩＳ
トランジスタの場合はＮ型半導体を形成すべく、リン
（Ｐ）や砒素（Ａｓ）等の不純物を注入する。

【００１９】その後、ゲート電極の側面にサイドウォー
ル１０５と呼ばれる絶縁膜を形成する。この絶縁膜は、
窒化膜と酸化膜の積層、あるいは酸化膜に窒素原子を導
入したものが望ましい。この状態でトランジスタのソー
ス及びドレインを形成するために、リン（Ｐ）や砒素
（Ａｓ）の不純物を注入する。砒素の注入条件として
は、例えば、加速エネルギー４０KeV、ドーズ量４Ｅ１
５atoms/cm2で注入している。

【００２０】次に、図１（ｂ）に示すように、注入され
た砒素を活性化するために高温の熱処理を加える。例え
ば、１０１０℃で１０秒の熱処理を窒素雰囲気で行うこ
とで達成でき、この熱処理で活性化された砒素によっ
て、ＬＤＤ領域１０８とソース及びドレイン領域１０７
が形成される。以上の工程は、従来もっとも多く用いら
れているトランジスタの基本的な製造方法であり、シリ
コン酸化膜をゲート絶縁膜１０４として使用する場合に
は一般的な方法である。

【００２１】本発明は、高誘電率膜１１０をゲート絶縁
膜として用いることを特徴としており、以下にそのプロ
セスについて説明する。図１（ｃ）に示すように、ゲー
ト電極として形成したポリシリコン膜１０３をドライエ
ッチング法によって除去する。このポリシリコン膜のエ
ッチングには、酸化膜がエッチングされない、又は、酸
化膜のエッチング速度がポリシリコンに対するエッチン
グ速度よりも十分遅い反応性ガスを用いる。このような
反応性ガスを用いると、シリコン表面の大部分を覆う窒
化膜や酸化膜（例えば、サイドウォール１０５や素子分
離酸化膜１０２）はエッチングされず、ゲートポリシリ
コン膜１０３のみが除去され、そのエッチング自身もゲ
ート酸化膜１０４が露出した段階でストップする。

【００２２】次に、図１（ｄ）に示すように、ゲート酸
化膜１０４を除去する。この除去方法としては、２種類
あり、その一つは、フッ酸系の溶液を用いる方法であ
る。例えば、４９％の濃度のＨＦの溶液を１：１００の
割合で純水で希釈した希釈ＨＦ溶液を用いてエッチング
すると、エッチング速度は２ｎｍ／ｍｉｎ程度であるか
ら、５ｎｍのゲート酸化膜を除去するために、マージン
を見込んで約３分間処理をおこなう。

【００２３】このとき、同じ酸化膜である素子分離酸化
膜１０２も同じ量だけエッチングされることになるが、
この素子分離酸化膜１０２は、もともと十分な膜厚（略
１２０ｎｍ）を有するため、上記エッチングによって問
題が生じることはない。また、サイドウォール１０５が
窒化膜あるいは酸化膜に窒素が導入されている絶縁膜で
あれば、希釈ＨＦ溶液に対して耐性があるため、エッチ
ングされることなくゲート酸化膜１０４のみをエッチン
グすることができる。

【００２４】もう一つの方法は、ドライエッチング法で
あり、この方法は、横方向のエッチングが進みにくいた
め、サイドウォール１０５が横方向にエッチングされに
くいという利点があるが、ゲート酸化膜１０４がエッチ
ングされた直後にシリコン基板１０１がプラズマにさら
されるため、ダメージを受けやすく、このエッチング条
件の選択には十分注意を要する。

【００２５】上記のいずれの方法を採用するにしても、
この状態及び構造が、高誘電率膜１１０をゲート絶縁膜
とするときの基礎となる状態となる。ここで、図１
（ｅ）に示すように、本発明の特徴である高誘電率膜１
１０を堆積し、続いてゲート電極材料１０９を堆積す
る。そして最後に、高誘電率膜１１０とゲート電極材料
１０９を続けてエッチングして、図１（ｆ）に示すトラ
ンジスタのゲート電極構造を実現する。

【００２６】その高誘電率膜１１０とゲート電極材料１
０９の構造について詳しく示すものが図２である。ここ
では、図１において選択的にポリシリコン膜とゲート酸
化膜がエッチングされた領域のみを拡大して示してい
る。また、ここではタンタル酸化膜を主なゲート絶縁膜
として使用する場合を述べる。

【００２７】まず、シリコン基板１０１をアンモニア雰
囲気中において７５０℃で１０秒間熱処理して膜厚１．
０ｎｍ程度の薄い窒化膜２０１を形成する。この処理
は、通常ランプ加熱を用いた急速熱処理炉（ＲＴＰ：Ra
pid Thermal Processor）にて行われるため、一般的に
ＲＴＮ（Rapid−Thermal−Nitridation）と呼ばれる。
次に、タンタル酸化膜（Ｔａ２O５）２０２を物理膜厚
３．２ｎｍ程度となるように堆積する。その形成方法と
してはいくつかあるが、例えば、タンタルペンタエトキ
シドやタンタルペンタメトキシドなどの有機タンタル材
料ガスと酸素ガスを主原料した化学気相成長法（ＣＶＤ
法）がある。この場合、Ｔａ２O５の比誘電率は２５で
あるから、タンタル酸化膜２０２の膜厚をシリコン酸化
膜の膜厚に換算すると、酸化膜換算膜厚は約０．５ｎｍ
となる。

【００２８】次に、成膜したタンタル酸化膜２０２に酸
素を補強導入するために、例えば、７００℃で３０分の
条件でオゾン雰囲気で熱処理をおこなう。そして最後
に、ゲート電極材料１０９を堆積する。この電極は、窒
化チタン（ＴｉＮ）膜２０３をバリア膜として、その上
部にタングステン（Ｗ）膜２０４を形成した２層構造と
し、それぞれの膜厚は各々３０ｎｍ、１００ｎｍ程度で
ある。

【００２９】このようにして、高誘電率膜１１０からな
るゲート絶縁膜とその上部の金属電極の構造が完成す
る。ここで、図１における高誘電率膜１１０は、図２で
はＲＴＮ窒化膜２０１とタンタル酸化膜２０２の積層絶
縁膜であり、合計の膜厚はシリコン酸化膜の膜厚に換算
すると１．５ｎｍになる。また、図１におけるゲート電
極材料１０９は、バリア窒化チタン膜２０３とタングス
テン膜２０４の積層金属膜である。

【００３０】本実施例の効果は、高温処理が必要なソー
ス及びドレイン、ゲートの不純物の活性化を、タンタル
酸化膜２０２を用いた一連のゲート絶縁膜形成の前にお
こなうことによって現れる。つまり、タンタル酸化膜２
０２を形成した後に高温熱処理をおこなうと、タンタル
酸化膜２０２が結晶化してしまい、良好な絶縁特性が失
われるが、本実施例の手順で処理を行えば、その劣化を
回避することができる。逆に言えば、タンタル酸化膜２
０２が結晶化しない温度でソースとドレインの活性化を
おこなった時に生じる高抵抗化（高速デバイスの妨げ）
を防止することができる。

【００３１】この効果は図３を見ると明らかである。図
３は、ソース及びドレインの活性化処理の温度をパラメ
ータとしたときのトランジスタのドレイン電流を調べた
結果であり、Ｎ型のトランジスタでゲート長０．２５μ
ｍ、ゲート幅１０μｍのトランジスタを電源電圧１．５
Ｖで動作させたときのドレイン電流を示している。この
電流値が大きいほど高速デバイスが実現できたと判断で
きる。活性化の温度を高くするほどソース及びドレイン
の抵抗が低くなり、大きな電流が得られることがこの図
からわかる。

【００３２】しかしながら、従来の方法では、タンタル
酸化膜２０２の結晶化を防止するために、ソース及びド
レインの活性化を７００℃以下の低温で行わなければな
らなかったため、必然的に温度範囲が図３の円で囲まれ
た低温領域に限られ、ドレイン電流を十分に得ることが
非常に難しかった。これに対し、本実施例の方法によれ
ば、タンタル酸化膜２０２の成長はソース及びドレイン
の活性化の後に行うため、活性化熱処理の温度を自由に
設定できる。つまり、十分低抵抗になる活性化の温度で
ある高温、例えば、１０５０℃の熱処理が可能になる。
その結果、従来法に比べて約７倍以上のドレイン電流が
得ることができる。

【００３３】このように、本実施例の方法によれば、ソ
ース及びドレイン領域１０７を形成するために通常行わ
れる高温熱処理によって生じる高誘電率膜１１０の特性
劣化を防止することが出来る。また、ゲート電極として
高温処理に耐えられない金属膜あるいは金属シリサイド
膜の使用が可能になり、低抵抗金属電極の適用が可能に
なる。逆にいえば、それらの特性劣化を防止するために
必然的に低くしなければいけなかったソース及びドレイ
ンの活性化処理を高温で実現できるため、ソース及びド
レインの抵抗を十分低くすることができ、トランジスタ
動作において十分なドレイン電流を得ることができる。

【００３４】つまり、リーク電流が低く信頼性の高い高
誘電率膜１１０をトランジスタのゲート絶縁膜として使
用することができ、また高誘電率膜１１０の電極とし
て、より低い抵抗を有する金属あるいは金属シリサイド
膜を使用することができ、更に、低抵抗のソース及びド
レイン構造が形成できるため、高速、高性能で高信頼性
を有するＭＩＳ型トランジスタの半導体装置を形成する
ことができる。

【００３５】なお、本発明の半導体装置の製造方法は、
上記実施例に限定されるものではなく、ゲート絶縁膜と
なる高誘電率膜の形成前にソース及びドレインの活性化
熱処理を行うものであればよい。従って、上記に示した
本実施の形態における各構成部の膜厚や製造条件、数値
は適宜変更することが可能である。

【００３６】例えば、上記実施例では、タンタル酸化膜
２０２の形成方法として、有機系タンタル材料ガスによ
るＣＶＤ法の例を示したが、ＴａＣｌ₅やＴａＦ₅を用い
たＣＶＤ法、Ｔａのターゲットを用いたスパッタ原理を
用いた製造方法などでも良い。また、本実施例では、極
薄ＲＴＮ窒化膜との積層膜を示したが、厚さ１．０ｎｍ
のシリコン酸化膜との積層でも同様の効果が得られる。
更に、高誘電率膜１１０としてタンタル酸化膜２０２を
用いた例を説明したが、比誘電率７．０以上の高誘電率
材料であれば他の材料を用いることもできる。例えば、
ＴｉＯ₂やＢＳＴと呼ばれるＢａとＳｒ、Ｔｉ、Ｏを基
本元素とする絶縁膜や、ＰＺＴと呼ばれるＰｂ、Ｚｒ、
Ｔｉ、Ｏを主元素とする絶縁膜、更にはアルミ酸化膜
（Ａｌ₂０₃）を用いることもできる。

【００３７】更に、ゲート電極材料１０９として上記実
施例では、窒化チタンとタングステン膜の積層金属膜を
取り上げて説明したが、タンタル（Ｔａ）や窒化タンタ
ル（ＴａＮ）、チタン（Ｔｉ）、ＴａやＷやＴｉのシリ
サイド金属あるいはＣｕやＡｌ、Ａｇ、Ａｕなどの金属
単層及び積層をゲート電極材料１０９として使用するこ
ともできる。

【００３８】

【発明の効果】以上説明したように、本発明の半導体装
置の製造方法によれば、リーク電流が低く信頼性の高い
高誘電率膜からなるゲート絶縁膜を形成することがで
き、また、ゲート電極材料として低抵抗な金属膜を使用
することができる。更に、ソース及びドレインを低抵抗
化することにより、十分なドレイン電流が実現でき、高
速、高性能で、高信頼性を有するＭＩＳ型トランジスタ
の半導体装置を製造することができるという効果を奏す
る。

【００３９】その理由は、ソース及びドレイン領域を形
成するための高温熱処理を高誘電率膜形成前に行うた
め、高温熱処理によって生じる高誘電率膜の特性劣化、
特にリーク電流増大に伴う絶縁性の欠如を防止すること
ができるからである。また、ゲート電極構造形成後に高
温熱処理工程がないために、従来使用することができな
かった低抵抗の金属膜をゲート電極材料として使用する
ことができ、また、ソース及びドレインの形成を高温で
おこなうことが可能になり、ソース及びドレイン中の寄
生抵抗を小さくすることができるからである。

【図面の簡単な説明】

【図１】本発明の一実施例に係る半導体装置の製造方法
を模式的に示す工程断面図である。

【図２】本発明の一実施例に係る半導体装置のゲート電
極部分を拡大した断面図である。

【図３】本発明の製造方法で製造した半導体装置の効果
を示す図である。

【図４】従来の半導体装置の製造方法を示す工程断面図
である。

【図５】従来の半導体装置の問題を示す図である。

【符号の説明】

１０１シリコン基板１０２素子分離酸化膜１０３ゲートポリシリコン膜１０４ゲート酸化膜１０５サイドウォール１０６不純物イオン１０７ソース／ドレイン領域１０８ＬＤＤ領域１０９ゲート電極材料１１０高誘電率膜（ゲート絶縁膜）２０１窒化膜２０２タンタル酸化膜２０３窒化チタン膜２０４タングステン膜

Claims

【特許請求の範囲】

【請求項１】半導体基板に形成された素子分離酸化膜に
よって分離された領域に、ゲート絶縁膜、ゲート電極及
びサイドウォールからなる電極構造を備え、前記ゲート
電極により自己整合的に形成されたＬＤＤ領域と、前記
ゲート電極及びサイドウォールにより自己整合的に形成
されたソース／ドレイン領域を有する半導体装置におい
て、前記ゲート絶縁膜が、前記サイドウォール内壁を覆うよ
うに形成されていることを特徴とする半導体装置。
【請求項２】前記ゲート絶縁膜が、前記ソース／ドレイ
ン領域の活性化のための熱処理後に形成された、比誘電
率が７以上の高誘電率膜であることを特徴とする請求項
１記載の半導体装置。
【請求項３】前記ゲート絶縁膜が、シリコン窒化膜とタ
ンタル酸化膜の積層膜であることを特徴とする請求項２
記載の半導体装置。
【請求項４】前記ゲート絶縁膜が、シリコン酸化膜とタ
ンタル酸化膜の積層膜であることを特徴とする請求項２
記載の半導体装置。
【請求項５】前記ゲート絶縁膜が、チタン酸化膜を含む
ことを特徴とする請求項２記載の半導体装置。
【請求項６】前記ゲート絶縁膜が、バリウム、ストロン
チウム、チタン及び酸素を主元素とするＢＳＴを含むこ
とを特徴とする請求項２記載の半導体装置。
【請求項７】前記ゲート絶縁膜が、鉛、ジルコニウム、
チタン及び酸素を主元素とするＰＺＴを含むことを特徴
とする請求項２記載の半導体装置。
【請求項８】前記ゲート絶縁膜が、アルミ酸化膜を含む
ことを特徴とする請求項２記載の半導体装置。
【請求項９】前記ゲート電極が、窒化チタンとタングス
テンの積層膜を含むことを特徴とする請求項３乃至８の
いずれか一に記載の半導体装置。
【請求項１０】前記ゲート電極が、チタン、タンタル、
窒化タンタル及びこれらのシリサイド金属を含むことを
特徴とする請求項３乃至８のいずれか一に記載の半導体
装置。
【請求項１１】前記ゲート電極が、銅、アルミニウム、
銀及び金のいずれかを含むことを特徴とする請求項３乃
至８のいずれか一に記載の半導体装置。
【請求項１２】半導体基板に素子分離酸化膜を形成後、
該素子分離酸化膜によって分離された領域に、ゲート酸
化膜を介してゲート電極を形成し、該ゲート電極により
自己整合的に前記半導体基板に不純物を注入してＬＤＤ
領域を形成し、前記ゲート絶縁膜及び前記ゲート電極の
側壁にサイドウォールを形成後、前記ゲート電極及び前
記サイドウォールにより自己整合的に前記半導体基板に
不純物を注入してソース／ドレイン領域を形成し、前記
ＬＤＤ領域及び前記ソース／ドレイン領域を活性化する
ための熱処理を行う半導体装置の製造方法において、前記熱処理後に、前記ゲート電極及び前記ゲート酸化膜
を除去した後、再度、ゲート絶縁膜を堆積し、該ゲート
絶縁膜に所定の熱処理を施した後、ゲート電極を形成す
ることを特徴とする半導体装置の製造方法。
【請求項１３】（ａ）半導体基板に素子分離酸化膜を形
成し、前記素子分離酸化膜によって分離された領域に、
ゲート酸化膜を介してゲート電極を形成する工程と、（ｂ）前記ゲート電極により自己整合的に前記半導体基
板に不純物を注入してＬＤＤ領域を形成する工程と、（ｃ）前記ゲート絶縁膜及び前記ゲート電極の側壁にサ
イドウォールを形成する工程と、（ｄ）前記ゲート電極及び前記サイドウォールにより自
己整合的に前記半導体基板に不純物を注入してソース／
ドレイン領域を形成する工程と、（ｅ）前記ＬＤＤ領域及び前記ソース／ドレイン領域を
活性化するための熱処理を行う工程と、（ｆ）前記ゲート電極をドライエッチングによって除去
する工程と、（ｇ）前記ゲート酸化膜をドライ又はウェットエッチン
グによって除去する工程と、（ｈ）前記ゲート酸化膜を除去した領域及び前記サイド
ウォール側壁にゲート絶縁膜を堆積した後、所定の熱処
理を施す工程と、（ｉ）前記ゲート絶縁膜上に、再度、ゲート電極を形成
する工程と、を少なくとも有することを特徴とする半導
体装置の製造方法。
【請求項１４】前記ゲート絶縁膜が、比誘電率が７以上
の高誘電率膜であることを特徴とする請求項１２又は１
３に記載の半導体装置の製造方法。
【請求項１５】前記ゲート絶縁膜が、シリコン窒化膜と
タンタル酸化膜の積層膜であることを特徴とする請求項
１４記載の半導体装置の製造方法。
【請求項１６】前記ゲート絶縁膜が、シリコン酸化膜と
タンタル酸化膜の積層膜であることを特徴とする請求項
１４記載の半導体装置の製造方法。
【請求項１７】前記ゲート絶縁膜が、チタン酸化膜を含
むことを特徴とする請求項１４記載の半導体装置の製造
方法。
【請求項１８】前記ゲート絶縁膜が、バリウム、ストロ
ンチウム、チタン及び酸素を主元素とするＢＳＴを含む
ことを特徴とする請求項１４記載の半導体装置の製造方
法。
【請求項１９】前記ゲート絶縁膜が、鉛、ジルコニウ
ム、チタン及び酸素を主元素とするＰＺＴを含むことを
特徴とする請求項１４記載の半導体装置の製造方法。
【請求項２０】前記ゲート絶縁膜が、アルミ酸化膜を含
むことを特徴とする請求項１４記載の半導体装置の製造
方法。
【請求項２１】前記ゲート電極が、窒化チタンとタング
ステンの積層膜を含むことを特徴とする請求項１５乃至
２０のいずれか一に記載の半導体装置の製造方法。
【請求項２２】前記ゲート電極が、チタン、タンタル、
窒化タンタル及びこれらのシリサイド金属を含むことを
特徴とする請求項１５乃至２０のいずれか一に記載の半
導体装置の製造方法。
【請求項２３】前記ゲート電極が、銅、アルミニウム、
銀及び金のいずれかを含むことを特徴とする請求項１５
乃至２０のいずれか一に記載の半導体装置の製造方法。