JP2000299470A - Semiconductor device and manufacture thereof - Google Patents

Semiconductor device and manufacture thereof

Info

Publication number
JP2000299470A
JP2000299470A JP2000033838A JP2000033838A JP2000299470A JP 2000299470 A JP2000299470 A JP 2000299470A JP 2000033838 A JP2000033838 A JP 2000033838A JP 2000033838 A JP2000033838 A JP 2000033838A JP 2000299470 A JP2000299470 A JP 2000299470A
Authority
JP
Japan
Prior art keywords
film
forming
semiconductor device
semiconductor
driver circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000033838A
Other languages
Japanese (ja)
Other versions
JP2000299470A5 (en
JP4731655B2 (en
Inventor
Shunpei Yamazaki
舜平 山崎
Koichiro Tanaka
幸一郎 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2000033838A priority Critical patent/JP4731655B2/en
Publication of JP2000299470A publication Critical patent/JP2000299470A/en
Publication of JP2000299470A5 publication Critical patent/JP2000299470A5/ja
Application granted granted Critical
Publication of JP4731655B2 publication Critical patent/JP4731655B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To form each circuit of an optoelectronic device with a TFT of an adequate structure depending on the function thereof, by forming a crystalline semiconductor film with a channel forming region of TFT included in a driver circuit, and also forming an amorphous semiconductor film with a channel forming area of TFT included in a pixel region. SOLUTION: A silicon oxide film 202 and an amorphous silicon film 203a are formed on a substrate 201. Thereafter, only a driver circuit is selectively crystallized with irradiation of laser to form an area 204a consisting of the crystallized silicon film. The formed crystalline silicon film 204a is patterned to form a semiconductor layer 204b of a TFT of the driver circuit and an amorphous silicon film 203a is patterned to form a semiconductor layer 203b of a TFT of the pixel region. As a result, each circuit of the elector-optical device represented with AM-LCD and EL display device can be formed with a TFT of the adequate structure depending on the function thereof, a an elector- optical device having higher reliability can also be obtained.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本願発明は薄膜トランジスタ
(以下、TFTという)で構成された回路を有する半導
体装置に関する。例えば、液晶表示パネルに代表される
電気光学装置およびその様な電気光学装置を部品として
搭載した電子機器の構成に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a circuit composed of thin film transistors (hereinafter, referred to as TFTs). For example, the present invention relates to an electro-optical device represented by a liquid crystal display panel and a configuration of an electronic device having such an electro-optical device as a component.

【0002】なお、本明細書中において半導体装置と
は、半導体特性を利用することで機能しうる装置全般を
指し、電気光学装置、半導体回路および電子機器は全て
半導体装置である。
[0002] In this specification, a semiconductor device generally refers to a device that can function by utilizing semiconductor characteristics, and an electro-optical device, a semiconductor circuit, and an electronic device are all semiconductor devices.

【0003】[0003]

【従来の技術】近年、絶縁表面を有する基板上に形成さ
れた半導体薄膜(厚さ数〜数百nm程度)を用いて薄膜
トランジスタ(TFT)を構成する技術が注目されてい
る。薄膜トランジスタはICや電気光学装置のような電
子デバイスに広く応用され、特に画像表示装置のスイッ
チング素子として開発が急がれている。
2. Description of the Related Art In recent years, a technique of forming a thin film transistor (TFT) using a semiconductor thin film (having a thickness of several to several hundred nm) formed on a substrate having an insulating surface has attracted attention. Thin film transistors are widely applied to electronic devices such as ICs and electro-optical devices, and are particularly rapidly developed as switching elements for image display devices.

【0004】例えば、液晶表示装置においてはマトリク
ス状に配列された画素を個々に制御する画素部、画素部
を制御するドライバー回路、さらに外部からのデータ信
号を処理するロジック回路(プロセッサ回路やメモリ回
路など)等のあらゆる電気回路にTFTを応用する試み
がなされている。
For example, in a liquid crystal display device, a pixel portion for individually controlling pixels arranged in a matrix, a driver circuit for controlling the pixel portion, and a logic circuit (a processor circuit or a memory circuit) for processing an external data signal are provided. Attempts have been made to apply TFTs to all kinds of electric circuits.

【0005】そして、これらの回路(画素部、ドライバ
ー回路等)を一枚の基板上に集積化した構成(システム
・オン・パネル)が知られている。画素部において、画
素はドライバー回路から送られた情報を保持する役割を
果たしており、画素に接続されているTFTのオフ電流
が十分に小さくないと、その情報を保持することができ
ず、良好な表示を得ることはできない。
A configuration (system-on-panel) in which these circuits (pixel unit, driver circuit, etc.) are integrated on one substrate is known. In the pixel portion, the pixel plays a role of holding information sent from the driver circuit. If the off-state current of the TFT connected to the pixel is not sufficiently small, the information cannot be held, and No indication can be obtained.

【0006】一方、ドライバー回路において、TFTは
高移動度が要求されており、移動度が高ければ高いほ
ど、回路構造を簡単にでき、且つ、表示装置を高速に動
作させることができる。
On the other hand, in a driver circuit, a TFT is required to have a high mobility, and the higher the mobility, the simpler the circuit structure can be, and the faster the display device can be operated.

【0007】以上のように、ドライバー回路に配置され
るTFTと画素部に配置されるTFTでは、要求される
特性が異なる。即ち、画素部に配置されるTFTはそれ
ほど高移動度は要求されないが、オフ電流が小さく、且
つ、画素部でその値が均一であることが要求される。逆
に、周辺に配置されるドライバー回路のTFTはオフ電
流よりも移動度が優先され、高移動度が要求される。
As described above, the required characteristics are different between the TFT arranged in the driver circuit and the TFT arranged in the pixel portion. In other words, a TFT arranged in a pixel portion does not need to have a high mobility, but needs to have a small off-current and a uniform value in the pixel portion. Conversely, the mobility of TFTs of driver circuits arranged in the periphery is prioritized over off-current, and high mobility is required.

【0008】しかし、従来の作製方法を用いて、同一基
板上に移動度を優先するTFTと、オフ電流の小さいT
FTとを信頼性を損なうことなく生産性よく作製するこ
とは、困難であった。
However, using a conventional manufacturing method, a TFT which gives priority to mobility and a TFT which has a small off-current are formed on the same substrate.
It has been difficult to manufacture FT with high productivity without impairing reliability.

【0009】[0009]

【発明が解決しようとする課題】以上のように、ロジッ
ク回路を内蔵したシステム・オン・パネルを実現するた
めには、従来にない全く新しい構成が求められている。
As described above, in order to realize a system-on-panel having a built-in logic circuit, a completely new structure not required in the past is required.

【0010】本願発明は、その様な要求に答えるもので
あり、AM−LCDに代表される電気光学装置の各回路
を機能に応じて適切な構造のTFTでもって形成し、高
い信頼性を有する電気光学装置を提供することを課題と
する。
The present invention meets such a demand, and each circuit of an electro-optical device represented by an AM-LCD is formed by a TFT having an appropriate structure according to a function, and has high reliability. It is an object to provide an electro-optical device.

【0011】[0011]

【課題を解決するための手段】本明細書で開示する発明
の構成は、同一基板上に形成されたドライバー回路と画
素部とを有する半導体装置において、前記ドライバー回
路に含まれる少なくとも一つのTFTのチャネル形成領
域は、結晶質半導体膜でなり、前記画素部に含まれるT
FTのチャネル形成領域は、非晶質半導体膜でなること
を特徴とする半導体装置である。
According to the invention disclosed in this specification, in a semiconductor device having a driver circuit and a pixel portion formed on the same substrate, at least one TFT included in the driver circuit is provided. The channel formation region is made of a crystalline semiconductor film and includes a T
The FT channel formation region is a semiconductor device including an amorphous semiconductor film.

【0012】また、上記構成において、前記ドライバー
回路に含まれる少なくとも一つのTFTのチャネル形成
領域はレーザーもしくはそれと同様な強光による照射工
程を経て形成されたことを特徴としている。
In the above structure, the channel forming region of at least one TFT included in the driver circuit is formed through an irradiation step using a laser or a similar strong light.

【0013】また、上記構成において、前記ドライバー
回路に含まれる少なくとも一つのTFT及び前記画素部
に含まれるTFTのチャネル形成領域は、スパッタ法に
より形成された半導体膜からなることを特徴としてい
る。
Further, in the above structure, at least one TFT included in the driver circuit and a channel formation region of the TFT included in the pixel portion are formed of a semiconductor film formed by a sputtering method.

【0014】また、上記構成において、前記ドライバー
回路に含まれる少なくとも一つのTFT及び画素部に含
まれるTFTのゲート絶縁膜は、スパッタ法により形成
された絶縁膜からなることを特徴としている。
Further, in the above structure, the gate insulating film of at least one TFT included in the driver circuit and the TFT included in the pixel portion is formed of an insulating film formed by a sputtering method.

【0015】また、上記構成において、前記結晶質半導
体膜はポリシリコンであり、前記非晶質半導体膜はアモ
ルファスシリコンであることを特徴としている。
Further, in the above structure, the crystalline semiconductor film is made of polysilicon, and the amorphous semiconductor film is made of amorphous silicon.

【0016】また、上記各構成において、半導体装置
は、アクティブマトリクス型の表示装置であり、例えば
EL表示装置、液晶表示装置であることを特徴としてい
る。
In each of the above structures, the semiconductor device is an active matrix display device, for example, an EL display device or a liquid crystal display device.

【0017】また、上記構造を実現するための発明の構
成は、同一基板上にドライバー回路と画素部とを有する
半導体装置の作製方法であって、絶縁表面上に非晶質半
導体膜を形成する第1工程と、前記非晶質半導体膜に対
して選択的にレーザーもしくはそれと同様な強光を照射
して前記非晶質半導体膜の一部を結晶質半導体膜とする
第2工程と、前記結晶質半導体膜をパターニングしてド
ライバー回路の半導体層を形成し、前記非晶質半導体膜
をパターニングして画素部の半導体層を形成する第3工
程と、前記半導体層上に絶縁膜を形成する第4工程と、
前記絶縁膜上にゲート電極を形成する第5工程と、を有
することを特徴とする半導体装置の作製方法である。
Further, the invention for realizing the above structure is a method for manufacturing a semiconductor device having a driver circuit and a pixel portion on the same substrate, wherein an amorphous semiconductor film is formed on an insulating surface. A first step, a second step of selectively irradiating the amorphous semiconductor film with a laser or a similar intense light to convert a part of the amorphous semiconductor film into a crystalline semiconductor film; A third step of patterning the crystalline semiconductor film to form a semiconductor layer of a driver circuit, patterning the amorphous semiconductor film to form a semiconductor layer in a pixel portion, and forming an insulating film on the semiconductor layer A fourth step;
A fifth step of forming a gate electrode on the insulating film.

【0018】また、上記構成において、前記第4工程は
スパッタ法により行われることを特徴としている。
Further, in the above structure, the fourth step is performed by a sputtering method.

【0019】また、他の発明の構成は、同一基板上にド
ライバー回路と画素部とを有する半導体装置の作製方法
であって、絶縁表面上に非晶質半導体膜を形成する第1
工程と、前記非晶質半導体膜上に絶縁膜を形成する第2
工程と、前記絶縁膜を介し、前記非晶質半導体膜に対し
て選択的にレーザーもしくはそれと同様な強光を照射し
て前記非晶質半導体膜の一部を結晶質半導体膜とする第
3工程と、前記結晶質半導体膜をパターニングしてドラ
イバー回路の半導体層を形成し、前記非晶質半導体膜を
パターニングして画素部の半導体層を形成する第4工程
と、前記絶縁膜上にゲート電極を形成する第5工程と、
を有することを特徴とする半導体装置の作製方法であ
る。
Another aspect of the invention is a method for manufacturing a semiconductor device having a driver circuit and a pixel portion on the same substrate, wherein a first method for forming an amorphous semiconductor film on an insulating surface is provided.
And forming a second insulating film on the amorphous semiconductor film.
And a third step of selectively irradiating the amorphous semiconductor film with a laser beam or similar intense light through the insulating film to form a part of the amorphous semiconductor film into a crystalline semiconductor film. A fourth step of forming a semiconductor layer of a driver circuit by patterning the crystalline semiconductor film and forming a semiconductor layer of a pixel portion by patterning the amorphous semiconductor film; and forming a gate on the insulating film. A fifth step of forming an electrode;
And a method for manufacturing a semiconductor device.

【0020】また、作製方法に関する上記構成におい
て、前記第2工程はスパッタ法により行われることを特
徴としている。
Further, in the above structure relating to the manufacturing method, the second step is performed by a sputtering method.

【0021】また、作製方法に関する上記各構成におい
て、前記第1工程はスパッタ法により行われることを特
徴としている。
In each of the above structures relating to the manufacturing method, the first step is performed by a sputtering method.

【0022】また、他の発明の構成は、同一基板上にド
ライバー回路と画素部とを有する半導体装置の作製方法
であって、絶縁表面上にゲート電極を形成する第1工程
と、前記ゲート電極上に絶縁膜を形成する第2工程と、
前記絶縁膜上に非晶質半導体膜を形成する第3工程と、
前記非晶質半導体膜に対して選択的にレーザーもしくは
それと同様な強光を照射して前記非晶質半導体膜の一部
を結晶質半導体膜とする第4工程と、前記結晶質半導体
膜をパターニングしてドライバー回路の半導体層を形成
し、前記非晶質半導体膜をパターニングして画素部の半
導体層を形成する第5工程と、を有することを特徴とす
る半導体装置の作製方法である。
Another aspect of the invention is a method of manufacturing a semiconductor device having a driver circuit and a pixel portion on the same substrate, wherein a first step of forming a gate electrode on an insulating surface; A second step of forming an insulating film thereon;
A third step of forming an amorphous semiconductor film on the insulating film;
A fourth step of selectively irradiating the amorphous semiconductor film with a laser or similar intense light to turn a part of the amorphous semiconductor film into a crystalline semiconductor film; Patterning to form a semiconductor layer of a driver circuit, and patterning the amorphous semiconductor film to form a semiconductor layer of a pixel portion.

【0023】また、作製方法に関する上記各構成におい
て、前記第5工程の後、ソース領域またはドレイン領域
となる領域に対して15族または13族に属する元素を
選択的に添加する第6工程と、半導体層に添加された前
記13族及び15族に属する元素を活性化させる処理を
行う第7工程と、を有することを特徴としている。
In each of the above structures relating to the manufacturing method, after the fifth step, a sixth step of selectively adding an element belonging to Group 15 or Group 13 to a region to be a source region or a drain region; And a seventh step of activating the elements belonging to Group 13 and Group 15 added to the semiconductor layer.

【0024】また、作製方法に関する上記各構成におい
て、前記半導体装置は液晶表示装置であることを特徴と
している。
In each of the above structures relating to the manufacturing method, the semiconductor device is a liquid crystal display device.

【0025】また、作製方法に関する上記構成におい
て、活性化させる処理を行う第7工程の後に、前記活性
層上方に層間絶縁膜を形成する第8工程と、前記層間絶
縁膜上に画素電極を形成する第9工程と、前記画素電極
の上にEL層を形成する第10工程と、前記EL層の上
に陰極または陽極を形成する第11工程とを有すること
を特徴としている。
In the above structure relating to the manufacturing method, an eighth step of forming an interlayer insulating film above the active layer after the seventh step of performing an activation process, and forming a pixel electrode on the interlayer insulating film A ninth step of forming an EL layer on the pixel electrode, and an eleventh step of forming a cathode or an anode on the EL layer.

【0026】また、作製方法に関する上記各構成におい
て、前記半導体装置はEL表示装置であることを特徴と
している。
In each of the above structures relating to the manufacturing method, the semiconductor device is an EL display device.

【0027】[0027]

【発明の実施の形態】本願発明の実施形態について、以
下に説明する。本発明においては、同一基板上に形成さ
れたAM−LCDやEL表示装置に代表される電気光学
装置の各回路のTFTの活性層として非晶質半導体膜ま
たは結晶質半導体膜を機能に応じて用いることを特徴と
する。例えば、AM−LCDやEL表示装置に代表され
る電気光学装置において、画素部に配置されるTFTの
活性層として非晶質半導体膜(アモルファスシリコン膜
等)を用い、ドライバー回路やロジック回路などの様
に、高速動作性能を求められる電気回路に配置されるT
FTの活性層として結晶質半導体膜(ポリシリコン膜、
多結晶シリコン膜等)を利用することを特徴とする。
Embodiments of the present invention will be described below. In the present invention, an amorphous semiconductor film or a crystalline semiconductor film is used as an active layer of a TFT of each circuit of an electro-optical device represented by an AM-LCD or an EL display device formed on the same substrate according to a function. It is characterized by using. For example, in an electro-optical device represented by an AM-LCD or an EL display device, an amorphous semiconductor film (amorphous silicon film or the like) is used as an active layer of a TFT disposed in a pixel portion, and a driver circuit, a logic circuit, or the like is used. As described above, the T
As an FT active layer, a crystalline semiconductor film (polysilicon film,
(A polycrystalline silicon film or the like).

【0028】上記構成を実現するためには、同一基板上
に非晶質半導体膜を選択的に結晶化して結晶質半導体膜
を形成する必要があり、本願発明は、その形成方法にも
特徴がある。
In order to realize the above configuration, it is necessary to selectively crystallize an amorphous semiconductor film on the same substrate to form a crystalline semiconductor film, and the present invention has a feature in a method of forming the same. is there.

【0029】その本願発明の形成方法の一例を図1を用
いて説明する。図1は、基板に形成されたドライバー回
路103の非晶質半導体膜のみにエキシマレーザー等の
パルス発振レーザーを照射する場合の例を示した簡略図
である。
An example of the forming method of the present invention will be described with reference to FIG. FIG. 1 is a simplified diagram showing an example in which only an amorphous semiconductor film of a driver circuit 103 formed on a substrate is irradiated with a pulsed laser such as an excimer laser.

【0030】図1において、101は耐熱性を有する基
板であり、ガラス基板、石英基板、シリコン基板、セラ
ミックス基板、金属基板(代表的にはステンレス基板)
を用いれば良い。どの基板を用いる場合においても、必
要に応じて下地膜(好ましくは珪素を主成分とする絶縁
膜)を設けても構わない。なお、図示しないが基板10
1上には、スパッタ法を用いて成膜された非晶質半導体
膜が設けられている。従って、この段階で実際は明確な
境界は目視できないが、都合上、後に形成される画素部
102とドライバー回路103とを示した。
In FIG. 1, reference numeral 101 denotes a substrate having heat resistance, such as a glass substrate, a quartz substrate, a silicon substrate, a ceramics substrate, or a metal substrate (typically, a stainless steel substrate).
May be used. Whichever substrate is used, a base film (preferably, an insulating film containing silicon as a main component) may be provided as necessary. Although not shown, the substrate 10
On 1 is provided an amorphous semiconductor film formed by a sputtering method. Therefore, at this stage, a clear boundary is not actually visible, but for convenience, the pixel portion 102 and the driver circuit 103 which are formed later are shown.

【0031】エキシマレーザー光源105から出射され
たレーザー光は、光学系(ビームホモジナイザー10
6、ミラー107等)により、ビーム形状及びエネルギ
ー密度等を調節され、レーザースポット108を形成す
る。そして、基板101が固定されたX−Yステージ1
04をX方向またはY方向に移動させることによって、
ドライバー回路103の非晶質半導体膜のみにレーザー
スポット108をレーザースポットスキャン方向109
に照射する。ただし、非晶質半導体膜の膜厚等を考慮に
入れて、レーザー光の条件(照射強度、パルス幅、繰り
返し周波数、照射時間、基板温度、ステージの移動速
度、オーバーラップ率等)を実施者が適宜決定する。ま
た、ここでは、レーザー光がもれて画素部102に照射
された場合、TFTの特性にバラツキが生じるため、レ
ーザー光がもれないよう光学系を配置することが重要で
ある。加えて、ドライバー回路と画素部の間隔Xも適宜
設定することが必要である。
The laser light emitted from the excimer laser light source 105 is applied to an optical system (beam homogenizer 10).
6, a mirror 107, etc.) to adjust the beam shape, the energy density, and the like, thereby forming a laser spot 108. The XY stage 1 on which the substrate 101 is fixed
04 in the X or Y direction,
A laser spot 108 is applied only to the amorphous semiconductor film of the driver circuit 103 in a laser spot scan direction 109.
Irradiation. However, taking into account the thickness of the amorphous semiconductor film, etc., the laser light conditions (irradiation intensity, pulse width, repetition frequency, irradiation time, substrate temperature, stage moving speed, overlap ratio, etc.) Is appropriately determined. Here, when laser light leaks and irradiates the pixel portion 102, the characteristics of the TFT vary, so it is important to arrange the optical system so that the laser light does not leak. In addition, it is necessary to appropriately set the distance X between the driver circuit and the pixel portion.

【0032】図1に示したレーザー照射方法を用いれ
ば、ドライバー回路103のみにレーザー光を照射する
ことが可能となり選択的に非晶質珪素膜を結晶化させる
ことができる。
When the laser irradiation method shown in FIG. 1 is used, only the driver circuit 103 can be irradiated with laser light, and the amorphous silicon film can be selectively crystallized.

【0033】また、レーザー光としては、エキシマレー
ザー等のパルス発振レーザー以外に、アルゴンレーザー
等の連続発振レーザーや連続発光エキシマレーザー等を
用いることも可能である。
As the laser light, a continuous wave laser such as an argon laser, a continuous wave excimer laser, or the like can be used in addition to a pulsed laser such as an excimer laser.

【0034】また、非晶質半導体膜上に絶縁膜を形成し
た後、上記レーザー光の照射を行う工程としてもよい。
Further, a step of irradiating the above laser beam after forming an insulating film on the amorphous semiconductor film may be performed.

【0035】図6は、アルゴンレーザー等の連続発振レ
ーザーを照射する場合の例を示している。図6におい
て、601は基板、606はビームエキスパンダー、6
07はガルバノメータ、604は一軸動作ステージであ
る。また、図示しないが基板601上には、スパッタ法
を用いた非晶質半導体膜が設けられている。
FIG. 6 shows an example in which a continuous wave laser such as an argon laser is irradiated. 6, reference numeral 601 denotes a substrate; 606, a beam expander;
07 is a galvanometer, and 604 is a single axis operation stage. Although not shown, an amorphous semiconductor film is provided over the substrate 601 by a sputtering method.

【0036】アルゴンレーザー光源605から出射され
たレーザー光は、光学系(ビームエキスパンダー60
6、ガルバノメータ607、f−シータレンズ608
等)により、ビーム形状及びエネルギー密度等を調節さ
れ、レーザースポット609を形成する。そして、ガル
バノメータを振動させることによりレーザースポット6
09をレーザースポットスキャン方向610と平行な方
向に振動させると同時に、基板601が固定された一軸
動作ステージ604を一方向(一軸動作ステージの動作
方向611)にステップ移動(ステップの間隔はスポッ
ト径程度とする)させることによって、ドライバー回路
603の非晶質半導体膜のみを結晶化する。図1に示し
たレーザー照射方法と同様に、レーザー光がもれて画素
部602に照射されないよう光学系を配置することが重
要である。
The laser light emitted from the argon laser light source 605 is applied to an optical system (beam expander 60).
6, galvanometer 607, f-theta lens 608
The beam spot 609 is formed by adjusting the beam shape, the energy density, and the like. Then, by oscillating the galvanometer, the laser spot 6
09 is oscillated in a direction parallel to the laser spot scanning direction 610, and at the same time, the single-axis operation stage 604 to which the substrate 601 is fixed is step-moved in one direction (the operation direction 611 of the single-axis operation stage). By doing so, only the amorphous semiconductor film of the driver circuit 603 is crystallized. As in the case of the laser irradiation method shown in FIG.

【0037】図6に示したレーザー照射方法を用いれ
ば、図1に示したレーザー照射方法と同様にドライバー
回路のみにレーザー光を照射することが可能となり選択
的に非晶質珪素膜を結晶化させることができる。
When the laser irradiation method shown in FIG. 6 is used, only the driver circuit can be irradiated with laser light in the same manner as the laser irradiation method shown in FIG. 1, and the amorphous silicon film can be selectively crystallized. Can be done.

【0038】また、図1及び図6の構成に加えて、レー
ザー光がもれて画素部に照射されないよう通常のフォト
リソグラフィー工程を用いたレジストマスクを基板に形
成してもよいし、フォトマスクを用いてもよい。
Further, in addition to the structures shown in FIGS. 1 and 6, a resist mask using a normal photolithography process may be formed on the substrate so that the laser beam does not leak to the pixel portion. May be used.

【0039】また、図1及び図6では、スポットレーザ
ーを形成する例を示したが、特に限定されず、マスクを
用いて選択的に線状レーザー光を照射する構成としても
よい。あるいはソプラに代表される大面積スポットレー
ザーをドライバー回路サイズに加工し、ドライバー回路
の非晶質半導体領域を同時に結晶化させる工程を用いて
も良い。
Although FIGS. 1 and 6 show an example in which a spot laser is formed, the present invention is not particularly limited, and a configuration in which a linear laser beam is selectively irradiated using a mask may be used. Alternatively, a process may be used in which a large area spot laser typified by sopra is processed into a driver circuit size, and an amorphous semiconductor region of the driver circuit is simultaneously crystallized.

【0040】上記本願発明のレーザー光の照射方法を利
用して同一基板上にドライバー回路と画素部とを一体形
成したAM−LCDの断面図を図4(C)に示してい
る。なお、ここではドライバー回路を構成する基本回路
としてCMOS回路を示し、画素部のTFTとしてはダ
ブルゲート構造のTFTを示している。勿論、ダブルゲ
ート構造に限らずトリプルゲート構造やシングルゲート
構造などとしても良い。
FIG. 4C is a cross-sectional view of an AM-LCD in which a driver circuit and a pixel portion are integrally formed on the same substrate by using the laser light irradiation method of the present invention. Here, a CMOS circuit is shown as a basic circuit constituting a driver circuit, and a double-gate TFT is shown as a TFT in a pixel portion. Of course, not only the double gate structure but also a triple gate structure or a single gate structure may be used.

【0041】202は下地膜として設けた酸化珪素膜で
あり、その上にドライバー回路のTFTの活性層、画素
部のTFTの活性層および保持容量の下部電極となる半
導体層が形成される。なお、本明細書中において「電
極」とは、「配線」の一部であり、他の配線との電気的
接続を行う箇所、または半導体層と交差する箇所を指
す。従って、説明の便宜上、「配線」と「電極」とを使
い分けるが、「配線」という文言に「電極」は常に含め
られているものとする。
Reference numeral 202 denotes a silicon oxide film provided as a base film, on which an active layer of a TFT of a driver circuit, an active layer of a TFT of a pixel portion, and a semiconductor layer serving as a lower electrode of a storage capacitor are formed. Note that in this specification, an “electrode” is a part of a “wiring” and indicates a portion where an electrical connection with another wiring is made or a portion which intersects with a semiconductor layer. Therefore, for convenience of explanation, “wiring” and “electrode” are properly used, but it is assumed that the term “wiring” always includes “electrode”.

【0042】図4(C)において、ドライバー回路のT
FTの活性層は、Nチャネル型TFT(以下、NTFT
という)のソース領域221、ドレイン領域220、L
DD(ライトドープトドレイン)領域228およびチャ
ネル形成領域209、並びにPチャネル型TFT(以
下、PTFTという)のソース領域215、ドレイン領
域216およびチャネル形成領域217で形成される。
In FIG. 4C, T of the driver circuit
The active layer of the FT is an N-channel type TFT (hereinafter, NTFT).
Source region 221, drain region 220, L
It is formed of a DD (lightly doped drain) region 228 and a channel formation region 209, and a source region 215, a drain region 216, and a channel formation region 217 of a P-channel TFT (hereinafter, PTFT).

【0043】また、画素部のTFT(ここではNTFT
を用いる。)の活性層は、ソース領域222、ドレイン
領域224、LDD領域229およびチャネル形成領域
212で形成される。さらに、ドレイン領域224から
延長された半導体層を保持容量の下部電極226として
用いる。
The TFT (here, NTFT) of the pixel portion
Is used. The active layer is formed by the source region 222, the drain region 224, the LDD region 229, and the channel forming region 212. Further, a semiconductor layer extended from the drain region 224 is used as the lower electrode 226 of the storage capacitor.

【0044】なお、図1では下部電極226が画素部の
TFTのドレイン領域224と直接的に接続されている
が、間接的に接続させて下部電極226とドレイン領域
224とが電気的に接続するような構造としても良い。
Although the lower electrode 226 is directly connected to the drain region 224 of the TFT in the pixel portion in FIG. 1, the lower electrode 226 is electrically connected to the drain region 224 by indirect connection. Such a structure may be used.

【0045】この下部電極226には、半導体層に対し
て15族に属する元素が添加されている。即ち、保持容
量の上部配線206fに電圧を印加しなくても、そのま
ま電極として用いることが可能となっているため、AM
−LCDの消費電力の低減に有効である。
The lower electrode 226 is doped with an element belonging to Group 15 of the semiconductor layer. That is, even if a voltage is not applied to the upper wiring 206f of the storage capacitor, it can be used as it is as an electrode.
-Effective for reducing the power consumption of the LCD.

【0046】また、画素部のTFTのチャネル形成領域
212はアモルファス状態の半導体膜とであり、ドライ
バー回路のTFTのチャネル形成領域209、217
は、結晶性を有する結晶質半導体膜である点も本願発明
の特徴の一つである。
The TFT channel forming region 212 of the pixel portion is an amorphous semiconductor film, and the TFT channel forming regions 209 and 217 of the driver circuit are formed.
Is a feature of the present invention in that it is a crystalline semiconductor film having crystallinity.

【0047】また、各TFTのチャネル形成領域20
9、212、217は、スパッタ法を用いて形成された
半導体膜であり、膜中の水素濃度が低い点も本願発明の
一つである。スパッタ法により成膜した半導体膜はプラ
ズマCVD法により成膜した半導体膜と比較して水素濃
度が一桁以上低く、脱水素処理をしなくとも成膜後、連
続的にレーザー結晶化できる。一方、プラズマCVD法
を用いたプロセスでは、爆発の危険性が高く、作業環境
の安全性の観点からは不利であった。本願発明において
は、安全性及び生産性を優先するため、非晶質半導体膜
(アモルファスシリコン膜等)や、絶縁膜や、導電層等
の薄膜形成をスパッタ法で形成することを特徴とする。
さらに好ましくは、大気からの汚染防止のため、可能な
限り各膜を連続成膜する。
The channel forming region 20 of each TFT
Reference numerals 9, 212, and 217 denote semiconductor films formed by a sputtering method, and one of the aspects of the present invention is that the film has a low hydrogen concentration. A semiconductor film formed by a sputtering method has a hydrogen concentration lower by one digit or more than that of a semiconductor film formed by a plasma CVD method, and can be continuously laser-crystallized after film formation without dehydrogenation treatment. On the other hand, the process using the plasma CVD method has a high risk of explosion, and is disadvantageous from the viewpoint of working environment safety. In the present invention, in order to prioritize safety and productivity, a thin film such as an amorphous semiconductor film (amorphous silicon film), an insulating film, a conductive layer, or the like is formed by a sputtering method.
More preferably, each film is continuously formed as much as possible to prevent contamination from the atmosphere.

【0048】また、ここでは、各TFTのゲート絶縁膜
205を同じ膜厚の同一絶縁膜としたが、特に限定され
ない。例えば、回路特性に応じて同一基板上に異なるゲ
ート絶縁膜を有するTFTが少なくとも二種類以上存在
する構成としてもよい。なお、半導体膜とゲート絶縁膜
をスパッタ法を用いて連続的に形成すると良好な界面が
得られるため好ましい。
Further, here, the gate insulating film 205 of each TFT is the same insulating film having the same thickness, but is not particularly limited. For example, a configuration may be adopted in which at least two or more TFTs having different gate insulating films exist on the same substrate depending on circuit characteristics. Note that it is preferable to form the semiconductor film and the gate insulating film continuously by a sputtering method because a favorable interface can be obtained.

【0049】次に、ゲート絶縁膜205の上にはドライ
バー回路のTFTのゲート配線206d、と、画素部の
TFTのゲート配線206eが形成される。また、同時
に保持容量の下部電極226上にはゲート絶縁膜205
を介して保持容量の上部電極206fが形成される。
Next, a gate wiring 206d of the TFT of the driver circuit and a gate wiring 206e of the TFT of the pixel portion are formed on the gate insulating film 205. At the same time, the gate insulating film 205 is formed on the lower electrode 226 of the storage capacitor.
The upper electrode 206f of the storage capacitor is formed via.

【0050】本発明の配線材料としては、代表的には、
導電性を有する珪素膜(例えばリンドープシリコン膜、
ボロンドープシリコン膜等)や金属膜(例えばタングス
テン膜、タンタル膜、モリブデン膜、チタン膜、アルミ
ニウム膜、銅膜等)でも良いし、前記金属膜をシリサイ
ド化したシリサイド膜、窒化した金属膜(窒化タンタル
膜、窒化タングステン膜、窒化チタン膜等)でも良い。
また、これらを自由に組み合わせて積層しても良い。
As the wiring material of the present invention, typically,
Conductive silicon film (for example, phosphorus-doped silicon film,
A boron-doped silicon film or the like, a metal film (for example, a tungsten film, a tantalum film, a molybdenum film, a titanium film, an aluminum film, a copper film, or the like) may be used. A tantalum film, a tungsten nitride film, a titanium nitride film, or the like).
Further, these may be freely combined and laminated.

【0051】また、前記金属膜を用いる場合には、金属
膜の酸化を防止するために珪素膜との積層構造とするこ
とが望ましい。また、酸化防止という意味では、金属膜
を窒化珪素膜で覆った構造が有効である。
When the metal film is used, it is preferable that the metal film has a laminated structure with a silicon film in order to prevent oxidation of the metal film. In terms of preventing oxidation, a structure in which a metal film is covered with a silicon nitride film is effective.

【0052】次に、230は第1層間絶縁膜であり、珪
素を含む絶縁膜(単層または積層)で形成される。珪素
を含む絶縁膜としては、酸化珪素膜、窒化珪素膜、酸化
窒化珪素膜(酸素よりも窒素の含有量の方が多い)、窒
化酸化珪素膜(窒素よりも酸素の含有量の方が多い)を
用いることができる。
Next, reference numeral 230 denotes a first interlayer insulating film, which is formed of an insulating film containing silicon (single layer or multilayer). As the insulating film containing silicon, a silicon oxide film, a silicon nitride film, a silicon oxynitride film (having a higher nitrogen content than oxygen), and a silicon nitride oxide film (having a higher oxygen content than nitrogen) ) Can be used.

【0053】そして、第1層間絶縁膜230にはコンタ
クトホールが設けられ、ドライバー回路のTFTのソー
ス配線231、233、ドレイン配線232、および画
素部のTFTのソース配線234、ドレイン配線235
が形成される。その上にはパッシベーション膜236、
第2層間絶縁膜237が形成され、コンタクトホールを
設けた後、画素電極238が形成される。
A contact hole is provided in the first interlayer insulating film 230, and the source wirings 231 and 233 and the drain wiring 232 of the TFT of the driver circuit, and the source wiring 234 and the drain wiring 235 of the TFT of the pixel portion are provided.
Is formed. On top of that, a passivation film 236,
After a second interlayer insulating film 237 is formed and a contact hole is provided, a pixel electrode 238 is formed.

【0054】なお、図4(C)ではブラックマスク(遮
光膜)を形成していないが、特に限定されず、必要に応
じて形成すれば良い。例えば、対向基板に遮光膜を設け
る構成としても良いし、各TFTの下または上にゲート
配線と同様の材料を用いた遮光膜を設けるような構造と
しても良い。
Although a black mask (light-shielding film) is not formed in FIG. 4C, it is not particularly limited, and may be formed as needed. For example, a structure in which a light-shielding film is provided on the opposite substrate may be employed, or a structure in which a light-shielding film using a material similar to that of the gate wiring is provided below or above each TFT.

【0055】第2層間絶縁膜237としては、比誘電率
の小さい樹脂膜が好ましい。樹脂膜としては、ポリイミ
ド膜、アクリル膜、ポリアミド膜、BCB(ベンゾシク
ロブテン)膜などを用いることができる。
As the second interlayer insulating film 237, a resin film having a small relative dielectric constant is preferable. As the resin film, a polyimide film, an acrylic film, a polyamide film, a BCB (benzocyclobutene) film, or the like can be used.

【0056】また、画素電極238としては、透過型A
M−LCDを作製するのであればITO膜に代表される
透明導電膜を、反射型AM−LCDを作製するのであれ
ばアルミニウム膜に代表される反射率の高い金属膜を用
いれば良い。
The pixel electrode 238 is a transmission type A
To manufacture an M-LCD, a transparent conductive film typified by an ITO film may be used, and to manufacture a reflective AM-LCD, a metal film having a high reflectivity typified by an aluminum film may be used.

【0057】なお、図4では画素電極238がドレイン
電極235を介して画素部のTFTのドレイン領域22
4と電気的に接続されているが、画素電極238とドレ
イン領域224とが直接的に接続するような構造として
も良い。
In FIG. 4, the pixel electrode 238 is connected through the drain electrode 235 to the drain region 22 of the TFT in the pixel portion.
4, the pixel electrode 238 and the drain region 224 may be directly connected.

【0058】以上のような構造でなるAM−LCDは、
機能に応じて適切な構造のTFTでもって各回路が形成
されるため、駆動能力、信頼性、及び生産性が高い点に
特徴がある。
The AM-LCD having the above structure is
Since each circuit is formed by a TFT having an appropriate structure according to the function, it is characterized by high driving ability, reliability, and productivity.

【0059】以上の構成でなる本願発明について、以下
に示す実施例でもってさらに詳細な説明を行うこととす
る。
The present invention having the above configuration will be described in more detail with reference to the following embodiments.

【0060】[0060]

【実施例】[実施例1]本実施例では、「発明の実施の
形態」で説明した図4(C)の構造を実現するための作
製工程について説明する。説明には図2〜4を用いる。
[Embodiment 1] In this embodiment, a manufacturing process for realizing the structure of FIG. 4C described in "Embodiment of the Invention" will be described. 2 to 4 are used for the description.

【0061】まず、基板としてガラス基板201を用意
し、その上に200nm厚の酸化珪素膜(下地膜とも呼
ぶ)202と厚さ55nmの非晶質珪素膜203aとを
大気解放しないまま連続的にスパッタ法にて成膜した。
(図2(A))こうすることで非晶質珪素膜203aの
下表面に大気中に含まれるボロン等の不純物が吸着する
ことを防ぐことができる。
First, a glass substrate 201 is prepared as a substrate, and a 200-nm-thick silicon oxide film (also referred to as a base film) 202 and a 55-nm-thick amorphous silicon film 203a are continuously formed thereon without opening to the atmosphere. The film was formed by a sputtering method.
(FIG. 2A) By doing so, it is possible to prevent impurities such as boron contained in the atmosphere from adsorbing to the lower surface of the amorphous silicon film 203a.

【0062】なお、本実施例では非晶質半導体膜とし
て、非晶質珪素(アモルファスシリコン)膜を用いた
が、他の半導体膜であっても構わない。非晶質シリコン
ゲルマニウム膜でも良い。また、下地膜及び半導体膜の
形成手段としては、PCVD法、LPCVD法またはス
パッタ法等を用いることができる。中でも安全性及び生
産性の面で優れているためスパッタ法が望ましい。本実
施例で用いたスパッタ装置は、チャンバーと、チャンバ
ー内を真空にする排気系と、スパッタ用のガスをチャン
バー内に導入するガス導入系と、ターゲットやRF電極
等からなる電極系と、電極系に接続されたスパッタリン
グ電源とを備えている。本実施例では、スパッタ用のガ
スとしてアルゴン(Ar)、ターゲットとしてシリコン
ターゲットを用いた。
In this embodiment, an amorphous silicon (amorphous silicon) film is used as the amorphous semiconductor film, but another semiconductor film may be used. An amorphous silicon germanium film may be used. As a means for forming the base film and the semiconductor film, a PCVD method, an LPCVD method, a sputtering method, or the like can be used. Among them, the sputtering method is preferable because it is excellent in safety and productivity. The sputtering apparatus used in this embodiment includes a chamber, an exhaust system that evacuates the chamber, a gas introduction system that introduces a sputtering gas into the chamber, an electrode system including a target and an RF electrode, and an electrode. A sputtering power supply connected to the system. In this embodiment, argon (Ar) was used as a sputtering gas and a silicon target was used as a target.

【0063】本実施例においては、画素部のTFTのチ
ャネル形成領域は非晶質珪素膜(非晶質珪素膜からなる
NTFTの電界効果移動度μFEは1.0cm2/Vsよ
り小さい)で構成することとなるので、チャネル長、非
晶質珪素膜の膜厚を適宜設定する必要がある。
In this embodiment, the channel forming region of the TFT in the pixel portion is formed of an amorphous silicon film (the field effect mobility μ FE of the NTFT made of an amorphous silicon film is smaller than 1.0 cm 2 / Vs). Therefore, it is necessary to appropriately set the channel length and the thickness of the amorphous silicon film.

【0064】次に、非晶質珪素膜204aの結晶化を行
う。結晶化の手段としては、レーザー結晶化、触媒元素
を用いた熱結晶化等の公知の技術を用いる。本実施例で
は、図1に簡略に示したレーザー照射方法を用いてレー
ザー結晶化を行った。エキシマレーザー光源105から
出射されたレーザー光は、光学系(ビームホモジナイザ
ー106、ミラー107等)により、ビーム形状及びエ
ネルギー密度等を調節され、レーザースポット108を
形成した。そして、基板101が固定されたX−Yステ
ージ104をX方向またはY方向に移動させることによ
って、ドライバー回路103の非晶質半導体膜のみにレ
ーザースポット108をレーザースポットスキャン方向
109に照射した。こうしてドライバー回路のみにレー
ザー照射を行って選択的に結晶化させ、結晶質珪素(ポ
リシリコン)膜からなる領域204aを形成した。(図
2(B))
Next, the amorphous silicon film 204a is crystallized. As a means for crystallization, a known technique such as laser crystallization or thermal crystallization using a catalytic element is used. In this embodiment, laser crystallization was performed by using the laser irradiation method shown in FIG. The laser beam emitted from the excimer laser light source 105 was adjusted in beam shape and energy density by an optical system (beam homogenizer 106, mirror 107, etc.) to form a laser spot 108. Then, the XY stage 104 to which the substrate 101 was fixed was moved in the X direction or the Y direction, so that only the amorphous semiconductor film of the driver circuit 103 was irradiated with the laser spot 108 in the laser spot scanning direction 109. Thus, laser irradiation was performed only on the driver circuit to selectively crystallize, thereby forming a region 204a made of a crystalline silicon (polysilicon) film. (FIG. 2 (B))

【0065】本実施例においては、ドライバー回路のT
FTのチャネル形成領域は結晶質珪素膜(結晶質珪素膜
からなるNTFTの電界効果移動度μFEは1.0cm2
/Vs以上)で構成することとなるので、適宜、最適な
チャネル長、十分にレーザー結晶化可能な非晶質珪素膜
の膜厚とする必要がある。以上のことを考慮に入れる
と、チャネル長は3〜10μmであればよく、非晶質珪
素膜の膜厚は、10〜200nm、好ましくは30〜7
0nmであればよい。
In the present embodiment, the T
The channel formation region of the FT is a crystalline silicon film (the field effect mobility μ FE of the NTFT formed of the crystalline silicon film is 1.0 cm 2
/ Vs or more), it is necessary to appropriately set the optimum channel length and the thickness of the amorphous silicon film that can be sufficiently laser-crystallized. In consideration of the above, the channel length may be 3 to 10 μm, and the thickness of the amorphous silicon film is 10 to 200 nm, preferably 30 to 7 nm.
It may be 0 nm.

【0066】そして、形成された結晶質珪素(ポリシリ
コン)膜をパターニングして、ドライバー回路のTFT
の半導体層204bを形成し、非晶質珪素(アモルファ
スシリコン)膜をパターニングして画素部のTFTの半
導体層203bを形成した。(図2(C))
Then, the formed crystalline silicon (polysilicon) film is patterned to form a TFT of a driver circuit.
Was formed, and an amorphous silicon (amorphous silicon) film was patterned to form a semiconductor layer 203b of a TFT in a pixel portion. (Fig. 2 (C))

【0067】なお、ドライバー回路のTFTおよび画素
部のTFTの半導体層203b、204bを形成する前
後に、結晶質珪素膜に対してTFTのしきい値電圧を制
御するための不純物元素(リンまたはボロン)を添加し
ても良い。この工程はNTFTまたはPTFTのみに行
っても良いし、双方に行っても良い。
Before and after forming the TFTs of the driver circuit and the semiconductor layers 203b and 204b of the TFTs in the pixel portion, an impurity element (phosphorous or boron) for controlling the threshold voltage of the TFT is applied to the crystalline silicon film. ) May be added. This step may be performed only on the NTFT or PTFT, or may be performed on both.

【0068】次に、スパッタ法またはプラズマCVD法
によりゲート絶縁膜205を形成し、スパッタ法により
第1の導電膜206a、第2の導電膜207aを積層形
成する。(図2(D))
Next, a gate insulating film 205 is formed by a sputtering method or a plasma CVD method, and a first conductive film 206a and a second conductive film 207a are stacked by a sputtering method. (FIG. 2 (D))

【0069】このゲート絶縁膜205は、TFTのゲー
ト絶縁膜として機能することになる絶縁膜であり、膜厚
は50〜200nmとする。本実施例では、シリコン酸
化物をターゲットとして用いたスパッタ法により100
nm厚の酸化珪素膜を形成した。また、酸化珪素膜のみ
でなく酸化珪素膜の上に窒化珪素膜を設けた積層構造と
することもできるし、酸化珪素膜に窒素を添加した酸化
窒化珪素膜を用いても構わない。
The gate insulating film 205 is to function as a gate insulating film of a TFT, and has a thickness of 50 to 200 nm. In this embodiment, the sputtering method using a silicon oxide
A silicon oxide film having a thickness of nm was formed. A stacked structure in which a silicon nitride film is provided over a silicon oxide film as well as a silicon oxide film can be used, or a silicon oxynitride film in which nitrogen is added to a silicon oxide film can be used.

【0070】なお、本実施例では非晶質珪素膜のレーザ
ー結晶化を行った後、パターニングを行いゲート絶縁膜
を形成した例を示したが、特に工程順序は限定されず、
非晶質珪素膜とゲート絶縁膜をスパッタ法にて連続成膜
した後、レーザー結晶化を行いパターニングを施す工程
としてもよい。スパッタ法にて連続成膜した場合、良好
な界面特性が得られる。
In this embodiment, an example is shown in which an amorphous silicon film is laser-crystallized and then patterned to form a gate insulating film. However, the process order is not particularly limited.
After an amorphous silicon film and a gate insulating film are continuously formed by a sputtering method, laser crystallization and patterning may be performed. When the film is continuously formed by the sputtering method, good interface characteristics can be obtained.

【0071】また、第1の導電膜206aは、Ta、T
i、Mo、Wから選ばれた元素を主成分とする導電材料
を用いる。第1の導電膜206aの厚さは5〜50n
m、好ましくは10〜25nmで形成すれば良い。一
方、第2の導電膜207aは、Al、Cu、Siを主成
分とする導電材料を用いる。第2の導電膜207aは1
00〜1000nm、好ましくは200〜400nmで
形成すれば良い。第2の導電膜207aは、ゲート配線
またはゲートバスラインの配線抵抗を下げるために設け
られている。
The first conductive film 206a is made of Ta, T
A conductive material mainly containing an element selected from i, Mo, and W is used. The thickness of the first conductive film 206a is 5 to 50 n
m, preferably 10 to 25 nm. On the other hand, the second conductive film 207a uses a conductive material mainly containing Al, Cu, and Si. The second conductive film 207a is 1
The thickness may be from 00 to 1000 nm, preferably from 200 to 400 nm. The second conductive film 207a is provided for reducing the wiring resistance of a gate wiring or a gate bus line.

【0072】次いで、パターニングによって第2の導電
膜207aの不要な部分を除去して、配線部にゲートバ
スラインの一部となる電極207bを形成した後、レジ
ストマスク208a〜dを形成する。レジストマスク2
08aはPTFTを覆い、レジストマスク208bはド
ライバー回路のNTFTのチャネル形成領域を覆うよう
にして形成する。また、レジストマスク208cは電極
207bを覆い、レジストマスク208dは画素部のチ
ャネル形成領域を覆うようにして形成する。その後、レ
ジストマスク208a〜dをマスクとしてn型を付与す
る不純物元素の添加を行い、不純物領域210、211
を形成した。(図3(A))
Next, an unnecessary portion of the second conductive film 207a is removed by patterning, an electrode 207b to be a part of a gate bus line is formed in a wiring portion, and resist masks 208a to 208d are formed. Resist mask 2
08a covers the PTFT, and the resist mask 208b is formed so as to cover the channel formation region of the NTFT of the driver circuit. The resist mask 208c covers the electrode 207b, and the resist mask 208d covers the channel formation region of the pixel portion. Thereafter, an impurity element for imparting n-type is added using the resist masks 208a to 208d as masks, and impurity regions 210 and 211 are added.
Was formed. (FIG. 3 (A))

【0073】本実施例ではn型を付与する不純物元素と
してリンを用い、フォスフィン(PH 3)を用いたイオ
ンドープ法で行った。この工程ではゲート絶縁膜205
と第1の導電膜206aを通してその下の半導体層20
3b、204bにリンを添加するために、加速電圧は8
0keVとして、高めに設定した。半導体層203b、
204bに添加されるリンの濃度は、1×1016〜1×
1019atoms/cm3の範囲にするのが好ましく、ここでは
1×1018atoms/cm3とした。そして、半導体層にリン
が添加された領域210、211が形成された。ここで
形成されたリンが添加された領域の一部は、LDD領域
として機能する。また、マスクで覆われてリンが添加さ
れなかった領域(結晶質珪素膜からなる領域209、非
晶質珪素膜からなる領域212)の一部は、チャネル形
成領域として機能する。
In this embodiment, the impurity element imparting n-type
Phosphine (PH) ThreeIo using)
The doping method was used. In this step, the gate insulating film 205
Through the first conductive film 206a and the semiconductor layer 20 thereunder.
In order to add phosphorus to 3b and 204b, the accelerating voltage is 8
0 keV was set higher. Semiconductor layer 203b,
The concentration of phosphorus added to 204b was 1 × 1016~ 1 ×
1019atoms / cmThreeIt is preferable that the range is
1 × 1018atoms / cmThreeAnd Then, phosphorus is added to the semiconductor layer.
Regions 210 and 211 were formed. here
Part of the formed phosphorus-added region is an LDD region.
Function as It is also covered with a mask and phosphorus added
Region (region 209 made of a crystalline silicon film,
Part of the region 212) made of a crystalline silicon film has a channel shape.
Functions as a growth area.

【0074】なお、リンの添加工程は、質量分離を行う
イオンインプランテーション法を用いても良いし、質量
分離を行わないプラズマドーピング法を用いても良い。
また、加速電圧やドーズ量の条件等は実施者が最適値を
設定すれば良い。
In the step of adding phosphorus, an ion implantation method that performs mass separation may be used, or a plasma doping method that does not perform mass separation may be used.
Further, the condition of the acceleration voltage and the dose amount may be set by the practitioner to the optimal values.

【0075】次いで、レジストマスク208a〜dを除
去した後、必要があれば活性化処理を行う。そして、第
3の導電膜213aをスパッタ法により成膜形成した。
(図3(B))第3の導電膜213aは、Ta、Ti、
Mo、Wから選ばれた元素を主成分とする導電材料を用
いる。また、第3の導電膜213aの厚さは100〜1
000nm、好ましくは200〜500nmとした。
Next, after removing the resist masks 208a to 208d, an activation process is performed if necessary. Then, a third conductive film 213a was formed by a sputtering method.
(FIG. 3B) The third conductive film 213a is made of Ta, Ti,
A conductive material mainly containing an element selected from Mo and W is used. The thickness of the third conductive film 213a is 100 to 1
000 nm, preferably 200 to 500 nm.

【0076】次いで、レジストマスク214a〜dを新
たに形成してパターニングを行いPTFTのゲート電極
206b、213bの形成、及び配線206c、213
cの形成を行った後、マスク214a〜dをそのまま用
いてp型を付与する不純物元素を添加してPTFTのソ
ース領域、ドレイン領域を形成する。(図3(C))こ
こではボロンをその不純物元素として、ジボラン(B2
6)を用いてイオンドープ法で添加した。ここでも加
速電圧を80keVとして、2×1020atoms/cm 3の濃
度にボロンを添加した。
Next, the resist masks 214a to 214d are
Formed and patterned to form a PTFT gate electrode
Formation of 206b and 213b, and wiring 206c and 213
After the formation of c, the masks 214a to 214d are used as they are.
To add a p-type impurity element,
A source region and a drain region. (Fig. 3 (C))
Here, boron is used as an impurity element and diborane (BTwo
H6) And added by an ion doping method. Here
Assuming that the speed voltage is 80 keV, 2 × 1020atoms / cm ThreeNo
Boron was added each time.

【0077】次いで、レジストマスク214a〜dを除
去して、新たにレジストマスク218a〜eを形成した
後、レジストマスク218a〜eをマスクとしてエッチ
ングを行いNTFTのゲート配線206d、213d、
画素部のTFTのゲート配線206e、213e、保持
容量の上部配線206f、213fを形成する。(図3
(D))
Next, after removing the resist masks 214a to 214d and newly forming resist masks 218a to 218e, etching is performed using the resist masks 218a to 218e as masks, and gate wirings 206d and 213d of NTFT are formed.
The gate wirings 206e and 213e of the TFT in the pixel portion and the upper wirings 206f and 213f of the storage capacitor are formed. (FIG. 3
(D))

【0078】次いで、レジストマスク218a〜eを除
去し、新たにレジストマスク219を形成した後、NT
FTのソース領域、ドレイン領域にn型を付与する不純
物元素を添加して不純物領域220〜225を形成す
る。(図4(A))ここでは、フォスフィン(PH3
を用いたイオンドープ法で行った。不純物領域220〜
225に添加されたリンの濃度は、先のn型を付与する
不純物元素を添加する工程と比較して高濃度であり、1
×1019〜1×1021atoms/cm3とするのが好ましく、
ここでは1×1020atoms/cm3とした。
Next, the resist masks 218a to 218e are removed and a new resist mask 219 is formed.
Impurity regions 220 to 225 are formed by adding an impurity element imparting n-type to the source region and the drain region of the FT. (FIG. 4A) Here, phosphine (PH 3 )
The ion doping method using was performed. Impurity region 220-
The concentration of phosphorus added to H.225 is higher than that in the step of adding the impurity element imparting n-type,
It is preferably set to × 10 19 to 1 × 10 21 atoms / cm 3 ,
Here, it is set to 1 × 10 20 atoms / cm 3 .

【0079】その後、レジストマスク219を除去した
後、50nmの厚さの窒化珪素膜からなる保護膜227
を形成して図4(B)の状態が得られる。
Then, after removing the resist mask 219, a protective film 227 made of a silicon nitride film having a thickness of 50 nm is formed.
Is formed to obtain the state shown in FIG.

【0080】次いで、添加されたn型またはp型を付与
する不純物元素を活性化するための活性化処理を行う。
この工程は、電気加熱炉を用いた熱アニール法や、前述
のエキシマレーザーを用いたレーザーアニール法や、ハ
ロゲンランプを用いたラピットサーマルアニール法(R
TA法)で行えば良い。加熱処理する場合は、300〜
700℃、好ましくは350〜550℃、本実施例では
窒素雰囲気において450℃、2時間の熱処理を行っ
た。
Next, an activation process for activating the added impurity element imparting n-type or p-type is performed.
This step includes a thermal annealing method using an electric heating furnace, a laser annealing method using an excimer laser described above, and a rapid thermal annealing method (R
TA method). 300-
The heat treatment was performed at 700 ° C., preferably 350 to 550 ° C., and in this example, at 450 ° C. for 2 hours in a nitrogen atmosphere.

【0081】次いで、第1の層間絶縁膜230を形成し
た後、コンタクトホールを形成し、ソース電極及びドレ
イン電極231〜235等を公知の技術により形成す
る。
Next, after forming the first interlayer insulating film 230, contact holes are formed, and source and drain electrodes 231 to 235 are formed by a known technique.

【0082】その後、パッシベーション膜236を形成
する。パッシベーション膜236としては、窒化珪素
膜、酸化窒化珪素膜、窒化酸化珪素膜、またはこれらの
絶縁膜と酸化珪素膜との積層膜を用いることができる。
本実施例では300nm厚の窒化珪素膜をパッシベーシ
ョン膜として用いた。
After that, a passivation film 236 is formed. As the passivation film 236, a silicon nitride film, a silicon oxynitride film, a silicon nitride oxide film, or a stacked film of these insulating films and a silicon oxide film can be used.
In this embodiment, a silicon nitride film having a thickness of 300 nm is used as a passivation film.

【0083】なお、本実施例では窒化珪素膜を形成する
前処理として、アンモニアガスを用いたプラズマ処理を
行い、そのままパッシベーション膜236を形成する。
この前処理によりプラズマで活性化した(励起した)水
素がパッシベーション膜236によって閉じこめられる
ため、TFTの活性層(半導体層)の水素終端を促進さ
せることができる。
In this embodiment, as a pretreatment for forming a silicon nitride film, a plasma treatment using an ammonia gas is performed, and the passivation film 236 is formed as it is.
Hydrogen activated (excited) by plasma by this pretreatment is confined by the passivation film 236, so that hydrogen termination of the active layer (semiconductor layer) of the TFT can be promoted.

【0084】さらに、水素を含むガスに加えて亜酸化窒
素ガスを加えると、発生した水分によって被処理体の表
面が洗浄され、特に大気中に含まれるボロン等による汚
染を効果的に防ぐことができる。
Further, when nitrous oxide gas is added in addition to the gas containing hydrogen, the surface of the object to be treated is washed by the generated moisture, and it is possible to effectively prevent the contamination by boron and the like contained in the air. it can.

【0085】パッシベーション膜236を形成したら、
第2層間絶縁膜237として1μm厚のアクリル膜を形
成した後、パターニングしてコンタクトホールを形成
し、ITO膜でなる画素電極238を形成した。こうし
て図4(C)に示すような構造のAM−LCDが完成す
る。
After forming the passivation film 236,
After forming an acrylic film having a thickness of 1 μm as the second interlayer insulating film 237, patterning was performed to form a contact hole, and a pixel electrode 238 made of an ITO film was formed. Thus, an AM-LCD having a structure as shown in FIG. 4C is completed.

【0086】以上の工程で、ドライバー回路のNTFT
にはチャネル形成領域209、不純物領域220、22
1、LDD領域228が形成された。不純物領域220
はソース領域として、不純物領域221はドレイン領域
となった。また、画素部のNTFTには、チャネル形成
領域212、不純物領域222〜225、LDD領域2
29が形成された。ここで、LDD領域228、229
は、ゲート電極と重なる領域(GOLD領域)と、ゲー
ト電極と重ならない領域(LDD領域)がそれぞれ形成
された。
With the above steps, the NTFT of the driver circuit
The channel formation region 209 and the impurity regions 220 and 22
1. LDD region 228 was formed. Impurity region 220
Is a source region, and the impurity region 221 is a drain region. In the NTFT of the pixel portion, the channel formation region 212, the impurity regions 222 to 225, and the LDD region 2
29 were formed. Here, the LDD regions 228, 229
A region (GOLD region) overlapping the gate electrode and a region (LDD region) not overlapping the gate electrode were formed.

【0087】一方、pチャネル型TFTは、チャネル形
成領域217、不純物領域215、216が形成され
た。そして、不純物領域215はソース領域として、不
純物領域216はドレイン領域となった。
On the other hand, in the p-channel TFT, a channel formation region 217 and impurity regions 215 and 216 were formed. Then, the impurity region 215 became a source region and the impurity region 216 became a drain region.

【0088】このように本願発明は、同一基板上に非晶
質珪素膜からなるチャネル形成領域212を有する画素
部のTFTと、結晶質珪素膜からなるチャネル形成領域
209、217を有するドライバー回路のTFTとを形
成する点に特徴がある。このような構成により均一性の
高い画素部のTFTと移動度の高いドライバー回路のT
FTを同一基板上に形成することが可能となる。
As described above, the present invention relates to a TFT of a pixel portion having a channel forming region 212 made of an amorphous silicon film on the same substrate and a driver circuit having channel forming regions 209 and 217 made of a crystalline silicon film. The feature is that a TFT is formed. With such a configuration, the TFT of the pixel portion with high uniformity and the TFT of the driver circuit with high mobility
The FT can be formed on the same substrate.

【0089】図5(A)はアクティブマトリクス型液晶
表示装置の回路構成の一例を示す。本実施例のアクティ
ブマトリクス型液晶表示装置は、ソース信号線側ドライ
バー回路301、ゲート信号線側ドライバー回路(A)
307、ゲート信号線側ドライバー回路(B)311、
プリチャージ回路312、画素部306を有している。
FIG. 5A shows an example of a circuit configuration of an active matrix type liquid crystal display device. The active matrix type liquid crystal display device of this embodiment includes a source signal line side driver circuit 301 and a gate signal line side driver circuit (A).
307, gate signal line side driver circuit (B) 311,
A precharge circuit 312 and a pixel portion 306 are provided.

【0090】ソース信号線側ドライバー回路301は、
シフトレジスタ回路302、レベルシフタ回路303、
バッファ回路304、サンプリング回路305を備えて
いる。
The source signal line side driver circuit 301 is
Shift register circuit 302, level shifter circuit 303,
A buffer circuit 304 and a sampling circuit 305 are provided.

【0091】また、ゲート信号線側ドライバー回路
(A)307は、シフトレジスタ回路308、レベルシ
フタ回路309、バッファ回路310を備えている。ゲ
ート信号線側ドライバー回路(B)311も同様な構成
である。
The gate signal line side driver circuit (A) 307 includes a shift register circuit 308, a level shifter circuit 309, and a buffer circuit 310. The gate signal line side driver circuit (B) 311 has the same configuration.

【0092】本発明は、画素部以外の回路をドライバー
回路としてその領域の半導体層を結晶化しているが、特
に限定されない。即ち、ドライバー回路のうち、高移動
度よりも信頼性が要求される回路は結晶化しなくともよ
い。例えば、ドライバー回路の中でも、バッファ回路等
は画素部のNTFTと同様にチャネル形成領域をアモル
ファス状態の半導体層で構成してもよい。
In the present invention, a circuit other than the pixel portion is used as a driver circuit to crystallize the semiconductor layer in that region, but is not particularly limited. That is, among the driver circuits, those circuits that require higher reliability than high mobility do not have to be crystallized. For example, among the driver circuits, the buffer circuit and the like may have a channel formation region formed of an amorphous semiconductor layer, similarly to the NTFT in the pixel portion.

【0093】また、本発明は、NTFTの駆動電圧を考
慮して、LDD領域の長さを同一基板上で異ならしめる
ことが容易であり、それぞれの回路を構成するTFTに
対して、最適な形状を同一工程で作り込むこともでき
る。
Further, according to the present invention, it is easy to make the lengths of the LDD regions different on the same substrate in consideration of the driving voltage of the NTFT, and the optimum shape for the TFT constituting each circuit is obtained. Can be made in the same process.

【0094】また、図5(B)は画素部の上面図を示
し、TFT部分のA−A' 断面構造と配線部のB−B'
断面構造は、図4(C)と対応しているため、一部は
同一の符号で示した。図5(B)中、401は半導体
層、402はゲート電極、403aは容量線を示してい
る。本実施例において、ゲート電極とゲート配線403
bは、第1の導電層と第3の導電層とから形成され、ゲ
ートバスラインは、第1の導電層と第2の導電層と第3
の導電層とから形成されたクラッド構造を有している。
FIG. 5B is a top view of the pixel portion, and shows a cross-sectional structure taken along line AA ′ of the TFT portion and a line BB ′ of the wiring portion.
Since the cross-sectional structure corresponds to that of FIG. 4C, some of them are denoted by the same reference numerals. In FIG. 5B, reference numeral 401 denotes a semiconductor layer, 402 denotes a gate electrode, and 403a denotes a capacitor line. In this embodiment, the gate electrode and the gate wiring 403
b is formed of a first conductive layer and a third conductive layer, and the gate bus line is formed of the first conductive layer, the second conductive layer, and the third conductive layer.
And a cladding structure formed from the conductive layer.

【0095】また、図10(A)は、ドライバー回路を
構成する一部となるCMOS回路の上面図を示し、図4
(C)と対応している。また、本実施例ではNTFTと
PTFTの活性層が直接接し、ドレイン電極を共有して
いるが、特にこの構造に限定されず、図10(B)に示
すような構造(活性層が完全に分離)としてもよい。
FIG. 10A is a top view of a CMOS circuit which is a part of a driver circuit, and FIG.
(C). In this embodiment, the active layers of the NTFT and PTFT are in direct contact with each other and share the drain electrode. However, the present invention is not particularly limited to this structure, and the structure (active layer is completely separated) as shown in FIG. ).

【0096】〔実施例2〕本実施例では、実施例1と異
なるレーザーを用いて非晶質半導体膜を選択的に結晶化
する例を図6を用いて以下に説明する。本実施例は、レ
ーザー結晶化の工程以外は実施例1と同一であるため、
異なる点にのみ着目して説明を行う。
[Embodiment 2] In this embodiment, an example of selectively crystallizing an amorphous semiconductor film using a laser different from that in Embodiment 1 will be described below with reference to FIG. This example is the same as Example 1 except for the laser crystallization step.
The description will be focused on only the differences.

【0097】まず、実施例1の作製工程に従って、基板
上に酸化珪素膜(下地膜)と非晶質珪素膜を連続成膜す
る。本実施例では基板として石英基板を用いた。また、
アルゴンレーザーの吸収係数の関係により非晶質珪素膜
の膜厚は100nm以上とすることが好ましい。
First, a silicon oxide film (underlying film) and an amorphous silicon film are continuously formed on a substrate according to the manufacturing process of the first embodiment. In this embodiment, a quartz substrate was used as the substrate. Also,
The thickness of the amorphous silicon film is preferably 100 nm or more due to the relationship of the absorption coefficient of the argon laser.

【0098】次いで、レーザー結晶化の際、図6に示し
た照射方法を用いて選択的に結晶化を行う。アルゴンレ
ーザー光源605から出射されたレーザー光は、光学系
(ビームエキスパンダー606、ガルバノメータ60
7、f−シータレンズ608等)により、ビーム形状及
びエネルギー密度等を調節され、レーザースポット60
9を形成した。そして、ガルバノメータを振動させるこ
とによりレーザースポット609をレーザースポットス
キャン方向610と平行な方向に振動させると同時に、
基板601が固定された一軸動作ステージ604を一方
向(一軸動作ステージの動作方向611)にステップ移
動(ステップの間隔はスポット径程度とする)させるこ
とによって、ドライバー回路のみにレーザー照射を行っ
て選択的に結晶化させ、結晶質珪素(ポリシリコン)膜
からなる領域を形成した。
Next, at the time of laser crystallization, selective crystallization is performed using the irradiation method shown in FIG. The laser light emitted from the argon laser light source 605 is supplied to an optical system (beam expander 606, galvanometer 60).
7, f-theta lens 608, etc.) to adjust the beam shape and energy density, etc.
9 was formed. Then, the laser spot 609 is vibrated in a direction parallel to the laser spot scanning direction 610 by vibrating the galvanometer, and at the same time,
The single-axis operation stage 604 to which the substrate 601 is fixed is step-moved in one direction (the operation direction 611 of the single-axis operation stage) (the interval between steps is approximately the spot diameter), and laser driver irradiation is performed only on the driver circuit. Then, a region made of a crystalline silicon (polysilicon) film was formed.

【0099】以降の工程は実施例1に従えば図4(C)
で示した状態を得ることができる。
The subsequent steps will be described with reference to FIG.
Can be obtained.

【0100】〔実施例3〕実施例1、2に示した作製工
程では、図1または図2に示したレーザー照射方法を用
いて選択的にドライバー回路のみに照射しているが、通
常のレジストマスクを用いてレーザー光を選択的に照射
することも可能である。
[Embodiment 3] In the manufacturing steps shown in Embodiments 1 and 2, the laser irradiation method shown in FIG. 1 or FIG. 2 is used to selectively irradiate only the driver circuit. It is also possible to selectively irradiate laser light using a mask.

【0101】この場合、従来のレーザー照射装置をその
まま用いることができる。従って、装置を変更すること
なく容易に行えるため有効な技術と言える。
In this case, a conventional laser irradiation device can be used as it is. Therefore, it can be said that this is an effective technique because it can be easily performed without changing the apparatus.

【0102】また、本実施例の構成は実施例1〜2のい
ずれの実施例とも自由に組み合わせることが可能であ
る。
The structure of this embodiment can be freely combined with any one of the first and second embodiments.

【0103】〔実施例4〕本実施例では、実施例1と異
なる工程でAM−LCDを作製する場合の例について図
7〜9を用いて説明する。実施例1ではトップゲート型
TFTの例を示したが本実施例ではボトムゲート型TF
Tの例を示す。
[Embodiment 4] In this embodiment, an example in which an AM-LCD is manufactured by a process different from that of Embodiment 1 will be described with reference to FIGS. In the first embodiment, an example of a top gate type TFT is shown.
An example of T is shown.

【0104】まず、ガラス基板701上に積層構造(簡
略化のため図示しない)のゲート電極702を形成す
る。本実施例ではスパッタ法を用いて窒化タンタル膜と
タンタル膜を積層形成し、公知のパターニングによりゲ
ート配線(ゲート電極含む)702a〜c及び容量配線
702dを形成した。
First, a gate electrode 702 having a laminated structure (not shown for simplicity) is formed on a glass substrate 701. In this embodiment, a tantalum nitride film and a tantalum film are stacked by sputtering, and gate wirings (including gate electrodes) 702a to 702c and capacitor wirings 702d are formed by known patterning.

【0105】次いで、ゲート絶縁膜、非晶質半導体膜を
順次大気開放せずに積層形成した。本実施例では、窒化
珪素膜と酸化珪素膜の積層をスパッタ法にて形成し、積
層構造のゲート絶縁膜とした。(図7(A))次いで、
大気開放せずにスパッタ法にて非晶質珪素膜を成膜し
た。スパッタ法を用いて形成した非晶質半導体膜は、水
素濃度が低いが、さらに水素濃度を低減するための加熱
処理を行ってもよい。
Next, a gate insulating film and an amorphous semiconductor film were sequentially formed without opening to the atmosphere. In this embodiment, a stacked layer of a silicon nitride film and a silicon oxide film is formed by a sputtering method to form a gate insulating film having a stacked structure. (FIG. 7A)
An amorphous silicon film was formed by a sputtering method without opening to the atmosphere. Although the amorphous semiconductor film formed by a sputtering method has a low hydrogen concentration, heat treatment for further reducing the hydrogen concentration may be performed.

【0106】本実施例においては、画素部のTFTのチ
ャネル形成領域は非晶質珪素膜(非晶質珪素膜からなる
NTFTの電界効果移動度μFEは1.0cm2/Vsよ
り小さい)で構成することとなるので、チャネル長、非
晶質珪素膜の膜厚を適宜設定する必要がある。
In this embodiment, the channel forming region of the TFT in the pixel portion is formed of an amorphous silicon film (the field effect mobility μ FE of the NTFT made of an amorphous silicon film is smaller than 1.0 cm 2 / Vs). Therefore, it is necessary to appropriately set the channel length and the thickness of the amorphous silicon film.

【0107】次いで、選択的にレーザー結晶化を行い、
結晶質珪素膜706を形成した。本実施例では、図1に
示したレーザー照射方法を用いてドライバー回路のみに
レーザー光を照射した。(図7(B))
Next, laser crystallization is selectively performed.
A crystalline silicon film 706 was formed. In this embodiment, only the driver circuit was irradiated with laser light using the laser irradiation method shown in FIG. (FIG. 7 (B))

【0108】本実施例においては、ドライバー回路のT
FTのチャネル形成領域は結晶質珪素膜(結晶質珪素膜
からなるNTFTの電界効果移動度μFEは1.0cm2
/Vs以上)で構成することとなるので、適宜、最適な
チャネル長、十分にレーザー結晶化可能な非晶質珪素膜
の膜厚とする必要がある。以上のことを考慮に入れる
と、チャネル長は3〜10μmであればよく、非晶質珪
素膜の膜厚は、10〜200nm、好ましくは30〜7
0nmであればよい。
In this embodiment, the driver circuit T
The channel formation region of the FT is a crystalline silicon film (the field effect mobility μ FE of the NTFT formed of the crystalline silicon film is 1.0 cm 2
/ Vs or more), it is necessary to appropriately set the optimum channel length and the thickness of the amorphous silicon film that can be sufficiently laser-crystallized. In consideration of the above, the channel length may be 3 to 10 μm, and the thickness of the amorphous silicon film is 10 to 200 nm, preferably 30 to 7 nm.
It may be 0 nm.

【0109】次いで、チャネル形成領域を保護するチャ
ネル保護膜707を形成する。このチャネル保護膜70
7は公知のパターニングを用いて形成すればよい。本実
施例では、フォトマスクを用いてパターニングを行っ
た。この状態では、チャネル保護膜707と接する領域
以外の結晶質珪素膜または非晶質珪素膜の表面は露呈し
ている。(図7(C))また、裏面からの露光を用いて
パターニングする場合にはフォトマスクが必要ないた
め、工程数を削減することができる。
Next, a channel protective film 707 for protecting the channel formation region is formed. This channel protective film 70
7 may be formed using known patterning. In this embodiment, patterning is performed using a photomask. In this state, the surface of the crystalline silicon film or the amorphous silicon film other than the region in contact with the channel protective film 707 is exposed. (FIG. 7C) In the case of performing patterning using exposure from the back surface, a photomask is not required, so that the number of steps can be reduced.

【0110】次いで、フォトマスクを用いたパターニン
グによってPTFT及びNTFTの一部を覆うレジスト
マスク708を形成した。次いで、n型を付与する不純
物元素(本実施例ではリン)の添加を行い、不純物領域
709を形成した。(図8(A))
Next, a resist mask 708 covering a part of the PTFT and the NTFT was formed by patterning using a photomask. Next, an impurity element imparting n-type (phosphorus in this embodiment) was added to form an impurity region 709. (FIG. 8A)

【0111】次いで、レジストマスク708を除去した
後、膜厚の薄い絶縁膜で全面を覆った。この薄い絶縁膜
は不純物元素を低濃度に添加するために形成されたもの
であり特に必要ではない。(図8(B))
Next, after removing the resist mask 708, the entire surface was covered with a thin insulating film. This thin insulating film is formed for adding an impurity element at a low concentration and is not particularly required. (FIG. 8 (B))

【0112】次いで、先の不純物元素の添加工程と比較
して低濃度に不純物元素を添加した。(図8(C))こ
の工程によりチャネル保護膜707で覆われた結晶質珪
素膜はチャネル形成領域713となり、チャネル保護膜
707で覆われた非晶質珪素膜はチャネル形成領域71
4となる。また、この工程によりNTFTのLDD領域
711、712が形成された。
Next, the impurity element was added at a lower concentration than in the previous step of adding the impurity element. (FIG. 8C) In this step, the crystalline silicon film covered with the channel protective film 707 becomes the channel formation region 713, and the amorphous silicon film covered with the channel protective film 707 becomes the channel formation region 71.
It becomes 4. In addition, LDD regions 711 and 712 of NTFT were formed by this process.

【0113】次いで、Nチャネル型TFTを全面覆うレ
ジストマスク715を形成し、p型を付与する不純物元
素を添加した。(図8(D))この工程によりチャネル
保護膜707で覆われた結晶質珪素膜はPTFTのチャ
ネル形成領域716となり、この工程によりPTFTの
ソース領域及びドレイン領域717が形成された。
Next, a resist mask 715 covering the entire surface of the N-channel TFT was formed, and an impurity element imparting p-type was added. (FIG. 8D) In this step, the crystalline silicon film covered with the channel protective film 707 becomes a channel formation region 716 of the PTFT, and a source region and a drain region 717 of the PTFT are formed in this step.

【0114】次いで、レジストマスク715を除去した
後、半導体層を所望の形状にパターニングした。(図9
(A))
Next, after removing the resist mask 715, the semiconductor layer was patterned into a desired shape. (FIG. 9
(A))

【0115】次いで、第1の層間絶縁膜722を形成し
た後、コンタクトホールを形成し、ソース電極及びドレ
イン電極723〜727等を公知の技術により形成す
る。
Next, after forming the first interlayer insulating film 722, a contact hole is formed, and a source electrode and a drain electrode 723 to 727 are formed by a known technique.

【0116】その後、パッシベーション膜728を形成
する。パッシベーション膜728としては、窒化珪素
膜、酸化窒化珪素膜、窒化酸化珪素膜、またはこれらの
絶縁膜と酸化珪素膜との積層膜を用いることができる。
本実施例では300nm厚の窒化珪素膜をパッシベーシ
ョン膜として用いた。
Thereafter, a passivation film 728 is formed. As the passivation film 728, a silicon nitride film, a silicon oxynitride film, a silicon nitride oxide film, or a stacked film of these insulating films and a silicon oxide film can be used.
In this embodiment, a silicon nitride film having a thickness of 300 nm is used as a passivation film.

【0117】なお、本実施例では窒化珪素膜を形成する
前処理として、アンモニアガスを用いたプラズマ処理を
行い、そのままパッシベーション膜728を形成する。
この前処理によりプラズマで活性化した(励起した)水
素がパッシベーション膜728によって閉じこめられる
ため、TFTの活性層(半導体層)の水素終端を促進さ
せることができる。
In this embodiment, as a pretreatment for forming a silicon nitride film, a plasma treatment using ammonia gas is performed, and a passivation film 728 is formed as it is.
Hydrogen activated (excited) by plasma by this pretreatment is confined by the passivation film 728, so that hydrogen termination of the active layer (semiconductor layer) of the TFT can be promoted.

【0118】パッシベーション膜728を形成したら、
第2層間絶縁膜729として1μm厚のアクリル膜を形
成した後、パターニングしてコンタクトホールを形成
し、ITO膜でなる画素電極730を形成した。こうし
て図9(C)に示すような構造のAM−LCDが完成す
る。
After forming the passivation film 728,
After forming an acrylic film having a thickness of 1 μm as the second interlayer insulating film 729, patterning was performed to form a contact hole, and a pixel electrode 730 made of an ITO film was formed. Thus, an AM-LCD having a structure as shown in FIG. 9C is completed.

【0119】また、本実施例の構成は実施例2、実施例
3のいずれの実施例とも自由に組み合わせることが可能
である。
Further, the structure of this embodiment can be freely combined with any one of Embodiments 2 and 3.

【0120】〔実施例5〕本実施例では、実施例1にお
いて結晶質珪素膜の形成に他の手段を用いた場合につい
て説明する。
[Embodiment 5] In this embodiment, a case where another means is used for forming a crystalline silicon film in Embodiment 1 will be described.

【0121】具体的には、非晶質珪素膜の結晶化に特開
平7−130652号公報(米国特許番号08/32
9,644に対応)の実施例2に記載された技術を用い
る。同公報に記載された技術は、結晶化を促進する触媒
元素(コバルト、パラジウム、ゲルマニウム、白金、
鉄、銅、代表的にはニッケル)を非晶質珪素膜の表面に
選択的に保持させ、その部分を核成長の種として結晶化
を行う技術である。
More specifically, the crystallization of an amorphous silicon film is disclosed in Japanese Patent Application Laid-Open No. Hei 7-130652 (US Patent No. 08/32).
9, 644) is used. The technology described in the publication discloses a catalyst element that promotes crystallization (cobalt, palladium, germanium, platinum,
This is a technique in which iron, copper, typically nickel) is selectively held on the surface of an amorphous silicon film, and crystallization is performed using the portion as a seed for nucleus growth.

【0122】この技術によれば、結晶成長に特定の方向
性を持たせることができるので非常に結晶性の高い結晶
質珪素膜を形成することが可能である。
According to this technique, a specific directionality can be given to crystal growth, so that a crystalline silicon film having extremely high crystallinity can be formed.

【0123】なお、本実施例の構成は実施例1〜4のい
ずれの構成とも自由に組み合わせることが可能である。
The structure of this embodiment can be freely combined with any of the structures of the first to fourth embodiments.

【0124】〔実施例6〕本実施例では、実施例1にお
いて結晶質珪素膜の形成に他の手段を用いた場合につい
て説明する。
[Embodiment 6] In this embodiment, a case where another means is used for forming a crystalline silicon film in Embodiment 1 will be described.

【0125】本実施例では触媒元素としてニッケルを選
択し、非晶質珪素膜上にニッケルを含んだ層を形成し、
レーザー光を選択的に照射する処理を行って結晶化し
た。
In this embodiment, nickel is selected as a catalyst element, and a layer containing nickel is formed on the amorphous silicon film.
Crystallization was performed by performing a process of selectively irradiating laser light.

【0126】次いで、珪素膜の上にレジストマスクを形
成し、15族に属する元素(本実施例ではリン)の添加
工程を行う。添加するリンの濃度は5×1018〜1×1
20atoms/cm3(好ましくは1×1019〜5×1019ato
ms/cm3)が好ましい。但し、添加すべきリンの濃度は、
後のゲッタリング工程の温度、時間、さらにはリンドー
プ領域の面積によって変化するため、この濃度範囲に限
定されるものではない。こうしてリンが添加された領域
(以下、リンドープ領域という)が形成された。
Next, a resist mask is formed on the silicon film, and a step of adding an element belonging to Group 15 (phosphorus in this embodiment) is performed. The concentration of phosphorus to be added is 5 × 10 18 to 1 × 1
0 20 atoms / cm 3 (preferably 1 × 10 19 to 5 × 10 19 ato
ms / cm 3 ). However, the concentration of phosphorus to be added is
The concentration is not limited to this range because it varies depending on the temperature and time of the subsequent gettering step and the area of the phosphorus-doped region. Thus, a region to which phosphorus was added (hereinafter, referred to as a phosphorus-doped region) was formed.

【0127】レジストマスクは、後にドライバー回路の
TFTのソース領域またはドレイン領域となる領域の一
部(または全部)を露呈させるようにして配置する。ま
た、同様にレジストマスクは、後に画素部のTFTのソ
ース領域またはドレイン領域の一部(または全部)を露
呈させるようにして配置する。この時、保持容量の下部
電極となる領域にはレジストマスクを配置しないため、
リンが全面的に添加され、リンドープ領域となる。
The resist mask is arranged so as to expose a part (or all) of a region which will be a source region or a drain region of a TFT of a driver circuit later. Similarly, the resist mask is arranged so that part (or all) of the source region or the drain region of the TFT in the pixel portion is exposed later. At this time, since a resist mask is not arranged in a region serving as a lower electrode of the storage capacitor,
Phosphorus is entirely added to form a phosphorus-doped region.

【0128】次に、レジストマスクを除去して、500
〜650℃の熱処理を2〜16時間加え、珪素膜の結晶
化に用いた触媒元素(本実施例ではニッケル)のゲッタ
リングを行う。ゲッタリング作用を奏するためには熱履
歴の最高温度から±50℃程度の温度が必要であるが、
結晶化のための熱処理が550〜600℃で行われるた
め、500〜650℃の熱処理で十分にゲッタリング作
用を奏することができる。
Next, the resist mask is removed and 500
A heat treatment at 〜650 ° C. is applied for 2 to 16 hours to getter the catalytic element (nickel in this embodiment) used for crystallization of the silicon film. To achieve the gettering action, a temperature of about ± 50 ° C from the maximum temperature of the heat history is required,
Since the heat treatment for crystallization is performed at 550 to 600 ° C., the gettering effect can be sufficiently obtained by the heat treatment at 500 to 650 ° C.

【0129】そして、触媒元素が低減された結晶質珪素
(ポリシリコン)膜をパターニングして、ドライバー回
路のTFTの結晶質半導体層、画素部のTFTの非晶質
半導体層を形成した。以降の工程は実施例1に従えばよ
い。
Then, the crystalline silicon (polysilicon) film in which the catalytic element was reduced was patterned to form a crystalline semiconductor layer of the TFT of the driver circuit and an amorphous semiconductor layer of the TFT of the pixel portion. Subsequent steps may follow the first embodiment.

【0130】なお、本実施例の構成は実施例1〜5のい
ずれの構成とも自由に組み合わせることが可能である。
The structure of this embodiment can be freely combined with any of the structures of the first to fifth embodiments.

【0131】〔実施例7〕本実施例では、実施例1とは
異なる順序で13族または15族に属する元素を添加し
てソース領域およびドレイン領域を形成する例を説明す
る。本発明において、ドーピング順序は適宜変更可能で
ある。実施例1のドーピング順序では、第1に低濃度の
リンを添加し、第2にボロンを添加し、第3に高濃度の
リンを添加する例であったが、本実施例では図3(B)
の状態を得た後、第1に高濃度のリンを添加する例を示
す。
[Embodiment 7] In this embodiment, an example of forming a source region and a drain region by adding an element belonging to Group 13 or 15 in a different order from that of Embodiment 1 will be described. In the present invention, the doping order can be appropriately changed. In the doping sequence of the first embodiment, first, low-concentration phosphorus is added, second, boron is added, and third, high-concentration phosphorus is added. In this embodiment, FIG. B)
First, an example in which a high concentration of phosphorus is added after obtaining the state shown in FIG.

【0132】まず、実施例1の工程に従って図3(B)
の状態を得る。
First, in accordance with the steps of Embodiment 1, FIG.
Get the state of.

【0133】次いで、NTFTの配線を形成するための
レジストマスクを形成する。このレジストマスクはPT
FTを覆う。このレジストマスクをマスクとしてエッチ
ングを行いNTFTのゲート配線、画素部のTFTのゲ
ート配線、保持容量の上部配線を形成する。
Next, a resist mask for forming NTFT wiring is formed. This resist mask is PT
Cover FT. Etching is performed using this resist mask as a mask to form a gate wiring of NTFT, a gate wiring of TFT in a pixel portion, and an upper wiring of a storage capacitor.

【0134】次いで、レジストマスクを除去し、新たに
レジストマスクを形成した後、NTFTのソース領域、
ドレイン領域にn型を付与する不純物元素を添加して不
純物領域を形成する。この時、添加されるリンの濃度は
5×1019〜1×1021atoms/cm3である。
Next, after removing the resist mask and forming a new resist mask, the source region of NTFT,
An impurity region is formed by adding an impurity element imparting n-type to the drain region. At this time, the concentration of added phosphorus is 5 × 10 19 to 1 × 10 21 atoms / cm 3 .

【0135】次に、PTFT以外の領域を覆うレジスト
マスクを形成する。そして、ボロンの添加工程を行う。
この時、添加されるボロンの濃度は1×1020〜3×1
21atoms/cm3である。こうして、PTFTのソース領
域、ドレイン領域およびチャネル形成領域が画定する。
Next, a resist mask covering a region other than the PTFT is formed. Then, a boron addition step is performed.
At this time, the concentration of boron to be added is 1 × 10 20 to 3 × 1.
0 21 atoms / cm 3 . Thus, the source region, the drain region, and the channel formation region of the PTFT are defined.

【0136】以下の工程は実施例1の作製工程に従えば
良い。本実施例の構成は実施例1〜6のいずれの実施例
とも自由に組み合わせることが可能である。
The following steps may follow the manufacturing steps of the first embodiment. The configuration of this embodiment can be freely combined with any one of Embodiments 1 to 6.

【0137】〔実施例8〕本願発明は従来のMOSFE
T上に層間絶縁膜を形成し、その上にTFTを形成する
際に用いることも可能である。即ち、半導体回路上に反
射型AM−LCDが形成された三次元構造の半導体装置
を実現することも可能である。
[Embodiment 8] The present invention relates to a conventional MOSFE.
It is also possible to form an interlayer insulating film on T and use it when forming a TFT thereon. That is, it is also possible to realize a semiconductor device having a three-dimensional structure in which a reflective AM-LCD is formed on a semiconductor circuit.

【0138】また、前記半導体回路はSIMOX、Sm
art−Cut(SOITEC社の登録商標)、ELTRAN
(キャノン株式会社の登録商標)などのSOI基板上に
形成されたものであっても良い。
The semiconductor circuit is SIMOX, Sm
art-Cut (registered trademark of SOITEC), ELTRAN
(A registered trademark of Canon Inc.) may be formed on an SOI substrate.

【0139】なお、本実施例を実施するにあたって、実
施例1〜7のいずれの構成を組み合わせても構わない。
In implementing this embodiment, any of the configurations of Embodiments 1 to 7 may be combined.

【0140】〔実施例9〕本実施例では、実施例1に示
した作製工程で基板上にTFTを形成し、実際にAM−
LCDを作製した場合について説明する。
[Embodiment 9] In this embodiment, a TFT is formed on a substrate by the manufacturing process shown in Embodiment 1,
A case where an LCD is manufactured will be described.

【0141】図4(C)の状態が得られたら、画素電極
238上に配向膜を80nmの厚さに形成する。次に、
対向基板としてガラス基板上にカラーフィルタ、透明電
極(対向電極)、配向膜を形成したものを準備し、それ
ぞれの配向膜に対してラビング処理を行い、シール材
(封止材)を用いてTFTが形成された基板と対向基板
とを貼り合わせる。そして、その間に液晶を保持させ
る。このセル組み工程は公知の手段を用いれば良いので
詳細な説明は省略する。
When the state shown in FIG. 4C is obtained, an alignment film is formed on the pixel electrode 238 to a thickness of 80 nm. next,
A color filter, a transparent electrode (counter electrode), and an alignment film are formed on a glass substrate as a counter substrate, and a rubbing process is performed on each alignment film. The substrate on which is formed is bonded to the counter substrate. Then, the liquid crystal is held in the meantime. Since a well-known means may be used for this cell assembling step, a detailed description is omitted.

【0142】なお、セルギャップを維持するためのスペ
ーサは必要に応じて設ければ良い。従って、対角1イン
チ以下のAM−LCDのようにスペーサがなくてもセル
ギャップを維持できる場合は特に設けなくても良い。
A spacer for maintaining the cell gap may be provided as needed. Therefore, when the cell gap can be maintained without the spacer as in the case of an AM-LCD having a diagonal of 1 inch or less, it is not necessary to particularly provide the cell gap.

【0143】次に、以上のようにして作製したAM−L
CDの外観を図11に示す。図11に示すようにアクテ
ィブマトリクス基板と対向基板とが対向し、これらの基
板間に液晶が挟まれている。アクティブマトリクス基板
は基板1000上に形成された画素部1001、走査線
ドライバー回路1002、信号線ドライバー回路100
3を有する。
Next, the AM-L manufactured as described above was used.
FIG. 11 shows the appearance of the CD. As shown in FIG. 11, an active matrix substrate and a counter substrate face each other, and a liquid crystal is sandwiched between these substrates. The active matrix substrate includes a pixel portion 1001, a scanning line driver circuit 1002, and a signal line driver circuit 100 formed over a substrate 1000.
3

【0144】走査線ドライバー回路1002、信号線ド
ライバー回路1003はそれぞれ走査線1030、信号
線1040によって画素部1001に接続されている。
これらドライバー回路1002、1003はCMOS回
路で主に構成されている。
The scanning line driver circuit 1002 and the signal line driver circuit 1003 are connected to the pixel portion 1001 by a scanning line 1030 and a signal line 1040, respectively.
These driver circuits 1002 and 1003 are mainly constituted by CMOS circuits.

【0145】画素部1001の行ごとに走査線が形成さ
れ、列ごとに信号線1040が形成されている。走査線
1030、信号線1040の交差部近傍には、画素部の
TFT1010が形成されている。画素部のTFT10
10のゲート電極は走査線1030に接続され、ソース
は信号線1040に接続されている。さらに、ドレイン
には画素電極1060、保持容量1070が接続されて
いる。
A scanning line is formed for each row of the pixel portion 1001, and a signal line 1040 is formed for each column. In the vicinity of the intersection of the scanning line 1030 and the signal line 1040, a TFT 1010 in a pixel portion is formed. TFT10 of pixel part
The ten gate electrodes are connected to the scanning lines 1030, and the sources are connected to the signal lines 1040. Further, a pixel electrode 1060 and a storage capacitor 1070 are connected to the drain.

【0146】対向基板1080は基板全面にITO膜等
の透明導電膜が形成されている。透明導電膜は画素部1
001の画素電極1060に対する対向電極であり、画
素電極、対向電極間に形成された電界によって液晶材料
が駆動される。対向基板1080には必要に応じて配向
膜や、ブラックマスクや、カラーフィルターが形成され
ている。
In the counter substrate 1080, a transparent conductive film such as an ITO film is formed on the entire surface of the substrate. The transparent conductive film is the pixel portion 1
The liquid crystal material is driven by an electric field formed between the pixel electrode 1060 and the pixel electrode 1060. An alignment film, a black mask, and a color filter are formed on the counter substrate 1080 as necessary.

【0147】アクティブマトリクス基板側の基板にはF
PC1031を取り付ける面を利用してICチップ10
32、1033が取り付けられている。これらのICチ
ップ1032、1033はビデオ信号の処理回路、タイ
ミングパルス発生回路、γ補正回路、メモリ回路、演算
回路などの回路をシリコン基板上に形成して構成され
る。
The substrate on the active matrix substrate side has F
IC chip 10 using the surface on which PC 1031 is mounted
32, 1033 are attached. These IC chips 1032 and 1033 are configured by forming circuits such as a video signal processing circuit, a timing pulse generating circuit, a gamma correction circuit, a memory circuit, and an arithmetic circuit on a silicon substrate.

【0148】さらに、本実施例では液晶表示装置を例に
挙げて説明しているが、アクティブマトリクス型の表示
装置であればEL(エレクトロルミネッセンス)表示装
置やEC(エレクトロクロミックス)表示装置に本願発
明を適用することも可能である。
Further, in this embodiment, a liquid crystal display device is described as an example, but the present invention is applied to an EL (electroluminescence) display device or an EC (electrochromics) display device as long as it is an active matrix type display device. It is also possible to apply the invention.

【0149】なお、本実施例は実施例1〜8のいずれの
実施例とも自由に組み合わせることが可能である。
This embodiment can be freely combined with any one of Embodiments 1 to 8.

【0150】〔実施例10〕本実施例では、本願発明を
用いてアクティブマトリクス型EL表示装置を作製した
例を図12及び図13に示す。
[Embodiment 10] In this embodiment, an example in which an active matrix EL display device is manufactured by using the present invention is shown in FIGS.

【0151】図12はアクティブマトリクス型EL表示
装置の回路図を簡略を示したものである。11は画素部
を表しており、その周辺にはX方向ドライバー回路1
2、Y方向ドライバー回路13が設けられている。ま
た、画素部11の各画素は、スイッチ用TFT14、コ
ンデンサ15、電流制御用TFT16、有機EL素子1
7を有し、スイッチ用TFT14にX方向信号線18a
(または18b)、Y方向信号線20a(または20b、
20c)が接続される。また、電流制御用TFT16に
は、電源線19a、19bが接続される。
FIG. 12 is a simplified circuit diagram of an active matrix type EL display device. Reference numeral 11 denotes a pixel portion, around which an X-direction driver circuit 1 is provided.
2. A Y-direction driver circuit 13 is provided. Each pixel of the pixel section 11 includes a switching TFT 14, a capacitor 15, a current controlling TFT 16, and an organic EL element 1.
7 and the switching TFT 14 is connected to the X-direction signal line 18a.
(Or 18b), the Y-direction signal line 20a (or 20b,
20c) is connected. Power supply lines 19a and 19b are connected to the current control TFT 16.

【0152】本実施例ではX方向ドライバー回路12、
Y方向ドライバー回路13に用いられるTFTの半導体
層はポリシリコンで形成し、画素部11に用いられるT
FTの半導体層はアモルファスシリコンで形成する。
In this embodiment, the X-direction driver circuit 12,
The semiconductor layer of the TFT used for the Y-direction driver circuit 13 is formed of polysilicon, and the TFT used for the pixel portion 11 is
The FT semiconductor layer is formed of amorphous silicon.

【0153】また、X方向ドライバー回路12、Y方向
ドライバー回路13に用いられるTFTの構造がGOL
D構造であり、スイッチ用TFT14や電流制御用TF
T16のTFT構造がLDD構造となっている。
The structure of the TFT used in the X-direction driver circuit 12 and the Y-direction driver circuit 13 is GOL.
D structure, switching TFT 14 and current control TF
The TFT structure of T16 is an LDD structure.

【0154】また、図13(A)は本願発明を用いたE
L表示装置の上面図である。図13(A)において、4
010は基板、4011は画素部、4012はソース側
駆動回路、4013はゲート側駆動回路であり、それぞ
れの駆動回路は配線4014〜4016を経てFPC4
017に至り、外部機器へと接続される。
FIG. 13 (A) shows an example of E using the present invention.
It is a top view of an L display device. In FIG. 13A, 4
010, a substrate; 4011, a pixel portion; 4012, a source side driver circuit; 4013, a gate side driver circuit;
At 017, it is connected to an external device.

【0155】このとき、少なくとも画素部、好ましくは
駆動回路及び画素部を囲むようにしてカバー材600
0、シーリング材(ハウジング材ともいう)7000、
密封材(第2のシーリング材)7001が設けられてい
る。
At this time, the cover member 600 is formed so as to surround at least the pixel portion, preferably, the driving circuit and the pixel portion.
0, sealing material (also referred to as housing material) 7000,
A sealing material (a second sealing material) 7001 is provided.

【0156】また、図13(B)は本実施例のEL表示
装置の断面構造であり、基板4010、下地膜4021
の上に駆動回路用TFT(但し、ここではnチャネル型
TFTとpチャネル型TFTを組み合わせたCMOS回
路を図示している。)4022及び画素部用TFT40
23(但し、ここではEL素子への電流を制御するTF
Tだけ図示している。)が形成されている。ここでは実
施例4に示した作製方法によるボトムゲート型TFTを
用いた例を示したが、特に限定されず、これらのTFT
は公知の構造(トップゲート構造またはボトムゲート構
造)を用いれば良い。
FIG. 13B shows a cross-sectional structure of the EL display device of this embodiment.
A driving circuit TFT 4022 (here, a CMOS circuit combining an n-channel TFT and a p-channel TFT is illustrated) 4022 and a pixel portion TFT 40
23 (however, here, TF for controlling the current to the EL element)
Only T is shown. ) Is formed. Here, an example using a bottom gate type TFT by the manufacturing method shown in Embodiment 4 is shown, but there is no particular limitation.
A known structure (a top gate structure or a bottom gate structure) may be used.

【0157】本願発明を用いて結晶質半導体膜からなる
活性層を有する駆動回路用TFT4022と、非晶質率
半導体膜からなる活性層を有する画素部用TFT402
3が完成したら、樹脂材料でなる層間絶縁膜(平坦化
膜)4026の上に画素部用TFT4023のドレイン
と電気的に接続する透明導電膜でなる画素電極4027
を形成する。透明導電膜としては、酸化インジウムと酸
化スズとの化合物(ITOと呼ばれる)または酸化イン
ジウムと酸化亜鉛との化合物を用いることができる。そ
して、陽極となる画素電極4027を形成したら、絶縁
膜4028を形成し、画素電極4027上に開口部を形
成する。
Using the present invention, a TFT 4022 for a drive circuit having an active layer made of a crystalline semiconductor film and a TFT 402 for a pixel portion having an active layer made of an amorphous semiconductor film
3 is completed, a pixel electrode 4027 made of a transparent conductive film electrically connected to the drain of the pixel portion TFT 4023 is formed on an interlayer insulating film (flattening film) 4026 made of a resin material.
To form As the transparent conductive film, a compound of indium oxide and tin oxide (called ITO) or a compound of indium oxide and zinc oxide can be used. After the pixel electrode 4027 serving as an anode is formed, an insulating film 4028 is formed, and an opening is formed over the pixel electrode 4027.

【0158】次に、EL層4029を形成する。EL層
4029は公知のEL材料(正孔注入層、正孔輸送層、
発光層、電子輸送層または電子注入層)を自由に組み合
わせて積層構造または単層構造とすれば良い。どのよう
な構造とするかは公知の技術を用いれば良い。また、E
L材料には低分子系材料と高分子系(ポリマー系)材料
がある。低分子系材料を用いる場合は蒸着法を用いる
が、高分子系材料を用いる場合には、スピンコート法、
印刷法またはインクジェット法等の簡易な方法を用いる
ことが可能である。
Next, an EL layer 4029 is formed. The EL layer 4029 is formed of a known EL material (a hole injection layer, a hole transport layer,
A light-emitting layer, an electron transport layer, or an electron injection layer) may be freely combined to form a stacked structure or a single-layer structure. A known technique may be used to determine the structure. Also, E
The L material includes a low molecular material and a high molecular (polymer) material. When a low molecular material is used, an evaporation method is used, but when a high molecular material is used, a spin coating method,
A simple method such as a printing method or an inkjet method can be used.

【0159】本実施例では、シャドーマスクを用いて蒸
着法によりEL層を形成する。シャドーマスクを用いて
画素毎に波長の異なる発光が可能な発光層(赤色発光
層、緑色発光層及び青色発光層)を形成することで、カ
ラー表示が可能となる。その他にも、色変換層(CC
M)とカラーフィルターを組み合わせた方式、白色発光
層とカラーフィルターを組み合わせた方式があるがいず
れの方法を用いても良い。勿論、単色発光のEL表示装
置とすることもできる。
In this embodiment, an EL layer is formed by an evaporation method using a shadow mask. By forming a light-emitting layer (a red light-emitting layer, a green light-emitting layer, and a blue light-emitting layer) capable of emitting light having different wavelengths for each pixel using a shadow mask, color display becomes possible. In addition, the color conversion layer (CC
M) and a color filter are combined, and a white light-emitting layer and a color filter are combined. Either method may be used. Needless to say, a monochromatic EL display device can be used.

【0160】EL層4029を形成したら、その上に陰
極4030を形成する。陰極4030とEL層4029
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でEL層4029と陰極40
30を連続成膜するか、EL層4029を不活性雰囲気
で形成し、大気解放しないで陰極4030を形成すると
いった工夫が必要である。本実施例ではマルチチャンバ
ー方式(クラスターツール方式)の成膜装置を用いるこ
とで上述のような成膜を可能とする。
After forming the EL layer 4029, the cathode 4030 is formed thereon. Cathode 4030 and EL layer 4029
It is desirable to remove as much as possible moisture and oxygen existing at the interface. Therefore, the EL layer 4029 and the cathode 40 in vacuum
It is necessary to devise a method of continuously forming the film 30 or forming the EL layer 4029 in an inert atmosphere and forming the cathode 4030 without opening to the atmosphere. In this embodiment, the above-described film formation is made possible by using a multi-chamber type (cluster tool type) film formation apparatus.

【0161】なお、本実施例では陰極4030として、
LiF(フッ化リチウム)膜とAl(アルミニウム)膜
の積層構造を用いる。具体的にはEL層4029上に蒸
着法で1nm厚のLiF(フッ化リチウム)膜を形成
し、その上に300nm厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるMgAg電極を用いて
も良い。そして陰極4030は4031で示される領域
において配線4016に接続される。配線4016は陰
極4030に所定の電圧を与えるための電源供給線であ
り、導電性ペースト材料4032を介してFPC401
7に接続される。
In this embodiment, the cathode 4030 is
A laminated structure of a LiF (lithium fluoride) film and an Al (aluminum) film is used. Specifically, a 1-nm-thick LiF (lithium fluoride) film is formed over the EL layer 4029 by a vapor deposition method, and a 300-nm-thick aluminum film is formed thereover. Of course, a MgAg electrode which is a known cathode material may be used. The cathode 4030 is connected to the wiring 4016 in a region indicated by 4031. A wiring 4016 is a power supply line for applying a predetermined voltage to the cathode 4030, and the FPC 401 via the conductive paste material 4032.
7 is connected.

【0162】4031に示された領域において陰極40
30と配線4016とを電気的に接続するために、層間
絶縁膜4026及び絶縁膜4028にコンタクトホール
を形成する必要がある。これらは層間絶縁膜4026の
エッチング時(画素電極用コンタクトホールの形成時)
や絶縁膜4028のエッチング時(EL層形成前の開口
部の形成時)に形成しておけば良い。また、絶縁膜40
28をエッチングする際に、層間絶縁膜4026まで一
括でエッチングしても良い。この場合、層間絶縁膜40
26と絶縁膜4028が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。
In the region indicated by 4031, the cathode 40
In order to electrically connect the wiring 30 and the wiring 3016, it is necessary to form contact holes in the interlayer insulating film 4026 and the insulating film 4028. These are at the time of etching the interlayer insulating film 4026 (at the time of forming the contact hole for the pixel electrode).
Or when the insulating film 4028 is etched (when an opening is formed before the EL layer is formed). Also, the insulating film 40
When etching 28, etching may be performed all at once up to the interlayer insulating film 4026. In this case, the interlayer insulating film 40
If the same resin material is used for the insulating film 26 and the insulating film 4028, the shape of the contact hole can be made good.

【0163】このようにして形成されたEL素子の表面
を覆って、パッシベーション膜6003、充填材600
4、カバー材6000が形成される。
The passivation film 6003 and the filler 600 cover the surface of the EL element thus formed.
4. The cover material 6000 is formed.

【0164】さらに、EL素子部を囲むようにして、カ
バー材6000と基板4010の内側にシーリング材が
設けられ、さらにシーリング材7000の外側には密封
材(第2のシーリング材)7001が形成される。
Further, a sealing material is provided inside the cover material 6000 and the substrate 4010 so as to surround the EL element portion, and a sealing material (second sealing material) 7001 is formed outside the sealing material 7000.

【0165】このとき、この充填材6004は、カバー
材6000を接着するための接着剤としても機能する。
充填材6004としては、PVC(ポリビニルクロライ
ド)、エポキシ樹脂、シリコーン樹脂、PVB(ポリビ
ニルブチラル)またはEVA(エチレンビニルアセテー
ト)を用いることができる。この充填材6004の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。
At this time, the filler 6004 also functions as an adhesive for bonding the cover material 6000.
As the filler 6004, PVC (polyvinyl chloride), epoxy resin, silicone resin, PVB (polyvinyl butyral), or EVA (ethylene vinyl acetate) can be used. It is preferable to provide a desiccant inside the filler 6004 because a moisture absorbing effect can be maintained.

【0166】また、充填材6004の中にスペーサーを
含有させてもよい。このとき、スペーサーをBaOなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。
[0166] A spacer may be contained in the filler 6004. At this time, the spacer may be a granular substance made of BaO or the like, and the spacer itself may have hygroscopicity.

【0167】スペーサーを設けた場合、パッシベーショ
ン膜6003はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。
When a spacer is provided, the passivation film 6003 can reduce the spacer pressure.
Further, a resin film or the like for relaxing the spacer pressure may be provided separately from the passivation film.

【0168】また、カバー材6000としては、ガラス
板、アルミニウム板、ステンレス板、FRP(Fibe
rglass−Reinforced Plastic
s)板、PVF(ポリビニルフルオライド)フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材600
4としてPVBやEVAを用いる場合、数十μmのアル
ミニウムホイルをPVFフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。
As the cover member 6000, a glass plate, an aluminum plate, a stainless steel plate, FRP (Five)
rglass-Reinforced Plastic
s) plate, PVF (polyvinyl fluoride) film,
Mylar film, polyester film or acrylic film can be used. The filling material 600
When PVB or EVA is used as 4, it is preferable to use a sheet having a structure in which aluminum foil of several tens of μm is sandwiched between PVF films or Mylar films.

【0169】但し、EL素子からの発光方向(光の放射
方向)によっては、カバー材6000が透光性を有する
必要がある。
However, depending on the direction of light emission (the direction of light emission) from the EL element, the cover material 6000 needs to have translucency.

【0170】また、配線4016はシーリング材700
0および密封材7001と基板4010との隙間を通っ
てFPC4017に電気的に接続される。なお、ここで
は配線4016について説明したが、他の配線401
4、4015も同様にしてシーリング材7000および
密封材7001の下を通ってFPC4017に電気的に
接続される。
The wiring 4016 is made of a sealing material 700.
0 and through the gap between the sealing material 7001 and the substrate 4010, and is electrically connected to the FPC 4017. Although the wiring 4016 has been described here, the other wiring 401
4, 4015 are similarly electrically connected to the FPC 4017 under the sealant 7000 and the sealant 7001.

【0171】また、本実施例においては、画素電極を陽
極としたため、電流制御用TFTはPTFTを用いるこ
とが好ましい。作製プロセスは実施例4を参照すればよ
い。本実施例の場合、発光層で発生した光は、TFTが
形成された基板の方に向かって放射される。また、本願
発明のNTFTを用いて形成しても構わない。電流制御
用TFTとしてNTFTを用いる場合は、反射性の高い
導電膜でなる画素電極(EL素子の陰極)を画素部用T
FT4023のドレインと接続させ、EL層、透光性を
有する導電膜でなる陽極を順次作製すればよい。この場
合、発光層で発生した光は、TFTが形成されていない
基板の方に向かって放射される。
In this embodiment, since the pixel electrode is used as an anode, it is preferable to use a PTFT as the current controlling TFT. Embodiment 4 may be referred to for the manufacturing process. In the case of this embodiment, light generated in the light emitting layer is emitted toward the substrate on which the TFT is formed. Further, it may be formed using the NTFT of the present invention. When an NTFT is used as the current controlling TFT, a pixel electrode (cathode of an EL element) made of a highly reflective conductive film is used as a TFT for a pixel portion.
An EL layer and an anode made of a light-transmitting conductive film may be sequentially formed by being connected to the drain of the FT 4023. In this case, light generated in the light emitting layer is radiated toward the substrate on which the TFT is not formed.

【0172】なお、本実施例は実施例1〜8のいずれの
実施例とも自由に組み合わせることが可能である。
This embodiment can be freely combined with any of Embodiments 1 to 8.

【0173】〔実施例11〕本願発明を実施して形成さ
れたCMOS回路や画素部は様々な電気光学装置(アク
ティブマトリクス型液晶表示装置、アクティブマトリク
ス型EL表示装置、アクティブマトリクス型EC表示装
置)に用いることができる。即ち、それら電気光学装置
を表示部として組み込んだ電子機器全てに本願発明を実
施できる。
[Embodiment 11] Various electro-optical devices (active matrix liquid crystal display device, active matrix EL display device, active matrix EC display device) may be used for a CMOS circuit and a pixel portion formed by implementing the present invention. Can be used. That is, the invention of the present application can be implemented in all electronic devices in which these electro-optical devices are incorporated as display units.

【0174】その様な電子機器としては、ビデオカメ
ラ、デジタルカメラ、プロジェクター(リア型またはフ
ロント型)、ヘッドマウントディスプレイ(ゴーグル型
ディスプレイ)、カーナビゲーション、パーソナルコン
ピュータ、携帯情報端末(モバイルコンピュータ、携帯
電話または電子書籍等)などが挙げられる。それらの一
例を図14及び図15に示す。
Examples of such electronic devices include a video camera, a digital camera, a projector (rear or front type), a head mounted display (goggle type display), a car navigation system, a personal computer, and a portable information terminal (mobile computer, mobile phone). Or an electronic book). Examples of these are shown in FIGS.

【0175】図14(A)はパーソナルコンピュータで
あり、本体2001、画像入力部2002、表示部20
03、キーボード2004等を含む。本発明を画像入力
部2002、表示部2003やその他の信号駆動回路に
適用することができる。
FIG. 14A shows a personal computer comprising a main body 2001, an image input section 2002, and a display section 20.
03, a keyboard 2004 and the like. The present invention can be applied to the image input unit 2002, the display unit 2003, and other signal driving circuits.

【0176】図14(B)はビデオカメラであり、本体
2101、表示部2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6等を含む。本発明を表示部2102やその他の信号駆
動回路に適用することができる。
FIG. 14B shows a video camera, which includes a main body 2101, a display portion 2102, an audio input portion 2103, operation switches 2104, a battery 2105, and an image receiving portion 210.
6 and so on. The present invention can be applied to the display portion 2102 and other signal driver circuits.

【0177】図14(C)はモバイルコンピュータ(モ
ービルコンピュータ)であり、本体2201、カメラ部
2202、受像部2203、操作スイッチ2204、表
示部2205等を含む。本発明は表示部2205やその
他の信号駆動回路に適用できる。
FIG. 14C shows a mobile computer (mobile computer), which includes a main body 2201, a camera section 2202, an image receiving section 2203, operation switches 2204, a display section 2205, and the like. The present invention can be applied to the display portion 2205 and other signal driving circuits.

【0178】図14(D)は頭部取り付け型のディスプ
レイの一部(右片側)であり、本体2301、信号ケー
ブル2302、頭部固定バンド2303、表示部230
4、光学系2305、表示装置2306等を含む。本願
発明は表示装置2306に用いることができる。
FIG. 14D shows a part (right side) of a head-mounted display, which includes a main body 2301, a signal cable 2302, a head fixing band 2303, and a display section 230.
4, including an optical system 2305, a display device 2306, and the like. The present invention can be used for the display device 2306.

【0179】図14(E)はプログラムを記録した記録
媒体(以下、記録媒体と呼ぶ)を用いるプレーヤーであ
り、本体2401、表示部2402、スピーカ部240
3、記録媒体2404、操作スイッチ2405等を含
む。なお、このプレーヤーは記録媒体としてDVD(D
igtial Versatile Disc)、CD
等を用い、音楽鑑賞や映画鑑賞やゲームやインターネッ
トを行うことができる。本発明は表示部2402やその
他の信号駆動回路に適用することができる。
FIG. 14E shows a player using a recording medium (hereinafter, referred to as a recording medium) on which a program is recorded, and includes a main body 2401, a display section 2402, and a speaker section 240.
3, a recording medium 2404, an operation switch 2405, and the like. This player uses a DVD (D
digital Versatile Disc), CD
And the like, it is possible to perform music appreciation, movie appreciation, games, and the Internet. The present invention can be applied to the display portion 2402 and other signal driver circuits.

【0180】図14(F)はデジタルカメラであり、本
体2501、表示部2502、接眼部2503、操作ス
イッチ2504、受像部(図示しない)等を含む。本願
発明を表示部2502やその他の信号駆動回路に適用す
ることができる。
FIG. 14F shows a digital camera, which includes a main body 2501, a display section 2502, an eyepiece section 2503, operation switches 2504, an image receiving section (not shown), and the like. The present invention can be applied to the display portion 2502 and other signal driver circuits.

【0181】図15(A)は携帯電話であり、本体29
01、音声出力部2902、音声入力部2903、表示
部2904、操作スイッチ2905、アンテナ2906
等を含む。本願発明を音声出力部2902、音声入力部
2903、表示部2904やその他の信号駆動回路に適
用することができる。
FIG. 15A shows a mobile phone,
01, audio output unit 2902, audio input unit 2903, display unit 2904, operation switch 2905, antenna 2906
And so on. The present invention can be applied to the audio output unit 2902, the audio input unit 2903, the display unit 2904, and other signal driving circuits.

【0182】図15(B)は携帯書籍(電子書籍)であ
り、本体3001、表示部3002、3003、記憶媒
体3004、操作スイッチ3005、アンテナ3006
等を含む。本発明は表示部3002、3003やその他
の信号回路に適用することができる。
FIG. 15B shows a portable book (electronic book), which includes a main body 3001, display portions 3002 and 3003, a storage medium 3004, operation switches 3005, and an antenna 3006.
And so on. The present invention can be applied to the display units 3002 and 3003 and other signal circuits.

【0183】図15(C)はディスプレイであり、本体
3101、支持台3102、表示部3103等を含む。
本発明は表示部3103に適用することができる。本発
明のディスプレイは特に大画面化した場合において有利
であり、対角10インチ以上(特に30インチ以上)の
ディスプレイには有利である。
FIG. 15C shows a display, which includes a main body 3101, a support 3102, a display portion 3103, and the like.
The present invention can be applied to the display portion 3103. The display of the present invention is particularly advantageous when the screen is enlarged, and is advantageous for a display having a diagonal of 10 inches or more (particularly 30 inches or more).

【0184】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、本実施例の電子機器は実施例1〜10のど
のような組み合わせからなる構成を用いても実現するこ
とができる。
As described above, the applicable range of the present invention is extremely wide, and the present invention can be applied to electronic devices in various fields. Further, the electronic apparatus according to the present embodiment can be realized by using any combination of the embodiments 1 to 10.

【0185】[0185]

【発明の効果】本願発明を用いることにより、AM−L
CDやEL表示装置に代表される電気光学装置の各回路
を機能に応じて適切な構造のTFTでもって形成し、高
い信頼性を有する電気光学装置を実現できる。
According to the present invention, the AM-L
By forming each circuit of an electro-optical device represented by a CD or an EL display device with a TFT having an appropriate structure according to a function, an electro-optical device having high reliability can be realized.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明のレーザー照射方法を示す図。FIG. 1 is a view showing a laser irradiation method of the present invention.

【図2】 AM−LCDの作製工程を示す図。FIG. 2 is a diagram showing a manufacturing process of an AM-LCD.

【図3】 AM−LCDの作製工程を示す図。FIG. 3 is a view showing a manufacturing process of an AM-LCD.

【図4】 AM−LCDの作製工程を示す図。FIG. 4 is a diagram showing a manufacturing process of an AM-LCD.

【図5】 画素部の上面図および回路配置を示す図。FIG. 5 is a top view of a pixel portion and a diagram showing a circuit arrangement.

【図6】 本発明のレーザー照射方法を示す図。FIG. 6 is a view showing a laser irradiation method of the present invention.

【図7】 AM−LCDの作製工程を示す図。FIG. 7 is a diagram showing a manufacturing process of an AM-LCD.

【図8】 AM−LCDの作製工程を示す図。FIG. 8 is a diagram showing a manufacturing process of an AM-LCD.

【図9】 AM−LCDの作製工程を示す図。FIG. 9 is a diagram showing a manufacturing process of an AM-LCD.

【図10】 CMOS回路の上面図を示す図。FIG. 10 is a top view of a CMOS circuit.

【図11】 AM−LCDの外観を示す図。FIG. 11 is a diagram showing an appearance of an AM-LCD.

【図12】 アクティブマトリクス型EL表示装置の回
路図。
FIG. 12 is a circuit diagram of an active matrix EL display device.

【図13】 アクティブマトリクス型EL表示装置の外
観図。
FIG. 13 is an external view of an active matrix EL display device.

【図14】 電子機器の一例を示す図。FIG. 14 illustrates an example of an electronic device.

【図15】 電子機器の一例を示す図。FIG. 15 illustrates an example of an electronic device.

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/203 G02F 1/136 500 21/336 H01L 29/78 627G ──────────────────────────────────────────────────続 き Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) H01L 21/203 G02F 1/136 500 21/336 H01L 29/78 627G

Claims (19)

【特許請求の範囲】[Claims] 【請求項1】同一基板上に形成されたドライバー回路と
画素部とを有する半導体装置において、前記ドライバー
回路に含まれる少なくとも一つのTFTのチャネル形成
領域は、結晶質半導体膜でなり、前記画素部に含まれる
TFTのチャネル形成領域は、非晶質半導体膜でなるこ
とを特徴とする半導体装置。
In a semiconductor device having a driver circuit and a pixel portion formed on the same substrate, a channel forming region of at least one TFT included in the driver circuit is made of a crystalline semiconductor film, A channel formation region of a TFT included in the semiconductor device is formed of an amorphous semiconductor film.
【請求項2】請求項1において、前記ドライバー回路に
含まれる少なくとも一つのTFTのチャネル形成領域は
レーザーもしくはそれと同様な強光による照射工程を経
て形成されたことを特徴とする半導体装置。
2. The semiconductor device according to claim 1, wherein a channel forming region of at least one TFT included in said driver circuit is formed through an irradiation step using a laser or a similar intense light.
【請求項3】請求項1または請求項2において、前記ド
ライバー回路に含まれる少なくとも一つのTFT及び前
記画素部に含まれるTFTのチャネル形成領域は、スパ
ッタ法により形成された半導体膜からなることを特徴と
する半導体装置。
3. The semiconductor device according to claim 1, wherein at least one TFT included in the driver circuit and a channel forming region of the TFT included in the pixel portion are formed of a semiconductor film formed by a sputtering method. Characteristic semiconductor device.
【請求項4】請求項1乃至3のいずれか一において、前
記ドライバー回路に含まれる少なくとも一つのTFT及
び前記画素部に含まれるTFTのゲート絶縁膜は、スパ
ッタ法により形成された絶縁膜からなることを特徴とす
る半導体装置。
4. The gate insulating film according to claim 1, wherein at least one of the TFTs included in the driver circuit and a gate insulating film of the TFT included in the pixel portion are formed by a sputtering method. A semiconductor device characterized by the above-mentioned.
【請求項5】請求項1乃至4のいずれか一において、前
記結晶質半導体膜はポリシリコンであり、前記非晶質半
導体膜はアモルファスシリコンであることを特徴とする
半導体装置。
5. The semiconductor device according to claim 1, wherein said crystalline semiconductor film is made of polysilicon, and said amorphous semiconductor film is made of amorphous silicon.
【請求項6】請求項1乃至5のいずれか一に記載された
半導体装置とは、EL表示装置であることを特徴とする
半導体装置。
6. A semiconductor device according to claim 1, wherein the semiconductor device is an EL display device.
【請求項7】請求項1乃至5のいずれか一に記載された
半導体装置とは、液晶表示装置であることを特徴とする
半導体装置。
7. A semiconductor device according to claim 1, wherein the semiconductor device is a liquid crystal display device.
【請求項8】請求項1乃7のいずれか一に記載された半
導体装置を表示部として搭載したことを特徴とする半導
体装置。
8. A semiconductor device comprising the semiconductor device according to claim 1 as a display unit.
【請求項9】請求項8に記載された半導体装置とは、ビ
デオカメラ、デジタルカメラ、プロジェクター、ゴーグ
ル型ディスプレイ、カーナビゲーション、パーソナルコ
ンピュータ、携帯情報端末であることを特徴とする半導
体装置。
9. The semiconductor device according to claim 8, wherein the semiconductor device is a video camera, a digital camera, a projector, a goggle type display, a car navigation, a personal computer, or a portable information terminal.
【請求項10】同一基板上にドライバー回路と画素部と
を有する半導体装置の作製方法であって、 絶縁表面上に非晶質半導体膜を形成する第1工程と、 前記非晶質半導体膜に対して選択的にレーザーもしくは
それと同様な強光を照射して前記非晶質半導体膜の一部
を結晶質半導体膜とする第2工程と、 前記結晶質半導体膜をパターニングしてドライバー回路
の半導体層を形成し、前記非晶質半導体膜をパターニン
グして画素部の半導体層を形成する第3工程と、 前記半導体層上に絶縁膜を形成する第4工程と、 前記絶縁膜上にゲート電極を形成する第5工程と、を有
することを特徴とする半導体装置の作製方法。
10. A method for manufacturing a semiconductor device having a driver circuit and a pixel portion on the same substrate, comprising: a first step of forming an amorphous semiconductor film on an insulating surface; A second step of selectively irradiating a laser or a similar intense light thereto to turn a part of the amorphous semiconductor film into a crystalline semiconductor film, and patterning the crystalline semiconductor film to form a semiconductor of a driver circuit. Forming a layer, patterning the amorphous semiconductor film to form a semiconductor layer in a pixel portion, forming an insulating film on the semiconductor layer, forming a gate electrode on the insulating film. Forming a semiconductor device.
【請求項11】請求項10において、前記第4工程はス
パッタ法により行われることを特徴とする半導体装置の
作製方法。
11. The method according to claim 10, wherein the fourth step is performed by a sputtering method.
【請求項12】同一基板上にドライバー回路と画素部と
を有する半導体装置の作製方法であって、絶縁表面上に
非晶質半導体膜を形成する第1工程と、前記非晶質半導
体膜上に絶縁膜を形成する第2工程と、 前記絶縁膜を介し、前記非晶質半導体膜に対して選択的
にレーザーもしくはそれと同様な強光を照射して前記非
晶質半導体膜の一部を結晶質半導体膜とする第3工程
と、 前記結晶質半導体膜をパターニングしてドライバー回路
の半導体層を形成し、前記非晶質半導体膜をパターニン
グして画素部の半導体層を形成する第4工程と、前記絶
縁膜上にゲート電極を形成する第5工程と、を有するこ
とを特徴とする半導体装置の作製方法。
12. A method for manufacturing a semiconductor device having a driver circuit and a pixel portion on the same substrate, comprising: a first step of forming an amorphous semiconductor film on an insulating surface; A second step of forming an insulating film on the amorphous semiconductor film through the insulating film, and selectively irradiating the amorphous semiconductor film with a laser or similar intense light to part of the amorphous semiconductor film. A third step of forming a crystalline semiconductor film; a fourth step of patterning the crystalline semiconductor film to form a semiconductor layer of a driver circuit; and patterning the amorphous semiconductor film to form a semiconductor layer of a pixel portion. And a fifth step of forming a gate electrode on the insulating film.
【請求項13】請求項12において、前記第2工程はス
パッタ法により行われることを特徴とする半導体装置の
作製方法。
13. The method for manufacturing a semiconductor device according to claim 12, wherein said second step is performed by a sputtering method.
【請求項14】請求項10乃至13のいずれか一におい
て、前記第1工程はスパッタ法により行われることを特
徴とする半導体装置の作製方法。
14. The method for manufacturing a semiconductor device according to claim 10, wherein the first step is performed by a sputtering method.
【請求項15】同一基板上にドライバー回路と画素部と
を有する半導体装置の作製方法であって、絶縁表面上に
ゲート電極を形成する第1工程と、前記ゲート電極上に
絶縁膜を形成する第2工程と、前記絶縁膜上に非晶質半
導体膜を形成する第3工程と、 前記非晶質半導体膜に対して選択的にレーザーもしくは
それと同様な強光を照射して前記非晶質半導体膜の一部
を結晶質半導体膜とする第4工程と、 前記結晶質半導体膜をパターニングしてドライバー回路
の半導体層を形成し、前記非晶質半導体膜をパターニン
グして画素部の半導体層を形成する第5工程と、を有す
ることを特徴とする半導体装置の作製方法。
15. A method for manufacturing a semiconductor device having a driver circuit and a pixel portion on the same substrate, comprising: a first step of forming a gate electrode on an insulating surface; and forming an insulating film on the gate electrode. A second step, a third step of forming an amorphous semiconductor film on the insulating film, and selectively irradiating the amorphous semiconductor film with a laser or similar intense light to form the amorphous semiconductor film. A fourth step of forming a part of the semiconductor film as a crystalline semiconductor film; patterning the crystalline semiconductor film to form a semiconductor layer of a driver circuit; and patterning the amorphous semiconductor film to form a semiconductor layer of a pixel portion. Forming a semiconductor device.
【請求項16】請求項10乃至15のいずれか一におい
て、前記第5工程の後、 ソース領域またはドレイン領域となる領域に対して15
族または13族に属する元素を選択的に添加する第6工
程と、半導体層に添加された前記13族及び15族に属
する元素を活性化させる処理を行う第7工程と、を有す
ることを特徴とする半導体装置の作製方法。
16. The semiconductor device according to claim 10, wherein, after the fifth step, a region to be a source region or a drain region is reduced by 15%.
A sixth step of selectively adding an element belonging to Group 13 or Group 13 and a seventh step of performing a treatment for activating the element belonging to Group 13 and Group 15 added to the semiconductor layer. Of manufacturing a semiconductor device.
【請求項17】請求項10乃至16のいずれか一におい
て、前記半導体装置は液晶表示装置であることを特徴と
する半導体装置の作製方法。
17. The method for manufacturing a semiconductor device according to claim 10, wherein the semiconductor device is a liquid crystal display device.
【請求項18】請求項16において、活性化させる処理
を行う第7工程の後に、前記活性層上方に層間絶縁膜を
形成する第8工程と、前記層間絶縁膜上に画素電極を形
成する第9工程と、前記画素電極の上にEL層を形成す
る第10工程と、前記EL層の上に陰極または陽極を形
成する第11工程とを有することを特徴とする半導体装
置の作製方法。
18. The method according to claim 16, wherein after the seventh step of performing the activation process, an eighth step of forming an interlayer insulating film above the active layer, and a step of forming a pixel electrode on the interlayer insulating film. A method for manufacturing a semiconductor device, comprising: nine steps; a tenth step of forming an EL layer on the pixel electrode; and an eleventh step of forming a cathode or an anode on the EL layer.
【請求項19】請求項10乃至16、18のいずれか一
において、前記半導体装置はEL表示装置であることを
特徴とする半導体装置の作製方法。
19. The method for manufacturing a semiconductor device according to claim 10, wherein the semiconductor device is an EL display device.
JP2000033838A 1999-02-12 2000-02-10 Method for manufacturing semiconductor device Expired - Fee Related JP4731655B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000033838A JP4731655B2 (en) 1999-02-12 2000-02-10 Method for manufacturing semiconductor device

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP1999034513 1999-02-12
JP3451399 1999-02-12
JP11-34513 1999-02-12
JP2000033838A JP4731655B2 (en) 1999-02-12 2000-02-10 Method for manufacturing semiconductor device

Publications (3)

Publication Number Publication Date
JP2000299470A true JP2000299470A (en) 2000-10-24
JP2000299470A5 JP2000299470A5 (en) 2007-03-08
JP4731655B2 JP4731655B2 (en) 2011-07-27

Family

ID=26373333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000033838A Expired - Fee Related JP4731655B2 (en) 1999-02-12 2000-02-10 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP4731655B2 (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050405A (en) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd Thin film transistor array, its manufacturing method and display panel using the same array
JP2003158086A (en) * 2001-09-10 2003-05-30 Semiconductor Energy Lab Co Ltd Laser processor
JP2005101264A (en) * 2003-09-25 2005-04-14 Casio Comput Co Ltd Cmos transistor and method for manufacturing the same
JP2005136253A (en) * 2003-10-31 2005-05-26 Sony Corp Thin film transistor and its manufacturing method, and display device and its manufacturing method
JPWO2003088331A1 (en) * 2002-04-15 2005-08-25 株式会社 液晶先端技術開発センター SEMICONDUCTOR DEVICE HAVING SEMICONDUCTOR THIN FILMS WITH DIFFERENT CRYSTALLINES, ITS SUBSTRATE, AND ITS MANUFACTURING METHOD
US7445974B2 (en) 2001-11-30 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Laser beam irradiating apparatus, laser beam irradiating method, and method of manufacturing a semiconductor device
US7893433B2 (en) 2001-02-12 2011-02-22 Asm America, Inc. Thin films and methods of making them
WO2011033718A1 (en) * 2009-09-17 2011-03-24 パナソニック株式会社 Method for forming a crystalline silicon film, and thin-film transistor and display device using said method
US7915099B2 (en) 2003-04-21 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing semiconductor device
US8334536B2 (en) 2007-03-16 2012-12-18 Samsung Display Co., Ltd. Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same
US8921205B2 (en) 2002-08-14 2014-12-30 Asm America, Inc. Deposition of amorphous silicon-containing films

Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208635A (en) * 1989-02-08 1990-08-20 Seiko Epson Corp Semiconductor device
JPH03248670A (en) * 1990-02-26 1991-11-06 Fuji Photo Film Co Ltd Picture reader
JPH0521340A (en) * 1991-07-10 1993-01-29 Ricoh Co Ltd Thin film semiconductor device, method and apparatus for manufacturing the same
JPH0697196A (en) * 1992-09-10 1994-04-08 Nippon Sheet Glass Co Ltd Semiconductor device and manufacture thereof
JPH0738110A (en) * 1993-07-21 1995-02-07 Toshiba Corp Manufacture of semiconductor device
JPH07193247A (en) * 1993-12-27 1995-07-28 Nec Corp Thin-film transistor and its manufacture
JPH08139335A (en) * 1994-11-14 1996-05-31 Casio Comput Co Ltd Method of manufacturing thin film transistor
JPH09121059A (en) * 1996-09-10 1997-05-06 Seiko Epson Corp Production of electro-optical indicator
JPH09321313A (en) * 1996-05-24 1997-12-12 Semiconductor Energy Lab Co Ltd Manufacture of semiconductor device
JPH10189998A (en) * 1996-12-20 1998-07-21 Sony Corp Thin-film semiconductor device for display and its manufacture
JPH10209465A (en) * 1997-01-20 1998-08-07 Semiconductor Energy Lab Co Ltd Semiconductor device and fabrication thereof
JPH10213775A (en) * 1997-01-29 1998-08-11 Dainippon Screen Mfg Co Ltd Light beam scanner
JPH10247735A (en) * 1997-03-03 1998-09-14 Semiconductor Energy Lab Co Ltd Manufacture of semiconductor device
JPH10301147A (en) * 1997-04-25 1998-11-13 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JPH10341024A (en) * 1998-03-09 1998-12-22 Semiconductor Energy Lab Co Ltd Thin film semiconductor device
JPH114000A (en) * 1997-06-10 1999-01-06 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JPH114001A (en) * 1997-06-11 1999-01-06 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture thereof
JPH1124105A (en) * 1997-07-01 1999-01-29 Semiconductor Energy Lab Co Ltd Active matrix type display device and its manufacture

Patent Citations (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208635A (en) * 1989-02-08 1990-08-20 Seiko Epson Corp Semiconductor device
JPH03248670A (en) * 1990-02-26 1991-11-06 Fuji Photo Film Co Ltd Picture reader
JPH0521340A (en) * 1991-07-10 1993-01-29 Ricoh Co Ltd Thin film semiconductor device, method and apparatus for manufacturing the same
JPH0697196A (en) * 1992-09-10 1994-04-08 Nippon Sheet Glass Co Ltd Semiconductor device and manufacture thereof
JPH0738110A (en) * 1993-07-21 1995-02-07 Toshiba Corp Manufacture of semiconductor device
JPH07193247A (en) * 1993-12-27 1995-07-28 Nec Corp Thin-film transistor and its manufacture
JPH08139335A (en) * 1994-11-14 1996-05-31 Casio Comput Co Ltd Method of manufacturing thin film transistor
JPH09321313A (en) * 1996-05-24 1997-12-12 Semiconductor Energy Lab Co Ltd Manufacture of semiconductor device
JPH09121059A (en) * 1996-09-10 1997-05-06 Seiko Epson Corp Production of electro-optical indicator
JPH10189998A (en) * 1996-12-20 1998-07-21 Sony Corp Thin-film semiconductor device for display and its manufacture
JPH10209465A (en) * 1997-01-20 1998-08-07 Semiconductor Energy Lab Co Ltd Semiconductor device and fabrication thereof
JPH10213775A (en) * 1997-01-29 1998-08-11 Dainippon Screen Mfg Co Ltd Light beam scanner
JPH10247735A (en) * 1997-03-03 1998-09-14 Semiconductor Energy Lab Co Ltd Manufacture of semiconductor device
JPH10301147A (en) * 1997-04-25 1998-11-13 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JPH114000A (en) * 1997-06-10 1999-01-06 Semiconductor Energy Lab Co Ltd Semiconductor device and its manufacture
JPH114001A (en) * 1997-06-11 1999-01-06 Semiconductor Energy Lab Co Ltd Semiconductor device and manufacture thereof
JPH1124105A (en) * 1997-07-01 1999-01-29 Semiconductor Energy Lab Co Ltd Active matrix type display device and its manufacture
JPH10341024A (en) * 1998-03-09 1998-12-22 Semiconductor Energy Lab Co Ltd Thin film semiconductor device

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003050405A (en) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd Thin film transistor array, its manufacturing method and display panel using the same array
US7893433B2 (en) 2001-02-12 2011-02-22 Asm America, Inc. Thin films and methods of making them
US8360001B2 (en) 2001-02-12 2013-01-29 Asm America, Inc. Process for deposition of semiconductor films
US8067297B2 (en) 2001-02-12 2011-11-29 Asm America, Inc. Process for deposition of semiconductor films
JP2003158086A (en) * 2001-09-10 2003-05-30 Semiconductor Energy Lab Co Ltd Laser processor
US7445974B2 (en) 2001-11-30 2008-11-04 Semiconductor Energy Laboratory Co., Ltd. Laser beam irradiating apparatus, laser beam irradiating method, and method of manufacturing a semiconductor device
JPWO2003088331A1 (en) * 2002-04-15 2005-08-25 株式会社 液晶先端技術開発センター SEMICONDUCTOR DEVICE HAVING SEMICONDUCTOR THIN FILMS WITH DIFFERENT CRYSTALLINES, ITS SUBSTRATE, AND ITS MANUFACTURING METHOD
JP4616557B2 (en) * 2002-04-15 2011-01-19 株式会社 日立ディスプレイズ Thin film semiconductor device substrate manufacturing method and liquid crystal display device manufacturing method using the same
US8921205B2 (en) 2002-08-14 2014-12-30 Asm America, Inc. Deposition of amorphous silicon-containing films
US7915099B2 (en) 2003-04-21 2011-03-29 Semiconductor Energy Laboratory Co., Ltd. Beam irradiation apparatus, beam irradiation method, and method for manufacturing semiconductor device
JP2005101264A (en) * 2003-09-25 2005-04-14 Casio Comput Co Ltd Cmos transistor and method for manufacturing the same
JP4573091B2 (en) * 2003-10-31 2010-11-04 ソニー株式会社 THIN FILM TRANSISTOR AND ITS MANUFACTURING METHOD, DISPLAY DEVICE AND ITS MANUFACTURING METHOD
JP2005136253A (en) * 2003-10-31 2005-05-26 Sony Corp Thin film transistor and its manufacturing method, and display device and its manufacturing method
US8334536B2 (en) 2007-03-16 2012-12-18 Samsung Display Co., Ltd. Thin film transistor, organic light emitting diode display device having the same, flat panel display device, and semiconductor device, and methods of fabricating the same
WO2011033718A1 (en) * 2009-09-17 2011-03-24 パナソニック株式会社 Method for forming a crystalline silicon film, and thin-film transistor and display device using said method
US8785302B2 (en) 2009-09-17 2014-07-22 Panasonic Corporation Crystal silicon film forming method, thin-film transistor and display device using the crystal silicon film

Also Published As

Publication number Publication date
JP4731655B2 (en) 2011-07-27

Similar Documents

Publication Publication Date Title
US9097953B2 (en) Semiconductor device, and method of forming the same
JP6345837B2 (en) EL display device
JP5298110B2 (en) Manufacturing method of semiconductor device and semiconductor device
KR100654927B1 (en) semiconductor device and manufacturing method thereof
US20040124419A1 (en) Semiconductor device and its manufacturing method
US6808968B2 (en) Method of manufacturing a semiconductor device
JP4731655B2 (en) Method for manufacturing semiconductor device
JP2000315798A (en) Semiconductor device and its manufacture
JP4656685B2 (en) Semiconductor device
JP4712156B2 (en) Method for manufacturing semiconductor device
JP4641586B2 (en) Method for manufacturing semiconductor device
JP4597295B2 (en) Semiconductor device and manufacturing method thereof
JP4700159B2 (en) Method for manufacturing semiconductor device
JP2000228526A (en) Semiconductor device and manufacture thereof
JP2001345454A (en) Semiconductor device and its manufacturing method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070116

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101102

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110113

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110412

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110420

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees