JP2000299285A - 半導体回路の作製方法、液晶表示装置の作製方法および液晶表示装置 - Google Patents
半導体回路の作製方法、液晶表示装置の作製方法および液晶表示装置Info
- Publication number
- JP2000299285A JP2000299285A JP2000069375A JP2000069375A JP2000299285A JP 2000299285 A JP2000299285 A JP 2000299285A JP 2000069375 A JP2000069375 A JP 2000069375A JP 2000069375 A JP2000069375 A JP 2000069375A JP 2000299285 A JP2000299285 A JP 2000299285A
- Authority
- JP
- Japan
- Prior art keywords
- amorphous silicon
- silicon film
- laser
- film
- crystallization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Lasers (AREA)
Abstract
(57)【要約】
【課題】 良好な特性を有する半導体回路の作製方法を
提供する。 【解決手段】 本願発明で開示する半導体回路の作製方
法は、シリコン基板上にアモルファスシリコン膜を形成
し、前記アモルファスシリコン膜の結晶化を助長する触
媒元素を前記アモルファスシリコン膜に導入し、前記ア
モルファスシリコン膜にレーザーを照射することを特徴
とする。
提供する。 【解決手段】 本願発明で開示する半導体回路の作製方
法は、シリコン基板上にアモルファスシリコン膜を形成
し、前記アモルファスシリコン膜の結晶化を助長する触
媒元素を前記アモルファスシリコン膜に導入し、前記ア
モルファスシリコン膜にレーザーを照射することを特徴
とする。
Description
【０００１】
【発明の属する技術分野】本発明は、薄膜トランジスタ
（ＴＦＴ）を複数個有する半導体回路およびその作製方
法に関するものである。本発明によって作製される薄膜
トランジスタは、ガラス等の絶縁基板上、単結晶シリコ
ン等の半導体基板上、いずれにも形成される。特に本発
明は、モノリシック型アクティブマトリクス回路（液晶
ディスプレー等に使用される）のように、低速動作のマ
トリクス回路と、それを駆動する高速動作の周辺回路を
有する半導体回路に関する。
（ＴＦＴ）を複数個有する半導体回路およびその作製方
法に関するものである。本発明によって作製される薄膜
トランジスタは、ガラス等の絶縁基板上、単結晶シリコ
ン等の半導体基板上、いずれにも形成される。特に本発
明は、モノリシック型アクティブマトリクス回路（液晶
ディスプレー等に使用される）のように、低速動作のマ
トリクス回路と、それを駆動する高速動作の周辺回路を
有する半導体回路に関する。
【０００２】
【従来の技術】最近、絶縁基板上に、薄膜状の活性層
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、透明な絶縁基板上に形
成され、マトリクス構造を有する液晶等の表示装置にお
いて、各画素の制御用に利用することや駆動回路に利用
することが目的であり、利用する半導体の材料・結晶状
態によって、アモルファスシリコンＴＦＴや結晶性シリ
コンＴＦＴというように区別されている。
（活性領域ともいう）を有する絶縁ゲイト型の半導体装
置の研究がなされている。特に、薄膜状の絶縁ゲイトト
ランジスタ、いわゆる薄膜トランジスタ（ＴＦＴ）が熱
心に研究されている。これらは、透明な絶縁基板上に形
成され、マトリクス構造を有する液晶等の表示装置にお
いて、各画素の制御用に利用することや駆動回路に利用
することが目的であり、利用する半導体の材料・結晶状
態によって、アモルファスシリコンＴＦＴや結晶性シリ
コンＴＦＴというように区別されている。
【０００３】一般にアモルファス状態の半導体の電界移
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。そこで、最近では、より高性能な
回路を作製するため結晶性シリコンＴＦＴの研究・開発
が進められている。
動度は小さく、したがって、高速動作が要求されるＴＦ
Ｔには利用できない。そこで、最近では、より高性能な
回路を作製するため結晶性シリコンＴＦＴの研究・開発
が進められている。
【０００４】結晶半導体は、アモルファス半導体よりも
電界移動度が大きく、したがって、高速動作が可能であ
る。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけでな
く、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯＳ回
路を形成することが可能で、例えば、アクティブマトリ
クス方式の液晶表示装置においては、アクティブマトリ
クス部分のみならず、周辺回路（ドライバー等）をもＣ
ＭＯＳの結晶性ＴＦＴで構成する、いわゆるモノリシッ
ク構造を有するものが知られている。
電界移動度が大きく、したがって、高速動作が可能であ
る。結晶性シリコンでは、ＮＭＯＳのＴＦＴだけでな
く、ＰＭＯＳのＴＦＴも同様に得られるのでＣＭＯＳ回
路を形成することが可能で、例えば、アクティブマトリ
クス方式の液晶表示装置においては、アクティブマトリ
クス部分のみならず、周辺回路（ドライバー等）をもＣ
ＭＯＳの結晶性ＴＦＴで構成する、いわゆるモノリシッ
ク構造を有するものが知られている。
【０００５】
【発明が解決しようとする課題】図３には、液晶ディス
プレーに用いられるモノリシックアクティブマトリクス
回路のブロック図を示す。基板７上には周辺ドライバー
回路として、列デコーダー１、行デコーダー２が設けら
れ、また、マトリクス領域３にはトランジスタとキャパ
シタからなる画素回路４が形成され、マトリクス領域と
周辺回路とは、配線５、６によって接続される。周辺回
路に用いるＴＦＴは高速動作が、また、画素回路に用い
るＴＦＴは低リーク電流が要求される。それらの特性は
物理的に矛盾するものであるが、同一基板上に同時に形
成することが求められていた。
プレーに用いられるモノリシックアクティブマトリクス
回路のブロック図を示す。基板７上には周辺ドライバー
回路として、列デコーダー１、行デコーダー２が設けら
れ、また、マトリクス領域３にはトランジスタとキャパ
シタからなる画素回路４が形成され、マトリクス領域と
周辺回路とは、配線５、６によって接続される。周辺回
路に用いるＴＦＴは高速動作が、また、画素回路に用い
るＴＦＴは低リーク電流が要求される。それらの特性は
物理的に矛盾するものであるが、同一基板上に同時に形
成することが求められていた。
【０００６】しかしながら、同一プロセスで作製したＴ
ＦＴは全て同じ様な特性を示す。例えば、結晶シリコン
を得るにはレーザーによる結晶化（レーザーアニール）
という手段を使用することができるが、レーザー結晶化
によって結晶化したシリコンでは、マトリクス領域のＴ
ＦＴも周辺駆動回路領域のＴＦＴも同じ様な特性であ
る。そこで、マトリクス領域は熱結晶化を採用し、周辺
駆動回路領域はレーザーによる結晶化を採用するという
方法が考えられるが、熱結晶化には、６００℃で２４時
間以上も長時間のアニールをするか、１０００℃以上の
高温でのアニールが必要であった。前者では、スループ
ットが低下し、後者では基板が石英に限定されてしま
う。
ＦＴは全て同じ様な特性を示す。例えば、結晶シリコン
を得るにはレーザーによる結晶化（レーザーアニール）
という手段を使用することができるが、レーザー結晶化
によって結晶化したシリコンでは、マトリクス領域のＴ
ＦＴも周辺駆動回路領域のＴＦＴも同じ様な特性であ
る。そこで、マトリクス領域は熱結晶化を採用し、周辺
駆動回路領域はレーザーによる結晶化を採用するという
方法が考えられるが、熱結晶化には、６００℃で２４時
間以上も長時間のアニールをするか、１０００℃以上の
高温でのアニールが必要であった。前者では、スループ
ットが低下し、後者では基板が石英に限定されてしま
う。
【０００７】本発明はこのような困難な課題に対して解
答を与えんとするものであるが、そのためにプロセスが
複雑化し、歩留り低下やコスト上昇を招くことは望まし
くない。本発明の目的とするところは、高移動度が要求
されるＴＦＴと低リーク電流が要求されるＴＦＴという
２種類のＴＦＴを最小限のプロセスの変更によって、量
産性を維持しつつ、容易に作り分けることにある。
答を与えんとするものであるが、そのためにプロセスが
複雑化し、歩留り低下やコスト上昇を招くことは望まし
くない。本発明の目的とするところは、高移動度が要求
されるＴＦＴと低リーク電流が要求されるＴＦＴという
２種類のＴＦＴを最小限のプロセスの変更によって、量
産性を維持しつつ、容易に作り分けることにある。
【０００８】
【課題を解決するための手段】本発明者の研究の結果、
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒材料としては、ニッケル（Ｎｉ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）の単体、も
しくはそれらの珪化物等の化合物が適している。具体的
には、これらの触媒元素を有する膜、粒子、クラスター
等をアモルファスシリコン膜の下、もしくは上に密着し
て形成し、あるいはイオン注入法等の方法によってアモ
ルファスシリコン膜中にこれらの触媒元素を導入し、そ
の後、これを適当な温度、典型的には５８０℃以下の温
度で、また、８時間以内の短時間の熱アニールすること
によって結晶化させることができる。
実質的にアモルファス状態のシリコン被膜に微量の触媒
材料を添加することによって結晶化を促進させ、結晶化
温度を低下させ、結晶化時間を短縮できることが明らか
になった。触媒材料としては、ニッケル（Ｎｉ）、鉄
（Ｆｅ）、コバルト（Ｃｏ）、白金（Ｐｔ）の単体、も
しくはそれらの珪化物等の化合物が適している。具体的
には、これらの触媒元素を有する膜、粒子、クラスター
等をアモルファスシリコン膜の下、もしくは上に密着し
て形成し、あるいはイオン注入法等の方法によってアモ
ルファスシリコン膜中にこれらの触媒元素を導入し、そ
の後、これを適当な温度、典型的には５８０℃以下の温
度で、また、８時間以内の短時間の熱アニールすること
によって結晶化させることができる。
【０００９】また、化学的気相成長法（ＣＶＤ法）によ
ってアモルファスシリコン膜を形成する際には原料ガス
中に、また、スパッタリング等の物理的気相法でアモル
ファスシリコン膜を形成する際には、ターゲットや蒸着
源等の成膜材料中に、これらの触媒材料を添加しておい
てもよい。当然のことであるが、アニール温度が高いほ
ど結晶化時間は短いという関係がある。また、ニッケ
ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度
が低く、結晶化時間が短いという関係がある。本発明人
の研究では、結晶化を進行させるには、これらのうちの
少なくとも１つの元素の濃度が１０17ｃｍ-3またはそれ
以上、好ましくは５×１０18ｃｍ-3以上存在することが
必要であることがわかった。
ってアモルファスシリコン膜を形成する際には原料ガス
中に、また、スパッタリング等の物理的気相法でアモル
ファスシリコン膜を形成する際には、ターゲットや蒸着
源等の成膜材料中に、これらの触媒材料を添加しておい
てもよい。当然のことであるが、アニール温度が高いほ
ど結晶化時間は短いという関係がある。また、ニッケ
ル、鉄、コバルト、白金の濃度が大きいほど結晶化温度
が低く、結晶化時間が短いという関係がある。本発明人
の研究では、結晶化を進行させるには、これらのうちの
少なくとも１つの元素の濃度が１０17ｃｍ-3またはそれ
以上、好ましくは５×１０18ｃｍ-3以上存在することが
必要であることがわかった。
【００１０】なお、上記触媒材料はいずれもシリコンに
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、これ
らの触媒材料の濃度は合計して１×１０20ｃｍ-3を越え
ないことが望まれる。特に、局所的（例えば粒界等）に
も１×１０20ｃｍ-3を越えないことが望まれる。
とっては好ましくない材料であるので、できるだけその
濃度が低いことが望まれる。本発明人の研究では、これ
らの触媒材料の濃度は合計して１×１０20ｃｍ-3を越え
ないことが望まれる。特に、局所的（例えば粒界等）に
も１×１０20ｃｍ-3を越えないことが望まれる。
【００１１】本発明は、レーザー結晶化によって動作速
度の速いＴＦＴ（アクティブマトリクスのドライバーＴ
ＦＴ等）を選択的に形成する一方、上記の触媒材料によ
る結晶化の特徴を生かして、その他の比較的速度の遅い
ＴＦＴ（アクティブマトリクス回路の画素回路の低リー
クＴＦＴ等）に関しては、低温で短時間に結晶化させて
に用いることを特徴とする。この結果、低リーク電流と
高速動作という矛盾するトランジスタを有する回路を同
一基板上に同時に形成することができる。以下に実施例
を用いて、より詳細に本発明を説明する。
度の速いＴＦＴ（アクティブマトリクスのドライバーＴ
ＦＴ等）を選択的に形成する一方、上記の触媒材料によ
る結晶化の特徴を生かして、その他の比較的速度の遅い
ＴＦＴ（アクティブマトリクス回路の画素回路の低リー
クＴＦＴ等）に関しては、低温で短時間に結晶化させて
に用いることを特徴とする。この結果、低リーク電流と
高速動作という矛盾するトランジスタを有する回路を同
一基板上に同時に形成することができる。以下に実施例
を用いて、より詳細に本発明を説明する。
【００１２】
【実施例】〔実施例１〕 本実施例は、図３に示すよう
な１枚のガラス基板上にアクティブマトリクスと、その
周辺に駆動回路を有する半導体回路に関するものであ
る。図１に本実施例の作製工程の断面図を示す。まず、
基板（コーニング７０５９）１０上にスパッタリング法
によって厚さ２００ｎｍの酸化珪素の下地膜１１を形成
した。さらに、減圧ＣＶＤ法によって、厚さ５０〜１５
０ｎｍ、例えば１５０ｎｍの真性（Ｉ型）のアモルファ
スシリコン膜１２を堆積した。連続して、スパッタリン
グ法によって、厚さ０．５〜２０ｎｍ、例えば２ｎｍの
珪化ニッケル膜（化学式ＮｉＳｉx 、０．４≦ｘ≦２．
５、例えば、ｘ＝２．０）１３を形成した。（図１
（Ａ））
な１枚のガラス基板上にアクティブマトリクスと、その
周辺に駆動回路を有する半導体回路に関するものであ
る。図１に本実施例の作製工程の断面図を示す。まず、
基板（コーニング７０５９）１０上にスパッタリング法
によって厚さ２００ｎｍの酸化珪素の下地膜１１を形成
した。さらに、減圧ＣＶＤ法によって、厚さ５０〜１５
０ｎｍ、例えば１５０ｎｍの真性（Ｉ型）のアモルファ
スシリコン膜１２を堆積した。連続して、スパッタリン
グ法によって、厚さ０．５〜２０ｎｍ、例えば２ｎｍの
珪化ニッケル膜（化学式ＮｉＳｉx 、０．４≦ｘ≦２．
５、例えば、ｘ＝２．０）１３を形成した。（図１
（Ａ））
【００１３】次に、選択的にレーザー光を照射して、そ
の領域の結晶化をおこなった。レーザーとしてはＫｒＦ
エキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎ
ｓｅｃ）を用いたが、その他のレーザー、例えば、Ｘｅ
Ｆエキシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエ
キシマーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマ
ーレーザー（波長１９３ｎｍ）等を用いてもよい。レー
ザーのエネルギー密度は、２００〜５００ｍＪ／ｃ
ｍ2 、例えば３５０ｍＪ／ｃｍ2 とし、１か所につき２
〜１０ショット、例えば２ショット照射した。レーザー
照射時に、基板を２００〜４５０℃、例えば３００℃に
加熱した。
の領域の結晶化をおこなった。レーザーとしてはＫｒＦ
エキシマーレーザー（波長２４８ｎｍ、パルス幅２０ｎ
ｓｅｃ）を用いたが、その他のレーザー、例えば、Ｘｅ
Ｆエキシマーレーザー（波長３５３ｎｍ）、ＸｅＣｌエ
キシマーレーザー（波長３０８ｎｍ）、ＡｒＦエキシマ
ーレーザー（波長１９３ｎｍ）等を用いてもよい。レー
ザーのエネルギー密度は、２００〜５００ｍＪ／ｃ
ｍ2 、例えば３５０ｍＪ／ｃｍ2 とし、１か所につき２
〜１０ショット、例えば２ショット照射した。レーザー
照射時に、基板を２００〜４５０℃、例えば３００℃に
加熱した。
【００１４】図３からも明らかなように、レーザー結晶
化すべき領域（周辺回路領域）と熱結晶化で十分な領域
（マトリクス領域）はかなりの距離が存在するので、特
にフォトリソグラフィー工程は必要がなかった。
化すべき領域（周辺回路領域）と熱結晶化で十分な領域
（マトリクス領域）はかなりの距離が存在するので、特
にフォトリソグラフィー工程は必要がなかった。
【００１５】次に、これを還元雰囲気下、５００℃で４
時間アニールして、レーザー照射されなかった領域（ア
クティブマトリクスの画素回路）を結晶化させた。この
結果、２種類の結晶シリコン領域１２ａ、１２ｂが得ら
れた。領域１２ａはレーザー結晶化工程によって電界移
動度が高く、一方、熱アニールで結晶化した領域１２ｂ
は低リーク電流であるという特徴を有していた。（図１
（Ｂ））
時間アニールして、レーザー照射されなかった領域（ア
クティブマトリクスの画素回路）を結晶化させた。この
結果、２種類の結晶シリコン領域１２ａ、１２ｂが得ら
れた。領域１２ａはレーザー結晶化工程によって電界移
動度が高く、一方、熱アニールで結晶化した領域１２ｂ
は低リーク電流であるという特徴を有していた。（図１
（Ｂ））
【００１６】このようにして得られたシリコン膜をフォ
トリソグラフィー法によってパターニングし、島状シリ
コン領域１４ａ（周辺駆動回路領域）および１４ｂ（マ
トリクス領域）を形成した。さらに、スパッタリング法
によって厚さ１００ｎｍの酸化珪素膜１５をゲイト絶縁
膜として堆積した。スパッタリングには、ターゲットと
して酸化珪素を用い、スパッタリング時の基板温度は２
００〜４００℃、例えば３５０℃、スパッタリング雰囲
気は酸素とアルゴンで、アルゴン／酸素＝０〜０．５、
例えば０．１以下とした。引き続いて、減圧ＣＶＤ法に
よって、厚さ６００〜８００ｎｍ、例えば６００ｎｍの
シリコン膜（０．１〜２％の燐を含む）を堆積した。な
お、この酸化珪素とシリコン膜の成膜工程は連続的にお
こなうことが望ましい。そして、シリコン膜をパターニ
ングして、ゲイト電極１６ａ、１６ｂ、１６ｃを形成し
た。（図１（Ｃ））
トリソグラフィー法によってパターニングし、島状シリ
コン領域１４ａ（周辺駆動回路領域）および１４ｂ（マ
トリクス領域）を形成した。さらに、スパッタリング法
によって厚さ１００ｎｍの酸化珪素膜１５をゲイト絶縁
膜として堆積した。スパッタリングには、ターゲットと
して酸化珪素を用い、スパッタリング時の基板温度は２
００〜４００℃、例えば３５０℃、スパッタリング雰囲
気は酸素とアルゴンで、アルゴン／酸素＝０〜０．５、
例えば０．１以下とした。引き続いて、減圧ＣＶＤ法に
よって、厚さ６００〜８００ｎｍ、例えば６００ｎｍの
シリコン膜（０．１〜２％の燐を含む）を堆積した。な
お、この酸化珪素とシリコン膜の成膜工程は連続的にお
こなうことが望ましい。そして、シリコン膜をパターニ
ングして、ゲイト電極１６ａ、１６ｂ、１６ｃを形成し
た。（図１（Ｃ））
【００１７】次に、プラズマドーピング法によって、シ
リコン領域にゲイト電極をマスクとして不純物（燐およ
びホウ素）を注入した。ドーピングガスとして、フォス
フィン（ＰＨ3 ）およびジボラン（Ｂ2 Ｈ6 ）を用い、
前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０
ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶ
とした。ドーズ量は１×１０15〜８×１０15ｃｍ-2、例
えば、燐を２×１０15ｃｍ-2、ホウ素を５×１０15とし
た。この結果、Ｎ型の不純物領域１７ａ、Ｐ型の不純物
領域１７ｂおよび１７ｃが形成された。
リコン領域にゲイト電極をマスクとして不純物（燐およ
びホウ素）を注入した。ドーピングガスとして、フォス
フィン（ＰＨ3 ）およびジボラン（Ｂ2 Ｈ6 ）を用い、
前者の場合は、加速電圧を６０〜９０ｋＶ、例えば８０
ｋＶ、後者の場合は、４０〜８０ｋＶ、例えば６５ｋＶ
とした。ドーズ量は１×１０15〜８×１０15ｃｍ-2、例
えば、燐を２×１０15ｃｍ-2、ホウ素を５×１０15とし
た。この結果、Ｎ型の不純物領域１７ａ、Ｐ型の不純物
領域１７ｂおよび１７ｃが形成された。
【００１８】その後、レーザーアニールによって、不純
物を活性化させた。レーザーとしてはＫｒＦエキシマー
レーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を
用いたが、その他のレーザー、例えば、ＸｅＦエキシマ
ーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシマーレ
ーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレーザー
（波長１９３ｎｍ）等を用いてもよい。レーザーのエネ
ルギー密度は、２００〜４００ｍＪ／ｃｍ2 、例えば２
５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０ショッ
ト、例えば２ショット照射した。レーザー照射時に、基
板を２００〜４５０℃に加熱してもよい。レーザーを照
射する代わりに、４５０〜５００℃で２〜８時間アニー
ルしてもよい。こうして不純物領域１７ａ〜１７ｃを活
性化した。（図１（Ｄ））
物を活性化させた。レーザーとしてはＫｒＦエキシマー
レーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を
用いたが、その他のレーザー、例えば、ＸｅＦエキシマ
ーレーザー（波長３５３ｎｍ）、ＸｅＣｌエキシマーレ
ーザー（波長３０８ｎｍ）、ＡｒＦエキシマーレーザー
（波長１９３ｎｍ）等を用いてもよい。レーザーのエネ
ルギー密度は、２００〜４００ｍＪ／ｃｍ2 、例えば２
５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０ショッ
ト、例えば２ショット照射した。レーザー照射時に、基
板を２００〜４５０℃に加熱してもよい。レーザーを照
射する代わりに、４５０〜５００℃で２〜８時間アニー
ルしてもよい。こうして不純物領域１７ａ〜１７ｃを活
性化した。（図１（Ｄ））
【００１９】続いて、厚さ６００ｎｍの酸化珪素膜１８
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
さらに、スパッタリング法によって厚さ５０〜１００ｎ
ｍ、例えば８０ｎｍのインジウム錫酸化膜（ＩＴＯ）を
形成し、これをパターニングして画素電極１９を形成し
た。次に層間絶縁物にコンタクトホールを形成して、金
属材料、例えば、窒化チタンとアルミニウムの多層膜に
よって周辺駆動回路ＴＦＴの電極・配線２０ａ、２０
ｂ、２０ｃ、マトリクス画素回路ＴＦＴの電極・配線２
０ｄ、２０ｅを形成した。最後に、１気圧の水素雰囲気
で３５０℃、３０分のアニールをおこなった。以上の工
程によって半導体回路が完成した。（図１（Ｅ）） 得られたＴＦＴの活性領域のニッケルの濃度を、２次イ
オン質量分析（ＳＩＭＳ）法によって測定したところ、
周辺駆動回路および画素回路ともに、１×１０ 18〜５×
１０18ｃｍ-3のニッケルが観測された。
を層間絶縁物としてプラズマＣＶＤ法によって形成し、
さらに、スパッタリング法によって厚さ５０〜１００ｎ
ｍ、例えば８０ｎｍのインジウム錫酸化膜（ＩＴＯ）を
形成し、これをパターニングして画素電極１９を形成し
た。次に層間絶縁物にコンタクトホールを形成して、金
属材料、例えば、窒化チタンとアルミニウムの多層膜に
よって周辺駆動回路ＴＦＴの電極・配線２０ａ、２０
ｂ、２０ｃ、マトリクス画素回路ＴＦＴの電極・配線２
０ｄ、２０ｅを形成した。最後に、１気圧の水素雰囲気
で３５０℃、３０分のアニールをおこなった。以上の工
程によって半導体回路が完成した。（図１（Ｅ）） 得られたＴＦＴの活性領域のニッケルの濃度を、２次イ
オン質量分析（ＳＩＭＳ）法によって測定したところ、
周辺駆動回路および画素回路ともに、１×１０ 18〜５×
１０18ｃｍ-3のニッケルが観測された。
【００２０】〔実施例２〕 図２に本実施例の作製工程
の断面図を示す。基板（コーニング７０５９）２１上
に、スパッタリング法によって、厚さ２００ｎｍの酸化
珪素膜２２を形成した。次に、減圧ＣＶＤ法によって、
厚さ２０〜１５０ｎｍ、例えば５０ｎｍのアモルファス
シリコン膜２３を堆積した。そして、イオン注入法によ
ってニッケルイオンを注入し、アモルファスシリコンの
表面にニッケルが１×１０ 18〜２×１０19ｃｍ-3、例え
ば、５×１０18ｃｍ-3だけ含まれるような領域２４を作
製した。この領域２４の深さは２０〜５０ｎｍとし、加
速エネルギーはそれに合わせて最適なものを選択した。
（図２（Ａ））
の断面図を示す。基板（コーニング７０５９）２１上
に、スパッタリング法によって、厚さ２００ｎｍの酸化
珪素膜２２を形成した。次に、減圧ＣＶＤ法によって、
厚さ２０〜１５０ｎｍ、例えば５０ｎｍのアモルファス
シリコン膜２３を堆積した。そして、イオン注入法によ
ってニッケルイオンを注入し、アモルファスシリコンの
表面にニッケルが１×１０ 18〜２×１０19ｃｍ-3、例え
ば、５×１０18ｃｍ-3だけ含まれるような領域２４を作
製した。この領域２４の深さは２０〜５０ｎｍとし、加
速エネルギーはそれに合わせて最適なものを選択した。
（図２（Ａ））
【００２１】次に、アモルファスシリコン膜に選択的に
レーザー光を照射して、その領域の結晶化をおこなっ
た。レーザーとしてはＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた。レーザ
ーのエネルギー密度は、２００〜５００ｍＪ／ｃｍ2 、
例えば３５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０
ショット、例えば２ショット照射した。レーザー照射時
に、基板を２００〜４５０℃、例えば４００℃に加熱し
た。さらに、還元雰囲気下、５００℃で４時間アニール
して、レーザー照射されなかった領域のアモルファスシ
リコン膜を結晶化させた。この結晶化工程によって、２
種類の結晶シリコン２３ａ、２３ｂが得られた。（図２
（Ｂ））
レーザー光を照射して、その領域の結晶化をおこなっ
た。レーザーとしてはＫｒＦエキシマーレーザー（波長
２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた。レーザ
ーのエネルギー密度は、２００〜５００ｍＪ／ｃｍ2 、
例えば３５０ｍＪ／ｃｍ2 とし、１か所につき２〜１０
ショット、例えば２ショット照射した。レーザー照射時
に、基板を２００〜４５０℃、例えば４００℃に加熱し
た。さらに、還元雰囲気下、５００℃で４時間アニール
して、レーザー照射されなかった領域のアモルファスシ
リコン膜を結晶化させた。この結晶化工程によって、２
種類の結晶シリコン２３ａ、２３ｂが得られた。（図２
（Ｂ））
【００２２】その後、このシリコン膜をパターニングし
て、島状シリコン領域２６ａ（周辺駆動回路領域）およ
び２６ｂ（マトリクス画素回路領域）を形成した。さら
に、テトラ・エトキシ・シラン（Ｓｉ（ＯＣ
2 Ｈ5 ）4 、ＴＥＯＳ）と酸素を原料として、プラズマ
ＣＶＤ法によってＴＦＴのゲイト絶縁膜として、厚さ１
００ｎｍの酸化珪素２７を形成した。原料には、上記ガ
スに加えて、トリクロロエチレン（Ｃ2 ＨＣｌ3 ）を用
いた。成膜前にチャンバーに酸素を４００ＳＣＣＭ流
し、基板温度３００℃、全圧５Ｐａ、ＲＦパワー１５０
Ｗでプラズマを発生させ、この状態を１０分保った。そ
の後、チャンバーに酸素３００ＳＣＣＭ、ＴＥＯＳを１
５ＳＣＣＭ、トリクロロエチレンを２ＳＣＣＭを導入し
て、酸化珪素膜の成膜をおこなった。基板温度、ＲＦパ
ワー、全圧は、それぞれ３００℃、７５Ｗ、５Ｐａであ
った。成膜完了後、チャンバーに１００Ｔｏｒｒの水素
を導入し、３５０℃で３５分の水素アニールをおこなっ
た。
て、島状シリコン領域２６ａ（周辺駆動回路領域）およ
び２６ｂ（マトリクス画素回路領域）を形成した。さら
に、テトラ・エトキシ・シラン（Ｓｉ（ＯＣ
2 Ｈ5 ）4 、ＴＥＯＳ）と酸素を原料として、プラズマ
ＣＶＤ法によってＴＦＴのゲイト絶縁膜として、厚さ１
００ｎｍの酸化珪素２７を形成した。原料には、上記ガ
スに加えて、トリクロロエチレン（Ｃ2 ＨＣｌ3 ）を用
いた。成膜前にチャンバーに酸素を４００ＳＣＣＭ流
し、基板温度３００℃、全圧５Ｐａ、ＲＦパワー１５０
Ｗでプラズマを発生させ、この状態を１０分保った。そ
の後、チャンバーに酸素３００ＳＣＣＭ、ＴＥＯＳを１
５ＳＣＣＭ、トリクロロエチレンを２ＳＣＣＭを導入し
て、酸化珪素膜の成膜をおこなった。基板温度、ＲＦパ
ワー、全圧は、それぞれ３００℃、７５Ｗ、５Ｐａであ
った。成膜完了後、チャンバーに１００Ｔｏｒｒの水素
を導入し、３５０℃で３５分の水素アニールをおこなっ
た。
【００２３】引き続いて、スパッタリング法によって、
厚さ６００〜８００ｎｍ、例えば６００ｎｍのアルミニ
ウム膜（２％のシリコンを含む）を堆積した。アルミニ
ウムの代わりにタンタル、タングステン、チタン、モリ
ブテンでもよい。なお、この酸化珪素２７とアルミニウ
ム膜の成膜工程は連続的におこなうことが望ましい。そ
して、アルミニウム膜をパターニングして、ＴＦＴのゲ
イト電極２８ａ、２８ｂ、２８ｃを形成した。さらに、
このアルミニウム配線の表面を陽極酸化して、表面に酸
化物層２９ａ、２９ｂ、２９ｃを形成した。陽極酸化
は、酒石酸の１〜５％エチレングリコール溶液中でおこ
なった。得られた酸化物層の厚さは２００ｎｍであっ
た。（図２（Ｃ））
厚さ６００〜８００ｎｍ、例えば６００ｎｍのアルミニ
ウム膜（２％のシリコンを含む）を堆積した。アルミニ
ウムの代わりにタンタル、タングステン、チタン、モリ
ブテンでもよい。なお、この酸化珪素２７とアルミニウ
ム膜の成膜工程は連続的におこなうことが望ましい。そ
して、アルミニウム膜をパターニングして、ＴＦＴのゲ
イト電極２８ａ、２８ｂ、２８ｃを形成した。さらに、
このアルミニウム配線の表面を陽極酸化して、表面に酸
化物層２９ａ、２９ｂ、２９ｃを形成した。陽極酸化
は、酒石酸の１〜５％エチレングリコール溶液中でおこ
なった。得られた酸化物層の厚さは２００ｎｍであっ
た。（図２（Ｃ））
【００２４】次に、プラズマドーピング法によって、シ
リコン領域に不純物（燐）を注入した。ドーピングガス
として、フォスフィン（ＰＨ3 ）を用い、加速電圧を６
０〜９０ｋＶ、例えば８０ｋＶとした。ドーズ量は１×
１０15〜８×１０15ｃｍ-2、例えば、２×１０15ｃｍ-2
とした。このようにしてＮ型の不純物領域３０ａを形成
した。さらに、今度は左側のＴＦＴ（Ｎチャネル型ＴＦ
Ｔ）をフォトレジストでマスクして、再び、プラズマド
ーピング法で右側の周辺回路領域ＴＦＴ（ＰチャネルＴ
ＦＴ）およびマトリクス領域ＴＦＴのシリコン領域に不
純物（ホウ素）を注入した。ドーピングガスとして、ジ
ボラン（Ｂ2 Ｈ6 ）を用い、加速電圧を５０〜８０ｋ
Ｖ、例えば６５ｋＶとした。ドーズ量は１×１０15〜８
×１０15ｃｍ-2、例えば、先に注入された燐より多い５
×１０15ｃｍ-2とした。このようにしてＰ型の不純物領
域３０ｂ、３０ｃを形成した。
リコン領域に不純物（燐）を注入した。ドーピングガス
として、フォスフィン（ＰＨ3 ）を用い、加速電圧を６
０〜９０ｋＶ、例えば８０ｋＶとした。ドーズ量は１×
１０15〜８×１０15ｃｍ-2、例えば、２×１０15ｃｍ-2
とした。このようにしてＮ型の不純物領域３０ａを形成
した。さらに、今度は左側のＴＦＴ（Ｎチャネル型ＴＦ
Ｔ）をフォトレジストでマスクして、再び、プラズマド
ーピング法で右側の周辺回路領域ＴＦＴ（ＰチャネルＴ
ＦＴ）およびマトリクス領域ＴＦＴのシリコン領域に不
純物（ホウ素）を注入した。ドーピングガスとして、ジ
ボラン（Ｂ2 Ｈ6 ）を用い、加速電圧を５０〜８０ｋ
Ｖ、例えば６５ｋＶとした。ドーズ量は１×１０15〜８
×１０15ｃｍ-2、例えば、先に注入された燐より多い５
×１０15ｃｍ-2とした。このようにしてＰ型の不純物領
域３０ｂ、３０ｃを形成した。
【００２５】その後、レーザーアニール法によって不純
物の活性化をおこなった。レーザーとしてはＫｒＦエキ
シマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用いた。レーザーのエネルギー密度は、２００〜
４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、
１か所につき２〜１０ショット、例えば２ショット照射
した。（図２（Ｄ））
物の活性化をおこなった。レーザーとしてはＫｒＦエキ
シマーレーザー（波長２４８ｎｍ、パルス幅２０ｎｓｅ
ｃ）を用いた。レーザーのエネルギー密度は、２００〜
４００ｍＪ／ｃｍ2 、例えば２５０ｍＪ／ｃｍ2 とし、
１か所につき２〜１０ショット、例えば２ショット照射
した。（図２（Ｄ））
【００２６】続いて、層間絶縁物として厚さ２００ｎｍ
の酸化珪素膜３１をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、さらに、スパッタリング法によっ
て、厚さ５０〜１００ｎｍ、例えば８０ｎｍのインジウ
ム錫酸化膜（ＩＴＯ）を堆積した。そして、これをエッ
チングして画素電極３２を形成した。さらに、層間絶縁
物３１にコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によって周辺ド
ライバー回路ＴＦＴのソース、ドレイン電極・配線３３
ａ、３３ｂ、３３ｃおよび画素回路ＴＦＴの電極・配線
３３ｄ、３３ｅを形成した。以上の工程によって半導体
回路が完成した。（図２（Ｅ））
の酸化珪素膜３１をＴＥＯＳを原料とするプラズマＣＶ
Ｄ法によって形成し、さらに、スパッタリング法によっ
て、厚さ５０〜１００ｎｍ、例えば８０ｎｍのインジウ
ム錫酸化膜（ＩＴＯ）を堆積した。そして、これをエッ
チングして画素電極３２を形成した。さらに、層間絶縁
物３１にコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によって周辺ド
ライバー回路ＴＦＴのソース、ドレイン電極・配線３３
ａ、３３ｂ、３３ｃおよび画素回路ＴＦＴの電極・配線
３３ｄ、３３ｅを形成した。以上の工程によって半導体
回路が完成した。（図２（Ｅ））
【００２７】作製された半導体回路において、周辺ドラ
イバー回路領域のＴＦＴの特性は従来のレーザー結晶化
によって作製されたものとは何ら劣るところはなかっ
た。例えば、本実施例によって作成したシフトレジスタ
は、ドレイン電圧１５Ｖで１１ＭＨｚ、１７Ｖで１６Ｍ
Ｈｚの動作を確認できた。また、信頼性の試験において
も従来のものとの差を見出せなかった。さらに、マトリ
クス領域のＴＦＴ（画素回路）の特性に関しては、リー
ク電流は１０-13 Ａ以下であった。
イバー回路領域のＴＦＴの特性は従来のレーザー結晶化
によって作製されたものとは何ら劣るところはなかっ
た。例えば、本実施例によって作成したシフトレジスタ
は、ドレイン電圧１５Ｖで１１ＭＨｚ、１７Ｖで１６Ｍ
Ｈｚの動作を確認できた。また、信頼性の試験において
も従来のものとの差を見出せなかった。さらに、マトリ
クス領域のＴＦＴ（画素回路）の特性に関しては、リー
ク電流は１０-13 Ａ以下であった。
【００２８】
【発明の効果】本発明によって、同一基板上に、高速動
作が可能な結晶性シリコンＴＦＴと低リーク電流を特徴
とするアモルファスシリコンＴＦＴを形成することがで
きた。これを液晶ディスプレーに応用した場合には、量
産性の向上と特性の改善が図られる。
作が可能な結晶性シリコンＴＦＴと低リーク電流を特徴
とするアモルファスシリコンＴＦＴを形成することがで
きた。これを液晶ディスプレーに応用した場合には、量
産性の向上と特性の改善が図られる。
【００２９】また、本発明は、例えば、５００℃という
ような低温、かつ、４時間という短時間でシリコンの結
晶化をおこなうことによっても、スループットを向上さ
せることができる。加えて、従来、６００℃以上のプロ
セスを採用した場合にはガラス基板の縮みやソリが歩留
り低下の原因として問題となっていたが、本発明を利用
することによってそのような問題点は一気に解消され
た。
ような低温、かつ、４時間という短時間でシリコンの結
晶化をおこなうことによっても、スループットを向上さ
せることができる。加えて、従来、６００℃以上のプロ
セスを採用した場合にはガラス基板の縮みやソリが歩留
り低下の原因として問題となっていたが、本発明を利用
することによってそのような問題点は一気に解消され
た。
【００３０】さらに、このことは、大面積の基板を一度
に処理できることを意味するものである。すなわち、大
面積基板を処理することによって、１枚の基板から多く
の半導体回路（マトリクス回路等）を切りだすことによ
って単価を大幅に低下させることができる。このように
本発明は工業上有益な発明である。
に処理できることを意味するものである。すなわち、大
面積基板を処理することによって、１枚の基板から多く
の半導体回路（マトリクス回路等）を切りだすことによ
って単価を大幅に低下させることができる。このように
本発明は工業上有益な発明である。
【図１】 実施例１の作製工程断面図を示す。
【図２】 実施例２の作製工程断面図を示す。
【図３】 モノリシック型アクティブマトリクス回路
の構成例を示す。
の構成例を示す。
１０・・・基板 １１・・・下地絶縁膜（酸化珪素） １２・・・アモルファスシリコン膜 １３・・・珪化ニッケル膜 １４・・・島状シリコン領域 １５・・・ゲイト絶縁膜（酸化珪素） １６・・・ゲイト電極（燐ドープされたシリコン） １７・・・ソース、ドレイン領域 １８・・・層間絶縁物（酸化珪素） １９・・・画素電極（ＩＴＯ） ２０・・・金属配線・電極（窒化チタン／アルミニウ
ム）
ム）
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成１２年４月７日（２０００．４．７）
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】発明の名称
【補正方法】変更
【補正内容】
【発明の名称】 半導体回路の作製方法、液晶表示装
置の作製方法および液晶表示装置
置の作製方法および液晶表示装置
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正内容】
【特許請求の範囲】
【請求項６】薄膜トランジスタを含む画素回路を有する
第１の領域と薄膜トランジスタからなるＣＭＯＳを含む
駆動回路を有する第２の領域とを有する半導体回路の作
製方法であって、 絶縁表面上にアモルファスシリコンを含む半導体膜を形
成し、 前記半導体膜の結晶化を助長する材料を前記半導体膜に
導入し、前記半導体膜を結晶化させるために前記第２の領域の 前
記半導体膜にエキシマーレーザーを照射することを特徴
とする半導体回路の作製方法。
第１の領域と薄膜トランジスタからなるＣＭＯＳを含む
駆動回路を有する第２の領域とを有する半導体回路の作
製方法であって、 絶縁表面上にアモルファスシリコンを含む半導体膜を形
成し、 前記半導体膜の結晶化を助長する材料を前記半導体膜に
導入し、前記半導体膜を結晶化させるために前記第２の領域の 前
記半導体膜にエキシマーレーザーを照射することを特徴
とする半導体回路の作製方法。
【請求項７】薄膜トランジスタを含む画素回路を有する
第１の領域と薄膜トランジスタからなるＣＭＯＳを含む
駆動回路を有する第２の領域とを有する半導体回路の作
製方法であって、 絶縁表面上にアモルファスシリコンを含む半導体膜を形
成し、 前記半導体膜の結晶化を助長する材料を前記半導体膜に
導入し、前記半導体膜を結晶化させるために前記第２の領域の 前
記半導体膜に２００〜５００ｍＪ／ｃｍ2のエネルギー
密度のレーザーを照射することを特徴とする半導体回路
の作製方法。
第１の領域と薄膜トランジスタからなるＣＭＯＳを含む
駆動回路を有する第２の領域とを有する半導体回路の作
製方法であって、 絶縁表面上にアモルファスシリコンを含む半導体膜を形
成し、 前記半導体膜の結晶化を助長する材料を前記半導体膜に
導入し、前記半導体膜を結晶化させるために前記第２の領域の 前
記半導体膜に２００〜５００ｍＪ／ｃｍ2のエネルギー
密度のレーザーを照射することを特徴とする半導体回路
の作製方法。
【請求項８】請求項１乃至７のいずれか一において、前
記材料はイオン注入法によって導入されることを特徴と
する半導体回路の作製方法。
記材料はイオン注入法によって導入されることを特徴と
する半導体回路の作製方法。
【請求項９】薄膜トランジスタからなるＣＭＯＳを含む
半導体回路の作製方法であって、 シリコン基板上にアモルファスシリコンを含む半導体膜
を形成し、 前記半導体膜の結晶化を助長する材料を含む層を前記半
導体膜に接して形成し、前記半導体膜を結晶化させるために 前記半導体膜にレー
ザーを照射することを特徴とする半導体回路の作製方
法。
半導体回路の作製方法であって、 シリコン基板上にアモルファスシリコンを含む半導体膜
を形成し、 前記半導体膜の結晶化を助長する材料を含む層を前記半
導体膜に接して形成し、前記半導体膜を結晶化させるために 前記半導体膜にレー
ザーを照射することを特徴とする半導体回路の作製方
法。
【請求項１０】薄膜トランジスタを含む画素回路を有す
る第１の領域と薄膜トランジスタからなるＣＭＯＳを含
む駆動回路を有する第２の領域とを有する半導体回路の
作製方法であって、 ガラス基板上にアモルファスシリコンを含む半導体膜を
形成し、 前記半導体膜の結晶化を助長する材料を含む層を前記半
導体膜に接して形成し、前記半導体膜を結晶化させるために前記第２の領域の 前
記半導体膜にレーザーを照射することを特徴とする半導
体回路の作製方法。
る第１の領域と薄膜トランジスタからなるＣＭＯＳを含
む駆動回路を有する第２の領域とを有する半導体回路の
作製方法であって、 ガラス基板上にアモルファスシリコンを含む半導体膜を
形成し、 前記半導体膜の結晶化を助長する材料を含む層を前記半
導体膜に接して形成し、前記半導体膜を結晶化させるために前記第２の領域の 前
記半導体膜にレーザーを照射することを特徴とする半導
体回路の作製方法。
【請求項１１】薄膜トランジスタを含む画素回路を有す
る第１の領域と薄膜トランジスタからなるＣＭＯＳを含
む駆動回路を有する第２の領域とを有する半導体回路の
作製方法であって、 酸化珪素膜上にアモルファスシリコンを含む半導体膜を
形成し、 前記半導体膜の結晶化を助長する材料を含む層を前記半
導体膜に接して形成し、前記半導体膜を結晶化させるために前記第２の領域の 前
記半導体膜にレーザーを照射することを特徴とする半導
体回路の作製方法。
る第１の領域と薄膜トランジスタからなるＣＭＯＳを含
む駆動回路を有する第２の領域とを有する半導体回路の
作製方法であって、 酸化珪素膜上にアモルファスシリコンを含む半導体膜を
形成し、 前記半導体膜の結晶化を助長する材料を含む層を前記半
導体膜に接して形成し、前記半導体膜を結晶化させるために前記第２の領域の 前
記半導体膜にレーザーを照射することを特徴とする半導
体回路の作製方法。
【請求項１２】薄膜トランジスタを含む画素回路を有す
る第１の領域と薄膜トランジスタからなるＣＭＯＳを含
む駆動回路を有する第２の領域とを有する半導体回路の
作製方法であって、 絶縁表面上にアモルファスシリコンを含む半導体膜をＣ
ＶＤ法により形成し、 前記半導体膜の結晶化を助長する材料を含む層を前記半
導体膜に接して形成し、前記半導体膜を結晶化させるために前記第２の領域の 前
記半導体膜にレーザーを照射することを特徴とする半導
体回路の作製方法。
る第１の領域と薄膜トランジスタからなるＣＭＯＳを含
む駆動回路を有する第２の領域とを有する半導体回路の
作製方法であって、 絶縁表面上にアモルファスシリコンを含む半導体膜をＣ
ＶＤ法により形成し、 前記半導体膜の結晶化を助長する材料を含む層を前記半
導体膜に接して形成し、前記半導体膜を結晶化させるために前記第２の領域の 前
記半導体膜にレーザーを照射することを特徴とする半導
体回路の作製方法。
【請求項１４】薄膜トランジスタを含む画素回路を有す
る第１の領域と薄膜トランジスタからなるＣＭＯＳを含
む駆動回路を有する第２の領域とを有する半導体回路の
作製方法であって、 絶縁表面上にアモルファスシリコンを含む半導体膜を形
成し、 前記半導体膜の結晶化を助長する材料を含む層を前記半
導体膜に接して形成し、前記半導体膜を結晶化させるために前記第２の領域の 前
記半導体膜にエキシマーレーザーを照射することを特徴
とする半導体回路の作製方法。
る第１の領域と薄膜トランジスタからなるＣＭＯＳを含
む駆動回路を有する第２の領域とを有する半導体回路の
作製方法であって、 絶縁表面上にアモルファスシリコンを含む半導体膜を形
成し、 前記半導体膜の結晶化を助長する材料を含む層を前記半
導体膜に接して形成し、前記半導体膜を結晶化させるために前記第２の領域の 前
記半導体膜にエキシマーレーザーを照射することを特徴
とする半導体回路の作製方法。
【請求項１５】薄膜トランジスタを含む画素回路を有す
る第１の領域と薄膜トランジスタからなるＣＭＯＳを含
む駆動回路を有する第２の領域とを有する半導体回路の
作製方法であって、 絶縁表面上にアモルファスシリコンを含む半導体膜を形
成し、 前記半導体膜の結晶化を助長する材料を含む層を前記半
導体膜に接して形成し、前記半導体膜を結晶化させるために前記第２の領域の 前
記半導体膜に２００〜５００ｍＪ／ｃｍ2のエネルギー
密度のレーザーを照射することを特徴とする半導体回路
の作製方法。
る第１の領域と薄膜トランジスタからなるＣＭＯＳを含
む駆動回路を有する第２の領域とを有する半導体回路の
作製方法であって、 絶縁表面上にアモルファスシリコンを含む半導体膜を形
成し、 前記半導体膜の結晶化を助長する材料を含む層を前記半
導体膜に接して形成し、前記半導体膜を結晶化させるために前記第２の領域の 前
記半導体膜に２００〜５００ｍＪ／ｃｍ2のエネルギー
密度のレーザーを照射することを特徴とする半導体回路
の作製方法。
【請求項１６】請求項６または１４において、前記エキ
シマーレーザーはＫｒＦエキシマーレーザー、ＸｅＦエ
キシマーレーザー、ＸｅＣｌエキシマーレーザーまたは
ＡｒＦエキシマーレーザーであることを特徴とする半導
体回路作製方法。
シマーレーザーはＫｒＦエキシマーレーザー、ＸｅＦエ
キシマーレーザー、ＸｅＣｌエキシマーレーザーまたは
ＡｒＦエキシマーレーザーであることを特徴とする半導
体回路作製方法。
【請求項１７】請求項１乃至１６のいずれか一におい
て、前記材料はニッケル、鉄、コバルト、白金、珪化ニ
ッケル、珪化鉄、珪化コバルトまたは珪化白金であるこ
とを特徴とする半導体回路の作製方法。
て、前記材料はニッケル、鉄、コバルト、白金、珪化ニ
ッケル、珪化鉄、珪化コバルトまたは珪化白金であるこ
とを特徴とする半導体回路の作製方法。
【請求項１８】請求項１乃至１７のいずれか一におい
て、前記レーザーの照射は加熱と同時に行うことを特徴
とする半導体回路の作製方法。
て、前記レーザーの照射は加熱と同時に行うことを特徴
とする半導体回路の作製方法。
【請求項１９】請求項１乃至１８のいずれか一におい
て、前記レーザーの照射により前記半導体膜を結晶化し
た後、 前記半導体膜に燐を導入し、 前記半導体膜を４５０℃以上の温度で２時間以上熱アニ
ールすることを特徴とする半導体回路作製方法。
て、前記レーザーの照射により前記半導体膜を結晶化し
た後、 前記半導体膜に燐を導入し、 前記半導体膜を４５０℃以上の温度で２時間以上熱アニ
ールすることを特徴とする半導体回路作製方法。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） // Ｈ０１Ｓ 3/00
Claims (17)
- 【請求項１】シリコン基板上にアモルファスシリコン膜
を形成し、 前記アモルファスシリコン膜の結晶化を助長する触媒元
素を前記アモルファスシリコン膜に導入し、 前記アモルファスシリコン膜にレーザーを照射する半導
体回路の作製方法。 - 【請求項２】ガラス基板上にアモルファスシリコン膜を
形成し、 前記アモルファスシリコン膜の結晶化を助長する触媒元
素を前記アモルファスシリコン膜に導入し、 前記アモルファスシリコン膜にレーザーを照射する半導
体回路の作製方法。 - 【請求項３】酸化珪素膜上にアモルファスシリコンを形
成し、 前記アモルファスシリコン膜の結晶化を助長する触媒元
素を前記アモルファスシリコン膜に導入し、 前記アモルファスシリコン膜にレーザーを照射する半導
体回路の作製方法。 - 【請求項４】絶縁表面上にアモルファスシリコン膜をＣ
ＶＤ法により形成し、 前記アモルファスシリコン膜の結晶化を助長する触媒元
素を前記アモルファスシリコン膜に導入し、 前記アモルファスシリコン膜にレーザーを照射する半導
体回路の作製方法。 - 【請求項５】絶縁表面上にアモルファスシリコン膜を形
成し、 前記アモルファスシリコン膜の結晶化を助長する触媒元
素を前記アモルファスシリコン膜に導入し、 前記アモルファスシリコン膜にエキシマーレーザーを照
射する半導体回路の作製方法。 - 【請求項６】絶縁表面上にアモルファスシリコン膜を形
成し、 前記アモルファスシリコン膜の結晶化を助長する触媒元
素を前記アモルファスシリコン膜に導入し、 前記アモルファスシリコン膜に２００〜５００ｍＪ／ｃ
ｍ2のエネルギー密度のレーザーを照射する半導体回路
の作製方法。 - 【請求項７】請求項１乃至６のいずれか一において、前
記触媒元素はイオン注入法によって導入されることを特
徴とする半導体回路の作製方法。 - 【請求項８】シリコン基板上にアモルファスシリコン膜
を形成し、 前記アモルファスシリコン膜の結晶化を助長する触媒元
素を含む物質を前記アモルファスシリコン膜に接して形
成し、 前記アモルファスシリコン膜を結晶化するために前記ア
モルファスシリコン膜にレーザーを照射する半導体回路
の作製方法。 - 【請求項９】ガラス基板上にアモルファスシリコン膜を
形成し、 前記アモルファスシリコン膜の結晶化を助長する触媒元
素を含む物質を前記アモルファスシリコン膜に接して形
成し、 前記アモルファスシリコン膜を結晶化するために前記ア
モルファスシリコン膜にレーザーを照射する半導体回路
の作製方法。 - 【請求項１０】酸化珪素膜上にアモルファスシリコン膜
を形成し、 前記アモルファスシリコン膜の結晶化を助長する触媒元
素を含む物質を前記アモルファスシリコン膜に接して形
成し、 前記アモルファスシリコン膜にレーザーを照射する半導
体回路の作製方法。 - 【請求項１１】絶縁表面上にアモルファスシリコン膜を
ＣＶＤ法によって形成し、 前記アモルファスシリコン膜の結晶化を助長する触媒元
素を含む物質を前記アモルファスシリコン膜に接して形
成し、 前記アモルファスシリコン膜にレーザーを照射する半導
体回路の作製方法。 - 【請求項１２】絶縁表面上にアモルファスシリコン膜を
形成し、 前記アモルファスシリコン膜の結晶化を助長する触媒元
素を含む物質を前記アモルファスシリコン膜に接して形
成し、 前記アモルファスシリコン膜にエキシマーレーザーを照
射する半導体回路の作製方法。 - 【請求項１３】絶縁表面上にアモルファスシリコン膜を
形成し、 前記アモルファスシリコン膜の結晶化を助長する触媒元
素を含む物質を前記アモルファスシリコン膜に接して形
成し、 前記アモルファスシリコン膜に２００〜５００ｍＪ／ｃ
ｍ2のエネルギー密度のレーザーを照射する半導体回路
の作製方法。 - 【請求項１４】請求項５または１２において、前記エキ
シマーレーザーはＫｒＦエキシマーレーザー、ＸｅＦエ
キシマーレーザー、ＸｅＣｌエキシマーレーザーまたは
ＡｒＦエキシマーレーザーであることを特徴とする半導
体回路作製方法。 - 【請求項１５】請求項１乃至１４のいずれか一におい
て、前記触媒元素はニッケル、鉄、コバルトまたは白金
であることを特徴とする半導体回路の作製方法。 - 【請求項１６】請求項１乃至１５のいずれか一におい
て、前記レーザー照射は加熱と同時に行うことを特徴と
する半導体回路の作製方法。 - 【請求項１７】請求項１乃至１６のいずれか一におい
て、 前記照射により前記アモルファスシリコンを結晶化し、
結晶性シリコン膜とした後、 前記結晶性シリコン膜に燐を導入し、 前記結晶性シリコン膜を４５０℃以上の温度で２時間以
上熱アニールすることを特徴とする半導体回路作製方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000069375A JP3330923B2 (ja) | 1993-03-12 | 2000-03-13 | 半導体回路の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000069375A JP3330923B2 (ja) | 1993-03-12 | 2000-03-13 | 半導体回路の作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7900493A Division JP3359690B2 (ja) | 1993-03-12 | 1993-03-12 | 半導体回路の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299285A true JP2000299285A (ja) | 2000-10-24 |
| JP3330923B2 JP3330923B2 (ja) | 2002-10-07 |
Family
ID=18588265
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000069375A Expired - Fee Related JP3330923B2 (ja) | 1993-03-12 | 2000-03-13 | 半導体回路の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3330923B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE43450E1 (en) | 1994-09-29 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
-
2000
- 2000-03-13 JP JP2000069375A patent/JP3330923B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| USRE43450E1 (en) | 1994-09-29 | 2012-06-05 | Semiconductor Energy Laboratory Co., Ltd. | Method for fabricating semiconductor thin film |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3330923B2 (ja) | 2002-10-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5677549A (en) | Semiconductor device having a plurality of crystalline thin film transistors | |
| US5569610A (en) | Method of manufacturing multiple polysilicon TFTs with varying degrees of crystallinity | |
| US5595923A (en) | Method of forming a thin film transistor | |
| US5858823A (en) | Semiconductor circuit for electro-optical device and method of manufacturing the same | |
| US6169292B1 (en) | Thin film type monolithic semiconductor device | |
| JP3637069B2 (ja) | 半導体装置の作製方法 | |
| JP3359689B2 (ja) | 半導体回路およびその作製方法 | |
| JP3369244B2 (ja) | 薄膜トランジスタ | |
| JP3359690B2 (ja) | 半導体回路の作製方法 | |
| JP3431682B2 (ja) | 半導体回路の作製方法 | |
| JP3431681B2 (ja) | 半導体回路の作製方法 | |
| JP3359691B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3238581B2 (ja) | 半導体回路 | |
| JP3330923B2 (ja) | 半導体回路の作製方法 | |
| JP3330922B2 (ja) | 半導体回路の作製方法 | |
| JP3431903B2 (ja) | 半導体回路及び半導体装置 | |
| JP2000277746A (ja) | 半導体回路の作製方法 | |
| JP3316201B2 (ja) | 半導体回路 | |
| JP3238684B2 (ja) | 半導体回路の作製方法 | |
| JP3431902B2 (ja) | 半導体回路の作製方法 | |
| JP3369530B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2000269516A (ja) | 半導体装置の作製方法 | |
| JP2003203922A (ja) | 半導体装置およびその製造方法 | |
| JP2000269502A (ja) | 半導体装置 | |
| JP2000269517A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |