JP2000293359A - 大小比較方法および装置 - Google Patents

Abstract

(57)【要約】 【課題】 回路規模が小さく演算時間の短い大小比較方
法と大小比較装置を提供する。 【解決手段】 ２つのｎビットの２進数Ａ，Ｂの大小比
較を行う際に、ビット０（最下位ビット）からビット
（ｋ−１）までのビット範囲で、２進数Ａから２進数Ｂ
を減算した場合のキャリー伝播の検出を行う、つまり２
進数Ａと２進数Ｂのビット反転と最下位ビットの桁位置
における値“１”とを加えた場合に発生するビット（ｋ
−１）のキャリーを検出し出力するキャリー検出手段１
０と、最上位ビットからＫビットの範囲で、下位方向へ
順次ビットの大小比較を行う大小検出手段２０と、大小
検出手段２０の出力とキャリー検出手段１０の出力から
２進数ＡとＢの大小関係を判定する判定手段３０を備え
ている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、２つの２進数の大
小比較方法および装置に関するものである。

【０００２】

【従来の技術】従来の大小比較方法としては、比較する
２つの２進数Ａ，Ｂの減算（Ａ−Ｂ）を行った場合のキ
ャリー伝播を検出することにより、上記２つの２進数の
大小関係を判定する方法がある。この方法は、例えば、
特開平６−２５０８２１号公報に示されている。この特
開平６−２５０８２１号公報に記載の従来例では、キャ
リー伝播により最上位ビットのキャリーを検出したらＡ
大なりＢと判定している。

【０００３】また、比較する２つの２進数の各ビット毎
の大小関係を検出し、その検出結果を元に上記２つの２
進数の大小関係を判定する方法がある。この方法は、例
えば、特開平１０−１５４０６６号公報に示されてい
る。この特開平１０−１５４０６６号公報に記載の従来
例では、最上位ビットのビットの比較を行い、大小関係
が検出できなければ１ビット下位のビットで比較を行
う、というように順次各ビットの比較を最下位ビットま
で行うことにより２つの２進数の大小関係を判定してい
る。

【０００４】

【発明が解決しようとする課題】しかしながら、特開平
６−２５０８２１号公報に記載の従来例では、検出する
データのビット幅が大きくなればなるほど最下位ビット
から最上位ビットまでのキャリー伝播にかかる遅延が大
きくなるし、その遅延を縮小するために回路の並列化を
進めれば回路規模が大きくなるという問題点を有してい
た。

【０００５】一方、特開平１０−１５４０６６号公報に
記載の従来例でも同様のことが言え、検出するデータの
ビット幅が大きくなればなるほど最上位ビットから最下
位ビットまでの情報伝播にかかる遅延が大きくなるし、
その遅延を縮小するために回路の並列化を進めれば回路
規模が大きくなるという問題点を有していた。

【０００６】本発明は、上記問題点を解決するもので、
回路規模が小さく演算時間の短い大小比較方法と大小比
較装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明の大小比較方法お
よび装置は、２つの２進数Ａ，Ｂの大小比較を行う際
に、最上位ビットからは下位の方向へ順次ビットの大小
比較を行い、最下位ビットから上位の方向へ上記２進数
Ａから上記２進数Ｂを減算した場合のキャリー伝播の検
出を行い、上記大小比較結果と上記キャリー伝播結果か
ら上記２進数ＡとＢの大小関係を判定することにより、
回路規模を小さく、かつ演算時間を短くする。

【０００８】具体的には、本発明の大小比較方法は、２
つのｎビット（ｎは正の整数）の２進数Ａ，Ｂの大小比
較を行う際に、ビット０（最下位ビット）からビット
（ｋ−１）（ｋは正の整数，０＜ｋ＜ｎ）までのビット
範囲で、２進数Ａから２進数Ｂを減算した場合のキャリ
ー伝播を検出し、つまり２進数Ａと２進数Ｂのビット反
転と最下位ビットの桁位置における値“１”とを加えた
場合に発生するビット（ｋ−１）のキャリーを検出し、
ビットｋからビット（ｎ−１）（最上位ビット）までの
ビット範囲で、２進数Ａと２進数Ｂの大小関係を最上位
ビットから下位ビットの方向に検出し、大小関係の検出
結果とキャリーの検出結果から、２進数Ａと２進数Ｂの
大小関係を判定して出力することを特徴とする。

【０００９】これにより、最下位ビットからのキャリー
伝播検出と、最上位ビットから順次大小関係検出とを同
時に並列に実行することができ、演算時間を大幅に短縮
することができ、しかも回路規模の増加は小さく抑える
ことができる。なお、上記２進数Ａ，Ｂの上位ビットと
下位ビットの区分けは、大小比較とキャリー伝搬の各々
の処理時間を考慮して、両方の処理時間がほぼ等しくな
るように決定するのが好ましく、ちょうど真ん中で行う
必要はない。また、特に両方の処理時間がほぼ等しくな
るように決定する必要はない。どのように上位ビットと
下位ビットの区分けを設定しても、上記の大小比較とキ
ャリー伝搬を同時に並列に実行することで、大小比較と
キャリー伝搬の何れか片方のみを行う場合に比べて処理
時間の短縮を図ることができる。

【００１０】大小検出は２進数ＡとＢが２の補数表現さ
れる符号付き２進数であるとき、つぎのように行うこと
が好ましい。

【００１１】２進数Ａの最上位ビットである（ｎ−１）
ビットが正の符号を示し、２進数Ｂの最上位ビットであ
る（ｎ−１）ビットが負の符号を示す場合はＡ大なりＢ
と判定し、２進数Ａの最上位ビットである（ｎ−１）ビ
ットが負の符号を示し、２進数Ｂの最上位ビットである
（ｎ−１）ビットが正の符号を示す場合はＡ小なりＢと
判定し、それ以外の組合せでは大小関係未検出として１
ビット下位データでの大小関係検出に移行する。

【００１２】２進数Ａの（ｎ−２）ビットが値“１”を
示し、２進数Ｂの（ｎ−２）ビットが値“０”を示す場
合はＡ大なりＢと判定し、２進数Ａの（ｎ−２）ビット
が値“０”を示し、２進数Ｂの（ｎ−２）ビットが値
“１”を示す場合はＡ小なりＢと判定し、それ以外の組
合せでは大小関係未検出として１ビット下位データでの
大小関係検出に移行する。

【００１３】２進数Ａの（ｎ−３）ビットが値“１”を
示し、２進数Ｂの（ｎ−３）ビットが値“０”を示す場
合はＡ大なりＢと判定し、２進数Ａの（ｎ−３）ビット
が値“０”を示し、２進数Ｂの（ｎ−３）ビットが値
“１”を示す場合はＡ小なりＢと判定し、それ以外の組
合せでは大小関係未検出として１ビット下位データでの
大小関係検出に移行する。

【００１４】上記の大小関係検出をｋビットまで順次行
い、ｋビットでも大小関係を検出できない場合は大小関
係未検出と判定する。

【００１５】大小検出は２進数ＡとＢが符号無し２進数
であるとき、つぎのように行うことが好ましい。

【００１６】２進数Ａの最上位ビットである（ｎ−１）
ビットが値“１”を示し、２進数Ｂの最上位ビットであ
る（ｎ−１）ビットが値“０”を示す場合はＡ大なりＢ
と判定し、２進数Ａの最上位ビットである（ｎ−１）ビ
ットが値“０”を示し、２進数Ｂの最上位ビットである
（ｎ−１）ビットが値“１”を示す場合はＡ小なりＢと
判定し、それ以外の組合せでは大小関係未検出として１
ビット下位データでの大小関係検出に移行する。

【００１７】２進数Ａの（ｎ−２）ビットが値“１”を
示し、２進数Ｂの（ｎ−２）ビットが値“０”を示す場
合はＡ大なりＢと判定し、２進数Ａの（ｎ−２）ビット
が値“０”を示し、２進数Ｂの（ｎ−２）ビットが値
“１”を示す場合はＡ小なりＢと判定し、それ以外の組
合せでは大小関係未検出として１ビット下位データでの
大小関係検出に移行する。

【００１８】２進数Ａの（ｎ−３）ビットが値“１”を
示し、２進数Ｂの（ｎ−３）ビットが値“０”を示す場
合はＡ大なりＢと判定し、２進数Ａの（ｎ−３）ビット
が値“０”を示し、２進数Ｂの（ｎ−３）ビットが値
“１”を示す場合はＡ小なりＢと判定し、それ以外の組
合せでは大小関係未検出として１ビット下位データでの
大小関係検出に移行する。

【００１９】上記の大小関係検出をｋビットまで順次行
い、ｋビットでも大小関係を検出できない場合は大小関
係未検出と判定する。

【００２０】また、ビットｋからビット（ｎ−１）まで
のビット範囲で、２進数Ａ，Ｂの大小関係を検出する際
に、２進数Ａ，Ｂが２の補数表現される符号付き２進数
であればパッシブになり、符号無し２進数であればアク
ティブになる制御信号により、制御信号がパッシブであ
れば２進数Ａ，Ｂを２の補数表現として大小関係を検出
して出力し、制御信号がアクティブであれば２進数Ａ，
Ｂを符号無し２進数として大小関係を検出して出力する
ことが好ましい。

【００２１】さらに、２進数Ａ，Ｂの大小関係を判定す
る際に、ビットｋからビット（ｎ−１）までのビット範
囲での大小関係が検出されたらその大小関係を出力し、
大小関係が検出されなければキャリーの検出結果によ
り、キャリーが検出されればＡ大なりＢあるいはＡとＢ
は等しいと判定し、キャリーが検出されなければＡ小な
りＢと判定することが好ましい。

【００２２】また、ビット０からビット（ｋ−１）まで
のビット範囲で、２進数Ａと２進数Ｂのビット反転と最
下位ビットの桁位置における値“１”とを加えた場合に
発生するビット（ｋ−１）のキャリーを検出する際に、
２進数Ａと２進数Ｂがビット０からビット（ｋ−１）ま
でのビット範囲で各ビット毎に全く等しいデータである
ために、最下位ビットの桁位置に加えた値“１”がキャ
リー伝播の伝播元となり発生するビット（ｋ−１）の第
１のキャリーと、第１のキャリーが発生する場合も含め
て総ての発生するキャリーを含むビット（ｋ−１）の第
２のキャリーを検出し、ビットｋからビット（ｎ−１）
までのビット範囲での大小関係検出において大小関係が
検出されたらその大小関係を出力し、大小関係が検出さ
れなければキャリーの検出結果により、第１のキャリー
が検出されればＡとＢは等しいと判定し、第１のキャリ
ーが検出されずかつ第２のキャリーが検出されればＡ大
なりＢと判定し、第１のキャリーと第２のキャリーがと
もに検出されなければＡ小なりＢと判定することが好ま
しい。

【００２３】このことにより、Ａ大なりＢとＡ小なりＢ
とＡとＢは等しいという３つの状態を判定することがで
きるようになる。

【００２４】同じ効果を得るため、ビット０からビット
（ｋ−１）までのビット範囲で、２進数Ａと２進数Ｂの
ビット反転と最下位ビットの桁位置における値“１”と
を加えた場合に発生するビット（ｋ−１）のキャリーを
検出する際に、２進数Ａと２進数Ｂがビット０からビッ
ト（ｋ−１）までのビット範囲で各ビット毎に全く等し
いデータであるために、最下位ビットの桁位置に加えた
値“１”がキャリー伝播の伝播元となり発生するビット
（ｋ−１）の第１のキャリーと、第１のキャリーが発生
する場合以外で発生するキャリーを含むビット（ｋ−
１）の第２のキャリーを区別して検出し、ビットｋから
ビット（ｎ−１）までのビット範囲での大小関係検出に
おいて大小関係が検出されたらその大小関係を出力し、
大小関係が検出されなければキャリーの検出結果によ
り、第１のキャリーが検出されればＡとＢは等しいと判
定して出力し、第２のキャリーが検出されればＡ大なり
Ｂと判定して出力し、第１のキャリーと第２のキャリー
がともに検出されなければＡ小なりＢと判定して出力す
るようにしてもよい。

【００２５】本発明の大小比較装置は、２つのｎビット
の２進数Ａ，Ｂの大小比較を行う際に、ビット０（最下
位ビット）からビット（ｋ−１）までのビット範囲で、
２進数Ａから２進数Ｂを減算した場合のキャリー伝播の
検出を行う、つまり２進数Ａと２進数Ｂのビット反転と
最下位ビットの桁位置における値“１”とを加えた場合
に発生するビット（ｋ−１）のキャリーを検出し出力す
るキャリー検出手段と、最上位ビットからＫビットの範
囲で、下位方向へ順次ビットの大小比較を行う大小検出
手段と、大小検出手段の出力とキャリー検出手段の出力
から２進数ＡとＢの大小関係を判定する判定手段を備え
ていることを特徴とする。

【００２６】これにより、最下位ビットからのキャリー
伝播検出と、最上位ビットから順次大小関係検出を同時
に並列に実行することができ、演算時間を大幅に短縮す
ることができ、しかも回路規模の増加は小さく抑えるこ
とができる。なお、上記２進数Ａ，Ｂの上位ビットと下
位ビットの区分けは、大小比較とキャリー伝搬の各々の
処理時間を考慮して、両方の処理時間がほぼ等しくなる
ように決定するのが好ましく、ちょうど真ん中で行う必
要はない。また、特に両方の処理時間がほぼ等しくなる
ように決定する必要はない。どのように上位ビットと下
位ビットの区分けを設定しても、上記の大小比較とキャ
リー伝搬を同時に並列に実行することで、大小比較とキ
ャリー伝搬の何れか片方のみを行う場合に比べて処理時
間の短縮を図ることができる。

【００２７】上記の大小検出手段は、ビットｋからビッ
ト（ｎ−１）（最上位ビット）までのビット範囲で、２
進数Ａと２進数Ｂの大小関係を検出し、Ａ大なりＢの場
合にアクティブになるＡ＞Ｂ検出信号と、Ａ小なりＢの
場合にアクティブになるＡ＜Ｂ検出信号とを出力し、２
進数Ａと２進数Ｂの大小関係が検出できなければＡ＞Ｂ
検出信号とＡ＜Ｂ検出信号が両方ともパッシブになるよ
うに構成されていることが好ましい。

【００２８】また、判定手段は、大小検出手段の出力と
キャリー検出手段の出力から、２進数Ａと２進数Ｂの大
小関係を判定し、Ａ大なりＢあるいはＡとＢが等しい場
合にパッシブになり、Ａ小なりＢの場合にアクティブに
なる大小比較判定信号を出力するように構成されている
ことが好ましい。

【００２９】大小検出手段の内部構成は２進数ＡとＢが
２の補数表現される符号付き２進数であるとき、つぎの
ように構成されていることが好ましい。

【００３０】２つのｎビットの２進数Ａ，Ｂが２の補数
表現される符号付き２進数であるとき、２進数Ａの最上
位ビットである（ｎ−１）ビットが正の符号を示し、２
進数Ｂの最上位ビットである（ｎ−１）ビットが負の符
号を示す場合はＡ大なりＢと判定してＡ＞Ｂ検出信号を
アクティブにして出力し、２進数Ａの最上位ビットであ
る（ｎ−１）ビットが負の符号を示し、２進数Ｂの最上
位ビットである（ｎ−１）ビットが正の符号を示す場合
はＡ小なりＢと判定してＡ＜Ｂ検出信号をアクティブに
して出力し、それ以外の組合せでは大小関係未検出とし
て１ビット下位データでの大小関係検出に移行する。

【００３１】２進数Ａの（ｎ−２）ビットが値“１”を
示し、２進数Ｂの（ｎ−２）ビットが値“０”を示す場
合はＡ大なりＢと判定してＡ＞Ｂ検出信号をアクティブ
にして出力し、２進数Ａの（ｎ−２）ビットが値“０”
を示し、２進数Ｂの（ｎ−２）ビットが値“１”を示す
場合はＡ小なりＢと判定してＡ＜Ｂ検出信号をアクティ
ブにして出力し、それ以外の組合せでは大小関係未検出
として１ビット下位データでの大小関係検出に移行す
る。

【００３２】２進数Ａの（ｎ−３）ビットが値“１”を
示し、２進数Ｂの（ｎ−３）ビットが値“０”を示す場
合はＡ大なりＢと判定してＡ＞Ｂ検出信号をアクティブ
にして出力し、２進数Ａの（ｎ−３）ビットが値“０”
を示し、２進数Ｂの（ｎ−３）ビットが値“１”を示す
場合はＡ小なりＢと判定してＡ＜Ｂ検出信号をアクティ
ブにして出力し、それ以外の組合せでは大小関係未検出
として１ビット下位データでの大小関係検出に移行す
る。

【００３３】上記の大小関係検出をｋビットまで順次行
い、ｋビットでも大小関係を検出できない場合は大小関
係未検出と判定してＡ＞Ｂ検出信号とＡ＜Ｂ検出信号と
をともにパッシブにして出力する。

【００３４】また、大小検出手段の内部構成は２進数Ａ
とＢが符号無し２進数であるとき、つぎのように構成さ
れていることが好ましい。

【００３５】２つのｎビットの２進数Ａ，Ｂが符号無し
２進数であるとき、２進数Ａの最上位ビットである（ｎ
−１）ビットが値“１”を示し、２進数Ｂの最上位ビッ
トである（ｎ−１）ビットが値“０”を示す場合はＡ大
なりＢと判定してＡ＞Ｂ検出信号をアクティブにして出
力し、２進数Ａの最上位ビットである（ｎ−１）ビット
が値“０”を示し、２進数Ｂの最上位ビットである（ｎ
−１）ビットが値“１”を示す場合はＡ小なりＢと判定
してＡ＜Ｂ検出信号をアクティブにして出力し、それ以
外の組合せでは大小関係未検出として１ビット下位デー
タでの大小関係検出に移行する。

【００３６】２進数Ａの（ｎ−２）ビットが値“１”を
示し、２進数Ｂの（ｎ−２）ビットが値“０”を示す場
合はＡ大なりＢと判定してＡ＞Ｂ検出信号をアクティブ
にして出力し、２進数Ａの（ｎ−２）ビットが値“０”
を示し、２進数Ｂの（ｎ−２）ビットが値“１”を示す
場合はＡ小なりＢと判定してＡ＜Ｂ検出信号をアクティ
ブにして出力し、それ以外の組合せでは大小関係未検出
として１ビット下位データでの大小関係検出に移行す
る。

【００３７】２進数Ａの（ｎ−３）ビットが値“１”を
示し、２進数Ｂの（ｎ−３）ビットが値“０”を示す場
合はＡ大なりＢと判定してＡ＞Ｂ検出信号をアクティブ
にして出力し、２進数Ａの（ｎ−３）ビットが値“０”
を示し、２進数Ｂの（ｎ−３）ビットが値“１”を示す
場合はＡ小なりＢと判定してＡ＜Ｂ検出信号をアクティ
ブにして出力し、それ以外の組合せでは大小関係未検出
として１ビット下位データでの大小関係検出に移行す
る。

【００３８】上記の大小関係検出をｋビットまで順次行
い、ｋビットでも大小関係を検出できない場合は大小関
係未検出と判定してＡ＞Ｂ検出信号とＡ＜Ｂ検出信号と
をともにパッシブにして出力する。

【００３９】さらに、２進数Ａ，Ｂが２の補数表現され
る符号付き２進数であればパッシブになり、符号無し２
進数であればアクティブになる制御信号により、２進数
Ａ，Ｂの最上位ビットであるビット（ｎ−１）のデータ
を入れ替える手段を備えるように構成することが好まし
い。

【００４０】このことにより、２の補数表現の２進数と
符号無し２進数の両方に対応できる大小比較装置が得ら
れる。

【００４１】またつぎのように構成しても同様の効果が
得られる。２進数Ａ，Ｂが２の補数表現される符号付き
２進数であればパッシブになり、符号無し２進数であれ
ばアクティブになる制御信号により、２進数Ａの（ｎ−
１）ビットが値“１”を示し、２進数Ｂの（ｎ−１）ビ
ットが値“０”を示す場合にアクティブとなる信号と、
２進数Ａの（ｎ−１）ビットが値“０”を示し、２進数
Ｂの（ｎ−１）ビットが値“１”を示す場合にアクティ
ブとなる信号とを入れ替えて出力する手段を備えるよう
に構成する。

【００４２】また、判定手段は、大小検出手段の出力で
あるＡ＜Ｂ検出信号がアクティブの時はアクティブにな
り、Ａ＞Ｂ検出信号がアクティブの時はパッシブにな
り、Ａ＜Ｂ検出信号とＡ＞Ｂ検出信号がともにパッシブ
の時はキャリー検出手段の出力がパッシブであればアク
ティブになり、キャリー検出手段の出力がアクティブで
あればパッシブになる大小比較判定信号を出力するよう
に構成されていることが好ましい。

【００４３】ここで、キャリー検出手段は、２進数Ａと
２進数Ｂがビット０からビット（ｋ−１）までのビット
範囲で各ビット毎に全く等しいデータであるために、最
下位ビットの桁位置に加えた値“１”がキャリー伝播の
伝播元となり発生するビット（ｋ−１）の第１のキャリ
ーと、第１のキャリーが発生する場合も含めて総ての発
生するキャリーを含むビット（ｋ−１）の第２のキャリ
ーとを検出して出力するように構成されていることが好
ましい。

【００４４】このとき、判定手段は、大小検出手段にお
いて大小関係が検出されたらその大小関係を出力し、大
小関係が検出されない時は、キャリー検出手段の出力で
ある第１のキャリーが検出されればＡとＢは等しいと判
定してかつそのときアクティブになるＡ＝Ｂ判定信号を
出力し、第１のキャリーが検出されずかつ第２のキャリ
ーが検出されればＡ大なりＢと判定してかつそのときア
クティブになるＡ＞Ｂ判定信号を出力し、第１のキャリ
ーと第２のキャリーがともに検出されなければＡ小なり
Ｂと判定してかつそのときアクティブとなるＡ＜Ｂ判定
信号を出力するように構成されていることが好ましい。

【００４５】このことにより、Ａ大なりＢとＡ小なりＢ
とＡとＢは等しいという３つの状態を判定することがで
きるようになる。

【００４６】同じ効果を得るため、キャリー検出手段
は、２進数Ａと２進数Ｂがビット０からビット（ｋ−
１）までのビット範囲で各ビット毎に全く等しいデータ
であるために、最下位ビットの桁位置に加えた値“１”
がキャリー伝播の伝播元となり発生するビット（ｋ−
１）の第１のキャリーと、第１のキャリーが発生する場
合以外で発生するキャリーを含むビット（ｋ−１）の第
２のキャリーとを検出して出力するように構成してもよ
い。

【００４７】このとき、判定手段は、大小関係検出にお
いて大小関係が検出されたらその大小関係を出力し、大
小関係が検出されない時は、キャリー検出手段の出力で
ある第１のキャリーが検出されればＡとＢは等しいと判
定してかつそのときアクティブになるＡ＝Ｂ判定信号を
出力し、第２のキャリーが検出されればＡ大なりＢと判
定してかつそのときアクティブになるＡ＞Ｂ判定信号を
出力し、第１のキャリーと第２のキャリーがともに検出
されなければＡ小なりＢと判定してかつそのときアクテ
ィブとなるＡ＜Ｂ判定信号を出力するように構成されて
いることが好ましい。

【００４８】

【発明の実施の形態】〔第１の実施の形態〕以下、本発
明の第１の実施の形態について、図面を参照しながら説
明する。

【００４９】図１は本発明の第１の実施の形態における
大小比較装置の構成を示すブロック図である。図１にお
いて、値Ａ（０），Ａ（１），…，Ａ（７），Ｂ
（０），Ｂ（１），…，Ｂ（７）は、比較する２つの８
ビット幅の２進数Ａ，Ｂのビット０〜７の値を示し、そ
のうちＡ（７），Ｂ（７）がそれぞれ最上位ビットの値
を示す。

【００５０】キャリー検出手段１０は、ビット０からビ
ット３までの範囲で、２進数Ａと２進数Ｂのビット反転
とビット０における値“１”を加えた場合に生じるビッ
ト３のキャリーを検出する。大小検出手段２０は、ビッ
ト４からビット７までの範囲で、２進数Ａと２進数Ｂの
大小関係を検出する。判定手段３０は、キャリー検出手
段１０の出力と大小検出手段２０の出力とから、２進数
Ａと２進数Ｂの大小関係を判定して出力する。

【００５１】なお、図中の制御信号ＣＮＴは、２進数
Ａ，Ｂが２の補数表現される数ならばパッシブであり、
符号無し２進数ならばアクティブである制御信号であ
る。

【００５２】以上のように構成された大小比較装置につ
いて、その動作を説明する。

【００５３】キャリー検出手段１０は、ビット０からビ
ット３までの範囲で、２進数Ａと２進数Ｂのビット反転
とビット０における値“１”を加えた場合に生じるビッ
ト３のキャリーを検出し、ビット３のキャリー信号Ｃ
（３）として出力する。

【００５４】一方、大小検出手段２０は、ビット４から
ビット７までの範囲で、２進数Ａと２進数Ｂの大小比較
を行い、Ａ大なりＢならばビット４のＡ＞Ｂ検出信号Ｂ
Ｇ（４）をアクティブにし、Ａ小なりＢならばビット４
のＡ＜Ｂ検出信号ＳＬ（４）をアクティブにし、Ａ大な
りＢの状態とＡ小なりＢの状態の両方とも検出できなけ
ればビット４のＡ＞Ｂ検出信号ＢＧ（４）とビット４の
Ａ＜Ｂ検出信号ＳＬ（４）の両方をパッシブにする。

【００５５】判定手段３０は、ビット３のキャリー信号
Ｃ（３）とビット４のＡ＞Ｂ検出信号ＢＧ（４）とビッ
ト４のＡ＜Ｂ検出信号ＳＬ（４）から、２進数Ａと２進
数Ｂの大小関係を判定して大小比較判定信号ＪＧとして
出力する。

【００５６】その際の判定手段３０から出力される大小
比較判定信号ＪＧは、ビット４のＡ＜Ｂ検出信号ＳＬ
（４）がアクティブの時はアクティブになり、ビット４
のＡ＞Ｂ検出信号ＢＧ（４）がアクティブの時はパッシ
ブになり、ビット４のＡ＜Ｂ検出信号ＳＬ（４）とビッ
ト４のＡ＞Ｂ検出信号ＢＧ（４）がともにパッシブの時
はビット３のキャリー信号Ｃ（３）がパッシブであれば
アクティブになり、ビット３のキャリー信号Ｃ（３）が
アクティブであればパッシブになる。

【００５７】以上のようにして出力される大小比較判定
信号ＪＧは、Ａ大なりＢあるいはＡとＢが等しければパ
ッシブになり、Ａ小なりＢならばアクティブになり、２
進数Ａと２進数Ｂの大小関係を示す。

【００５８】このようにして、２進数Ａと２進数Ｂの大
小比較を行う際に、最下位ビットから上位の方向へはキ
ャリー伝播を検出し、最上位ビットから下位の方向へは
大小関係の情報を検出することにより、２種類の処理を
並行して実行することができ、演算時間を大幅に削減す
ることができ、しかも回路規模としては小さいものでよ
い。

【００５９】以下では、本実施の形態における構成要素
の内部構成と動作の詳細について、さらに図２から図１
１までの各図を参照しながら説明する。

【００６０】図２は図１中のキャリー検出手段１０の内
部構成を示すブロック図である。このキャリー検出手段
１０は、８ビットのうちの下位４ビット分のキャリー検
出を行うので、最下位ビット用の１個のキャリー検出要
素１００（０）とそれ以外の上位ビット用の３個のキャ
リー検出要素１０１（１），１０１（２），１０１
（３）とで構成される。

【００６１】キャリー検出要素１００（０）は、２進数
Ａ，Ｂのビット０の値Ａ（０），Ｂ（０）が入力され、
ビット０のキャリー信号Ｃ（０）を出力する。

【００６２】キャリー検出要素１０１（１）は、２進数
Ａ，Ｂのビット１の値Ａ（１），Ｂ（１）とビット０の
キャリー信号Ｃ（０）とが入力され、ビット１のキャリ
ー信号Ｃ（１）を出力する。

【００６３】キャリー検出要素１０１（２）は、２進数
Ａ，Ｂのビット２の値Ａ（２），Ｂ（２）とビット１の
キャリー信号Ｃ（１）とが入力され、ビット２のキャリ
ー信号Ｃ（２）を出力する。

【００６４】キャリー検出要素１０１（３）は、２進数
Ａ，Ｂのビット３の値Ａ（３），Ｂ（３）とビット２の
キャリー信号Ｃ（２）とが入力され、ビット３のキャリ
ー信号Ｃ（３）を出力する。

【００６５】上記図２のキャリー検出手段１０の構成
で、遅延が最もクリティカルになるのは最下位ビットか
らキャリーが伝播してビット３のキャリー信号Ｃ（３）
がアクティブになるときである。

【００６６】図３は図２中のキャリー検出要素１００
（０）の回路図である。このキャリー検出要素１００
（０）は、アンド回路１００１とノット回路１００２と
で構成されている。

【００６７】このキャリー検出要素１００（０）では、
２進数Ａのビット０の値Ａ（０）が値“１”で、かつ２
進数Ｂのビット０の値Ｂ（０）が値“０”ならば、ビッ
ト０のキャリー信号Ｃ（０）がアクティブになりキャリ
ーが発生する。また、２進数Ａのビット０の値Ａ（０）
が値“１”で、かつ２進数Ｂのビット０の値Ｂ（０）が
値“１”がならば、ビット０のキャリー信号Ｃ（０）が
アクティブになりキャリーが発生する。さらに、２進数
Ａのビット０の値Ａ（０）が値“０”で、かつ２進数Ｂ
のビット０の値Ｂ（０）が値“０”がならば、ビット０
のキャリー信号Ｃ（０）がアクティブになりキャリーが
発生する。また、２進数Ａのビット０の値Ａ（０）が値
“０”で、かつ２進数Ｂのビット０の値Ｂ（０）が値
“１”がならば、ビット０のキャリー信号Ｃ（０）がパ
ッシブになりキャリーが発生しない。

【００６８】この回路は、ビット０の桁位置に値“１”
を加える場合を想定するので、後述の上位のビットのキ
ャリー検出要素１０１（１），１０１（２），１０１
（３）の回路に比べ簡略化されている。

【００６９】図４は図２中のキャリー検出要素１０１
（ｉ）（ただし、ｉ＝１，２，３）の回路図である。こ
のキャリー検出要素１０１（ｉ）は、アンド回路１０１
１，１０１２，１０１３とオア回路１０１４とで構成さ
れている。

【００７０】このキャリー検出要素１０１（ｉ）では、
２進数Ａのビットｉの値Ａ（ｉ）が値“１”で、かつ２
進数Ｂのビットｉの値Ｂ（ｉ）が値“０”ならば、ビッ
トｉのキャリー信号Ｃ（ｉ）がアクティブになりキャリ
ーが発生する。また、２進数Ａのビットｉの値Ａ（ｉ）
が値“０”で、かつ２進数Ｂのビットｉの値Ｂ（ｉ）が
値“１”でない時に、下位ビットからのキャリー入力で
あるキャリー信号Ｃ（ｉ−１）がアクティブであれば、
キャリー信号Ｃ（ｉ）がアクティブになりキャリーが発
生する。それ以外では、キャリー信号Ｃ（ｉ）はパッシ
ブになりキャリーが発生しない。

【００７１】容易に想像が付くように、図２中のキャリ
ー検出要素１００（０）を図４に示したキャリー検出要
素１０１（ｉ）（ただし、ｉ＝０）に置き換えてキャリ
ー入力に値“１”を入力するように構成しても構わな
い。

【００７２】図５は大小検出手段２０の構成を示すブロ
ック図である。この大小検出手段２０は、８ビットのう
ちの上位４ビット分の大小検出を行うので、最上位ビッ
ト用の１個の大小検出要素２００（７）とそれ以外の下
位ビット用の３個の大小検出要素２０１（６），２０１
（５），２０１（４）とで構成される。

【００７３】大小検出要素２００（７）は、２進数Ａ，
Ｂのビット７の値Ａ（７），Ｂ（７）が入力され、ビッ
ト７のＡ＞Ｂ検出信号ＢＧ（７）およびＡ＜Ｂ検出信号
ＳＬ（７）を出力する。

【００７４】大小検出要素２０６（６）は、２進数Ａ，
Ｂのビット６の値Ａ（６），Ｂ（６）とビット７のＡ＞
Ｂ検出信号ＢＧ（７）およびＡ＜Ｂ検出信号ＳＬ（７）
が入力され、ビット６のＡ＞Ｂ検出信号ＢＧ（６）およ
びＡ＜Ｂ検出信号ＳＬ（６）を出力する。

【００７５】大小検出要素２０６（５）は、２進数Ａ，
Ｂのビット５の値Ａ（５），Ｂ（５）とビット６のＡ＞
Ｂ検出信号ＢＧ（６）およびＡ＜Ｂ検出信号ＳＬ（６）
が入力され、ビット５のＡ＞Ｂ検出信号ＢＧ（５）およ
びＡ＜Ｂ検出信号ＳＬ（５）を出力する。

【００７６】大小検出要素２０６（４）は、２進数Ａ，
Ｂのビット４の値Ａ（４），Ｂ（４）とビット５のＡ＞
Ｂ検出信号ＢＧ（５）およびＡ＜Ｂ検出信号ＳＬ（５）
が入力され、ビット４のＡ＞Ｂ検出信号ＢＧ（４）およ
びＡ＜Ｂ検出信号ＳＬ（４）を出力する。

【００７７】上記図５の大小検出手段２０の構成で、遅
延が最もクリティカルになるのは最上位ビットから大小
関係検出の情報が伝播し、ビット４から出力されるＡ＞
Ｂ検出信号ＢＧ（４）とＡ＜Ｂ検出信号ＳＬ（４）が確
定するまでであることが分かる。

【００７８】図６は２進数Ａと２進数Ｂが２の補数表現
される符号付き２進数である場合の図５中の大小検出要
素２００（７）の回路図である。この大小検出要素２０
０（７）は、アンド回路２００１，２００２で構成され
ている。ここで、２進数Ａと２進数Ｂは、符号付き２進
数である場合、最上位ビットである符号ビットは正数の
場合は値“０”をとり、負数の場合は値“１”をとる。

【００７９】この大小検出回路２００（７）では、２進
数Ａのビット７の値Ａ（７）が値“０”で、かつ２進数
Ｂのビット７の値Ｂ（７）が値“１”ならば、Ａ＞Ｂ検
出信号ＢＧ（７）がアクティブになり、さらに２進数Ａ
のビット７の値Ａ（７）が値“１”で、かつ２進数Ｂの
ビット７の値Ｂ（７）が値０ならば、Ａ＜Ｂ検出信号Ｓ
Ｌ（７）がアクティブになり、それ以外ではＡ＞Ｂ検出
信号ＢＧ（７）とＡ＜Ｂ検出信号ＳＬ（７）はともにパ
ッシブになる。

【００８０】図７は図５中の大小検出要素２０１（ｉ）
（ただし、ｉ＝６，５，４）の回路図である。この大小
検出要素２０１（ｉ）は、アンド回路２０１１，２０１
２，２０１３とオア回路２０１４，２０１５とで構成さ
れている。

【００８１】この大小検出要素２０１（ｉ）では、１ビ
ット上位からのＡ＜Ｂ検出信号ＳＬ（ｉ＋１）がアクテ
ィブならば、Ａ＜Ｂ検出信号ＳＬ（ｉ）はアクティブに
なり、さらに１ビット上位からのＡ＞Ｂ検出信号ＢＧ
（ｉ＋１）がパッシブであり、かつ２進数Ａのビットｉ
の値Ａ（ｉ）が値“０”で、かつ２進数Ｂのビットｉの
値Ｂ（ｉ）が値“１”ならば、Ａ＜Ｂ検出信号ＳＬ
（ｉ）はアクティブになる。また、１ビット上位からの
Ａ＞Ｂ検出信号ＢＧ（ｉ＋１）がアクティブならば、Ａ
＞Ｂ検出信号ＢＧ（ｉ）はアクティブになり、さらに２
進数Ａのビットｉの値Ａ（ｉ）が値“１”で、かつ２進
数Ｂのビットｉの値Ｂ（ｉ）が値“０”ならば、Ａ＞Ｂ
検出信号ＢＧ（ｉ）はアクティブになる。

【００８２】以上のことから、Ａ＞Ｂ検出信号ＢＧ
（ｉ）はビットｉより上位で既にＡ大なりＢの状態が検
出された場合にアクティブになり、Ａ＜Ｂ検出信号ＳＬ
（ｉ）はビットｉより上位においてＡ小なりＢの状態が
Ａ大なりＢの状態検出よりも早く検出された場合（つま
り、Ａ大なりＢが検出されたビットより上位のビットで
Ａ小なりＢが検出された場合）にアクティブになる。

【００８３】図８は図２中の判定手段３０の回路図であ
る。この判定手段３０は、アンド回路３０１とオア回路
３０２とで構成されている。

【００８４】この判定手段３０では、大小検出手段２０
の出力であるビット４のＡ＜Ｂ検出信号ＳＬ（４）がア
クティブならば、大小比較判定信号ＪＧがアクティブに
なり、さらにビット４のＡ＞Ｂ検出信号ＢＧ（４）がパ
ッシブであり、かつキャリー検出手段１０の出力である
ビット３のキャリー信号Ｃ（３）がパッシブであれば、
大小比較判定信号ＪＧがアクティブになる。

【００８５】以上のことから、ビット４のＡ＜Ｂ検出信
号ＳＬ（４）がアクティブであれば、大小比較判定信号
ＪＧがアクティブになり、ビット４のＡ＞Ｂ検出信号Ｂ
Ｇ（４）がアクティブであれば、ビット４のＡ＜Ｂ検出
信号ＳＬ（４）は必ずパッシブになり、大小比較判定信
号ＪＧがパッシブになる。つまり、大小検出手段２０に
おいて、２進数Ａと２進数Ｂの大小関係が検出されれ
ば、その結果が出力される。

【００８６】また、ビット４のＡ＜Ｂ検出信号ＳＬ
（４）とＡ＞Ｂ検出信号ＢＧ（４）がともにパッシブの
時は、ビット３のキャリー信号Ｃ（３）がアクティブで
あれば、大小比較判定信号ＪＧがパッシブになり、ビッ
ト３のキャリー信号Ｃ（３）がパッシブであれば、大小
比較判定信号ＪＧがアクティブになる。つまり、大小検
出手段２０において２進数Ａと２進数Ｂの大小関係が検
出されなければ、キャリー検出手段１０の出力であるビ
ット３のキャリー信号Ｃ（３）で最終的に大小関係が決
まる。

【００８７】図９は２進数Ａと２進数Ｂが符号無し２進
数である場合の図５中の大小検出要素２００（７）の回
路図である。この大小検出要素２００（７）は、図６と
同様に、アンド回路２００１，２００２で構成されてい
る。図６との違いは、Ａ＞Ｂ検出信号ＢＧ（７）とＡ＜
Ｂ検出信号ＳＬ（７）を取り出す位置が入れ替わったこ
とである。

【００８８】この大小検出回路２００（７）では、２進
数Ａのビット７の値Ａ（７）が値“１”で、かつ２進数
Ｂのビット７の値Ｂ（７）が値“０”ならば、Ａ＞Ｂ検
出信号ＢＧ（７）がアクティブになり、さらに２進数Ａ
のビット７の値Ａ（７）が値“０”で、かつ２進数Ｂの
ビット７の値Ｂ（７）が値“１”ならば、Ａ＜Ｂ検出信
号ＳＬ（７）がアクティブになり、それ以外ではＡ＞Ｂ
検出信号ＢＧ（７）かつＡ＜Ｂ検出信号ＳＬ（７）はパ
ッシブになる。

【００８９】なお、２進数Ａと２進数Ｂが符号無し２進
数である場合の図５中の大小検出要素２０１（ｉ）（た
だし、ｉ＝６，５，４）については、図７と同じであ
る。

【００９０】図６と図９から、２進数Ａと２進数Ｂが２
の補数表現される符号付き２進数である場合と２進数Ａ
と２進数Ｂが符号無し２進数である場合とで、図５中の
大小検出要素２００（７）の回路は、ビット７のＡ＞Ｂ
検出信号ＢＧ（７）の生成回路と、ビット７のＡ＜Ｂ検
出信号ＳＬ（７）の生成回路が対称関係にあることが分
かる。

【００９１】そこで、２進数Ａの最上位ビットであるビ
ット７の値Ａ（７）と２進数Ｂの最上位ビットであるビ
ット７の値Ｂ（７）とを入れ替える機能か、もしくはＡ
＞Ｂ検出信号ＢＧ（７）とＡ＜Ｂ検出信号ＳＬ（７）と
を入れ替える機能のいずれかを備えれば、２の補数表現
される符号付き２進数と符号無し２進数との両方に同時
に対応できる。

【００９２】図１０は、２進数Ａ，Ｂが２の補数表現さ
れる符号付き２進数であればパッシブになり、２進数
Ａ，Ｂが符号無し２進数であればアクティブになる制御
信号ＣＮＴにより、２進数Ａ，Ｂの最上位ビットである
ビット７の値Ａ（７），Ｂ（７）のデータを入れ替える
手段を備えた大小検出手段２１の構成を示すブロック図
を示す。図１０において、制御信号ＣＮＴによって切り
替えが行われるマルチプレクサ２０２，２０３が２進数
Ａ，Ｂの最上位ビットであるビット７の値Ａ（７），Ｂ
（７）のデータを入れ替える手段を構成している。その
他は図５と同じである。

【００９３】図１１は、上記の制御信号ＣＮＴにより、
Ａ＞Ｂ検出信号ＢＧ（７）とＡ＜Ｂ検出信号ＳＬ（７）
のを入れ替える手段を備えた大小関係検出手段２２の構
成を示すブロック図である。図１１において、制御信号
ＣＮＴによって切り替えが行われるマルチプレクサ２０
４，２０５がＡ＞Ｂ検出信号ＢＧ（７）とＡ＜Ｂ検出信
号ＳＬ（７）のを入れ替える手段を構成している。その
他は図５と同じである。

【００９４】以上の図１０または図１１の構成を採用す
ることにより、２の補数表現の２進数と符号無し２進数
の両方に対応できる大小比較装置が得られる。

【００９５】以上のように、第１の実施の形態によれ
ば、キャリー検出手段１０と大小検出手段２０，２１ま
たは２２と判定手段３０とを備えることにより、２進数
Ａと２進数Ｂの大小比較を行う際に、最下位ビットから
上位の方向へはキャリー伝播を検出し、最上位ビットか
ら下位の方向へは大小関係の情報を検出することによ
り、並行して処理を実行することができ、演算時間を大
幅に削減することができ、しかも回路規模は小さく抑え
ることができる。

【００９６】また、本実施の形態では、キャリー検出手
段１０と大小検出手段２０，２１または２２は、１桁ず
つ情報が伝播して行く構成で示したが、キャリールック
アヘッド構成のように検出回路を並列化することによ
り、さらに高速化することも可能である。ただし、この
ときは並列化のために、多少回路規模が増加する。

【００９７】〔第２の実施の形態〕以下本発明の第２の
実施の形態について説明する。

【００９８】図１２は本発明の第２の実施の形態におけ
る大小比較装置の構成を示すブロック図である。図１２
において、Ａ（０），Ａ（１），…，Ａ（７），Ｂ
（０），Ｂ（１），…，Ｂ（７）は、比較する２つの８
ビット幅の２進数Ａ，Ｂのビット０〜７の値を示し、そ
のうちＡ（７），Ｂ（７）がそれぞれ最上位ビットの値
を示す。

【００９９】キャリー検出手段１１は、ビット０からビ
ット３までの範囲で、２進数Ａと２進数Ｂのビット反転
とビット０に値“１”を加えた場合に生じるビット３の
キャリーを検出する。大小検出手段２０は、ビット４か
らビット７までの範囲で、２進数Ａと２進数Ｂの大小関
係を検出する。判定手段３１は、キャリー検出手段１１
の出力と大小検出手段２０の出力とから、２進数Ａと２
進数Ｂの大小関係を判定して出力する。大小検出手段２
０は第１の実施の形態と同じ構成である。

【０１００】第２の実施の形態の構成は、第１の実施の
形態において、キャリー検出手段１１は２進数Ａと２進
数Ｂがビット０からビット３までの範囲で各ビット毎に
全く等しいデータであるために、最下位ビットの桁位置
に加える値“１”がキャリー伝播の伝播元となり発生す
るビット（ｋ−１）の第１のキャリーＣ１（３）と、第
１のキャリーＣ１（３）が発生する場合も含めて総ての
発生するキャリーを含むビット（ｋ−１）の第２のキャ
リーＣ２（３）とを検出して出力し、判定手段３１はキ
ャリー検出手段１１の出力である第１のキャリーＣ１
（３）と第２のキャリーＣ２（３）と大小検出手段２０
の出力であるＡ＞Ｂ検出信号ＢＧ（４）とＡ＜Ｂ検出信
号ＳＬ（４）から２進数Ａと２進数Ｂの大小関係を判定
し、大小検出手段２０において大小関係が検出されたら
その大小関係を出力し、大小関係が検出されない時は、
キャリー検出手段１１の出力である第１のキャリーＣ１
（３）が検出されればＡとＢは等しいと判定してかつそ
のときアクティブになるＡ＝Ｂ判定信号ＪＧＡＢを出力
し、第１のキャリーＣ１（３）が検出されずかつ第２の
キャリーＣ２（３）が検出されればＡ大なりＢと判定し
てかつそのときアクティブになるＡ＞Ｂ判定信号ＪＧＡ
を出力し、第１のキャリーＣ１（３）と第２のキャリー
Ｃ２（３）がともに検出されなければＡ小なりＢと判定
してかつそのときアクティブとなるＡ＜Ｂ判定信号ＪＧ
Ｂを出力するように構成される。

【０１０１】図１３は図１２中のキャリー検出手段１１
の内部構成を示すブロック図である。このキャリー検出
手段１１は、８ビットのうちの下位４ビット分のキャリ
ー検出を行うので、最下位ビット用の１個のキャリー検
出要素１０２（０）とそれ以外の上位ビット用の３個の
キャリー検出要素１０３（１），１０３（２），１０３
（３）とで構成される。

【０１０２】キャリー検出要素１０２（０）は、２進数
Ａ，Ｂのビット０の値Ａ（０），Ｂ（０）が入力され、
ビット０の第１および第２のキャリー信号Ｃ１（０），
Ｃ２（０）を出力する。

【０１０３】キャリー検出要素１０３（１）は、２進数
Ａ，Ｂのビット１の値Ａ（１），Ｂ（１）とビット０の
第１および第２のキャリー信号Ｃ１（０），Ｃ２（０）
とが入力され、ビット１の第１および第２のキャリー信
号Ｃ１（１），Ｃ２（１）を出力する。

【０１０４】キャリー検出要素１０３（２）は、２進数
Ａ，Ｂのビット２の値Ａ（２），Ｂ（２）とビット１の
第１および第２のキャリー信号Ｃ１（１），Ｃ２（１）
とが入力され、ビット２の第１および第２のキャリー信
号Ｃ１（２），Ｃ２（２）を出力する。

【０１０５】キャリー検出要素１０３（３）は、２進数
Ａ，Ｂのビット３の値Ａ（３），Ｂ（３）とビット２の
第１および第２のキャリー信号Ｃ１（２），Ｃ２（２）
とが入力され、ビット３の第１および第２のキャリー信
号Ｃ１（３），Ｃ２（３）を出力する。

【０１０６】図１４は図１３中のキャリー検出要素１０
２（０）の回路図である。このキャリー検出要素１０２
（０）は、第１の実施の形態におけるキャリー検出手段
１０のキャリー検出要素１００（０）の回路に加え、２
進数Ａのビット０の値Ａ（０）と２進数Ｂのビット０の
値Ｂ（０）とが全く同じ値であることを検出する回路が
付加された構成になっている。具体的には、ＡＮＤ回路
１０２１，１０２２，１０２３とノット回路１０２４と
で構成されている。

【０１０７】このキャリー検出要素１０２（０）では、
２進数Ａのビット０の値Ａ（０）と２進数Ｂのビット０
の値Ｂ（０）とが全く同じ値であるときに第１のキャリ
ー信号Ｃ１（０）がアクティブになる。また、第２のキ
ャリー信号Ｃ２（０）については、図３のキャリー信号
Ｃ（０）と同じである。

【０１０８】図１５は図１３中のキャリー検出要素１０
３（ｉ）（ただし、ｉ＝１，２，３）の回路図である。
このキャリー検出要素１０３（ｉ）は、第１の実施の形
態におけるキャリー検出手段１０のキャリー検出要素１
０１（ｉ）の回路に加え、２進数Ａのビットｉの値Ａ
（ｉ）と２進数Ｂのビットｉの値Ｂ（ｉ）とが全く同じ
値であり、かつ１ビット下位までの２進数Ａと２進数Ｂ
のデータが一致していることを検出する回路が付加され
た構成になっている。具体的には、アンド回路１０３
１，１０３２，１０３３，１０３４とオア回路１０３５
とで構成されている。

【０１０９】このキャリー検出要素１０３（ｉ）では、
２進数Ａのビットｉの値Ａ（ｉ）と２進数Ｂのビットｉ
の値Ｂ（ｉ）とが全く同じ値であり、かつ１ビット下位
までの２進数Ａと２進数Ｂのデータが一致しているとき
に第１のキャリー信号Ｃ１（ｉ）がアクティブになる。
また、第２のキャリー信号Ｃ２（ｉ）については、図４
のキャリー信号Ｃ（ｉ）と同じである。

【０１１０】図１６は図１２中の判定手段３１の回路図
である。この判定手段３１は、第１の実施の形態におけ
る判定手段３０の回路に加え、以下の処理を行う回路を
付加している。すなわち、Ａ小なりＢでない場合におい
て、キャリー検出手段１１の出力である第１のキャリー
Ｃ１（３）と第２のキャリーＣ２（３）との組合せから
Ａ大なりＢのときにアクティブになるＡ＞Ｂ判定信号Ｊ
ＧＡと、ＡとＢが等しいときにアクティブになるＡ＝Ｂ
判定信号ＪＧＡＢを生成し出力する回路を付加してい
る。図中のＡ＜Ｂ判定信号ＪＧＢは判定手段３０の出力
である大小比較判定信号ＪＧと同じでＡ小なりＢのとき
にアクティブになる信号である。具体的には、アンド回
路３１１，３１２，３１３とオア回路３１４とで構成さ
れている。

【０１１１】以上のように構成された大小比較装置につ
いて、その動作を説明する。

【０１１２】キャリー検出手段１１でビット０からビッ
ト３までの範囲で２進数Ａと２進数Ｂが各ビット毎に全
く等しいデータであるために、最下位ビットの桁位置に
加えた値“１”がキャリー伝播の伝播元となり発生する
ビット３の第１のキャリーを検出して出力することによ
り、判定手段３１でＡ大なりＢの状態とＡとＢは等しい
状態は判別することが可能になる。

【０１１３】第２の実施の形態を用いることにより、本
発明の演算装置は２つの２進数Ａ，Ｂの大小比較を行う
際に、Ａ大なりＢの状態とＡ小なりＢの状態とＡとＢは
等しい状態の３つの状態を判定できる。

【０１１４】また本実施の形態ではそれぞれ３つの状態
でアクティブになる３つの信号を出力しているが、３つ
の状態を２つの信号の組合せで表現してもよく、容易に
実現できる。

【０１１５】〔第３の実施の形態〕以下本発明の第３の
実施の形態について説明する。

【０１１６】図１７は本発明の第３の実施の形態におけ
る大小比較装置の構成を示すブロック図である。図１７
において、Ａ（０），Ａ（１），…，Ａ（７），Ｂ
（０），Ｂ（１），…，Ｂ（７）は、比較する２つの８
ビット幅の２進数Ａ，Ｂのビット０〜７の値を示し、そ
のうちＡ（７），Ｂ（７）がそれぞれ最上位ビットの値
を示す。

【０１１７】キャリー検出手段１２は、ビット０からビ
ット３までの範囲で、２進数Ａと２進数Ｂのビット反転
とビット０に値“１”を加えた場合に生じるビット３の
キャリーを検出する。大小検出手段２０は、ビット４か
らビット７までの範囲で、２進数Ａと２進数Ｂの大小関
係を検出する。判定手段３２は、キャリー検出手段１２
の出力と大小検出手段２０の出力とから、２進数Ａと２
進数Ｂの大小関係を判定して出力する。大小検出手段２
０は第１の実施の形態と同じ構成である。

【０１１８】第３の実施の形態の構成は、第１の実施の
形態において、キャリー検出手段１２は２進数Ａと２進
数Ｂがビット０からビット３までの範囲で各ビット毎に
全く等しいデータであるために、最下位ビットの桁位置
に加える値“１”がキャリー伝播の伝播元となり発生す
るビット（ｋ−１）の第１のキャリーＣ１（３）と、第
１のキャリーＣ１（３）が発生する場合以外で発生する
キャリーを含むビット（ｋ−１）の第２のキャリーＣ３
（３）とを検出して出力し、判定手段３２はキャリー検
出手段１２の出力である第１のキャリーＣ１（３）と第
２のキャリーＣ３（３）と大小検出手段２０の出力であ
るＡ＞Ｂ検出信号ＢＧ（４）とＡ＜Ｂ検出信号ＳＬ
（４）から２進数Ａと２進数Ｂの大小関係を判定し、大
小検出手段２０において大小関係が検出されたらその大
小関係を出力し、大小関係が検出されない時は、キャリ
ー検出手段１２の出力である第１のキャリーＣ１（３）
が検出されればＡとＢは等しいと判定してかつそのとき
アクティブになるＡ＝Ｂ判定信号ＪＧＡＢを出力し、第
２のキャリーＣ３（３）が検出されればＡ大なりＢと判
定してかつそのときアクティブになるＡ＞Ｂ判定信号Ｊ
ＧＡを出力し、第１のキャリーＣ１（３）と第２のキャ
リーＣ３（３）がともに検出されなければＡ小なりＢと
判定してかつそのときアクティブとなるＡ＜Ｂ判定信号
ＪＧＢを出力するように構成される。

【０１１９】図１８は図１７中のキャリー検出手段１２
の内部構成を示すブロック図である。このキャリー検出
手段１２は、８ビットのうちの下位４ビット分のキャリ
ー検出を行うので、最下位ビット用の１個のキャリー検
出要素１０４（０）とそれ以外の上位ビット用の３個の
キャリー検出要素１０５（１），１０５（２），１０５
（３）とで構成される。

【０１２０】キャリー検出要素１０４（０）は、２進数
Ａ，Ｂのビット０の値Ａ（０），Ｂ（０）が入力され、
ビット０の第１および第２のキャリー信号Ｃ１（０），
Ｃ３（０）を出力する。

【０１２１】キャリー検出要素１０５（１）は、２進数
Ａ，Ｂのビット１の値Ａ（１），Ｂ（１）とビット０の
第１および第２のキャリー信号Ｃ１（０），Ｃ３（０）
とが入力され、ビット１の第１および第２のキャリー信
号Ｃ１（１），Ｃ３（１）を出力する。

【０１２２】キャリー検出要素１０５（２）は、２進数
Ａ，Ｂのビット２の値Ａ（２），Ｂ（２）とビット１の
第１および第２のキャリー信号Ｃ１（１），Ｃ３（１）
とが入力され、ビット２の第１および第２のキャリー信
号Ｃ１（２），Ｃ３（２）を出力する。

【０１２３】キャリー検出要素１０５（３）は、２進数
Ａ，Ｂのビット３の値Ａ（３），Ｂ（３）とビット２の
第１および第２のキャリー信号Ｃ１（２），Ｃ３（２）
とが入力され、ビット３の第１および第２のキャリー信
号Ｃ１（３），Ｃ３（３）を出力する。

【０１２４】図１９は図１８中のキャリー検出要素１０
４（０）の回路図である。このキャリー検出要素１０４
（０）は、図１４のキャリー検出要素１０２（０）とは
異なり、第２のキャリー信号Ｃ３（０）は２進数Ａのビ
ット０の値Ａ（０）と２進数Ｂのビット０の値Ｂ（０）
とが同じ値である場合を含まない。つまり、図１４の回
路における第２のキャリー信号Ｃ２（０）は、２進数Ａ
のビット０の値Ａ（０）と２進数Ｂのビット０の値Ｂ
（０）とが同じ値である場合にもアクティブとなった
が、図１９における第２のキャリー信号Ｃ３（０）は２
進数Ａのビット０の値Ａ（０）と２進数Ｂのビット０の
値Ｂ（０）とが同じ値である場合にはアクティブとはな
らない。したがって、第１のキャリー信号Ｃ１（０）と
第２のキャリー信号Ｃ３（０）とは同時にアクティブに
なることはなくなっている。その他は図１４と同様であ
る。具体的には、ＡＮＤ回路１０４１，１０４２，１０
４３で構成されている。

【０１２５】図１８中のキャリー検出要素１０５（ｉ）
（ただし、ｉ＝１，２，３）は、図図１３中のキャリー
検出要素１０３（ｉ）と同様であり、その具体構成は図
１５に示したものと同様であるので、図示を省略する。

【０１２６】図２０は図１７中の判定手段３２の回路図
である。この判定手段３２は、第２の実施の形態におけ
る判定手段３１の回路における第２のキャリー信号Ｃ２
（３）が第３のキャリー信号Ｃ３（３）に変更されたこ
と、つまり第１のキャリー信号Ｃ１（０）と第２のキャ
リー信号Ｃ３（０）が同時にアクティブになることがな
くなったことに起因して、回路構成が変更されている。
具体的には、アンド回路３２１，３２２，３２３とオア
回路３２４とで構成されている。

【０１２７】以上のように構成された大小比較装置につ
いて、その動作を説明する。

【０１２８】キャリー検出手段１２でビット０からビッ
ト３までの範囲で２進数Ａと２進数Ｂが各ビット毎に全
く等しいデータであるために、最下位ビットの桁位置に
加えた値“１”がキャリー伝播の伝播元となり発生する
ビット３の第１のキャリーを検出して出力することによ
り、判定手段３２でＡ大なりＢの状態とＡとＢは等しい
状態は判別することが可能になる。

【０１２９】第２の実施の形態を用いることにより、本
発明の演算装置は２つの２進数Ａ，Ｂの大小比較を行う
際に、Ａ大なりＢの状態とＡ小なりＢの状態とＡとＢは
等しい状態の３つの状態を判定できる。

【０１３０】また本実施の形態ではそれぞれ３つの状態
でアクティブになる３つの信号を出力しているが、３つ
の状態を２つの信号の組合せで表現してもよく、容易に
実現できる。

【０１３１】なお、上記各実施の形態では、一例として
８ビット２進数Ａ，Ｂの比較を行うものを示したが、２
進数Ａ，Ｂのビット数は１６ビット、３２ビット，６２
ビット等任意のビット数の２進数に対して本発明を適用
できるのはいうまでもない。

【０１３２】また、上記２進数Ａ，Ｂの上位ビットと下
位ビットの区分けは、大小比較とキャリー伝搬の各々の
処理時間を考慮して、両方の処理時間がほぼ等しくなる
ように決定するのが好ましく、ちょうど真ん中で行う必
要はない。また、特に両方の処理時間が等しくなるよう
に決定する必要はない。つまり、両方の処理時間が等し
くなるように、上位ビットと下位ビットの区分けを設定
しなくても、上記の大小比較とキャリー伝搬を同時に並
列に実行することで、大小比較とキャリー伝搬の何れか
片方のみを行う場合に比べて処理時間の短縮を図ること
ができる。

【０１３３】また、上記の各実施の形態では、信号の状
態を示すのに、アクティブとパッシブという表現を用い
ているが、ハイまたはロウの信号レベルの何れか一方を
アクティブとし、他方をパッシブとしている。

【０１３４】

【発明の効果】以上説明したように、本発明の大小比較
方法および大小比較装置によれば、２進数Ａと２進数Ｂ
の大小比較を行う際に、最下位ビットから上位方向への
キャリー伝播を検出する処理と、最上位ビットから下位
方向への大小関係の検出処理を並列処理することによ
り、小さい回路規模で演算時間を大幅に削減した大小比
較行うことができる。また、キャリー伝播を検出するビ
ット範囲で２進数Ａと２進数Ｂが各ビットで全く同じで
あることにより発生するキャリー伝播を個別に検出する
ことにより、Ａ大なりＢの状態とＡ小なりＢの状態とＡ
とＢは等しい状態の３つの状態を判定することが可能と
なる。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態に係わる大小比較装
置の構成を示すブロック図である。

【図２】キャリー検出手段１０の構成を示すブロック図
である。

【図３】キャリー検出手段１０におけるキャリー検出要
素１００（０）の回路構成を示す回路図である。

【図４】キャリー検出手段１０におけるキャリー検出要
素１０１（ｉ）の回路構成を示す回路図である。

【図５】大小検出手段２０の構成を示すブロック図であ
る。

【図６】比較データが２の補数表現される符号付き２進
数データである場合に、大小検出手段２０における大小
検出要素２００（７）の回路構成を示す回路図である。

【図７】大小検出手段２０における大小検出要素２０１
（ｉ）の回路構成を示す回路図である。

【図８】判定手段３０の構成を示す回路図である。

【図９】比較データが符号無し２進数データである場合
に、大小検出手段２０における大小検出要素２００
（７）の回路構成を示す回路図である。

【図１０】制御信号により比較するデータの数体系を切
り替え可能な、大小検出手段２１の構成を示すブロック
図である。

【図１１】制御信号により比較するデータの数体系を切
り替え可能な、大小検出手段２２の構成を示すブロック
図である。

【図１２】本発明の第２の実施の形態に係わる大小比較
装置の構成を示すブロック図である。

【図１３】キャリー検出手段１１の構成を示すブロック
図である。

【図１４】キャリー検出手段１１におけるキャリー検出
要素１０２（０）の回路構成を示す回路図である。

【図１５】キャリー検出手段１１におけるキャリー検出
要素１０３（ｉ）の回路構成を示す回路図である。

【図１６】判定手段３１の構成を示す回路図である。

【図１７】本発明の第３の実施の形態に係わる大小比較
装置の構成を示すブロック図である。

【図１８】キャリー検出手段１２の構成を示すブロック
図である。

【図１９】キャリー検出手段１２におけるキャリー検出
要素１０４（０）の回路構成を示す回路図である。

【図２０】判定手段３２の回路構成を示す回路図であ
る。

【符号の説明】

１０ キャリー検出手段 １１ キャリー検出手段 １２ キャリー検出手段 ２０ 大小検出手段 ２１ 大小検出手段 ２２ 大小検出手段 ３０ 判定手段 ３１ 判定手段 ３２ 判定手段 １００（０） キャリー検出要素 １０１（１） キャリー検出要素 １０１（２） キャリー検出要素 １０１（３） キャリー検出要素 １０１（ｉ） キャリー検出要素 １０２（０） キャリー検出要素 １０３（１） キャリー検出要素 １０３（２） キャリー検出要素 １０３（３） キャリー検出要素 １０３（ｉ） キャリー検出要素 ２００（７） 大小検出要素 ２０１（６） 大小検出要素 ２０１（５） 大小検出要素 ２０１（４） 大小検出要素 ２０１（ｉ） 大小検出要素 ２０２ マルチプレクサ ２０３ マルチプレクサ ２０４ マルチプレクサ ２０５ マルチプレクサ ＢＧ（７） Ａ＞Ｂ検出信号 ＢＧ（６） Ａ＞Ｂ検出信号 ＢＧ（５） Ａ＞Ｂ検出信号 ＢＧ（４） Ａ＞Ｂ検出信号 ＳＬ（３） Ａ＜Ｂ検出信号 ＳＬ（２） Ａ＜Ｂ検出信号 ＳＬ（１） Ａ＜Ｂ検出信号 ＳＬ（０） Ａ＜Ｂ検出信号 ＣＮＴ 制御信号 ＪＧ 大小比較判定信号 ＪＧＡ Ａ＞Ｂ判定信号 ＪＧＢ Ａ＜Ｂ判定信号 ＪＧＡＢ Ａ＝Ｂ判定信号

Claims (15)

【特許請求の範囲】
1. 【請求項１】 ２つのｎビット（ｎは正の整数）の２進
   数Ａ，Ｂの大小比較を行う演算方法であって、 ビット０からビット（ｋ−１）（ｋは正の整数，０＜ｋ
   ＜ｎ）までのビット範囲で、前記２進数Ａと前記２進数
   Ｂのビット反転と最下位ビットの桁位置における値
   “１”とを加えた場合に発生するビット（ｋ−１）のキ
   ャリーを検出し、 ビットｋからビット（ｎ−１）までのビット範囲で、前
   記２進数Ａと前記２進数Ｂの大小関係を検出し、 前記大小関係の検出結果と前記キャリーの検出結果か
   ら、前記２進数Ａと前記２進数Ｂの大小関係を判定して
   出力することを特徴とする大小比較方法。
2. 【請求項２】 前記２つのｎビットの２進数Ａ，Ｂが２
   の補数表現される符号付き２進数であり、ビットｋから
   ビット（ｎ−１）までのビット範囲で、前記２進数Ａ，
   Ｂの大小関係を検出する際に、 前記２進数Ａの最上位ビットである（ｎ−１）ビットが
   正の符号を示し、前記２進数Ｂの最上位ビットである
   （ｎ−１）ビットが負の符号を示す場合はＡ大なりＢと
   判定し、前記２進数Ａの最上位ビットである（ｎ−１）
   ビットが負の符号を示し、前記２進数Ｂの最上位ビット
   である（ｎ−１）ビットが正の符号を示す場合はＡ小な
   りＢと判定し、それ以外の組合せでは大小関係未検出と
   して１ビット下位データでの大小関係検出に移行し、 前記２進数Ａの（ｎ−２）ビットが値“１”を示し、前
   記２進数Ｂの（ｎ−２）ビットが値“０”を示す場合は
   Ａ大なりＢと判定し、前記２進数Ａの（ｎ−２）ビット
   が値“０”を示し、前記２進数Ｂの（ｎ−２）ビットが
   値“１”を示す場合はＡ小なりＢと判定し、それ以外の
   組合せでは大小関係未検出として１ビット下位データで
   の大小関係検出に移行し、 前記２進数Ａの（ｎ−３）ビットが値“１”を示し、前
   記２進数Ｂの（ｎ−３）ビットが値“０”を示す場合は
   Ａ大なりＢと判定し、前記２進数Ａの（ｎ−３）ビット
   が値“０”を示し、前記２進数Ｂの（ｎ−３）ビットが
   値“１”を示す場合はＡ小なりＢと判定し、それ以外の
   組合せでは大小関係未検出として１ビット下位データで
   の大小関係検出に移行し、 前記の大小関係検出をｋビットまで順次行い、ｋビット
   でも大小関係を検出できない場合は大小関係未検出と判
   定することを特徴とする請求項１に記載の大小比較方
   法。
3. 【請求項３】 前記２つのｎビットの２進数Ａ，Ｂが符
   号無し２進数であり、ビットｋからビット（ｎ−１）ま
   でのビット範囲で、前記２進数Ａ，Ｂの大小関係を検出
   する際に、 前記２進数Ａの最上位ビットである（ｎ−１）ビットが
   値“１”を示し、前記２進数Ｂの最上位ビットである
   （ｎ−１）ビットが値“０”を示す場合はＡ大なりＢと
   判定し、前記２進数Ａの最上位ビットである（ｎ−１）
   ビットが値“０”を示し、前記２進数Ｂの最上位ビット
   である（ｎ−１）ビットが値“１”を示す場合はＡ小な
   りＢと判定し、それ以外の組合せでは大小関係未検出と
   して１ビット下位データでの大小関係検出に移行し、 前記２進数Ａの（ｎ−２）ビットが値“１”を示し、前
   記２進数Ｂの（ｎ−２）ビットが値“０”を示す場合は
   Ａ大なりＢと判定し、前記２進数Ａの（ｎ−２）ビット
   が値“０”を示し、前記２進数Ｂの（ｎ−２）ビットが
   値“１”を示す場合はＡ小なりＢと判定し、それ以外の
   組合せでは大小関係未検出として１ビット下位データで
   の大小関係検出に移行し、 前記２進数Ａの（ｎ−３）ビットが値“１”を示し、前
   記２進数Ｂの（ｎ−３）ビットが値“０”を示す場合は
   Ａ大なりＢと判定し、前記２進数Ａの（ｎ−３）ビット
   が値“０”を示し、前記２進数Ｂの（ｎ−３）ビットが
   値“１”を示す場合はＡ小なりＢと判定し、それ以外の
   組合せでは大小関係未検出として１ビット下位データで
   の大小関係検出に移行し、 前記の大小関係検出をｋビットまで順次行い、ｋビット
   でも大小関係を検出できない場合は大小関係未検出と判
   定することを特徴とする請求項１に記載の大小比較方
   法。
4. 【請求項４】 ビットｋからビット（ｎ−１）までのビ
   ット範囲で、前記２進数Ａ，Ｂの大小関係を検出する際
   に、 前記２進数Ａ，Ｂが２の補数表現される符号付き２進数
   であればパッシブになり、符号無し２進数であればアク
   ティブになる制御信号により、前記制御信号が前記パッ
   シブであれば前記２進数Ａ，Ｂを２の補数表現として大
   小関係を検出して出力し、前記制御信号が前記アクティ
   ブであれば前記２進数Ａ，Ｂを符号無し２進数として大
   小関係を検出して出力することを特徴とする請求項１に
   記載の大小比較方法。
5. 【請求項５】 前記２進数Ａ，Ｂの大小関係を判定する
   際に、 前記ビットｋからビット（ｎ−１）までのビット範囲で
   の大小関係が検出されたらその大小関係を出力し、大小
   関係が検出されなければ前記キャリーの検出結果によ
   り、キャリーが検出されればＡ大なりＢあるいはＡとＢ
   は等しいと判定し、キャリーが検出されなければＡ小な
   りＢと判定することを特徴とする請求項１に記載の大小
   比較方法。
6. 【請求項６】 ビット０からビット（ｋ−１）までのビ
   ット範囲で、前記２進数Ａと前記２進数Ｂのビット反転
   と最下位ビットの桁位置における値“１”とを加えた場
   合に発生するビット（ｋ−１）のキャリーを検出する際
   に、 前記２進数Ａと前記２進数Ｂがビット０からビット（ｋ
   −１）までのビット範囲で各ビット毎に全く等しいデー
   タであるために、前記最下位ビットの桁位置に加えた値
   “１”がキャリー伝播の伝播元となり発生するビット
   （ｋ−１）の第１のキャリーと、前記第１のキャリーが
   発生する場合も含めて総ての発生するキャリーを含むビ
   ット（ｋ−１）の第２のキャリーを検出し、 前記ビットｋからビット（ｎ−１）までのビット範囲で
   の大小関係検出において大小関係が検出されたらその大
   小関係を出力し、大小関係が検出されなければ前記キャ
   リーの検出結果により、前記第１のキャリーが検出され
   ればＡとＢは等しいと判定し、前記第１のキャリーが検
   出されずかつ前記第２のキャリーが検出されればＡ大な
   りＢと判定し、前記第１のキャリーと前記第２のキャリ
   ーがともに検出されなければＡ小なりＢと判定すること
   を特徴とする請求項１に記載の大小比較方法。
7. 【請求項７】 ビット０からビット（ｋ−１）までのビ
   ット範囲で、前記２進数Ａと前記２進数Ｂのビット反転
   と最下位ビットの桁位置における値“１”とを加えた場
   合に発生するビット（ｋ−１）のキャリーを検出する際
   に、 前記２進数Ａと前記２進数Ｂがビット０からビット（ｋ
   −１）までのビット範囲で各ビット毎に全く等しいデー
   タであるために、前記最下位ビットの桁位置に加えた値
   “１”がキャリー伝播の伝播元となり発生するビット
   （ｋ−１）の第１のキャリーと、前記第１のキャリーが
   発生する場合以外で発生するキャリーを含むビット（ｋ
   −１）の第２のキャリーを区別して検出し、 前記ビットｋからビット（ｎ−１）までのビット範囲で
   の大小関係検出において大小関係が検出されたらその大
   小関係を出力し、大小関係が検出されなければ前記キャ
   リーの検出結果により、前記第１のキャリーが検出され
   ればＡとＢは等しいと判定して出力し、前記第２のキャ
   リーが検出されればＡ大なりＢと判定して出力し、前記
   第１のキャリーと前記第２のキャリーがともに検出され
   なければＡ小なりＢと判定して出力することを特徴とす
   る請求項１に記載の大小比較方法。
8. 【請求項８】 ２つのｎビットの２進数Ａ，Ｂの大小比
   較を行う演算装置であって、 ビット０からビット（ｋ−１）までのビット範囲で、前
   記２進数Ａと前記２進数Ｂのビット反転と最下位ビット
   の桁位置における値“１”とを加えた場合に発生するビ
   ット（ｋ−１）のキャリーを検出し出力するキャリー検
   出手段と、 ビットｋからビット（ｎ−１）までのビット範囲で、前
   記２進数Ａと前記２進数Ｂの大小関係を検出し、Ａ大な
   りＢの場合にアクティブになるＡ＞Ｂ検出信号と、Ａ小
   なりＢの場合にアクティブになるＡ＜Ｂ検出信号とを出
   力し、前記２進数Ａと前記２進数Ｂの大小関係が検出で
   きなければ前記Ａ＞Ｂ検出信号と前記Ａ＜Ｂ検出信号が
   両方ともパッシブになる大小検出手段と、 前記大小検出手段の出力と前記キャリー検出手段の出力
   から、前記２進数Ａと前記２進数Ｂの大小関係を判定
   し、Ａ大なりＢあるいはＡとＢが等しい場合にパッシブ
   になり、Ａ小なりＢの場合にアクティブになる大小比較
   判定信号を出力する判定手段とを備えたことを特徴とす
   る大小比較装置。
9. 【請求項９】 前記大小検出手段は、 前記２つのｎビットの２進数Ａ，Ｂが２の補数表現され
   る符号付き２進数であるとき、前記２進数Ａの最上位ビ
   ットである（ｎ−１）ビットが正の符号を示し、前記２
   進数Ｂの最上位ビットである（ｎ−１）ビットが負の符
   号を示す場合はＡ大なりＢと判定して前記Ａ＞Ｂ検出信
   号をアクティブにして出力し、前記２進数Ａの最上位ビ
   ットである（ｎ−１）ビットが負の符号を示し、前記２
   進数Ｂの最上位ビットである（ｎ−１）ビットが正の符
   号を示す場合はＡ小なりＢと判定して前記Ａ＜Ｂ検出信
   号をアクティブにして出力し、それ以外の組合せでは大
   小関係未検出として１ビット下位データでの大小関係検
   出に移行し、 前記２進数Ａの（ｎ−２）ビットが値“１”を示し、前
   記２進数Ｂの（ｎ−２）ビットが値“０”を示す場合は
   Ａ大なりＢと判定して前記Ａ＞Ｂ検出信号をアクティブ
   にして出力し、前記２進数Ａの（ｎ−２）ビットが値
   “０”を示し、前記２進数Ｂの（ｎ−２）ビットが値
   “１”を示す場合はＡ小なりＢと判定して前記Ａ＜Ｂ検
   出信号をアクティブにして出力し、それ以外の組合せで
   は大小関係未検出として１ビット下位データでの大小関
   係検出に移行し、 前記２進数Ａの（ｎ−３）ビットが値“１”を示し、前
   記２進数Ｂの（ｎ−３）ビットが値“０”を示す場合は
   Ａ大なりＢと判定して前記Ａ＞Ｂ検出信号をアクティブ
   にして出力し、前記２進数Ａの（ｎ−３）ビットが値
   “０”を示し、前記２進数Ｂの（ｎ−３）ビットが値
   “１”を示す場合はＡ小なりＢと判定して前記Ａ＜Ｂ検
   出信号をアクティブにして出力し、それ以外の組合せで
   は大小関係未検出として１ビット下位データでの大小関
   係検出に移行し、 前記の大小関係検出をｋビットまで順次行い、ｋビット
   でも大小関係を検出できない場合は大小関係未検出と判
   定して前記Ａ＞Ｂ検出信号と前記Ａ＜Ｂ検出信号とをと
   もにパッシブにして出力することを特徴とする請求項８
   に記載の大小比較装置。
10. 【請求項１０】 前記大小検出手段は、 前記２つのｎビットの２進数Ａ，Ｂが符号無し２進数で
    あるとき、前記２進数Ａの最上位ビットである（ｎ−
    １）ビットが値“１”を示し、前記２進数Ｂの最上位ビ
    ットである（ｎ−１）ビットが値“０”を示す場合はＡ
    大なりＢと判定して前記Ａ＞Ｂ検出信号をアクティブに
    して出力し、前記２進数Ａの最上位ビットである（ｎ−
    １）ビットが値“０”を示し、前記２進数Ｂの最上位ビ
    ットである（ｎ−１）ビットが値“１”を示す場合はＡ
    小なりＢと判定して前記Ａ＜Ｂ検出信号をアクティブに
    して出力し、それ以外の組合せでは大小関係未検出とし
    て１ビット下位データでの大小関係検出に移行し、 前記２進数Ａの（ｎ−２）ビットが値“１”を示し、前
    記２進数Ｂの（ｎ−２）ビットが値“０”を示す場合は
    Ａ大なりＢと判定して前記Ａ＞Ｂ検出信号をアクティブ
    にして出力し、前記２進数Ａの（ｎ−２）ビットが値
    “０”を示し、前記２進数Ｂの（ｎ−２）ビットが値
    “１”を示す場合はＡ小なりＢと判定して前記Ａ＜Ｂ検
    出信号をアクティブにして出力し、それ以外の組合せで
    は大小関係未検出として１ビット下位データでの大小関
    係検出に移行し、 前記２進数Ａの（ｎ−３）ビットが値“１”を示し、前
    記２進数Ｂの（ｎ−３）ビットが値“０”を示す場合は
    Ａ大なりＢと判定して前記Ａ＞Ｂ検出信号をアクティブ
    にして出力し、前記２進数Ａの（ｎ−３）ビットが値
    “０”を示し、前記２進数Ｂの（ｎ−３）ビットが値
    “１”を示す場合はＡ小なりＢと判定して前記Ａ＜Ｂ検
    出信号をアクティブにして出力し、それ以外の組合せで
    は大小関係未検出として１ビット下位データでの大小関
    係検出に移行し、 前記の大小関係検出をｋビットまで順次行い、ｋビット
    でも大小関係を検出できない場合は大小関係未検出と判
    定して前記Ａ＞Ｂ検出信号と前記Ａ＜Ｂ検出信号とをと
    もにパッシブにして出力することを特徴とする請求項８
    に記載の大小比較装置。
11. 【請求項１１】 前記大小検出手段は、 前記２進数Ａ，Ｂが２の補数表現される符号付き２進数
    であればパッシブになり、符号無し２進数であればアク
    ティブになる制御信号により、前記２進数Ａ，Ｂの最上
    位ビットであるビット（ｎ−１）のデータを入れ替える
    手段を備えることを特徴とする請求項８に記載の大小比
    較装置。
12. 【請求項１２】 前記大小検出手段は、 前記２進数Ａ，Ｂが２の補数表現される符号付き２進数
    であればパッシブになり、符号無し２進数であればアク
    ティブになる制御信号により、前記２進数Ａの（ｎ−
    １）ビットが値“１”を示し、前記２進数Ｂの（ｎ−
    １）ビットが値“０”を示す場合にアクティブとなる信
    号と、前記２進数Ａの（ｎ−１）ビットが値“０”を示
    し、前記２進数Ｂの（ｎ−１）ビットが値“１”を示す
    場合にアクティブとなる信号とを入れ替えて出力する手
    段を備えることを特徴とする請求項８に記載の大小比較
    装置。
13. 【請求項１３】 前記判定手段は、 前記大小検出手段の出力である前記Ａ＜Ｂ検出信号がア
    クティブの時はアクティブになり、前記Ａ＞Ｂ検出信号
    がアクティブの時はパッシブになり、前記Ａ＜Ｂ検出信
    号と前記Ａ＞Ｂ検出信号がともにパッシブの時は前記キ
    ャリー検出手段の出力がパッシブであればアクティブに
    なり、前記キャリー検出手段の出力がアクティブであれ
    ばパッシブになる大小比較判定信号を出力することによ
    り前記２進数Ａと前記２進数Ｂの大小関係を判定するこ
    とを特徴とする請求項８に記載の大小比較装置。
14. 【請求項１４】 前記キャリー検出手段は、 前記２進数Ａと前記２進数Ｂがビット０からビット（ｋ
    −１）までのビット範囲で各ビット毎に全く等しいデー
    タであるために、前記最下位ビットの桁位置に加えた値
    “１”がキャリー伝播の伝播元となり発生するビット
    （ｋ−１）の第１のキャリーと、前記第１のキャリーが
    発生する場合も含めて総ての発生するキャリーを含むビ
    ット（ｋ−１）の第２のキャリーとを検出して出力し、 前記判定手段は、 前記大小検出手段において大小関係が検出されたらその
    大小関係を出力し、大小関係が検出されない時は、前記
    キャリー検出手段の出力である前記第１のキャリーが検
    出されればＡとＢは等しいと判定してかつそのときアク
    ティブになるＡ＝Ｂ判定信号を出力し、前記第１のキャ
    リーが検出されずかつ前記第２のキャリーが検出されれ
    ばＡ大なりＢと判定してかつそのときアクティブになる
    Ａ＞Ｂ判定信号を出力し、前記第１のキャリーと前記第
    ２のキャリーがともに検出されなければＡ小なりＢと判
    定してかつそのときアクティブとなるＡ＜Ｂ判定信号を
    出力することを特徴とする請求項８に記載の大小比較装
    置。
15. 【請求項１５】 前記キャリー検出手段は、 前記２進数Ａと前記２進数Ｂがビット０からビット（ｋ
    −１）までのビット範囲で各ビット毎に全く等しいデー
    タであるために、前記最下位ビットの桁位置に加えた値
    “１”がキャリー伝播の伝播元となり発生するビット
    （ｋ−１）の第１のキャリーと、前記第１のキャリーが
    発生する場合以外で発生するキャリーを含むビット（ｋ
    −１）の第２のキャリーとを検出して出力し、 前記判定手段は、 前記大小関係検出において大小関係が検出されたらその
    大小関係を出力し、大小関係が検出されない時は、前記
    キャリー検出手段の出力である前記第１のキャリーが検
    出されればＡとＢは等しいと判定してかつそのときアク
    ティブになるＡ＝Ｂ判定信号を出力し、前記第２のキャ
    リーが検出されればＡ大なりＢと判定してかつそのとき
    アクティブになるＡ＞Ｂ判定信号を出力し、前記第１の
    キャリーと前記第２のキャリーがともに検出されなけれ
    ばＡ小なりＢと判定してかつそのときアクティブとなる
    Ａ＜Ｂ判定信号を出力することを特徴とする請求項８に
    記載の大小比較装置。