JP2000284003A - 最小電圧出力回路 - Google Patents
最小電圧出力回路Info
- Publication number
- JP2000284003A JP2000284003A JP11089729A JP8972999A JP2000284003A JP 2000284003 A JP2000284003 A JP 2000284003A JP 11089729 A JP11089729 A JP 11089729A JP 8972999 A JP8972999 A JP 8972999A JP 2000284003 A JP2000284003 A JP 2000284003A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- output
- minimum voltage
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 最小電圧出力回路において、選択端子数を減
らすことを目的とする。 【解決手段】 セル１〜セル４の電圧の内、最小電圧の
セルの電圧が出力端子ＭＩＮから得られる。バッファＢ
１〜バッファＢ４、引き算アンプＡ１〜Ａ３、ＭＩＮ選
択アンプ１２を構成するバッファＳ１〜バッファＳ４、
抵抗Ｒ１〜抵抗Ｒ１２及び電位零検出回路１３から構成
されている。４直を３直に変更する場合、セル４を外
し、電圧入力端子Ｖ４を接地する。抵抗Ｒ２に直列に接
続された電位零検出回路１３が、端子Ｖ４が接地された
ことを検出し、この電位零検出回路１３は、バッファＳ
４をＯＦＦとする。これにより、端子Ｖ４が接地された
結果零電位となった引き算アンプＡ３の出力が、最小電
圧として選択されなくなる。
らすことを目的とする。 【解決手段】 セル１〜セル４の電圧の内、最小電圧の
セルの電圧が出力端子ＭＩＮから得られる。バッファＢ
１〜バッファＢ４、引き算アンプＡ１〜Ａ３、ＭＩＮ選
択アンプ１２を構成するバッファＳ１〜バッファＳ４、
抵抗Ｒ１〜抵抗Ｒ１２及び電位零検出回路１３から構成
されている。４直を３直に変更する場合、セル４を外
し、電圧入力端子Ｖ４を接地する。抵抗Ｒ２に直列に接
続された電位零検出回路１３が、端子Ｖ４が接地された
ことを検出し、この電位零検出回路１３は、バッファＳ
４をＯＦＦとする。これにより、端子Ｖ４が接地された
結果零電位となった引き算アンプＡ３の出力が、最小電
圧として選択されなくなる。
Description
【０００１】
【発明の属する技術分野】本発明は、最小電圧出力回路
に係り、特に、コントロール端子を削除した最小電圧出
力回路に関する。
に係り、特に、コントロール端子を削除した最小電圧出
力回路に関する。
【０００２】
【従来の技術】図３に従来の最小電圧出力回路１を示
す。セル１〜セル４の電圧の内、最小電圧のセルの電圧
が出力端子ＭＩＮから得られる。従来の最小電圧出力回
路は、バッファＢ１〜バッファＢ４、引き算アンプＡ１
〜Ａ３、ＭＩＮ選択アンプ２を構成するバッファＳ１〜
バッファＳ４及び抵抗Ｒ１〜抵抗Ｒ１２から構成されて
いる。なお、バッファＢ１〜バッファＢ４、引き算アン
プＡ１〜Ａ３、バッファＳ１〜バッファＳ４は、演算増
幅器で構成されている。
す。セル１〜セル４の電圧の内、最小電圧のセルの電圧
が出力端子ＭＩＮから得られる。従来の最小電圧出力回
路は、バッファＢ１〜バッファＢ４、引き算アンプＡ１
〜Ａ３、ＭＩＮ選択アンプ２を構成するバッファＳ１〜
バッファＳ４及び抵抗Ｒ１〜抵抗Ｒ１２から構成されて
いる。なお、バッファＢ１〜バッファＢ４、引き算アン
プＡ１〜Ａ３、バッファＳ１〜バッファＳ４は、演算増
幅器で構成されている。
【０００３】セル１〜セル４の電池電圧を、それぞれ、
Ｅ１〜Ｅ４とすると、電圧入力端子Ｖ１の電位はＥ１、
電圧入力端子Ｖ２の電位はＥ１＋Ｅ２、電圧入力端子Ｖ
３の電位はＥ１＋Ｅ２＋Ｅ３、電圧入力端子Ｖ４の電位
はＥ１＋Ｅ２＋Ｅ３＋Ｅ４である。電圧入力端子Ｖ１〜
電圧入力端子Ｖ４の電位は、バッファＢ１〜バッファＢ
４を介して、端子Ｐ１〜端子Ｐ４に現れる。
Ｅ１〜Ｅ４とすると、電圧入力端子Ｖ１の電位はＥ１、
電圧入力端子Ｖ２の電位はＥ１＋Ｅ２、電圧入力端子Ｖ
３の電位はＥ１＋Ｅ２＋Ｅ３、電圧入力端子Ｖ４の電位
はＥ１＋Ｅ２＋Ｅ３＋Ｅ４である。電圧入力端子Ｖ１〜
電圧入力端子Ｖ４の電位は、バッファＢ１〜バッファＢ
４を介して、端子Ｐ１〜端子Ｐ４に現れる。
【０００４】つまり、電圧入力端子Ｖ１〜電圧入力端子
Ｖ４の電位を、それぞれ、Ｖ１〜Ｖ４とし、端子Ｐ１〜
端子Ｐ４の電位をＶＰ1 〜ＶＰ4 とすると ＶＰ1 ＝Ｖ１、ＶＰ2 ＝Ｖ２、ＶＰ3 ＝Ｖ３、ＶＰ4 ＝Ｖ４ ・・・（１） である。ここで、引き算アンプＡ３の出力Ｐ７における
出力電圧ＶP7を求める。
Ｖ４の電位を、それぞれ、Ｖ１〜Ｖ４とし、端子Ｐ１〜
端子Ｐ４の電位をＶＰ1 〜ＶＰ4 とすると ＶＰ1 ＝Ｖ１、ＶＰ2 ＝Ｖ２、ＶＰ3 ＝Ｖ３、ＶＰ4 ＝Ｖ４ ・・・（１） である。ここで、引き算アンプＡ３の出力Ｐ７における
出力電圧ＶP7を求める。
【０００５】抵抗Ｒ７と抵抗Ｒ８の接続点の電位をＶＰ
8 とすると、 ＶP7＝ＶＰ8 −（Ｖ３−ＶＰ8 ）×Ｒ７／Ｒ８ ・・・（２） ここで、 Ｒ１＝Ｒ２、Ｒ７＝Ｒ８ ・・・（３） とすると、 ＶP7＝（Ｖ４／２）−（Ｖ３−（Ｖ４／２）） ・・・（４） ＝Ｖ４−Ｖ３ ・・・（５） となる。
8 とすると、 ＶP7＝ＶＰ8 −（Ｖ３−ＶＰ8 ）×Ｒ７／Ｒ８ ・・・（２） ここで、 Ｒ１＝Ｒ２、Ｒ７＝Ｒ８ ・・・（３） とすると、 ＶP7＝（Ｖ４／２）−（Ｖ３−（Ｖ４／２）） ・・・（４） ＝Ｖ４−Ｖ３ ・・・（５） となる。
【０００６】同様に、 Ｒ３＝Ｒ４、Ｒ９＝Ｒ１０ ・・・（６） Ｒ５＝Ｒ６、Ｒ１１＝Ｒ１２ ・・・（７） とすると、引き算アンプＡ２の出力Ｐ６（ＶP6）及び引
き算アンプＡ１の出力Ｐ５（ＶP5）には、次の出力が得
られる。
き算アンプＡ１の出力Ｐ５（ＶP5）には、次の出力が得
られる。
【０００７】 ＶP6＝（Ｖ３−Ｖ２） ・・・（８） ＶP5＝（Ｖ２−Ｖ１） ・・・（９） ところで、Ｅ４＝Ｖ４−Ｖ３ ・・・（１０） Ｅ３＝Ｖ３−Ｖ２ ・・・（１１） Ｅ２＝Ｖ２−Ｖ１ ・・・（１２） であるので、端子Ｐ７、Ｐ６、Ｐ５からは、セル４、セ
ル３、セル２の電池の電圧を得ることができる。
ル３、セル２の電池の電圧を得ることができる。
【０００８】なお、セル１に関しても、引き算アンプと
（３）式のように設定された抵抗を設けても良いが、セ
ル１が接地されているので、電池電圧Ｖ１をそのまま使
用することができる。従って、電圧入力端子Ｖ１をバッ
ファＢ１を介して、直接、ＭＩＮ選択アンプ２に接続し
ている。ＭＩＮ選択アンプ２を構成するバッファＳ１〜
Ｓ４の出力は、直接接続され、ワイアドＯＲ回路を構成
し、出力端子ＭＩＮから、最小電圧のセルの電圧が得ら
れる。
（３）式のように設定された抵抗を設けても良いが、セ
ル１が接地されているので、電池電圧Ｖ１をそのまま使
用することができる。従って、電圧入力端子Ｖ１をバッ
ファＢ１を介して、直接、ＭＩＮ選択アンプ２に接続し
ている。ＭＩＮ選択アンプ２を構成するバッファＳ１〜
Ｓ４の出力は、直接接続され、ワイアドＯＲ回路を構成
し、出力端子ＭＩＮから、最小電圧のセルの電圧が得ら
れる。
【０００９】
【発明が解決しようとする課題】ところで、セルが４個
の場合は、図３の回路で、セル１〜セル４の電圧の内、
最小電圧のセルの電圧が出力端子ＭＩＮから得られる。
しかし、図３の回路において、セルを３個しか用いない
場合は、つまり、４直を３直に変更する場合は、セル１
を外し、電圧入力端子Ｖ１を接地する。
の場合は、図３の回路で、セル１〜セル４の電圧の内、
最小電圧のセルの電圧が出力端子ＭＩＮから得られる。
しかし、図３の回路において、セルを３個しか用いない
場合は、つまり、４直を３直に変更する場合は、セル１
を外し、電圧入力端子Ｖ１を接地する。
【００１０】すると、電圧入力端子Ｖ１は零となり、Ｍ
ＩＮ選択アンプ２に印加される電圧の中で最小の電圧と
なるので、この電圧（零電圧）が出力端子ＭＩＮから出
力されることになる。しかし、セル１を外して、接地し
たために零電位となったのであるから、この零電位が出
力されると誤動作となる。そこで、この場合は、電圧入
力端子Ｖ１が最小電圧として選択されないように、バッ
ファＳ１のアンプをオフする必要がある。
ＩＮ選択アンプ２に印加される電圧の中で最小の電圧と
なるので、この電圧（零電圧）が出力端子ＭＩＮから出
力されることになる。しかし、セル１を外して、接地し
たために零電位となったのであるから、この零電位が出
力されると誤動作となる。そこで、この場合は、電圧入
力端子Ｖ１が最小電圧として選択されないように、バッ
ファＳ１のアンプをオフする必要がある。
【００１１】そのために、バッファＳ１をオフにするた
めの選択端子ＳＥＬを設ける。そして、４直を３直に変
更するために、セル１を外し、電圧入力端子Ｖ１を接地
した場合は、該選択端子ＳＥＬに、制御信号を印加し、
バッファＳ１のアンプをオフする信号を印加する。その
結果、４直用の図３の最小電圧出力回路を、３直に変更
することができる。しかし、この変更において、制御端
子が一つ必要になるという問題がある。
めの選択端子ＳＥＬを設ける。そして、４直を３直に変
更するために、セル１を外し、電圧入力端子Ｖ１を接地
した場合は、該選択端子ＳＥＬに、制御信号を印加し、
バッファＳ１のアンプをオフする信号を印加する。その
結果、４直用の図３の最小電圧出力回路を、３直に変更
することができる。しかし、この変更において、制御端
子が一つ必要になるという問題がある。
【００１２】本発明は、上記問題に鑑みなされたもので
あり、最小電圧出力回路において、選択端子数を減らす
ことを目的とするものである。
あり、最小電圧出力回路において、選択端子数を減らす
ことを目的とするものである。
【００１３】
【課題を解決するための手段】請求項１に記載された発
明は、ｎ（ｎは２以上の整数、例えば、図１では、４）
個の電池を縦続接続し、該縦続接続された各電池の接続
点（例えば、図１におけるセル１及びセル２との接続
点、セル２及びセル３との接続点、セル３及びセル４と
の接続点、）及び前記縦続接続された一群の電池の両端
（例えば、図１におけるセル１の負側及びセル４の正
側）に電圧入力端子（例えば、図１におけるＧＮＤ、Ｖ
１からＶ４）を設け、隣接する前記電圧入力端子の電圧
が印加され、印加された電圧入力端子間の電圧値の差を
出力する電圧引き算回路（例えば、図１における引き算
回路Ａ１〜Ａ３）を設け、該電圧引き算回路の出力が印
加され、電圧引き算回路の出力の中から最小の電圧を選
択する最小電圧選択回路（例えば、図１におけるＭＩＮ
選択アンプ１２）を設け、前記最小電圧選択回路から最
小電圧の電池電圧を出力する最小電圧出力回路におい
て、前記電圧入力端子の電位が零であることを検出する
電位零検出回路（例えば、図１における電位零検出回路
１３）を設け、前記電位零検出回路が零電位を検出した
場合、前記電位零検出回路の出力により、前記最小電圧
選択回路を制御して、零電位の前記電圧入力端子の出力
が最小電圧として選択されないようにした（例えば、図
１における電位零検出回路１３により、ＭＩＮ選択アン
プ１２を構成するバッファＳ４のバイアスを遮断する）
ことを特徴とする最小電圧出力回路である。
明は、ｎ（ｎは２以上の整数、例えば、図１では、４）
個の電池を縦続接続し、該縦続接続された各電池の接続
点（例えば、図１におけるセル１及びセル２との接続
点、セル２及びセル３との接続点、セル３及びセル４と
の接続点、）及び前記縦続接続された一群の電池の両端
（例えば、図１におけるセル１の負側及びセル４の正
側）に電圧入力端子（例えば、図１におけるＧＮＤ、Ｖ
１からＶ４）を設け、隣接する前記電圧入力端子の電圧
が印加され、印加された電圧入力端子間の電圧値の差を
出力する電圧引き算回路（例えば、図１における引き算
回路Ａ１〜Ａ３）を設け、該電圧引き算回路の出力が印
加され、電圧引き算回路の出力の中から最小の電圧を選
択する最小電圧選択回路（例えば、図１におけるＭＩＮ
選択アンプ１２）を設け、前記最小電圧選択回路から最
小電圧の電池電圧を出力する最小電圧出力回路におい
て、前記電圧入力端子の電位が零であることを検出する
電位零検出回路（例えば、図１における電位零検出回路
１３）を設け、前記電位零検出回路が零電位を検出した
場合、前記電位零検出回路の出力により、前記最小電圧
選択回路を制御して、零電位の前記電圧入力端子の出力
が最小電圧として選択されないようにした（例えば、図
１における電位零検出回路１３により、ＭＩＮ選択アン
プ１２を構成するバッファＳ４のバイアスを遮断する）
ことを特徴とする最小電圧出力回路である。
【００１４】請求項１記載の発明によれば、電位零検出
回路が零電位を検出した場合、電位零検出回路の出力に
より、最小電圧選択回路を制御して、零電位の電圧入力
端子の出力が最小電圧として選択されないようにするこ
とにより、例えば、４直の電池の最小電圧選択回路を３
直又は２直の電池の最小電圧選択回路に使用しても、端
子数を増やすことなく、対応することができる。
回路が零電位を検出した場合、電位零検出回路の出力に
より、最小電圧選択回路を制御して、零電位の電圧入力
端子の出力が最小電圧として選択されないようにするこ
とにより、例えば、４直の電池の最小電圧選択回路を３
直又は２直の電池の最小電圧選択回路に使用しても、端
子数を増やすことなく、対応することができる。
【００１５】請求項２に記載された発明は、請求項１記
載の最小電圧出力回路において、前記縦続接続された一
群の電池の両端の一方の前記電圧端子を接地し、該接地
された電圧入力端子と隣接する電圧入力端子間の差の電
圧を出力する前記電圧引き算回路を省略し、接地された
前記電圧端子に隣接する電圧端子の出力を、直に前記最
小電圧選択回路（例えば、図１におけるＭＩＮ選択アン
プ１２を構成するバッファＳ１）に印加したことを特徴
とする。
載の最小電圧出力回路において、前記縦続接続された一
群の電池の両端の一方の前記電圧端子を接地し、該接地
された電圧入力端子と隣接する電圧入力端子間の差の電
圧を出力する前記電圧引き算回路を省略し、接地された
前記電圧端子に隣接する電圧端子の出力を、直に前記最
小電圧選択回路（例えば、図１におけるＭＩＮ選択アン
プ１２を構成するバッファＳ１）に印加したことを特徴
とする。
【００１６】請求項２記載の発明によれば、接地された
電圧端子に隣接する電圧端子の入力を、直に最小電圧選
択回路に印加したことにより、電圧引き算回路を省略す
ることができる。請求項３に記載された発明は、請求項
１又は２記載の最小電圧出力回路において、前記電位零
検出回路（例えば、図１における電位零検出回路１３）
は、前記縦続接続された一群の電池の両端の一方の接地
されない電圧入力端子（例えば、図１におけるＶ４）と
前記最小電圧選択回路（例えば、図１におけるＭＩＮ選
択アンプ１２）間に設けたことを特徴とする。
電圧端子に隣接する電圧端子の入力を、直に最小電圧選
択回路に印加したことにより、電圧引き算回路を省略す
ることができる。請求項３に記載された発明は、請求項
１又は２記載の最小電圧出力回路において、前記電位零
検出回路（例えば、図１における電位零検出回路１３）
は、前記縦続接続された一群の電池の両端の一方の接地
されない電圧入力端子（例えば、図１におけるＶ４）と
前記最小電圧選択回路（例えば、図１におけるＭＩＮ選
択アンプ１２）間に設けたことを特徴とする。
【００１７】縦続接続された一群の電池の両端の一方の
接地されない電圧入力端子以外の電圧入力端子（例え
ば、図１における電圧入力端子Ｖ１〜Ｖ３）を接地し、
接地した電圧入力端子と最小電圧選択回路間に電位零検
出回路を設け、接地した電圧入力端子に係る出力を最小
電圧選択回路から出力されないように構成すると、引き
算アンプに影響を及ぼし、正常に出力されなくなる。請
求項３記載の発明によれば、４直の電池の最小電圧選択
回路を３直で用いても、引き算アンプに影響を及ぼすこ
となく、正常に出力される。
接地されない電圧入力端子以外の電圧入力端子（例え
ば、図１における電圧入力端子Ｖ１〜Ｖ３）を接地し、
接地した電圧入力端子と最小電圧選択回路間に電位零検
出回路を設け、接地した電圧入力端子に係る出力を最小
電圧選択回路から出力されないように構成すると、引き
算アンプに影響を及ぼし、正常に出力されなくなる。請
求項３記載の発明によれば、４直の電池の最小電圧選択
回路を３直で用いても、引き算アンプに影響を及ぼすこ
となく、正常に出力される。
【００１８】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１に本発明の実施の形態を示
す。本発明の最小電圧出力回路１１は、図３と比較し
て、選択端子ＳＥＬを無くし、抵抗Ｒ２に直列に電位零
検出回路１３を設け、この電位零検出回路１３の出力に
より、自動的に、ＭＩＮ選択アンプ１２を構成するバッ
ファＳ４をＯＦＦとするものである。他の回路は、図３
と同じである。
て図面と共に説明する。図１に本発明の実施の形態を示
す。本発明の最小電圧出力回路１１は、図３と比較し
て、選択端子ＳＥＬを無くし、抵抗Ｒ２に直列に電位零
検出回路１３を設け、この電位零検出回路１３の出力に
より、自動的に、ＭＩＮ選択アンプ１２を構成するバッ
ファＳ４をＯＦＦとするものである。他の回路は、図３
と同じである。
【００１９】図１を４直の最小電圧出力回路として、用
いる場合の動作は、図３と同じである。図１の最小電圧
出力回路１１では、４直を３直に変更する場合は、セル
４を外し、電圧入力端子Ｖ４を接地する。この場合、電
圧入力端子Ｖ４の電位が零であるから、バッファＢ４の
出力が零電位となり、さらに、引き算回路Ａ３の非反転
入力端子が電位が零となり、引き算回路Ａ３の出力が零
となる。しかし、電位零検出回路１３が、電圧入力端子
Ｖ４の電位が零であることを検出すると、電位零検出回
路１３によりバッファＳ４のバイアスが遮断され、バッ
ファＳ４はＯＦＦとなり、引き算回路Ａ３の出力は出力
端子ＭＩＮに出力されない。
いる場合の動作は、図３と同じである。図１の最小電圧
出力回路１１では、４直を３直に変更する場合は、セル
４を外し、電圧入力端子Ｖ４を接地する。この場合、電
圧入力端子Ｖ４の電位が零であるから、バッファＢ４の
出力が零電位となり、さらに、引き算回路Ａ３の非反転
入力端子が電位が零となり、引き算回路Ａ３の出力が零
となる。しかし、電位零検出回路１３が、電圧入力端子
Ｖ４の電位が零であることを検出すると、電位零検出回
路１３によりバッファＳ４のバイアスが遮断され、バッ
ファＳ４はＯＦＦとなり、引き算回路Ａ３の出力は出力
端子ＭＩＮに出力されない。
【００２０】従って、セル１〜セル３の電圧の内、最小
電圧のセルの電圧が出力端子ＭＩＮから得られる。図２
に本発明の具体化した回路を示す。図３の回路にトラン
ジスタＱ１〜トランジスタＱ５を付加したものである。
トランジスタＱ１は等価ダイオードを構成し、トランジ
スタＱ２とトランジスタＱ３及びトランジスタＱ４とト
ランジスタＱ５は、それぞれカレントミラー回路を構成
する。従って、トランジスタＱ３には、トランジスタＱ
２と同じ電流が流れ、トランジスタＱ５には、トランジ
スタＱ４と同じ電流が流れる。また、トランジスタＱ３
とトランジスタＱ４は直列接続され、トランジスタＱ３
とトランジスタＱ４には、同じ電流が流れる。
電圧のセルの電圧が出力端子ＭＩＮから得られる。図２
に本発明の具体化した回路を示す。図３の回路にトラン
ジスタＱ１〜トランジスタＱ５を付加したものである。
トランジスタＱ１は等価ダイオードを構成し、トランジ
スタＱ２とトランジスタＱ３及びトランジスタＱ４とト
ランジスタＱ５は、それぞれカレントミラー回路を構成
する。従って、トランジスタＱ３には、トランジスタＱ
２と同じ電流が流れ、トランジスタＱ５には、トランジ
スタＱ４と同じ電流が流れる。また、トランジスタＱ３
とトランジスタＱ４は直列接続され、トランジスタＱ３
とトランジスタＱ４には、同じ電流が流れる。
【００２１】いま、直を３直に変更するために、セル４
を外し、電圧入力端子Ｖ４を接地電位としたとき、バッ
ファＢ４の出力は零となり、トランジスタＱ１及びトラ
ンジスタＱ２に電流が流れなくなる。従って、トランジ
スタＱ３も電流が流れなくなる。トランジスタＱ３と直
列に接続されたトランジスタＱ４にも電流が流れなくな
る。その結果、トランジスタＱ５にも電流が流れなくな
り、バッファＳ４のバイアスが遮断され、バッファＳ４
がＯＦＦとなる。
を外し、電圧入力端子Ｖ４を接地電位としたとき、バッ
ファＢ４の出力は零となり、トランジスタＱ１及びトラ
ンジスタＱ２に電流が流れなくなる。従って、トランジ
スタＱ３も電流が流れなくなる。トランジスタＱ３と直
列に接続されたトランジスタＱ４にも電流が流れなくな
る。その結果、トランジスタＱ５にも電流が流れなくな
り、バッファＳ４のバイアスが遮断され、バッファＳ４
がＯＦＦとなる。
【００２２】これにより、バッファＳ４から、引き算ア
ンプＡ３の零の出力が、最小電圧として選択されること
はなく、セル１〜セル３の電圧の内、最小電圧のセルの
電圧が出力端子ＭＩＮから得られる。なお、図２では、
４直を３直に変更する場合は、端子Ｖ４を接地し、バッ
ファＢ４に電位零検出回路を設けているが、他の端子の
電圧入力端子を接地し、こらに接続されたバッファに電
位零検出回路を設けると、引き算回路が誤動作をおこ
す。
ンプＡ３の零の出力が、最小電圧として選択されること
はなく、セル１〜セル３の電圧の内、最小電圧のセルの
電圧が出力端子ＭＩＮから得られる。なお、図２では、
４直を３直に変更する場合は、端子Ｖ４を接地し、バッ
ファＢ４に電位零検出回路を設けているが、他の端子の
電圧入力端子を接地し、こらに接続されたバッファに電
位零検出回路を設けると、引き算回路が誤動作をおこ
す。
【００２３】例えば、図４に示すように、４直を３直に
変更する場合で、セル２を外し、Ｖ２を接地する場合、
バッファＢ２に電位零検出回路１３を設ける。この場
合、電圧入力端子Ｖ２の電位が零であるから、引き算回
路Ａ１の非反転入力端子の電位が零となり、引き算回路
Ａ１の出力が零となる。しかし、電位零検出回路１３
が、電圧入力端子Ｖ２の電位が零であることを検出する
と、電位零検出回路１３によりバッファＳ２のバイアス
が遮断され、ＯＦＦとなり、引き算回路Ａ１の出力は出
力端子ＭＩＮに出力されない。
変更する場合で、セル２を外し、Ｖ２を接地する場合、
バッファＢ２に電位零検出回路１３を設ける。この場
合、電圧入力端子Ｖ２の電位が零であるから、引き算回
路Ａ１の非反転入力端子の電位が零となり、引き算回路
Ａ１の出力が零となる。しかし、電位零検出回路１３
が、電圧入力端子Ｖ２の電位が零であることを検出する
と、電位零検出回路１３によりバッファＳ２のバイアス
が遮断され、ＯＦＦとなり、引き算回路Ａ１の出力は出
力端子ＭＩＮに出力されない。
【００２４】ところで、この場合、電圧入力端子Ｖ２の
電位が零であるから、引き算回路Ａ２の反転入力端子が
電位が零となり、引き算回路Ａ２の出力は（ｅ１＋ｅ
３）となる。従って、図４の回路では、引き算回路Ａ２
が誤動作をおこす。このように、考えると、４直を３直
に変更する場合で、引き算回路が誤動作をおこさない場
合は、図１のような場合である。つまり、端子Ｖ４を接
地し、バッファＢ４に電位零検出回路を設けた場合であ
る。
電位が零であるから、引き算回路Ａ２の反転入力端子が
電位が零となり、引き算回路Ａ２の出力は（ｅ１＋ｅ
３）となる。従って、図４の回路では、引き算回路Ａ２
が誤動作をおこす。このように、考えると、４直を３直
に変更する場合で、引き算回路が誤動作をおこさない場
合は、図１のような場合である。つまり、端子Ｖ４を接
地し、バッファＢ４に電位零検出回路を設けた場合であ
る。
【００２５】また、上記実施の形態では、セルの個数が
４の場合について説明したが、セルの個数は、４に限定
されない。また、上記実施の形態では、電位零検出回路
をトランジスタで構成した例について説明したが、トラ
ンジスタに限らず、電界効果トランジスタ等の他の回路
で構成しても良い。
４の場合について説明したが、セルの個数は、４に限定
されない。また、上記実施の形態では、電位零検出回路
をトランジスタで構成した例について説明したが、トラ
ンジスタに限らず、電界効果トランジスタ等の他の回路
で構成しても良い。
【００２６】また、上記実施の形態では、４直を３直に
変更する例について説明したが、４直を２直に変更する
場合でもよい。但し、この場合は、例えば、図４におい
て、さらに、セル３を外し、電圧入力端子Ｖ３を接地
し、電位零検出回路１３の出力により、バッファＳ２と
バッファＳ３をＯＦＦにする必要がある。
変更する例について説明したが、４直を２直に変更する
場合でもよい。但し、この場合は、例えば、図４におい
て、さらに、セル３を外し、電圧入力端子Ｖ３を接地
し、電位零検出回路１３の出力により、バッファＳ２と
バッファＳ３をＯＦＦにする必要がある。
【００２７】
【発明の効果】上述の如く本発明によれば、次に述べる
種々の効果を実現することができる。請求項１記載の発
明によれば、電位零検出回路が零電位を検出した場合、
電位零検出回路の出力により、最小電圧選択回路を制御
して、零電位の電圧入力端子の出力が最小電圧として選
択されないようにすることにより、例えば、４直の電池
の最小電圧選択回路を３直又は２直の電池の最小電圧選
択回路に使用しても、端子数を増やすことなく、対応す
ることができる。
種々の効果を実現することができる。請求項１記載の発
明によれば、電位零検出回路が零電位を検出した場合、
電位零検出回路の出力により、最小電圧選択回路を制御
して、零電位の電圧入力端子の出力が最小電圧として選
択されないようにすることにより、例えば、４直の電池
の最小電圧選択回路を３直又は２直の電池の最小電圧選
択回路に使用しても、端子数を増やすことなく、対応す
ることができる。
【００２８】請求項２記載の発明によれば、接地された
電圧端子に隣接する電圧端子の出力を、直に最小電圧選
択回路に印加したことにより、電圧引き算回路を省略す
ることができる。請求項３記載の発明によれば、縦続接
続された一群の電池の両端の一方の接地されない電圧入
力端子と最小電圧選択回路間に設けたことにより、４直
の電池の最小電圧選択回路を３直で用いても、引き算ア
ンプに影響を及ぼすことなく、正常に出力される。
電圧端子に隣接する電圧端子の出力を、直に最小電圧選
択回路に印加したことにより、電圧引き算回路を省略す
ることができる。請求項３記載の発明によれば、縦続接
続された一群の電池の両端の一方の接地されない電圧入
力端子と最小電圧選択回路間に設けたことにより、４直
の電池の最小電圧選択回路を３直で用いても、引き算ア
ンプに影響を及ぼすことなく、正常に出力される。
【図１】本発明の実施の形態を説明するための図であ
る。
る。
【図２】本発明の実施例を説明するための図である。
【図３】従来例を説明するための図である。
【図４】引き算回路の誤動作を説明するための図であ
る。
る。
１、１１ 最小電圧出力回路 ２、１２ ＭＩＮ選択アンプ １３ 電位零検出回路 Ｑ１〜Ｑ５ トランジスタ Ａ１〜Ａ３ 引き算アンプ Ｂ１〜Ｂ４ バッファアンプ Ｓ１〜Ｓ４ ＭＩＮ選択アンプを構成するバッファア
ンプ ＧＮＤ アース Ｖ１〜Ｖ４ 電圧入力端子
ンプ ＧＮＤ アース Ｖ１〜Ｖ４ 電圧入力端子
Claims (3)
- 【請求項１】 ｎ（ｎは２以上の整数）個の電池を縦続
接続し、該縦続接続された各電池の接続点及び前記縦続
接続された一群の電池の両端に電圧入力端子を設け、隣
接する前記電圧入力端子の電圧が印加され、印加された
電圧入力端子間の電圧値の差を出力する電圧引き算回路
を設け、該電圧引き算回路の出力が印加され、電圧引き
算回路の出力の中から最小の電圧を選択する最小電圧選
択回路を設け、前記最小電圧選択回路から最小電圧の電
池電圧を出力する最小電圧出力回路において、 前記電圧入力端子の電位が零であることを検出する電位
零検出回路を設け、 前記電位零検出回路が零電位を検出した場合、前記電位
零検出回路の出力により、前記最小電圧選択回路を制御
して、零電位の前記電圧入力端子の出力が最小電圧とし
て選択されないようにしたことを特徴とする最小電圧出
力回路。 - 【請求項２】 前記縦続接続された一群の電池の両端の
一方の前記電圧端子を接地し、該接地された電圧入力端
子と隣接する電圧入力端子間の差の電圧を出力する前記
電圧引き算回路を省略し、接地された前記電圧端子に隣
接する電圧端子の入力を、直に前記最小電圧選択回路に
印加したことを特徴とする請求項１記載の最小電圧出力
回路。 - 【請求項３】 前記電位零検出回路は、前記縦続接続さ
れた一群の電池の両端の一方の接地されない電圧入力端
子と前記最小電圧選択回路間に設けたことを特徴とする
請求項１又は２記載の最小電圧出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08972999A JP4103232B2 (ja) | 1999-03-30 | 1999-03-30 | 最小電圧出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08972999A JP4103232B2 (ja) | 1999-03-30 | 1999-03-30 | 最小電圧出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000284003A true JP2000284003A (ja) | 2000-10-13 |
| JP4103232B2 JP4103232B2 (ja) | 2008-06-18 |
Family
ID=13978859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08972999A Expired - Lifetime JP4103232B2 (ja) | 1999-03-30 | 1999-03-30 | 最小電圧出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4103232B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011232161A (ja) * | 2010-04-27 | 2011-11-17 | Oki Semiconductor Co Ltd | 半導体装置及び電池電圧の監視方法 |
| JP2016020921A (ja) * | 2015-10-05 | 2016-02-04 | ラピスセミコンダクタ株式会社 | 半導体装置の制御方法 |
-
1999
- 1999-03-30 JP JP08972999A patent/JP4103232B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011232161A (ja) * | 2010-04-27 | 2011-11-17 | Oki Semiconductor Co Ltd | 半導体装置及び電池電圧の監視方法 |
| US8786289B2 (en) | 2010-04-27 | 2014-07-22 | Oki Semiconductor Co., Ltd. | Method and semiconductor device for monitoring battery voltages |
| JP2016020921A (ja) * | 2015-10-05 | 2016-02-04 | ラピスセミコンダクタ株式会社 | 半導体装置の制御方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4103232B2 (ja) | 2008-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2593253B2 (ja) | 電流測定回路 | |
| JPH09329460A (ja) | モノリシック集積センサ回路 | |
| JP2904087B2 (ja) | 一定の相互コンダクタンスを有する共通モード・レールツウレール増幅器 | |
| JP4515241B2 (ja) | 出力増幅回路及びそれを用いたセンサ装置 | |
| JP3497495B2 (ja) | サンプルホールド回路 | |
| US7239204B2 (en) | Current shunt instrumentation amplifier with extended bipolar input common mode range | |
| JP2000284003A (ja) | 最小電圧出力回路 | |
| JPH08327677A (ja) | 容量型センサ用検出回路および検出方法 | |
| JP4242800B2 (ja) | センサ回路 | |
| EP0812062B1 (en) | Gain-variable amplifier with wide control range | |
| EP1206033A2 (en) | Isolator circuit | |
| JP2005156353A (ja) | 組電池の電圧検出回路 | |
| JP3197244B2 (ja) | 出力回路 | |
| JP5412673B2 (ja) | ワード・レコグナイザ回路 | |
| JP4357755B2 (ja) | 信号入力回路 | |
| JPH06338775A (ja) | スイッチ回路 | |
| JPH0529887A (ja) | コンパレータ回路 | |
| JPH07105710B2 (ja) | 論理回路 | |
| JP2001153898A (ja) | 電圧検出回路 | |
| JPH09139642A (ja) | 増幅器 | |
| KR100240882B1 (ko) | 가입자 회로의 라인 드라이버 | |
| JPH10163809A (ja) | 不平衡−平衡変換回路 | |
| JPH04192608A (ja) | カレントミラー回路 | |
| JPH06303138A (ja) | Ａ／ｄ変換装置 | |
| JP2000341095A (ja) | コンパレータ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041216 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070402 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080304 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080317 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |