JP2000275608A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP2000275608A JP2000275608A JP7742999A JP7742999A JP2000275608A JP 2000275608 A JP2000275608 A JP 2000275608A JP 7742999 A JP7742999 A JP 7742999A JP 7742999 A JP7742999 A JP 7742999A JP 2000275608 A JP2000275608 A JP 2000275608A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- inverter
- liquid crystal
- lines
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【課題】 クロック信号φ及びφバーにパルスディレイ
が生じても、走査線又は信号線駆動回路内に構成される
シフトレジスタの突き抜け誤動作を防止し、シフトレジ
スタの動作信頼性を向上させる。 【解決手段】 走査線及び信号線駆動回路の少なくとも
一方は、シフトレジスタ２１を構成するＤ型フリップフ
ロップのインバータ２１ａ及び２１ｂの出力とクロック
ドインバータ２２ｂ及び２２ｄの入力の間に、突き抜け
誤動作の防止を目的とした抵抗２９が各々挿入される。
この抵抗２９により前記インバータの出力信号は遅延さ
れ、データの突き抜け誤動作が防止される。
が生じても、走査線又は信号線駆動回路内に構成される
シフトレジスタの突き抜け誤動作を防止し、シフトレジ
スタの動作信頼性を向上させる。 【解決手段】 走査線及び信号線駆動回路の少なくとも
一方は、シフトレジスタ２１を構成するＤ型フリップフ
ロップのインバータ２１ａ及び２１ｂの出力とクロック
ドインバータ２２ｂ及び２２ｄの入力の間に、突き抜け
誤動作の防止を目的とした抵抗２９が各々挿入される。
この抵抗２９により前記インバータの出力信号は遅延さ
れ、データの突き抜け誤動作が防止される。
Description
【０００１】
【発明の属する技術分野】本発明は駆動回路一体型のア
クティブマトリクス型液晶表示装置に関する。
クティブマトリクス型液晶表示装置に関する。
【０００２】
【従来の技術】一般にアクティブマトリクス液晶表示装
置は、液晶層が透明なガラス板で構成されるアレイ基板
及び対向基板間に挟持された構造を有する。アレイ基板
は、マトリクス状に配置される複数の画素電極と、これ
ら画素電極の行に沿って配置される複数の走査線と、こ
れら画素電極の列に沿って配置される複数の信号線、複
数の走査線及び複数の信号線の交差位置付近に配置され
各々対応信号線上の信号電圧を対応画素電極に印加する
ために対応走査線を介して制御される複数のスイッチン
グ素子を有する。この液晶表示装置が駆動回路一体型で
ある場合、複数の走査線がアレイ基板に形成される走査
線駆動回路により駆動され、複数の信号線がアレイ基板
に形成される信号線駆動回路により駆動される。
置は、液晶層が透明なガラス板で構成されるアレイ基板
及び対向基板間に挟持された構造を有する。アレイ基板
は、マトリクス状に配置される複数の画素電極と、これ
ら画素電極の行に沿って配置される複数の走査線と、こ
れら画素電極の列に沿って配置される複数の信号線、複
数の走査線及び複数の信号線の交差位置付近に配置され
各々対応信号線上の信号電圧を対応画素電極に印加する
ために対応走査線を介して制御される複数のスイッチン
グ素子を有する。この液晶表示装置が駆動回路一体型で
ある場合、複数の走査線がアレイ基板に形成される走査
線駆動回路により駆動され、複数の信号線がアレイ基板
に形成される信号線駆動回路により駆動される。
【０００３】走査線駆動回路では、アレイ基板の外部か
ら供給される垂直クロック信号が、垂直シフトレジスタ
に入力される。垂直シフトレジスタはこの垂直クロック
信号に応答して垂直走査パルスをシフトし、複数の出力
端から順次対応走査線を駆動する。
ら供給される垂直クロック信号が、垂直シフトレジスタ
に入力される。垂直シフトレジスタはこの垂直クロック
信号に応答して垂直走査パルスをシフトし、複数の出力
端から順次対応走査線を駆動する。
【０００４】信号線駆動回路では、複数の信号線がアレ
イ基板の外部から供給される映像信号線を伝送する映像
信号バスに複数のスイッチを介して接続され、アレイ基
板の外部から供給される水平クロック信号が、水平シフ
トレジスタに入力される。水平シフトレジスタはこの水
平クロック信号に応答して水平走査パルスをシフトし複
数の出力端から順次対応スイッチを駆動する。各スイッ
チはこの走査パルスに応答して導通し、映像信号バス上
の信号電圧を対応信号線に供給する。
イ基板の外部から供給される映像信号線を伝送する映像
信号バスに複数のスイッチを介して接続され、アレイ基
板の外部から供給される水平クロック信号が、水平シフ
トレジスタに入力される。水平シフトレジスタはこの水
平クロック信号に応答して水平走査パルスをシフトし複
数の出力端から順次対応スイッチを駆動する。各スイッ
チはこの走査パルスに応答して導通し、映像信号バス上
の信号電圧を対応信号線に供給する。
【０００５】ところで、上述のアクティブマトリクス液
晶表示装置では、アレイ基板内において垂直クロック信
号及び水平クロック信号を、液晶表示部を避けて、走査
線駆動回路、信号線駆動回路に供給しなければならな
い。又、走査線駆動回路及び信号線駆動回路は、それぞ
れ液晶表示部の縦寸法、横寸法に、おおむね一致した、
細長い構造をとるため、その中の全てのフリップフロッ
プに接続される垂直クロック信号線、水平クロック信号
線の配線長も、きわめて長い構造となる。そのため、垂
直クロック信号線、水平クロック信号線はいずれも非常
に大きな寄生負荷を持ち、走査線、信号線駆動回路の先
端において、垂直、水平クロック信号は非常に大きなパ
ルスディレイが生じる。
晶表示装置では、アレイ基板内において垂直クロック信
号及び水平クロック信号を、液晶表示部を避けて、走査
線駆動回路、信号線駆動回路に供給しなければならな
い。又、走査線駆動回路及び信号線駆動回路は、それぞ
れ液晶表示部の縦寸法、横寸法に、おおむね一致した、
細長い構造をとるため、その中の全てのフリップフロッ
プに接続される垂直クロック信号線、水平クロック信号
線の配線長も、きわめて長い構造となる。そのため、垂
直クロック信号線、水平クロック信号線はいずれも非常
に大きな寄生負荷を持ち、走査線、信号線駆動回路の先
端において、垂直、水平クロック信号は非常に大きなパ
ルスディレイが生じる。
【０００６】クロック信号にパルスディレイが生じる
と、シフトレジスタにおいてデータの突き抜け誤動作が
生じやすくなる。この突き抜け誤動作について次に説明
する。
と、シフトレジスタにおいてデータの突き抜け誤動作が
生じやすくなる。この突き抜け誤動作について次に説明
する。
【０００７】図１はクロックドインバータで構成したＤ
型フリップフロップの回路図とタイミングチャートであ
る。クロックドインバータは、図１（ｂ）に示すように
２つのＰチャンネルＴＦＴ・Ｔ１、Ｔ２、及び２つのＮ
チャンネルＴＦＴ・Ｔ３、Ｔ４が電源とグランド間に直
列に接続されている。トランジスタＴ２及びＴ３のゲー
トは入力端子として共に接続されている。図１（ａ）の
クロックドインバータ４１ａのように、φが表記された
クロックドインバータの場合、トランジスタＴ１のゲー
トにはクロック信号φバーが入力され、トランジスタＴ
４のゲートにはクロック信号φが入力される。一方、図
１（ａ）のクロックドインバータ４１ｂのように、φバ
ーが表記されたクロックドインバータの場合、トランジ
スタＴ１のゲートにはクロック信号φが入力され、トラ
ンジスタＴ４のゲートにはクロック信号φバーが入力さ
れる。
型フリップフロップの回路図とタイミングチャートであ
る。クロックドインバータは、図１（ｂ）に示すように
２つのＰチャンネルＴＦＴ・Ｔ１、Ｔ２、及び２つのＮ
チャンネルＴＦＴ・Ｔ３、Ｔ４が電源とグランド間に直
列に接続されている。トランジスタＴ２及びＴ３のゲー
トは入力端子として共に接続されている。図１（ａ）の
クロックドインバータ４１ａのように、φが表記された
クロックドインバータの場合、トランジスタＴ１のゲー
トにはクロック信号φバーが入力され、トランジスタＴ
４のゲートにはクロック信号φが入力される。一方、図
１（ａ）のクロックドインバータ４１ｂのように、φバ
ーが表記されたクロックドインバータの場合、トランジ
スタＴ１のゲートにはクロック信号φが入力され、トラ
ンジスタＴ４のゲートにはクロック信号φバーが入力さ
れる。
【０００８】図１（ａ）のように、Ｄ型フリップフロッ
プはデータの取り込みを行うマスター回路とデータを保
持するスレーブ回路から成り、入力データの確定及び出
力データの変化が、共にクロックのエッジに同期して行
われる。マスター側がデータを取り込んでいるタイミン
グではスレーブ側は一つ前のサイクルのデータを保持し
て出力し、マスター側のデータ取り込み口が閉まるのと
同時にスレーブ側のデータ取り込み口を開けてマスター
のデータを取り込み、出力データを更新する。
プはデータの取り込みを行うマスター回路とデータを保
持するスレーブ回路から成り、入力データの確定及び出
力データの変化が、共にクロックのエッジに同期して行
われる。マスター側がデータを取り込んでいるタイミン
グではスレーブ側は一つ前のサイクルのデータを保持し
て出力し、マスター側のデータ取り込み口が閉まるのと
同時にスレーブ側のデータ取り込み口を開けてマスター
のデータを取り込み、出力データを更新する。
【０００９】この時、図２のようにクロック信号φとφ
バーにパルスディレイが生じると、クロック信号がＨｉ
ｇｈとＬｏｗの中間電位の間、マスター側とスレーブ側
の全てのクロックドインバータが開き、入力側から出力
側へとデータが突き抜け誤動作を起こす。
バーにパルスディレイが生じると、クロック信号がＨｉ
ｇｈとＬｏｗの中間電位の間、マスター側とスレーブ側
の全てのクロックドインバータが開き、入力側から出力
側へとデータが突き抜け誤動作を起こす。
【００１０】図３は突き抜け誤動作を実際の波形を用い
て説明するための図である。図１（ｂ）の期間Ａでは、
図３（ａ）のクロックドインバータ４１ａの出力はＬｏ
ｗ、クロックドインバータ４１ｂの出力はＨｉｇｈを出
力し、出力同士がかち合ってしまう。従って、ノード
Ｂ、Ｃ及びＤの電位が不安定になり、Ｈｉｇｈ、Ｌｏｗ
の認識が正常に行われなくなる。ここでＤの電位が時刻
ｔｓにＨｉｇｈと認識されれてしまうと突き抜け誤動作
が生じる。期間Ｂでも同様である。
て説明するための図である。図１（ｂ）の期間Ａでは、
図３（ａ）のクロックドインバータ４１ａの出力はＬｏ
ｗ、クロックドインバータ４１ｂの出力はＨｉｇｈを出
力し、出力同士がかち合ってしまう。従って、ノード
Ｂ、Ｃ及びＤの電位が不安定になり、Ｈｉｇｈ、Ｌｏｗ
の認識が正常に行われなくなる。ここでＤの電位が時刻
ｔｓにＨｉｇｈと認識されれてしまうと突き抜け誤動作
が生じる。期間Ｂでも同様である。
【００１１】駆動回路一体型の液晶表示装置では、上述
の通り、クロック信号にパルスディレイが生じやすい
為、走査線、信号線駆動回路において、シフトレジスタ
にデータの突き抜け誤動作が生じやすく、動作信頼性に
支障をきたしている。シフトレジスタに突き抜け誤動作
が生じると、走査線、アナログスイッチが正規のタイミ
ングでオン、オフせず、表示画像の品質を劣化させる結
果となる。
の通り、クロック信号にパルスディレイが生じやすい
為、走査線、信号線駆動回路において、シフトレジスタ
にデータの突き抜け誤動作が生じやすく、動作信頼性に
支障をきたしている。シフトレジスタに突き抜け誤動作
が生じると、走査線、アナログスイッチが正規のタイミ
ングでオン、オフせず、表示画像の品質を劣化させる結
果となる。
【００１２】本発明は、上述のような問題点に鑑みてな
されたもので、クロック信号にパルスディレイが生じて
も、シフトレジスタに突き抜け誤動作が生じにくく、高
い信頼性を確保した液晶表示装置を提供することを目的
とする。
されたもので、クロック信号にパルスディレイが生じて
も、シフトレジスタに突き抜け誤動作が生じにくく、高
い信頼性を確保した液晶表示装置を提供することを目的
とする。
【００１３】
【課題を解決するための手段】本発明によれば、マトリ
クス状に配置される複数の画素電極、これら画素電極の
行に沿って配置される複数の走査線、これら画素電極の
列に沿って配置される複数の信号線、複数の走査線及び
複数の信号線の交差位置付近に配置され各々対応信号線
上の信号電圧を対応画素電極に印可するために対応走査
線を介して制御される複数のスイッチング素子、複数の
走査線を駆動する走査線駆動回路、及び複数の信号線を
駆動する信号線駆動回路を含むアレイ基板と、複数の画
素電極に対向される対向電極を含む対向基板と、アレイ
基板及び対向基板間に挟持される液晶層とを備え、走査
線駆動回路及び信号線駆動回路の少なくとも一方は、イ
ンバータの出力にシフトレジスタの突き抜け誤動作の防
止を目的とした抵抗を挿入したＤ型フリップフロップタ
イプのシフトレジスタを備えた液晶表示装置が提供され
る。
クス状に配置される複数の画素電極、これら画素電極の
行に沿って配置される複数の走査線、これら画素電極の
列に沿って配置される複数の信号線、複数の走査線及び
複数の信号線の交差位置付近に配置され各々対応信号線
上の信号電圧を対応画素電極に印可するために対応走査
線を介して制御される複数のスイッチング素子、複数の
走査線を駆動する走査線駆動回路、及び複数の信号線を
駆動する信号線駆動回路を含むアレイ基板と、複数の画
素電極に対向される対向電極を含む対向基板と、アレイ
基板及び対向基板間に挟持される液晶層とを備え、走査
線駆動回路及び信号線駆動回路の少なくとも一方は、イ
ンバータの出力にシフトレジスタの突き抜け誤動作の防
止を目的とした抵抗を挿入したＤ型フリップフロップタ
イプのシフトレジスタを備えた液晶表示装置が提供され
る。
【００１４】この液晶表示装置では、Ｄ型フリップフロ
ップのインバータ出力に抵抗が挿入される。従って、ク
ロック信号にパルスディレイが生じても、クロック信号
が中間電位の間に、データの突き抜け誤動作が生じにく
く、シフトレジスタの動作信頼性を大きく向上させるこ
とができる。
ップのインバータ出力に抵抗が挿入される。従って、ク
ロック信号にパルスディレイが生じても、クロック信号
が中間電位の間に、データの突き抜け誤動作が生じにく
く、シフトレジスタの動作信頼性を大きく向上させるこ
とができる。
【００１５】
【発明の実施の形態】以下、本発明の第１実施形態に係
る駆動回路一体型アクティブマトリクス液晶表示装置を
図４から図７を参照して説明する。
る駆動回路一体型アクティブマトリクス液晶表示装置を
図４から図７を参照して説明する。
【００１６】図４はこのアクティブマトリクス液晶表示
装置の構成を示す。
装置の構成を示す。
【００１７】この液晶表示装置は、液晶層１が従来と同
様に透明なガラス板で構成されるアレイ基板２Ａ及び対
向基板２Ｂ間に挟持された構造を有する。アレイ基板２
Ａは、マトリクス状に配置される複数の画素電極８と、
これら画素電極８の行に沿って配置される複数の走査線
５、これら画素電極８の列に沿って配置される複数の信
号線３、複数の走査線５及び複数の信号線３の交差位置
付近にスイッチング素子として配置され各々対応信号線
３上の信号電圧を対応画素電極８に印加するために対応
走査線５を介して制御される複数のポリシリコン薄膜ト
ランジスタ（ＴＦＴ）７を有する透明なガラス板であ
る。アレイ基板２Ａはさらに複数の走査線５を駆動する
走査線駆動回路２０及び複数の信号線３を駆動する信号
線駆動回路１０を有する。走査線駆動回路２０及び信号
線駆動回路１０の各々はスイッチング素子となるＴＦＴ
７と一緒に形成される複数のポリシリコン薄膜トランジ
スタで構成される。
様に透明なガラス板で構成されるアレイ基板２Ａ及び対
向基板２Ｂ間に挟持された構造を有する。アレイ基板２
Ａは、マトリクス状に配置される複数の画素電極８と、
これら画素電極８の行に沿って配置される複数の走査線
５、これら画素電極８の列に沿って配置される複数の信
号線３、複数の走査線５及び複数の信号線３の交差位置
付近にスイッチング素子として配置され各々対応信号線
３上の信号電圧を対応画素電極８に印加するために対応
走査線５を介して制御される複数のポリシリコン薄膜ト
ランジスタ（ＴＦＴ）７を有する透明なガラス板であ
る。アレイ基板２Ａはさらに複数の走査線５を駆動する
走査線駆動回路２０及び複数の信号線３を駆動する信号
線駆動回路１０を有する。走査線駆動回路２０及び信号
線駆動回路１０の各々はスイッチング素子となるＴＦＴ
７と一緒に形成される複数のポリシリコン薄膜トランジ
スタで構成される。
【００１８】走査線駆動回路２０は、アレイ基板２Ａの
外部から供給される垂直クロック信号に応答して垂直走
査パルスをシフトし複数の出力端から順次出力する垂直
シフトレジスタ２１と、垂直シフトレジスタ２１の各出
力端から得られる走査パルスを増幅して対応走査線５に
供給する走査線バッファ回路２３を含む。垂直シフトレ
ジスタ２１は縦列接続される複数のフリップフロップで
構成され、これらの出力端がそれぞれ垂直シフトレジス
タ２１の出力端となる。
外部から供給される垂直クロック信号に応答して垂直走
査パルスをシフトし複数の出力端から順次出力する垂直
シフトレジスタ２１と、垂直シフトレジスタ２１の各出
力端から得られる走査パルスを増幅して対応走査線５に
供給する走査線バッファ回路２３を含む。垂直シフトレ
ジスタ２１は縦列接続される複数のフリップフロップで
構成され、これらの出力端がそれぞれ垂直シフトレジス
タ２１の出力端となる。
【００１９】信号線駆動回路１０は、アレイ基板２Ａの
外部から供給される映像信号を伝送する映像信号バス１
７、各々この映像信号バス１７と対応信号線３との間に
アナログスイッチとして接続される複数のトランスミッ
ションゲート（ＴＧ）１８、アレイ基板２Ａの外部から
供給される水平クロック信号に応答して水平走査パルス
をシフトし複数の出力端から順次出力する水平シフトレ
ジスタ１１、及び水平シフトレジスタ１１の各出力端か
ら得られる走査パルスを増幅して対応トランスミッショ
ンゲート１８を駆動するＴＧバッファ回路１３を含む。
各トランスミッションゲート１８はこの走査パルスに応
答して導通し、映像信号バス１７上の信号電圧を対応信
号線３に供給する。水平シフトレジスタ１１は縦列接続
される複数のフリップフロップで構成され、これらの出
力端がそれぞれ水平シフトレジスタ１１の出力端とな
る。各トランスミッションゲート１８はポリシリコン薄
膜トランジスタ（ＴＦＴ）で構成される。
外部から供給される映像信号を伝送する映像信号バス１
７、各々この映像信号バス１７と対応信号線３との間に
アナログスイッチとして接続される複数のトランスミッ
ションゲート（ＴＧ）１８、アレイ基板２Ａの外部から
供給される水平クロック信号に応答して水平走査パルス
をシフトし複数の出力端から順次出力する水平シフトレ
ジスタ１１、及び水平シフトレジスタ１１の各出力端か
ら得られる走査パルスを増幅して対応トランスミッショ
ンゲート１８を駆動するＴＧバッファ回路１３を含む。
各トランスミッションゲート１８はこの走査パルスに応
答して導通し、映像信号バス１７上の信号電圧を対応信
号線３に供給する。水平シフトレジスタ１１は縦列接続
される複数のフリップフロップで構成され、これらの出
力端がそれぞれ水平シフトレジスタ１１の出力端とな
る。各トランスミッションゲート１８はポリシリコン薄
膜トランジスタ（ＴＦＴ）で構成される。
【００２０】図５は走査線駆動回路２０の詳細な構成を
示す。
示す。
【００２１】垂直シフトレジスタ２１のフリップフロッ
プは複数の走査線５にそれぞれ割当てられ縦列接続され
たＤ型フリップフロップである。各フリップフロップは
クロックドインバータ２２ａ〜２２ｄ及びインバータ２
１ａ、２１ｂで構成される。これらクロックドインバー
タ及びインバータの各々は、Ｐチャネル及びＮチャネル
ＴＦＴを組合わせて構成される。クロックドインバータ
２２ａ〜２２ｄはクロック信号φ及び反転クロック信号
φバーを受取るためにクロック線２６ａ及び反転クロッ
ク線２６ｂに接続される。クロックドインバータ２２
ａ、２２ｂ及びインバータ２１ａはデータの取り込みを
行うマスター回路、クロックドインバータ２２ｃ、２２
ｄ及びインバータ２１ｂはデータを保持するスレーブ回
路として機能し、入力データの確定及び出力データの変
化が共にクロックのエッジに同期して行われる。マスタ
ー側がデータを取り込んでいるタイミングではスレーブ
側は一つ前のサイクルのデータを保持して出力し、マス
ター側のデータ取り込み口であるクロックドインバータ
２２ａが閉まるのと同時にスレーブ側のデータ取り込み
口であるクロックドインバータ２２ｃを開けてマスター
のデータを取り込み、出力データを走査線バッファ回路
２３側に送出すると共に、次段のフリップフロップ側に
送出する。インバータ２１ａ出力とクロックドインバー
タ２２ｂのデータ入力間、及びインバータ２１ｂ出力と
クロックドインバータ２２ｄのデータ入力間には、各々
抵抗２９が接続される。
プは複数の走査線５にそれぞれ割当てられ縦列接続され
たＤ型フリップフロップである。各フリップフロップは
クロックドインバータ２２ａ〜２２ｄ及びインバータ２
１ａ、２１ｂで構成される。これらクロックドインバー
タ及びインバータの各々は、Ｐチャネル及びＮチャネル
ＴＦＴを組合わせて構成される。クロックドインバータ
２２ａ〜２２ｄはクロック信号φ及び反転クロック信号
φバーを受取るためにクロック線２６ａ及び反転クロッ
ク線２６ｂに接続される。クロックドインバータ２２
ａ、２２ｂ及びインバータ２１ａはデータの取り込みを
行うマスター回路、クロックドインバータ２２ｃ、２２
ｄ及びインバータ２１ｂはデータを保持するスレーブ回
路として機能し、入力データの確定及び出力データの変
化が共にクロックのエッジに同期して行われる。マスタ
ー側がデータを取り込んでいるタイミングではスレーブ
側は一つ前のサイクルのデータを保持して出力し、マス
ター側のデータ取り込み口であるクロックドインバータ
２２ａが閉まるのと同時にスレーブ側のデータ取り込み
口であるクロックドインバータ２２ｃを開けてマスター
のデータを取り込み、出力データを走査線バッファ回路
２３側に送出すると共に、次段のフリップフロップ側に
送出する。インバータ２１ａ出力とクロックドインバー
タ２２ｂのデータ入力間、及びインバータ２１ｂ出力と
クロックドインバータ２２ｄのデータ入力間には、各々
抵抗２９が接続される。
【００２２】走査線バッファ回路２３は、複数の走査線
にそれぞれ割当てられた複数のバッファで構成される。
各バッファは縦列接続されたインバータ２３ａ〜２３ｄ
で構成される。これらのインバータ２３ａ〜２３ｄの各
々は、Ｐチャネル及びＮチャネルＴＦＴを組合わせて構
成される。
にそれぞれ割当てられた複数のバッファで構成される。
各バッファは縦列接続されたインバータ２３ａ〜２３ｄ
で構成される。これらのインバータ２３ａ〜２３ｄの各
々は、Ｐチャネル及びＮチャネルＴＦＴを組合わせて構
成される。
【００２３】このような構成の走査線駆動回路２０で
は、クロック線２６ａ及び反転クロック線２６ｂは、垂
直シフトレジスタ２１において縦列接続され複数の走査
線５にそれぞれ割当てられた全てのフリップフロップに
接続される。又、クロック線２６ａ及び反転クロック線
２６ｂは画面表示部９を避けて配線されるため、アレイ
基板用コネクタ部１Ａから、走査線駆動回路２０までの
配線長も長くなる。そのため、クロック線２６ａ、及び
反転クロック線２６ｂはアレイ基板内において、非常に
大きな寄生負荷を持ち、配線終端付近において、大きな
パルスディレイが生じる。パルスディレイが大きくなる
と、クロック信号及び反転クロック信号が中間電位の間
に、データの突き抜け誤動作が生じやすくなる。しか
し、図５のフリップフロップにおいては、帰還用インバ
ータである２１ａ、２１ｂの出力に抵抗２９を各々配置
してあるので、帰還回路の出力がクロック信号及び反転
クロック信号が中間電位の間に反転しにくく、その場
合、伝送ラインの電位は帰還回路の出力によって、正し
い値にセットされる。
は、クロック線２６ａ及び反転クロック線２６ｂは、垂
直シフトレジスタ２１において縦列接続され複数の走査
線５にそれぞれ割当てられた全てのフリップフロップに
接続される。又、クロック線２６ａ及び反転クロック線
２６ｂは画面表示部９を避けて配線されるため、アレイ
基板用コネクタ部１Ａから、走査線駆動回路２０までの
配線長も長くなる。そのため、クロック線２６ａ、及び
反転クロック線２６ｂはアレイ基板内において、非常に
大きな寄生負荷を持ち、配線終端付近において、大きな
パルスディレイが生じる。パルスディレイが大きくなる
と、クロック信号及び反転クロック信号が中間電位の間
に、データの突き抜け誤動作が生じやすくなる。しか
し、図５のフリップフロップにおいては、帰還用インバ
ータである２１ａ、２１ｂの出力に抵抗２９を各々配置
してあるので、帰還回路の出力がクロック信号及び反転
クロック信号が中間電位の間に反転しにくく、その場
合、伝送ラインの電位は帰還回路の出力によって、正し
い値にセットされる。
【００２４】図６は本発明によるシフトレジスタの動作
を実際の波形を用いて説明するための図である。図６
（ａ）のようにインバータ２１ａ出力とクロックドイン
バータ２２ｂ入力間に抵抗２９を接続することにより、
インバータ２１ａの出力は遅延されてクロックドインバ
ータ２２ｂに伝わる。なぜなら、クロックドインバータ
２２ｂの入力回路の容量成分とノードＤの配線の容量成
分及び抵抗２９により遅延回路が構成されるからであ
る。従って、図６（ｂ）の期間Ａにおいて、クロックド
インバータ２２ｂへの入力信号すなわちノードＤの電位
は緩やかに上昇し、時刻ｔｓでＨｉｇｈとはならず、ク
ロックドインバータ２２ｂの出力すなわちノードＢの電
位は時刻ｔｓ以後、Ｈｉｇｈを維持する。
を実際の波形を用いて説明するための図である。図６
（ａ）のようにインバータ２１ａ出力とクロックドイン
バータ２２ｂ入力間に抵抗２９を接続することにより、
インバータ２１ａの出力は遅延されてクロックドインバ
ータ２２ｂに伝わる。なぜなら、クロックドインバータ
２２ｂの入力回路の容量成分とノードＤの配線の容量成
分及び抵抗２９により遅延回路が構成されるからであ
る。従って、図６（ｂ）の期間Ａにおいて、クロックド
インバータ２２ｂへの入力信号すなわちノードＤの電位
は緩やかに上昇し、時刻ｔｓでＨｉｇｈとはならず、ク
ロックドインバータ２２ｂの出力すなわちノードＢの電
位は時刻ｔｓ以後、Ｈｉｇｈを維持する。
【００２５】以上の結果、シフトレジスタの出力データ
は、正規のタイミングで走査線バッファ回路２３及び次
段のフリップフロップ側に送出され、走査線５は正規の
タイミングでオン、オフされる。従って、走査線のオ
ン、オフのタイミングずれに起因する表示不良のない良
好な画像品質を得ることが出来る。
は、正規のタイミングで走査線バッファ回路２３及び次
段のフリップフロップ側に送出され、走査線５は正規の
タイミングでオン、オフされる。従って、走査線のオ
ン、オフのタイミングずれに起因する表示不良のない良
好な画像品質を得ることが出来る。
【００２６】抵抗２９の抵抗値は、クロック信号及び反
転クロック信号が中間電位の間に、帰還出力が反転せ
ず、クロックドインバータ２２ａ、２１ｄがデータを取
り込んでいる間に、帰還回路のクロックドインバータ２
２ｂ、２１ｅの入力が正規の電位になる値にすればよ
い。この値はシミュレーションによって決定できる。駆
動回路一体型液晶表示装置の場合、抵抗２９はポリシリ
コン等の半導体層で成膜すれば、比較的短い配線スペー
スで、適切な抵抗値を得ることが出来る。
転クロック信号が中間電位の間に、帰還出力が反転せ
ず、クロックドインバータ２２ａ、２１ｄがデータを取
り込んでいる間に、帰還回路のクロックドインバータ２
２ｂ、２１ｅの入力が正規の電位になる値にすればよ
い。この値はシミュレーションによって決定できる。駆
動回路一体型液晶表示装置の場合、抵抗２９はポリシリ
コン等の半導体層で成膜すれば、比較的短い配線スペー
スで、適切な抵抗値を得ることが出来る。
【００２７】又、図５のフリップフロップにおいて、抵
抗２９を挿入する代わりに、帰還用インバータ２１ａ、
２１ｂのトランジスタのＷ／Ｌ比を、クロックドインバ
ータ２２ａ〜２２ｄのトランジスタのＷ／Ｌ比より小さ
くしても、帰還回路の出力が反転しにくく、同様に突き
抜け誤動作防止の効果がある。
抗２９を挿入する代わりに、帰還用インバータ２１ａ、
２１ｂのトランジスタのＷ／Ｌ比を、クロックドインバ
ータ２２ａ〜２２ｄのトランジスタのＷ／Ｌ比より小さ
くしても、帰還回路の出力が反転しにくく、同様に突き
抜け誤動作防止の効果がある。
【００２８】図７は信号線駆動回路１０の詳細な構成を
示す。
示す。
【００２９】水平シフトレジスタ１１のフリップフロッ
プは複数の信号線３にそれぞれ割当てられ縦列接続され
たＤ型フリップフロップである。各フリップフロップは
クロックドインバータ１２ａ〜１２ｄ及びインバータ１
１ａ、１１ｂで構成される。これらクロックドインバー
タ及びインバータの各々は、Ｐチャネル及びＮチャネル
ＴＦＴを組合わせて構成される。クロックドインバータ
１２ａ〜１２ｄはクロック信号φ及び反転クロック信号
φバーを受取るためにクロック線１６ａ及び反転クロッ
ク線１６ｂに接続される。クロックドインバータ１２
ａ、１２ｂ及びインバータ１１ａはデータの取り込みを
行うマスター回路、クロックドインバータ１２ｃ、１２
ｄ及びインバータ１１ｂはデータを保持するスレーブ回
路として機能し、入力データの確定及び出力データの変
化がともにクロックのエッジに同期して行われる。マス
ター側がデータを取り込んでいるタイミングではスレー
ブ側は一つ前のサイクルのデータを保持して出力し、マ
スター側のデータ取り込み口であるクロックドインバー
タ１２ａが閉まるのと同時にスレーブ側のデータ取り込
み口であるクロックドインバータ１２ｃを開けてマスタ
ーのデータを取り込み、出力データをＴＧバッファ回路
１３側に送出すると共に、次段のフリップフロップ側に
送出する。インバータ１１ａ、１１ｂの出力には、抵抗
１９が配置される。
プは複数の信号線３にそれぞれ割当てられ縦列接続され
たＤ型フリップフロップである。各フリップフロップは
クロックドインバータ１２ａ〜１２ｄ及びインバータ１
１ａ、１１ｂで構成される。これらクロックドインバー
タ及びインバータの各々は、Ｐチャネル及びＮチャネル
ＴＦＴを組合わせて構成される。クロックドインバータ
１２ａ〜１２ｄはクロック信号φ及び反転クロック信号
φバーを受取るためにクロック線１６ａ及び反転クロッ
ク線１６ｂに接続される。クロックドインバータ１２
ａ、１２ｂ及びインバータ１１ａはデータの取り込みを
行うマスター回路、クロックドインバータ１２ｃ、１２
ｄ及びインバータ１１ｂはデータを保持するスレーブ回
路として機能し、入力データの確定及び出力データの変
化がともにクロックのエッジに同期して行われる。マス
ター側がデータを取り込んでいるタイミングではスレー
ブ側は一つ前のサイクルのデータを保持して出力し、マ
スター側のデータ取り込み口であるクロックドインバー
タ１２ａが閉まるのと同時にスレーブ側のデータ取り込
み口であるクロックドインバータ１２ｃを開けてマスタ
ーのデータを取り込み、出力データをＴＧバッファ回路
１３側に送出すると共に、次段のフリップフロップ側に
送出する。インバータ１１ａ、１１ｂの出力には、抵抗
１９が配置される。
【００３０】ＴＧバッファ回路１３は、複数の信号線３
にそれぞれ割当てられた複数のバッファで構成される。
各バッファは縦列接続されたインバータ１３ａ〜１３ｄ
で構成される。これらのインバータの各々は、Ｐチャネ
ル及びＮチャネルＴＦＴを組合わせて構成される。
にそれぞれ割当てられた複数のバッファで構成される。
各バッファは縦列接続されたインバータ１３ａ〜１３ｄ
で構成される。これらのインバータの各々は、Ｐチャネ
ル及びＮチャネルＴＦＴを組合わせて構成される。
【００３１】このような構成の信号線駆動回路１０で
は、クロック線１６ａ及び反転クロック線１６ｂは、水
平シフトレジスタ１１において縦列接続され複数の信号
線３にそれぞれ割当てられた全てのフリップフロップに
接続される。又、クロック線１６ａ及び反転クロック線
１６ｂは画面表示部９を避けて配線されるため、アレイ
基板用コネクタ部１Ａから、信号線駆動回路１０までの
配線長も長くなる。そのため、クロック線１６ａ、及び
反転クロック線１６ｂはアレイ基板内において、非常に
大きな寄生負荷を持ち、配線終端付近において、大きな
パルスディレイが生じる。パルスディレイが大きくなる
と、クロック信号及び反転クロック信号が中間電位の間
に、データの突き抜け誤動作が生じやすくなる。
は、クロック線１６ａ及び反転クロック線１６ｂは、水
平シフトレジスタ１１において縦列接続され複数の信号
線３にそれぞれ割当てられた全てのフリップフロップに
接続される。又、クロック線１６ａ及び反転クロック線
１６ｂは画面表示部９を避けて配線されるため、アレイ
基板用コネクタ部１Ａから、信号線駆動回路１０までの
配線長も長くなる。そのため、クロック線１６ａ、及び
反転クロック線１６ｂはアレイ基板内において、非常に
大きな寄生負荷を持ち、配線終端付近において、大きな
パルスディレイが生じる。パルスディレイが大きくなる
と、クロック信号及び反転クロック信号が中間電位の間
に、データの突き抜け誤動作が生じやすくなる。
【００３２】しかし、図７のフリップフロップにおいて
は、帰還用インバータである１１ａ、１１ｂの出力に抵
抗１９を配置してあるので、帰還回路の出力が図６で説
明したように、クロック信号及び反転クロック信号が中
間電位の間に反転しにくい。その結果、伝送ラインの電
位は帰還回路の出力によって、正しい値にセットされ
る。従って、シフトレジスタの出力データは、正規のタ
イミングでＴＧバッファ回路２３、及び、次段のフリッ
プフロップ側に送出され、正規のタイミングで、トラン
スミッションゲート１８をオン、オフすることができ
る。すなわち、信号線３には正規のタイミングで、映像
信号バスから、トランスミッションゲートを介して、映
像信号が取り込まれ、トランスミッションゲートのオ
ン、オフのタイミングずれに起因する表示不良のない良
好な画像品質を得ることができる。
は、帰還用インバータである１１ａ、１１ｂの出力に抵
抗１９を配置してあるので、帰還回路の出力が図６で説
明したように、クロック信号及び反転クロック信号が中
間電位の間に反転しにくい。その結果、伝送ラインの電
位は帰還回路の出力によって、正しい値にセットされ
る。従って、シフトレジスタの出力データは、正規のタ
イミングでＴＧバッファ回路２３、及び、次段のフリッ
プフロップ側に送出され、正規のタイミングで、トラン
スミッションゲート１８をオン、オフすることができ
る。すなわち、信号線３には正規のタイミングで、映像
信号バスから、トランスミッションゲートを介して、映
像信号が取り込まれ、トランスミッションゲートのオ
ン、オフのタイミングずれに起因する表示不良のない良
好な画像品質を得ることができる。
【００３３】抵抗１９の抵抗値は、クロック信号及び反
転クロック信号が中間電位の間に、帰還出力が反転せ
ず、クロックドインバータ１２ａ、１２ｃがデータを取
り込んでいる間に、帰還回路のクロックドインバータ１
２ｂ、１２ｄの入力が正規の電位になる値にすればよ
い。この値はシミュレーションによって決定できる。駆
動回路一体型液晶表示装置の場合、抵抗１９はポリシリ
コン等の半導体層で成膜すれば、比較的短い配線スペー
スで、適切な抵抗値を得ることが出来る。
転クロック信号が中間電位の間に、帰還出力が反転せ
ず、クロックドインバータ１２ａ、１２ｃがデータを取
り込んでいる間に、帰還回路のクロックドインバータ１
２ｂ、１２ｄの入力が正規の電位になる値にすればよ
い。この値はシミュレーションによって決定できる。駆
動回路一体型液晶表示装置の場合、抵抗１９はポリシリ
コン等の半導体層で成膜すれば、比較的短い配線スペー
スで、適切な抵抗値を得ることが出来る。
【００３４】又、図７のフリップフロップにおいて、抵
抗１９を挿入する代わりに、帰還インバータのトランジ
スタのＷ／Ｌ比を、クロックドインバータのトランジス
タのＷ／Ｌ比より小さくしても、帰還回路の出力が反転
しにくく、同様に突き抜け誤動作防止の効果がある。
抗１９を挿入する代わりに、帰還インバータのトランジ
スタのＷ／Ｌ比を、クロックドインバータのトランジス
タのＷ／Ｌ比より小さくしても、帰還回路の出力が反転
しにくく、同様に突き抜け誤動作防止の効果がある。
【００３５】なお、上記の実施の形態においては、信号
線駆動回路１０及び走査線駆動回路２０の両方に突き抜
け誤動作防止のための抵抗を備えていたが、信号線駆動
回路１０と走査線駆動回路２０のどちらか一方のみ、突
き抜け誤動作防止のための抵抗を備えた液晶表示装置に
本発明を適用できることは云うまでもない。
線駆動回路１０及び走査線駆動回路２０の両方に突き抜
け誤動作防止のための抵抗を備えていたが、信号線駆動
回路１０と走査線駆動回路２０のどちらか一方のみ、突
き抜け誤動作防止のための抵抗を備えた液晶表示装置に
本発明を適用できることは云うまでもない。
【００３６】
【発明の効果】以上のように本発明によれば表示画面の
品質が、信号線及び走査線駆動回路内に設けられたシフ
トレジスタの突き抜け誤動作の影響で劣化することを防
止できる液晶表示装置を提供できる。
品質が、信号線及び走査線駆動回路内に設けられたシフ
トレジスタの突き抜け誤動作の影響で劣化することを防
止できる液晶表示装置を提供できる。
【図１】クロックドインバータで構成したＤ型フリップ
フロップの回路図及びタイミングチャートを示す図であ
る。
フロップの回路図及びタイミングチャートを示す図であ
る。
【図２】クロックドインバータで構成したＤ型フリップ
フロップがクロックディレイにより誤動作することを説
明する図である。
フロップがクロックディレイにより誤動作することを説
明する図である。
【図３】突き抜け誤動作を実際の波形を用いて説明する
ための図である。
ための図である。
【図４】本発明による駆動回路一体型アクティブマトリ
クス液晶表示装置の構成を示す図である。
クス液晶表示装置の構成を示す図である。
【図５】図１に示す走査線駆動回路の構成を示す図であ
る。
る。
【図６】本発明によるシフトレジスタの動作を実際の波
形を用いて説明するための図である。
形を用いて説明するための図である。
【図７】図１に示す信号線駆動回路の構成を示す図であ
る。
る。
１…液晶層 １Ａ…アレイ基板用コネクタ部 ２Ａ…アレイ基板 ２Ｂ…対向基板 ３…信号線 ５…走査線 ７…ＴＦＴ ８…画素電極 ９…画面表示部 １０…信号線駆動回路 １１…シフトレジスタ １１ａ、１１ｂ…インバータ １２ａ〜１２ｄ…クロックドインバータ １３…ＴＧバッファ回路 １６ａ…クロック線 １６ｂ…クロックバー線 １７…ビデオバスライン １８…トランスミッションゲート １９…抵抗 ２０…走査線駆動回路 ２１…シフトレジスタ ２１ａ、２１ｂ…インバータ ２２ａ〜２２ｄ…クロックドインバータ ２３…走査線バッファ回路 ２６ａ…クロック線 ２６ｂ…クロックバー線 ２９…抵抗
Claims (6)
- 【請求項１】 マトリクス状に配置される複数の画素電
極、これら画素電極の行に沿って配置される複数の走査
線、これら画素電極の列に沿って配置される複数の信号
線、前記複数の走査線及び複数の信号線の交差位置付近
に配置され各々対応信号線上の信号電圧を対応画素電極
に印加するために対応走査線を介して制御される複数の
スイッチング素子、前記複数の走査線を駆動する走査線
駆動回路、及び複数の信号線を駆動する信号線駆動回路
を含むアレイ基板と、 前記複数の画素電極に対向される対向電極を含む対向基
板と、 前記アレイ基板及び前記対向基板間に挟持される液晶層
とを備え、 前記走査線駆動回路及び前記信号線駆動回路の少なくと
も一方は前記アレイ基板の外部から供給されるクロック
信号に応答して順次前記複数の走査線又は信号線を走査
するＤ型フリップフロップタイプのシフトレジスタを備
えた液晶表示装置において、 前記フリップフロップを構成するインバータの出力に、
シフトレジスタの突き抜け誤動作の防止を目的とした抵
抗を挿入したことを特徴とする液晶表示装置。 - 【請求項２】 前記フリップフロップは、同一構成のマ
スター回路及びスレーブ回路より構成され、該マスター
及びスレーブ各回路は、クロック信号及び反転クロック
信号に応じて入力信号を反転して出力する第１クロック
ドインバータと、前記第１クロックドインバータの出力
信号を反転するインバータと、前記インバータの出力に
接続された抵抗と、前記インバータから前記抵抗を介し
て提供される前記インバータの出力信号を前記クロック
信号及び反転クロック信号に応じて反転する第２クロッ
クドインバータとを具備し、 前記第１及び第２クロックドインバータの出力は共に次
段の第１クロックドインバータに接続されていることを
特徴とする請求項１記載の液晶表示装置。 - 【請求項３】 前記抵抗の代わりに、前記フリップフロ
ップ中のインバータを構成するトランジスタのＷ／Ｌ比
が、前記フリップフロップ中のクロックドインバータを
構成するトランジスタのＷ／Ｌ比に比べ小さくなるよう
チャネル長が調整されていることを特徴とする請求項１
又は２記載の液晶表示装置。 - 【請求項４】 前記抵抗は、ポリシリコンにより構成さ
れていることを特徴とする請求項１又は２記載の液晶表
示装置。 - 【請求項５】 マトリクス状に配置される複数の画素電
極、これら画素電極の行に沿って配置される複数の走査
線、これら画素電極の列に沿って配置される複数の信号
線、前記複数の走査線及び複数の信号線の交差位置付近
に配置され各々対応信号線上の信号電圧を対応画素電極
に印加するために対応走査線を介して制御される複数の
スイッチング素子、前記複数の走査線を駆動する走査線
駆動回路、及び複数の信号線を駆動する信号線駆動回路
を含むアレイ基板と、 前記複数の画素電極に対向される対向電極を含む対向基
板と、 前記アレイ基板及び前記対向基板間に挟持される液晶層
とを備え、 前記走査線駆動回路及び前記信号線駆動回路の少なくと
も一方は前記アレイ基板の外部から供給されるクロック
信号に応答して順次前記複数の走査線又は信号線を走査
するＤ型フリップフロップタイプのシフトレジスタを備
えた液晶表示装置において、 前記フリップフロップは、クロック信号及び反転クロッ
ク信号に応じて入力信号を反転して出力する第１クロッ
クドインバータと、前記第１クロックドインバータの出
力信号を反転する帰還用インバータと、前記インバータ
の出力に接続された抵抗素子と、前記インバータから前
記抵抗素子を介して提供される前記インバータの出力信
号を前記クロック信号及び反転クロック信号に応じて反
転する帰還用第２クロックドインバータとを具備し、前
記第１及び第２クロックドインバータの出力は共に次段
の第１クロックドインバータに接続されていることを特
徴とする液晶表示装置。 - 【請求項６】 前記抵抗素子は、ポリシリコンにより構
成されていることを特徴とする請求項５記載の液晶表示
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7742999A JP2000275608A (ja) | 1999-03-23 | 1999-03-23 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7742999A JP2000275608A (ja) | 1999-03-23 | 1999-03-23 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000275608A true JP2000275608A (ja) | 2000-10-06 |
Family
ID=13633762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7742999A Pending JP2000275608A (ja) | 1999-03-23 | 1999-03-23 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000275608A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113971940A (zh) * | 2020-07-24 | 2022-01-25 | 京东方科技集团股份有限公司 | 栅驱动电路和显示面板 |
-
1999
- 1999-03-23 JP JP7742999A patent/JP2000275608A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113971940A (zh) * | 2020-07-24 | 2022-01-25 | 京东方科技集团股份有限公司 | 栅驱动电路和显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100255835B1 (ko) | 시프트 레지스터 및 화상 표시 장치 | |
| US7492853B2 (en) | Shift register and image display apparatus containing the same | |
| US7133017B2 (en) | Shift register and display device using same | |
| US9336740B2 (en) | Shift register, display drive circuit, display panel, and display device | |
| JP3424320B2 (ja) | アクティブマトリクス表示装置 | |
| JP2585463B2 (ja) | 液晶表示装置の駆動方法 | |
| KR890010594A (ko) | 매트릭스 표시장치 | |
| KR19990029652A (ko) | 액정 표시 소자 | |
| JP4043112B2 (ja) | 液晶表示装置およびその駆動方法 | |
| US9293099B2 (en) | Display drive circuit, display panel, and display device | |
| JP2001325798A (ja) | 論理回路およびこれを用いた表示装置 | |
| KR101294016B1 (ko) | 부분 화면 표시가 가능한 표시장치 및 그 구동방법 | |
| JP3243945B2 (ja) | 表示素子 | |
| JP2000187461A (ja) | シフトレジスタ回路および画像表示装置 | |
| KR101002331B1 (ko) | 액정표시장치 | |
| JPH05241536A (ja) | 水平走査回路 | |
| US7639227B2 (en) | Integrated circuit capable of synchronizing multiple outputs of buffers | |
| KR20080030795A (ko) | 부분 화면 표시가 가능한 표시장치 및 그 구동방법 | |
| JPH06202588A (ja) | シフトレジスタ及びこれを用いた液晶表示装置 | |
| JP2000275608A (ja) | 液晶表示装置 | |
| JP3146959B2 (ja) | 液晶表示装置及びそのシフトレジスタ回路 | |
| JPH08305322A (ja) | 表示装置 | |
| JP2000122027A (ja) | 液晶表示装置 | |
| JP2000307415A (ja) | 論理回路及び画像表示装置 | |
| JPH10228262A (ja) | 表示装置の駆動回路 |