JP2000275077A

JP2000275077A - 薄膜ヒータ

Info

Publication number: JP2000275077A
Application number: JP11084263A
Authority: JP
Inventors: Masayoshi Higuchi; 誠良樋口; Mikifumi Danno; 幹史團野
Original assignee: Omron Corp; Omron Tateisi Electronics Co
Current assignee: Omron Corp
Priority date: 1999-03-26
Filing date: 1999-03-26
Publication date: 2000-10-06
Anticipated expiration: 2019-03-26
Also published as: JP3620334B2

Abstract

(57)【要約】【課題】感熱式フローセンサなどに用いられる薄膜ヒ
ータに関し、流体中を飛来してくるゴミ等の異物の付着
による影響を少なくするように構成した薄膜ヒータを提
供することを目的とする。【解決手段】半導体基板２の表面に形成された薄膜３
と、この薄膜の表面に形成されたヒータ部４と、ヒータ
部４に対向して半導体基板２の表面側に開口するように
該半導体基板に形成された空隙部９と、ヒータ部４の周
囲を取り囲む状態で形成された細線状の導電性部材から
なる電位トラップ５とを備え、電位トラップ５に電位を
印加する構成を有するものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、感熱式フローセン
サなどに用いられる薄膜ヒータに関し、とくに流体中を
飛来してくるゴミ等の異物の付着による影響を少なくす
るようにした薄膜ヒータに関するものである。

【０００２】

【従来の技術】従来から、気体や液体などの流体の流量
や流速などを測定するために、薄膜ヒータを用いた感熱
式のフローセンサが提案されている。この感熱式フロー
センサは半導体基板の表面に絶縁性の薄膜を形成し、さ
らにこの薄膜の表面にヒータ線を形成した構成となって
いる。

【０００３】また、半導体基板表面のヒータ線形成領域
に対向する領域には、エッチングにより空隙部を形成
し、薄膜のみでヒータ線を橋架状に支持することで、ヒ
ータ線を半導体基板から熱的に絶縁した構成となってい
る。

【０００４】空隙部を形成するには、例えば半導体基板
の表面の薄膜に多数の細いスリットを穿設し、このスリ
ットから溶液にてエッチングすることで形成する。各々
のスリットの幅は１０〜２０μｍと微細に形成すること
で、薄膜と半導体基板との隙間にゴミ等の異物が入るの
を少なくしている。これによってセンサとしての動作安
定性や、橋架状部の熱的独立性が高いことによる検出精
度の高さなど、優れた利点を有するフローセンサが得ら
れる（特許公報第２６０２１１７号）。

【０００５】

【発明が解決しようとする課題】しかしながら、スリッ
トが微細であるとしても、スリットのエッジ部分に流体
中のゴミが付着してしまい、本来熱絶縁のために設けて
いる薄膜の熱容量が変化し、ヒータの安定性が劣化して
しまうことがあった。

【０００６】また、薄膜上にヒータ線をパタニングして
形成しているため、薄膜とヒータ線との境界位置にヒー
タ線の厚み分の段差が発生する。そのため、流体中のゴ
ミがスリットに付着することなく流れたとしても、ヒー
タ線と薄膜との段差に捕らえられて付着してしまう。ヒ
ータ線に直接ゴミが付着してしまうと、当然のことなが
らヒータとしての動作が安定せず、検出感度、再現性等
が劣化してしまうことになる。

【０００７】また、ゴミが付着しにくい構造を考えたと
しても、薄膜を堆積させてヒータ線を形成しているた
め、表面にラフネス、段差等が発生するので、実際の使
用時において、ゴミ等の異物の付着は避けがたいものと
なってしまう。また、ゴミトラップなどの構造を設けて
も流体が逆流したり、トラップに捕獲されたゴミなどに
より乱流が発生した際にゴミが巻き上げられ、ヒータ線
およびヒータ周囲の薄膜にダストが再付着してしまうこ
とがあった。

【０００８】本発明は、このような従来の課題を解決す
るためになされたもので、ゴミ等の異物の付着による影
響を少なくするように構成した薄膜ヒータを提供するこ
とを目的とする。

【０００９】

【課題を解決するための手段】本発明の請求項１記載の
薄膜ヒータは、半導体基板の表面に形成された薄膜と、
この薄膜の表面に形成されたヒータ部と、ヒータ部に対
向して半導体基板の表面側に開口するように該半導体基
板に形成された空隙部と、ヒータ部の周囲を取り囲む状
態で形成された細線状の導電性部材からなる電位トラッ
プとを備え、電位トラップに電位を印加する構成を有す
るものである。

【００１０】本発明によれば、ヒータ部の周囲に電位を
持つ電位トラップを設けることによって、電荷を有して
いるダスト・ミストなどの異物を引き寄せ、ヒータ部へ
到達する異物を減少させるという作用を有する。

【００１１】本発明の請求項２記載の薄膜ヒータは、請
求項１記載の発明において、電位トラップは、ヒータ部
に電源を供給するリード配線に接続され、リード配線か
ら電位が印加される構成を有するものである。

【００１２】本発明によれば、電位トラップによって異
物を引き寄せ、ヒータ部へ到達する異物を減少させるこ
とができる。しかもヒータ部に供給する電源と電位トラ
ップに供給する電源とを共通の電源とすることができ、
さらにヒータ部の配線と電位トラップを構成する導電性
部材とを同一工程で形成することができるという作用を
有する。

【００１３】本発明の請求項３記載の薄膜ヒータは、請
求項１または２記載の発明において、電位トラップは、
一対の細線状の導電性部材からなり、一方の導電性部材
に正の電位を印加し、他方の導電性部材に負の電位を印
加する構成を有するものである。

【００１４】本発明によれば、一方の導電性部材に正の
電位を印加し、他方の導電性部材に負の電位を印加する
ことによって、流体中に存在する正電荷または負電荷を
帯びた異物を効率よく引き寄せ、ヒータ部へ到達する異
物を減少させるという作用を有する。

【００１５】本発明の請求項４記載の薄膜ヒータは、半
導体基板の表面に形成された薄膜と、この薄膜の表面に
形成されたヒータ部と、ヒータ部に対向して半導体基板
の表面側に開口するように該半導体基板に形成された空
隙部とを備え、半導体基板に電位を印加する構成を有す
るものである。

【００１６】本発明によれば、半導体基板に電位を印加
することによって、異物を引き寄せる表面積を広く取る
ことができ、また、半導体基板の側面やエッジ部分によ
って効率よく異物を捕獲することができ、ヒータ部へ到
達する異物をさらに減少させるという作用を有する。

【００１７】

【発明の実施の形態】（実施の形態１）図１は、本発明
による薄膜ヒータの実施の形態１を示す平面図（ａ）お
よびそのＡ−Ａ線上の概略的断面図（ｂ）である。この
薄膜ヒータ１は、単結晶シリコンからなる半導体基板２
の表面に、酸化膜および窒化膜からなる薄膜３が形成さ
れた構成を有している。

【００１８】薄膜３の表面には、中央部に多結晶シリコ
ンからなるヒータ部４が凹字状に形成され、このヒータ
部４の外側には周囲三方を囲むかたちで導電性を有する
外側配線５ａおよび内側配線５ｂからなる電位トラップ
５が形成されている。

【００１９】ヒータ部４および電位トラップ５は、ポリ
シリコンにリン（Ｐ）等の不純物をイオンインプラによ
りドーピングし、拡散することによって抵抗体にしてお
く。不純物のドープ量や拡散条件を変更することによっ
て、抵抗値は容易に変更可能である。

【００２０】また、ヒータ部４および電位トラップ５の
表面には、酸化膜、窒化膜などから構成された保護膜６
が形成されている。ヒータ部４および電位トラップ５の
端部には、アルミニウムまたは金等によりワイヤパッド
７ａ，７ｂおよびワイヤパッド８ａ，８ｂが形成されて
いる。ワイヤパッド８ａは外側配線５ａに接続され、ワ
イヤパッド８ｂは内側配線５ｂに接続されている。

【００２１】ワイヤパッド７ａ，７ｂおよびワイヤパッ
ド８ａ，８ｂを形成する際は、最上面にある保護膜６の
ワイヤパッド形成領域の一部に貫通孔を開け、ヒータ部
４および電位トラップ５の配線に通じるポリシリコンを
露出させる。その状態でアルミニウムや金などの金属を
スパッタリングによって形成し、パタニングしてワイヤ
パッド７ａ，７ｂおよびワイヤパッド８ａ，８ｂを形成
する。

【００２２】そして、最後に薄膜３および保護膜６に複
数の微小な貫通孔を開け、半導体基板２を露出させる。
そして、水酸化カリウム（ＫＯＨ）等のエッチング液に
より半導体基板２を表面側からエッチングし、空隙部９
を形成する。この結果、ヒータ部４は空隙部９上の薄膜
３のみで架橋状に支えられるため、熱絶縁性の優れた構
造になっている。なお、半導体基板２に形成する空隙部
９は、図２に示すように、半導体基板２の裏面側からエ
ッチングによって形成してもよい。

【００２３】そして、ヒータ部４に接続されたワイヤパ
ッド７ａ，７ｂ間に電源Ｅ１を接続し、電位トラップ５
に接続されたワイヤパッド８ａ，８ｂ間に電源Ｅ２を接
続する。これによって抵抗体であるヒータ部４が発熱す
る。

【００２４】また、電位トラップ５は、外側配線５ａが
ワイヤパッド８ａを介して電源Ｅ２の陽極に接続され、
内側配線５ｂがワイヤパッド８ｂを介して電源Ｅ２の陰
極に接続され、かつ微小な隙間で隣接しているので、電
位トラップ５はあたかもコンデンサの要領で各配線５
ａ，５ｂに正の電荷および負の電荷が蓄積される。

【００２５】これらの電荷が流体中に存在するダスト・
ミストを引き寄せて捕獲する。このとき、たとえ流体に
逆流や乱流が発生しても、電気的な引力によってしっか
りと捕獲するため、捕らえたゴミが再び流れ出すことは
ない。その結果、ヒータ部４および空隙部９上のメンブ
レンに付着するゴミが激減し、ヒータの精度や再現性が
向上する。

【００２６】なお、２つの電源Ｅ１，Ｅ２を用いたが、
電源を１つにしてヒータ部４および電位トラップ５を電
気的に並列接続するようにしてもよい。

【００２７】（実施の形態２）図３は、本発明による薄
膜ヒータの実施の形態２を示す平面図である。本実施の
形態による薄膜ヒータ１は、電位トラップ５を構成する
外側配線５ａおよび内側配線５ｂ間に電流を流すことが
可能な構成となっている。

【００２８】すなわち、電位トラップ５の外側配線５ａ
の両端にワイヤパッド８ａ，８ｃを接続し、内側配線５
ｂの両端にワイヤパッド８ｂ，８ｄを接続した構成とな
っている。その他の構成は前述の実施の形態１と同一の
構成を有している。

【００２９】そして、実施の形態１と同様にヒータ部４
に接続されたワイヤパッド７ａ，７ｂ間に電源Ｅ１を接
続し、電位トラップ５に接続されたワイヤパッド８ａ，
８ｂ間に電源Ｅ２を接続し、さらに電位トラップ５に接
続されたワイヤパッド８ｃ，８ｄ間にスイッチＳＷを接
続する。

【００３０】通常の使用時にはスイッチＳＷはオフ
（開）にしておく。このとき、電位トラップ５の外側配
線５ａは正の電荷を持ち、電位トラップ５の内側配線５
ｂは負の電荷を持っているので、これらの電荷によって
流体中のダスト・ミストを捕獲することができる。

【００３１】電位トラップ５にゴミが付着したとき、ま
たは一定期間毎に定期的にスイッチＳＷをオン（閉）す
ると、電源Ｅ２から外側配線５ａ、スイッチＳＷ、内側
配線５ｂの順に電流が流れる。これによって抵抗体であ
る外側配線５ａおよび内側配線５ｂが発熱する。

【００３２】このとき発生する熱を利用して捕獲したゴ
ミを燃やし除去する。この工程は熱を発生するため、フ
ローセンサのヒータに用いた場合は測定が不正確になる
可能性がある。そのため、フローセンサの測定を停止す
るモードを用意しておき、スイッチＳＷをオンするとき
は測定停止モードに設定する。

【００３３】このように、本実施の形態によれば、ゴミ
が付着したとき、または定期的に電位トラップ５に電流
を流して発熱させることでゴミを炭化し除去することが
可能となる。このため、電位トラップ５で収集可能なゴ
ミのキャパシティが増え、長期に渡りゴミトラップ機能
が働く素子となる。

【００３４】（実施の形態３）図４は、本発明による薄
膜ヒータの実施の形態３を示す平面図（ａ）およびその
Ｂ−Ｂ線上の概略的断面図（ｂ）である。本実施の形態
による薄膜ヒータ１は、半導体基板２に電位を持たせて
ゴミを吸着する構成となっている。

【００３５】すなわち、半導体基板２の裏面に導電性接
着剤１１を用いて基板固定ステム１２を固定する。基板
固定ステム１２は金属などの導電性物質を用いた構成と
なっている。その他の構成は、電位トラップ５を備えて
いない点を除き、前述の実施の形態１と同一の構成を有
している。

【００３６】そして、基板固定ステム１２および導電性
接着剤１１を経て半導体基板２に電位を印加すると、半
導体基板２が電位トラップの役割を果たし異物を吸着す
る。また、半導体基板２の側面やエッジ部分によっても
効率よく異物を捕獲することができる。このように、本
実施の形態によれば、電位トラップの機能を果す物体の
表面積が増すので異物の捕獲能力が向上する。

【００３７】（実施の形態４）図５は、本発明による薄
膜ヒータの実施の形態４を示す平面図（ａ）およびその
Ｃ−Ｃ線上の概略的断面図（ｂ）である。本実施の形態
による薄膜ヒータ１は、半導体基板２に電位を持たせ、
さらにヒータ部４の外側の周囲三方に電位トラップを設
けた構成となっている。

【００３８】すなわち、半導体基板２の裏面に導電性接
着剤１１を用いて基板固定ステム１２を固定する。基板
固定ステム１２は金属などの導電性物質を用いた構成と
なっている。また、薄膜３の表面にヒータ部４の外側に
は周囲三方を囲むかたちで電位トラップ１３が形成され
ている。

【００３９】この電位トラップ１３の一端はワイヤパッ
ド７ａに隣接して配置されたワイヤパッド１３ａに接続
され、他端１３ｂは保護膜６および薄膜３を貫通して半
導体基板２に接続されている。その他の構成は、電位ト
ラップ１３が単線である点を除き、前述の実施の形態１
と同一の構成を有している。

【００４０】そして、ヒータ部４に接続されたワイヤパ
ッド７ａ，７ｂ間に電源Ｅ１を接続し、ワイヤパッド１
３ａおよび基板固定ステム１２間に電源Ｅ２およびスイ
ッチＳＷの直列回路を接続する。

【００４１】スイッチＳＷがオフ（開）のときは電位ト
ラップ１３および半導体基板２は電位を持った状態とな
る。スイッチＳＷがオン（閉）すると、ワイヤパッド１
３ａ、電位トラップ１３、他端１３ｂ、半導体基板２、
導電性接着剤１１、基板固定ステム１２を経て電流が流
れる。このとき、電位トラップ１３は抵抗体であるので
発熱し、捕獲したゴミを燃やして除去することができ
る。なお、電源Ｅ１，Ｅ２は同一の電源を使用してもよ
い。

【００４２】（実施の形態５）図６は、本発明による薄
膜ヒータの実施の形態５を示す平面図である。本実施の
形態による薄膜ヒータ１は、ヒータ部４とその外側の周
囲三方に設けた電位トラップとを一体的に形成した構成
となっている。

【００４３】すなわち、ヒータ部４とワイヤパッド７ａ
とを結ぶリード配線４ａに、ヒータ部４の外側の周囲三
方を囲むかたちで形成された電位トラップ１４を接続し
た構成を有している。

【００４４】この構成によると、ヒータ部４を形成する
際に、電位トラップ１４も同一物質で同時に形成するこ
とにより、従来構造のマスクパターンを一部変更するだ
けで容易に得られる。また、ヒータ部４は抵抗体である
ためその前後に電位差が発生しているので、電位トラッ
プ１４に電荷が発生し、ゴミの捕獲が可能となる。

【００４５】なお、本実施の形態では、リード配線４ａ
に単一の電位トラップ１４を接続した構成について示し
たが、第１の実施の形態に示すように、リード配線４ｂ
側にも単一の電位トラップを接続し、一対の外側配線お
よび内側配線からなる電位トラップを形成するようにし
てもよい。

【００４６】（実施の形態６）図７は、本発明による薄
膜ヒータの実施の形態６を示す平面図（ａ）およびその
Ｄ−Ｄ線上の概略的断面図（ｂ）である。本実施の形態
による薄膜ヒータ１は、半導体基板２に電位を持たせ、
さらにヒータ部４とその外側の周囲三方に設けた電位ト
ラップとを一体的に形成した構成となっている。

【００４７】すなわち、ヒータ部４とワイヤパッド７ａ
とを結ぶリード配線４ａに、ヒータ部４の外側の周囲三
方を囲むかたちで形成された電位トラップ１４を接続し
た構成を有している。また、リード配線４ａの一端は薄
膜３を貫通して半導体基板２に接続されている。さら
に、半導体基板２の裏面は導電性接着剤１１を用いて基
板固定ステム１２に固定されている。基板固定ステム１
２は金属などの導電性物質を用いた構成となっている。

【００４８】そして、ヒータ部４に接続されたワイヤパ
ッド７ｂおよび基板固定ステム１２間に電源Ｅ２を接続
する。その結果、電源Ｅ２から基板固定ステム１２、導
電性接着剤１１、半導体基板２、リード配線４ａ、ヒー
タ部４、リード配線４ｂ、ワイヤパッド７ｂを経て電流
が流れ、ヒータ部４が発熱する。また、リード配線４ａ
から電位トラップ１４に電位がかけられるので電荷が発
生し、ゴミの捕獲が可能となる。

【００４９】なお、本実施の形態では、リード配線４ａ
に単一の電位トラップ１４を接続した構成について示し
たが、第１の実施の形態に示すように、リード配線４ｂ
側にも単一の電位トラップを接続し、一対の外側配線お
よび内側配線からなる電位トラップを形成するようにし
てもよい。

【００５０】

【発明の効果】以上のように本発明によれば、ヒータ部
の周囲に細線状の導電性部材からなる電位トラップを設
け、この電位トラップに電位を持たせることによって、
電荷を有しているゴミ等の異物を引き寄せ、ヒータ部へ
到達する異物を減少させるという有利な効果が得られ
る。

【図面の簡単な説明】

【図１】本発明の実施の形態１による薄膜ヒータの平面
図（ａ）およびそのＡ−Ａ線上の概略的断面図（ｂ）で
ある。

【図２】図１に示す薄膜ヒータの他の実施の形態を示す
Ａ−Ａ線上の概略的断面図である。

【図３】本発明の実施の形態２による薄膜ヒータの平面
図である。

【図４】本発明の実施の形態３による薄膜ヒータの平面
図（ａ）およびそのＢ−Ｂ線上の概略的断面図（ｂ）で
ある。

【図５】本発明の実施の形態４による薄膜ヒータの平面
図（ａ）およびそのＣ−Ｃ線上の概略的断面図（ｂ）で
ある。

【図６】本発明の実施の形態５による薄膜ヒータの平面
図である。

【図７】本発明の実施の形態６による薄膜ヒータの平面
図（ａ）およびそのＤ−Ｄ線上の概略的断面図（ｂ）で
ある。

【符号の説明】

１薄膜ヒータ２半導体基板３薄膜４ヒータ部４ａ，４ｂリード配線５電位トラップ５ａ外側配線５ｂ内側配線６保護膜７ａ，７ｂワイヤパッド８ａ〜８ｄワイヤパッド９空隙部１１導電性接着剤１２基板固定ステム１３，１４電位トラップＥ１，Ｅ２電源

Claims

【特許請求の範囲】

【請求項１】半導体基板の表面に形成された薄膜と、前記薄膜の表面に形成されたヒータ部と、前記ヒータ部に対向して前記半導体基板の表面側に開口
するように該半導体基板に形成された空隙部と、前記ヒータ部の周囲を取り囲む状態で形成された細線状
の導電性部材からなる電位トラップとを備え、前記電位トラップに電位を印加することを特徴とする薄
膜ヒータ。
【請求項２】前記電位トラップは、前記ヒータ部に電
源を供給するリード配線に接続され、前記リード配線か
ら電位が印加されることを特徴とする請求項１記載の薄
膜ヒータ。
【請求項３】前記電位トラップは、一対の細線状の導
電性部材からなり、一方の導電性部材に正の電位を印加
し、他方の導電性部材に負の電位を印加することを特徴
とする請求項１または２記載の薄膜ヒータ。
【請求項４】半導体基板の表面に形成された薄膜と、前記薄膜の表面に形成されたヒータ部と、前記ヒータ部に対向して前記半導体基板の表面側に開口
するように該半導体基板に形成された空隙部とを備え、前記半導体基板に電位を印加することを特徴とする薄膜
ヒータ。