JP2000269254A - Semiconductor package and its manufacture - Google Patents
Semiconductor package and its manufactureInfo
- Publication number
- JP2000269254A JP2000269254A JP11069040A JP6904099A JP2000269254A JP 2000269254 A JP2000269254 A JP 2000269254A JP 11069040 A JP11069040 A JP 11069040A JP 6904099 A JP6904099 A JP 6904099A JP 2000269254 A JP2000269254 A JP 2000269254A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor package
- adhesive
- resin
- wiring
- resin tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Wire Bonding (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体パッケージ
に係わり、特に、樹脂テープを用いて半導体チップと外
部電極が接続された半導体パッケージに関する。The present invention relates to a semiconductor package, and more particularly, to a semiconductor package in which a semiconductor chip and external electrodes are connected by using a resin tape.
【0002】[0002]
【従来の技術】電子機器の小型化および薄型化に伴い、
これに使用される半導体装置も高密度実装されるため、
より一層の小型化および薄型化が望まれている。2. Description of the Related Art As electronic devices become smaller and thinner,
Since the semiconductor devices used for this are also mounted at high density,
There is a demand for further miniaturization and thinning.
【0003】これを実現するために、樹脂フィルムテー
プに開孔部(デバイスホール)を設けてここに半導体素
子を配設し、この半導体素子の電極と樹脂フィルムテー
プ上のインナーリードとを接続し、これにエポキシ樹脂
等の樹脂からなる封止材を印刷あるいはポッティングに
より形成した半導体パッケージが製造されている。これ
はTAB(Tape Automated Bonding)技術と呼ばれてい
る。In order to realize this, an opening (device hole) is provided in a resin film tape, a semiconductor element is provided here, and an electrode of the semiconductor element is connected to an inner lead on the resin film tape. Semiconductor packages in which a sealing material made of a resin such as an epoxy resin is formed by printing or potting are manufactured. This is called TAB (Tape Automated Bonding) technology.
【0004】従来のTABを図13および図14を用い
て説明する。これは、半導体チップ1の電極パッド2と
TABテープ5のインナーリード13を直接接続させる
ものであり、シングルポイントボンディングと呼ばれて
いる。この構造はTABテープ5に半導体チップ1を配
置させるためのデバイスホールとビームリードと呼ばれ
るインナーリード13を形成しており、シングルポイン
ティングツール14を用いて荷重・超音波・熱を加えて
接続する。接続部分の拡大図を図14に示す。この従来
のTABテープの構造だとコストがかかるばかりでな
く、アウターリードの形状によっては全体が厚くなるこ
ともあり、平坦性を要求される薄型パッケージに関して
は平坦度を維持することが困難である。A conventional TAB will be described with reference to FIGS. This directly connects the electrode pads 2 of the semiconductor chip 1 and the inner leads 13 of the TAB tape 5, and is called single point bonding. In this structure, a device hole for arranging the semiconductor chip 1 on the TAB tape 5 and an inner lead 13 called a beam lead are formed, and a single pointing tool 14 is used to connect by applying a load, ultrasonic wave, and heat. FIG. 14 shows an enlarged view of the connection portion. The structure of the conventional TAB tape is not only costly, but also may be thicker depending on the shape of the outer lead, and it is difficult to maintain the flatness of a thin package that requires flatness. .
【0005】このため、図15および図16に示すよう
に、テープ5に配線6を設けて半導体チップ1と直接接
続するようなTABテープ構造がある。しかし、この構
造でシングルポイントボンディング接続を行うと、接合
面に対して荷重や超音波が効果的に伝達されず、接合不
良を起こしてしまう。また、薄型の半導体チップにおい
ては荷重等を印加することによって、半導体素子の破壊
や接続後にTABテープの配線が半導体チップ端面に接
触し、電気的ショート不良を引き起こす恐れがある。For this reason, as shown in FIGS. 15 and 16, there is a TAB tape structure in which wiring 6 is provided on the tape 5 and is directly connected to the semiconductor chip 1. However, when a single point bonding connection is performed with this structure, the load and the ultrasonic waves are not effectively transmitted to the bonding surface, resulting in poor bonding. In addition, when a load or the like is applied to a thin semiconductor chip, the wiring of the TAB tape may come into contact with the end face of the semiconductor chip after the destruction or connection of the semiconductor element, which may cause an electrical short failure.
【0006】薄型の半導体パッケージが用いられる新規
な用途としては、例えばNTTのテレホンカードのよう
な薄型基材がある。このテレホンカードの中には半導体
素子を基材に埋め込んだ構造のものがあり、非接触型テ
レホンカードとして用いられることも考えられている。
このような薄型基材は使用中にどうしても曲がったり、
撓んだりしてしまう。このような曲げ応力に対して耐性
のある薄型の半導体パッケージはこれまで得られていな
かった。[0006] As a novel use in which a thin semiconductor package is used, there is a thin base material such as an NTT telephone card. Some telephone cards have a structure in which a semiconductor element is embedded in a base material, and are considered to be used as non-contact telephone cards.
Such a thin base material may bend during use,
It will bend. A thin semiconductor package resistant to such bending stress has not been obtained until now.
【0007】[0007]
【発明が解決しようとする課題】上述した通り、従来の
TABによる半導体パッケージにおいて、インナーリー
ドを用いた接続では、薄型パッケージに求められるよう
な平坦性を満足することができなかった。薄型とするた
めに、TABテープ上に配線を設けた構造でシングルポ
イントボンディングを行うと、電気的不良を生じる恐れ
があり、上述したような薄型基材に用いることのでき
る、薄いばかりでなく、曲げ応力に対する耐性および電
気的な信頼性を兼ね備えた半導体パッケージが望まれて
いた。As described above, in the conventional TAB semiconductor package, the connection using the inner leads cannot satisfy the flatness required for a thin package. If single-point bonding is performed in a structure in which wiring is provided on a TAB tape in order to reduce the thickness, there is a possibility that an electrical failure may occur. There has been a demand for a semiconductor package having both resistance to bending stress and electrical reliability.
【0008】そこで、本発明は、薄型で、曲げ応力に対
する耐性と、高い電気的信頼性とを兼ね備えた薄型の半
導体パッケージおよびその製造方法を提供することを目
的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a thin semiconductor package which is thin and has both high resistance to bending stress and high electrical reliability, and a method of manufacturing the same.
【0009】[0009]
【課題を解決するための手段】本発明の半導体パッケー
ジは、接続用端子と接続用端子が露出するように形成さ
れた保護膜とを有する半導体素子と、配線を備えた樹脂
テープ基板とが保護膜上に塗布された接着剤を介して接
合された半導体パッケージであって、接続用端子は樹脂
テープ基板および接着剤を穿孔して形成された導電性樹
脂の充填された接続孔を介して配線に接続されているこ
とを特徴としている。According to a semiconductor package of the present invention, a semiconductor element having connection terminals and a protective film formed so that the connection terminals are exposed, and a resin tape substrate provided with wiring are protected. A semiconductor package joined via an adhesive applied on a film, wherein a connection terminal is connected via a resin tape substrate and a connection hole filled with a conductive resin formed by perforating the adhesive. It is characterized by being connected to.
【0010】本発明の半導体パッケージによれば、樹脂
テープ基板の配線と半導体チップの接続パッドとが導電
性樹脂を充填したスルーホールにより接続されているた
め、従来のようにインナーリードを用いるようなTAB
方式では実現できなかった薄さと、同時に従来の配線を
設けた樹脂テープ基板では実現できなかった電気的信頼
性を得ることができる。According to the semiconductor package of the present invention, the wiring of the resin tape substrate and the connection pads of the semiconductor chip are connected by the through holes filled with the conductive resin. TAB
It is possible to obtain a thinness that could not be realized by the method and, at the same time, an electrical reliability that could not be realized by the resin tape substrate provided with the conventional wiring.
【0011】本発明の半導体パッケージにおいて、接続
孔断面において、接着剤が保護膜より後退して形成され
ることによる段差が設けられており、かつ樹脂テープ基
板が接着剤より後退して形成されることによる段差が設
けられている。すなわち、接続孔断面において、保護
膜、接着剤および樹脂テープ基板とは、接続孔が徐々に
広がるように段差が形成されている。この段差は傾斜し
ていてもよい。すなわち、接続パッドから離れるに従っ
て接続孔であるスルーホールが広がるように傾斜してお
り、この傾斜角は30〜60度程度である。この範囲の
角度とすると、導電性樹脂を挿入しやすい。30度より
小さいと挿入しにくくなり、60度以上となるとスルー
ホールが大きすぎ現実的でない。また、保護膜と接着
剤、および接着剤と樹脂テープ基板との水平方向の段差
である、接着剤および樹脂テープ基板の後退距離bは、
樹脂テープ基板の厚さaとa/b=2〜2.5という関
係にある。ただし、接着剤の後退距離bと樹脂テープ基
板の後退距離bとは必ずしも一致していなくてもよい。In the semiconductor package according to the present invention, a step is formed in the cross section of the connection hole due to the formation of the adhesive recessed from the protective film, and the resin tape substrate is formed recessed from the adhesive. Steps are provided. That is, in the cross section of the connection hole, a step is formed between the protective film, the adhesive, and the resin tape substrate so that the connection hole gradually widens. This step may be inclined. In other words, the through hole is inclined so that the through hole, which is a connection hole, becomes wider as the distance from the connection pad increases, and the inclination angle is about 30 to 60 degrees. When the angle is in this range, the conductive resin can be easily inserted. If it is less than 30 degrees, it becomes difficult to insert it, and if it is more than 60 degrees, the through hole is too large to be realistic. Also, the retreat distance b of the adhesive and the resin tape substrate, which is a horizontal step between the protective film and the adhesive, and the adhesive and the resin tape substrate,
There is a relationship of the resin tape substrate thickness a and a / b = 2 to 2.5. However, the retreat distance b of the adhesive and the retreat distance b of the resin tape substrate do not necessarily have to match.
【0012】本発明の半導体パッケージにおいて、保護
膜、接着剤および樹脂テープ基板の段差には空気が含ま
れている。In the semiconductor package of the present invention, air is contained in the steps of the protective film, the adhesive and the resin tape substrate.
【0013】本発明の半導体パッケージによれば、スル
ーホール断面が接続パッドと離れるに従って広がるよう
に段差が形成されているため、そこに空気が含まれて、
この半導体パッケージが組み込まれる薄型基材が撓んで
も十分にそれを吸収できるだけの曲げ応力に対する耐性
が得られる。According to the semiconductor package of the present invention, since the step is formed so that the cross section of the through hole becomes wider as the distance from the connection pad is increased, air is contained therein.
Even if the thin substrate into which the semiconductor package is incorporated is bent, resistance to bending stress that can sufficiently absorb the bending can be obtained.
【0014】また、本発明の半導体パッケージに用いら
れる導電性樹脂は銀を含有するエポキシ系またはアクリ
ル系樹脂である。The conductive resin used for the semiconductor package of the present invention is an epoxy or acrylic resin containing silver.
【0015】本発明の半導体パッケージに用いられる導
電性樹脂は特に限定されるものではないが、通常のエポ
キシ系またはアクリル系樹脂に導電性物質である例えば
銀を含有させたものや低応力タイプのものが挙げられ
る。The conductive resin used in the semiconductor package of the present invention is not particularly limited, but may be a conventional epoxy or acrylic resin containing a conductive substance such as silver or a low stress type resin. Things.
【0016】スルーホールに充填されたこのような導電
性樹脂が、半導体チップの電極パッドと樹脂テープ基板
の配線とを電気的に信頼性高く接続することを可能とし
ている。Such a conductive resin filled in the through hole makes it possible to electrically connect the electrode pads of the semiconductor chip and the wiring of the resin tape substrate with high reliability.
【0017】本発明の半導体パッケージに製造方法は、
接続用端子と接続用端子が露出するように保護膜とが形
成された半導体素子と配線を備えた樹脂テープ基板とを
接着剤により接合する工程と、樹脂テープ基板および接
着剤を穿孔して接続用端子上に接続孔を形成する工程
と、接続孔に導電性樹脂を充填して接続用端子を配線に
接続する工程とを具備することを特徴としている。この
後、この半導体パッケージはさらにマザーボードと接続
されたり、表面が封止される。半導体チップと樹脂テー
プをはさむように2枚の保護材を接着剤により接合する
と封止工程を省くことができる。The method for manufacturing a semiconductor package according to the present invention comprises:
Bonding the semiconductor element having the connection terminal and the protective film formed so that the connection terminal is exposed and the resin tape substrate provided with the wiring with an adhesive, and connecting the resin tape substrate and the adhesive by perforating the adhesive; Forming a connection hole on the connection terminal; and filling the connection hole with a conductive resin to connect the connection terminal to the wiring. Thereafter, the semiconductor package is further connected to a motherboard or the surface is sealed. If the two protective members are joined with an adhesive so as to sandwich the semiconductor chip and the resin tape, the sealing step can be omitted.
【0018】本発明の半導体パッケージの製造方法にお
いて、導電性樹脂は直接塗布または印刷により充填して
もよい。また、直接塗布の場合には、充填後、加圧治具
等により圧力をかけてもよい。In the method for manufacturing a semiconductor package according to the present invention, the conductive resin may be filled by direct application or printing. In the case of direct application, after filling, pressure may be applied using a pressing jig or the like.
【0019】本発明の半導体パッケージにおいて、樹脂
基板の材料は例えば、ポリイミドまたはポリエチレンテ
レフタレートである。In the semiconductor package of the present invention, the material of the resin substrate is, for example, polyimide or polyethylene terephthalate.
【0020】本発明の半導体パッケージの厚さは120
μm程度と非常に薄く、例えばNTT等のテレホンカー
ド、ハイウェイカード、乗車カード、図書カードのよう
ないわゆるプリペイドまたはデビットカードや、会員
証、顧客カード等に代表される薄型基材に適用すること
ができる。The thickness of the semiconductor package of the present invention is 120.
It is very thin, about μm, and can be applied to so-called prepaid or debit cards such as telephone cards such as NTT, highway cards, boarding cards and book cards, and thin base materials such as membership cards and customer cards. it can.
【0021】[0021]
【発明の実施の形態】[実施例1]図1から8を用いて
一実施例を説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS [Embodiment 1] An embodiment will be described with reference to FIGS.
【0022】図1に示すように、電極パッド2および保
護膜3の形成された半導体チップ1と、配線6の形成さ
れた樹脂テープ5とを、配線6が形成されていない側が
向き合うように接着剤4を介して接合する。As shown in FIG. 1, the semiconductor chip 1 on which the electrode pads 2 and the protective film 3 are formed and the resin tape 5 on which the wiring 6 is formed are bonded so that the sides on which the wiring 6 is not formed face each other. Bonding via agent 4.
【0023】次に、図2に示すように、半導体チップ1
上の電極パッド2にあたる位置の配線6、樹脂テープ5
および接着剤4にポンチ等によりスルーホールを穿孔す
る。このときの平面図を図3に示す。スルーホールから
電極パッド2が覗いている。Next, as shown in FIG.
Wiring 6, resin tape 5 at position corresponding to upper electrode pad 2
Then, a through hole is punched in the adhesive 4 with a punch or the like. FIG. 3 shows a plan view at this time. The electrode pad 2 is looking through the through hole.
【0024】さらに、図4に示すように、このスルーホ
ールにディスペンサ7により導電性樹脂8を塗布する。Further, as shown in FIG. 4, a conductive resin 8 is applied to the through holes by a dispenser 7.
【0025】図5は図4のA部分を拡大して示したもの
である。図5に示すように半導体チップ1の電極パッド
2と樹脂テープ5に形成された配線6とがスルーホール
に充填された導電性樹脂8により接続され半導体パッケ
ージとなる。この半導体パッケージの平面図を図6に示
す。FIG. 5 is an enlarged view of the portion A in FIG. As shown in FIG. 5, the electrode pads 2 of the semiconductor chip 1 and the wirings 6 formed on the resin tape 5 are connected by the conductive resin 8 filled in the through holes to form a semiconductor package. FIG. 6 shows a plan view of this semiconductor package.
【0026】図7(a)は図5のB部分をさらに拡大し
て示したものである。図7(a)に示すように、スルー
ホールの壁面はテーパcとする。このテーパ角は約30
〜60度程度である。また、接着剤4は保護膜3からb
だけ内側に、樹脂テープ5も接着剤4からbだけ内側に
形成される。樹脂テープの厚さaとbには、a/b=2
〜2.5という関係が成り立つ。この範囲であるとスル
ーホールの壁面が緩いスロープ状となり導電性樹脂を挿
入しやすいという利点がある。FIG. 7A is an enlarged view of the portion B in FIG. As shown in FIG. 7A, the wall surface of the through hole is tapered c. This taper angle is about 30
About 60 degrees. The adhesive 4 is applied from the protective film 3 to b
The resin tape 5 is also formed from the adhesive 4 by only b inside. For the thicknesses a and b of the resin tape, a / b = 2
The relationship of ~ 2.5 holds. Within this range, there is an advantage that the wall surface of the through hole has a gentle slope shape and the conductive resin can be easily inserted.
【0027】半導体チップ1、保護膜3、接着剤4およ
び樹脂テープ5の厚さは、例えば、それぞれ30〜70
μm、5μm、20μm、40〜50μmとする。この
ときbは20〜100μmとなる。The thicknesses of the semiconductor chip 1, the protective film 3, the adhesive 4, and the resin tape 5 are, for example, 30 to 70, respectively.
μm, 5 μm, 20 μm, and 40 to 50 μm. At this time, b becomes 20 to 100 μm.
【0028】このように、段差やテーパを設けると空気
を図7(b)のd部に形成することができるようにな
り、この空気により遊びが生じる。すると、基板を曲げ
た時、この空気層dにより樹脂テープ5が伸びた部分を
吸収できるので、曲げや撓みに対する優れた抵抗性を示
すようになる。As described above, when the step or the taper is provided, air can be formed at the portion d in FIG. 7B, and play occurs due to the air. Then, when the substrate is bent, the stretched portion of the resin tape 5 can be absorbed by the air layer d, so that excellent resistance to bending and bending is exhibited.
【0029】また、図8に示すように、導電性樹脂8が
スルーホール内に確実に充填されるよう上から金型等の
ツール9を使用して圧力を印加してもよい。Further, as shown in FIG. 8, pressure may be applied from above using a tool 9 such as a mold so that the conductive resin 8 is reliably filled in the through holes.
【0030】さらに、図9に示すように、半導体チップ
1と樹脂テープ5をはさむようにラミネート等の保護材
10をさらに接着剤4を介して接合することにより、封
止材および封止工程を省くことができる。Further, as shown in FIG. 9, a protective material 10 such as a laminate is further joined via an adhesive 4 so as to sandwich the semiconductor chip 1 and the resin tape 5, so that a sealing material and a sealing step can be performed. Can be omitted.
【0031】[実施例2]図10に示すように配線6を
導電性樹脂8を塗布した後に印刷等により形成した以外
は実施例1と同様にして半導体パッケージを作成する。[Second Embodiment] As shown in FIG. 10, a semiconductor package is prepared in the same manner as in the first embodiment, except that the wiring 6 is formed by printing or the like after applying the conductive resin 8.
【0032】[実施例3]スルーホールを設けた後、図
11に示すように、スルーホールを除いて樹脂テープ5
上にマスク11を載せてこの上に導電性樹脂8を塗布
し、スキージ12を用いて、図12に示すように、導電
性樹脂8をスルーホール内に充填する。[Embodiment 3] After the through holes are provided, as shown in FIG.
A mask 11 is placed on the upper surface, and the conductive resin 8 is applied thereon, and the conductive resin 8 is filled in the through holes using a squeegee 12 as shown in FIG.
【0033】[0033]
【発明の効果】本発明によれば、半導体チップの電極パ
ッド部にバンプ等を形成せずに、接着剤を介して接続す
ることができるため、薄型で平坦性に優れるばかりでな
く、曲げ応力に対する耐性および電気的信頼性の高い半
導体パッケージを安価に提供することができる。また、
樹脂テープと半導体チップとを低温で接合できるため、
熱による半導体パッケージの反りも生じることがない。According to the present invention, since connection can be made via an adhesive without forming a bump or the like on an electrode pad portion of a semiconductor chip, not only is it thin and excellent in flatness, but also bending stress is reduced. A semiconductor package having high resistance to electric current and high electrical reliability can be provided at low cost. Also,
Because resin tape and semiconductor chip can be joined at low temperature,
The semiconductor package does not warp due to heat.
【図1】 本発明による半導体パッケージの一実施形態
による製造工程を示す図。FIG. 1 is a diagram showing a manufacturing process according to an embodiment of a semiconductor package according to the present invention.
【図2】 本発明による半導体パッケージの一実施形態
による製造工程を示す図。FIG. 2 is a diagram showing a manufacturing process according to an embodiment of the semiconductor package according to the present invention.
【図3】 図1に示した本発明による半導体パッケージ
の平面図。FIG. 3 is a plan view of the semiconductor package according to the present invention shown in FIG. 1;
【図4】 本発明による半導体パッケージの一実施形態
による製造工程を示す図。FIG. 4 is a diagram showing a manufacturing process according to an embodiment of the semiconductor package according to the present invention.
【図5】 本発明による半導体パッケージの断面図。FIG. 5 is a cross-sectional view of a semiconductor package according to the present invention.
【図6】 本発明による半導体パッケージの平面図。FIG. 6 is a plan view of a semiconductor package according to the present invention.
【図7】 本発明による半導体パッケージの樹脂充填部
分の拡大断面図。FIG. 7 is an enlarged sectional view of a resin-filled portion of a semiconductor package according to the present invention.
【図8】 本発明による半導体パッケージにおいて、樹
脂を充填する様子を示す断面図。FIG. 8 is a cross-sectional view showing how a resin is filled in the semiconductor package according to the present invention.
【図9】 保護材が積層された本発明による半導体パッ
ケージの断面図。FIG. 9 is a cross-sectional view of a semiconductor package according to the present invention on which a protective material is laminated.
【図10】 本発明の他の実施形態による半導体パッケ
ージの断面図。FIG. 10 is a sectional view of a semiconductor package according to another embodiment of the present invention;
【図11】 本発明による半導体パッケージの他の実施
形態による製造工程を示す図。FIG. 11 is a view showing a manufacturing process according to another embodiment of the semiconductor package according to the present invention.
【図12】 本発明による半導体パッケージの他の実施
形態による製造工程を示す図。FIG. 12 is a view showing a manufacturing process according to another embodiment of the semiconductor package according to the present invention.
【図13】 従来の半導体パッケージの一実施形態によ
る製造工程を示す図。FIG. 13 is a view showing a manufacturing process according to an embodiment of a conventional semiconductor package.
【図14】 従来の半導体パッケージの一実施形態によ
る製造工程を示す図。FIG. 14 is a diagram showing a manufacturing process according to one embodiment of a conventional semiconductor package.
【図15】 従来の半導体パッケージの他の実施形態に
よる製造工程を示す図。FIG. 15 is a diagram showing a manufacturing process according to another embodiment of the conventional semiconductor package.
【図16】 従来の半導体パッケージの他の実施形態に
よる製造工程を示す図。FIG. 16 is a view showing a manufacturing process according to another embodiment of the conventional semiconductor package.
1…半導体チップ 2…電極パッド 3…保護膜 4…接着剤 5…樹脂テープ 6…配線 7…ディスペンサ 8…導電性樹脂 9…金型 10…保護材 11…マスク 12…スキージ 13…インナーリード 14…シングルポインティングツール DESCRIPTION OF SYMBOLS 1 ... Semiconductor chip 2 ... Electrode pad 3 ... Protective film 4 ... Adhesive 5 ... Resin tape 6 ... Wiring 7 ... Dispenser 8 ... Conductive resin 9 ... Mold 10 ... Protective material 11 ... Mask 12 ... Squeegee 13 ... Inner lead 14 … Single pointing tool
Claims (6)
ように形成された保護膜とを有する半導体素子と、配線
を備えた樹脂テープ基板とが前記保護膜上に塗布された
接着剤を介して接合された半導体パッケージであって、 前記接続用端子は前記樹脂テープ基板および前記接着剤
を穿孔して形成された導電性樹脂の充填された接続孔を
介して前記配線に接続されていることを特徴とする半導
体パッケージ。1. A semiconductor element having a connection terminal and a protective film formed so that the connection terminal is exposed, and a resin tape substrate provided with wiring are coated with an adhesive applied on the protective film. Wherein the connection terminals are connected to the wiring via connection holes filled with a conductive resin formed by perforating the resin tape substrate and the adhesive. A semiconductor package characterized by the above-mentioned.
前記保護膜より後退して形成されることによる段差が設
けられており、かつ前記樹脂テープ基板が前記接着剤よ
り後退して形成されることによる段差が設けられている
ことを特徴とする請求項1記載の半導体パッケージ。2. In the cross section of the connection hole, there is provided a step due to the formation of the adhesive retreating from the protective film, and the resin tape substrate is formed retreating from the adhesive. 2. The semiconductor package according to claim 1, wherein a step is provided.
る請求項2記載の半導体パッケージ。3. The semiconductor package according to claim 2, wherein the step is inclined.
テープ基板の前記段差領域には空気が含まれることを特
徴とする請求項2または3記載の半導体パッケージ。4. The semiconductor package according to claim 2, wherein said step region of said protective film, said adhesive and said resin tape substrate contains air.
系またはアクリル系樹脂であることを特徴とする請求項
1記載の半導体パッケージ。5. The semiconductor package according to claim 1, wherein the conductive resin is an epoxy or acrylic resin containing silver.
ように保護膜とが形成された半導体素子と配線を備えた
樹脂テープ基板とを接着剤により接合する工程と、 前記樹脂テープ基板および前記接着剤を穿孔して前記接
続用端子上に接続孔を形成する工程と、 前記接続孔に導電性樹脂を充填して前記接続用端子を前
記配線に接続する工程とを具備することを特徴とする半
導体パッケージの製造方法。6. A step of bonding, with an adhesive, a semiconductor element having a connection terminal and a protective film formed so as to expose the connection terminal and a resin tape substrate provided with wiring; Forming a connection hole on the connection terminal by piercing the adhesive; and connecting the connection terminal to the wiring by filling the connection hole with a conductive resin. Semiconductor package manufacturing method.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11069040A JP2000269254A (en) | 1999-03-15 | 1999-03-15 | Semiconductor package and its manufacture |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11069040A JP2000269254A (en) | 1999-03-15 | 1999-03-15 | Semiconductor package and its manufacture |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000269254A true JP2000269254A (en) | 2000-09-29 |
Family
ID=13391088
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11069040A Withdrawn JP2000269254A (en) | 1999-03-15 | 1999-03-15 | Semiconductor package and its manufacture |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000269254A (en) |
-
1999
- 1999-03-15 JP JP11069040A patent/JP2000269254A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100459971B1 (en) | Semiconductor device, method and device for producing the same, circuit board, and electronic equipment | |
KR100199962B1 (en) | Structure of chip mounting preventing from crosstalk noise | |
JP3499202B2 (en) | Method for manufacturing semiconductor device | |
KR100447035B1 (en) | Manufacturing process of semiconductor device | |
US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
JP3967133B2 (en) | Manufacturing method of semiconductor device and electronic device | |
KR100793468B1 (en) | Semiconductor device and manufacturing method thereof, and liquid crystal module and semiconductor module having the same | |
US6521483B1 (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
US6846699B2 (en) | Semiconductor device and method of manufacture thereof, circuit board, and electronic instrument | |
JPH10199934A (en) | Mounting structure of semiconductor element and mounting method thereof | |
JPH03112688A (en) | Ic card | |
JP2000332055A (en) | Flip-chip mounting structure and mounting method | |
KR20020013281A (en) | Method for manufacturing dual chip package | |
US8695207B2 (en) | Method for manufacturing an electronic device | |
JP2000286299A (en) | Method for connecting semiconductor device | |
JP2001127425A (en) | Wiring board and bonding method thereof, mounting and bonding method of mounting component, electronic component, circuit board and electronic apparatus | |
JP2000269254A (en) | Semiconductor package and its manufacture | |
JPH02177553A (en) | Integrated circuit device and manufacture thereof | |
JP3485736B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3230384B2 (en) | Semiconductor device | |
TWI324385B (en) | Multiple die integrated circuit package | |
JP3855627B2 (en) | Semiconductor device, electronic device and manufacturing method thereof | |
JP2002110839A (en) | Semiconductor device, manufacturing method thereof and semiconductor mounting device | |
JPH10125730A (en) | Mounted structure and manufacturing method thereof | |
KR200283421Y1 (en) | Stacked chip ceramic package device and stacked package device stacking the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060606 |