JP2000252616A - 小型パッケージの半田ボール付け用治具 - Google Patents

小型パッケージの半田ボール付け用治具

Info

Publication number
JP2000252616A
JP2000252616A JP11049291A JP4929199A JP2000252616A JP 2000252616 A JP2000252616 A JP 2000252616A JP 11049291 A JP11049291 A JP 11049291A JP 4929199 A JP4929199 A JP 4929199A JP 2000252616 A JP2000252616 A JP 2000252616A
Authority
JP
Japan
Prior art keywords
solder
package substrate
solder ball
package
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11049291A
Other languages
English (en)
Inventor
Hideo Yasuda
日出夫 安田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP11049291A priority Critical patent/JP2000252616A/ja
Publication of JP2000252616A publication Critical patent/JP2000252616A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

(57)【要約】 (修正有) 【課題】 プリント基板に表面実装する小型パッケージ
基板の裏面に、多数の半田ボールを高精度にリフロー半
田付けするための半田付け用治具。 【解決手段】 プリント基板に表面実装される電子部
品のパッケージ基板の裏面に多数の半田ボール22をリ
フロー半田付けするための治具であって、パッケージ
基板の裏面に多数の半田ボールをリフロー半田付けする
所定の位置に必要数の窪み穴15を設けた半田ボール整
列プレート10と、上記の半田ボール整列プレートに
設けられパッケージ基板を位置合わせする少なくとも4
本の基板位置合わせ柱11−11と、から成る小型
パッケージの半田ボール付け用治具である。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、プリント基板に
表面実装する小型パッケージ、例えばBGA( Ball Gr
id Array)やCSP( Chip Size Package)や抵抗アレ
ーなどの小型パッケージ基板の裏面に、半田ボールを高
精度にリフロー半田付けするために用いる半田ボール付
け用の治具に関する。
【0002】
【従来の技術】近年の電子機器に於けるプリント基板上
の実装密度は、半導体集積回路の製造技術等の発展にも
伴って、以前に比し飛躍的に向上している。半導体パッ
ケージもLSIチップを内蔵するBGAやCSPのよう
な超小型パッケージになってきており、実装部品をプリ
ント基板上に表面実装するようにもなってきている。同
様に、抵抗やコンデンサも小型化され、抵抗アレーなど
の複数の部品がパッケージ化されて表面実装されてい
る。
【0003】上記のBGAタイプのパッケージでは、ベ
ースとなるパッケージ基板の内部に半導体チップが埋め
込まれてその上部が樹脂等でモールドされ、パッケージ
基板の裏面に電気接点の球(Ball)状の接点が格子状に
配列され、シングルチップパケージやマルチチップモジ
ュールのパッケージがある。CSPはボールピッチが1.
0 mm以下のBGAで、大きさはチップサイズでかつ品質
が保証されているパッケージである。
【0004】これらBGAやCSPタイプや抵抗アレー
等のパッケージ基板裏面の電気接点は、半田ボールによ
ってプリント基板上に半田付けされ表面実装される。そ
の工程は、先ずパッケージ基板裏面に半田ボールをリフ
ロー半田付けして小型パッケージの電子部品を作成す
る。ここで、リフロー半田付けとはクリーム半田を使い
恒温槽や赤外線ヒータなどでこれを溶かして付ける半田
付け方法である。また、クリーム半田とは半田粉とフラ
ックス(やに)などを混ぜクリーム状になった半田をい
う。また、半田ボールは高温半田である。そして、部品
として完成されたLSI等は、電子機器ボードの部品実
装時に上記パッケージ基板の半田ボールをプリント基板
の所定位置にリフロー半田付けして実装される。
【0005】図3に、パッケージ基板20の裏面に半田
ボール22をリフロー半田付けする従来技術を示す。こ
の工程は先ず、図3(A)に示すように、パッケージ基
板20の裏面にクリーム半田21を塗布する。塗布する
方法はパッケージ基板20の裏面に位置決めしたマスク
を置いてクリーム半田21を掃いて印刷するとよい。次
に、図3(B)に示すように、吸着ノズル23に吸着さ
れた半田ボール22をパッケージ基板20に印刷された
クリーム半田21上に配置される。吸着ノズル23に半
田ボール22を吸着させる方法はいくつか有るが、例え
ば吸着穴を上向きにしてそこに半田ボール22を流し込
むと容易に吸着させることができる。
【0006】図3(C)は、パッケージ基板20裏面の
所定の位置にクリーム半田21が塗布され、その上部に
半田ボール22が正しく配置されたパッケージ基板の横
断面図である。この図3(C)のパッケージ基板20
を、例えばベルトコンベア付きで210℃程度の恒温槽
に通過させて半田ボール22をパッケージ基板20の裏
面にリフロー半田付けする。以上の工程により、BGA
やCSPタイプ等の電気接点ボールが完成する。
【0007】
【発明が解決しようとする課題】従来の半田ボール付け
の方法でも、格子状のボールピッチの間隔が大きい場合
には問題無かった。しかしながら技術の趨勢は高密度化
であり、ボールピッチの間隔も1.0 mm以下の要求が多く
なりつつある。0.1 mm程度のボールピッチの要求も予測
される。この場合には、半田ボールの位置精度が問題と
なる。従来の半田ボール付けリフローでは、整列精度に
問題が残っている。
【0008】図4を用いて説明する。図4(A)は半田
ボール22の形状が歪んでいる場合である。半田ボール
22がクリーム半田21の上に図4(A)のように配置
されたとする。図4(B)はクリーム半田21の印刷の
問題であり、ボールセンターに対して左右不均一の場合
である。図4(A)や図4(B)の場合には、いずれに
しても恒温槽でリフロー半田付けすると図4(C)に示
すように、半田ボール22は当初配置された半田ボール
221 が回転して半田ボール222 の位置にずれること
が多い。つまり、ボールセンターの位置が不規則にな
る。これでは狭ピッチボールのパッケージに用いること
ができない。
【0009】この発明は、1.0 mm以下の狭ピッチボール
で多数の半田ボールのパッケージ基板へのリフロー付け
でも、位置精度を向上させ、後工程の表面実装における
歩留まりの改善を行う小型パッケージの半田ボール付け
用治具を提供することを目的とする。
【0010】
【課題を解決するための手段】上記目的を達成するため
に、この発明は主として、半田ボールをリフロー半田付
けする所定の位置に窪み穴を設けた半田ボール整列プレ
ートと、このプレートに取り付けられたパッケージ基板
位置合わせのための基板位置合わせ柱で構成される。基
板位置合わせ柱に替え、基板位置合わせ側壁でもよい。
【0011】半田ボール整列プレートの材質は、窪み穴
をエッチングで加工することができ、半田が付着しない
ものであればよい。エッチング加工が必要なのはボール
ピッチが1.0 mm以下になるからである。例えば、テフロ
ンやシリコンなどでもよい。更に、アルミニューム等の
金属を用いてテフロン・コーティングを行ってもよい。
【0012】次に構成について説明する。第1発明は次
による。プリント基板に表面実装される電子部品のパ
ッケージ基板の裏面に多数の半田ボールをリフロー半田
付けするための治具であって、パッケージ基板の裏面
に多数の半田ボールをリフロー半田付けする所定の位置
に必要数の窪み穴を設けた半田ボール整列プレートと、
上記の半田ボール整列プレートに設けられパッケージ
基板を位置合わせする少なくとも4本の基板位置合わせ
柱と、を具備している小型パッケージの半田ボール付け
用治具である。
【0013】第2発明は次による。第1発明の基板位置
合わせ柱に替え、パッケージ基板を位置合わせする基板
位置合わせ側壁で構成した小型パッケージの半田ボール
付け用治具である。
【0014】
【発明の実施の形態】発明の実施の形態を実施例に基づ
き図面を参照して説明する。図1に本発明の一実施例の
構成を示す斜視図を、図2に他の実施例且つ説明図を示
す。先ず、図2の説明図から説明する。
【0015】図2(A)は、半田ボール22を窪み穴1
5に配列させた治具の横断面図である。半田ボール整列
プレート10には、多数の半田ボール22をリフロー半
田付けする所定の位置に必要数の窪み穴15を設けてい
る。窪み穴15のピッチは、0.1 mm程度に狭ピッチでも
よい。半田ボール整列プレート10の左右両面にパッケ
ージ基板の位置合わせするための基板位置合わせ側壁1
4を設けている。説明を分かり易くするために側壁をI
字型に表したが、実用に際しては[ 字型と ]字型と
にして、角も位置合わせし4点位置合わせがよい。
【0016】窪み穴15に半田ボール22を充満させた
後に、クリーム半田21を塗布したパッケージ基板20
を位置合わせしながら半田ボール22上に載せる。図2
(B)は、半田ボール22上にパッケージ基板20の裏
面を重ね合わせた横断面図である。半田ボール22の位
置がずれることが無い。この状態で恒温槽や赤外線ヒー
タなどでリフロー半田付けする。
【0017】図1は本発明の一実施例の構成を示す斜視
図である。図2(A)でも説明したように、少なくとも
4点設定でもってパッケージ基板20の位置合わせを行
うことができる。パッケージ基板20はほとんど四角形
であり、4点位置合わせはパッケージ基板20が安定す
るからである。
【0018】図1の半田ボール整列プレート10は、図
2と同様に窪み穴を設けてその上に半田ボール22を配
置している。そして位置合わせ用の基板位置合わせ柱1
1i(i=1〜4)を設けている。12はパケージ基板
の占有領域である。クリーム半田21を塗布したパケー
ジ基板20を、基板位置合わせ柱11iを利用して半田
ボール22上に設定した後に、恒温槽や赤外線ヒータな
どでリフロー半田付けする。
【0019】
【発明の効果】以上詳細に説明したように、この発明の
小型パッケージの半田ボール付け用治具を用いてパッケ
ージ基板20の裏面に多数の半田ボール22をリフロー
半田付けを行うと、半田ボール22は固定して移動せ
ず、パッケージ基板20は正確な位置にリフロー半田付
けをすることができる。
【0020】よって、ボールピッチが1.0 mm以下の狭ピ
ッチボールであっても、安定したリフロー半田付けがで
き、後工程のプリント基板への歩留まりが向上する。ま
た、半田ボール整列プレート10の窪み穴15は、エッ
チング加工でもって作成するので精度が高く、どのよう
なパッケージ基板にも適用できる。この発明は、実用に
供してその技術的効果は大である。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示す斜視図である。
【図2】本発明の他の実施例の構成図及び原理的な説明
図である。図2(A)は半田ボール22を窪み穴15に
配列させた横断面図であり、図2(B)は半田ボール2
2上にパッケージ基板20の裏面を重ね合わせた横断面
図である。
【図3】従来技術のパッケージ基板20に半田ボール2
2をリフローする工程図である。図3(A)はパッケー
ジ基板20の裏面にクリーム半田21を塗布したパッケ
ージ基板の横断面図であり、図3(B)はクリーム半田
21を塗布したパッケージ基板20に半田ボール22を
配置する面図であり、図3(C)はパッケージ基板20
裏面の所定の位置にクリーム半田21が塗布され、その
上部に半田ボール22が正しく配置されたパッケージ基
板の横断面図である。
【図4】従来の半田付け方法での問題点を説明する図面
である。図4(A)は半田ボール22が歪んでいる場合
の図面で、図4(B)はクリーム半田21の印刷の問題
の図面で、図4(C)はリフロー後の問題点を説明する
図面である。
【符号の説明】 10 半田ボール整列プレート 11i(i=1〜4) 基板位置合わせ柱 12 パッケージ基板の占有領域 14 基板位置合わせ側壁 15 窪み穴 20 パッケージ基板 21 クリーム半田 22、221 、222 半田ボール 23 吸着ノズル

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 プリント基板に表面実装される電子部品
    のパッケージ基板の裏面に多数の半田ボールをリフロー
    半田付けするための治具において、 パッケージ基板の裏面に多数の半田ボールをリフロー半
    田付けする所定の位置に必要数の窪み穴を設けた半田ボ
    ール整列プレートと、 上記半田ボール整列プレートに設けられパッケージ基板
    を位置合わせする少なくとも4本の基板位置合わせ柱
    と、 を具備することを特徴とする小型パッケージの半田ボー
    ル付け用治具。
  2. 【請求項2】 基板位置合わせ柱に替え、パッケージ基
    板を位置合わせする基板位置合わせ側壁としたことを特
    徴とする請求項1記載の小型パッケージの半田ボール付
    け用治具。
JP11049291A 1999-02-26 1999-02-26 小型パッケージの半田ボール付け用治具 Withdrawn JP2000252616A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11049291A JP2000252616A (ja) 1999-02-26 1999-02-26 小型パッケージの半田ボール付け用治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11049291A JP2000252616A (ja) 1999-02-26 1999-02-26 小型パッケージの半田ボール付け用治具

Publications (1)

Publication Number Publication Date
JP2000252616A true JP2000252616A (ja) 2000-09-14

Family

ID=12826814

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11049291A Withdrawn JP2000252616A (ja) 1999-02-26 1999-02-26 小型パッケージの半田ボール付け用治具

Country Status (1)

Country Link
JP (1) JP2000252616A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107175383A (zh) * 2017-06-08 2017-09-19 重庆多道电子技术有限公司 一种pcb电路板焊接夹具
CN111954391A (zh) * 2020-08-26 2020-11-17 维沃移动通信有限公司 电路板封装方法、电路板及电子设备

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107175383A (zh) * 2017-06-08 2017-09-19 重庆多道电子技术有限公司 一种pcb电路板焊接夹具
CN111954391A (zh) * 2020-08-26 2020-11-17 维沃移动通信有限公司 电路板封装方法、电路板及电子设备
CN111954391B (zh) * 2020-08-26 2021-09-14 维沃移动通信有限公司 电路板封装方法、电路板及电子设备

Similar Documents

Publication Publication Date Title
KR100265190B1 (ko) 멀티칩 모듈 조립 방법 및 장치
US5034802A (en) Mechanical simultaneous registration of multi-pin surface-mount components to sites on substrates
US6338985B1 (en) Making chip size semiconductor packages
US7579684B2 (en) Methods for packing microfeature devices and microfeature devices formed by such methods
JP3202903B2 (ja) 基板上にソルダ・ボールを形成する方法
US6133064A (en) Flip chip ball grid array package with laminated substrate
JPH04256343A (ja) 集積回路用フリップチップパッケージ
KR19980064439A (ko) 기판에 땜납을 형성하기 위한 방법 및 장치
US6974765B2 (en) Encapsulation of pin solder for maintaining accuracy in pin position
JPH11145578A (ja) 電子部品の実装構造、搭載用基板および電子部品の搭載方法
KR100520080B1 (ko) 반도체칩 표면실장방법
US6484927B1 (en) Method and apparatus for balling and assembling ball grid array and chip scale array packages
US20040183186A1 (en) Low-profile electronic circuit module and method for manufacturing the same
US20030205799A1 (en) Method and device for assembly of ball grid array packages
JP2000252616A (ja) 小型パッケージの半田ボール付け用治具
JPH08111578A (ja) ボールグリッドアレイパッケージ実装用基板の製造方法
JPH11177204A (ja) 電子部品の実装用治具
JPH09246324A (ja) 電子部品及びそのバンプ形成方法
JPH10303151A (ja) 電子部品の製造方法
JPH08330716A (ja) ボールグリッドアレイの製造方法
JP2000022031A (ja) 導電性ボールの実装方法
JP2003303926A6 (ja) Bga製品基板の製造装置、及びその製造方法
JP2003303926A (ja) Bga製品基板の製造装置、及びその製造方法
KR19980014584A (ko) 스크린 프린트 장치의 인쇄회로기판 고정용 지그
KR20030095036A (ko) 플립 칩 패키지의 솔더 범프 연결방법

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509