JP2000250762A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2000250762A JP2000250762A JP5002099A JP5002099A JP2000250762A JP 2000250762 A JP2000250762 A JP 2000250762A JP 5002099 A JP5002099 A JP 5002099A JP 5002099 A JP5002099 A JP 5002099A JP 2000250762 A JP2000250762 A JP 2000250762A
- Authority
- JP
- Japan
- Prior art keywords
- stack pointer
- processing
- task
- stack
- identification information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 本発明は、システムコール呼び出しからシス
テムコール実行までのオーバーヘッドおよび割り込み発
生から割り込み処理実行までのオーバーヘッドを小さく
し、処理を高速実行することを目的とする。 【解決手段】 システムスタックポインタと、タスクス
タックポインタと、２つのスタックポインタのうちで有
効なスタックポインタを識別するための識別情報を保持
する状態レジスタと、処理の種類が切りかわったときに
状態レジスタの識別情報を処理の種類に対応して書き換
える制御手段を有することを特徴とするマイクロコンピ
ュータ。
テムコール実行までのオーバーヘッドおよび割り込み発
生から割り込み処理実行までのオーバーヘッドを小さく
し、処理を高速実行することを目的とする。 【解決手段】 システムスタックポインタと、タスクス
タックポインタと、２つのスタックポインタのうちで有
効なスタックポインタを識別するための識別情報を保持
する状態レジスタと、処理の種類が切りかわったときに
状態レジスタの識別情報を処理の種類に対応して書き換
える制御手段を有することを特徴とするマイクロコンピ
ュータ。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータに関し、特にスタックポインタを複数設けるアーキ
テクチャデータに関するものである。
ータに関し、特にスタックポインタを複数設けるアーキ
テクチャデータに関するものである。
【０００２】
【従来の技術】従来、一般的なマイクロコンピュータと
して１つのスタックポインタを具備するものがある。本
従来のマイクロコンピュータにおいては、一般のタスク
（以下、単に「タスク」という。）の処理中は、ＣＰＵ
のスタックポインタはタスク実行用のスタックポインタ
が格納されている。従って、タスク実行中にオペレーシ
ョンシステム（以下、「ＯＳ」という。）のシステムコ
ールを発行したときは、以下の図４のフローチャートに
示す処理を行っていた。
して１つのスタックポインタを具備するものがある。本
従来のマイクロコンピュータにおいては、一般のタスク
（以下、単に「タスク」という。）の処理中は、ＣＰＵ
のスタックポインタはタスク実行用のスタックポインタ
が格納されている。従って、タスク実行中にオペレーシ
ョンシステム（以下、「ＯＳ」という。）のシステムコ
ールを発行したときは、以下の図４のフローチャートに
示す処理を行っていた。
【０００３】なお、ＯＳはシステムの情報を格納する変
数であるシステムスタックとタスクの情報を格納するタ
スクスタックを具備する。 （ステップＳ４０１）ＣＰＵのスタックポインタをＯＳ
のタスクスタック（ＲＡＭ）に退避する。 （ステップＳ４０２）ＯＳのシステムスタックに退避し
ていたシステムのスタックポインタをＣＰＵのスタック
ポインタに格納する。 （ステップＳ４０３）ＣＰＵのスタックポインタに対応
する処理が存在するか否か判断する。処理が存在すれば
ステップＳ４０４に行き、存在しなければステップＳ４
０６に飛ぶ。システムコールを実行する。 （ステップＳ４０４）ＣＰＵのスタックポインタに対応
する処理を実行する。 （ステップＳ４０５）ＣＰＵのスタックポインタを進め
る。ステップＳ４０３に戻る。 （ステップＳ４０６）ＣＰＵのスタックポインタをＯＳ
のシステムスタックに退避する。 （ステップＳ４０７）ＯＳのタスクスタックのスタック
ポインタをＣＰＵのスタックポインタとして復元する。 （ステップＳ４０８）システムコールの呼び出し元にリ
ターンする（ＣＰＵのスタックポインタに対応する処理
を実行する。）。
数であるシステムスタックとタスクの情報を格納するタ
スクスタックを具備する。 （ステップＳ４０１）ＣＰＵのスタックポインタをＯＳ
のタスクスタック（ＲＡＭ）に退避する。 （ステップＳ４０２）ＯＳのシステムスタックに退避し
ていたシステムのスタックポインタをＣＰＵのスタック
ポインタに格納する。 （ステップＳ４０３）ＣＰＵのスタックポインタに対応
する処理が存在するか否か判断する。処理が存在すれば
ステップＳ４０４に行き、存在しなければステップＳ４
０６に飛ぶ。システムコールを実行する。 （ステップＳ４０４）ＣＰＵのスタックポインタに対応
する処理を実行する。 （ステップＳ４０５）ＣＰＵのスタックポインタを進め
る。ステップＳ４０３に戻る。 （ステップＳ４０６）ＣＰＵのスタックポインタをＯＳ
のシステムスタックに退避する。 （ステップＳ４０７）ＯＳのタスクスタックのスタック
ポインタをＣＰＵのスタックポインタとして復元する。 （ステップＳ４０８）システムコールの呼び出し元にリ
ターンする（ＣＰＵのスタックポインタに対応する処理
を実行する。）。
【０００４】また、従来の技術において、タスク実行中
に割り込みが発行したときは、以下の図５のフローチャ
ートに示す処理を行っていた。 （ステップＳ５０１）ＣＰＵのスタックポインタをＯＳ
のタスクスタックに退避する。 （ステップＳ５０２）ＯＳのシステムスタックに退避し
ていたシステムのスタックポインタをＣＰＵのスタック
ポインタに格納する。 （ステップＳ５０３）割り込みハンドラを実行する。 （ステップＳ５０４）割り込みハンドラからリターンす
る。 （ステップＳ５０５）ＣＰＵのスタックポインタをＯＳ
のシステムスタックに退避する。 （ステップＳ５０６）ＯＳのタスクスタックのスタック
ポインタをＣＰＵのスタックポインタとして復元する。 （ステップＳ５０７）システムコールの呼び出し元にリ
ターンする（ＣＰＵのスタックポインタに対応する処理
を実行する。）。
に割り込みが発行したときは、以下の図５のフローチャ
ートに示す処理を行っていた。 （ステップＳ５０１）ＣＰＵのスタックポインタをＯＳ
のタスクスタックに退避する。 （ステップＳ５０２）ＯＳのシステムスタックに退避し
ていたシステムのスタックポインタをＣＰＵのスタック
ポインタに格納する。 （ステップＳ５０３）割り込みハンドラを実行する。 （ステップＳ５０４）割り込みハンドラからリターンす
る。 （ステップＳ５０５）ＣＰＵのスタックポインタをＯＳ
のシステムスタックに退避する。 （ステップＳ５０６）ＯＳのタスクスタックのスタック
ポインタをＣＰＵのスタックポインタとして復元する。 （ステップＳ５０７）システムコールの呼び出し元にリ
ターンする（ＣＰＵのスタックポインタに対応する処理
を実行する。）。
【０００５】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の技術には、以下の課題があった。つまり、タ
スク実行中にシステムコールや割り込み処理の実行が必
要になった場合に、タスクスタックポインタとシステム
スタックポインタの切りかえのためにタスクスタックポ
インタをＯＳ内に退避して、システムスタックポインタ
をＣＰＵ内のスタックポインタを格納する領域に復元す
るという処理が必要である。そのためにシステムコール
呼び出しからシステムコール実行までのオーバーヘッド
および割り込み発生から割り込み処理実行までのオーバ
ーヘッドが大きい、という問題があった。
うな従来の技術には、以下の課題があった。つまり、タ
スク実行中にシステムコールや割り込み処理の実行が必
要になった場合に、タスクスタックポインタとシステム
スタックポインタの切りかえのためにタスクスタックポ
インタをＯＳ内に退避して、システムスタックポインタ
をＣＰＵ内のスタックポインタを格納する領域に復元す
るという処理が必要である。そのためにシステムコール
呼び出しからシステムコール実行までのオーバーヘッド
および割り込み発生から割り込み処理実行までのオーバ
ーヘッドが大きい、という問題があった。
【０００６】本発明は上記課題を解決するものであり、
システムコール呼び出しからシステムコール実行までの
オーバーヘッドおよび割り込み発生から割り込み処理実
行までのオーバーヘッドを小さくし、処理を高速実行す
ることを目的としたものである。
システムコール呼び出しからシステムコール実行までの
オーバーヘッドおよび割り込み発生から割り込み処理実
行までのオーバーヘッドを小さくし、処理を高速実行す
ることを目的としたものである。
【０００７】
【課題を解決するための手段】上記課題を解決するため
本発明の技術的手段は、システムスタックポインタと、
タスクスタックポインタと、２つのスタックポインタの
うちで有効なスタックポインタを識別するための識別情
報を保持する状態レジスタと、処理の種類が切りかわっ
たときに状態レジスタの識別情報を処理の種類に対応し
て書き換える制御手段である。
本発明の技術的手段は、システムスタックポインタと、
タスクスタックポインタと、２つのスタックポインタの
うちで有効なスタックポインタを識別するための識別情
報を保持する状態レジスタと、処理の種類が切りかわっ
たときに状態レジスタの識別情報を処理の種類に対応し
て書き換える制御手段である。
【０００８】
【発明の実施の形態】以下、本発明に係るマイクロコン
ピュータについて、以下の実施の形態に基づいて説明す
る。
ピュータについて、以下の実施の形態に基づいて説明す
る。
【０００９】（実施の形態１）図１は、マイクロコンピ
ュータの構成図であり、１１はＣＰＵ、１１１はタスク
スタックポインタ、１１２はシステムスタックポイン
タ、１１３は状態レジスタ、１１３１は状態レジスタ中
の識別情報、１１４は制御手段である。タスクスタック
ポインタ１１１は、タスク実行用のスタックポインタで
ある。システムスタックポインタ１１２はシステムコー
ルおよび割り込み処理実行用のスタックポインタであ
る。状態レジスタ１１３はＣＰＵの各種状態に関する情
報を格納するレジスタであり、ＰＳＷとも言う。識別情
報１１３１は状態レジスタ中の情報であり、有効なスタ
ックポインタがタスクスタックポインタかシステムスタ
ックポインタかを識別する情報である。ここでは、有効
なスタックポインタがタスクスタックポインタである場
合は、識別情報１１３１は「１」であり、有効なスタッ
クポインタがシステムスタックポインタである場合は、
識別情報１１３１は「０」である。制御手段１１４は、
システムコール発行または割り込み発生を認知し、識別
情報１１３１を書き換えるとともに、有効なスタックポ
インタに従ってスタックポインタを進めるとともに命令
を実行する。
ュータの構成図であり、１１はＣＰＵ、１１１はタスク
スタックポインタ、１１２はシステムスタックポイン
タ、１１３は状態レジスタ、１１３１は状態レジスタ中
の識別情報、１１４は制御手段である。タスクスタック
ポインタ１１１は、タスク実行用のスタックポインタで
ある。システムスタックポインタ１１２はシステムコー
ルおよび割り込み処理実行用のスタックポインタであ
る。状態レジスタ１１３はＣＰＵの各種状態に関する情
報を格納するレジスタであり、ＰＳＷとも言う。識別情
報１１３１は状態レジスタ中の情報であり、有効なスタ
ックポインタがタスクスタックポインタかシステムスタ
ックポインタかを識別する情報である。ここでは、有効
なスタックポインタがタスクスタックポインタである場
合は、識別情報１１３１は「１」であり、有効なスタッ
クポインタがシステムスタックポインタである場合は、
識別情報１１３１は「０」である。制御手段１１４は、
システムコール発行または割り込み発生を認知し、識別
情報１１３１を書き換えるとともに、有効なスタックポ
インタに従ってスタックポインタを進めるとともに命令
を実行する。
【００１０】本実施の形態におけるマイクロコンピュー
タのシステムコール発行についての動作について、以下
の図２のフローチャートを用いて説明する。なお、初期
状態として、ＣＰＵ１１はタスクを実行しているとす
る。従って、初期の識別情報の値は「１」である。 （ステップＳ２０１）制御手段１１４がシステムコール
発行を認知する。 （ステップＳ２０２）制御手段１１４が識別情報１１３
１を「０」に書き換える。 （ステップＳ２０３）制御手段１１４は識別情報１１３
１を参照する。 （ステップＳ２０４）制御手段１１４は識別情報１１３
１が「０」か否か判断する。「０」ならステップＳ２０
５に行き、「１」ならステップＳ２０７に飛ぶ。 （ステップＳ２０５）制御手段１１４はシステムスタッ
クポインタに従って命令を実行し、システムコールの実
行を終了まで行う。 （ステップＳ２０６）制御手段１１４は識別情報１１３
１を「１」に書き換える。ステップＳ２０４に戻る。 （ステップＳ２０７）制御手段１１４はタスクスタック
ポインタが示す命令を実行する。 （ステップＳ２０８）制御手段１１４はタスクスタック
ポインタを進める。 （ステップＳ２０９）制御手段１１４はタスクスタック
ポインタが示す命令が存在するか否か判断する。存在す
ればステップＳ２０７に戻り、存在しなけば処理を終了
する。
タのシステムコール発行についての動作について、以下
の図２のフローチャートを用いて説明する。なお、初期
状態として、ＣＰＵ１１はタスクを実行しているとす
る。従って、初期の識別情報の値は「１」である。 （ステップＳ２０１）制御手段１１４がシステムコール
発行を認知する。 （ステップＳ２０２）制御手段１１４が識別情報１１３
１を「０」に書き換える。 （ステップＳ２０３）制御手段１１４は識別情報１１３
１を参照する。 （ステップＳ２０４）制御手段１１４は識別情報１１３
１が「０」か否か判断する。「０」ならステップＳ２０
５に行き、「１」ならステップＳ２０７に飛ぶ。 （ステップＳ２０５）制御手段１１４はシステムスタッ
クポインタに従って命令を実行し、システムコールの実
行を終了まで行う。 （ステップＳ２０６）制御手段１１４は識別情報１１３
１を「１」に書き換える。ステップＳ２０４に戻る。 （ステップＳ２０７）制御手段１１４はタスクスタック
ポインタが示す命令を実行する。 （ステップＳ２０８）制御手段１１４はタスクスタック
ポインタを進める。 （ステップＳ２０９）制御手段１１４はタスクスタック
ポインタが示す命令が存在するか否か判断する。存在す
ればステップＳ２０７に戻り、存在しなけば処理を終了
する。
【００１１】次に、本実施の形態におけるマイクロコン
ピュータの割り込みが発生した場合の動作について、以
下の図３のフローチャートを用いて説明する。なお、初
期状態として、ＣＰＵ１１はタスクを実行しているとす
る。 （ステップＳ３０１）制御手段１１４が割り込みを認知
する。 （ステップＳ３０２）制御手段１１４が識別情報１１３
１を「０」に書き換える。 （ステップＳ３０３）制御手段１１４は識別情報１１３
１を参照する。 （ステップＳ３０４）制御手段１１４は識別情報１１３
１が「０」か否か判断する。「０」ならステップＳ３０
５に行き、「１」ならステップＳ３０７に飛ぶ。 （ステップＳ３０５）制御手段１１４はシステムスタッ
クポインタに従って命令を実行し、システムコールの実
行を終了まで行う。 （ステップＳ３０６）制御手段１１４は識別情報１１３
１を「１」に書き換える。ステップＳ３０４に戻る。 （ステップＳ３０７）制御手段１１４はタスクスタック
ポインタが示す命令を実行する。 （ステップＳ３０８）制御手段１１４はタスクスタック
ポインタを進める。 （ステップＳ３０９）制御手段１１４はタスクスタック
ポインタが示す命令が存在するか否か判断する。存在す
ればステップＳ３０７に戻り、存在しなけば処理を終了
する。
ピュータの割り込みが発生した場合の動作について、以
下の図３のフローチャートを用いて説明する。なお、初
期状態として、ＣＰＵ１１はタスクを実行しているとす
る。 （ステップＳ３０１）制御手段１１４が割り込みを認知
する。 （ステップＳ３０２）制御手段１１４が識別情報１１３
１を「０」に書き換える。 （ステップＳ３０３）制御手段１１４は識別情報１１３
１を参照する。 （ステップＳ３０４）制御手段１１４は識別情報１１３
１が「０」か否か判断する。「０」ならステップＳ３０
５に行き、「１」ならステップＳ３０７に飛ぶ。 （ステップＳ３０５）制御手段１１４はシステムスタッ
クポインタに従って命令を実行し、システムコールの実
行を終了まで行う。 （ステップＳ３０６）制御手段１１４は識別情報１１３
１を「１」に書き換える。ステップＳ３０４に戻る。 （ステップＳ３０７）制御手段１１４はタスクスタック
ポインタが示す命令を実行する。 （ステップＳ３０８）制御手段１１４はタスクスタック
ポインタを進める。 （ステップＳ３０９）制御手段１１４はタスクスタック
ポインタが示す命令が存在するか否か判断する。存在す
ればステップＳ３０７に戻り、存在しなけば処理を終了
する。
【００１２】以上説明したように、本実施の形態におい
て、システムコール発行時および割り込み発生時のスタ
ックポインタの退避を回避することができ、システムコ
ール発行からシステムコール実行までのオーバーヘッド
が少なくなり、また割り込み発生から割り込み処理実行
までのオーバーヘッドが少なくなり、高速処理が可能に
なる。
て、システムコール発行時および割り込み発生時のスタ
ックポインタの退避を回避することができ、システムコ
ール発行からシステムコール実行までのオーバーヘッド
が少なくなり、また割り込み発生から割り込み処理実行
までのオーバーヘッドが少なくなり、高速処理が可能に
なる。
【００１３】なお、本実施の形態において、システムコ
ールと割り込み処理のシステム処理と一般タスク処理の
２種類の処理が存在し、スタックポインタがシステムス
タックポインタとタスクスタックポインタの２つのスタ
ックポインタが存在する例を示したが、３種類以上の処
理が存在し、処理の種類毎にスタックポインタを用意す
る構成にしても良い。
ールと割り込み処理のシステム処理と一般タスク処理の
２種類の処理が存在し、スタックポインタがシステムス
タックポインタとタスクスタックポインタの２つのスタ
ックポインタが存在する例を示したが、３種類以上の処
理が存在し、処理の種類毎にスタックポインタを用意す
る構成にしても良い。
【００１４】
【発明の効果】以上説明したように、本発明によるマイ
クロコンピュータは、システムコール発行からシステム
コール実行等までのオーバーヘッドが少なくなり高速処
理が可能になる。
クロコンピュータは、システムコール発行からシステム
コール実行等までのオーバーヘッドが少なくなり高速処
理が可能になる。
【図１】本発明の実施の形態１におけるマイクロコンピ
ュータの構成図
ュータの構成図
【図２】本発明の実施の形態１におけるシステムコール
発行時の動作について説明するフローチャート
発行時の動作について説明するフローチャート
【図３】本発明の実施の形態１における割り込み処理時
の動作について説明するフローチャート
の動作について説明するフローチャート
【図４】従来のマイクロコンピュータにおけるシステム
コール発行時の動作について説明するフローチャート
コール発行時の動作について説明するフローチャート
【図５】従来のマイクロコンピュータにおける割り込み
処理時の動作について説明するフローチャート
処理時の動作について説明するフローチャート
【符号の説明】 １１１ タスクスタックポインタ １１２ システムスタックポインタ １１３ 状態レジスタ １１４ 制御手段 １１３１ 識別情報
Claims (2)
- 【請求項１】 ｎ種類の処理に対応した第一から第ｎの
スタックポインタと、前記第１から第ｎのスタックポイ
ンタのうちで有効なスタックポインタを識別するための
識別情報を保持する状態レジスタと、処理の種類が切り
かわったときに状態レジスタの前記識別情報を処理の種
類に対応して書き換える制御手段とを具備することを特
徴とするマイクロコンピュータ。 - 【請求項２】 システム処理と一般タスク処理の２種類
の処理が存在し、第一のスタックポインタがシステム処
理に対応するシステムスタックポインタであり、第二の
スタックポインタが一般タスク処理に対応するタスクス
タックポインタである請求項１記載のマイクロコンピュ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5002099A JP2000250762A (ja) | 1999-02-26 | 1999-02-26 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5002099A JP2000250762A (ja) | 1999-02-26 | 1999-02-26 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000250762A true JP2000250762A (ja) | 2000-09-14 |
Family
ID=12847326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5002099A Pending JP2000250762A (ja) | 1999-02-26 | 1999-02-26 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000250762A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2461848A (en) * | 2008-07-10 | 2010-01-20 | Cambridge Consultants | Processor with a privileged stack pointer and a stack pointer used in privileged and non-privileged modes |
| US9645949B2 (en) | 2008-07-10 | 2017-05-09 | Cambridge Consultants Ltd. | Data processing apparatus using privileged and non-privileged modes with multiple stacks |
| US9652241B2 (en) | 2007-04-10 | 2017-05-16 | Cambridge Consultants Ltd. | Data processing apparatus with instruction encodings to enable near and far memory access modes |
-
1999
- 1999-02-26 JP JP5002099A patent/JP2000250762A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9652241B2 (en) | 2007-04-10 | 2017-05-16 | Cambridge Consultants Ltd. | Data processing apparatus with instruction encodings to enable near and far memory access modes |
| GB2461848A (en) * | 2008-07-10 | 2010-01-20 | Cambridge Consultants | Processor with a privileged stack pointer and a stack pointer used in privileged and non-privileged modes |
| GB2461848B (en) * | 2008-07-10 | 2013-01-30 | Cambridge Consultants | Data processing apparatus having a number of operating modes |
| US9645949B2 (en) | 2008-07-10 | 2017-05-09 | Cambridge Consultants Ltd. | Data processing apparatus using privileged and non-privileged modes with multiple stacks |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0087978B1 (en) | Information processing unit | |
| US5438677A (en) | Mutual exclusion for computer system | |
| US5504869A (en) | High speed processing system capable of executing strings of instructions in order without waiting completion of previous memory access instruction | |
| JP3970609B2 (ja) | プロセッサシステム | |
| JP2000250762A (ja) | マイクロコンピュータ | |
| JPH04241032A (ja) | システムコール実行装置 | |
| JP2585905B2 (ja) | マルチタスク実行装置 | |
| JP2574349B2 (ja) | 時分割マルチタスク実行装置 | |
| JPH03182945A (ja) | 主記憶内データ転送方式 | |
| KR19990026795A (ko) | 마이크로프로세서 | |
| KR20030037572A (ko) | 인터럽트 컨트롤러 | |
| JPH11338712A (ja) | 割込順序保存回路 | |
| JPH0217541A (ja) | スタツク方式マイクロコンピュータ | |
| JPS6120139A (ja) | 割込み制御方式 | |
| JPS6314242A (ja) | メモリ拡張方式 | |
| JPH0477930A (ja) | マイクロコンピュータ | |
| KR20030042069A (ko) | 인터럽트 제어기 및 인터럽트 제어 방법 | |
| JPH07134656A (ja) | 割り込み制御方法及びそれを実現するマルチタスクシステム | |
| JP2003186666A (ja) | マイクロコンピュータおよびｄｍａ制御回路 | |
| JPS62151936A (ja) | マイクロプロセツサに内蔵されるキヤツシユ回路 | |
| JPH05113888A (ja) | マイクロプロセツサユニツト | |
| JPS61184644A (ja) | 仮想計算機システム制御方式 | |
| JPH08166887A (ja) | 割込み処理からの復帰方法 | |
| JPH01211037A (ja) | リアルタイムバーチャルマシン方式 | |
| JPH038044A (ja) | マルチプロセッサ・システムにおける時計制御方式 |