JP2000244732A

JP2000244732A - 画像信号処理装置

Info

Publication number: JP2000244732A
Application number: JP11046734A
Authority: JP
Inventors: Hisashi Matsuyama; 久松山
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1999-02-24
Filing date: 1999-02-24
Publication date: 2000-09-08

Abstract

(57)【要約】【課題】歪み補正処理及び間引き処理の際に必要なメ
モリを少なくする。【解決手段】ラインメモリ１３に、歪み補正のための
補正値と間引き処理のためのフラグとを含む補正情報Ｒ
(m)を記憶し、この補正情報Ｒ(m)を画像信号Ａ(n)の入
力に同期するタイミングで読み出して画像信号Ａ(n)と
共に歪み補正回路１１に入力する。補正値と間引きフラ
グとで、数値的な範囲を分離し、間引きフラグと判定さ
れた補正情報Ｒ(m)に対応する画素を間引く。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、１ライン単位で連
続する画像信号に対して各種の処理を施す画像信号処理
装置に関する。

【０００２】

【従来の技術】スキャナ等の画像読み取り装置において
は、撮像素子の撮像面に光学的に結像させた被写体画像
を読み取り、１ライン単位で連続する画像信号を得るよ
うに構成される。このような被写体画像の読み取りにお
いては、光学系で生じる歪みを補正するシェーディング
補正や、画像を再生する側のサイズに合わせるように画
像の縮小処理等が同時に行われる。

【０００３】図３は、１ライン単位で連続する画像信号
に対してシェーディング歪みの補正処理及び画素の間引
きによる画像の縮小処理を施す画像信号処理装置の構成
を示すブロック図である。ここで、画像信号Ａ(n)は、
１画素毎に独立し、デジタル値で各画素の輝度を表すも
のである。

【０００４】画像処理装置は、歪み補正回路１、間引き
回路２、ラインメモリ３及びアドレスメモリ４より構成
される。歪み補正回路１は、１ライン単位で連続して入
力される画像信号Ａ(n)に対して補正情報Ｒ(m)を加算
し、光学系で生じるシェーディング歪みを補正する。即
ち、撮像素子の受光面に、光学的に被写体画像を結像さ
せる場合、光学的な特性に起因して、被写体画像の周辺
部分が中心部分よりも低輝度になる。そこで、被写体画
像の中心部分に比べて周辺部分で値が大きく設定される
補正情報Ｒ(m)を画像信号Ａ(n)に加算することによっ
て、被写体画像の中心部分と周辺部分との輝度の差を補
償する。これにより、輝度レベルがそろえられた画像信
号Ｂ(n)が得られる。

【０００５】間引き回路２は、シェーディング補正され
た画像信号Ｂ(n)をフラグ情報Ｓ(m)に基づいて間引くこ
とにより、１ライン中の画素数を所望の数に縮小する。
即ち、被写体画像を読み取る撮像素子の画素数が必要以
上に多い場合、最終的に必要とされる画素数に対応して
設定されるフラグ情報Ｓ(m)に応答して、画像信号Ｂ(n)
の各ラインでデータを間引くことにより、各ラインの画
素数を必要な数に削減する。これにより、１ラインの画
素数が、所望の画素数に削減された画像信号Ｃ(n)が得
られる。

【０００６】ラインメモリ３は、１行分の補正情報Ｒ
(m)を記憶し、画像信号Ａ(n)の水平走査のタイミングに
一致する同期信号ＨＤに応答して、補正情報Ｒ(m)を繰
り返し読み出して出力する。このラインメモリ３に記憶
される補正情報Ｒ(m)は、画像信号Ａ(n)に一対一で対応
し、歪み補正回路１への画像信号Ａ(n)の入力に同期し
て歪み補正回路１に供給される。フラグメモリ４は、１
行分のフラグ情報Ｓ(m)を記憶し、ラインメモリ３と同
様に、同期信号ＨＤに応答してフラグ情報Ｓ(m)を繰り
返し読み出して出力する。フラグ情報Ｓ(m)は、その対
応画素が間引くべき画素であるか否かを示すものであ
り、１画素あたり１ビットで表される。例えば、間引く
画素にフラグ「１」を設定する場合、３画素おきに１画
素ずつ「１」を設定すれば、画像信号Ｂ(n)が３／４に
間引かれて、画像信号Ｃ(n)となる。

【０００７】

【発明が解決しようとする課題】歪み補正のための処理
と画像の縮小のための処理とを同時に行う場合、補正情
報Ｒ(m)を記憶するラインメモリ３と、フラグ情報Ｓ(m)
を記憶するフラグメモリ４とが必要になる。これらのメ
モリ３、４は、画像信号Ａ(n)の１ライン分の画素数に
応じた記憶容量が必要になるため、撮像素子の高解像度
化に伴って画像信号Ａ(n)の１行分の情報量が多くなる
と、回路規模の大きい大容量のメモリが必要になる。こ
のようなメモリ容量の増加は、回路規模の増大を招き、
装置の小型化の障害となる。

【０００８】そこで本発明は、歪み補正及び画像縮小の
ための画像処理において、必要なメモリ容量を少なくす
ることを目的とする。

【０００９】

【課題を解決するための手段】本発明は、上述の課題を
解決するために成されたもので、その特徴とするところ
は、１ライン単位で連続する画像信号に対して歪み補正
処理及び画素の間引き処理を施す画像信号処理装置であ
って、１ライン分の歪み補正情報を記憶するメモリと、
上記歪み補正情報に基づいて上記画像信号を補正する歪
み補正回路と、上記画像信号の各ライン毎に一定の画素
を間引く間引き回路と、を備え、上記間引き回路は、上
記メモリに記憶された１ライン分の上記歪み補正データ
が特定の値を示す箇所で上記画像信号を間引くことにあ
る。

【００１０】本発明によれば、メモリに記憶する１ライ
ン分の歪み補正情報を、数値的に補正値と間引きフラグ
とに区別することで、間引きフラグを専用のメモリに記
憶させる必要がなくなる。

【００１１】

【発明の実施の形態】図１は、本発明の画像信号処理装
置の構成を示すブロック図であり、図２は、その動作を
説明するタイミング図である。ここで、画像信号Ａ(n)
は、図３の場合と同様、１画素毎に独立して各画素の輝
度をそれぞれデジタル値で表す。

【００１２】本発明の画像処理装置は、歪み補正回路１
１、間引き回路１２、ラインメモリ１３及び判定回路１
４より構成される。歪み補正回路１１は、図３に示す歪
み補正回路１と同一のものであり、画像信号Ａ(n)に対
して補正情報Ｒ(m)を加算することでシェーディング歪
みを補正する。間引き回路１２は、歪み補正回路１１に
同期して動作し、シェーディング補正された画像信号Ｂ
(n)をスキップ信号ＢＳに基づいて間引くことにより、
１ライン中の画素数が縮小された画像信号Ｃ(n)を生成
する。この間引き回路１２では、スキップ信号ＢＳが画
素の間引きを指示するとき、データの出力が停止され、
その期間にデータがないことを、タイミングクロックの
停止等によって、次段の回路に伝えるように構成され
る。

【００１３】ラインメモリ１３は、補正値と間引きフラ
グとを含む１行分の補正情報Ｒ(m)を保持し、この補正
情報Ｒ(m)を画像信号Ａ(n)の水平走査のタイミングに一
致する同期信号ＨＤに従うタイミングで繰り返し読み出
して出力する。例えば、図２に示すように、１番目の画
素(1)から順に入力される画像信号Ａ(n)に対応して補正
情報Ｒ(m)を１番目の情報(1)から順に読み出し、画像信
号Ａ(n)と補正情報Ｒ(m)とを一対一で対応付けるように
して補正回路１１に入力する。ここで、補正情報Ｒ(m)
は、その値の取り得る範囲のうち、最大値あるいは最小
値を含む一定の範囲を除いて補正値が割り当てられる。
例えば、補正情報Ｒ(m)が４ビット（０ｈ〜Ｆｈ）で表
されるとき、０ｈを除いた１ｈ〜Ｆｈの範囲に補正値が
割り当てられる。そして、間引き回路１２で間引きを行
う予定の画素に対応しては、補正情報Ｒ(m)で、補正値
として割り当てられない０ｈを間引きフラグとして割り
当てる。即ち、間引き回路１２において間引かれる画素
については、歪み補正処理をする必要がないため、歪み
補正のための補正値を間引きフラグに置き換えて記憶す
るようにしている。

【００１４】判定回路１４は、ラインメモリ１３から読
み出される補正情報Ｒ(m)を順次取り込み、その値が間
引きフラグとして設定される値であるか否かを判定し、
その判定結果に応じてスキップ信号ＢＳを発生する。例
えば、図２に示すように、４ビットの補正情報Ｒ(m)
で、間引きフラグを０ｈとし、補正値を１ｈ〜Ｆｈに割
り当てた場合、補正情報Ｒ(m)の値が１ｈ〜Ｆｈの間は
スキップ信号ＢＳを立ち上げず、０ｈのとき（２、６、
１０番目の画素）にスキップ信号ＢＳを立ち上げるよう
に構成する。この判定回路１４は、歪み補正回路１１の
動作に同期して判定動作を実行し、スキップ信号ＢＳを
画像信号Ｂ(n)と同期するようにして間引き回路１２に
入力する。従って、間引き回路１２においては、間引き
フラグとして設定された値（例えば０ｈ）を補正情報Ｒ
(m)が示す画素に対して間引き処理が施される。これに
より、間引き回路１２から出力される画像信号Ｃ(n)
は、画像信号Ｂ(n)と比較して、補正情報Ｒ(m)での間引
きフラグの設定間隔に応じてデータが間引かれており、
縮小された画像を表示することになる。

【００１５】以上の実施形態においては、単色の場合を
例示しているが、カラーの場合であっても、特定の色成
分に対応する補正情報の一部を間引き処理のフラグに用
いるようにすることで、同様の間引き処理を実現でき
る。

【００１６】

【発明の効果】本発明によれば、１つのメモリに、歪み
補正のための補正値と間引き処理のためのフラグとをま
とめて記憶させることができる。従って、２種類の処理
を同時に行う場合でも、記憶容量の増加を伴うことな
く、１つのメモリで対応できるようになるため、回路規
模の縮小が可能になる。

【図面の簡単な説明】

【図１】本発明の画像信号処理装置の構成を示すブロッ
ク図である。

【図２】本発明の画像信号処理装置の動作を説明するタ
イミング図である。

【図３】従来の画像信号処理装置の構成を示すブロック
図である。

【符号の説明】

１、１１歪み補正回路２、１２間引き回路３、１３ラインメモリ４フラグメモリ１４判定回路

Claims

【特許請求の範囲】

【請求項１】１ライン単位で連続する画像信号に対し
て歪み補正処理及び画素の間引き処理を施す画像信号処
理装置であって、１ライン分の歪み補正情報を記憶する
メモリと、上記歪み補正情報に基づいて上記画像信号を
補正する歪み補正回路と、上記画像信号の各ライン毎に
一定の画素を間引く間引き回路と、を備え、上記間引き
回路は、上記メモリに記憶された１ライン分の上記歪み
補正データが特定の値を示す箇所で上記画像信号を間引
くことを特徴とする画像信号処理装置。
【請求項２】上記歪み補正情報の値を判定し、上記間
引き回路に対して間引き指示を与える判定回路を、さら
に備えたことを特徴とする請求項１に記載の画像信号処
理装置。
【請求項３】上記歪み補正情報は、値の取り得る範囲
の上限あるいは下限を含む一部の範囲が、上記間引き回
路で間引きを実行するフラグに割り当てられることを特
徴とする請求項２に記載の画像信号処理装置。