JP2000244317A - Ｄａ変換器 - Google Patents
Ｄａ変換器Info
- Publication number
- JP2000244317A JP2000244317A JP4436099A JP4436099A JP2000244317A JP 2000244317 A JP2000244317 A JP 2000244317A JP 4436099 A JP4436099 A JP 4436099A JP 4436099 A JP4436099 A JP 4436099A JP 2000244317 A JP2000244317 A JP 2000244317A
- Authority
- JP
- Japan
- Prior art keywords
- correction
- digital
- analog
- conversion
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 設計段階で決められたＤＡ変換器の精度が、
製造条件やサンプル毎のバラツキの影響により低下する
という問題点があった。 【解決手段】 本発明のＤＡ変換器は、補正用テーブル
１２を有し、外部からディジタル信号６４が、補正用テ
ーブルで変換補正され、ＤＡ変換器６３に入力されるこ
とにより、精度の高いディジタル−アナログ変換が可能
となる。
製造条件やサンプル毎のバラツキの影響により低下する
という問題点があった。 【解決手段】 本発明のＤＡ変換器は、補正用テーブル
１２を有し、外部からディジタル信号６４が、補正用テ
ーブルで変換補正され、ＤＡ変換器６３に入力されるこ
とにより、精度の高いディジタル−アナログ変換が可能
となる。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロコンピュ
ータのディジタル−アナログ変換に用いる、ＤＡ変換器
に関するものである。
ータのディジタル−アナログ変換に用いる、ＤＡ変換器
に関するものである。
【０００２】
【従来の技術】近年、ディジタル−アナログ変換器（以
下ＤＡ変換器と記す。）は、情報処理装置に搭載されて
おり、誤差が少なく精度を高くすることが必要となって
いる。
下ＤＡ変換器と記す。）は、情報処理装置に搭載されて
おり、誤差が少なく精度を高くすることが必要となって
いる。
【０００３】以下、従来のＤＡ変換器の動作について説
明する。
明する。
【０００４】図６は、従来のＤＡ変換器搭載の情報処理
装置のブロック図である。図６において、６１は情報処
理装置、６２はプログラムコードに従い動作するＣＰ
Ｕ、６３はＣＰＵ６２からの制御信号６７を受けディジ
タル−アナログ変換を行うＤＡ変換器、６６はＤＡ変換
器６３から出力されたアナログ信号６５を外部に出力す
る外部出力装置である。
装置のブロック図である。図６において、６１は情報処
理装置、６２はプログラムコードに従い動作するＣＰ
Ｕ、６３はＣＰＵ６２からの制御信号６７を受けディジ
タル−アナログ変換を行うＤＡ変換器、６６はＤＡ変換
器６３から出力されたアナログ信号６５を外部に出力す
る外部出力装置である。
【０００５】次に図６の様に構成された情報処理装置６
１について、動作を説明する。
１について、動作を説明する。
【０００６】まず、プログラムコードに従いＣＰＵ６２
が任意の動作を実行する。実際にＤＡ変換を行う際に
は、ＤＡ変換器６３に対して、ＤＡ変換器６３の動作を
制御する制御信号６７をＤＡ変換器６３に出力する。
が任意の動作を実行する。実際にＤＡ変換を行う際に
は、ＤＡ変換器６３に対して、ＤＡ変換器６３の動作を
制御する制御信号６７をＤＡ変換器６３に出力する。
【０００７】ＤＡ変換器６３は、外部から入力されるｎ
ビットのディジタル入力６４を受け取り、内部でディジ
タル−アナログ変換を行い、アナログ信号６５を出力す
る。
ビットのディジタル入力６４を受け取り、内部でディジ
タル−アナログ変換を行い、アナログ信号６５を出力す
る。
【０００８】外部出力装置６６は、ＤＡ変換器６３から
出力されたアナログ信号６５を受け取り、所定の動作を
実行する。
出力されたアナログ信号６５を受け取り、所定の動作を
実行する。
【０００９】
【発明が解決しようとする課題】しかしながら、前記従
来の構成では、設計段階で決められたＤＡ変換器の精度
が、製造条件やサンプル毎のバラツキの影響により低下
するという問題点があった。
来の構成では、設計段階で決められたＤＡ変換器の精度
が、製造条件やサンプル毎のバラツキの影響により低下
するという問題点があった。
【００１０】本発明は、前記従来の課題を解決するもの
で、製造条件やサンプル毎のバラツキによる影響を容易
に補正でき、ＤＡ変換の精度低下を抑えることを可能と
した、情報処理装置を提供することを目的とする。
で、製造条件やサンプル毎のバラツキによる影響を容易
に補正でき、ＤＡ変換の精度低下を抑えることを可能と
した、情報処理装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】この課題を解決するため
に本発明のＤＡ変換器は、ディジタル信号をアナログ信
号に変換する装置であって、ディジタル信号を入力し、
対応する補正用ディジタル信号に変換する手段と、前記
補正用変換手段により生成されたディジタル信号を、ア
ナログ信号に変換する手段とを備えることを特徴とす
る。
に本発明のＤＡ変換器は、ディジタル信号をアナログ信
号に変換する装置であって、ディジタル信号を入力し、
対応する補正用ディジタル信号に変換する手段と、前記
補正用変換手段により生成されたディジタル信号を、ア
ナログ信号に変換する手段とを備えることを特徴とす
る。
【００１２】これにより、ディジタル信号は、より精度
の高いアナログ信号への変換が可能となる。
の高いアナログ信号への変換が可能となる。
【００１３】
【発明の実施の形態】（実施形態１）以下、本発明の第
一の実施の形態について、図面を参照して説明する。
一の実施の形態について、図面を参照して説明する。
【００１４】図１は、本発明の情報処理装置のブロック
図である。図１において、１１は情報処理装置、１２は
フラッシュメモリなどの不揮発性メモリで構成されたＤ
Ａ変換の結果を基に補正値を記録する補正用テーブル、
１７はＣＰＵ６２から出力されるセレクト信号１６によ
り外部からのディジタル入力６４と補正用テーブル１２
から出力される補正後のディジタル値１５を選択しＤＡ
変換器に出力するセレクタである。
図である。図１において、１１は情報処理装置、１２は
フラッシュメモリなどの不揮発性メモリで構成されたＤ
Ａ変換の結果を基に補正値を記録する補正用テーブル、
１７はＣＰＵ６２から出力されるセレクト信号１６によ
り外部からのディジタル入力６４と補正用テーブル１２
から出力される補正後のディジタル値１５を選択しＤＡ
変換器に出力するセレクタである。
【００１５】なお、ＣＰＵ６２、およびＤＡ変換器６
３、ディジタル信号６４、アナログ信号６５、外部出力
装置６６、制御信号６７は従来と同様の構成である。
３、ディジタル信号６４、アナログ信号６５、外部出力
装置６６、制御信号６７は従来と同様の構成である。
【００１６】図２は４ビットのディジタル入力、7.5Ｖ
アナログ出力のＤＡ変換動作の一例を示したものであ
る。図２において、２１は補正を行わない場合のＤＡ変
換を行った場合のＤＡ変換実施例、２２は変換実施例２
１を基に作成された補正用テーブルデータである。
アナログ出力のＤＡ変換動作の一例を示したものであ
る。図２において、２１は補正を行わない場合のＤＡ変
換を行った場合のＤＡ変換実施例、２２は変換実施例２
１を基に作成された補正用テーブルデータである。
【００１７】この実施の形態では、ＤＡ変換後のアナロ
グ出力値の順序が入れ替わった場合の補正を想定してい
る。
グ出力値の順序が入れ替わった場合の補正を想定してい
る。
【００１８】以上のように構成された本実施の形態によ
る、情報処理装置１１のＤＡ変換時の動作について説明
する。
る、情報処理装置１１のＤＡ変換時の動作について説明
する。
【００１９】まず、工場での出荷検査などにおいて、Ｃ
ＰＵ６２からのセレクト信号１６により、セレクタ１７
では外部からの４ビットのディジタル入力６４が選択さ
れＤＡ変換器６３に出力される。ＤＡ変換器６３では、
ディジタル入力６４を受け取り、内部でディジタル−ア
ナログ変換を行い、アナログ信号６５を外部出力装置６
６に出力する。
ＰＵ６２からのセレクト信号１６により、セレクタ１７
では外部からの４ビットのディジタル入力６４が選択さ
れＤＡ変換器６３に出力される。ＤＡ変換器６３では、
ディジタル入力６４を受け取り、内部でディジタル−ア
ナログ変換を行い、アナログ信号６５を外部出力装置６
６に出力する。
【００２０】まず、外部からディジタル信号“０００
０”が入力され、セレクタ１７によりＤＡ変換器６３に
入力され、アナログ出力“0.0Ｖ”が外部に出力され
る。次にディジタル入力“０００１”が入力されると、
ＤＡ変換器により、アナログ出力“1.0Ｖ”が出力され
る。後、同様に“００００”から“１１１１”の計１６
種類の入力値に対してＤＡ変換が行われ、アナログ出力
値を得ることができる。以上の測定により、、誤差の無
い理想変換結果を基に、ＤＡ変換実施例２１が得られ
る。
０”が入力され、セレクタ１７によりＤＡ変換器６３に
入力され、アナログ出力“0.0Ｖ”が外部に出力され
る。次にディジタル入力“０００１”が入力されると、
ＤＡ変換器により、アナログ出力“1.0Ｖ”が出力され
る。後、同様に“００００”から“１１１１”の計１６
種類の入力値に対してＤＡ変換が行われ、アナログ出力
値を得ることができる。以上の測定により、、誤差の無
い理想変換結果を基に、ＤＡ変換実施例２１が得られ
る。
【００２１】次に、上記動作により求められたＤＡ変換
実施例２１の結果から、実際の変換結果と理想変換結果
を基に、外部から入力されるディジタル値の理想アナロ
グ出力を得ることができるディジタル入力値を求め、補
正用テーブルデータ２２を作成する。これを補正用テー
ブル１２に格納する。
実施例２１の結果から、実際の変換結果と理想変換結果
を基に、外部から入力されるディジタル値の理想アナロ
グ出力を得ることができるディジタル入力値を求め、補
正用テーブルデータ２２を作成する。これを補正用テー
ブル１２に格納する。
【００２２】例えば、ディジタル入力“００００”の場
合には、理想アナログ出力は“0.0Ｖ”であり、変換ア
ナログ出力も“0.0Ｖ”であるため、補正用テーブルデ
ータ２２の補正値は“００００”となる。次に、ディジ
タル入力“０００１”の場合では、理想アナログ出力は
“0.5Ｖ”であり、変換アナログ出力は“1.0Ｖ”とな
る。従って、理想アナログ値“0.5Ｖ”を出力するディ
ジタル入力値“００１１”が補正値となる。後同様に、
全てのディジタル入力データに対する補正値を求め、補
正用テーブルデータ２２を作成することができる。
合には、理想アナログ出力は“0.0Ｖ”であり、変換ア
ナログ出力も“0.0Ｖ”であるため、補正用テーブルデ
ータ２２の補正値は“００００”となる。次に、ディジ
タル入力“０００１”の場合では、理想アナログ出力は
“0.5Ｖ”であり、変換アナログ出力は“1.0Ｖ”とな
る。従って、理想アナログ値“0.5Ｖ”を出力するディ
ジタル入力値“００１１”が補正値となる。後同様に、
全てのディジタル入力データに対する補正値を求め、補
正用テーブルデータ２２を作成することができる。
【００２３】次に、補正用テーブル１２を用いたＤＡ変
換を行う場合の動作について説明する。
換を行う場合の動作について説明する。
【００２４】外部から入力されたディジタル入力６４
は、補正用テーブル１２に入力される。補正用テーブル
１２では、入力されたディジタル値に対応した補正後の
ディジタル値１５をセレクタ１７に出力する。次に、セ
レクタ１７では、ＣＰＵ６２からのセレクト信号１６に
より、補正用テーブル１２から出力された補正後のディ
ジタル値１５を選択し、ＤＡ変換器６３で変換され外部
出力装置にアナログ出力６５を出力する。
は、補正用テーブル１２に入力される。補正用テーブル
１２では、入力されたディジタル値に対応した補正後の
ディジタル値１５をセレクタ１７に出力する。次に、セ
レクタ１７では、ＣＰＵ６２からのセレクト信号１６に
より、補正用テーブル１２から出力された補正後のディ
ジタル値１５を選択し、ＤＡ変換器６３で変換され外部
出力装置にアナログ出力６５を出力する。
【００２５】以上により、補正前のアナログ出力値の順
序が入れ替わっている、ディジタル入力値“０００１”
と“００１１”などの変換結果の補正が可能となる。
序が入れ替わっている、ディジタル入力値“０００１”
と“００１１”などの変換結果の補正が可能となる。
【００２６】なお、上記実施形態の情報処理装置では、
４ビットのディジタル入力の変換を行う場合を例にとり
説明したが、８ビット、１０ビットに置き換えても同様
の処理となる。
４ビットのディジタル入力の変換を行う場合を例にとり
説明したが、８ビット、１０ビットに置き換えても同様
の処理となる。
【００２７】（実施形態２）以下、本発明の第二の実施
の形態について、図面を参照して説明する。
の形態について、図面を参照して説明する。
【００２８】図３は、本発明の情報処理装置のブロック
図である。図３において、３１は情報処理装置、３２は
フラッシュメモリなどの不揮発性メモリで構成されたＤ
Ａ変換の結果を基に補正値を記録する補正用テーブル、
３３はＣＰＵ６２から出力される制御信号６７により、
外部からのｎビットのディジタル入力６４を上位ビット
に、また補正用テーブル３２から出力されるｍビットの
補正値３４のディジタル信号を下位ビットに入力しｍ＋
ｎビットのディジタル−アナログ変換を行うＤＡ変換器
である。
図である。図３において、３１は情報処理装置、３２は
フラッシュメモリなどの不揮発性メモリで構成されたＤ
Ａ変換の結果を基に補正値を記録する補正用テーブル、
３３はＣＰＵ６２から出力される制御信号６７により、
外部からのｎビットのディジタル入力６４を上位ビット
に、また補正用テーブル３２から出力されるｍビットの
補正値３４のディジタル信号を下位ビットに入力しｍ＋
ｎビットのディジタル−アナログ変換を行うＤＡ変換器
である。
【００２９】なお、ＣＰＵ６２、およびディジタル信号
６４、アナログ信号６５、外部出力装置６６、制御信号
６７は従来と同様の構成である。
６４、アナログ信号６５、外部出力装置６６、制御信号
６７は従来と同様の構成である。
【００３０】図４は４ビットのディジタル入力、３ビッ
トの補正値データ、7.5Ｖアナログ出力の７ビットＤＡ
変換動作の一例を示したものである。図４において、４
1は補正を行わない場合のＤＡ変換を行った場合のＤＡ
変換実施例、４２は変換実施例４１を基に作成された補
正用テーブルデータ、および補正後のアナログ出力値で
ある。
トの補正値データ、7.5Ｖアナログ出力の７ビットＤＡ
変換動作の一例を示したものである。図４において、４
1は補正を行わない場合のＤＡ変換を行った場合のＤＡ
変換実施例、４２は変換実施例４１を基に作成された補
正用テーブルデータ、および補正後のアナログ出力値で
ある。
【００３１】この実施の形態では、ＤＡ変換後のアナロ
グ出力値が、理想変換値に比べ低い場合の補正を想定し
ている。
グ出力値が、理想変換値に比べ低い場合の補正を想定し
ている。
【００３２】以上のように構成された本実施の形態によ
る、情報処理装置３１のＤＡ変換時の動作について説明
する。
る、情報処理装置３１のＤＡ変換時の動作について説明
する。
【００３３】第一の実施の形態と同様に、補正用テーブ
ルデータを“０００”にした状態でディジタル入力デー
タのＤＡ変換を行った結果がＤＡ変換実施例４１であ
る。
ルデータを“０００”にした状態でディジタル入力デー
タのＤＡ変換を行った結果がＤＡ変換実施例４１であ
る。
【００３４】これより、それぞれのディジタル入力値に
対する補正値データを求めたのが、補正用テーブル３２
である。まず、本実施の形態の場合には、外部からのデ
ィジタル入力６４により、ＤＡ変換器３３の上位４ビッ
トを用い、0.5V（8.0V／１５（“００００”から“１１
１１”の１６区間））精度でのアナログ変換が可能とな
る。
対する補正値データを求めたのが、補正用テーブル３２
である。まず、本実施の形態の場合には、外部からのデ
ィジタル入力６４により、ＤＡ変換器３３の上位４ビッ
トを用い、0.5V（8.0V／１５（“００００”から“１１
１１”の１６区間））精度でのアナログ変換が可能とな
る。
【００３５】また、補正用テーブル３２から出力される
３ビットの補正値３４は、ＤＡ変換器３３の下位３ビッ
トに入力され、0.0625V単位（8.0V／１２８（“０００
００００”から“１１１１１１１”の１２８区間））で
の精度の補正を行うことができ、例えば、補正値３４
“００１”の場合には、外部からのディジタル入力の変
換値に対し、0.0625Ｖのオフセット補正を行うことがで
きる。また、“０１０”の補正値を用いると、0.125V
（0.0625V ×２）の補正が可能となる。これより、全て
のディジタル入力値に対する補正値を求めたのが、補正
用テーブルデータ４２である。
３ビットの補正値３４は、ＤＡ変換器３３の下位３ビッ
トに入力され、0.0625V単位（8.0V／１２８（“０００
００００”から“１１１１１１１”の１２８区間））で
の精度の補正を行うことができ、例えば、補正値３４
“００１”の場合には、外部からのディジタル入力の変
換値に対し、0.0625Ｖのオフセット補正を行うことがで
きる。また、“０１０”の補正値を用いると、0.125V
（0.0625V ×２）の補正が可能となる。これより、全て
のディジタル入力値に対する補正値を求めたのが、補正
用テーブルデータ４２である。
【００３６】次に、補正用テーブル３２を用いたＤＡ変
換を行う場合の動作について説明する。
換を行う場合の動作について説明する。
【００３７】外部から入力されたディジタル入力６４
は、補正用テーブル３２に入力される。補正用テーブル
３２では、入力されたディジタル値に対応した補正値３
４を出力する。ＤＡ変換器３３は外部からのディジタル
入力６４を上位ビットとして受け取り、また補正値３４
を下位ビットとして受け取り、ＤＡ変換を行う。これに
より、任意のディジタル入力に対して補正値によりアナ
ログ出力の補正を行うことができる。
は、補正用テーブル３２に入力される。補正用テーブル
３２では、入力されたディジタル値に対応した補正値３
４を出力する。ＤＡ変換器３３は外部からのディジタル
入力６４を上位ビットとして受け取り、また補正値３４
を下位ビットとして受け取り、ＤＡ変換を行う。これに
より、任意のディジタル入力に対して補正値によりアナ
ログ出力の補正を行うことができる。
【００３８】例えば、外部ディジタル入力が“００１
０”の場合には、補正用テーブル３２から“１００”の
補正値が出力される。また、ＤＡ変換器はディジタル入
力“００１０”および補正値“１００”を受け取り、
“００１０-１００”の７ビットのディジタル値に変換
してアナログ変換を行う。これにより、1.00Ｖのアナロ
グ出力が出力され、補正前の0.75Ｖに比べ、0.25Ｖの補
正を加えることができる。
０”の場合には、補正用テーブル３２から“１００”の
補正値が出力される。また、ＤＡ変換器はディジタル入
力“００１０”および補正値“１００”を受け取り、
“００１０-１００”の７ビットのディジタル値に変換
してアナログ変換を行う。これにより、1.00Ｖのアナロ
グ出力が出力され、補正前の0.75Ｖに比べ、0.25Ｖの補
正を加えることができる。
【００３９】以上により、補正前のアナログ出力値に対
して、0.0625V単位で0Vから0.4375Vの範囲でのオフセッ
ト補正が、全てのディジタル入力値に対して可能とな
る。
して、0.0625V単位で0Vから0.4375Vの範囲でのオフセッ
ト補正が、全てのディジタル入力値に対して可能とな
る。
【００４０】なお、上記実施形態の情報処理装置では、
４ビットのディジタル入力および３ビットの補正値の場
合を例にとり説明したが、８ビット、１０ビットに置き
換えても同様の処理となる。
４ビットのディジタル入力および３ビットの補正値の場
合を例にとり説明したが、８ビット、１０ビットに置き
換えても同様の処理となる。
【００４１】（実施形態３）以下、本発明の第三の実施
の形態について、図面を参照して説明する。
の形態について、図面を参照して説明する。
【００４２】図５は、本発明の情報処理装置のブロック
図である。図５において、５１は情報処理装置、５２は
ディジタル入力６４および補正値３４を一時格納する入
力バッファ、５３はＣＰＵ６２から入力バファ５２およ
びｍ＋ｎビットＤＡ変換器３３へ出力されるクロック、
５４は入力バッファからクロックに同期して出力される
ｍ＋ｎビットのディジタル信号である。
図である。図５において、５１は情報処理装置、５２は
ディジタル入力６４および補正値３４を一時格納する入
力バッファ、５３はＣＰＵ６２から入力バファ５２およ
びｍ＋ｎビットＤＡ変換器３３へ出力されるクロック、
５４は入力バッファからクロックに同期して出力される
ｍ＋ｎビットのディジタル信号である。
【００４３】なお、補正用テーブル３２、補正値３４、
ＤＡ変換器３３、ＣＰＵ６２、およびディジタル信号６
４、アナログ信号６５、外部出力装置６６、制御信号６
７は従来と同様の構成である。
ＤＡ変換器３３、ＣＰＵ６２、およびディジタル信号６
４、アナログ信号６５、外部出力装置６６、制御信号６
７は従来と同様の構成である。
【００４４】この実施の形態では、（実施形態１）ある
いは（実施形態２）で述べた様なＤＡ変換の補正を行う
際の、外部からのディジタル入力値の補正による遅延時
間を改善する場合を想定している。
いは（実施形態２）で述べた様なＤＡ変換の補正を行う
際の、外部からのディジタル入力値の補正による遅延時
間を改善する場合を想定している。
【００４５】以上のように構成された本実施の形態によ
る、情報処理装置５１のＤＡ変換時の動作について説明
する。
る、情報処理装置５１のＤＡ変換時の動作について説明
する。
【００４６】第二の実施の形態で述べたように補正用テ
ーブル３２は、外部から入力されたディジタル信号６４
に基づき補正値３４を出力する。ｎビットの外部からの
ディジタル入力６４およびｍビットの補正値３４は、Ｃ
ＰＵ６２から出力されるクロック５３に同期して、順次
入力バッファ５２に格納される。
ーブル３２は、外部から入力されたディジタル信号６４
に基づき補正値３４を出力する。ｎビットの外部からの
ディジタル入力６４およびｍビットの補正値３４は、Ｃ
ＰＵ６２から出力されるクロック５３に同期して、順次
入力バッファ５２に格納される。
【００４７】またＤＡ変換器３３は、ＣＰＵ６２からの
クロック５３に同期して、入力バッファ５２から順次出
力されるディジタル信号５４をアナログ変換し、外部出
力装置にアナログ信号６５を出力する。
クロック５３に同期して、入力バッファ５２から順次出
力されるディジタル信号５４をアナログ変換し、外部出
力装置にアナログ信号６５を出力する。
【００４８】これにより、外部から連続して入力される
ディジタル入力６４を、クロック５３に同期して順次、
入力バッファに格納し、ＤＡ変換を行うというパイプラ
イン処理を実行することが可能となる。
ディジタル入力６４を、クロック５３に同期して順次、
入力バッファに格納し、ＤＡ変換を行うというパイプラ
イン処理を実行することが可能となる。
【００４９】以上により、連続したディジタル値の変換
を行う際、入力ディジタル値の補正と、ＤＡ変換とをク
ロックに同期させることで、同時に行うことが可能とな
り、データ補正による遅延時間を意識する必要がなくな
る。
を行う際、入力ディジタル値の補正と、ＤＡ変換とをク
ロックに同期させることで、同時に行うことが可能とな
り、データ補正による遅延時間を意識する必要がなくな
る。
【００５０】
【発明の効果】以上本発明のＤＡ変換器によれば、製造
条件あるいはサンプル毎での特性バラツキによるＤＡ変
換の精度劣化を抑え、高精度なアナログ変換が可能とな
る。さらに、ＤＡ変換器は従来と同様の構成を採用する
ことができるため、回路の大幅な変更を伴わない点でも
有利である。
条件あるいはサンプル毎での特性バラツキによるＤＡ変
換の精度劣化を抑え、高精度なアナログ変換が可能とな
る。さらに、ＤＡ変換器は従来と同様の構成を採用する
ことができるため、回路の大幅な変更を伴わない点でも
有利である。
【００５１】また、第三の実施の形態によれば、外部か
らのディジタル入力値を補正することによる遅延時間を
意識することなく、連続したディジタルデータのアナロ
グ変換を行うことが可能となる。
らのディジタル入力値を補正することによる遅延時間を
意識することなく、連続したディジタルデータのアナロ
グ変換を行うことが可能となる。
【図１】本発明の第一の実施の形態の情報処理装置の構
成を示すブロック図
成を示すブロック図
【図２】ＤＡ変換実施例および補正用テーブルデータを
示す図
示す図
【図３】本発明の第二の実施の形態の情報処理装置の構
成を示すブロック図
成を示すブロック図
【図４】ＤＡ変換実施例および補正用テーブルデータを
示す図
示す図
【図５】本発明の第三の実施の形態の情報処理装置の構
成を示すブロック図
成を示すブロック図
【図６】従来の情報処理装置の構成を示すブロック図
１１、３１、６１ 情報処理装置 １２、３２ 補正用テーブル １５ 補正後のディジタル値 １７ セレクタ ２１、４１ ＤＡ変換実施例 ２２、４２ 補正用テーブルデータ ３４ 補正値 ３３ ｍ＋ｎビットＤＡ変換器 ５２ 入力バッファ ５３ クロック ５４ ｍ＋ｎディジタル入力 ６２ ＣＰＵ ６３ ＤＡ変換器 ６４ ディジタル入力 ６５ アナログ出力 ６６ 外部出力 ６７ 制御信号
Claims (3)
- 【請求項１】ディジタル信号をアナログ信号に変換する
情報処理装置において、 ｎビットのディジタル信号を入力し、対応する補正用デ
ィジタル信号を出力する手段と、 前記補正手段により生じたディジタル信号をアナログ信
号に変換する手段とを備えることを特徴とするＤＡ変換
器。 - 【請求項２】前記情報処理装置はさらに、 ｎビットのディジタル信号を入力し、対応するｍビット
の補正値を出力する手段と、 前記ｎビットのディジタル信号と、前記ｍビットの補正
値を併せてｍ＋ｎビットのディジタル信号に変換する手
段と、 前記補正手段により生じたディジタル信号をアナログ信
号に変換する手段とを備えることを特徴とするＤＡ変換
器。 - 【請求項３】前記情報処理装置はさらに、 連続して入力するｎビットのディジタル信号を、前記補
正手段により生じたｍビットの補正値を併せたｍ＋ｎビ
ットのディジタル信号を一時格納する手段と、 格納したディジタル信号をクロック信号に同期して順次
アナログ信号に変換する手段とを備えることを特徴とす
るＤＡ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4436099A JP2000244317A (ja) | 1999-02-23 | 1999-02-23 | Ｄａ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4436099A JP2000244317A (ja) | 1999-02-23 | 1999-02-23 | Ｄａ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000244317A true JP2000244317A (ja) | 2000-09-08 |
Family
ID=12689353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4436099A Pending JP2000244317A (ja) | 1999-02-23 | 1999-02-23 | Ｄａ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000244317A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020198487A (ja) * | 2019-05-31 | 2020-12-10 | 株式会社アドバンテスト | 信号発生装置、波形デジタイザ、信号発生方法、および、信号発生プログラム |
-
1999
- 1999-02-23 JP JP4436099A patent/JP2000244317A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020198487A (ja) * | 2019-05-31 | 2020-12-10 | 株式会社アドバンテスト | 信号発生装置、波形デジタイザ、信号発生方法、および、信号発生プログラム |
| JP7386000B2 (ja) | 2019-05-31 | 2023-11-24 | 株式会社アドバンテスト | 信号発生装置、波形デジタイザ、信号発生方法、および、信号発生プログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3523639B2 (ja) | アナログ／デジタルコンバータの校正方法及び校正装置 | |
| KR0157122B1 (ko) | 디지탈 보상형 아날로그 디지탈 변환기 | |
| US7893860B2 (en) | Successive approximation register analog-digital converter and method of driving the same | |
| US7486216B2 (en) | Multi-bit pipeline analog-to-digital converter capable of altering operating mode | |
| JP5299404B2 (ja) | アナログデジタル変換装置及びアナログデジタル変換方法 | |
| JP6469496B2 (ja) | 半導体装置及びアナログデジタル変換回路のキャリブレーション方法 | |
| JP2010035140A (ja) | アナログデジタル変換器 | |
| US20140304575A1 (en) | Digital-analog conversion apparatus and method | |
| US20050225470A1 (en) | Digitally self-calibrating pipeline adc and controlling method thereof | |
| TWI442710B (zh) | 訊號處理系統及其自我校準數位類比轉換方法 | |
| JP4526919B2 (ja) | Ａ／ｄ変換装置 | |
| US11736118B2 (en) | Method for outputting a current and current output circuit | |
| JP2000244317A (ja) | Ｄａ変換器 | |
| JPS6259492B2 (ja) | ||
| JP2002290236A (ja) | アナログ／デジタル変換回路 | |
| JPH05268093A (ja) | ディジタル・アナログ変換装置 | |
| JP2003060504A (ja) | Ａ／ｄ変換装置およびａ／ｄコンバータ用誤差補正装置 | |
| JPH0526372B2 (ja) | ||
| JP2001308705A (ja) | ディジタル／アナログ変換器およびその変換誤差低減化方法 | |
| JPH06204870A (ja) | 自動補正機能付ｄ／ａ変換器 | |
| KR20060023341A (ko) | 아날로그 디지탈 변환 장치 | |
| JPH09289450A (ja) | Ｄａコンバータ | |
| KR100286323B1 (ko) | 아날로그디지털변환기 | |
| KR100204337B1 (ko) | 아날로그/디지탈 변환기의 에러 정정 회로 | |
| JPH06125274A (ja) | Ａ／ｄコンバータの冗長性機能試験回路およびその方法 |