JP2000244292A - Failsafe circuit of load driving device - Google Patents

Failsafe circuit of load driving device

Info

Publication number
JP2000244292A
JP2000244292A JP11039984A JP3998499A JP2000244292A JP 2000244292 A JP2000244292 A JP 2000244292A JP 11039984 A JP11039984 A JP 11039984A JP 3998499 A JP3998499 A JP 3998499A JP 2000244292 A JP2000244292 A JP 2000244292A
Authority
JP
Japan
Prior art keywords
load
switching element
output terminal
circuit
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11039984A
Other languages
Japanese (ja)
Inventor
Shinichi Kasahara
伸一 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Sanyo Denki Gas Kiki KK
Original Assignee
Sanyo Electric Co Ltd
Sanyo Denki Gas Kiki KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Denki Gas Kiki KK filed Critical Sanyo Electric Co Ltd
Priority to JP11039984A priority Critical patent/JP2000244292A/en
Publication of JP2000244292A publication Critical patent/JP2000244292A/en
Pending legal-status Critical Current

Links

Landscapes

  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

PROBLEM TO BE SOLVED: To obtain the failsafe circuit of a load driving device by which a load is not driven despite of the output of a driving signal which is outputted in accordance with the program operation if a microcomputer when a first switching element is short-circuited. SOLUTION: The failsafe circuit of a load driving device has a configuration such that a watch dog timer 3 is connected to the output terminal 1a of a pulse signal outputted in accordance with the program operation of the microcomputer, the load 11 is connected to the output terminal 3a of the watch dog timer through a first switching element 9, the driving power source 15 of the load 11 is connected to the load 11 through a second switching element 14 and the second switching element 13 is changed-over by the driving signal 1b outputted in accordance with the program operation of the microcomputer. In the circuit, a logical circuit 21 for deciding the short circuit of the first switching element 9 is connected between the output terminal 3a of the timer 3 and the output terminal 9a of the element 9 and the circuit is provided with a means 26 by which the supply of the driving power source to the load 11 is cut-off when the short-circuit of the first switching element 9 is decided by the logical circuit 21.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、ウォッチ・ドッグ
・タイマを用いた負荷駆動装置のフェールセーフ回路に
関する。
The present invention relates to a fail-safe circuit of a load driving device using a watch dog timer.

【0002】[0002]

【従来の技術】一般に、図3に示すように、マイクロコ
ンピュータ51のプログラム動作に従って出力されるパ
ルス信号の出力端子51aにウォッチ・ドッグ・タイマ
53を接続し、このウォッチ・ドッグ・タイマ53の出
力端子53aに第一のトランジスタ(スイッチング素
子)55を介してリレー(負荷)57を接続し、このリ
レー57に第二のトランジスタ(スイッチング素子)5
9を介して当該リレー57の駆動電源61を接続し、こ
の第二のスイッチング素子59を、マイクロコンピュー
タ51の出力端子51bからの駆動信号で動作する第三
のトランジスタ63を通じて切り換える構成とした負荷
駆動装置が知られている。
2. Description of the Related Art In general, as shown in FIG. 3, a watch dog timer 53 is connected to an output terminal 51a of a pulse signal output according to a program operation of a microcomputer 51, and the output of the watch dog timer 53 is output. A relay (load) 57 is connected to the terminal 53a via a first transistor (switching element) 55, and a second transistor (switching element) 5 is connected to the relay 57.
9, a driving power supply 61 for the relay 57 is connected via the switching circuit 9, and the second switching element 59 is switched through a third transistor 63 operated by a driving signal from an output terminal 51b of the microcomputer 51. Devices are known.

【0003】この種のものでは、出力端子51aからパ
ルス信号が出力された場合には、ウォッチ・ドッグ・タ
イマ53の出力端子53aの電位が上昇して、第一のス
イッチング素子55が導通する一方、出力端子51bか
ら駆動信号が出力された場合には、第三のトランジスタ
63を経て第二のスイッチング素子59が導通して、駆
動電源61からリレー(負荷)57に給電される。
In this type, when a pulse signal is output from the output terminal 51a, the potential of the output terminal 53a of the watch dog timer 53 increases, and the first switching element 55 becomes conductive. When the drive signal is output from the output terminal 51b, the second switching element 59 is turned on via the third transistor 63, and the drive power supply 61 supplies power to the relay (load) 57.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、従来の
構成では、第一のスイッチング素子55が短絡した場合
に、出力端子51aからパルス信号が出力されなくて
も、出力端子51bから駆動信号が出力された場合に、
第三のスイッチング素子63を経て第二のスイッチング
素子59が導通して、駆動電源61からリレー57に給
電され、当該リレー57が動作してしまうという問題が
ある。
However, in the conventional configuration, when the first switching element 55 is short-circuited, the drive signal is output from the output terminal 51b even if the pulse signal is not output from the output terminal 51a. If
There is a problem that the second switching element 59 conducts through the third switching element 63 and is supplied with power from the drive power supply 61 to the relay 57, so that the relay 57 operates.

【0005】そこで、本発明の目的は、上述した従来の
技術が有する課題を解消し、第一のスイッチング素子が
短絡した場合、マイクロコンピュータのプログラム動作
に従って出力される駆動信号が出力されても、負荷が駆
動されることのない、負荷駆動装置のフェールセーフ回
路を提供することにある。
[0005] Therefore, an object of the present invention is to solve the above-mentioned problems of the prior art, and when a first switching element is short-circuited, a drive signal output according to a program operation of a microcomputer is output. An object of the present invention is to provide a fail-safe circuit of a load driving device in which a load is not driven.

【0006】[0006]

【課題を解決するための手段】請求項1記載の発明は、
マイクロコンピュータのプログラム動作に従って出力さ
れるパルス信号の出力端子にウォッチ・ドッグ・タイマ
を接続し、このウォッチ・ドッグ・タイマの出力端子に
第一のスイッチング素子を介して負荷を接続し、この負
荷に第二のスイッチング素子を介して当該負荷の駆動電
源を接続し、この第二のスイッチング素子を前記マイク
ロコンピュータのプログラム動作に従って出力される駆
動信号で切り換える構成とした負荷駆動装置のフェール
セーフ回路において、ウォッチ・ドッグ・タイマの出力
端子、及び第一のスイッチング素子の出力端子間に、当
該第一のスイッチング素子の短絡を判定する論理回路を
接続し、この論理回路で第一のスイッチング素子の短絡
が判定された時、負荷への駆動電源の供給を遮断する手
段を備えたことを特徴とするものである。
According to the first aspect of the present invention,
A watch dog timer is connected to the output terminal of the pulse signal output according to the program operation of the microcomputer, and a load is connected to the output terminal of the watch dog timer via the first switching element. In a fail-safe circuit of a load drive device configured to connect a drive power supply of the load via a second switching element and switch the second switching element with a drive signal output according to a program operation of the microcomputer, A logic circuit for determining whether the first switching element is short-circuited is connected between the output terminal of the watch dog timer and the output terminal of the first switching element. Means for shutting off the supply of drive power to the load when determined. It is an butterfly.

【0007】請求項1記載の発明では、論理回路で第一
のスイッチング素子の短絡が判定されるが、これが判定
された時には駆動信号が出力されても負荷への駆動電源
の供給が遮断されるので、負荷の誤動作が防止される。
According to the first aspect of the present invention, the short circuit of the first switching element is determined by the logic circuit. When the short circuit is determined, the supply of the driving power to the load is cut off even if the driving signal is output. Therefore, a malfunction of the load is prevented.

【0008】[0008]

【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS One embodiment of the present invention will be described below with reference to the drawings.

【0009】図1において、1はマイクロコンピュータ
(以下、マイコンという。)を示している。このマイコ
ン1のプログラム動作に従って出力されるパルス信号の
出力端子1aにはウォッチ・ドッグ・タイマ3が接続さ
れている。このウォッチ・ドッグ・タイマ3は、第一の
コンデンサ4と、第一のダイオード5と、第二のコンデ
ンサ6と、第二のダイオード7とを含んで構成される。
In FIG. 1, reference numeral 1 denotes a microcomputer (hereinafter referred to as a microcomputer). A watch dog timer 3 is connected to an output terminal 1a of a pulse signal output according to the program operation of the microcomputer 1. The watch dog timer 3 includes a first capacitor 4, a first diode 5, a second capacitor 6, and a second diode 7.

【0010】このウォッチ・ドッグ・タイマ3は、マイ
コン1の出力端子1aを通じてパルス信号が出力された
場合、直流素子コンデンサ4、第一のダイオード5、並
びに充電コンデンサ6の順に電流を流し、この充電コン
デンサ6に電荷を蓄え、これによってウォッチ・ドッグ
・タイマ3の出力端子3aの電位Vbを高める一方で、
マイコン1の出力端子1aを通じてパルス信号以外の信
号が出力された場合には、直流素子コンデンサ4、第二
のダイオード7の順に電流を流し、ウォッチ・ドッグ・
タイマ3の出力端子3aの電位Vbを低く維持する。
When a pulse signal is output through the output terminal 1a of the microcomputer 1, the watch dog timer 3 supplies a current to the DC element capacitor 4, the first diode 5, and the charging capacitor 6 in this order, and charges the current. The electric charge is stored in the capacitor 6, thereby increasing the potential Vb of the output terminal 3 a of the watch dog timer 3,
When a signal other than a pulse signal is output through the output terminal 1a of the microcomputer 1, a current flows in the order of the DC element capacitor 4 and the second diode 7, and the watch dog
The potential Vb of the output terminal 3a of the timer 3 is kept low.

【0011】このウォッチ・ドッグ・タイマ3の出力端
子3aには抵抗8、及び第一のトランジスタ(スイッチ
ング素子)9が順に接続され、この第一のトランジスタ
9の出力端子9aにはリレー(負荷)11が接続されて
いる。
A resistor 8 and a first transistor (switching element) 9 are sequentially connected to the output terminal 3a of the watch dog timer 3, and a relay (load) is connected to the output terminal 9a of the first transistor 9. 11 are connected.

【0012】このリレー11は、例えば、ガス燃焼暖房
機の燃焼系に接続され、リレー11が動作すると、燃焼
運転が行なわれる。
The relay 11 is connected to, for example, a combustion system of a gas-fired heater, and when the relay 11 operates, a combustion operation is performed.

【0013】このリレー11には第二のトランジスタ
(スイッチング素子)13が接続され、このトランジス
タ13にはリレー11の駆動電源15が接続されてい
る。そして、第二のトランジスタ13には第三のトラン
ジスタ17が接続され、第三のトランジスタ17にはマ
イコン1の出力端子1bが接続されている。
A second transistor (switching element) 13 is connected to the relay 11, and a driving power supply 15 for the relay 11 is connected to the transistor 13. The third transistor 17 is connected to the second transistor 13, and the output terminal 1 b of the microcomputer 1 is connected to the third transistor 17.

【0014】また、ウォッチ・ドッグ・タイマ3の出力
端子3a、及び第一のトランジスタ9の出力端子9a間
には、当該第一のトランジスタ9の短絡を判定するため
の論理回路21が接続されている。
A logic circuit 21 for determining whether or not the first transistor 9 is short-circuited is connected between the output terminal 3a of the watch dog timer 3 and the output terminal 9a of the first transistor 9. I have.

【0015】この論理回路21はNAND回路23を備
え、このNAND回路23の一方の入力端子23aは第
一の反転回路24を介して第一のトランジスタ9の出力
端子9aに接続され、他方の入力端子23bは第二の反
転回路25を介してウォッチ・ドッグ・タイマ3の出力
端子3aに接続されている。また、NAND回路23の
出力端子23cは第三のダイオード26を介して第三の
トランジスタ17の制御端子17aに接続されている。
The logic circuit 21 includes a NAND circuit 23. One input terminal 23a of the NAND circuit 23 is connected to the output terminal 9a of the first transistor 9 via a first inversion circuit 24, and the other input terminal is connected to the other input terminal. The terminal 23b is connected to the output terminal 3a of the watch dog timer 3 via the second inverting circuit 25. The output terminal 23c of the NAND circuit 23 is connected to the control terminal 17a of the third transistor 17 via the third diode 26.

【0016】つぎに、この実施形態の動作を説明する。Next, the operation of this embodiment will be described.

【0017】通常時は、マイコン1の出力端子1aから
パルス信号が出力された場合、上述したように、ウォッ
チ・ドッグ・タイマ3の出力端子3aの電位が上昇し、
第一のトランジスタ9が導通する一方、出力端子1bか
ら駆動信号が出力された場合、第三のトランジスタ17
を経て第二のトランジスタ13が導通し、駆動電源15
からリレー11に給電され、当該リレー11が動作す
る。
Normally, when a pulse signal is output from the output terminal 1a of the microcomputer 1, the potential of the output terminal 3a of the watch dog timer 3 rises as described above,
When the drive signal is output from the output terminal 1b while the first transistor 9 is conducting, the third transistor 17
, The second transistor 13 conducts, and the driving power supply 15
Is supplied to the relay 11 and the relay 11 operates.

【0018】要するに、マイコン1の出力端子3a、及
び出力端子3bの両方から適正な信号が出力された場合
に限ってリレー11が動作する。
In short, the relay 11 operates only when an appropriate signal is output from both the output terminal 3a and the output terminal 3b of the microcomputer 1.

【0019】しかし、この構成では、第一のトランジス
タ9が短絡した場合、マイコン1の出力端子1aからパ
ルス信号が出力されなくても、出力端子1bから駆動信
号が出力されただけでリレー11が動作することにな
る。
However, in this configuration, when the first transistor 9 is short-circuited, the relay 11 is only output from the output terminal 1b and the relay 11 is output even if the pulse signal is not output from the output terminal 1a of the microcomputer 1. Will work.

【0020】これを解消するため、この実施形態では、
第一のトランジスタ9が短絡した場合には、以下のよう
に論理回路21が動作する。
In order to solve this, in this embodiment,
When the first transistor 9 is short-circuited, the logic circuit 21 operates as follows.

【0021】図2は、論理回路21の制御を示す。この
図2では、ウォッチ・ドッグ・タイマ3の出力端子3a
の電位Vb、及び第一のトランジスタ9の出力端子9a
の電位Vc、並びにNAND回路23の出力端子23c
の電位Vaを、それぞれ高電位H、或いは低電位Lで表
している。
FIG. 2 shows the control of the logic circuit 21. In FIG. 2, the output terminal 3a of the watch dog timer 3
And the output terminal 9a of the first transistor 9
And the output terminal 23c of the NAND circuit 23
Is represented by a high potential H or a low potential L, respectively.

【0022】この論理回路21では、例、電位Vbが
Hで、電位VcがLの場合、各反転回路24、25でそ
れぞれ反転され、電位L、電位HがNAND回路23に
入力され、このNAND回路23の出力端子23cから
はH(電位Va)が出力される。電位VaがHの場合、
第三のダイオード26は非導通である。例、電位Vb
がLで、電位VcがLの場合、各反転回路24、25で
それぞれ反転され、電位H、電位HがNAND回路23
に入力され、このNAND回路23の出力端子23cか
らL(電位Va)が出力される。この電位VaがLの場
合には、第三のダイオード26が導通し、マイコン1の
出力端子1bからの駆動信号がNAND回路23を通じ
てアースされる。この第三のダイオード26はリレー
(負荷)への駆動電源の供給を遮断する手段を構成して
いる。
In the logic circuit 21, for example, when the potential Vb is H and the potential Vc is L, the inversion circuits 24 and 25 respectively invert the potential, and the potential L and the potential H are input to the NAND circuit 23. H (potential Va) is output from the output terminal 23c of the circuit 23. When the potential Va is H,
The third diode 26 is non-conductive. Example, potential Vb
Is low and the potential Vc is low, the inversion circuits 24 and 25 respectively invert the potential, and the potential H and the potential H are changed to the NAND circuit 23.
, And L (potential Va) is output from the output terminal 23c of the NAND circuit 23. When the potential Va is L, the third diode 26 conducts, and the drive signal from the output terminal 1b of the microcomputer 1 is grounded through the NAND circuit 23. The third diode 26 constitutes means for interrupting the supply of drive power to the relay (load).

【0023】図2で、例とは正常動作である。In FIG. 2, the example is a normal operation.

【0024】一方、例とは異常動作である。すなわ
ち、例は電位VbがLであるにも係わらず電位Vcが
Lを示し、例は電位VbがHであるにも係わらず電位
VcがHを示している。例の場合には、第一のトラン
ジスタ9の短絡故障であり、例の場合には、第一のト
ランジスタ9の断線故障である。
On the other hand, an example is an abnormal operation. That is, in the example, the potential Vc indicates L even though the potential Vb is L, and in the example, the potential Vc indicates H even though the potential Vb is H. In the example, it is a short-circuit failure of the first transistor 9, and in the example, it is a disconnection failure of the first transistor 9.

【0025】従来例で、この例の場合にはリレー11
が誤動作しないので問題が少ないものの、例の場合に
はリレー11が誤動作するので問題が大きい。
In the conventional example, in this case, the relay 11
Does not malfunction, but there are few problems, but in the case of the example, the problem is large because the relay 11 malfunctions.

【0026】この実施形態では、例の場合に、前述し
たように、第三のダイオード26が導通し、マイコン1
の出力端子1bからの駆動信号がNAND回路23を通
じてアースされるので、第三のトランジスタ17並びに
第二のトランジスタ13が動作することがなく、リレー
(負荷)11に駆動電源が供給されることがないので、
このリレー11が誤動作することがない。
In this embodiment, in the case of the example, as described above, the third diode 26 conducts and the microcomputer 1
Since the drive signal from the output terminal 1b is grounded through the NAND circuit 23, the third transistor 17 and the second transistor 13 do not operate, and the drive power is supplied to the relay (load) 11. Since there is no,
This relay 11 does not malfunction.

【0027】以上、一実施形態に基づいて本発明を説明
したが、本発明はこれに限定されるものでないことは明
らかである。以上の実施形態では、負荷がリレー11で
あるが、これに限定されるものではなく種々の負荷であ
ってよい。
Although the present invention has been described based on one embodiment, it is apparent that the present invention is not limited to this. In the above embodiment, the load is the relay 11, but is not limited to this, and may be various loads.

【0028】[0028]

【発明の効果】請求項1記載の発明では、論理回路で第
一のスイッチング素子の短絡が判定された場合には、駆
動信号が出力されても、負荷への駆動電源の供給が遮断
されるので、負荷の誤動作が防止される。
According to the first aspect of the present invention, when the short circuit of the first switching element is determined in the logic circuit, the supply of the drive power to the load is cut off even if the drive signal is output. Therefore, a malfunction of the load is prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明によるフェールセーフ回路の一実施形態
を示す回路図である。
FIG. 1 is a circuit diagram showing an embodiment of a fail-safe circuit according to the present invention.

【図2】論理回路の制御を説明するための図である。FIG. 2 is a diagram for explaining control of a logic circuit.

【図3】従来の負荷駆動装置を示す回路図である。FIG. 3 is a circuit diagram showing a conventional load driving device.

【符号の説明】[Explanation of symbols]

1 マイコン 1a、1b 出力端子 3 ウォッチ・ドッグ・タイマ 9 第一のトランジスタ(スイッチング素子) 11 リレー(負荷) 13 第二のトランジスタ(スイッチング素子) 15 駆動電源 17 第三のトランジスタ 21 論理回路 23 NAND回路 24、25 反転回路 26 第三のダイオード Reference Signs List 1 microcomputer 1a, 1b output terminal 3 watch dog timer 9 first transistor (switching element) 11 relay (load) 13 second transistor (switching element) 15 drive power supply 17 third transistor 21 logic circuit 23 NAND circuit 24, 25 Inverting circuit 26 Third diode

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5J032 AA11 AB02 AC18 5J055 AX21 AX31 AX38 BX16 CX21 DX04 DX44 DX55 EY10 EY12 EY17 EZ00 EZ07 EZ25 EZ39 EZ42 GX01  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5J032 AA11 AB02 AC18 5J055 AX21 AX31 AX38 BX16 CX21 DX04 DX44 DX55 EY10 EY12 EY17 EZ00 EZ07 EZ25 EZ39 EZ42 GX01

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 マイクロコンピュータのプログラム動作
に従って出力されるパルス信号の出力端子にウォッチ・
ドッグ・タイマを接続し、このウォッチ・ドッグ・タイ
マの出力端子に第一のスイッチング素子を介して負荷を
接続し、この負荷に第二のスイッチング素子を介して当
該負荷の駆動電源を接続し、この第二のスイッチング素
子を、マイクロコンピュータのプログラム動作に従って
出力される駆動信号で切り換える構成とした負荷駆動装
置のフェールセーフ回路において、前記ウォッチ・ドッ
グ・タイマの出力端子、及び第一のスイッチング素子の
出力端子間に、当該第一のスイッチング素子の短絡を判
定する論理回路を接続し、この論理回路で第一のスイッ
チング素子の短絡が判定された時、負荷への駆動電源の
供給を遮断する手段を備えたことを特徴とする負荷駆動
装置のフェールセーフ回路。
An output terminal of a pulse signal output according to a program operation of a microcomputer has a watch terminal.
Connecting a dog timer, connecting a load to an output terminal of the watch dog timer via a first switching element, connecting a driving power supply of the load to the load via a second switching element, In a fail-safe circuit of a load driving device configured to switch the second switching element by a driving signal output according to a program operation of a microcomputer, the output terminal of the watch dog timer and the first switching element Means for connecting a logic circuit for determining short-circuiting of the first switching element between the output terminals, and for interrupting supply of drive power to the load when the short-circuiting of the first switching element is determined by the logic circuit; A fail-safe circuit for a load driving device, comprising:
JP11039984A 1999-02-18 1999-02-18 Failsafe circuit of load driving device Pending JP2000244292A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11039984A JP2000244292A (en) 1999-02-18 1999-02-18 Failsafe circuit of load driving device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11039984A JP2000244292A (en) 1999-02-18 1999-02-18 Failsafe circuit of load driving device

Publications (1)

Publication Number Publication Date
JP2000244292A true JP2000244292A (en) 2000-09-08

Family

ID=12568219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11039984A Pending JP2000244292A (en) 1999-02-18 1999-02-18 Failsafe circuit of load driving device

Country Status (1)

Country Link
JP (1) JP2000244292A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332829B2 (en) 2003-08-19 2008-02-19 Denso Corporation Condition monitor system responsive to different input pulses

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7332829B2 (en) 2003-08-19 2008-02-19 Denso Corporation Condition monitor system responsive to different input pulses

Similar Documents

Publication Publication Date Title
JP6339617B2 (en) Power shut-off device
CN209955920U (en) Automobile limping performance circuit and automobile control system
US6784687B2 (en) Diagnostic device for electric mechanism drive circuits
JPH04114221A (en) Abnormality detecting method for key switch input part in computer
US20210341957A1 (en) Electronic Control Device
JP2000244292A (en) Failsafe circuit of load driving device
JP2000245054A (en) Judging device for imperfect current application
JP3154604B2 (en) Power supply voltage switching device for vehicles
JP3490044B2 (en) Power semiconductor circuit
JPH0814598B2 (en) Intelligent power IC for automobile electrical components
JP7505446B2 (en) Power supply control device and power supply control method
JP2019160487A (en) Power supply circuit
WO2023007558A1 (en) Power supply apparatus
JP2002528938A (en) Incorrect polarity protection circuit for a power output stage having at least one high side semiconductor switch
JPH0879970A (en) Power supply device
JP3939767B2 (en) Voltage supply device for processor unit
JPH06244690A (en) Detection switch
JPH057602Y2 (en)
KR100397880B1 (en) Digital circuit
JP3722159B2 (en) Control device for diesel engine
CN117121320A (en) Power supply control system and processing method
KR20220080981A (en) Electronic Power Relay Assembly Apparatus
JP2022182007A (en) Power feeding control device and power feeding control method
CN114063526A (en) Motor gear control circuit and control method
JPS63285022A (en) Integrated circuit with short-circuit protecting function