JP2000245054A - Judging device for imperfect current application - Google Patents

Judging device for imperfect current application

Info

Publication number
JP2000245054A
JP2000245054A JP11086633A JP8663399A JP2000245054A JP 2000245054 A JP2000245054 A JP 2000245054A JP 11086633 A JP11086633 A JP 11086633A JP 8663399 A JP8663399 A JP 8663399A JP 2000245054 A JP2000245054 A JP 2000245054A
Authority
JP
Japan
Prior art keywords
reference
power
current
mosfet
load
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11086633A
Other languages
Japanese (ja)
Inventor
Kunihiro Ohata
国博 大畑
Original Assignee
Yazaki Corp
矢崎総業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yazaki Corp, 矢崎総業株式会社 filed Critical Yazaki Corp
Priority to JP11086633A priority Critical patent/JP2000245054A/en
Publication of JP2000245054A publication Critical patent/JP2000245054A/en
Application status is Withdrawn legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To judge layer short and current leakage which are not complete disconnection and short, as imperfect current application, when imperfect current application of a current applying means or a load is judged. SOLUTION: A first and a second reference MOSFET's QB, QB' are connected in parallel with a power MOSFET QA interposing in a power supplying line from a battery 1 to a running sensor S. Two reference resistors Rr1, Rr2 whose resistance values are so adjusted that a current of the maximum value and a current of the minimum value of an ordinary current in the sensor S flow are connected in series with the first and the second reference MOSFET's QB and QB', respectively. A voltage between the drain and the source of the power MOSFET QA which corresponds to a current actually flowing in the sensor S is compared with the voltages between the drains and the sources of the first and the second reference MOSFET's QB, QB' which voltages correspond to currents equivalent to the maximum value and the minimum value of the ordinary current of the sensor S which flow in the reference resistors Rr1 and Rr2. Based on the compared result, generation of short circuit and disconnection is judged.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明は、電源に通電手段を介して接続された負荷の通電不良を判定する通電不良判定装置に関する。 The present invention relates to the energization on a failure determining device determines the current-carrying failure of the load connected via a conductive member to the power source.

【0002】 [0002]

【従来の技術】車両には各種センサやモータ、アクチュエータ、並びに、ディスプレイ等、電動の負荷が多数搭載されており、これらは一般に、ワイヤハーネスを介してバッテリからの電力の供給を受けている。 Various sensors and motors of the Related Art A vehicle, actuators, as well as a display or the like, the load of the electric are mounted a large number, they generally are supplied with electric power from the battery via a wire harness.

【0003】これら電動の負荷は、それ自身やワイヤハーネスが断線したりショートすると作動しなくなってしまうので、車両の正常な機能を確保する上でも、これら負荷やワイヤハーネスの断線やショートをいち早く検出することは非常に重要で、そのための装置が従来から多数提供されている。 [0003] load of the electric because itself and the wire harness becomes not operate with short or broken, even in ensuring the normal function of the vehicle, quickly detect disconnection or short circuit of the load or the wiring harness it is very important, the device for have been provided many conventionally be.

【0004】図5はそのような負荷やワイヤハーネスの断線やショートを検出するために用いられている従来装置の一例を示す回路図であり、この従来装置では、バッテリVBからの12V電源を、抵抗R22やコネクタC [0004] Figure 5 is a circuit diagram showing one example of which conventional device used to detect a disconnection or a short circuit of such a load and a wire harness, in the conventional apparatus, a 12V power supply from the battery VB, resistor R22 and a connector C
N21を介して車両の負荷、ここでは、車両の走行速度に応じた単位時間当たりのパルス数を有する走行パルスを出力する走行センサSに、スイッチングトランジスタTr21を介して、所定のサンプリング周期で間欠的に供給している。 Load of the vehicle through the N21, here, the travel sensor S for outputting a driving pulse having a number of pulses per unit time corresponding to the running speed of the vehicle, via a switching transistor Tr21, intermittently at a predetermined sampling period It is supplied to.

【0005】これを詳説すると、車両に搭載されたマイクロコンピュータ21が、上述したサンプリング周期のパルス信号F1を、その出力ポートOut21から抵抗R23を介してスイッチングトランジスタTr21のベースに印加し、バッテリVBに接続されたスイッチングトランジスタTr21のコレクタを、パルス信号F1の周期に合わせて間欠的に、接地されたスイッチングトランジスタTr21のエミッタに導通させることで、バッテリVBからの12V電源を走行センサSに間欠的に供給している。 [0005] In detail this, the microcomputer 21 mounted on the vehicle, a pulse signal F1 sampling cycle described above, is applied to the base of the switching transistor Tr21 from the output port Out21 through a resistor R23, to the battery VB the collector of the connected switching transistors Tr21, the pulse signal period together intermittently in F1, that is conductive to the emitter of the switching transistor Tr21 which is grounded, intermittently the 12V power from the battery VB to travel sensor S and supplies.

【0006】そして、走行センサSやこれとコネクタC [0006] Then, the travel sensor S and this and the connector C
21との間を接続するワイヤハーネスWH21の断線やショートを検出するために、この従来装置では、マイクロコンピュータ21の入力ポートIn21とスイッチングトランジスタTr21のコレクタとの間を、プルアップ抵抗R21により5Vのプルアップ電源Vp21に接続してプルアップし、プルアップ抵抗R21と抵抗R2 To detect disconnection or short circuit of the wire harness WH21 which connects the 21, in this conventional device, between the collector of the input port In21 and the switching transistor Tr21 of the microcomputer 21, the 5V by pull-up resistor R21 pull-up connected to the pull-up supply VP21, resistance pull-up resistor R21 R2
2との間に、降伏電圧が5Vよりも大きく12Vよりも小さいダイオードD21を、プルアップ抵抗R21から抵抗R22に向かう方向を順方向とするために、アノードがプルアップ抵抗R21に接続されカソードが抵抗R Between the 2, a smaller diode D21 than the breakdown voltage is greater than 5V 12V, the direction toward the resistor R22 from the pull-up resistor R21 to the forward direction, the cathode anode connected to a pull-up resistor R21 resistance R
22に接続されるように介設している。 It is interposed so as to be connected to 22.

【0007】尚、抵抗R23とマイクロコンピュータ2 [0007] In addition, the resistor R23 and the microcomputer 2
1の出力ポートOut21との間に介設されたコンデンサC21は、パルス信号F1中のノイズ成分を除去するためのフィルタである。 Capacitor C21, which is interposed between the first output port Out21 is a filter for removing noise components in the pulse signal F1.

【0008】上述した従来装置では、走行センサSやワイヤハーネスWH21が正常であれば、パルス信号F1 [0008] In the above-described conventional apparatus, if the travel sensor S and the wire harness WH21 is normal, the pulse signal F1
が「L」のときには、バッテリVBからの12V電源がコネクタCN21やワイヤハーネスWH21を介して走行センサSに供給されるので、マイクロコンピュータ2 There when "L", since the 12V power supply from the battery VB is supplied to the traveling sensor S through the connector CN21 and wire harness WH21, the microcomputer 2
1の入力ポートIn21に入力される検出信号F2のレベルは、プルアップ抵抗R21によりプルアップされたプルアップ電源Vp21の電位に応じた「H」となり、 Level of the detection signal F2 is input to the first input port In21 is corresponding to the potential of the pull-up supply Vp21 pulled up by the pull-up resistor R21 "H"
パルス信号F1が「H」のときには、バッテリVBやプルアップ電源Vp21がスイッチングトランジスタTr When the pulse signal F1 is at "H", the battery VB and the pull-up power supply Vp21 switching transistor Tr
21のコレクターエミッタを介して接地されることから「L」となる。 Becomes "L" from being grounded through the 21 collector emitter of.

【0009】また、上述した従来装置では、走行センサSやワイヤハーネスWH21に断線が生じると、パルス信号F1が「L」のときには、コンデンサC21のアノード側の電位がバッテリVBの電圧に近いほぼ12Vとなるため、コンデンサC21の降伏電圧との関係で、マイクロコンピュータ21の入力ポートIn21に入力される検出信号F2のレベルはほぼ12Vとなり、パルス信号F1が「H」のときには、バッテリVBやプルアップ電源Vp21がスイッチングトランジスタTr21のコレクターエミッタを介して接地されることから「L」 Further, in the above-described conventional apparatus, when the disconnection travel sensor S and the wire harness WH21 occurs when the pulse signal F1 is "L" is approximately 12V potential of the anode side is close to the voltage of the battery VB of the capacitor C21 since the, in relation to the breakdown voltage of the capacitor C21, when approximately 12V next level of the detection signal F2 is input to the input port In21 of the microcomputer 21, the pulse signal F1 is at "H", the battery VB and the pull-up "L" from the power Vp21 is grounded through the collector-emitter of the switching transistor Tr21
となる。 To become.

【0010】さらに、上述した従来装置では、走行センサSやワイヤハーネスWH21にショートが生じると、 Furthermore, in the above-described conventional apparatus, if a short occurs in the travel sensor S and the wire harness WH21,
パルス信号F1が「L」のときには、走行センサSやワイヤハーネスWH21のショート箇所を介してバッテリVBやプルアップ電源Vp21がボディーアースされるため「L」となり、パルス信号F1が「H」のときにも、バッテリVBやプルアップ電源Vp21がスイッチングトランジスタTr21のコレクターエミッタを介して接地されることから「L」となる。 When when the pulse signal F1 is "L", "L" for the battery VB and the pull-up power supply Vp21 is body earth through a short portion of the travel sensor S and the wire harness WH21, pulse signal F1 is at "H" also becomes "L" from the battery VB and the pull-up power supply Vp21 is grounded through the collector-emitter of the switching transistor Tr21.

【0011】したがって、従来装置では、パルス信号F Accordingly, in the conventional apparatus, the pulse signal F
1の「L」,「H」の状態と、検出信号の「L」, 1 of "L", the state of "H", the detection signal "L",
「H」の状態や電位との関係を確認することで、走行センサSやワイヤハーネスWH21が正常なのか異常なのか、異常な場合にはそれが断線なのかそれともショートなのかを、区別して検出することができる。 By confirming the relationship between the state and the potential of "H", or travel sensor S and the wire harness WH21 that a the or abnormal normal, whether it is or disconnection of the or short thing is if abnormal, detected separately can do.

【0012】 [0012]

【発明が解決しようとする課題】しかしながら、上述した従来装置では、ワイヤハーネスWH21の芯線が車両の振動に合わせて小刻みに車体との接触を繰り返す、所謂レアショートが発生したり、ワイヤハーネスWH21 [SUMMARY OF THE INVENTION However, in the above-described conventional apparatus, the core wire of the wire harness WH21 is repeated contact with the wiggle vehicle in accordance with the vibration of the vehicle, so-called rare short occurs or wire harness WH21
において電流のリークが発生すると、パルス信号F1が「L」でスイッチングトランジスタTr21のコレクターエミッタ間が非導通状態のときに、断線のとき程十分はにバッテリVBやプルアップ電源Vp21が接地されないので、検出信号F2のレベルがプルアップ抵抗R2 If leakage current occurs in, when the pulse signal F1 is between collector-emitter of the switching transistor Tr21 in the "L" is a non-conductive state, because the battery VB and the pull-up supply Vp21 in sufficient enough when the disconnection is not grounded, level of the detection signal F2 pull-up resistor R2
1によりプルアップされたプルアップ電源Vp21の電位に応じた「H」となって、正常と判断されてしまい、 Corresponding to the potential of the pull-up supply Vp21 pulled up by 1 becomes "H", it will be determined to be normal,
検出することができないという不具合があった。 There is a problem that can not be detected.

【0013】本発明は前記事情に鑑みなされたもので、 [0013] The present invention has been made in view of the above circumstances,
本発明の目的は、車両に限らず各種の電源に通電手段を介して接続された負荷の通電不良を判定するに当たり、 Upon object of the present invention, to determine the current-carrying failure of the load connected via a conductive member in various power supply it is not limited to a vehicle,
完全な断線やショートでないレアショートや電流のリークについても、その発生を通電不良として判定することができる通電不良判定装置を提供することにある。 For even layer short and currents leak is not a complete disconnection or short, it is to provide a current-carrying failure determination device capable of determining the occurrence as current-carrying failure.

【0014】 [0014]

【課題を解決するための手段】前記目的を達成するため請求項1に記載した本発明の通電不良判定装置は、電源に通電手段を介して接続された負荷の通電不良を判定する装置であって、前記通電手段が、前記電源と前記負荷との間に直列に接続され、該負荷の前記電源に対する接続をオン、オフするパワーMOSFETと、該パワーM Means for Solving the Problems] electrification failure determining device of the present invention as set forth in claim 1 for achieving the above object, there in an apparatus for determining current-carrying failure of the load connected via a current supply means to supply Te, wherein the energizing means is connected in series between the power source and the load, and a power MOSFET for oN, oFF connections to the power supply of the load, the power M
OSFET及び前記負荷の直列回路と並列に接続された基準回路部とを備えており、前記基準回路部が、前記パワーMOSFETと等価な基準MOSFET及び基準抵抗の直列回路を有しており、前記基準抵抗の抵抗値が、 OSFET and includes a reference circuit connected in parallel to the series circuit of the load, the reference circuit section has the power MOSFET equivalent to the reference MOSFET and a series circuit of the reference resistance, the reference resistance value of the resistor is,
前記負荷に通常流れる電流の最大値と等価な基準電流が前記基準MOSFETのドレイン−ソース間に流れる最大電流抵抗値に設定されており、前記パワーMOSFE Maximum value equivalent reference current of the reference MOSFET drain normal current flows to the load - is set to the maximum current resistance value flowing between the source, the power MOSFE
Tドレイン−ソース間電圧と前記基準MOSFETのドレイン−ソース間電圧との差を基に、前記通電手段及び前記負荷における短絡状態を判定する短絡判定手段をさらに備え、前記短絡判定手段が、前記通電手段及び前記負荷における短絡状態の判定結果に応じた内容の判定信号を出力することを特徴とする。 T drain - source voltage and the reference MOSFET drain - based on the difference between the voltage between the source, further comprising a short-circuit determining means for determining a short-circuit state in the energizing means and the load, said short-circuit determination means, the energization and outputting means and the determination signal of the contents according to the determination result of the short-circuit state in the load.

【0015】また、請求項2に記載した本発明の通電不良判定装置は、請求項1に記載した本発明の通電不良判定装置において、前記基準回路部が前記基準MOSFE Further, the current-carrying failure determination device of the present invention described in claim 2 is the current-carrying failure determination device of the present invention as set forth in claim 1, wherein the reference circuit is the reference MOSFE
T及び前記基準抵抗の直列回路を複数有しており、該複数の直列回路のうち1つの直列回路における前記基準抵抗の抵抗値が前記最大電流抵抗値に設定されており、前記複数の直列回路のうち他の1つの直列回路における前記基準抵抗の抵抗値が、前記負荷に通常流れる電流の最小値と等価な基準電流が、前記他の1つの直列回路における前記基準MOSFETのドレイン−ソース間に流れる最小電流抵抗値に設定されており、前記短絡判定手段が、前記パワーMOSFETドレインーソース間電圧と前記1つの直列回路における前記基準MOSFETのドレインーソース間電圧との差を基に、前記通電手段及び前記負荷における短絡状態を判定し、前記パワーMOS T and has a plurality of series circuits of said reference resistor, is set resistance value of the reference resistor in one series circuit of the series circuit of said plurality of said maximum current resistance value, the plurality of series circuits the resistance of the reference resistor in the other one of the series circuit of the can, the minimum value equivalent to the reference current in normal current flows to the load, the drain of the reference MOSFET in the other one of the series circuit - between the source is set to the minimum current resistance value flowing, the short determination means, based on the difference between the drain-source voltage of the reference MOSFET in the power MOSFET drain-source voltage and the one series circuit, the energization determining a short circuit condition in means and said load, said power MOS
FETドレイン−ソース間電圧と前記他の1つの直列回路における前記基準MOSFETのドレイン−ソース間電圧との差を基に、前記通電手段及び前記負荷における断線状態を判定する断線判定手段をさらに備え、該断線判定手段が、前記通電手段及び前記負荷における断線状態の判定結果に応じた内容の判定信号を出力するものとした。 FET drain - the drain of the reference MOSFET source voltage and in the other one of the series circuit - on the basis of the difference between the voltage between the source, further comprising a disconnection determination means for determining a disconnection state in said energizing means and said load, the cross line determination means, and the outputs a determination signal of the contents according to the determination result of the disconnection state in the energizing means and the load.

【0016】さらに、請求項3に記載した本発明の通電不良判定装置は、請求項1又は2に記載した本発明の通電不良判定装置において、出力された前記判定信号の内容を表す判定データを生成する判定内容データ生成手段と、該判定内容データ生成手段により生成された前記判定データを不揮発性記憶手段に読み出し可能に記憶させる判定内容データ記憶実行手段とをさらに備えるものとした。 Furthermore, the current-carrying failure determination device of the present invention according to claim 3, in the current-carrying failure determination device of the present invention as set forth in claim 1 or 2, the decision data indicating the contents of the output the determination signal a generation determining contents data generating means, and shall further comprising a determination content data storage execution unit readably stores in a nonvolatile storage means said determined data produced by the determination content data generating means.

【0017】また、請求項4に記載した本発明の通電不良判定装置は、請求項1、2又は3に記載した本発明の通電不良判定装置において、前記基準MOSFETが前記パワーMOSFETを構成するMOSFETよりも少ない数のMOSFETにより構成されており、前記基準抵抗の抵抗値が、前記負荷の抵抗値×(前記パワーMO Further, the current-carrying failure determination device of the present invention described in claim 4 is the current-carrying failure determination device of the present invention as set forth in claim 1, 2 or 3, MOSFET, wherein the reference MOSFET constitutes the power MOSFET It is constituted by a small number of MOSFET than the resistance value of the reference resistance, the load resistance value × (the power MO
SFETを構成するMOSFETの数/前記基準MOS The number of MOSFET constituting the SFET / said reference MOS
FETを構成するMOSFETの数)に設定されている構成とした。 It has a configuration that is set to the number of MOSFET) constituting the FET.

【0018】請求項5に記載した本発明の通電不良判定装置は、請求項1、2、3又は4に記載した本発明の通電不良判定装置において、前記基準MOSFETが前記パワーMOSFETと同一チップ内に形成されているものとした。 [0018] carrying failure determination device of the present invention as set forth in claim 5, in current-carrying failure determination device of the present invention as set forth in claim 1, 2, 3 or 4, wherein the reference MOSFET has the power MOSFET and the same chip It was assumed to be formed.

【0019】請求項1に記載した本発明の通電不良判定装置によれば、負荷に通常流れる電流の最大値と等価な基準電流が基準MOSFETと基準抵抗との直列回路に流れ、一方、パワーMOSFETと負荷との直列回路には過電流等によって大きさが変化する電流が流れることから、パワーMOSFETドレイン−ソース間電圧と基準MOSFETのドレイン−ソース間電圧との差を用いて、実際に負荷を流れている電流が負荷に通常流れる電流の最大値を超えているか否かを基に、通電手段及び負荷における短絡状態が短絡判定手段により差動的に判定される。 According to the current-carrying failure determination device of the present invention as set forth in claim 1, the maximum value of the normal current flows to the load equivalent to the reference current flows through the series circuit of the reference MOSFET and the reference resistor, whereas the power MOSFET and since the series circuit of a load current of varying magnitude by an overcurrent or the like flows, the power MOSFET drain - source voltage and the reference MOSFET drain - using the difference between the source voltage, the actual load based on whether or not exceeding the maximum value of the current flowing current normally flows in the load, short-circuit condition in the conductive member and the load difference is dynamically determined by the short-circuit determination means.

【0020】また、請求項2に記載した本発明の通電不良判定装置によれば、請求項1に記載した本発明の通電不良判定装置において、負荷に通常流れる電流の最小値と等価な基準電流が、基準回路部を構成する複数の直列回路のうち他の1つの直列回路の基準MOSFETと基準抵抗との直列回路に流れ、一方、パワーMOSFET Further, according to the current-carrying failure determination device of the present invention as set forth in claim 2, in the current-carrying failure determination device of the present invention as set forth in claim 1, the minimum value equivalent to the reference current in normal current flows to the load but among the plurality of series circuits constituting the reference circuit flows in the series circuit of the reference MOSFET and the reference resistance of the other one of the series circuits, while the power MOSFET
と負荷との直列回路には断線等によって大きさが変化する電流が流れることから、パワーMOSFETドレイン−ソース間電圧と、複数の直列回路のうち他の1つの直列回路における基準MOSFETのドレイン−ソース間電圧との差を用いて、実際に負荷を流れている電流が負荷に通常流れる電流の最小値を超えているか否かを基に、通電手段及び負荷における断線状態が断線判定手段により差動的に判定される。 And since the series circuit of a load current flows of varying sizes depending on disconnection or the like, a power MOSFET drain - a source voltage of the reference MOSFET in the other one of the series circuits of the plurality of series circuits drain - source using the difference between the between the voltage actually based on whether the current flowing through the load exceeds a minimum value of normal current flows to the load, the differential by disconnection state disconnected determination means in the conductive member and the load to be determined.

【0021】さらに、請求項3に記載した本発明の通電不良判定装置によれば、請求項1又は2に記載した本発明の通電不良判定装置において、短絡判定手段からの判定信号の内容を表す判定データ、又は、短絡判定手段及び断線判定手段からの判定信号の内容を表す判定データが判定内容データ生成手段により生成され、この判定データが判定内容データ記憶実行手段によって、電力供給が断たれても記憶内容が失われない不揮発性記憶手段に読み出し可能に書き込まれて記憶される。 Furthermore, according to the current-carrying failure determination device of the present invention according to claim 3, in the current-carrying failure determination device of the present invention as set forth in claim 1 or 2, representing the contents of the determination signal from the short-circuit determination means decision data, or if the decision data indicating the contents of the determination signal from the short-circuit determination means and the disconnection determination means is generated by the determination content data generating means, by the decision data determining content data storage execution unit, which cut off the power supply also stored are written to be read in a non-volatile memory means, not lost memory contents.

【0022】また、請求項4に記載した本発明の通電不良判定装置によれば、請求項1、2又は3に記載した本発明の通電不良判定装置において、パワーMOSFET Further, according to the current-carrying failure determination device of the present invention as set forth in claim 4, in the current-carrying failure determination device of the present invention as set forth in claim 1, 2 or 3, the power MOSFET
及び基準MOSFETを各々MOSFETにより構成する場合、パワーMOSFETを構成するMOSFETの数と基準MOSFETを構成するMOSFETの数との比を負荷の抵抗値に乗じた値に、負荷と等価な値である基準抵抗の所定値を設定することで、パワーMOSFE And if respectively constituted by MOSFET reference MOSFET, a value obtained by multiplying the resistance value of the load ratio of the number of MOSFET constituting the number and reference MOSFET of MOSFET constituting the power MOSFET, a load equivalent value criteria by setting the predetermined value of the resistor, the power MOSFE
Tを構成するMOSFETの数に対して基準MOSFE Reference MOSFE for the number of MOSFET constituting the T
Tを構成するMOSFETの数を少なくしても、基準抵抗の抵抗値は必ず負荷と等価な値になる。 Even with a reduced number of MOSFET constituting the T, the resistance value of the reference resistor must always be a load equivalent value.

【0023】さらに、請求項5に記載した本発明の通電不良判定装置によれば、請求項1、2、3又は4に記載した本発明の通電不良判定装置において、パワーMOS Furthermore, according to the current-carrying failure determination device of the present invention as set forth in claim 5, in current-carrying failure determination device of the present invention as set forth in claim 1, 2, 3 or 4, the power MOS
FETと基準MOSFETとが同一チップ内に形成されていることから、パワーMOSFETと基準MOSFE Since the FET and the reference MOSFET is formed in the same chip, the power MOSFET and the reference MOSFE
Tとを同一プロセスにより形成することになる。 And T will be formed by the same process.

【0024】 [0024]

【発明の実施の形態】以下、本発明による通電不良判定装置の実施形態を図面を参照して説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, an embodiment of a current-carrying failure determination device according to the present invention with reference to the drawings.

【0025】図1は本発明の第1実施形態に係る車両の通電不良判定装置(以下、「判定装置」と略記する。) [0025] Figure 1 is an electrification failure determination apparatus for a vehicle according to a first embodiment of the present invention (hereinafter, abbreviated as "determination unit".)
の概略構成を一部ブロックにて示す回路図であり、第1 A circuit diagram showing a schematic configuration of in some blocks, the first
実施形態の判定装置は、図1中引用符号1で示す車両のバッテリ(電源に相当)と走行センサS(負荷に相当) The determination apparatus of the embodiment (corresponding to the power supply) the battery of the vehicle shown in Figure 1 in reference numeral 1 and the traveling sensor S (corresponding to a load)
との間に介設される負荷電源供給制御用IC5と、この負荷電源供給制御用IC5に接続される基準抵抗回路部7と、前記走行センサSからの車両の走行速度に応じた単位時間当たりのパルス数を有する走行パルスが入力されるマイクロコンピュータ(以下、「マイコン」と略記する。)9と、このマイコン9に接続される不揮発性メモリ(NVM)11と、外部のダイアグテスタ15を接続するためのインタフェース13とで構成されている。 Per load and the power supply control IC 5, this and the reference resistor circuit 7 connected to a load power supply control IC 5, units corresponding to the running speed of the vehicle from the travel sensor S time is interposed between the connecting a microcomputer running pulse is inputted with a number of pulses (hereinafter. referred to as "microcomputer") and 9, the non-volatile memory (NVM) 11 connected to the microcomputer 9, the external diagnostic tester 15 It is constituted by an interface 13 to.

【0026】ここで、前記負荷電源供給制御用IC5の構成とその基本的な動作について説明する。 [0026] Here, the configuration and the basic operation of the load power supply control IC 5.

【0027】前記負荷電源供給制御用IC5は、図2の詳細回路図中に点線で囲んだ部分で示すように、車載のバッテリからなる直流電源VB(=12V)が接続される電源接続端子T1、負荷Lが接続される負荷接続端子T2、過電流判定値調整用の可変抵抗RVが接続される調整抵抗接続端子T3、負荷Lと等価な基準抵抗Rrが接続される基準抵抗接続端子T4、負荷Lの駆動を指示する外付けスイッチC1が接続される信号入力端子T [0027] The load power supply control IC5, as shown by the portion enclosed by dotted lines in detailed circuit diagram of FIG. 2, consists of a vehicle-mounted battery DC power supply VB power (= 12V) is connected the connection terminal T1 , load L the load connection terminal is connected T2, adjustment resistance connection terminal T3 of the variable resistor RV for adjusting the overcurrent determination value is connected, the load L and the equivalent reference resistor reference resistor connection terminal T4 which Rr is connected, signal input terminal T of the external switch C1 is connected for instructing driving of the load L
5、並びに、マイコン9が接続される信号出力端子T6 5, and the signal output terminal T6 of the microcomputer 9 is connected
の6つの外部接続端子を有している。 It has six external connection terminals.

【0028】また、負荷電源供給制御用IC5は、負荷接続端子T2に接続された負荷Lに対する過電流遮断用のパワーMOSFETQA、負荷Lの過電流状態を検出するために用いられる基準回路を基準抵抗Rrと共に構成する基準MOSFETQB、パワーMOSFETQA Further, the load power supply control IC5, the power MOSFETQA for interrupting the overcurrent to the load L connected to the load connection terminal T2, the reference resistor a reference circuit used to detect the overcurrent state of the load L reference constitution with rr MOSFETQb, power MOSFETQA
と基準MOSFETQBとのドレイン−ソース間電圧を比較する比較器CPN並びに、比較器CPの比較結果に応じてパワーMOSFETQA及び基準MOSFETQ Drain of the reference MOSFETQb - comparator CPN compares the voltage between the source and the power MOSFETQA and reference MOSFETQ in accordance with the comparison result of the comparator CP
Bをオン駆動する駆動回路DR等を有している。 And a driving circuit DR or the like for on-driving the B.

【0029】前記パワーMOSFETQA及び基準MO In one embodiment of the invention, the power MOSFETQA and standard MO
SFETQBはいずれも、DMOS(Dobule D Both SFETQB, DMOS (Dobule D
epletion MOS)構造のNチャンネルエンハンスメント型であり、共に複数のMOSFETによって構成されていて、これらパワーMOSFETQA及び基準MOSFETQBは、同一のプロセスにて同一チップ上に作成される。 epletion MOS) is an N-channel enhancement type structure, both be constituted by a plurality of MOSFET, these power MOSFETQA and reference MOSFETQB is created on the same chip by the same process.

【0030】パワーMOSFETQAを構成するMOS [0030] MOS that make up the power MOSFETQA
FETの数と基準MOSFETQBを構成するMOSF MOSF constituting the number and reference MOSFETQB the FET
ETの数とはQA>QBの関係にあり、基準MOSFE Of the number of ET have a relationship of QA> QB, standard MOSFE
TQBを構成するMOSFETの数を少なくすればするほど、基準MOSFETQBのチップ占有面積を小さくすることができることになる。 The more you reduce the number of MOSFET constituting the TQB, so that it is possible to reduce the chip area occupied by the reference MOSFETQb.

【0031】尚、以後の説明では例として、パワーMO [0031] It should be noted, as an example in the following description, power MO
SFETQAを構成するMOSFETの数と基準MOS The number of MOSFET and the reference MOS constituting the SFETQA
FETQBを構成するMOSFETの数との比が、Q The ratio of the number of MOSFET constituting the FETQB is, Q
A:QB=1000:1であるものとする。 A: QB = 1000: assumed to be 1.

【0032】そして、パワーMOSFETQA及び基準MOSFETQBのドレインDは、前記電源接続端子T [0032] Then, the drain D of the power MOSFETQA and reference MOSFETQB, the power supply connection terminal T
1を介して直流電源VBに接続されており、パワーMO It is connected to a DC power source VB via the 1, power MO
SFETQA及び基準MOSFETQBのゲートTGは抵抗R7,R8を介して駆動回路DRに接続されていると共に、パワーMOSFETQAのソースSAは前記負荷接続端子T2を介して負荷Lに接続されており、基準MOSFETQBのソースSBは前記基準抵抗接続端子T4を介して基準抵抗Rrに接続されている。 A gate TG of SFETQA and reference MOSFETQB is connected to the driving circuit DR through the resistor R7, R8, source SA of the power MOSFETQA is connected to the load L via the load connecting terminal T2, the reference MOSFETQB the source SB is connected to a reference resistor Rr through the reference resistor connection terminal T4.

【0033】上述したような接続関係により、基準MO [0033] The connection relationship as described above, the reference MO
SFETQBと基準抵抗Rrとの直列回路は、パワーM The series circuit of the SFETQB and the reference resistor Rr, the power M
OSFETQAと負荷Lとの直列回路と等価な前記基準回路を構成し、かつ、パワーMOSFETQAと負荷L Form a series circuit equivalent to the reference circuit and OSFETQA the load L, and the power MOSFETQA the load L
との直列回路と並列に接続された格好となっている。 It has become connected dressed parallel to the series circuit of the.

【0034】そして、パワーMOSFETQA及び基準MOSFETQBがピンチオフ領域で動作しているときには、これらパワーMOSFETQA及び基準MOSF [0034] When the power MOSFETQA and reference MOSFETQB is operating in the pinch off region, these power MOSFETQA and reference MOSF
ETQBはカレントミラーを構成し、パワーMOSFE ETQB constitute a current mirror, power MOSFE
TQAのドレイン電流IDQAと基準MOSFETQB Drain current IDQA and the reference MOSFETQB of TQA
のドレイン電流IDQBとの間には、パワーMOSFE Between the drain current IDQB of, power MOSFE
TQAを構成するMOSFETの数と基準MOSFET The number of MOSFET and the reference MOSFET constituting the TQA
QBを構成するMOSFETの数との比に応じて、ID Depending on the ratio of the number of MOSFET constituting the QB, ID
QA=1000XIDQBの関係が成り立つ。 Relationship of QA = 1000XIDQB holds.

【0035】したがって、例えばパワーMOSFETQ [0035] Thus, for example, a power MOSFETQ
Aのドレイン電流IDQA=5A、基準MOSFETQ A drain current IDQA = 5A, reference MOSFETQ
Bのドレイン電流IDQB=5mAであるときは、パワーMOSFETQAのドレイン−ソース間電圧VDSA When the drain current IDQB = 5mA of B, the drain of the power MOSFETQa - source voltage VDSA
と基準MOSFETQBのドレイン−ソース間電圧VD Drains of the reference MOSFETQb - source voltage VD
SBとが一致し、かつ、パワーMOSFETQAのゲート−ソース間電圧VTGSAと基準MOSFETQBのゲート−ソース間電圧VTGSBとが一致する。 And the SB match and the gate of the power MOSFETQa - gate-source voltage VTGSA and reference MOSFETQb - source voltage VTGSB match.

【0036】尚、基準抵抗Rrは、負荷Lに過電流が流れているかどうかを判定するための過電流判定値を設定するためのもので、基準抵抗Rrの抵抗値は、パワーM [0036] Incidentally, reference resistor Rr is used to set the overcurrent determination value for determining whether an overcurrent is flowing through the load L, the resistance of the reference resistor Rr, the power M
OSFETQAのオン駆動時であって負荷Lを5Aの負荷電流が流れた場合に生じるパワーMOSFETQAのドレイン−ソース間電圧VDSAと同じ電圧が、基準M The drain of the power MOSFETQA which occurs when the load current of 5A load L a time OSFETQA on-driven flows - the same voltage as the source voltage VDSA is, the reference M
OSFETQBのオン駆動時にドレイン−ソース間に生じるような値に設定される。 Drain during on driving OSFETQB - are set to values ​​such as occurs between the source.

【0037】具体的には、基準MOSFETQBが完全にONしているときには基準抵抗Rrの両端にほぼ直流電源VBの電圧が印加されるので、パワーMOSFET [0037] More specifically, since substantially the voltage of the DC power supply VB is applied across the reference resistor Rr when the reference MOSFETQB is completely turned ON, the power MOSFET
QAのドレイン電流IDQA=5A、基準MOSFET QA drain current IDQA = 5A, reference MOSFET
QBのドレイン電流IDQB=5mAであることから、 From being a drain current IDQB = 5mA of QB,
基準抵抗Rrの抵抗値はRr=12V/5mA=1.4 Resistance value of the reference resistor Rr is Rr = 12V / 5mA = 1.4
KΩに設定される。 It is set to KΩ.

【0038】前記比較器CPの正相入力端子には、パワーMOSFETQAのドレイン−ソース間電圧VDSA The positive phase input terminal of the comparator CP, the drain of the power MOSFETQa - source voltage VDSA
が、抵抗R1,R3の並列抵抗と抵抗R2とにより分圧されて入力され、比較器CPの逆相入力端子には、基準MOSFETQBのドレイン−ソース間電圧VDSBが入力されるので、比較器CPの出力は、パワーMOSF But resistors R1, R3 is input parallel resistance and the resistor R2 and the voltage-divided, and the inverting input terminal of the comparator CP, the drain of the reference MOSFETQb - source voltage VDSB is input, the comparator CP the output of the power MOSF
ETQAのドレイン−ソース間電圧VDSAが基準MO Drain of ETQA - source voltage VDSA the reference MO
SFETQBのドレイン−ソース間電圧VDSBを上回れば「H」となり、パワーMOSFETQAのドレイン−ソース間電圧VDSAが基準MOSFETQBのドレイン−ソース間電圧VDSBを下回れば「L」となる。 Drain of SFETQB - if exceeds the source voltage VDSB "H", the drain of the power MOSFETQa - drain-source voltage VDSA reference MOSFETQb - if falls below the source voltage VDSB becomes "L".

【0039】また、パワーMOSFETQA及び基準M [0039] In addition, power MOSFETQA and standards M
OSFETQBがいずれもオフ状態にある場合は、比較器CPの正相入力端子の入力電位が直流電源VBの電圧を抵抗R1と抵抗R2とにより分圧した電位となるが、 If OSFETQB is in either the off state, but becomes a potential input potential of the positive-phase input terminal by dividing by a DC power source voltage resistance VB R1 and the resistor R2 of the comparator CP,
この電位は、比較器CPの逆相入力端子の入力電位よりも常に高くなるように抵抗R1及び抵抗R2の抵抗値が設定されているので、パワーMOSFETQA及び基準MOSFETQBがいずれもオフ状態にある場合、即ち、外付けスイッチC1の操作がなく負荷Lの駆動を指示する信号が入力端子T5を介して駆動回路DRに入力されていない場合には、比較器CPの出力が「H」に固定される。 This potential, since the resistance value of the comparator is always high so as to resistance than the input potential of the inverting input terminal of the CP R1 and the resistor R2 is set, if the power MOSFETQA and reference MOSFETQB are both in the OFF state , i.e., when the signal for instructing driving of the load L without operating the external switch C1 is not input to the driving circuit DR through the input terminal T5 is output from the comparator CP is fixed to "H" that.

【0040】前記駆動回路DRは、直流電源VBの電圧を昇圧したチャージポンプ出力電圧VP(=VB+10 [0040] The drive circuit DR includes a charge pump to boost the voltage of the DC power supply VB output voltage VP (= VB + 10
V)がコレクタに供給されるNPNトランジスタTr1 NPN transistor Tr1 that V) is supplied to the collector
と、このトランジスタTr1のエミッタにコレクタが接続されたNPNトランジスタTr2とを有しており、トランジスタTr1のエミッタとトランジスタTr2のコレクタとの接続点が、前記抵抗R7,R8を介してパワーMOSFETQA及び基準MOSFETQBのゲートTGに接続されている。 If, has an NPN transistor Tr2 having a collector connected to the emitter of the transistor Tr1, a connection point between the collector of the emitter and the transistor Tr2 of the transistor Tr1, the power MOSFETQA and reference through the resistor R7, R8 It is connected to the gate TG of MOSFETQB.

【0041】そして、駆動回路DRは、入力端子T5に接続された外付けスイッチC1から負荷Lの駆動を指示する信号が入力されると、トランジスタTr1をオンさせると共にトランジスタTr2をオフさせて、チャージポンプ出力電圧VPをパワーMOSFETQA及び基準MOSFETQBのゲートTGに印加しこれらをオン駆動させるように構成されている。 [0041] Then, the driving circuit DR is the signal for instructing driving of the load L from been external switch C1 connected to the input terminal T5 is input, turns off the transistor Tr2 with turning on the transistors Tr1, the charge applying a pump output voltage VP to the gate TG of the power MOSFETQA and reference MOSFETQB is configured to them on driven.

【0042】一方、駆動回路DRは、外付けスイッチC On the other hand, the driving circuit DR is external switch C
1からの信号入力がなくなると、トランジスタTr1をオフさせると共にトランジスタTr2をオンさせて、パワーMOSFETQA及び基準MOSFETQBのゲートTGに対するチャージポンプ出力電圧VPの印加を停止しこれらをオフ駆動させるように構成されている。 When the signal input from the 1 is eliminated, by turning on the transistor Tr2 with turning off the transistors Tr1, and stops applying the charge pump output voltage VP to the gate TG of the power MOSFETQA and reference MOSFETQB be configured to these off-driven ing.

【0043】また、駆動回路DRは、比較器CPの出力が「H」であるときには、外付けスイッチC1から負荷Lの駆動を指示する信号が入力されていても、トランジスタTr1をオフさせると共にトランジスタTr2をオンさせて、パワーMOSFETQA及び基準MOSFE [0043] The driving circuit DR, when the output of the comparator CP is "H", the transistors with signal for instructing driving of the load L from the external switch C1 is be input, turning off the transistor Tr1 the Tr2 are turned on, the power MOSFETQA and reference MOSFE
TQBのゲートTGに対するチャージポンプ出力電圧V The charge pump output voltage V to the gate TG of TQB
Pの印加を停止しこれらをオフ駆動させるように構成されている。 Stops applying the P are configured to these off-driven.

【0044】尚、抵抗R7,R8の接続点にカソードが接続され比較器CPの正相入力端子にアノードが接続されたダイオードD1と、抵抗R1,R2の接続点及び比較器CPの正相入力端子の間に介設された抵抗R5とは、ヒステリシス回路を構成している。 [0044] The resistor R7, a diode D1 whose anode is connected to R8 of the positive-phase input terminal of the comparator CP cathode connected to the connection point, the positive phase input resistors R1, R2 of the connection point and the comparator CP the resistor R5 is provided between the terminals constitute a hysteresis circuit.

【0045】また、前記抵抗R3と、この抵抗R3にソースが接続されたMOSFETQ2と、このMOSFE Further, with the resistor R3, and MOSFETQ2 whose sources are connected to the resistor R3, the MOSFE
TQ2のゲート及び直流電源VBの電圧以上の電源VB TQ2 gate and the DC power supply VB of the voltage over the power supply VB
+5Vの間に介設された抵抗R4、MOSFETQ2のゲートにソースが接続されたMOSFETQ1、このM + MOSFETs Q1 source is connected to the gate of the resistor R4, MOSFET Q2, which is interposed between the 5V, the M
OSFETQ1のゲートにアノードが接続されたツェナーダイオードZD2、このツェナーダイオードZD2のカソードとパワーMOSFETQA及び基準MOSFE Zener diode ZD2 whose anode is connected to the gate of OSFETQ1, the cathode of the Zener diode ZD2 and the power MOSFETQA and reference MOSFE
TQBのゲートTGとの間に介設された抵抗R6、並びに、MOSFETQ1のソースーゲート間に介設された抵抗R9からなる回路は、ピンチオフ領域とオーミック領域とで、負荷Lに関する過電流判定値を変えるためのものである。 Resistor R6 is interposed between the gate TG of TQB, as well, the circuit consisting of the source and the gate resistor is interposed between the R9 of MOSFETQ1 is a pinch-off region and the ohmic region, changing the overcurrent judging value on Load L it is for.

【0046】次に、上述のように構成された負荷電源供給制御用IC5の動作(作用)について説明する。 [0046] Next, the configuration has been loaded power supply operation control IC5 as described above (action).

【0047】(a)ピンチオフ領域での動作 まず、駆動回路DRからゲートTGへのチャージポンプ出力電圧VPの印加によりパワーMOSFETQAがオン駆動してから、パワーMOSFETQAのドレイン− [0047] (a) operation in the pinch off region First, from the power MOSFETQa is turned driven by application of the charge pump output voltage VP to the gate TG from the drive circuit DR, the drain of the power MOSFETQa -
ソース間電圧VDSAが飽和するまでの期間は、パワーMOSFETQAはピンチオフ領域で動作し、このピンチオフ領域においては、オン駆動後のパワーMOSFE Time to source voltage VDSA is saturated, the power MOSFETQA operates in the pinch off region, in the pinch off region, power after ON drive MOSFE
TQAのドレイン電流IDQAが、回路抵抗で決まる最終負荷電流値を目指して立ち上がっていく。 Drain current IDQA of TQA is, it will stand up with the aim of final load current value determined by the circuit resistance.

【0048】したがって、パワーMOSFETQAのゲート−ソース間電圧VTGSAはドレイン電流IDQA [0048] Thus, the gate of the power MOSFETQa - source voltage VTGSA drain current IDQA
で決まる値をとり、その値は、パワーMOSFETQA It takes a value which is determined by, its value, power MOSFETQA
のドレイン−ソース間電圧VDSAの低下によるパワーMOSFETQAのゲート−ドレイン間容量CGDのミラー効果によってブレーキをかけられながら、立ち上がっていく。 Drain - gate of the power MOSFETQA due to a decrease in source voltage VDSA - while being braked by the mirror effect of the drain capacitance CGD, will rise.

【0049】一方、駆動回路DRからゲートTGへのチャージポンプ出力電圧VPの印加により基準MOSFE [0049] The reference MOSFE by application of the charge pump output voltage VP from the drive circuit DR to the gate TG
TQBがオン駆動すると、同時にオン駆動したパワーM When TQB is turned on the drive, power M was on the drive at the same time
OSFETQAのドレイン電流IDQAが5Aに達し、 Drain current IDQA of OSFETQA reaches 5A,
これに等価な5mAに基準MOSFETQBのドレイン電流IDQBが達するまでの間は、基準MOSFETQ Until the drain current IDQB reference MOSFETQB reaches equivalent 5mA thereto, reference MOSFETQ
Bのゲート−ソース間電圧VTGSBは、パワーMOS The gate of the B - source voltage VTGSB a power MOS
FETQAのゲート−ソース間電圧VTGSAと同じ値となるように立ち上がっていく。 The gate of the FET QA - will stand up to the same value as the source voltage VTGSA.

【0050】しかし、基準MOSFETQBのドレイン電流IDQBが5mAに達した後は、ピンチオフ領域内においてドレイン電流IDQBが5mAで一定となるため、基準MOSFETQBのゲート−ソース間電圧VT [0050] However, after the drain current IDQB reference MOSFETQb reaches 5mA, since the drain current IDQB is constant at 5mA in the pinch off region, the gate of the reference MOSFETQb - source voltage VT
GSBも一定となり、これにより、その後もパワーMO GSB also becomes constant, thus, even after power MO
SFETQAのドレイン電流IDQAの上昇に伴い上昇するパワーMOSFETQAのゲート−ソース間電圧V The gate of the rising power MOSFETQA with increasing drain current IDQA of SFETQA - source voltage V
TGSAと、基準MOSFETQBのゲート−ソース間電圧VTGSBとの関係は、VTGSB<VTGSAとなる。 And TGSA, reference MOSFETQB gates - the relationship between the source voltage VTGSB becomes VTGSB <VTGSA.

【0051】そして、パワーMOSFETQAのドレイン−ソース間電圧VDSAは、パワーMOSFETQA [0051] The drain of power MOSFETQA - source voltage VDSA is, power MOSFETQA
のゲート−ソース間電圧VTGSAとパワーMOSFE Of the gate - source voltage VTGSA and power MOSFE
TQAのドレイン−ゲート間電圧VTGDとの和(VD Drain of TQA - sum of the gate voltage VTGD (VD
SA=VTGSA+VTGD)であり、基準MOSFE SA = VTGSA + VTGD) a and the reference MOSFE
TQBのドレイン−ソース間電圧VDSBは、基準MO Drain of TQB - source voltage VDSB, the reference MO
SFETQBのゲート−ソース間電圧VTGSBと基準MOSFETQBのドレイン−ゲート間電圧VTGDとの和(VDSB=VTGSB+VTGD)であることから、VDSA−VDSB=VTGSA−VTGSBとなる。 The gate of SFETQB - drain-source voltage VTGSB and reference MOSFETQb - since it is the sum of the gate voltage VTGD (VDSB = VTGSB + VTGD), the VDSA-VDSB = VTGSA-VTGSB.

【0052】ここで、パワーMOSFETQAのゲート−ソース間電圧VTGSAは、パワーMOSFETQA [0052] In this case, the power MOSFETQA gate - source voltage VTGSA is, power MOSFETQA
のドレイン電流IDQAに対応するものであり、一方、 Are those corresponding to the drain current IDQA, whereas,
基準MOSFETQBのゲート−ソース間電圧VTGS The gate of the reference MOSFETQb - source voltage VTGS
Bは、5mAで一定となる基準MOSFETQBのドレイン電流IDQBに対応するもので、しかも、基準MO B, which corresponds to the drain current IDQB reference MOSFETQB becomes constant at 5 mA, moreover, reference MO
SFETQBのドレイン電流IDQB=5mAというのは、上述したとおりパワーMOSFETQAのドレイン電流IDQA=5Aに相当する値である。 Because the drain current IDQB = 5mA of SFETQB is a value corresponding to the drain current IDQA = 5A power MOSFETQA as described above.

【0053】したがって、パワーMOSFETQAのゲート−ソース間電圧VTGSAと基準MOSFETQB [0053] Thus, the gate of the power MOSFETQa - source voltage VTGSA and reference MOSFETQB
のゲート−ソース間電圧VTGSBとの差(VTGSA Gate - the difference between the source voltage VTGSB (VTGSA
−VTGSB)を見るということは、パワーMOSFE -VTGSB) that see, the power MOSFE
TQAのドレイン電流IDQAから、5mAで一定となる基準MOSFETQBのドレイン電流IDQBに相当するパワーMOSFETQAのドレイン電流IDQA= From the drain current IDQA of TQA, power MOSFETQA corresponding to the drain current IDQB reference MOSFETQB becomes constant at 5mA drain current IDQA =
5Aの分を引いた、IDQA−5Aの値を見るということになる。 Minus the amount of 5A, it comes to look at the value of the IDQA-5A.

【0054】ということは、VTGSA−VTGSBに等しい、パワーMOSFETQAのドレイン−ゲート間電圧VTGDと基準MOSFETQBのドレイン−ゲート間電圧VTGDとの差(VDSA−VDSB)を検出すれば、IDQA−5Aの値が得られることになる。 [0054] that is equal to VTGSA-VTGSB, power drain of MOSFETQa - drain gate voltage VTGD and reference MOSFETQb - by detecting the difference (VDSA-VDSB) the gate voltage VTGD, IDQA-5A values It will be obtained.

【0055】さて、外付けスイッチC1から入力される負荷Lの駆動を指示する信号に従って、駆動回路DRがパワーMOSFETQA及び基準MOSFETQBをオン駆動すると、その直後は、比較器CPの正相入力端子に入力される、パワーMOSFETQAのドレイン−ソース間電圧VDSAを、抵抗R1,R3の並列抵抗と抵抗R2とにより分圧した値、即ち、 VDSA×(R1//R3)/{(R1//R3)+R2}…(イ) の値よりも、比較器CPの逆相入力端子に入力される基準MOSFETQBのドレイン−ソース間電圧VDSB [0055] Now, in accordance with a signal for instructing driving of the load L inputted from the external switch C1, the driving circuit DR is ON-driven power MOSFETQA and reference MOSFETQb, immediately thereafter, the positive-phase input terminal of the comparator CP is input, the drain of the power MOSFETQa - source voltage VDSA, resistors R1, dividing the value by the parallel resistance and the resistance R2 of R3, i.e., VDSA × (R1 // R3) / {(R1 // R3) + R2} ... than the value of (b), the drain of the reference MOSFETQB inputted to an inverting input terminal of the comparator CP - source voltage VDSB
の方が大きいので、比較器CPの出力は「L」となる。 Since the larger, the output of the comparator CP is "L".

【0056】しかし、その後にパワーMOSFETQA [0056] However, subsequent to power MOSFETQA
及び基準MOSFETQBがピンチオフ領域で動作するようになると、比較器CPの正相入力端子に入力される前記(イ)の値が次第に大きくなり、やがて、比較器C And the reference MOSFETQB is to operate in pinch-off region, the value of the (i) gradually increases to be inputted to the inverting input terminal of the comparator CP, eventually, the comparator C
Pの逆相入力端子に入力される基準MOSFETQBのドレイン−ソース間電圧VDSBを上回るようになって、比較器CPの出力が「L」から「H」に反転する。 The drain of the reference MOSFETQB inputted to an inverting input terminal of the P - so exceeds the source voltage VDSB, the output of the comparator CP is inverted from "L" to "H".

【0057】比較器CPの出力が「L」から「H」に反転すると、駆動回路DRがパワーMOSFETQA及び基準MOSFETQBに対するチャージポンプ出力電圧VPの印加を停止し、これにより、パワーMOSFET [0057] When the output of the comparator CP is inverted from "L" to "H", the driving circuit DR stops application of the charge pump output voltage VP to the power MOSFETQA and reference MOSFETQb, thereby, the power MOSFET
QA及び基準MOSFETQBがオフ駆動されてそれらのゲートTGが接地されると、ダイオードD1のカソード側電位は、パワーMOSFETQAのドレイン−ソース間電圧VDSAからツェナーダイオードZD1の順方向電圧を引いた、(VDSA−0.7)になる。 When QA and the reference MOSFETQB their gate TG is turned off driven is grounded, the cathode potential of the diode D1, the drain of the power MOSFETQa - minus the forward voltage of the Zener diode ZD1 from the source voltage VDSA, (VDSA It becomes -0.7).

【0058】したがって、パワーMOSFETQA及び基準MOSFETQBのオフ駆動状態では、直流電源V [0058] Thus, the off-driving state of the power MOSFETQA and reference MOSFETQb, the DC power source V
Bの通電による電流が、並列抵抗(R1//R3)→抵抗R5→ダイオードD1の順に流れ、比較器CPの正相入力端子の電位は、駆動回路DRがパワーMOSFET Current by energization of B to flow in the order of the parallel resistor (R1 // R3) → resistor R5 → diode D1, the potential of the positive-phase input terminal of the comparator CP, the drive circuit DR is a power MOSFET
QA及び基準MOSFETQBをオン駆動しているときよりも低下する。 Lower than when they are turned on driving the QA and reference MOSFETQb.

【0059】そして、パワーMOSFETQA及び基準MOSFETQBは、比較器CPの正相入力端子の電位が、パワーMOSFETQAのドレイン−ゲート間電圧VTGDと基準MOSFETQBのドレイン−ゲート間電圧VTGDとの差(VDSA−VDSB)に下がるまで、ダイオードD1及び抵抗R5によるヒステリシス回路の働きにより駆動回路DRによってオフ駆動され続け、(VDSA−VDSB)まで比較器CPの正相入力端子の電位が下がると、比較器CPの出力が「H」から「L」に反転するのに伴って、駆動回路DRによりオン駆動される。 [0059] Then, the power MOSFETQa and reference MOSFETQb, the potential of the positive-phase input terminal of the comparator CP is, the drain of the power MOSFETQa - drain gate voltage VTGD and reference MOSFETQb - the difference between the gate voltage VTGD (VDSA-VDSB ) until drops off continue to be driven by the drive circuit DR by the action of the hysteresis circuit by the diode D1 and the resistor R5, the lowered potential of the positive-phase input terminal of the comparator CP to (VDSA-VDSB), the output of the comparator CP There accompanied to inverted from "H" to "L", is turned on driven by the drive circuit DR.

【0060】尚、ダイオードD1及び抵抗R5によるヒステリシス回路は、あくまで一例であり、パワーMOS [0060] Incidentally, the hysteresis circuit by the diode D1 and the resistor R5 is merely an example, a power MOS
FETQA及び基準MOSFETQBの駆動状態の駆動回路DRによるオンからオフへの変移点と、オフからオンへの変移点との間にヒステリシスを持たせるための回路構成は、上述したダイオードD1及び抵抗R5によるヒステリシス回路以外にも種々考えられる。 Circuitry for providing hysteresis between the on by the drive circuit DR of the drive state of FETQA and reference MOSFETQB and transition points to off, the transition point from off to on is by the diode D1 and the resistor R5 described above It is various other than hysteresis circuit.

【0061】ところで、比較器CPの出力が「L」から「H」に反転するのに伴って、オン駆動されていたパワーMOSFETQAが駆動回路DRによりオフ駆動されるということは、負荷Lに過電流が流れているのでこれを遮断するということであり、駆動回路DRによるパワーMOSFETQAの駆動状態がオンからオフに変移する時点の、比較器CPの正相入力端子に入力されるパワーMOSFETQAのドレイン−ソース間電圧VDSA By the way, as the inverted output of the comparator CP changes from "L" to "H", that power MOSFETQA had been ON drive is turned off driven by the drive circuit DR is over the load L since the current is flowing and that the blocking of this, the time when the driving state of the power MOSFETQA by the drive circuit DR is shifted from oN to oFF, the drain of the power MOSFETQA inputted to the positive phase input terminal of the comparator CP - source voltage VDSA
は、負荷Lの過電流判定の基準となる値ということになる。 Would that serving as a reference value of the overcurrent determination of the load L.

【0062】そして、駆動回路DRによるパワーMOS [0062] Then, the power MOS due to the driving circuit DR
FETQAの駆動状態がオンからオフに変移する時点の、パワーMOSFETQAのドレイン−ソース間電圧VDSAの値を、VDSATHとすると、 VDSATH−VDSB=R2/(R1//R3)×VDSB (VDSB= 5mA時)…(ロ) となる。 At which the driving state of the FETQA is shifted from ON to OFF, the drain of the power MOSFETQa - the value of the source voltage VDSA, When VDSATH, VDSATH-VDSB = R2 / (R1 // R3) × VDSB (VDSB = 5mA at ) ... it is (b).

【0063】したがって、負荷Lの過電流判定値は上式(ロ)で決まることになるが、この判定値を変更する場合には、過電流判定値調整用の可変抵抗RVを調整抵抗接続端子T3に適宜接続して、過電流判定値を下方にシフトすればよい。 [0063] Thus, although the overcurrent judging value of the load L will be determined by the above formula (b), when changing the determination value, the variable resistor RV adjustment resistor connection for adjustment overcurrent determination value suitably connected to T3, it may be shifted to the overcurrent determination value downward.

【0064】(b)オーミック領域での動作 駆動回路DRからゲートTGへのチャージポンプ出力電圧VPの印加によりパワーMOSFETQAがオン駆動すると、負荷Lに対する直流電源VBからの配線が短絡等の異常を起こしていない正常な状態では、パワーMO [0064] (b) When the power MOSFETQA by application of the charge pump output voltage VP from the operational drive circuit DR in the ohmic region to the gate TG is turned on driving, wiring from the DC power supply VB to the load L is abnormally such as a short circuit in a normal state is not, power MO
SFETQAは連続オン状態となるので、パワーMOS Since SFETQA is a continuous on-state, the power MOS
FETQAのゲート−ソース間電圧VTGSA及び基準MOSFETQBのゲート−ソース間電圧VTGSBは各々10V近くまで達し、パワーMOSFETQA及び基準MOSFETQBが共にオーミック領域で動作する。 The gate of the FET QA - gate-source voltage VTGSA and reference MOSFETQb - source voltage VTGSB each reach to near 10V, the power MOSFETQA and reference MOSFETQb operate together in the ohmic region.

【0065】このオーミック領域での動作中においては、MOSFETのドレイン−ソース間電圧VDSとドレイン電流IDとの間には1対1の関係がなくなり、例えば、パワーMOSFETQA及び基準MOSFETQ [0065] During operation in this ohmic region, the drain of the MOSFET - eliminates the one-to-one relationship between the voltage VDS and drain current ID between the source, for example, power MOSFETQA and reference MOSFETQ
Bが共に株式会社日立製作所製のHAF2001によって構成されている場合には、HAF2001のオン抵抗RDS(ON)=30mΩ(VDS=10V時)であるので、パワーMOSFETQAのドレイン−ソース間電圧VDSAと基準MOSFETQBのドレイン−ソース間電圧VDSBとは、 VDSA=5A×30mΩ=0.15V)VDSB=I If the B are both constituted by HAF2001 of Hitachi Ltd. are the HAF2001 on resistance RDS (ON) = 30mΩ (VDS = 10V at), the drain of the power MOSFETQa - source voltage VDSA and reference drain of MOSFETQb - source voltage VDSB a, VDSA = 5A × 30mΩ = 0.15V) VDSB = I
DQA×30mΩ となる。 The DQA × 30mΩ.

【0066】そして、負荷Lに対する直流電源VBからの配線の短絡等によって、パワーMOSFETQAのドレイン電流IDQAが増加すると、パワーMOSFET [0066] Then, the short circuit of the wiring from the DC power supply VB to the load L, and the drain current IDQA of the power MOSFETQA increases, the power MOSFET
QAのドレイン−ソース間電圧VDSAと基準MOSF The drain of the QA - source voltage VDSA and the reference MOSF
ETQBのドレイン−ソース間電圧VDSBとの差、即ち、 VDSA−VDSB=30mΩ(IDQA−5A)…(ハ) の値が大きくなり、この(ハ)の値が、上式(ロ)で決まる過電流判定値を超えると、駆動回路DRによってパワーMOSFETQAの駆動状態がオンからオフに変移される。 Drain of ETQB - the difference between the source voltage VDSB, i.e., the value of VDSA-VDSB = 30mΩ (IDQA-5A) ... (c) is increased, the value of this (c) is determined by the above equation (ii) Over beyond current determination value, the driving state of the power MOSFETQA is shifted from oN to oFF by the drive circuit DR.

【0067】すると、駆動状態のオンからオフへの変移によりパワーMOSFETQAの動作状態がオーミック領域からピンチオフ領域に移り、このピンチオフ領域においてパワーMOSFETQAがオンオフ動作を繰り返して、やがては過熱遮断に至る。 [0067] Then, the operation state of the power MOSFETQA by transition from ON to OFF of the drive state is transferred to the pinch-off area from the ohmic region, by repeating the power MOSFETQA on-off operation in this pinch-off region, eventually leading to overheat cut-off.

【0068】もっとも、例えば、直流電源VBから負荷Lに対する配線の間欠的なショート(レアショート)が原因で、上式(ハ)の値が上式(ロ)で決まる過電流判定値を超えた場合のように、過熱遮断に至る前に配線の状態が正常に復帰すれば、パワーMOSFETQAは連続オンの状態に復帰し、オーミック領域の動作に戻る。 [0068] However, for example, an intermittent short (short circuit) the cause of the wiring to the load L from the DC power supply VB, exceeds the overcurrent determination value determined by the value above formula of the above formula (C) (ii) as in the case, if the return to normal state of wiring before reaching the overheat cut-off, power MOSFETQA returns to the state of the continuous-on, returns to the operation of the ohmic region.

【0069】ところで、上式(ロ)で決まる過電流判定値を仮に、ピンチオフ領域、オーミック領域とも同一の値を用いるものとすると、ピンチオフ領域におけるΔ By the way, if the overcurrent determination value determined by the above formula (b), pinch-off region, when both ohmic region shall be used the same value, delta in the pinch off region
(VDSA−VDSB)/ΔIDを求めると、上述したHAF2001の場合、その特性曲線より、 ΔVTGSA/ΔIDQA=80mV/A… であり、 ΔVTGSA=Δ(VDSA−VDSB)×1200pf/(1800pf+ 1200pf)=Δ(VDSA−VDSB)×0.4… である。 When seeking (VDSA-VDSB) / ΔID, if the HAF2001 described above, from its characteristic curve, ΔVTGSA / ΔIDQA = 80mV / A ... a is, ΔVTGSA = Δ (VDSA-VDSB) × 1200pf / (1800pf + 1200pf) = Δ (VDSA-VDSB) × 0.4 ... it is.

【0070】したがって、上式及びより、ピンチオフ領域におけるΔ(VDSA−VDSB)/ΔIDは、 Δ(VDSA−VDSB)/ΔID=200mV/A…(ニ) となり、一方、オーミック領域におけるΔ(VDSA− [0070] Thus, the above equation and more, Δ (VDSA-VDSB) / ΔID in the pinch off region, Δ (VDSA-VDSB) / ΔID = 200mV / A ... (d). On the other hand, delta in the ohmic region (VDSA-
VDSB)/ΔIDは上式(ハ)より、 Δ(VDSA−VDSB)/ΔID=30mV/A…(ホ) となる。 VDSB) / .DELTA.ID the above equation (c), the Δ (VDSA-VDSB) / ΔID = 30mV / A ... (e).

【0071】上式(ニ)及び(ホ)を比較すると分かるように、ピンチオフ領域ではオーミック領域より電流感度が敏感になり、オーミック領域で適切な過電流判定値でも、ピンチオフ領域では低すぎて過電流と判定しすぎる恐れがある。 [0071] As can be seen by comparing the above equation (d) and (e), becomes sensitive current sensitive than the ohmic region in the pinch off region, even with appropriate overcurrent judging value in the ohmic region, is too low in the pinch off region over there is a risk that too determines that current.

【0072】そこで、この負荷電源供給制御用IC5では、先に述べたように、抵抗R3,R4,R6,R9、 [0072] Therefore, in the load power supply control IC 5, as mentioned earlier, the resistor R3, R4, R6, R9,
MOSFETQ1,Q2、及び、ツェナーダイオードZ MOSFETs Q1, Q2, and a Zener diode Z
D2からなる回路を、ピンチオフ領域とオーミック領域とで負荷Lに関する過電流判定値を変えるために設けており、この回路では、ピンチオフ領域かオーミック領域かの判定を、パワーMOSFETQAのゲートーソース間電圧VTGSAの大きさで行う。 The circuit consisting of D2, is provided for varying the overcurrent judging value on Load L in the pinch off region and the ohmic region, in this circuit, if the pinch-off region or the ohmic region determined, the gate-source voltage VTGSA of the power MOSFETQA carried out in size.

【0073】詳しくは、ピンチオフ領域におけるパワーMOSFETQAでは、ドレイン電流IDQAが増えるにつれてゲート−ソース間電圧VTGSAが大きくなるが、直流電源VBから負荷Lに対する配線にデットショートが生じた場合でも、ゲート−ソース間電圧VTGS [0073] Specifically, in the power MOSFETQA in the pinch off region, the gate as the drain current IDQA increases - but source voltage VTGSA increases, even when the dead short-circuit in the wiring to the load L from the DC power supply VB is generated, the gate - source between voltage VTGS
Aが5Vを超えることはないので、VTGSA>5Vであればオーミック領域にあると判定できる。 Since there is no possibility that A is greater than 5V, it can be determined to be in ohmic region if VTGSA> 5V.

【0074】ところで、この過電流判定値を変えるための回路では、パワーMOSFETQAの駆動状態がオフからオンに変移した直後は、MOSFETQ1はオフ、 [0074] Incidentally, in the circuit for changing the overcurrent judging value, immediately after the driving state of the power MOSFETQA has shifted from off to on, MOSFETs Q1 is turned off,
MOSFETQ2はオンであるが、このMOSFETQ MOSFETQ2 is on, but this MOSFETQ
2をオンさせるためには直流電源VB以上の電源電圧が必要となるので、電圧が直流電源VBよりも5V高い電源VB+5VをMOSFETQ2のゲートに接続している。 Since in order to turn on 2 is required the power supply voltage is above the DC power supply VB, voltage is connected to 5V high power VB + 5V than the DC power supply VB to the gate of the MOSFET Q2.

【0075】また、この回路では、ツェナーダイオードZD2のツェナー電圧は、パワーMOSFETQAのゲートーソース間電圧VTGSAに対する閾値である5V [0075] Also, in this circuit, the Zener voltage of the Zener diode ZD2 is a threshold with respect to the gate-source voltage VTGSA of the power MOSFETQa 5V
からMOSFETQ1のスレッショルド電圧である1. From a threshold voltage of MOSFETQ1 1.
6Vを差し引いた5V−1.6Vに設定している。 It is set to 5V-1.6V minus the 6V.

【0076】したがって、この回路では、パワーMOS [0076] Thus, in this circuit, power MOS
FETQAのゲート−ソース間電圧VTGSAが5Vを超えるとMOSFETQ1がオンし、MOSFETQ2 The gate of the FET QA - source voltage VTGSA exceeds 5V when MOSFETQ1 is turned on, MOSFET Q2
がオフして、抵抗R2に並列に入った抵抗R3が回路的に除去され、パワーMOSFETQAのドレイン−ソース間電圧VDSAの圧縮率が小さくなるので、負荷Lに過電流状態が発生していると判定されるパワーMOSF There turned off, resistor resistor R3 entered in parallel to R2 are circuit removed, the drain of the power MOSFETQa - the compression ratio of the source voltage VDSA decreases, an overcurrent condition occurs in the load L It determined the power MOSF
ETQA及び基準MOSFETQBのドレイン−ソース間電圧の差(VDSA−VDSB)がより小さくなる。 Drains of ETQA and reference MOSFETQb - difference source voltage (VDSA-VDSB) becomes smaller.

【0077】この過電流判定値を変えるための回路の存在により、このような回路が存在しない場合に比べて、 [0077] The presence of a circuit for changing the overcurrent judging value, as compared with the case where such a circuit is not present,
ピンチオフ領域よりもオーミック領域の方が少ない電流値で過電流と判定されるようになるので、オーミック領域よりもピンチオフ領域の方が電流感度が敏感になっても、オーミック領域で適切な過電流判定値を設定するだけでピンチオフ領域でも過電流が良好に判定されるようになる。 Since to be determined overcurrent is small current value towards the ohmic region than the pinch off region, even if it is a current sensitivity becomes sensitive to pinch off region than the ohmic region, suitable overcurrent determination in the ohmic region alone in the pinch-off region to set the value becomes over-current is determined good.

【0078】但し、上述した過電流判定値を変えるための回路は、用いなくてもよい場合があり、その場合とは最終負荷電流値が大きいときである。 [0078] However, the circuit for varying the overcurrent judging value as described above, may be not used, and that case is when a large final load current value.

【0079】即ち、最終負荷電流値が小さいと、オン駆動後のパワーMOSFETQAのドレイン電流IDQA [0079] That is, when the final load current value is small, the drain of the power MOSFETQA after ON driving current IDQA
がピンチオフ領域内で完全に立ち上がってしまうが、最終負荷電流値が大きいと、オン駆動後のパワーMOSF Although but would completely risen in pinch off region, the greater the final load current value, power after ON drive MOSF
ETQAのドレイン電流IDQAがピンチオフ領域内では完全には立ち上がりきれずにその途上にあり、したがって、ピンチオフ領域におけるパワーMOSFETQA Drain current IDQA of ETQA is in its developing not completely rise completely within the pinch off region, therefore, the power in the pinch off region MOSFETQA
のドレイン電流IDQAの値は、仮にドレイン電流ID The value of the drain current IDQA, if the drain current ID
QAの値が一番大きくなるデットショートの場合であっても、MAX40A位に制限される。 Even if the value of QA is the most larger dead short, it is limited to MAX40A position.

【0080】つまり、オン駆動後のパワーMOSFET [0080] In other words, after the on-drive power MOSFET
QAのドレイン電流IDQAは、最終負荷電流値が大きくなるにつれて、ある一定の勾配をもった電流立ち上がり曲線に収斂し、最終負荷電流値の差ほどはパワーMO Drain current IDQA of QA, as the final load current value increases, and converges to a current rise curve having a constant slope in, as the difference between the final load current value power MO
SFETQAのドレイン−ソース間電圧VDSAの差がつかなくなるので、ピンチオフ領域の電流感度が大きくても、負荷Lに過電流状態が発生していると判定されるパワーMOSFETQA及び基準MOSFETQBのドレイン−ソース間電圧の差(VDSA−VDSB)が大きくならず、よって、基準電流Rrの抵抗値の選択次第では、上記回路を使用しなくても実用可能となる。 Drain of SFETQA - the difference in source voltage VDSA is not stuck, even large current sensitivity of the pinch-off region, the drain of the power MOSFETQA and reference MOSFETQB an overcurrent condition is determined to have occurred in the load L - between the source not the difference between the voltage (VDSA-VDSB) increases, therefore, depending on the choice of the resistance value of the reference current Rr, without using the above circuit becomes practicable.

【0081】以上に構成と基本的動作とを説明した負荷電源供給制御用IC5は、図1に示す第1実施形態の判定装置では、第1及び第2の基準MOSFETQB,Q [0081] Load Power supply control IC5 described the configuration and basic operation above, the determination device of the first embodiment shown in FIG. 1, the first and second reference MOSFETQb, Q
B′と第1及び第2の基準抵抗接続端子T4,T4′とを有すると共に、第1及び第2の比較器CP,CP′と第1及び第2の信号出力端子T6,T6′とを有している。 B 'and the first and second reference resistor connection terminal T4, T4' and having a first and second comparator CP, the CP 'and the first and second signal output terminal T6, T6' It has.

【0082】そして、第1比較器CPの正相入力端子には、パワーMOSFETQAのドレイン−ソース間電圧VDSAが、抵抗R1,R3の並列抵抗と抵抗R2とにより分圧されて入力されると共に、第1比較器CPの逆相入力端子には、第1基準MOSFETQBのドレイン−ソース間電圧VDSBが入力され、第2比較器CP′ [0082] Then, the positive-phase input terminal of the first comparator CP, the drain of the power MOSFETQa - with source voltage VDSA is input divided by the parallel resistance of resistors R1, R3 and the resistor R2, the inverting input terminal of the first comparator CP, the drain of the first reference MOSFETQb - source voltage VDSB is input, the second comparator CP '
の正相入力端子には、パワーMOSFETQAのドレイン−ソース間電圧VDSAが、抵抗R1,R3の並列抵抗と抵抗R2とにより分圧されて入力されると共に、第2比較器CP′の逆相入力端子には、第2基準MOSF The positive phase input terminal, the drain of the power MOSFETQa - source voltage VDSA is, the resistor R1, with divided and input by the parallel resistance and the resistance R2 of R3, inverting input of the second comparator CP ' the terminal, the second reference MOSF
ETQBのドレイン−ソース間電圧VDSB′が入力される Drain of ETQB - source voltage VDSB 'is input

【0083】また、第1実施形態の判定装置では、電源接続端子T1にバッテリ1を接続し、負荷接続端子T2 [0083] Further, the determination device of the first embodiment connects the battery 1 to the power supply connection terminal T1, the load connection terminal T2
に常閉型のリレーRLY1を介して走行センサSを接続すると共に、第1及び第2の基準抵抗接続端子T4,T To thereby connect the travel sensor S through the relay RLY1 of normally closed, first and second reference resistor connection terminal T4, T
4′には基準抵抗回路部7が接続され、信号入力端子T 4 'reference resistor circuit portion 7 is connected to the signal input terminal T
5及び第1及び第2の信号出力端子T6,T6′にはマイコン9を接続して用いられる。 Used to connect the microcomputer 9 to 5 and the first and second signal output terminal T6, T6 '.

【0084】前記リレーRLY1は、バッテリ1から走行センサSに至る電力供給路を必要に応じて遮断するためのもので、通常は共通接点cと閉接点aとが接続され、コイルdへの通電がなされると、共通接点cが開接点bに接続される。 [0084] The relay RLY1 is for interrupting when necessary power supply path from the battery 1 to the travel sensor S, usually is connected to the common contact c and closed contact a, the energization of the coil d When done, it is connected the common contact c is in open contact b.

【0085】前記基準抵抗回路部7は、2つのレファレンス抵抗Rr1,Rr2(抵抗値Rr1>Rr2)を有しており、レファレンス抵抗Rr1の一端は負荷電源供給制御用IC5の第1基準抵抗接続端子T4に接続され、レファレンス抵抗Rr2の一端は負荷電源供給制御用IC5の第2基準抵抗接続端子T4′に接続されて、 [0085] The reference resistor circuit section 7, the two reference resistors Rr1, Rr2 (resistance Rr1> Rr2) has one end of the reference resistor Rr1 first reference resistor connection terminal of the load power supply control IC5 It is connected to T4, one end of the reference resistor Rr2 is connected to the second reference resistor connection terminal T4 of the load power supply control IC 5 ',
レファレンス抵抗Rr1,Rr2の他端はいずれも接地されている。 Both the other end of the reference resistor Rr1, Rr2 is grounded.

【0086】そして、レファレンス抵抗Rr1の抵抗値は、パワーMOSFETQAのオン駆動時であって走行センサSを流れる電流が通常における最大値となった場合に生じるパワーMOSFETQAのドレイン−ソース間電圧VDSAと同じ電圧が、第1基準MOSFETQ [0086] Then, the resistance value of the reference resistor Rr1 is the drain of the power MOSFETQA which occurs when the current through the travel sensor S a time on driving power MOSFETQA becomes the maximum value in the normal - the same as the source voltage VDSA voltage, the first reference MOSFETQ
Bのオン駆動時にドレイン−ソース間に生じるような値に設定される。 Drain during on operation of the B - is set to a value such as occurs between the source.

【0087】また、レファレンス抵抗Rr2の抵抗値は、パワーMOSFETQAのオン駆動時であって走行センサSを流れる電流が通常における最小値となった場合に生じるパワーMOSFETQAのドレイン−ソース間電圧VDSAと同じ電圧が、第2基準MOSFETQ [0087] The resistance value of the reference resistor Rr2, the drain of the power MOSFETQA which occurs when the current through the travel sensor S a time on driving power MOSFETQA becomes the minimum value in the normal - the same as the source voltage VDSA voltage, the second reference MOSFETQ
B′のオン駆動時にドレイン−ソース間に生じるような値に設定される。 Drain during on operation of the B '- are set to values ​​such as occurs between the source.

【0088】したがって、レファレンス抵抗Rr1は走行センサSの短絡状態を判定するために用いられ、レファレンス抵抗Rr1は走行センサSの断線状態を判定するために用いられる。 [0088] Thus, the reference resistor Rr1 is used to determine the short-circuit state of the travel sensor S, reference resistor Rr1 is used to determine the disconnection state of the travel sensor S.

【0089】前記マイコン9は、CPU、RAM、及び、ROMを1チップ上に実装したいわゆるワンチップマイコンにより構成されており、このCPUの出力ポートOut1には、負荷電源供給制御用IC5の信号入力端子T5が接続されており、CPUの出力ポートOut [0089] The microcomputer 9, CPU, RAM, and is constituted by a so-called one-chip microcomputer which implements the ROM on one chip, the output port Out1 of the CPU, the signal input of load power supply control IC5 terminal T5 is connected, the output port Out of the CPU
2には、リレーRLY1のコイルdが接続されている。 The 2, the coil d of the relay RLY1 is connected.

【0090】また、CPUの入力ポートIn1,In2 [0090] In addition, the input port In1 of the CPU, In2
には、負荷電源供給制御用IC5の第1及び第2の信号出力端子T6,T6′が各々接続されており、CPUの入力ポートIn3には走行センサSが接続されている。 The first and second signal output terminal T6 of the load power supply control IC 5, T6 'are respectively connected, the travel sensor S is connected to the input port In3 of the CPU.

【0091】さらに、CPUの入力ポートIn4と出力ポートOut3には、不揮発性メモリ11が接続されており、CPUの入力ポートIn5と出力ポートOut4 [0091] Further, the input port In4 and output ports Out3 the CPU, a nonvolatile memory 11 is connected, the output and input ports In5 of CPU port Out4
には、ダイアグテスタ15接続用のインタフェース13 The interface for diagnosis tester 15 connected 13
が接続されている。 There has been connected.

【0092】次に、マイコン9のROMに格納された制御プログラムに従いCPUが行う処理を、図3のフローチャートを参照して説明する。 [0092] Then, the CPU performs processing in accordance with a control program stored in the ROM of the microcomputer 9 will be described with reference to a flowchart of FIG.

【0093】バッテリ1から不図示の暗電流電源を介して電力が供給されてマイコン9が起動すると、CPUはまず、出力ポートOut1,Out2の出力を共に「L」とすると共に、RAMに設けられた各種フラグエリアのフラグを「0」に設定する初期設定を行う(ステップS1)。 [0093] When power is supplied through the dark current power source (not shown) from the battery first microcomputer 9 is started, the CPU first sets the output of the output port Out1, Out2 are both "L", in the RAM and the flag of the flags area initial setting is set to "0" (step S1).

【0094】ステップS1の初期設定が済んだならば、 [0094] If we have finished the initial setting of step S1,
次に、出力ポートOut1の電位を「H」から「L」に変化させて、パワーMOSFETQAと第1及び第2の基準MOSFETQB,QB′とのオン駆動を指示する信号を負荷電源供給制御用IC5の信号入力端子T5に出力し(ステップS3)、入力ポートIn1の電位が「H」であるか否かを基に、負荷電源供給制御用IC5 Then, the potential of the output port Out1 varied from "H" to "L", the power MOSFETQA first and second reference MOSFETQb, for the load power supply control signal instructing the ON drive of the QB 'IC 5 outputs of the signal input terminal T5 (step S3), and based on whether the potential of the input port In1 is "H", the load power supply control IC5
の第1信号出力端子T6からの短絡判定信号が入力されているか否かを確認する(ステップS5)。 Short decision signal from the first signal output terminal T6 to check whether or not it is input (step S5).

【0095】短絡判定信号が入力されていない場合は(ステップS5でN)、後述するステップS11に進み、入力されている場合は(ステップS5でY)、出力ポートOut1の電位を「L」から「H」に変化させて、パワーMOSFETQAと第1及び第2の基準MO [0095] When the short circuit determination signal is not input (N in step S5), and the process proceeds to step S11 to be described later, if it has been input (Y in step S5), and the potential of the output port Out1 from the "L" by changing to "H", the power MOSFETQA first and second reference MO
SFETQB,QB′とのオフ駆動を指示する信号を負荷電源供給制御用IC5の信号入力端子T5に出力し(ステップS7)、RAMの短絡フラグエリアのフラグF1を「1」に設定した後(ステップS9)、後述するステップS23に進む。 SFETQB, and outputs a signal indicating the off-driving of the QB 'to the signal input terminal T5 of the load power supply control IC 5 (step S7), and the flag F1 of the short flag area of ​​RAM was set to "1" (step S9), the process proceeds to step S23 to be described later.

【0096】また、ステップS5において短絡判定信号が入力されていない場合(N)に進むステップS11では、入力ポートIn2の電位が「H」であるか否かを基に、負荷電源供給制御用IC5の第2信号出力端子T [0096] In step S11 the process proceeds when the short circuit determination signal is not input in step S5 (N), based on whether the potential of the input port In2 is "H", the load power supply control IC5 the second signal output terminal T of the
6′からの断線判定信号が入力されているか否かを確認し、入力されていない場合は(ステップS11でN)、 6 disconnection determination signal from the 'confirms whether or not it is input, if not inputted (N in step S11), and
後述するステップS17に進む。 The process proceeds to step S17, which will be described later.

【0097】一方、断線判定信号が入力されている場合は(ステップS11でY)、出力ポートOut1の電位を「L」から「H」に変化させて、パワーMOSFET [0097] On the other hand, when a disconnection determination signal is input by changing the (Y in step S11), and "H" and the potential of the output port Out1 from the "L", the power MOSFET
QAと第1及び第2の基準MOSFETQB,QB′とのオフ駆動を指示する信号を負荷電源供給制御用IC5 QA and first and second reference MOSFETQb, control load power supply a signal indicative of OFF-driving the QB 'IC 5
の信号入力端子T5に出力し(ステップS13)、RA Outputs of the signal input terminal T5 (step S13), RA
Mの断線フラグエリアのフラグF3を「1」に設定した後(ステップS15)、ステップS23に進む。 After setting the flag F3 of the disconnection flag area of ​​M "1" (step S15), and proceeds to step S23.

【0098】さらに、ステップS11において断線判定信号が入力されていない場合(N)に進むステップS1 [0098] Furthermore, the step S1 proceeds when disconnection determination signal is not input in step S11 (N)
7では、短絡フラグF1及び断線フラグF3がいずれも「0」であるか否かを確認し、いずれも「0」である場合は(ステップS17でY)、後述するステップS25 In 7, both the short-circuit flag F1 and disconnection flag F3 to confirm whether or not it is "0", if both are "0" (Y at step S17), step S25 to be described later
に進む。 Proceed to.

【0099】これに対し、短絡フラグF1及び断線フラグF3のうち少なくとも一方が「0」でない場合は(ステップS17でN)、短絡フラグF1及び断線フラグF [0099] In contrast, when at least one of the short-circuit flag F1 and disconnection flag F3 is not "0" (N in step S17), short-circuit flag F1 and disconnection flag F
3のうち「0」でないフラグを「0」に設定し(ステップS19)、出力ポートOut1の電位を「H」から「L」に変化させて、パワーMOSFETQAと第1及び第2の基準MOSFETQB,QB′とのオン駆動を指示する信号を負荷電源供給制御用IC5の信号入力端子T5に出力した後(ステップS21)、ステップS2 The flag is not "0" in the 3 set to "0" (step S19), the potential of the output port Out1 varied from "H" to "L", the power MOSFETQA first and second reference MOSFETQb, after outputting a signal instructing the oN drive of the QB 'to the signal input terminal T5 of the load power supply control IC 5 (step S21), and step S2
5に進む。 Proceed to 5.

【0100】また、ステップS9において短絡フラグF [0100] Furthermore, short-circuit flag in step S9 F
1を「1」に設定した後と、ステップS15において断線フラグF3を「1」に設定した後とに各々進むステップS23では、出力ポートOut2の電位を「L」から「H」に変化させて、バッテリ1から走行センサSに至る電力供給路の遮断を指示する信号をリレーRLYのコイルdに出力し、その後、ステップS25に進む。 And after setting the 1 to "1", and in each processing proceeds step S23 in the after setting to "1", changing the potential of the output port Out2 from "L" to "H" disconnection flag F3 in step S15 , and outputs a signal for instructing the interruption of the power supply path from the battery 1 to the travel sensor S in a coil d of the relay RLY, then the process proceeds to step S25.

【0101】ステップS17において短絡フラグF1及び断線フラグF3がいずれも「0」である場合(Y)、 [0102] When short flag F1 and disconnection flag F3 in step S17 is either "0" (Y),
ステップS21においてパワーMOSFETQAと第1 Step power at S21 MOSFETQa a first
及び第2の基準MOSFETQB,QB′とのオン駆動指示信号を出力した後、及び、ステップS23において出力ポートOut2の電位を「L」から「H」に変化させた後に各々進むステップS25では、RAMの短絡フラグF1及び断線フラグF3の状態を基にダイアグデータを生成し、次に、不揮発性メモリ11に格納されているダイアグデータをステップS25で生成したダイアグデータに更新した後(ステップS27)、ステップS5 And the second reference MOSFETQb, after outputting the ON drive instruction signal and QB ', and, in step S25 each advances the potential of the output port Out2 in step S23 after changing from "L" to "H", RAM the short-circuit flag F1 and generates diagnostic data state based on the disconnection flag F3, then after updating the diagnostic data generated the diagnosis data stored in the nonvolatile memory 11 in step S25 (step S27), step S5
にリターンする。 To return to.

【0102】以上の説明からも明らかなように、第1実施形態では、図3のフローチャートにおけるステップS [0102] As is clear from the above description, in the first embodiment, step S in the flowchart of FIG. 3
25が、請求項中の判定内容データ生成手段に対応する処理となっており、図3中のステップS27が、請求項中の判定内容データ記憶実行手段に対応する処理となっている。 25, has a process corresponding to the determination content data generating means in the claims, the step S27 in FIG. 3, has a processing corresponding to the determination content data storage execution unit in the claims.

【0103】尚、図1に示す概略回路図では、図面の簡単化のため、負荷電源供給制御用IC5の内部回路の構成を、図2の詳細回路図に比べて省略して示している。 [0103] In the schematic circuit diagram shown in FIG. 1, for simplification of the drawing, the configuration of the internal circuit of the load power supply control IC 5, are omitted as compared to the detailed circuit diagram of FIG.

【0104】次に、上述のように構成された第1実施形態の判定装置の動作(作用)について説明する。 [0104] Next, the operation (action) of the determination device of the first embodiment constructed as described above.

【0105】第1実施形態の判定装置では、マイコン9 [0105] In the determination apparatus of the first embodiment, the microcomputer 9
が起動すると、負荷電源供給制御用IC5の信号入力端子T5に接続された駆動回路DRに対する走行センサS When but starts, traveling sensor S for the drive circuit DR connected to the signal input terminal T5 of the load power supply control IC5
の駆動を指示する信号が出力されて、負荷電源供給制御用IC5の負荷接続端子T2に接続された走行センサS Is output a signal for instructing driving of the travel sensor S connected to a load connecting terminal T2 of the load power supply control IC5
の駆動を指示する信号が、駆動回路DRに入力されていない状態から入力されている状態に変化する。 Signal instructing the drive is changed to the state entered and the state of not being input to the drive circuit DR.

【0106】したがって、負荷電源供給制御用IC5の駆動回路DRからパワーMOSFETQAや第1及び第2基準MOSFETQB,QB′のゲートTGに印加されるチャージポンプ出力電圧VPによって、これらパワーMOSFETQAや第1及び第2基準MOSFETQ [0106] Therefore, the load supply power from the drive circuit DR of the supply control IC 5 MOSFETQa and first and second reference MOSFETQb, the charge pump output voltage VP applied to the gate TG of QB ', these power MOSFETQa and first and the second reference MOSFETQ
B,QB′がオン状態となり、パワーMOSFETQA B, QB 'is turned on, power MOSFETQA
を介してバッテリ1から走行センサSに電力が供給される。 Power to travel sensor S from the battery 1 via the supplied.

【0107】バッテリ1から走行センサSへの電力供給路が形成されると、負荷電源供給制御用IC5の第1比較器CPにおいて、正相入力端子に入力される、パワーMOSFETQAのドレイン−ソース間電圧VDSAを分圧した前記(イ)の値と、逆相入力端子に入力される、第1基準MOSFETQBのドレイン−ソース間電圧VDSBとの比較が行われ、同様に、第2比較器C [0107] When the power supply path from the battery 1 to the running sensor S is formed in the first comparator CP load power supply control IC 5, is input to the positive phase input terminal, the drain of the power MOSFETQa - between the source the value of the obtained by dividing the voltage VDSA min (i), is input to the inverting input terminal, the drain of the first reference MOSFETQb - comparison with source voltage VDSB is performed, similarly, the second comparator C
P′において、正相入力端子に入力される前記(イ)の値と、逆相入力端子に入力される、第2基準MOSFE In P ', and the value of the (i) input to the positive phase input terminal is input to an inverting input terminal, a second reference MOSFE
TQB′のドレイン−ソース間電圧VDSBとの比較が行われる。 The drain of TQB '- comparing the source voltage VDSB is performed.

【0108】ここで、バッテリ1から走行センサSへの電力供給路上において特に異常がなければ、走行センサSに流れる電流は通常の範囲内になるため、第1及び第2の各比較器CP,CP′の正相入力端子に各々入力される、パワーMOSFETQAのドレイン−ソース間電圧VDSAを分圧した前記(イ)の値が、第1比較器C [0108] Here, unless otherwise abnormal in the power supply path from the battery 1 to the running sensor S, since the current flowing through the traveling sensor S is made in the normal range, each of the first and second comparators CP, each input to the positive phase input terminal of the CP ', the drain of the power MOSFETQa - value of the obtained by dividing the divided source voltage VDSA (b) is, first comparator C
Pの逆相入力端子に入力される第1基準MOSFETQ First reference MOSFETQ inputted to an inverting input terminal of the P
Bのドレイン−ソース間電圧VDSBや、第2比較器C Drain of B - source voltage VDSB and, second comparator C
P′の逆相入力端子に入力される第2基準MOSFET Second reference MOSFET which is input to the inverting input terminal of the P '
QB′のドレイン−ソース間電圧VDSBを、いずれも下回ることになる。 The drain of the QB '- source voltage VDSB, becomes both below it.

【0109】そのため、第1及び第2の各比較器CP, [0109] Therefore, each of the first and second comparators CP,
CP′の出力は共に「L」となり、これにより、駆動回路DRからパワーMOSFETQAや第1及び第2基準MOSFETQB,QB′のゲートTGに対するチャージポンプ出力電圧VPの印加が継続されて、パワーMO 'Output are "L" of, thereby, the driving circuit DR and power MOSFETQA first and second reference MOSFETQb, QB' CP by applying the charge pump output voltage VP to the gate TG of is continued, power MO
SFETQAや第1及び第2基準MOSFETQB,Q SFETQA and first and second reference MOSFETQb, Q
B′がいずれもオン駆動され続け、したがって、パワーMOSFETQAを介してバッテリ1から走行センサS Both B 'continues to be ON-driven, therefore, the travel sensor S from the battery 1 via a power MOSFETQA
に電力が供給され続ける。 Power continues to be supplied to.

【0110】また、第1及び第2の各比較器CP,C [0110] The first and second respective comparators CP, C
P′の出力が共に「L」であることから、負荷電源供給制御用IC5の第1及び第2の信号出力端子T6,T Since the output of P 'are both "L", the first and second signal output terminal T6, T load power supply control IC5
6′に入力ポートIn1,In2が各々接続されたマイコン9のCPUには、短絡判定信号や断線判定信号がいずれも入力されず、したがって、このタイミングでは短絡及び断線のいずれについても異常がない旨を示すダイアグデータが生成されて、そのダイアグデータが不揮発性メモリ11に書き込み記憶される。 6 input port In1 to ', In2 in that each connected CPU of the microcomputer 9 is not inputted any short circuit determination signal and disconnection determination signal, therefore, that there is no abnormality in any of the short-circuit and disconnection at this timing is generated diagnosis data indicating, the diagnostic data is written and stored in the nonvolatile memory 11.

【0111】一方、バッテリ1から走行センサSへの電力供給路上においてデッドショート(短絡)やレアショート、電流のリーク等が生じると、走行センサSに流れる電流が一瞬であっても異常に高くなるため、第2比較器CP′においては、正相入力端子に入力される、パワーMOSFETQAのドレイン−ソース間電圧VDSA [0111] On the other hand, a dead short in the power supply path from the battery 1 to the traveling sensor S (short) and rare short, a leak or the like of the current occurs, the current flowing through the traveling sensor S becomes too even momentarily Therefore, in the second comparator CP ', is input to the positive phase input terminal, the drain of the power MOSFETQa - source voltage VDSA
を分圧した前記(イ)の値が、逆相入力端子に入力される第2基準MOSFETQB′のドレイン−ソース間電圧VDSBを下回るものの、第1比較器CPにおいては、正相入力端子に入力される前記(イ)の値が、逆相入力端子に入力される第1基準MOSFETQBのドレイン−ソース間電圧VDSBを上回ることになる。 The value of the dividing said (b) is, the drain of the second reference MOSFETQb 'that is input to the inverting input terminal - although lower than the source voltage VDSB, in the first comparator CP, inputted to the positive phase input terminal the value of the (i) being the drain of the first reference MOSFETQB inputted to an inverting input terminal - will exceed the source voltage VDSB.

【0112】すると、第2比較器CP′の出力は「L」 [0112] Then, the output of the second comparator CP 'is "L"
となるが第1比較器CPの出力は「L」から「H」に変化し、これにより、駆動回路DRからパワーMOSFE Although the output of the first comparator CP changes from "L" to "H", thereby, the power MOSFE from the drive circuit DR
TQAや第1及び第2基準MOSFETQB,QB′のゲートTGに対するチャージポンプ出力電圧VPの印加が停止されてこれらがオフ駆動され、パワーMOSFE TQA and first and second reference MOSFETQb, the application of the charge pump output voltage VP to the gate TG of QB 'is stopped these are off-drive, power MOSFE
TQAを介したバッテリ1から走行センサSに対する電力の供給が停止される。 Power supply from the battery 1 with respect to the travel sensor S through the TQA is stopped.

【0113】また、パワーMOSFETQAを介したバッテリ1から走行センサSに対する電力の供給が停止されると、リレーRLY1のコイルdに通電されて、共通接点cの接続対象が閉接点aから開接点bに切り換えられ、負荷接続端子T2と走行センサSとの間が遮断される。 [0113] Further, when the supply of electric power to the travel sensor S from the battery 1 via a power MOSFETQA is stopped, is energized in the coil d of the relay RLY1, a common contact c open contact b connected object is the closed contact a of It switched to, between the travel sensor S and the load connection terminal T2 is cut off.

【0114】さらに、第1比較器CPの出力が「H」であり、第2比較器CP′の出力が「L」であることから、マイコン9のCPUには、負荷電源供給制御用IC [0114] Further, the output of the first comparator CP is "H", since the output of the second comparator CP 'is "L", the CPU of the microcomputer 9, the load power supply control IC
5の第1信号出力端子T6からの短絡判定信号が入力ポートIn1を介して入力されるが、負荷電源供給制御用IC5の第2の信号出力端子T6′からの断線判定信号は入力ポートIn2を介して入力されず、したがって、 Although short decision signal from the first signal output terminal T6 of 5 is input through the input port In1, the second disconnection determination signal from the signal output terminal T6 'of the load power supply control IC5 is an input port In2 not input through, therefore,
このタイミングでは、短絡について異常があり断線については異常がない旨を示すダイアグデータが生成されて、そのダイアグデータが不揮発性メモリ11に書き込み記憶される。 In this timing, diagnosis data indicating that there is no abnormality abnormality There are disconnected for a short circuit is generated, the diagnostic data is written and stored in the nonvolatile memory 11.

【0115】また、バッテリ1から走行センサSへの電力供給路上において断線が生じると、走行センサSに電流が全く流れなくなるため、第1比較器CPにおいては、正相入力端子に入力される前記(イ)の値が、逆相入力端子に入力される第1基準MOSFETQBのドレイン−ソース間電圧VDSBを下回るものの、第2比較器CP′においては、正相入力端子に入力される、パワーMOSFETQAのドレイン−ソース間電圧VDSA [0115] Further, the disconnection in the power supply path from the battery 1 to the running sensor S occurs, since the current does not flow at all to the travel sensor S, in the first comparator CP, the input to the positive phase input terminal the value of (b) is, the drain of the first reference MOSFETQB inputted to an inverting input terminal - although lower than the source voltage VDSB, in the second comparator CP ', is input to the positive phase input terminal, the power MOSFETQA of the drain - source voltage VDSA
を分圧した前記(イ)の値が、逆相入力端子に入力される第2基準MOSFETQB′のドレイン−ソース間電圧VDSBを上回ることになる。 The value of the dividing said (b) is, the drain of the second reference MOSFETQb 'that is input to the negative phase input terminal - will exceed the source voltage VDSB.

【0116】すると、第1比較器CPの出力は「L」となるが第2比較器CP′の出力は「L」から「H」に変化し、これにより、駆動回路DRからパワーMOSFE [0116] Then, the output of the first comparator CP becomes "L" output of the second comparator CP 'is changed from "L" to "H", thereby, the power MOSFE from the drive circuit DR
TQAや第1及び第2基準MOSFETQB,QB′のゲートTGに対するチャージポンプ出力電圧VPの印加が停止されてこれらがオフ駆動され、パワーMOSFE TQA and first and second reference MOSFETQb, the application of the charge pump output voltage VP to the gate TG of QB 'is stopped these are off-drive, power MOSFE
TQAを介したバッテリ1から走行センサSに対する電力の供給が停止される。 Power supply from the battery 1 with respect to the travel sensor S through the TQA is stopped.

【0117】また、パワーMOSFETQAを介したバッテリ1から走行センサSに対する電力の供給が停止されると、リレーRLY1のコイルdに通電されて、共通接点Cの接続対象が閉接点aから開接点bに切り換えられ、負荷接続端子T2と走行センサSとの間が遮断される。 [0117] Further, when the supply of electric power to the travel sensor S from the battery 1 via a power MOSFETQA is stopped, is energized in the coil d of the relay RLY1, a common contact C open contact b connected object is the closed contact a of It switched to, between the travel sensor S and the load connection terminal T2 is cut off.

【0118】さらに、第1比較器CPの出力が「L」であり、第2比較器CP′の出力が「H」であることから、マイコン9のCPUには、負荷電源供給制御用IC [0118] Further, the output of the first comparator CP is "L", since the output of the second comparator CP 'is "H", the CPU of the microcomputer 9, the load power supply control IC
5の第2の信号出力端子T6′からの断線判定信号が入力ポート1n2を介して入力されるが、負荷電源供給制御用IC5の第1信号出力端子T6からの短絡判定信号は入力ポートIn1を介して入力されず、したがって、 The second disconnection determination signal from the signal output terminal T6 '5 is input through the input port 1n2, short decision signal from the first signal output terminal T6 of the load power supply control IC5 is an input port In1 not input through, therefore,
このタイミングでは、短絡については異常がなく断線について異常がある旨を示すダイアグデータが生成されて、そのダイアグデータが不揮発性メモリ11に書き込み記憶される。 In this timing, diagnosis data indicating that there is an abnormality for disconnection no abnormality for short is generated, the diagnostic data is written and stored in the nonvolatile memory 11.

【0119】尚、修理や部品交換等によって、バッテリ1から走行センサSへの電力供給路上において生じていたデッドショート(短絡)やレアショート、電流のリーク等、或は、断線を解消した後、リレーRLYによって負荷接続端子T2と走行センサSとの間が遮断されたままだと、見かけ上断線状態が続いていることになってしまうので、不図示の復帰スイッチの操作によりマイコン9のCPUにその旨を通知するか、マイコン9を再起動させる等して、リレーRLY1のコイルdに対する通電の停止により負荷接続端子T2と走行センサSとの間を接続状態に戻した上で、処理を再開させる必要がある。 [0119] Incidentally, the repair or replacement of parts or the like, a dead short that occurs in the power supply path from the battery 1 to the traveling sensor S (short) and rare short, leakage current or the like, or, after eliminating breakage, If you leave between the travel sensor S and the load connection terminal T2 by the relay RLY is interrupted, because that would have continued apparently disconnected state, its CPU of the microcomputer 9 by the operation of the return switch (not shown) or notifies, and the like to restart the microcomputer 9, after returning between the travel sensor S and the load connection terminal T2 to the connection state by stopping the energization to the coil d of the relay RLY1, and restarts the process There is a need.

【0120】修理や部品交換等によりバッテリ1から走行センサSへの電力供給路上での短絡や断線という類の異常が解消されて、上述したようにしてマイコン9のC [0120] addresses the repair or the replacement of parts or the like of the kind referred to a short circuit or disconnection of the power supply path from the battery 1 to the running sensor S abnormalities, C of the microcomputer 9 as described above
PUによる処理が再開されると、負荷電源供給制御用I When the processing by the PU is restarted, the load power supply control I
C5の信号入力端子T5に接続された駆動回路DRに対する走行センサSの駆動を指示する信号が出力され、これに伴い、負荷電源供給制御用IC5の駆動回路DRからのチャージポンプ出力電圧VPによってパワーMOS C5 signal input signal for instructing driving of the travel sensor S for the connected drive circuit DR to the terminal T5 is output, and with this, the power by the charge pump output voltage VP from the driving circuit DR of the load power supply control IC5 MOS
FETQAや第1及び第2基準MOSFETQB,Q FETQA and the first and second reference MOSFETQb, Q
B′がオン状態となり、パワーMOSFETQAを介してバッテリ1から走行センサSに電力が供給される。 B 'is turned on, electric power is supplied to the traveling sensor S from the battery 1 via a power MOSFETQa.

【0121】そして、負荷電源供給制御用IC5の第1 [0121] The first load power supply control IC5
及び第2の比較器CP,CP′において、正相入力端子に入力される、パワーMOSFETQAのドレイン−ソース間電圧VDSAを分圧した前記(イ)の値と、逆相入力端子に入力される第1及び第2の基準MOSFET In and second comparators CP, CP ', is input to the positive phase input terminal, the drain of the power MOSFETQa - said that dividing the divided source voltage VDSA and value (i) is input to the negative phase input terminal first and second reference MOSFET
QB,QB′のドレイン−ソース間電圧VDSBとの比較が各々行われる。 QB, the drain of the QB '- comparing the source voltage VDSB is performed respectively.

【0122】このタイミングではバッテリ1から走行センサSへの電力供給路上における異常がないので、走行センサSに流れる電流は通常の範囲内になり、したがって、第1及び第2の各比較器CP,CP′の正相入力端子に各々入力される前記(イ)の値が、第1比較器CP [0122] Since there is no abnormality in the power supply path from the battery 1 at this timing to the running sensor S, the current flowing in the running sensor S becomes the normal range, thus, each of the first and second comparators CP, the value of the (i), each of which is input to the inverting input terminal of the CP 'is, first comparator CP
の逆相入力端子に入力される第1基準MOSFETQB First reference MOSFETQB input of the inverting input terminal
のドレイン−ソース間電圧VDSBや、第2比較器C The drain - source voltage VDSB and, second comparator C
P′の逆相入力端子に入力される第2基準MOSFET Second reference MOSFET which is input to the inverting input terminal of the P '
QB′のドレイン−ソース間電圧VDSBを、いずれも下回ることになる。 The drain of the QB '- source voltage VDSB, becomes both below it.

【0123】そのため、第1及び第2の各比較器CP, [0123] Therefore, each of the first and second comparators CP,
CP′の出力は共に「L」となり、これにより、駆動回路DRからパワーMOSFETQAや第1及び第2基準MOSFETQB,QB′のゲートTGに対するチャージポンプ出力電圧VPの印加が継続されて、パワーMO 'Output are "L" of, thereby, the driving circuit DR and power MOSFETQA first and second reference MOSFETQb, QB' CP by applying the charge pump output voltage VP to the gate TG of is continued, power MO
SFETQAや第1及び第2基準MOSFETQB,Q SFETQA and first and second reference MOSFETQb, Q
B′がいずれもオン駆動され続け、したがって、パワーMOSFETQAを介してバッテリ1から走行センサS Both B 'continues to be ON-driven, therefore, the travel sensor S from the battery 1 via a power MOSFETQA
に電力が供給され続けることになる。 So that the power continues to be supplied to.

【0124】また、第1及び第2の各比較器CP,C [0124] The first and second respective comparators CP, C
P′の出力が共に「L」であることから、負荷電源供給制御用IC5の第1及び第2の信号出力端子T6,T Since the output of P 'are both "L", the first and second signal output terminal T6, T load power supply control IC5
6′に入力ポートIn1,In2が各々接続されたマイコン9のCPUには、短絡判定信号や断線判定信号がいずれも入力されず、したがって、このタイミングでは短絡及び断線のいずれについても異常がない旨を示すダイアグデータが生成されて、そのダイアグデータが不揮発性メモリ11に書き込み記憶される。 6 input port In1 to ', In2 in that each connected CPU of the microcomputer 9 is not inputted any short circuit determination signal and disconnection determination signal, therefore, that there is no abnormality in any of the short-circuit and disconnection at this timing is generated diagnosis data indicating, the diagnostic data is written and stored in the nonvolatile memory 11.

【0125】尚、不揮発性メモリ11に書き込み記憶されているダイアグデータは、図3のフローチャートにおいては詳細な処理内容の記載を省略したが、インタフェース13にダイアグテスタ15を接続しこのダイアグテスタ15から読み出し要求をマイコン9のCPUに出力することで、これに呼応してCPUにより不揮発性メモリ11から読み出されてインタフェース13経由でダイアグテスタ15に出力される。 [0125] Incidentally, the diagnosis data which are written and stored in the nonvolatile memory 11 is not described in the detailed processing in the flowchart of FIG. 3, to connect the diagnostic tester 15 to the interface 13 from the diagnostic tester 15 by outputting the read request to the CPU of the microcomputer 9, in response thereto are output to the diag tester 15 via the interface 13 is read from the nonvolatile memory 11 by the CPU.

【0126】以上の説明からも明らかなように、第1実施形態の判定装置では、基準抵抗回路部7のレファレンス抵抗Rr1が、抵抗値が最大電流抵抗値に設定された基準抵抗に相当し、基準抵抗回路部7のレファレンス抵抗Rr2が、抵抗値が最小電流抵抗値に設定された基準抵抗に相当している。 [0126] As is clear from the above description, the determination device of the first embodiment, reference resistor Rr1 of the reference resistor circuit 7, the resistance value corresponds to a reference resistance which is set to the maximum current resistance value, reference resistor Rr2 of the reference resistor circuit 7, the resistance value corresponds to the reference resistor that is set to the minimum current resistance value.

【0127】また、第1実施形態の判定装置では、基準抵抗回路部7のレファレンス抵抗Rr1と負荷電源供給制御用IC5の第1基準MOSFETQBとの直列回路が、請求項中の1つの直列回路に相当すると共に、基準抵抗回路部7のレファレンス抵抗Rr2と負荷電源供給制御用IC5の第2基準MOSFETQB′との直列回路が、請求項中の他の1つの直列回路に相当し、これら2つの直列回路によって、請求項中の基準回路部が構成されており、この基準回路部と、負荷電源供給制御用I [0127] Further, the determination device of the first embodiment, a series circuit of a reference resistor Rr1 of the reference resistor circuit portion 7 and the first reference MOSFETQB load power supply control IC5 is, one of the series circuits in the claims with the corresponding series circuit between the second reference MOSFETQb 'the reference resistor Rr2 of the reference resistor circuit 7 load power supply control IC5 is equivalent to another one of the series circuits in the claims, these two series the circuit is configured the reference circuit in claims, and the reference circuit, the load power supply control I
C5のパワーMOSFETQAとによって、請求項中の通電手段が構成されている。 By the C5 power MOSFETQa, energizing means in the claims is constituted.

【0128】さらに、第1実施形態の判定装置では、第1比較器CPが請求項中の短絡判定手段に相当すると共に、第2比較器CP′が請求項中の断線判定手段に相当している。 [0128] Further, in the determination apparatus of the first embodiment, the first comparator CP is equivalent to short-circuit determination means in claims, the second comparator CP 'is equivalent to the disconnection determination means in the claims there.

【0129】このように第1実施形態の判定装置によれば、バッテリ1から走行センサSへの電力供給路上に介設したパワーMOSFETQAに第1及び第2の基準M [0129] According to the determination apparatus of the first embodiment, the first and second reference to the power MOSFETQA which is interposed in the power supply path from the battery 1 to the running sensor S M
OSFETQB,QB′を並列に接続し、走行センサS OSFETQB, connect the QB 'in parallel, the travel sensor S
に流れる通常の電流の最大値と最小値の電流が流れるように抵抗値を設定した2つのレファレンス抵抗Rr1, Normal maximum and minimum two reference resistors current sets the resistance to flow of values ​​Rr1 of current flowing through,
Rr2を第1及び第2の各基準MOSFETQB,Q The Rr2 first and second respective reference MOSFETQb, Q
B′に各々直列接続して、走行センサSに実際に流れる電流に応じたパワーMOSFETQAのドレイン−ソース間電圧と、レファレンス抵抗Rr1,Rr2に流れる走行センサSの通常電流の最大値と最小値に各々等価な電流に応じた、第1及び第2の各基準MOSFETQ And each connected in series with B ', the drain of the power MOSFETQA in accordance with current actually flowing through the travel sensor S - and source voltage, the maximum and minimum values ​​of the normal current travel sensor S that flows through the reference resistor Rr1, Rr2 corresponding to each equivalent current, each of the first and second reference MOSFETQ
B,QB′のドレイン−ソース間電圧とを、第1及び第2の比較器CP,CP′において比較し、その比較結果を基に、バッテリ1から走行センサSへの電力供給路上における短絡や断線の発生の判定を行う構成とした。 B, QB 'drain of - the source voltage, the first and second comparator CP, CP' compared in, based on the comparison result, Ya short in the power supply path from the battery 1 to the running sensor S and configured to perform determination of the occurrence of disconnection.

【0130】このため、特に短絡については、走行センサSに流れる電流が一瞬であっても異常に高くなればそれを検出して短絡であると判定できるので、デッドショートだけでなくレアショートや電流のリークといった、 [0130] For this reason, especially for the short-circuit, the current flowing through the running sensor S can be determined to be a short circuit to detect it if abnormally high even for a moment, rare short and current as well as the dead short such as the leak,
安定継続的な現象でなはい瞬時的な現象についても確実に判定することができる。 It can also be reliably determined for the stable ongoing phenomenon in such Yes instantaneous phenomenon.

【0131】また、第1実施形態の判定装置によれば、 [0131] According to the determination apparatus of the first embodiment,
バッテリ1から走行センサSへの電力供給路における短絡や断線の状態をダイアグデータとして不揮発性メモリ11に書き込み記憶させるようにしているので、レアショートや電流のリークを含めて電力供給路の短絡を、バッテリ1からの電力供給が断たれても消去されない状態で、かつ、ダイアグテスタ15に出力可能な状態で、保持しておくことができる。 Since so as to write stored in the nonvolatile memory 11 the state of short-circuit or disconnection of the power supply path from the battery 1 to the running sensor S as diagnostic data, the short circuit of the power supply path, including the leakage of short circuit or current , while the power supply is not cleared even when cut off from the battery 1, and, in the state capable of outputting the diagnostic tester 15, it can be held.

【0132】尚、上述した第1実施形態においては、図1に示すように、走行センサSに対するバッテリ1からの電力の供給とその停止のみを行う内容の回路を例に取って説明したが、負荷の中には、メータの指針駆動用のモータ(図示せず)やパワーウィンドモータのように、 [0132] In the first embodiment described above, as shown in FIG. 1, the circuit of contents for performing only power supply and its stopping from the battery 1 with respect to the travel sensor S has been described by way of example, Some loads, motors for hand drive of the meter (not shown) or as a power window motor,
状況に応じて通電方向を切り換えなければならないものもある。 Some of which must be switched energization direction depending on the situation.

【0133】そこで、次に、通電方向が切り換わる負荷を対象に通電不良の判定を行う、本発明の第2実施形態に係る判定装置を、図4を参照して説明する。 [0133] Therefore, it is next determined current-carrying failure in the target energization direction is switched load, the determination device according to a second embodiment of the present invention will be described with reference to FIG.

【0134】図4は本発明の第2実施形態に係る判定装置の概略構成を一部ブロックにて示す回路図であり、第2実施形態の判定装置は、不図示のメータにおける指針駆動用の、図4中引用符号3で示すモータに対して、バッテリ1から供給される電力の通電方向を切り換えられるようにするために、次のような構成を採用している。 [0134] Figure 4 is a circuit diagram showing a schematic configuration of a determination device according to a second embodiment of the present invention in some blocks, determining apparatus of the second embodiment, for hand drive in the meter (not shown) , the motor shown in FIG. 4 in reference numerals 3, in order to be switched energization direction of the power supplied from the battery 1, adopts the following configuration.

【0135】即ち、パワーMOSFETQAと一対にもう一つパワーMOSFETQA′を設けると共に、これらパワーMOSFETQA,QA′と対をなす切換用M [0135] That is, 'is provided with the, these power MOSFETQa, QA' another power MOSFETQa the power MOSFETQa pair switching M paired with
OSFETQC,QC′を設け、これらのオンオフ駆動状態を、負荷電源供給制御用IC5の信号入力端子T5 OSFETQC, provided QC ', these on-off driving state, the signal input terminal T5 of the load power supply control IC5
a,T5bに各々接続されたマイコン9のCPUからの、不図示の指針の駆動方向に応じて切り換えて出力される、「L」アクティブの正逆各回転駆動信号によって、マルチプレクサMPX1,MPX2等により切り換えて、モータ3に対するバッテリ1からの電力の供給方向を切り換えるようにしている。 a, from each connected CPU of the microcomputer 9 to T5b, is outputted by switching in accordance with the driving direction of the pointer, not shown, by normal and reverse the rotation drive signal of "L" active, the multiplexer MPX1, MPX2 etc. It switched, so that switch the direction of supplying power from the battery 1 to the motor 3.

【0136】即ち、図4に示す判定装置では、パワーM [0136] That is, in the determination apparatus shown in FIG. 4, the power M
OSFETQA,QA′と切換用MOSFETQC,Q OSFETQA, QA 'and switching MOSFETQC, Q
C′とはいわゆるHブリッジを構成しており、マイコン9のCPUから正逆いずれの回転駆動信号が出力されても、駆動回路DRからパワーMOSFETQA,QA′ C 'constitute a so-called H-bridge and, from the CPU of the microcomputer 9 outputs a positive or reverse rotational drive signal, the power MOSFETQA from the drive circuit DR, QA'
の双方に対して、チャージポンプ出力電圧VPが出力される。 For both, the charge pump output voltage VP is output.

【0137】但し、負荷電源供給制御用IC5の信号入力端子T5aにマイコン9のCPUからの正回転駆動信号が入力されると、この信号入力端子T5aが「L」レベルとなることで、駆動回路DRとパワーMOSFET [0137] However, when the forward rotation drive signal from the CPU of the microcomputer 9 to the signal input terminal T5a of the load power supply control IC5 is input, that the signal input terminal T5a becomes "L" level, the drive circuit DR and power MOSFET
QAのゲートとの間に介設されたマルチプレクサMPX A multiplexer MPX, which is interposed between the gate of the QA
1がオンされる。 1 is turned on.

【0138】また、信号入力端子T5aに正回転駆動信号が入力されると、マイコン9のCPUからの逆回転駆動信号の入力がない信号入力端子T5bは、「H」レベルのままであることから、駆動回路DRとパワーMOS [0138] Further, when the normal rotation drive signal to the signal input terminal T5a is input, since the signal input terminal T5b there is no input of the reverse rotation drive signal from the CPU of the microcomputer 9, it remains "H" level , the drive circuit DR and the power MOS
FETQA′のゲートとの間に介設されたマルチプレクサMPX2がオフされる。 Multiplexer MPX2 which is interposed is turned off between the gate of the FET QA '.

【0139】したがって、負荷電源供給制御用IC5の信号入力端子T5aに正回転駆動信号が入力された際のチャージポンプ出力電圧VPは、パワーMOSFETQ [0139] Thus, the charge pump output voltage VP when forward rotation drive signal is input to the signal input terminal T5a of the load power supply control IC5 is power MOSFETQ
A′のゲートに対してはマルチプレクサMPX2により遮断されて印加されず、パワーMOSFETQAのゲートに対してのみマルチプレクサMPX1を介して印加される。 For gate of A 'is not applied is blocked by the multiplexer MPX2, it is applied only through the multiplexer MPX1 to the gate of the power MOSFETQa.

【0140】また、これと連動して、「L」レベルとなった信号入力端子T5aの電位が反転回路INV1により反転されて、この反転回路INV1にゲートが接続された切換用MOSFETQC′がオン駆動されると共に、「H」レベルとなった信号入力端子T5bの電位が反転回路INV2により反転されて、この反転回路IN [0140] Also, in conjunction with this, the potential of the signal input terminal T5a became "L" level is inverted by the inverting circuit INV1, switching MOSFETQC 'whose gate is connected to the inverting circuit INV1 is ON-driven with the potential of the signal input terminal T5b became "H" level is inverted by the inversion circuit INV2, the inverter circuit iN
V2にゲートが接続された切換用MOSFETQCがオフ駆動される。 Switching MOSFETQC whose gate is connected to V2 is turned off driven.

【0141】このため、負荷電源供給制御用IC5の信号入力端子T5aにマイコン9のCPUからの正回転駆動信号が入力された場合には、バッテリ1→パワーMO [0141] Therefore, when the forward rotation drive signal from the CPU of the microcomputer 9 to the signal input terminal T5a of the load power supply control IC5 is input, the battery 1 → power MO
SFETQA→モータ3→切換用MOSFETQC′という経路で、バッテリ1からの電力がモータ3に供給されて、モータ3が正方向回転駆動される。 SFETQA → motor 3 → a path of switching MOSFETQC ', power from the battery 1 is supplied to the motor 3, the motor 3 is driven forward rotation.

【0142】一方、負荷電源供給制御用IC5の信号入力端子T5bにマイコン9のCPUからの逆回転駆動信号が入力されると、この信号入力端子T5bがない「L」レベルとなることで、駆動回路DRとパワーMO [0142] On the other hand, when the reverse rotation drive signal from the CPU of the microcomputer 9 to the signal input terminal T5b of the load power supply control IC5 is input, that the absence of this signal input terminal T5b "L" level, the drive circuit DR and power MO
SFETQA′のゲートとの間に介設されたマルチプレクサMPX2がオンされる。 Multiplexer MPX2 which is interposed between the gate of SFETQA 'is turned on.

【0143】また、信号入力端子T5bに逆回転駆動信号が入力されると、マイコン9のCPUからの正回転駆動信号の入力がない信号入力端子T5aは、「H」レベルのままであることから、駆動回路DRとパワーMOS [0143] Further, when the reverse rotation drive signal to the signal input terminal T5b is input, since the signal input terminal T5a there is no input of the forward rotation drive signal from the CPU of the microcomputer 9, it remains "H" level , the drive circuit DR and the power MOS
FETQAのゲートとの間に介設されたマルチプレクサMPX1がオフされる。 Multiplexer MPX1 which is interposed is turned off between the gate of the FET QA.

【0144】したがって、負荷電源供給制御用IC5の信号入力端子T5bに逆回転駆動信号が入力された際のチャージポンプ出力電圧VPは、パワーMOSFETQ [0144] Thus, the charge pump output voltage VP when reverse rotational drive signal is input to the signal input terminal T5b of the load power supply control IC5 is power MOSFETQ
Aのゲートに対してはマルチプレクサMPX1により遮断されて印加されず、パワーMOSFETQA′のゲートに対してのみマルチプレクサMPX2を介して印加される。 For gate of A is not applied is blocked by the multiplexer MPX1, it is applied only through the multiplexer MPX2 to the gate of the power MOSFETQa '.

【0145】また、これと連動して、「L」レベルとなった信号入力端子T5bの電位が反転回路INV2により反転されて、この反転回路INV2にゲートが接続された切換用MOSFETQCがオン駆動されると共に、 [0145] Also, in conjunction with this, the potential of the signal input terminal T5b became "L" level is inverted by the inversion circuit INV2, switching MOSFETQC whose gate is connected to the inverting circuit INV2 is ON-driven Rutotomoni,
「H」レベルとなった信号入力端子T5aの電位が反転回路INV1により反転されて、この反転回路INV1 It is inverted by the signal input terminal T5a of the potential inversion circuit INV1 which becomes "H" level, the inverting circuit INV1
にゲートが接続された切換用MOSFETQC′がオフ駆動される。 Switching gate connected MOSFETQC 'is turned off driven.

【0146】このため、負荷電源供給制御用IC5の信号入力端子T5bにマイコン9のCPUからの逆回転駆動信号が入力された場合には、バッテリ1→パワーMO [0146] Therefore, when the reverse rotation drive signal from the CPU of the microcomputer 9 to the signal input terminal T5b of the load power supply control IC5 is input, the battery 1 → power MO
SFETQA′→モータ3→切換用MOSFETQCという経路で、バッテリ1からの電力がモータ3に供給されて、モータ3が窓閉方向に回転駆動される。 A path of SFETQA '→ motor 3 → switching MOSFETQC, power from the battery 1 is supplied to the motor 3, the motor 3 is rotated in the window closing direction.

【0147】尚、比較器CPの正相入力端子にはパワーMOSFETQAのドレインとパワーMOSFETQ [0147] Incidentally, the drain of the power MOSFETQA to the positive phase input terminal of the comparator CP and the power MOSFETQ
A′のドレインとが共に接続され、しかも、基準MOS And the drain of A 'are connected together, moreover, the reference MOS
FETQBのソース−ドレイン間には、負荷電源供給制御用IC5の信号入力端子T5aにマイコン9のCPU FETQB source - between the drain, CPU of the microcomputer 9 to the signal input terminal T5a of the load power supply control IC5
からの正回転駆動信号が入力された場合には、パワーM When the forward rotation drive signal is inputted from a power M
OSFETQAのソース−ドレイン間に流れる電流と等価な電流が流れ、かつ、負荷電源供給制御用IC5の信号入力端子T5bにマイコン9のCPUからの逆回転駆動信号が入力された場合には、パワーMOSFETQ OSFETQA source - drain current equivalent to the current flowing through flows between, and, if the reverse rotation drive signal from the CPU of the microcomputer 9 to the signal input terminal T5b of the load power supply control IC5 is input, power MOSFETQ
A′のソース−ドレイン間に流れる電流と等価な電流が流れるため、正回転駆動信号及び逆回転駆動信号のいずれの出力時においても、基準抵抗回路部7の抵抗値によって設定されるモータ3に関する短絡や断線の判定と、 The source of the A '- for equivalent and current flowing between the drain current flows in either of the time the output of the normal rotation drive signal and reverse rotation signal, a motor 3 which is set by the resistance of the reference resistor circuit section 7 the determination of the short-circuit or disconnection,
その結果に応じた通電遮断動作とが、第1実施形態のパワーウィンド装置の場合と同様に行われることになる。 Its current interrupting operation and in accordance with the result, will be carried out in the same manner as in the power window device of the first embodiment.

【0148】尚、第1及び第2の各実施形態においては、パワーMOSFETQAのドレイン−ソース間電圧VDSAを分圧した前記(イ)の値と、第1及び第2の基準MOSFETQB,QB′のドレイン−ソース間電圧VDSBとの比較を、負荷電源供給制御用IC5によりアナログ的に行うものとしたが、これらをCPUが行う処理のロジック上でデジタル的に行うように構成してもよい。 [0148] In the first and second embodiments, the power MOSFETQA drain - the value of the pressure obtained by the partial source voltage VDSA (b), first and second reference MOSFETQb, QB 'of drain - a comparison between source voltage VDSB, was assumed to be performed in an analog manner by the load power supply control IC 5, it may be configured them as digitally performed on a processing logic performed by the CPU.

【0149】また、第1及び第2の各実施形態においては、同一チップ上に同一プロセスにより形成するものとした負荷電源供給制御用IC5のパワーMOSFETQ [0149] In the first and second embodiments, the power of the load power supply control IC5 which shall be formed by the same process on the same chip MOSFETQ
Aと第1及び第2の基準MOSFETQB,QB′とは、別個のチップ上に形成してもよいが、上述した第1 A first and second reference MOSFETQb, and QB ', may be formed on a separate chip, the above-described 1
及び第2の各実施形態の判定装置のように、パワーMO And as in the determination apparatus of the second embodiments, the power MO
SFETQAと第1及び第2の基準MOSFETQB, SFETQA first and second reference MOSFETQb,
QB′と同一チップ上に同一プロセスにより形成すれば、パワーMOSFETQAと第1及び第2の基準MO It is formed by the same process on the same chip as the QB ', power MOSFETQA first and second reference MO
SFETQB,QB′との間の温度ドリフト、ICロット間ばらつき、配線インダクタンス/抵抗の影響を除去できるので、有利である。 SFETQB, temperature drift between the QB ', variation among IC lots, since the effect of wiring inductance / resistance can be removed, it is advantageous.

【0150】さらに、第1及び第2の各実施形態においては、レアショートを含む短絡判定の他に、断線判定をも行う構成を例に取って説明したが、断線判定のための構成は省略してもよく、同様に、第1及び第2の各実施形態においては、ダイアグデータを不揮発性メモリ11 [0150] Further, in the first and second embodiments, in addition to the short-circuit determination including short circuit has been described taking a configuration in which also the disconnection determination example, omitted configuration for determining disconnection may be, similarly, in the first and second embodiments, the nonvolatile memory 11 the diagnosis data
に記憶させる構成を設けるものとしたが、この構成も省略してもよい。 Were to be arranged structure to be stored in, it may be omitted also in this configuration.

【0151】但し、断線判定を行う構成を第1及び第2 [0151] However, the configuration in which the disconnection determination first and second
の各実施形態のように設ければ、短絡だけでなく断線をも判定して、電力供給路上における重要な監視項目をほぼカバーできるようになるので、有利であり、また、ダイアグデータを不揮発性メモリ11に記憶させる構成を第1及び第2の各実施形態のように設ければ、既存のダイアグテスタ15を接続して収集させることのできるデータに、電力供給路上における短絡や断線というデータを従来よりも高い精度で提供することができるので、有利である。 By providing the like of the respective embodiments, and also determines the disconnection well short, since it becomes possible to substantially cover an important monitoring items in the power supply path, it is advantageous, also, non-volatile and diagnostic data by providing a structure to be stored in the memory 11 as in the first and second embodiments, the data that can be collected by connecting the existing diagnostic tester 15, the data of short-circuit or disconnection of the power supply path it is possible to provide a higher accuracy than before, it is advantageous.

【0152】そして、不揮発性メモリ11に記憶させるダイアグデータは、第1及び第2の各実施形態のように、直近の過去のものだけでなく、一定の期間や回数分の短絡や断線の判定結果の履歴としてもよい。 [0152] Then, the diagnosis data to be stored in the nonvolatile memory 11, as in the first and second embodiments, not only the most recent past, the determination of a period of time or number of times of short-circuit or disconnection it may be as a result of history.

【0153】また、第1及び第2の各実施形態によれば、パワーMOSFETQAに対してMOSFET数比(電流比)の小さい第1及び第2の基準MOSFETQ [0153] Further, according to the first and second embodiments, MOSFET ratio to the power MOSFETQa (current ratio) small first and second reference MOSFETQ
B,QB′を用いて基準回路を構成したので、回路を小型にして小さなチップ専有面積で要求機能を実現することができる。 B, so to constitute a reference circuit with QB ', it is possible to realize the required functions in a small chip area occupied by the circuit in size.

【0154】そして、第1及び第2の各実施形態においては、車両の電力供給路における短絡や断線の判定を行う場合を例に取って説明したが、本発明の通電不良判定装置は、車両以外の電気製晶等においても広く適用可能であることはいうまでもない。 [0154] Then, in the first and second embodiments have been described taking an example in which a determination of a short circuit or disconnection of the power supply path of the vehicle, the current-carrying failure determination device of the present invention, the vehicle broadly it is needless to say applicable in an electric steel crystal other than the.

【0155】 [0155]

【発明の効果】以上説明したように請求項1に記載した本発明の通電不良判定装置によれば、電源に通電手段を介して接続された負荷の通電不良を判定する装置であって、前記通電手段が、前記電源と前記負荷との間に直列に接続され、該負荷の前記電源に対する接続をオン、オフするパワーMOSFETと、該パワーMOSFET及び前記負荷の直列回路と並列に接続された基準回路部とを備えており、前記基準回路部が、前記パワーMOSF According to the current-carrying failure determination device of the present invention as set forth in claim 1 as described in the foregoing, an apparatus for determining the current-carrying failure of the load connected via a current supply means to the power source, the energizing means is connected in series between the power source and the load, the on the connection to the power supply of the load off the power MOSFET to, the power MOSFET and the series circuit connected in parallel with the reference load and a circuit portion, the reference circuit section, the power MOSF
ETと等価な基準MOSFET及び基準抵抗の直列回路を有しており、前記基準抵抗の抵抗値が、前記負荷に通常流れる電流の最大値と等価な基準電流が前記基準MO Has a series circuit of ET equivalent reference MOSFET and the reference resistor, the resistance value of the reference resistor, the maximum value of the normal current flows to the load equivalent reference current to the reference MO
SFETのドレイン−ソース間に流れる最大電流抵抗値に設定されており、前記パワーMOSFETドレイン− Drain of SFET - is set to the maximum current resistance value flowing between the source, the power MOSFET drain -
ソース間電圧と前記基準MOSFETのドレイン−ソース間電圧との差を基に、前記通電手段及び前記負荷における短絡状態を判定する短絡判定手段をさらに備え、前記短絡判定手段が、前記通電手段及び前記負荷における短絡状態の判定結果に応じた内容の判定信号を出力する構成とした。 Source voltage and the drain of the reference MOSFET - based on the difference between the voltage between the source, the energizing means and further comprising a short-circuit determining means for determining a short-circuit state in said load, said short-circuit determination unit, said energizing means and said configured to output a determination signal of the content according to the determination result of the short circuit condition in the load.

【0156】このため、たとえレアショートのような瞬時的なものであっても通電手段における短絡を、通電不良として確実に高精度で判定することができ、しかも、 [0156] Therefore, even a short circuit in the conductive member, can be determined reliably with high accuracy as the current-carrying failure there is even instantaneous like layer short, moreover,
パワーMOSFETドレイン−ソース間電圧と基準MO Power MOSFET drain - source voltage and the reference MO
SFETのドレイン−ソース間電圧との差を基に、短絡に関する通電不良をパワーMOSFETのドレイン−ソース間電圧と、このパワーMOSFETに等価な基準M Drain of SFET - based on the difference between the voltage between the source and drain of the power MOSFET the electrification failure regarding short - and source voltage, equivalent reference M to the power MOSFET
OSFETのドレイン−ソース間電圧とにより差動的に判定することから、同相誤差要因を排除して短絡に関する通電不良の判定精度を向上させることができる。 Drain of OSFET - from be determined by the voltage between the source differentially, thereby improving the determination accuracy of the current-carrying failure regarding short circuit eliminates phase error factor.

【0157】また、請求項2に記載した本発明の通電不良判定装置によれば、請求項1に記載した本発明の通電不良判定装置において、前記基準回路部が前記基準MO [0157] Further, according to the current-carrying failure determination device of the present invention as set forth in claim 2, in the current-carrying failure determination device of the present invention as set forth in claim 1, wherein the reference circuit is the reference MO
SFET及び前記基準抵抗の直列回路を複数有しており、該複数の直列回路のうち1つの直列回路における前記基準抵抗の抵抗値が前記最大電流抵抗値に設定されており、前記複数の直列回路のうち他の1つの直列回路における前記基準抵抗の抵抗値が、前記負荷に通常流れる電流の最小値と等価な基準電流が、前記他の1つの直列回路における前記基準MOSFETのドレイン−ソース間に流れる最小電流抵抗値に設定されており、前記短絡判定手段が、前記パワーMOSFETドレイン−ソース間電圧と前記1つの直列回路における前記基準MOSF SFET and has a plurality of series circuits of said reference resistor, is set resistance value of the reference resistor in one series circuit of the series circuit of said plurality of said maximum current resistance value, the plurality of series circuits the resistance of the reference resistor in the other one of the series circuit of the can, the minimum value equivalent to the reference current in normal current flows to the load, the drain of the reference MOSFET in the other one of the series circuit - between the source is set to the minimum current resistance value flowing, the short determination means, the power MOSFET drain - the reference MOSF in source voltage and said one series circuit
ETのドレイン−ソース間電圧との差を基に、前記通電手段及び前記負荷における短絡状態を判定し、前記パワーMOSFETドレイン−ソース間電圧と前記他の1つの直列回路における前記基準MOSFETのドレイン− Drain of ET - based on the difference between the source voltage, the determined short circuit condition in the conductive member and the load, the power MOSFET drain - of the reference MOSFET in the voltage and the other one of the series circuit between the source and the drain -
ソース間電圧との差を基に、前記通電手段及び前記負荷における断線状態を判定する断線判定手段をさらに備え、該断線判定手段が、前記通電手段及び前記負荷における断線状態の判定結果に応じた内容の判定信号を出力する構成とした。 Based on the difference between the source voltage, further comprising a disconnection determination means for determining a disconnection state in the energizing means and the load, the cross line determination means, according to the determination result of the disconnection state in the energizing means and the load configured to output the content determination signal.

【0158】このため、短絡だけでなく断線についても通電手段における通電不良として確実に高精度で判定でき、しかも、断線に関する通電不良をパワーMOSFE [0158] Therefore, also determined by reliably accurate as current-carrying failure in energizing means for breaking not only a short circuit, moreover, the power failure power regarding disconnection MOSFE
Tのドレイン−ソース間電圧と、このパワーMOSFE Drain of T - and the voltage between the source, the power MOSFE
Tに等価な基準MOSFETのドレイン−ソース間電圧とにより差動的に判定することから、同相誤差要因を排除して断線に関する通電不良の判定精度を向上させることができる。 The drain of the equivalent standard MOSFET to on T - be determined by the voltage between the source differentially, thereby improving the determination accuracy of the current-carrying failure regarding disconnection by eliminating the common-mode error sources.

【0159】さらに、請求項3に記載した本発明の通電不良判定装置によれば、請求項1又は2に記載した本発明の通電不良判定装置において、出力された前記判定信号の内容を表す判定データを生成する判定内容データ生成手段と、該判定内容データ生成手段により生成された前記判定データを不揮発性記憶手段に読み出し可能に記憶させる判定内容データ記憶実行手段とをさらに備える構成とした。 [0159] In addition, the determination according to the current-carrying failure determination device of the present invention as set forth in claim 3, which represents the current-carrying failure determination device of the present invention as set forth in claim 1 or 2, the contents of the output the determination signal and determining the content data generating means for generating data, and further comprising configure the determination content data storage execution unit readably stores in a nonvolatile storage means said determined data produced by the determination content data generating means.

【0160】このため、通電手段の通電不良に関する判定データを外部から読み出し可能に保持し、かつ、電力の供給が断たれても判定データを消さずに残しておくことができる。 [0160] Therefore, the decision data regarding current-carrying failure in energizing means held externally can read out, and can be cut off the supply of power to leave without erasing the determination data.

【0161】また、請求項4に記載した本発明の通電不良判定装置によれば、請求項1、2又は3に記載した本発明の通電不良判定装置において、前記基準MOSFE [0161] Further, according to the current-carrying failure determination device of the present invention as set forth in claim 4, in the current-carrying failure determination device of the present invention as set forth in claim 1, 2 or 3, wherein the reference MOSFE
Tが前記パワーMOSFETを構成するMOSFETよりも少ない数のMOSFETにより構成されており、前記基準抵抗の抵抗値が、前記負荷の抵抗値×(前記パワーMOSFETを構成するMOSFETの数/前記基準MOSFETを構成するMOSFETの数)に設定されている構成とした。 T is constituted by a smaller number of MOSFET than MOSFET constituting the power MOSFET, the resistance value of the reference resistance, the number / the reference MOSFET resistance value × of the load (MOSFET constituting the power MOSFET It has a configuration that is set to the number of MOSFET) constituting.

【0162】このため、基準MOSFETを構成するM [0162] M forming this reason, the standard MOSFET
OSFETの数をパワーMOSFETを構成するMOS MOS that make up the power MOSFET the number of OSFET
FETの数よりも少なくすることができるので、基準回路部の回路規模を小型化することができる。 It is possible to less than the number of FET, the circuit scale of the reference circuit can be miniaturized.

【0163】さらに、請求項5に記載した本発明の通電不良判定装置によれば、請求項1、2、3又は4に記載した本発明の通電不良判定装置において、前記基準MO [0163] Further, according to the current-carrying failure determination device of the present invention as set forth in claim 5, in current-carrying failure determination device of the present invention as set forth in claim 1, 2, 3 or 4, wherein the reference MO
SFETが前記パワーMOSFETと同一チップ内に形成されている構成としたので、温度ドリフトやロット間ばらつきといった個体間誤差の影響を減らしたり除去することができる。 Since SFET has a configuration that is formed on the power MOSFET and the same chip, it is possible to remove or reduce the effects of inter-individual error such variation between temperature drifts or lot.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の第1実施形態に係る車両の通電不良判定装置の構成を一部ブロックにて示す概略回路図である。 1 is a schematic circuit diagram showing a configuration of a current-carrying failure determination device for a vehicle in some block according to the first embodiment of the present invention.

【図2】図1の負荷電源供給制御用ICの詳細回路図である。 2 is a detailed circuit diagram of a load power supply control IC of FIG.

【図3】図1のマイクロコンピュータのROMに格納された制御プログラムに従いCPUが行う処理を示すフローチャートである。 Is a flowchart illustrating a CPU performs processing in accordance with Figure 3 Figure 1 of the microcomputer ROM in the control program stored in.

【図4】本発明の第2実施形態に係る車両の通電不良判定装置の構成を一部ブロックにて示す概略回路図である。 The arrangement of Figure 4 the current-carrying failure determination device for a vehicle according to a second embodiment of the present invention is a schematic circuit diagram showing in some blocks.

【図5】従来例に係る短絡及び断線検出装置の一例を示す回路図である。 5 is a circuit diagram showing an example of a short-circuit and disconnection detection device according to the related art.

【符号の説明】 DESCRIPTION OF SYMBOLS

1 バッテリ(電源) 3 モータ(負荷) 5 負荷電源供給制御用IC 9 マイクロコンピュータ(判定内容データ生成手段、 1 battery (power supply) 3 Motor (load) 5 Load Power supply control IC 9 microcomputer (judging contents data generating means,
判定内容データ記憶実行手段) 11 不揮発性メモリ(不揮発性記憶手段) CP 比較器(短絡判定手段) CP′ 比較器(断線判定手段) DSW ダミースイッチ(常開接点、基準抵抗部) DR 駆動回路(ゲート電圧制御手段) QA パワーMOSFET(通電手段) QB 第1基準MOSFET(通電手段、基準回路部) QB′ 第2基準MOSFET(通電手段、基準回路部) Rr1,Rr2 レファレンス抵抗(基準抵抗、基準回路部) S 走行センサ(負荷) Determination content data storing execution means) 11 non-volatile memory (non-volatile memory means) CP comparator (short judging means) CP 'comparator (disconnection determination means) DSW dummy switch (normally open contact, the reference resistance section) DR driver circuit ( gate voltage control means) QA power MOSFET (power unit) QB first reference MOSFET (energizing means, reference circuit) QB 'second reference MOSFET (energizing means, reference circuit) Rr1, Rr2 reference resistor (reference resistor, the reference circuit part) S travel sensor (load)

フロントページの続き (51)Int.Cl. 7識別記号 FI テーマコート゛(参考) H03K 17/08 H03K 17/08 C Fターム(参考) 2G014 AA02 AA03 AA16 AB07 AB20 AB24 AB38 AC19 2G035 AA11 AA12 AB03 AC15 AD02 AD03 AD04 AD10 AD13 AD23 AD26 AD28 AD44 5G004 AA04 AB02 BA03 BA04 BA05 DA02 DA04 DC14 EA01 GA02 5J055 AX31 AX36 BX16 CX28 DX13 DX15 DX17 DX22 DX53 DX54 DX60 DX73 EX04 EX06 EX11 EX23 EY01 EY03 EY05 EY12 EY13 EZ04 EZ07 EZ10 EZ13 EZ29 EZ30 EZ39 EZ42 EZ55 EZ57 FX05 FX07 FX38 GX01 GX03 Of the front page Continued (51) Int.Cl. 7 identification mark FI theme Court Bu (Reference) H03K 17/08 H03K 17/08 C F-term (reference) 2G014 AA02 AA03 AA16 AB07 AB20 AB24 AB38 AC19 2G035 AA11 AA12 AB03 AC15 AD02 AD03 AD04 AD10 AD13 AD23 AD26 AD28 AD44 5G004 AA04 AB02 BA03 BA04 BA05 DA02 DA04 DC14 EA01 GA02 5J055 AX31 AX36 BX16 CX28 DX13 DX15 DX17 DX22 DX53 DX54 DX60 DX73 EX04 EX06 EX11 EX23 EY01 EY03 EY05 EY12 EY13 EZ04 EZ07 EZ10 EZ13 EZ29 EZ30 EZ39 EZ42 EZ55 EZ57 FX05 FX07 FX38 GX01 GX03

Claims (5)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 電源に通電手段を介して接続された負荷の通電不良を判定する装置であって、 前記通電手段は、前記電源と前記負荷との間に直列に接続され、該負荷の前記電源に対する接続をオン、オフするパワーMOSFETと、該パワーMOSFET及び前記負荷の直列回路と並列に接続された基準回路部とを備えており、 前記基準回路部は、前記パワーMOSFETと等価な基準MOSFET及び基準抵抗の直列回路を有しており、 前記基準抵抗の抵抗値は、前記負荷に通常流れる電流の最大値と等価な基準電流が前記基準MOSFETのドレイン−ソース間に流れる最大電流抵抗値に設定されており、 前記パワーMOSFETドレイン−ソース間電圧と前記基準MOSFETのドレイン−ソース間電圧との差を基に、前記通電手段 1. A device determining current-carrying failure of a load connected power source via the conductive member, the conductive member is connected in series between the power source and the load, the of the load on connection to the power source comprises a power MOSFET is turned off, and a reference circuit connected in parallel with the series circuit of the power MOSFET and the load, the reference circuit, said power MOSFET equivalent reference MOSFET and has a series circuit of the reference resistance, the resistance value of the reference resistor, the drain of the maximum equivalent reference current in normal current flows to the load is the reference MOSFET - the maximum current resistance value flowing between the source is set, the power MOSFET drain - drain-source voltage and the reference MOSFET - based on the difference between the voltage between the source, the energizing means び前記負荷における短絡状態を判定する短絡判定手段をさらに備え、 前記短絡判定手段は、前記通電手段及び前記負荷における短絡状態の判定結果に応じた内容の判定信号を出力する、 ことを特徴とする通電不良判定装置。 Further comprising a short-circuit determining means for determining a short circuit condition in fine the load, the short-circuit determination means outputs a determination signal of the contents according to the determination result of the short-circuit state in said energizing means and said load, characterized in that carrying failure determination device.
  2. 【請求項2】 前記基準回路部は前記基準MOSFET Wherein said reference circuit includes the reference MOSFET
    及び前記基準抵抗の直列回路を複数有しており、該複数の直列回路のうち1つの直列回路における前記基準抵抗の抵抗値は前記最大電流抵抗値に設定されており、前記複数の直列回路のうち他の1つの直列回路における前記基準抵抗の抵抗値は、前記負荷に通常流れる電流の最小値と等価な基準電流が、前記他の1つの直列回路における前記基準MOSFETのドレイン−ソース間に流れる最小電流抵抗値に設定されており、前記短絡判定手段は、前記パワーMOSFETドレイン−ソース間電圧と前記1つの直列回路における前記基準MOSFETのドレイン−ソース間電圧との差を基に、前記通電手段及び前記負荷における短絡状態を判定し、前記パワーMOS And has a plurality of series circuits of the reference resistor, the resistance value of the reference resistor in one series circuit of the series circuit of the plurality of is set to the maximum current resistance value, of the plurality of series circuits the resistance of the reference resistance in among one other series circuit, the minimum value equivalent to the reference current in normal current flows to the load, the drain of the reference MOSFET in the other one of the series circuits - flows between the source It is set to the minimum current resistance value, the short determining means, the power MOSFET drain - the drain of the reference MOSFET in the voltage and the one series circuit between the source - based on the difference between the source voltage, the energizing means and determining a short circuit condition in the load, the power MOS
    FETドレイン−ソース間電圧と前記他の1つの直列回路における前記基準MOSFETのドレイン−ソース間電圧との差を基に、前記通電手段及び前記負荷における断線状態を判定する断線判定手段をさらに備え、該断線判定手段は、前記通電手段及び前記負荷における断線状態の判定結果に応じた内容の判定信号を出力する請求項1記載の通電不良判定装置。 FET drain - the drain of the reference MOSFET source voltage and in the other one of the series circuit - on the basis of the difference between the voltage between the source, further comprising a disconnection determination means for determining a disconnection state in said energizing means and said load, the cross line determining means, the energizing means and the current-carrying failure determination device according to claim 1, wherein outputs a determination signal of the contents according to the determination result of the disconnection state in the load.
  3. 【請求項3】 出力された前記判定信号の内容を表す判定データを生成する判定内容データ生成手段と、該判定内容データ生成手段により生成された前記判定データを不揮発性記憶手段に読み出し可能に記憶させる判定内容データ記憶実行手段とをさらに備える請求項1又は2記載の通電不良判定装置。 Wherein outputted said the determination content data generating means for generating decision data representing the content of the decision signal, the determination content data generated by the generating means and the decision data nonvolatile storage unit readably stores is to determine the contents data storage execution unit and further comprising current-carrying failure determination apparatus according to claim 1 or 2, wherein the.
  4. 【請求項4】 前記基準MOSFETは前記パワーMO Wherein said reference MOSFET has the power MO
    SFETを構成するMOSFETよりも少ない数のMO Fewer than MOSFET constituting the SFET of MO
    SFETにより構成されており、前記基準抵抗の抵抗値は、前記負荷の抵抗値×(前記パワーMOSFETを構成するMOSFETの数/前記基準MOSFETを構成するMOSFETの数)に設定されている請求項1、2 SFET is constituted by the resistance value of the reference resistor, the load resistance value × claim is set to (the number of MOSFET constituting the number / the reference MOSFET of the MOSFET constituting the power MOSFET) 1 , 2
    又は3記載の通電不良判定装置。 Or 3 the current-carrying failure determination device according.
  5. 【請求項5】 前記基準MOSFETは前記パワーMO Wherein said reference MOSFET has the power MO
    SFETと同一チップ内に形成されている請求項1、 Claim 1, which is formed on the SFET and the same chip,
    2、3又は4記載の通電不良判定装置。 2, 3 or 4 carrying failure determination device according.
JP11086633A 1999-02-21 1999-02-21 Judging device for imperfect current application Withdrawn JP2000245054A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11086633A JP2000245054A (en) 1999-02-21 1999-02-21 Judging device for imperfect current application

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11086633A JP2000245054A (en) 1999-02-21 1999-02-21 Judging device for imperfect current application

Publications (1)

Publication Number Publication Date
JP2000245054A true JP2000245054A (en) 2000-09-08

Family

ID=13892440

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11086633A Withdrawn JP2000245054A (en) 1999-02-21 1999-02-21 Judging device for imperfect current application

Country Status (1)

Country Link
JP (1) JP2000245054A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006142908A (en) * 2004-11-17 2006-06-08 Furukawa Electric Co Ltd:The Current consumption reducing method of electronic control unit of car-mounted type, in-vehicle electronic control unit, and control system using it
JP2010228331A (en) * 2009-03-27 2010-10-14 Brother Ind Ltd Image processor
JP2011178320A (en) * 2010-03-02 2011-09-15 Denso Corp Current-carrying control device
JP2013165446A (en) * 2012-02-13 2013-08-22 Sharp Corp High-frequency power amplifier circuit and radio communication apparatus
US8853940B2 (en) 2001-04-23 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Display device with seal member

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8853940B2 (en) 2001-04-23 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Display device with seal member
JP2006142908A (en) * 2004-11-17 2006-06-08 Furukawa Electric Co Ltd:The Current consumption reducing method of electronic control unit of car-mounted type, in-vehicle electronic control unit, and control system using it
JP4615292B2 (en) * 2004-11-17 2011-01-19 古河電気工業株式会社 Current consumption reducing method of the on-vehicle electronic control unit control system using, as well as an electronic control unit and this on-vehicle
JP2010228331A (en) * 2009-03-27 2010-10-14 Brother Ind Ltd Image processor
JP2011178320A (en) * 2010-03-02 2011-09-15 Denso Corp Current-carrying control device
DE102011000994A1 (en) 2010-03-02 2012-03-15 Denso Corporation Power supply control device
US8450882B2 (en) 2010-03-02 2013-05-28 Denso Corporation Energization control apparatus
JP2013165446A (en) * 2012-02-13 2013-08-22 Sharp Corp High-frequency power amplifier circuit and radio communication apparatus

Similar Documents

Publication Publication Date Title
US4885477A (en) Differential amplifier and current sensing circuit including such an amplifier
US4691129A (en) Drive circuit for a power MOSFET with source-side load
KR0162931B1 (en) Power on generator
US5784314A (en) Method for setting the threshold voltage of a reference memory cell
US5767711A (en) Level detection circuit and method
US20030090158A1 (en) System and method for redundant power supply connection
EP1349251A2 (en) Semiconductor switching device with a multi-source power FET having a sense current path allowing a predetermined number of reconnection attempts before shutdown
US5646503A (en) Method for balancing power sources and structure therefor
US5828596A (en) Semiconductor memory device
US6448812B1 (en) Pull up/pull down logic for holding a defined value during power down mode
US20020097071A1 (en) Output buffer with constant switching current
US6788128B2 (en) Overcurrent protection structure of load driving circuit
US7332833B2 (en) Switching circuit for master-slave feeding mode of low voltage power supply
US5999454A (en) Sense amplifier for flash memory
US6819149B2 (en) Gate drive device for reducing a surge voltage and switching loss
KR20040007608A (en) Overcurrent detection and protection apparatus for switching element
KR0119471B1 (en) Bipolar transistor and integrated circuit using cmos transistor
US5760613A (en) Method and corresponding circuit detecting an open load
JP2001111403A (en) System and method for controlling bidirectional switch
US4531068A (en) Bus line precharging tristate driver circuit
JP5202089B2 (en) The method of the H-bridge driving circuit and the h-bridge circuit
US7969206B2 (en) Semiconductor element drive circuit
KR100715567B1 (en) Control apparatus of semiconductor switch
US5493244A (en) Breakdown protection circuit using high voltage detection
US5004970A (en) Device and a process for detecting current flow in a MOS transistor

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060509