JP2000245054A - Judging device for imperfect current application - Google Patents
Judging device for imperfect current applicationInfo
- Publication number
- JP2000245054A JP2000245054A JP11086633A JP8663399A JP2000245054A JP 2000245054 A JP2000245054 A JP 2000245054A JP 11086633 A JP11086633 A JP 11086633A JP 8663399 A JP8663399 A JP 8663399A JP 2000245054 A JP2000245054 A JP 2000245054A
- Authority
- JP
- Japan
- Prior art keywords
- mosfet
- circuit
- load
- drain
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Emergency Protection Circuit Devices (AREA)
- Electronic Switches (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、電源に通電手段を
介して接続された負荷の通電不良を判定する通電不良判
定装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a current-carrying fault judging device for judging a fault in a load connected to a power supply via a current-carrying means.
【0002】[0002]
【従来の技術】車両には各種センサやモータ、アクチュ
エータ、並びに、ディスプレイ等、電動の負荷が多数搭
載されており、これらは一般に、ワイヤハーネスを介し
てバッテリからの電力の供給を受けている。2. Description of the Related Art A vehicle is equipped with a large number of electric loads such as various sensors, motors, actuators, and displays, and these are generally supplied with electric power from a battery via a wire harness.
【0003】これら電動の負荷は、それ自身やワイヤハ
ーネスが断線したりショートすると作動しなくなってし
まうので、車両の正常な機能を確保する上でも、これら
負荷やワイヤハーネスの断線やショートをいち早く検出
することは非常に重要で、そのための装置が従来から多
数提供されている。[0003] Since these electric loads become inoperative when the wire harness itself or the wire harness is disconnected or short-circuited, the disconnection or short-circuit of the load or the wire harness is quickly detected in order to ensure the normal function of the vehicle. It is very important to do so, and many devices for that purpose have been provided.
【0004】図5はそのような負荷やワイヤハーネスの
断線やショートを検出するために用いられている従来装
置の一例を示す回路図であり、この従来装置では、バッ
テリVBからの12V電源を、抵抗R22やコネクタC
N21を介して車両の負荷、ここでは、車両の走行速度
に応じた単位時間当たりのパルス数を有する走行パルス
を出力する走行センサSに、スイッチングトランジスタ
Tr21を介して、所定のサンプリング周期で間欠的に
供給している。FIG. 5 is a circuit diagram showing an example of a conventional device used for detecting such a load or disconnection or short-circuit of a wire harness. In this conventional device, a 12V power supply from a battery VB is used. Resistance R22 and connector C
The load of the vehicle via N21, here, the running sensor S which outputs a running pulse having the number of pulses per unit time according to the running speed of the vehicle, is intermittently output at a predetermined sampling cycle via the switching transistor Tr21. To supply.
【0005】これを詳説すると、車両に搭載されたマイ
クロコンピュータ21が、上述したサンプリング周期の
パルス信号F1を、その出力ポートOut21から抵抗
R23を介してスイッチングトランジスタTr21のベ
ースに印加し、バッテリVBに接続されたスイッチング
トランジスタTr21のコレクタを、パルス信号F1の
周期に合わせて間欠的に、接地されたスイッチングトラ
ンジスタTr21のエミッタに導通させることで、バッ
テリVBからの12V電源を走行センサSに間欠的に供
給している。More specifically, a microcomputer 21 mounted on a vehicle applies a pulse signal F1 of the above-described sampling period from an output port Out21 thereof to a base of a switching transistor Tr21 via a resistor R23, and to a battery VB. By intermittently conducting the collector of the connected switching transistor Tr21 to the emitter of the grounded switching transistor Tr21 in synchronization with the cycle of the pulse signal F1, the 12V power supply from the battery VB is intermittently transmitted to the travel sensor S. Supplying.
【0006】そして、走行センサSやこれとコネクタC
21との間を接続するワイヤハーネスWH21の断線や
ショートを検出するために、この従来装置では、マイク
ロコンピュータ21の入力ポートIn21とスイッチン
グトランジスタTr21のコレクタとの間を、プルアッ
プ抵抗R21により5Vのプルアップ電源Vp21に接
続してプルアップし、プルアップ抵抗R21と抵抗R2
2との間に、降伏電圧が5Vよりも大きく12Vよりも
小さいダイオードD21を、プルアップ抵抗R21から
抵抗R22に向かう方向を順方向とするために、アノー
ドがプルアップ抵抗R21に接続されカソードが抵抗R
22に接続されるように介設している。Then, the traveling sensor S and the traveling sensor S and the connector C
In order to detect a disconnection or short-circuit of the wire harness WH21 connecting between the microcomputer 21 and the input port In21 of the microcomputer 21 and the collector of the switching transistor Tr21, the pull-up resistor R21 sets a voltage of 5 V between the input port In21 and the collector of the switching transistor Tr21. The pull-up resistor R21 and the resistor R2 are connected to a pull-up power supply Vp21 and pulled up.
2, the anode is connected to the pull-up resistor R21 and the cathode is connected to the diode D21 whose breakdown voltage is greater than 5V and smaller than 12V in order to make the direction from the pull-up resistor R21 toward the resistor R22 a forward direction. Resistance R
22 so as to be connected thereto.
【0007】尚、抵抗R23とマイクロコンピュータ2
1の出力ポートOut21との間に介設されたコンデン
サC21は、パルス信号F1中のノイズ成分を除去する
ためのフィルタである。The resistor R23 and the microcomputer 2
The capacitor C21 provided between the first output port Out21 and the output port Out21 is a filter for removing a noise component in the pulse signal F1.
【0008】上述した従来装置では、走行センサSやワ
イヤハーネスWH21が正常であれば、パルス信号F1
が「L」のときには、バッテリVBからの12V電源が
コネクタCN21やワイヤハーネスWH21を介して走
行センサSに供給されるので、マイクロコンピュータ2
1の入力ポートIn21に入力される検出信号F2のレ
ベルは、プルアップ抵抗R21によりプルアップされた
プルアップ電源Vp21の電位に応じた「H」となり、
パルス信号F1が「H」のときには、バッテリVBやプ
ルアップ電源Vp21がスイッチングトランジスタTr
21のコレクターエミッタを介して接地されることから
「L」となる。In the conventional device described above, if the traveling sensor S and the wire harness WH21 are normal, the pulse signal F1
Is "L", the 12V power from the battery VB is supplied to the travel sensor S via the connector CN21 and the wire harness WH21.
The level of the detection signal F2 input to the first input port In21 becomes “H” according to the potential of the pull-up power supply Vp21 pulled up by the pull-up resistor R21,
When the pulse signal F1 is “H”, the battery VB and the pull-up power supply Vp21
Since it is grounded via the collector-emitter 21, it becomes “L”.
【0009】また、上述した従来装置では、走行センサ
SやワイヤハーネスWH21に断線が生じると、パルス
信号F1が「L」のときには、コンデンサC21のアノ
ード側の電位がバッテリVBの電圧に近いほぼ12Vと
なるため、コンデンサC21の降伏電圧との関係で、マ
イクロコンピュータ21の入力ポートIn21に入力さ
れる検出信号F2のレベルはほぼ12Vとなり、パルス
信号F1が「H」のときには、バッテリVBやプルアッ
プ電源Vp21がスイッチングトランジスタTr21の
コレクターエミッタを介して接地されることから「L」
となる。Further, in the above-described conventional apparatus, when the running sensor S and the wire harness WH21 are disconnected, when the pulse signal F1 is "L", the potential on the anode side of the capacitor C21 is approximately 12 V close to the voltage of the battery VB. Therefore, the level of the detection signal F2 input to the input port In21 of the microcomputer 21 becomes approximately 12 V in relation to the breakdown voltage of the capacitor C21, and when the pulse signal F1 is “H”, the battery VB and the pull-up Since the power supply Vp21 is grounded via the collector-emitter of the switching transistor Tr21, "L"
Becomes
【0010】さらに、上述した従来装置では、走行セン
サSやワイヤハーネスWH21にショートが生じると、
パルス信号F1が「L」のときには、走行センサSやワ
イヤハーネスWH21のショート箇所を介してバッテリ
VBやプルアップ電源Vp21がボディーアースされる
ため「L」となり、パルス信号F1が「H」のときに
も、バッテリVBやプルアップ電源Vp21がスイッチ
ングトランジスタTr21のコレクターエミッタを介し
て接地されることから「L」となる。Further, in the above-described conventional device, when a short circuit occurs in the travel sensor S or the wire harness WH21,
When the pulse signal F1 is "L", the battery VB and the pull-up power supply Vp21 are body-grounded via the short-circuit portion of the travel sensor S and the wire harness WH21, so that the pulse signal F1 is "L", and the pulse signal F1 is "H". In addition, since the battery VB and the pull-up power supply Vp21 are grounded via the collector-emitter of the switching transistor Tr21, the voltage becomes "L".
【0011】したがって、従来装置では、パルス信号F
1の「L」,「H」の状態と、検出信号の「L」,
「H」の状態や電位との関係を確認することで、走行セ
ンサSやワイヤハーネスWH21が正常なのか異常なの
か、異常な場合にはそれが断線なのかそれともショート
なのかを、区別して検出することができる。Therefore, in the conventional device, the pulse signal F
1 and “L” and “H” states of the detection signal,
By confirming the relationship between the state of "H" and the potential, the traveling sensor S and the wire harness WH21 are distinguished from each other to determine whether they are normal or abnormal, and if abnormal, whether they are broken or short-circuited. can do.
【0012】[0012]
【発明が解決しようとする課題】しかしながら、上述し
た従来装置では、ワイヤハーネスWH21の芯線が車両
の振動に合わせて小刻みに車体との接触を繰り返す、所
謂レアショートが発生したり、ワイヤハーネスWH21
において電流のリークが発生すると、パルス信号F1が
「L」でスイッチングトランジスタTr21のコレクタ
ーエミッタ間が非導通状態のときに、断線のとき程十分
はにバッテリVBやプルアップ電源Vp21が接地され
ないので、検出信号F2のレベルがプルアップ抵抗R2
1によりプルアップされたプルアップ電源Vp21の電
位に応じた「H」となって、正常と判断されてしまい、
検出することができないという不具合があった。However, in the above-described conventional apparatus, the core wire of the wire harness WH21 repeatedly contacts the vehicle body in small increments in accordance with the vibration of the vehicle.
, When the pulse signal F1 is “L” and the collector-emitter of the switching transistor Tr21 is in a non-conductive state, the battery VB and the pull-up power supply Vp21 are not grounded enough as in the case of disconnection. The level of the detection signal F2 is equal to the pull-up resistance R2.
It becomes "H" according to the potential of the pull-up power supply Vp21 pulled up by 1 and is determined to be normal,
There was a problem that it could not be detected.
【0013】本発明は前記事情に鑑みなされたもので、
本発明の目的は、車両に限らず各種の電源に通電手段を
介して接続された負荷の通電不良を判定するに当たり、
完全な断線やショートでないレアショートや電流のリー
クについても、その発生を通電不良として判定すること
ができる通電不良判定装置を提供することにある。The present invention has been made in view of the above circumstances,
The object of the present invention is not limited to the vehicle, in determining the energization failure of the load connected to the various power supplies through the energizing means,
It is an object of the present invention to provide an energization failure determination device capable of determining occurrence of a rare short or current leak that is not a complete disconnection or short, as an energization failure.
【0014】[0014]
【課題を解決するための手段】前記目的を達成するため
請求項1に記載した本発明の通電不良判定装置は、電源
に通電手段を介して接続された負荷の通電不良を判定す
る装置であって、前記通電手段が、前記電源と前記負荷
との間に直列に接続され、該負荷の前記電源に対する接
続をオン、オフするパワーMOSFETと、該パワーM
OSFET及び前記負荷の直列回路と並列に接続された
基準回路部とを備えており、前記基準回路部が、前記パ
ワーMOSFETと等価な基準MOSFET及び基準抵
抗の直列回路を有しており、前記基準抵抗の抵抗値が、
前記負荷に通常流れる電流の最大値と等価な基準電流が
前記基準MOSFETのドレイン−ソース間に流れる最
大電流抵抗値に設定されており、前記パワーMOSFE
Tドレイン−ソース間電圧と前記基準MOSFETのド
レイン−ソース間電圧との差を基に、前記通電手段及び
前記負荷における短絡状態を判定する短絡判定手段をさ
らに備え、前記短絡判定手段が、前記通電手段及び前記
負荷における短絡状態の判定結果に応じた内容の判定信
号を出力することを特徴とする。According to a first aspect of the present invention, there is provided a power supply failure determining apparatus for determining a power supply failure of a load connected to a power supply via a power supply means. A power MOSFET connected in series between the power supply and the load, for turning on and off the connection of the load to the power supply;
A reference circuit unit connected in parallel with a series circuit of an OSFET and the load, wherein the reference circuit unit includes a series circuit of a reference MOSFET and a reference resistor equivalent to the power MOSFET; If the resistance value of the resistor is
A reference current equivalent to the maximum value of the current normally flowing through the load is set to the maximum current resistance value flowing between the drain and the source of the reference MOSFET, and the power MOSFET
A short-circuit judging means for judging a short-circuit state in the load and the load based on a difference between a T drain-source voltage and a drain-source voltage of the reference MOSFET; And outputting a determination signal having a content corresponding to the determination result of the short circuit state in the means and the load.
【0015】また、請求項2に記載した本発明の通電不
良判定装置は、請求項1に記載した本発明の通電不良判
定装置において、前記基準回路部が前記基準MOSFE
T及び前記基準抵抗の直列回路を複数有しており、該複
数の直列回路のうち1つの直列回路における前記基準抵
抗の抵抗値が前記最大電流抵抗値に設定されており、前
記複数の直列回路のうち他の1つの直列回路における前
記基準抵抗の抵抗値が、前記負荷に通常流れる電流の最
小値と等価な基準電流が、前記他の1つの直列回路にお
ける前記基準MOSFETのドレイン−ソース間に流れ
る最小電流抵抗値に設定されており、前記短絡判定手段
が、前記パワーMOSFETドレインーソース間電圧と
前記1つの直列回路における前記基準MOSFETのド
レインーソース間電圧との差を基に、前記通電手段及び
前記負荷における短絡状態を判定し、前記パワーMOS
FETドレイン−ソース間電圧と前記他の1つの直列回
路における前記基準MOSFETのドレイン−ソース間
電圧との差を基に、前記通電手段及び前記負荷における
断線状態を判定する断線判定手段をさらに備え、該断線
判定手段が、前記通電手段及び前記負荷における断線状
態の判定結果に応じた内容の判定信号を出力するものと
した。According to a second aspect of the present invention, in the first embodiment, the reference circuit section includes the reference MOSFET.
T and a series circuit of the reference resistor, wherein the resistance value of the reference resistor in one of the series circuits is set to the maximum current resistance value, The resistance value of the reference resistor in the other one of the series circuits has a reference current equivalent to the minimum value of the current that normally flows through the load, and the reference current between the drain and the source of the reference MOSFET in the other one of the series circuits. The short-circuit determination means is configured to set the minimum current resistance value to flow, based on the difference between the drain-source voltage of the power MOSFET and the drain-source voltage of the reference MOSFET in the one series circuit. Means and means for determining a short circuit condition in the load,
Disconnection determining means for determining a disconnection state in the energizing means and the load based on a difference between an FET drain-source voltage and a drain-source voltage of the reference MOSFET in the another one of the series circuits, The disconnection determination means outputs a determination signal having a content corresponding to the determination result of the disconnection state in the energizing means and the load.
【0016】さらに、請求項3に記載した本発明の通電
不良判定装置は、請求項1又は2に記載した本発明の通
電不良判定装置において、出力された前記判定信号の内
容を表す判定データを生成する判定内容データ生成手段
と、該判定内容データ生成手段により生成された前記判
定データを不揮発性記憶手段に読み出し可能に記憶させ
る判定内容データ記憶実行手段とをさらに備えるものと
した。According to a third aspect of the present invention, there is provided an energization failure judging device according to the first or second aspect of the present invention, wherein the judging data representing the content of the output judgment signal is transmitted. The apparatus further includes a determination content data generation unit to be generated, and a determination content data storage execution unit that stores the determination data generated by the determination content data generation unit in a non-volatile storage unit in a readable manner.
【0017】また、請求項4に記載した本発明の通電不
良判定装置は、請求項1、2又は3に記載した本発明の
通電不良判定装置において、前記基準MOSFETが前
記パワーMOSFETを構成するMOSFETよりも少
ない数のMOSFETにより構成されており、前記基準
抵抗の抵抗値が、前記負荷の抵抗値×(前記パワーMO
SFETを構成するMOSFETの数/前記基準MOS
FETを構成するMOSFETの数)に設定されている
構成とした。According to a fourth aspect of the present invention, there is provided the power supply failure judging device according to the first, second, or third aspect, wherein the reference MOSFET comprises the power MOSFET. And the resistance value of the reference resistance is equal to the resistance value of the load × (the power MO
Number of MOSFETs constituting SFET / the reference MOS
(The number of MOSFETs constituting the FET).
【0018】請求項5に記載した本発明の通電不良判定
装置は、請求項1、2、3又は4に記載した本発明の通
電不良判定装置において、前記基準MOSFETが前記
パワーMOSFETと同一チップ内に形成されているも
のとした。According to a fifth aspect of the present invention, there is provided a current-carrying fault judging device according to the first, second, third or fourth aspect of the present invention, wherein the reference MOSFET is in the same chip as the power MOSFET. It is assumed that it is formed in.
【0019】請求項1に記載した本発明の通電不良判定
装置によれば、負荷に通常流れる電流の最大値と等価な
基準電流が基準MOSFETと基準抵抗との直列回路に
流れ、一方、パワーMOSFETと負荷との直列回路に
は過電流等によって大きさが変化する電流が流れること
から、パワーMOSFETドレイン−ソース間電圧と基
準MOSFETのドレイン−ソース間電圧との差を用い
て、実際に負荷を流れている電流が負荷に通常流れる電
流の最大値を超えているか否かを基に、通電手段及び負
荷における短絡状態が短絡判定手段により差動的に判定
される。According to the present invention, the reference current equivalent to the maximum value of the current normally flowing to the load flows through the series circuit of the reference MOSFET and the reference resistor, while the power MOSFET Since a current whose magnitude changes due to an overcurrent or the like flows through a series circuit of the load and the load, the load is actually loaded using the difference between the drain-source voltage of the power MOSFET and the drain-source voltage of the reference MOSFET. Based on whether or not the flowing current exceeds the maximum value of the current that normally flows through the load, the short-circuit state of the energizing unit and the load is differentially determined by the short-circuit determining unit.
【0020】また、請求項2に記載した本発明の通電不
良判定装置によれば、請求項1に記載した本発明の通電
不良判定装置において、負荷に通常流れる電流の最小値
と等価な基準電流が、基準回路部を構成する複数の直列
回路のうち他の1つの直列回路の基準MOSFETと基
準抵抗との直列回路に流れ、一方、パワーMOSFET
と負荷との直列回路には断線等によって大きさが変化す
る電流が流れることから、パワーMOSFETドレイン
−ソース間電圧と、複数の直列回路のうち他の1つの直
列回路における基準MOSFETのドレイン−ソース間
電圧との差を用いて、実際に負荷を流れている電流が負
荷に通常流れる電流の最小値を超えているか否かを基
に、通電手段及び負荷における断線状態が断線判定手段
により差動的に判定される。According to a second aspect of the present invention, the reference current equivalent to the minimum value of the normal current flowing through the load is provided in the first aspect of the present invention. Flows into a series circuit of a reference MOSFET and a reference resistor of another series circuit of a plurality of series circuits constituting a reference circuit unit, while a power MOSFET
Since a current whose magnitude changes due to disconnection or the like flows through a series circuit of the power MOSFET and the load, the drain-source voltage of the power MOSFET and the drain-source of the reference MOSFET in another one of the plurality of series circuits are connected. Based on whether the current actually flowing through the load exceeds the minimum value of the current that normally flows through the load, the disconnection state in the energizing means and the load is determined by the disconnection determination means based on whether the current flowing through the load exceeds the minimum value of the current flowing normally through the load. Is determined.
【0021】さらに、請求項3に記載した本発明の通電
不良判定装置によれば、請求項1又は2に記載した本発
明の通電不良判定装置において、短絡判定手段からの判
定信号の内容を表す判定データ、又は、短絡判定手段及
び断線判定手段からの判定信号の内容を表す判定データ
が判定内容データ生成手段により生成され、この判定デ
ータが判定内容データ記憶実行手段によって、電力供給
が断たれても記憶内容が失われない不揮発性記憶手段に
読み出し可能に書き込まれて記憶される。According to a third aspect of the present invention, the content of the determination signal from the short-circuit determining means is represented in the first or second aspect of the present invention. Judgment data or judgment data representing the contents of judgment signals from the short-circuit judging means and the disconnection judging means is generated by the judgment content data generating means, and this judgment data is output by the judgment content data storage executing means when power supply is cut off. The data is also written and readably stored in the non-volatile storage means in which the stored contents are not lost.
【0022】また、請求項4に記載した本発明の通電不
良判定装置によれば、請求項1、2又は3に記載した本
発明の通電不良判定装置において、パワーMOSFET
及び基準MOSFETを各々MOSFETにより構成す
る場合、パワーMOSFETを構成するMOSFETの
数と基準MOSFETを構成するMOSFETの数との
比を負荷の抵抗値に乗じた値に、負荷と等価な値である
基準抵抗の所定値を設定することで、パワーMOSFE
Tを構成するMOSFETの数に対して基準MOSFE
Tを構成するMOSFETの数を少なくしても、基準抵
抗の抵抗値は必ず負荷と等価な値になる。According to a fourth aspect of the present invention, there is provided a power supply failure judging device according to the first, second or third aspect of the present invention,
When each of the reference MOSFET and the reference MOSFET is formed by a MOSFET, a value obtained by multiplying a resistance value of the load by a ratio of the number of the MOSFETs forming the power MOSFET to the number of the MOSFETs forming the reference MOSFET is a reference equivalent to the load. By setting a predetermined value of the resistance, the power MOSFE
The reference MOSFE for the number of MOSFETs constituting T
Even if the number of MOSFETs constituting T is reduced, the resistance value of the reference resistance always becomes a value equivalent to the load.
【0023】さらに、請求項5に記載した本発明の通電
不良判定装置によれば、請求項1、2、3又は4に記載
した本発明の通電不良判定装置において、パワーMOS
FETと基準MOSFETとが同一チップ内に形成され
ていることから、パワーMOSFETと基準MOSFE
Tとを同一プロセスにより形成することになる。According to a fifth aspect of the present invention, there is provided a power supply failure judging device according to the first, second, third or fourth aspect of the present invention.
Since the FET and the reference MOSFET are formed in the same chip, the power MOSFET and the reference MOSFET
T is formed by the same process.
【0024】[0024]
【発明の実施の形態】以下、本発明による通電不良判定
装置の実施形態を図面を参照して説明する。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram showing an embodiment of the present invention.
【0025】図1は本発明の第1実施形態に係る車両の
通電不良判定装置(以下、「判定装置」と略記する。)
の概略構成を一部ブロックにて示す回路図であり、第1
実施形態の判定装置は、図1中引用符号1で示す車両の
バッテリ(電源に相当)と走行センサS(負荷に相当)
との間に介設される負荷電源供給制御用IC5と、この
負荷電源供給制御用IC5に接続される基準抵抗回路部
7と、前記走行センサSからの車両の走行速度に応じた
単位時間当たりのパルス数を有する走行パルスが入力さ
れるマイクロコンピュータ(以下、「マイコン」と略記
する。)9と、このマイコン9に接続される不揮発性メ
モリ(NVM)11と、外部のダイアグテスタ15を接
続するためのインタフェース13とで構成されている。FIG. 1 shows a vehicle power supply failure determination device (hereinafter abbreviated as “determination device”) according to a first embodiment of the present invention.
FIG. 1 is a circuit diagram showing a schematic configuration of a partial block diagram,
The determination device of the embodiment includes a vehicle battery (corresponding to a power supply) and a travel sensor S (corresponding to a load) indicated by reference numeral 1 in FIG.
, A reference power supply circuit 7 connected to the load power supply control IC 5, and a unit time per unit time corresponding to the traveling speed of the vehicle from the travel sensor S. A microcomputer (hereinafter abbreviated as "microcomputer") 9 to which a traveling pulse having the number of pulses is input, a non-volatile memory (NVM) 11 connected to the microcomputer 9, and an external diagnostic tester 15 are connected. And an interface 13 for performing the operations.
【0026】ここで、前記負荷電源供給制御用IC5の
構成とその基本的な動作について説明する。Here, the configuration of the load power supply control IC 5 and its basic operation will be described.
【0027】前記負荷電源供給制御用IC5は、図2の
詳細回路図中に点線で囲んだ部分で示すように、車載の
バッテリからなる直流電源VB(=12V)が接続され
る電源接続端子T1、負荷Lが接続される負荷接続端子
T2、過電流判定値調整用の可変抵抗RVが接続される
調整抵抗接続端子T3、負荷Lと等価な基準抵抗Rrが
接続される基準抵抗接続端子T4、負荷Lの駆動を指示
する外付けスイッチC1が接続される信号入力端子T
5、並びに、マイコン9が接続される信号出力端子T6
の6つの外部接続端子を有している。The load power supply control IC 5 has a power connection terminal T1 to which a DC power supply VB (= 12V) composed of a vehicle-mounted battery is connected, as indicated by a portion surrounded by a dotted line in the detailed circuit diagram of FIG. A load connection terminal T2 to which a load L is connected, an adjustment resistance connection terminal T3 to which a variable resistance RV for adjusting an overcurrent determination value is connected, a reference resistance connection terminal T4 to which a reference resistance Rr equivalent to the load L is connected, A signal input terminal T to which an external switch C1 for instructing driving of the load L is connected.
5, and a signal output terminal T6 to which the microcomputer 9 is connected.
Of the six external connection terminals.
【0028】また、負荷電源供給制御用IC5は、負荷
接続端子T2に接続された負荷Lに対する過電流遮断用
のパワーMOSFETQA、負荷Lの過電流状態を検出
するために用いられる基準回路を基準抵抗Rrと共に構
成する基準MOSFETQB、パワーMOSFETQA
と基準MOSFETQBとのドレイン−ソース間電圧を
比較する比較器CPN並びに、比較器CPの比較結果に
応じてパワーMOSFETQA及び基準MOSFETQ
Bをオン駆動する駆動回路DR等を有している。The load power supply control IC 5 includes a power MOSFET QA for cutting off an overcurrent to the load L connected to the load connection terminal T2, and a reference circuit used for detecting an overcurrent state of the load L. Reference MOSFET QB and power MOSFET QA configured together with Rr
CPN for comparing the voltage between the drain and the source of the reference MOSFET QB and the power MOSFET QA and the reference MOSFET Q according to the comparison result of the comparator CP.
A drive circuit DR for driving B on is provided.
【0029】前記パワーMOSFETQA及び基準MO
SFETQBはいずれも、DMOS(Dobule D
epletion MOS)構造のNチャンネルエンハ
ンスメント型であり、共に複数のMOSFETによって
構成されていて、これらパワーMOSFETQA及び基
準MOSFETQBは、同一のプロセスにて同一チップ
上に作成される。The power MOSFET QA and the reference MO
Each of the SFETs QB is a DMOS (Double D
It is an N-channel enhancement type having an expulsion MOS structure, and is composed of a plurality of MOSFETs. The power MOSFET QA and the reference MOSFET QB are formed on the same chip by the same process.
【0030】パワーMOSFETQAを構成するMOS
FETの数と基準MOSFETQBを構成するMOSF
ETの数とはQA>QBの関係にあり、基準MOSFE
TQBを構成するMOSFETの数を少なくすればする
ほど、基準MOSFETQBのチップ占有面積を小さく
することができることになる。MOS constituting power MOSFET QA
Number of FETs and MOSF that constitutes reference MOSFET QB
The number of ETs has a relationship of QA> QB, and the reference MOSFE
The smaller the number of MOSFETs forming the TQB, the smaller the chip occupation area of the reference MOSFET QB can be.
【0031】尚、以後の説明では例として、パワーMO
SFETQAを構成するMOSFETの数と基準MOS
FETQBを構成するMOSFETの数との比が、Q
A:QB=1000:1であるものとする。In the following description, as an example, the power MO
Number of MOSFETs constituting SFET QA and reference MOS
The ratio of the number of MOSFETs constituting FET QB to Q
A: QB = 1000: 1.
【0032】そして、パワーMOSFETQA及び基準
MOSFETQBのドレインDは、前記電源接続端子T
1を介して直流電源VBに接続されており、パワーMO
SFETQA及び基準MOSFETQBのゲートTGは
抵抗R7,R8を介して駆動回路DRに接続されている
と共に、パワーMOSFETQAのソースSAは前記負
荷接続端子T2を介して負荷Lに接続されており、基準
MOSFETQBのソースSBは前記基準抵抗接続端子
T4を介して基準抵抗Rrに接続されている。The drains D of the power MOSFET QA and the reference MOSFET QB are connected to the power connection terminal T.
1 is connected to the DC power supply VB via the
The gates TG of the SFET QA and the reference MOSFET QB are connected to the drive circuit DR via resistors R7 and R8, and the source SA of the power MOSFET QA is connected to the load L via the load connection terminal T2. The source SB is connected to the reference resistance Rr via the reference resistance connection terminal T4.
【0033】上述したような接続関係により、基準MO
SFETQBと基準抵抗Rrとの直列回路は、パワーM
OSFETQAと負荷Lとの直列回路と等価な前記基準
回路を構成し、かつ、パワーMOSFETQAと負荷L
との直列回路と並列に接続された格好となっている。By the connection relation described above, the reference MO
The series circuit of the SFET QB and the reference resistor Rr has a power M
The reference circuit is equivalent to a series circuit of the OSFET QA and the load L, and the power MOSFET QA and the load L
And connected in parallel with the series circuit.
【0034】そして、パワーMOSFETQA及び基準
MOSFETQBがピンチオフ領域で動作しているとき
には、これらパワーMOSFETQA及び基準MOSF
ETQBはカレントミラーを構成し、パワーMOSFE
TQAのドレイン電流IDQAと基準MOSFETQB
のドレイン電流IDQBとの間には、パワーMOSFE
TQAを構成するMOSFETの数と基準MOSFET
QBを構成するMOSFETの数との比に応じて、ID
QA=1000XIDQBの関係が成り立つ。When the power MOSFET QA and the reference MOSFET QB are operating in the pinch-off region, the power MOSFET QA and the reference MOSFET
ETQB constitutes a current mirror, and a power MOSFE
TQA drain current IDQA and reference MOSFET QB
Between the drain current IDQB and the power MOSFET
Number of MOSFETs constituting TQA and reference MOSFET
Depending on the ratio to the number of MOSFETs constituting QB, ID
The relationship of QA = 1000XIDQB holds.
【0035】したがって、例えばパワーMOSFETQ
Aのドレイン電流IDQA=5A、基準MOSFETQ
Bのドレイン電流IDQB=5mAであるときは、パワ
ーMOSFETQAのドレイン−ソース間電圧VDSA
と基準MOSFETQBのドレイン−ソース間電圧VD
SBとが一致し、かつ、パワーMOSFETQAのゲー
ト−ソース間電圧VTGSAと基準MOSFETQBの
ゲート−ソース間電圧VTGSBとが一致する。Therefore, for example, the power MOSFET Q
A drain current IDQA = 5A, reference MOSFET Q
When the drain current IDB of B is 5 mA, the drain-source voltage VDSA of the power MOSFET QA
And the drain-source voltage VD of the reference MOSFET QB
SB matches, and the gate-source voltage VTGSA of the power MOSFET QA matches the gate-source voltage VTGSB of the reference MOSFET QB.
【0036】尚、基準抵抗Rrは、負荷Lに過電流が流
れているかどうかを判定するための過電流判定値を設定
するためのもので、基準抵抗Rrの抵抗値は、パワーM
OSFETQAのオン駆動時であって負荷Lを5Aの負
荷電流が流れた場合に生じるパワーMOSFETQAの
ドレイン−ソース間電圧VDSAと同じ電圧が、基準M
OSFETQBのオン駆動時にドレイン−ソース間に生
じるような値に設定される。The reference resistance Rr is for setting an overcurrent determination value for determining whether an overcurrent is flowing to the load L. The resistance value of the reference resistance Rr is the power M
The same voltage as the drain-source voltage VDSA of the power MOSFET QA, which is generated when the load current of 5 A flows through the load L when the OSFET QA is turned on, is equal to the reference M
The value is set to a value generated between the drain and the source when the OSFET QB is turned on.
【0037】具体的には、基準MOSFETQBが完全
にONしているときには基準抵抗Rrの両端にほぼ直流
電源VBの電圧が印加されるので、パワーMOSFET
QAのドレイン電流IDQA=5A、基準MOSFET
QBのドレイン電流IDQB=5mAであることから、
基準抵抗Rrの抵抗値はRr=12V/5mA=1.4
KΩに設定される。More specifically, when the reference MOSFET QB is completely turned on, the voltage of the DC power supply VB is substantially applied across the reference resistor Rr.
QA drain current IDQA = 5A, reference MOSFET
Since the drain current IDQB of QB is 5 mA,
The resistance value of the reference resistor Rr is Rr = 12V / 5mA = 1.4.
It is set to KΩ.
【0038】前記比較器CPの正相入力端子には、パワ
ーMOSFETQAのドレイン−ソース間電圧VDSA
が、抵抗R1,R3の並列抵抗と抵抗R2とにより分圧
されて入力され、比較器CPの逆相入力端子には、基準
MOSFETQBのドレイン−ソース間電圧VDSBが
入力されるので、比較器CPの出力は、パワーMOSF
ETQAのドレイン−ソース間電圧VDSAが基準MO
SFETQBのドレイン−ソース間電圧VDSBを上回
れば「H」となり、パワーMOSFETQAのドレイン
−ソース間電圧VDSAが基準MOSFETQBのドレ
イン−ソース間電圧VDSBを下回れば「L」となる。The positive-phase input terminal of the comparator CP has a drain-source voltage VDSA of the power MOSFET QA.
Is divided by the parallel resistance of the resistors R1 and R3 and the resistance R2, and is input. The negative-phase input terminal of the comparator CP receives the drain-source voltage VDSB of the reference MOSFET QB. The output of the power MOSF
ETQA drain-source voltage VDSA is the reference MO
It becomes “H” when the voltage exceeds the drain-source voltage VDSB of the SFET QB, and becomes “L” when the drain-source voltage VDSA of the power MOSFET QA falls below the drain-source voltage VDSB of the reference MOSFET QB.
【0039】また、パワーMOSFETQA及び基準M
OSFETQBがいずれもオフ状態にある場合は、比較
器CPの正相入力端子の入力電位が直流電源VBの電圧
を抵抗R1と抵抗R2とにより分圧した電位となるが、
この電位は、比較器CPの逆相入力端子の入力電位より
も常に高くなるように抵抗R1及び抵抗R2の抵抗値が
設定されているので、パワーMOSFETQA及び基準
MOSFETQBがいずれもオフ状態にある場合、即
ち、外付けスイッチC1の操作がなく負荷Lの駆動を指
示する信号が入力端子T5を介して駆動回路DRに入力
されていない場合には、比較器CPの出力が「H」に固
定される。The power MOSFET QA and the reference M
When all of the OSFETs QB are off, the input potential of the positive-phase input terminal of the comparator CP becomes a potential obtained by dividing the voltage of the DC power supply VB by the resistors R1 and R2.
Since the resistance values of the resistors R1 and R2 are set so that this potential is always higher than the input potential of the negative-phase input terminal of the comparator CP, the case where both the power MOSFET QA and the reference MOSFET QB are in the off state That is, when the external switch C1 is not operated and the signal instructing the driving of the load L is not input to the driving circuit DR via the input terminal T5, the output of the comparator CP is fixed to “H”. You.
【0040】前記駆動回路DRは、直流電源VBの電圧
を昇圧したチャージポンプ出力電圧VP(=VB+10
V)がコレクタに供給されるNPNトランジスタTr1
と、このトランジスタTr1のエミッタにコレクタが接
続されたNPNトランジスタTr2とを有しており、ト
ランジスタTr1のエミッタとトランジスタTr2のコ
レクタとの接続点が、前記抵抗R7,R8を介してパワ
ーMOSFETQA及び基準MOSFETQBのゲート
TGに接続されている。The drive circuit DR has a charge pump output voltage VP (= VB + 10) which is a boosted voltage of the DC power supply VB.
V) is supplied to the collector of the NPN transistor Tr1.
And an NPN transistor Tr2 having a collector connected to the emitter of the transistor Tr1. A connection point between the emitter of the transistor Tr1 and the collector of the transistor Tr2 is connected to the power MOSFET QA and the reference through the resistors R7 and R8. It is connected to the gate TG of the MOSFET QB.
【0041】そして、駆動回路DRは、入力端子T5に
接続された外付けスイッチC1から負荷Lの駆動を指示
する信号が入力されると、トランジスタTr1をオンさ
せると共にトランジスタTr2をオフさせて、チャージ
ポンプ出力電圧VPをパワーMOSFETQA及び基準
MOSFETQBのゲートTGに印加しこれらをオン駆
動させるように構成されている。When a signal for instructing driving of the load L is input from the external switch C1 connected to the input terminal T5, the drive circuit DR turns on the transistor Tr1 and turns off the transistor Tr2 to charge. The pump output voltage VP is applied to the gates TG of the power MOSFET QA and the reference MOSFET QB, and these are turned on.
【0042】一方、駆動回路DRは、外付けスイッチC
1からの信号入力がなくなると、トランジスタTr1を
オフさせると共にトランジスタTr2をオンさせて、パ
ワーMOSFETQA及び基準MOSFETQBのゲー
トTGに対するチャージポンプ出力電圧VPの印加を停
止しこれらをオフ駆動させるように構成されている。On the other hand, the drive circuit DR includes an external switch C
When there is no signal input from No. 1, the transistor Tr1 is turned off and the transistor Tr2 is turned on, the application of the charge pump output voltage VP to the gate TG of the power MOSFET QA and the reference MOSFET QB is stopped, and these are driven off. ing.
【0043】また、駆動回路DRは、比較器CPの出力
が「H」であるときには、外付けスイッチC1から負荷
Lの駆動を指示する信号が入力されていても、トランジ
スタTr1をオフさせると共にトランジスタTr2をオ
ンさせて、パワーMOSFETQA及び基準MOSFE
TQBのゲートTGに対するチャージポンプ出力電圧V
Pの印加を停止しこれらをオフ駆動させるように構成さ
れている。When the output of the comparator CP is "H", the drive circuit DR turns off the transistor Tr1 and turns off the transistor Tr1 even if a signal instructing the drive of the load L is input from the external switch C1. Tr2 is turned on, and the power MOSFET QA and the reference MOSFET
Charge pump output voltage V for gate TG of TQB
It is configured to stop application of P and drive them off.
【0044】尚、抵抗R7,R8の接続点にカソードが
接続され比較器CPの正相入力端子にアノードが接続さ
れたダイオードD1と、抵抗R1,R2の接続点及び比
較器CPの正相入力端子の間に介設された抵抗R5と
は、ヒステリシス回路を構成している。A diode D1 having a cathode connected to a connection point of the resistors R7 and R8 and an anode connected to a positive-phase input terminal of the comparator CP, a connection point of the resistors R1 and R2, and a positive-phase input of the comparator CP. The resistor R5 interposed between the terminals constitutes a hysteresis circuit.
【0045】また、前記抵抗R3と、この抵抗R3にソ
ースが接続されたMOSFETQ2と、このMOSFE
TQ2のゲート及び直流電源VBの電圧以上の電源VB
+5Vの間に介設された抵抗R4、MOSFETQ2の
ゲートにソースが接続されたMOSFETQ1、このM
OSFETQ1のゲートにアノードが接続されたツェナ
ーダイオードZD2、このツェナーダイオードZD2の
カソードとパワーMOSFETQA及び基準MOSFE
TQBのゲートTGとの間に介設された抵抗R6、並び
に、MOSFETQ1のソースーゲート間に介設された
抵抗R9からなる回路は、ピンチオフ領域とオーミック
領域とで、負荷Lに関する過電流判定値を変えるための
ものである。The resistor R3, the MOSFET Q2 having a source connected to the resistor R3, and the MOSFET
Power supply VB equal to or higher than the gate of TQ2 and DC power supply VB
A resistor R4 interposed between + 5V, a MOSFET Q1 having a source connected to the gate of the MOSFET Q2,
A Zener diode ZD2 having an anode connected to the gate of the OSFET Q1, a cathode of the Zener diode ZD2, a power MOSFET QA, and a reference MOSFET.
A circuit including a resistor R6 interposed between the gate TG of the TQB and a resistor R9 interposed between the source and the gate of the MOSFET Q1 changes an overcurrent determination value regarding the load L between the pinch-off region and the ohmic region. It is for.
【0046】次に、上述のように構成された負荷電源供
給制御用IC5の動作(作用)について説明する。Next, the operation (operation) of the load power supply control IC 5 configured as described above will be described.
【0047】(a)ピンチオフ領域での動作 まず、駆動回路DRからゲートTGへのチャージポンプ
出力電圧VPの印加によりパワーMOSFETQAがオ
ン駆動してから、パワーMOSFETQAのドレイン−
ソース間電圧VDSAが飽和するまでの期間は、パワー
MOSFETQAはピンチオフ領域で動作し、このピン
チオフ領域においては、オン駆動後のパワーMOSFE
TQAのドレイン電流IDQAが、回路抵抗で決まる最
終負荷電流値を目指して立ち上がっていく。(A) Operation in the pinch-off region First, the power MOSFET QA is turned on by applying the charge pump output voltage VP from the drive circuit DR to the gate TG, and then the drain of the power MOSFET QA is turned on.
The power MOSFET QA operates in a pinch-off region until the source-to-source voltage VDSA is saturated. In this pinch-off region, the power MOSFET after ON driving is operated.
The drain current IDQA of the TQA rises toward the final load current value determined by the circuit resistance.
【0048】したがって、パワーMOSFETQAのゲ
ート−ソース間電圧VTGSAはドレイン電流IDQA
で決まる値をとり、その値は、パワーMOSFETQA
のドレイン−ソース間電圧VDSAの低下によるパワー
MOSFETQAのゲート−ドレイン間容量CGDのミ
ラー効果によってブレーキをかけられながら、立ち上が
っていく。Therefore, the gate-source voltage VTGSA of the power MOSFET QA is equal to the drain current IDQA.
The value is determined by the power MOSFET QA
Of the power MOSFET QA due to the mirror effect of the gate-drain capacitance CGD caused by the decrease in the drain-source voltage VDSA.
【0049】一方、駆動回路DRからゲートTGへのチ
ャージポンプ出力電圧VPの印加により基準MOSFE
TQBがオン駆動すると、同時にオン駆動したパワーM
OSFETQAのドレイン電流IDQAが5Aに達し、
これに等価な5mAに基準MOSFETQBのドレイン
電流IDQBが達するまでの間は、基準MOSFETQ
Bのゲート−ソース間電圧VTGSBは、パワーMOS
FETQAのゲート−ソース間電圧VTGSAと同じ値
となるように立ち上がっていく。On the other hand, application of charge pump output voltage VP from drive circuit DR to gate TG causes reference MOSFE
When the TQB is turned on, the power M that is turned on at the same time
The drain current IDQA of the OSFET QA reaches 5A,
Until the drain current IDQB of the reference MOSFET QB reaches 5 mA equivalent to this, the reference MOSFET Q
The gate-source voltage VTGSB of B is a power MOS
It rises so as to have the same value as the gate-source voltage VTGSA of the FET QA.
【0050】しかし、基準MOSFETQBのドレイン
電流IDQBが5mAに達した後は、ピンチオフ領域内
においてドレイン電流IDQBが5mAで一定となるた
め、基準MOSFETQBのゲート−ソース間電圧VT
GSBも一定となり、これにより、その後もパワーMO
SFETQAのドレイン電流IDQAの上昇に伴い上昇
するパワーMOSFETQAのゲート−ソース間電圧V
TGSAと、基準MOSFETQBのゲート−ソース間
電圧VTGSBとの関係は、VTGSB<VTGSAと
なる。However, after the drain current IDQB of the reference MOSFET QB reaches 5 mA, the drain current IDQB becomes constant at 5 mA in the pinch-off region.
The GSB is also constant, so that the power MO
The gate-source voltage V of the power MOSFET QA increases with the increase of the drain current IDQA of the SFET QA.
The relationship between TGSA and the gate-source voltage VTGSB of the reference MOSFET QB is VTGSB <VTGSA.
【0051】そして、パワーMOSFETQAのドレイ
ン−ソース間電圧VDSAは、パワーMOSFETQA
のゲート−ソース間電圧VTGSAとパワーMOSFE
TQAのドレイン−ゲート間電圧VTGDとの和(VD
SA=VTGSA+VTGD)であり、基準MOSFE
TQBのドレイン−ソース間電圧VDSBは、基準MO
SFETQBのゲート−ソース間電圧VTGSBと基準
MOSFETQBのドレイン−ゲート間電圧VTGDと
の和(VDSB=VTGSB+VTGD)であることか
ら、VDSA−VDSB=VTGSA−VTGSBとな
る。The drain-source voltage VDSA of the power MOSFET QA is
Gate-source voltage VTGSA and power MOSFET
Sum of TQA and drain-gate voltage VTGD (VD
SA = VTGSA + VTGD), and the reference MOSFE
The drain-source voltage VDSB of TQB is equal to the reference MO
Since the sum of the gate-source voltage VTGSB of the SFET QB and the drain-gate voltage VTGD of the reference MOSFET QB (VDSB = VTGSB + VTGD), VDSA-VDSB = VTGSA-VTGSB.
【0052】ここで、パワーMOSFETQAのゲート
−ソース間電圧VTGSAは、パワーMOSFETQA
のドレイン電流IDQAに対応するものであり、一方、
基準MOSFETQBのゲート−ソース間電圧VTGS
Bは、5mAで一定となる基準MOSFETQBのドレ
イン電流IDQBに対応するもので、しかも、基準MO
SFETQBのドレイン電流IDQB=5mAというの
は、上述したとおりパワーMOSFETQAのドレイン
電流IDQA=5Aに相当する値である。Here, the gate-source voltage VTGSA of the power MOSFET QA is
Corresponding to the drain current IDQA of
Gate-source voltage VTGS of reference MOSFET QB
B corresponds to the drain current IDQB of the reference MOSFET QB which is constant at 5 mA, and the reference MO
The drain current IDQB of the SFET QB = 5 mA is a value corresponding to the drain current IDQA = 5 A of the power MOSFET QA as described above.
【0053】したがって、パワーMOSFETQAのゲ
ート−ソース間電圧VTGSAと基準MOSFETQB
のゲート−ソース間電圧VTGSBとの差(VTGSA
−VTGSB)を見るということは、パワーMOSFE
TQAのドレイン電流IDQAから、5mAで一定とな
る基準MOSFETQBのドレイン電流IDQBに相当
するパワーMOSFETQAのドレイン電流IDQA=
5Aの分を引いた、IDQA−5Aの値を見るというこ
とになる。Therefore, the gate-source voltage VTGSA of the power MOSFET QA and the reference MOSFET QB
(VTGSA) from the gate-source voltage VTGSB of
-VTGSB) means power MOSFE
From the drain current IDQA of the TQA, the drain current IDQA of the power MOSFET QA corresponding to the drain current IDQB of the reference MOSFET QB which becomes constant at 5 mA =
You will see the value of IDQA-5A minus 5A.
【0054】ということは、VTGSA−VTGSBに
等しい、パワーMOSFETQAのドレイン−ゲート間
電圧VTGDと基準MOSFETQBのドレイン−ゲー
ト間電圧VTGDとの差(VDSA−VDSB)を検出
すれば、IDQA−5Aの値が得られることになる。That is, if a difference (VDSA-VDSB) between the drain-gate voltage VTGD of the power MOSFET QA and the drain-gate voltage VTGD of the reference MOSFET QB, which is equal to VTGSA-VTGSB, is detected, the value of IDQA-5A is obtained. Is obtained.
【0055】さて、外付けスイッチC1から入力される
負荷Lの駆動を指示する信号に従って、駆動回路DRが
パワーMOSFETQA及び基準MOSFETQBをオ
ン駆動すると、その直後は、比較器CPの正相入力端子
に入力される、パワーMOSFETQAのドレイン−ソ
ース間電圧VDSAを、抵抗R1,R3の並列抵抗と抵
抗R2とにより分圧した値、即ち、 VDSA×(R1//R3)/{(R1//R3)+R2}…(イ) の値よりも、比較器CPの逆相入力端子に入力される基
準MOSFETQBのドレイン−ソース間電圧VDSB
の方が大きいので、比較器CPの出力は「L」となる。When the drive circuit DR turns on the power MOSFET QA and the reference MOSFET QB in accordance with a signal for instructing driving of the load L input from the external switch C1, immediately thereafter, the drive circuit DR is connected to the positive-phase input terminal of the comparator CP. A value obtained by dividing the input voltage VDSA between the drain and the source of the power MOSFET QA by the parallel resistance of the resistors R1 and R3 and the resistance R2, that is, VDSA × (R1 // R3) / {(R1 // R3) + R2}... (A), the drain-source voltage VDSB of the reference MOSFET QB input to the negative-phase input terminal of the comparator CP.
Is larger, the output of the comparator CP becomes “L”.
【0056】しかし、その後にパワーMOSFETQA
及び基準MOSFETQBがピンチオフ領域で動作する
ようになると、比較器CPの正相入力端子に入力される
前記(イ)の値が次第に大きくなり、やがて、比較器C
Pの逆相入力端子に入力される基準MOSFETQBの
ドレイン−ソース間電圧VDSBを上回るようになっ
て、比較器CPの出力が「L」から「H」に反転する。However, after that, the power MOSFET QA
When the reference MOSFET QB operates in the pinch-off region, the value of (a) inputted to the positive-phase input terminal of the comparator CP gradually increases, and the comparator C
When the voltage exceeds the drain-source voltage VDSB of the reference MOSFET QB input to the negative-phase input terminal of P, the output of the comparator CP is inverted from “L” to “H”.
【0057】比較器CPの出力が「L」から「H」に反
転すると、駆動回路DRがパワーMOSFETQA及び
基準MOSFETQBに対するチャージポンプ出力電圧
VPの印加を停止し、これにより、パワーMOSFET
QA及び基準MOSFETQBがオフ駆動されてそれら
のゲートTGが接地されると、ダイオードD1のカソー
ド側電位は、パワーMOSFETQAのドレイン−ソー
ス間電圧VDSAからツェナーダイオードZD1の順方
向電圧を引いた、(VDSA−0.7)になる。When the output of the comparator CP is inverted from "L" to "H", the drive circuit DR stops applying the charge pump output voltage VP to the power MOSFET QA and the reference MOSFET QB.
When the QA and the reference MOSFET QB are driven off and their gates TG are grounded, the cathode side potential of the diode D1 is obtained by subtracting the forward voltage of the Zener diode ZD1 from the drain-source voltage VDSA of the power MOSFET QA, (VDSA -0.7).
【0058】したがって、パワーMOSFETQA及び
基準MOSFETQBのオフ駆動状態では、直流電源V
Bの通電による電流が、並列抵抗(R1//R3)→抵
抗R5→ダイオードD1の順に流れ、比較器CPの正相
入力端子の電位は、駆動回路DRがパワーMOSFET
QA及び基準MOSFETQBをオン駆動しているとき
よりも低下する。Therefore, when the power MOSFET QA and the reference MOSFET QB are off, the DC power supply V
The current caused by the conduction of B flows in the order of parallel resistance (R1 // R3) → resistance R5 → diode D1, and the potential of the positive-phase input terminal of the comparator CP is determined by the drive circuit DR
It is lower than when the QA and the reference MOSFET QB are driven on.
【0059】そして、パワーMOSFETQA及び基準
MOSFETQBは、比較器CPの正相入力端子の電位
が、パワーMOSFETQAのドレイン−ゲート間電圧
VTGDと基準MOSFETQBのドレイン−ゲート間
電圧VTGDとの差(VDSA−VDSB)に下がるま
で、ダイオードD1及び抵抗R5によるヒステリシス回
路の働きにより駆動回路DRによってオフ駆動され続
け、(VDSA−VDSB)まで比較器CPの正相入力
端子の電位が下がると、比較器CPの出力が「H」から
「L」に反転するのに伴って、駆動回路DRによりオン
駆動される。In the power MOSFET QA and the reference MOSFET QB, the potential of the positive-phase input terminal of the comparator CP is equal to the difference (VDSA-VDSB) between the drain-gate voltage VTGD of the power MOSFET QA and the drain-gate voltage VTGD of the reference MOSFET QB. ) Until the potential of the positive-phase input terminal of the comparator CP decreases to (VDSA-VDSB) until the potential of the comparator CP decreases ((VDSA-VDSB)). Is turned on from the "H" to "L" by the drive circuit DR.
【0060】尚、ダイオードD1及び抵抗R5によるヒ
ステリシス回路は、あくまで一例であり、パワーMOS
FETQA及び基準MOSFETQBの駆動状態の駆動
回路DRによるオンからオフへの変移点と、オフからオ
ンへの変移点との間にヒステリシスを持たせるための回
路構成は、上述したダイオードD1及び抵抗R5による
ヒステリシス回路以外にも種々考えられる。The hysteresis circuit formed by the diode D1 and the resistor R5 is merely an example, and the power MOS
The circuit configuration for providing hysteresis between the transition point from ON to OFF by the drive circuit DR of the drive state of the FET QA and the reference MOSFET QB and the transition point from OFF to ON is based on the diode D1 and the resistor R5 described above. Various other than the hysteresis circuit can be considered.
【0061】ところで、比較器CPの出力が「L」から
「H」に反転するのに伴って、オン駆動されていたパワ
ーMOSFETQAが駆動回路DRによりオフ駆動され
るということは、負荷Lに過電流が流れているのでこれ
を遮断するということであり、駆動回路DRによるパワ
ーMOSFETQAの駆動状態がオンからオフに変移す
る時点の、比較器CPの正相入力端子に入力されるパワ
ーMOSFETQAのドレイン−ソース間電圧VDSA
は、負荷Lの過電流判定の基準となる値ということにな
る。By the way, the fact that the power MOSFET QA, which has been driven on, is turned off by the drive circuit DR as the output of the comparator CP is inverted from “L” to “H” means that the load L is too high. Since the current is flowing, the current is cut off, and the drain of the power MOSFET QA input to the positive-phase input terminal of the comparator CP at the time when the driving state of the power MOSFET QA by the driving circuit DR changes from ON to OFF. −Source voltage VDSA
Is a value serving as a reference for determining the overcurrent of the load L.
【0062】そして、駆動回路DRによるパワーMOS
FETQAの駆動状態がオンからオフに変移する時点
の、パワーMOSFETQAのドレイン−ソース間電圧
VDSAの値を、VDSATHとすると、 VDSATH−VDSB=R2/(R1//R3)×VDSB (VDSB= 5mA時)…(ロ) となる。The power MOS by the drive circuit DR
If the value of the drain-source voltage VDSA of the power MOSFET QA at the time when the driving state of the FET QA changes from on to off is VDSATH, VDSATH-VDSB = R2 / (R1 // R3) × VDSB (when VDSB = 5 mA ) ... (b)
【0063】したがって、負荷Lの過電流判定値は上式
(ロ)で決まることになるが、この判定値を変更する場
合には、過電流判定値調整用の可変抵抗RVを調整抵抗
接続端子T3に適宜接続して、過電流判定値を下方にシ
フトすればよい。Therefore, the overcurrent judgment value of the load L is determined by the above equation (b). When changing this judgment value, the variable resistor RV for adjusting the overcurrent judgment value is connected to the adjustment resistor connection terminal. The overcurrent determination value may be shifted downward by appropriately connecting to T3.
【0064】(b)オーミック領域での動作 駆動回路DRからゲートTGへのチャージポンプ出力電
圧VPの印加によりパワーMOSFETQAがオン駆動
すると、負荷Lに対する直流電源VBからの配線が短絡
等の異常を起こしていない正常な状態では、パワーMO
SFETQAは連続オン状態となるので、パワーMOS
FETQAのゲート−ソース間電圧VTGSA及び基準
MOSFETQBのゲート−ソース間電圧VTGSBは
各々10V近くまで達し、パワーMOSFETQA及び
基準MOSFETQBが共にオーミック領域で動作す
る。(B) Operation in the Ohmic Region When the power MOSFET QA is turned on by applying the charge pump output voltage VP from the drive circuit DR to the gate TG, the wiring from the DC power supply VB to the load L causes an abnormality such as a short circuit. In normal condition, power MO
Since the SFET QA is continuously turned on, the power MOS
The gate-source voltage VTGSA of the FET QA and the gate-source voltage VTGSB of the reference MOSFET QB each reach nearly 10 V, and both the power MOSFET QA and the reference MOSFET QB operate in the ohmic region.
【0065】このオーミック領域での動作中において
は、MOSFETのドレイン−ソース間電圧VDSとド
レイン電流IDとの間には1対1の関係がなくなり、例
えば、パワーMOSFETQA及び基準MOSFETQ
Bが共に株式会社日立製作所製のHAF2001によっ
て構成されている場合には、HAF2001のオン抵抗
RDS(ON)=30mΩ(VDS=10V時)である
ので、パワーMOSFETQAのドレイン−ソース間電
圧VDSAと基準MOSFETQBのドレイン−ソース
間電圧VDSBとは、 VDSA=5A×30mΩ=0.15V)VDSB=I
DQA×30mΩ となる。During the operation in the ohmic region, there is no one-to-one relationship between the drain-source voltage VDS and the drain current ID of the MOSFET. For example, the power MOSFET QA and the reference MOSFET QA
When both B are constituted by HAF2001 manufactured by Hitachi, Ltd., since the ON resistance RDS (ON) of HAF2001 is 30 mΩ (when VDS = 10 V), the drain-source voltage VDSA of the power MOSFET QA and the reference The drain-source voltage VDSB of the MOSFET QB is as follows: VDSA = 5A × 30 mΩ = 0.15V) VDSB = I
DQA × 30 mΩ.
【0066】そして、負荷Lに対する直流電源VBから
の配線の短絡等によって、パワーMOSFETQAのド
レイン電流IDQAが増加すると、パワーMOSFET
QAのドレイン−ソース間電圧VDSAと基準MOSF
ETQBのドレイン−ソース間電圧VDSBとの差、即
ち、 VDSA−VDSB=30mΩ(IDQA−5A)…(ハ) の値が大きくなり、この(ハ)の値が、上式(ロ)で決
まる過電流判定値を超えると、駆動回路DRによってパ
ワーMOSFETQAの駆動状態がオンからオフに変移
される。When the drain current IDQA of the power MOSFET QA increases due to a short circuit of the wiring from the DC power supply VB to the load L, the power MOSFET QA
QA drain-source voltage VDSA and reference MOSF
The difference between the ETQB and the drain-source voltage VDSB, that is, the value of VDSA-VDSB = 30 mΩ (IDQA-5A) (C) increases, and the value of (C) is determined by the above equation (B). If the current determination value is exceeded, the drive state of the power MOSFET QA is changed from on to off by the drive circuit DR.
【0067】すると、駆動状態のオンからオフへの変移
によりパワーMOSFETQAの動作状態がオーミック
領域からピンチオフ領域に移り、このピンチオフ領域に
おいてパワーMOSFETQAがオンオフ動作を繰り返
して、やがては過熱遮断に至る。Then, the operating state of the power MOSFET QA shifts from the ohmic region to the pinch-off region due to the transition of the driving state from on to off, and the power MOSFET QA repeats the on-off operation in this pinch-off region, eventually leading to overheat interruption.
【0068】もっとも、例えば、直流電源VBから負荷
Lに対する配線の間欠的なショート(レアショート)が
原因で、上式(ハ)の値が上式(ロ)で決まる過電流判
定値を超えた場合のように、過熱遮断に至る前に配線の
状態が正常に復帰すれば、パワーMOSFETQAは連
続オンの状態に復帰し、オーミック領域の動作に戻る。However, for example, due to an intermittent short (rare short) from the DC power supply VB to the load L, the value of the above equation (c) exceeds the overcurrent determination value determined by the above equation (b). As in the case, if the state of the wiring returns to normal before the overheat interruption, the power MOSFET QA returns to the continuous ON state and returns to the operation in the ohmic region.
【0069】ところで、上式(ロ)で決まる過電流判定
値を仮に、ピンチオフ領域、オーミック領域とも同一の
値を用いるものとすると、ピンチオフ領域におけるΔ
(VDSA−VDSB)/ΔIDを求めると、上述した
HAF2001の場合、その特性曲線より、 ΔVTGSA/ΔIDQA=80mV/A… であり、 ΔVTGSA=Δ(VDSA−VDSB)×1200pf/(1800pf+ 1200pf)=Δ(VDSA−VDSB)×0.4… である。If it is assumed that the same value is used for the pinch-off region and the ohmic region for the overcurrent determination value determined by the above equation (b), ΔΔ in the pinch-off region
When (VDSA−VDSB) / ΔID is obtained, in the case of the above-mentioned HAF2001, from the characteristic curve, ΔVTGSA / ΔIDQA = 80 mV / A... (VDSA-VDSB) * 0.4 ...
【0070】したがって、上式及びより、ピンチオ
フ領域におけるΔ(VDSA−VDSB)/ΔIDは、 Δ(VDSA−VDSB)/ΔID=200mV/A…(ニ) となり、一方、オーミック領域におけるΔ(VDSA−
VDSB)/ΔIDは上式(ハ)より、 Δ(VDSA−VDSB)/ΔID=30mV/A…(ホ) となる。Therefore, from the above equation and Δ (VDSA−VDSB) / ΔID in the pinch-off region, Δ (VDSA−VDSB) / ΔID = 200 mV / A (d), while Δ (VDSA−) in the ohmic region
From the above equation (C), VDSB) / ΔID becomes Δ (VDSA−VDSB) / ΔID = 30 mV / A (E).
【0071】上式(ニ)及び(ホ)を比較すると分かる
ように、ピンチオフ領域ではオーミック領域より電流感
度が敏感になり、オーミック領域で適切な過電流判定値
でも、ピンチオフ領域では低すぎて過電流と判定しすぎ
る恐れがある。As can be seen by comparing the above equations (d) and (e), the current sensitivity is more sensitive in the pinch-off region than in the ohmic region, and even if the overcurrent determination value is appropriate in the ohmic region, the current sensitivity is too low in the pinch-off region. There is a possibility that the current is determined too much.
【0072】そこで、この負荷電源供給制御用IC5で
は、先に述べたように、抵抗R3,R4,R6,R9、
MOSFETQ1,Q2、及び、ツェナーダイオードZ
D2からなる回路を、ピンチオフ領域とオーミック領域
とで負荷Lに関する過電流判定値を変えるために設けて
おり、この回路では、ピンチオフ領域かオーミック領域
かの判定を、パワーMOSFETQAのゲートーソース
間電圧VTGSAの大きさで行う。Therefore, in the load power supply control IC 5, as described above, the resistors R3, R4, R6, R9,
MOSFET Q1, Q2 and Zener diode Z
A circuit comprising D2 is provided to change the overcurrent determination value related to the load L between the pinch-off region and the ohmic region. In this circuit, the determination as to whether the region is the pinch-off region or the ohmic region is made based on the gate-source voltage VTGSA of the power MOSFET QA. Perform in size.
【0073】詳しくは、ピンチオフ領域におけるパワー
MOSFETQAでは、ドレイン電流IDQAが増える
につれてゲート−ソース間電圧VTGSAが大きくなる
が、直流電源VBから負荷Lに対する配線にデットショ
ートが生じた場合でも、ゲート−ソース間電圧VTGS
Aが5Vを超えることはないので、VTGSA>5Vで
あればオーミック領域にあると判定できる。More specifically, in the power MOSFET QA in the pinch-off region, the gate-source voltage VTGSA increases as the drain current IDQA increases. However, even if a dead short circuit occurs in the wiring from the DC power supply VB to the load L, the gate-source Voltage VTGS
Since A does not exceed 5 V, if VTGSA> 5 V, it can be determined that the current is in the ohmic region.
【0074】ところで、この過電流判定値を変えるため
の回路では、パワーMOSFETQAの駆動状態がオフ
からオンに変移した直後は、MOSFETQ1はオフ、
MOSFETQ2はオンであるが、このMOSFETQ
2をオンさせるためには直流電源VB以上の電源電圧が
必要となるので、電圧が直流電源VBよりも5V高い電
源VB+5VをMOSFETQ2のゲートに接続してい
る。In the circuit for changing the overcurrent determination value, immediately after the drive state of the power MOSFET QA changes from off to on, the MOSFET Q1 is turned off and
Although the MOSFET Q2 is on, this MOSFET Q
In order to turn on the power supply 2, a power supply voltage higher than the DC power supply VB is required. Therefore, a power supply VB + 5 V, which is 5 V higher than the DC power supply VB, is connected to the gate of the MOSFET Q <b> 2.
【0075】また、この回路では、ツェナーダイオード
ZD2のツェナー電圧は、パワーMOSFETQAのゲ
ートーソース間電圧VTGSAに対する閾値である5V
からMOSFETQ1のスレッショルド電圧である1.
6Vを差し引いた5V−1.6Vに設定している。In this circuit, the Zener voltage of the Zener diode ZD2 is 5 V which is a threshold value for the gate-source voltage VTGSA of the power MOSFET QA.
To the threshold voltage of the MOSFET Q1.
It is set to 5V-1.6V after subtracting 6V.
【0076】したがって、この回路では、パワーMOS
FETQAのゲート−ソース間電圧VTGSAが5Vを
超えるとMOSFETQ1がオンし、MOSFETQ2
がオフして、抵抗R2に並列に入った抵抗R3が回路的
に除去され、パワーMOSFETQAのドレイン−ソー
ス間電圧VDSAの圧縮率が小さくなるので、負荷Lに
過電流状態が発生していると判定されるパワーMOSF
ETQA及び基準MOSFETQBのドレイン−ソース
間電圧の差(VDSA−VDSB)がより小さくなる。Therefore, in this circuit, the power MOS
When the gate-source voltage VTGSA of the FET QA exceeds 5 V, the MOSFET Q1 turns on and the MOSFET Q2
Is turned off, the resistor R3 in parallel with the resistor R2 is removed in a circuit manner, and the compression ratio of the drain-source voltage VDSA of the power MOSFET QA decreases, so that an overcurrent state occurs in the load L. Power MOSF to be determined
The difference (VDSA-VDSB) between the drain-source voltage of the ETQA and the reference MOSFET QB becomes smaller.
【0077】この過電流判定値を変えるための回路の存
在により、このような回路が存在しない場合に比べて、
ピンチオフ領域よりもオーミック領域の方が少ない電流
値で過電流と判定されるようになるので、オーミック領
域よりもピンチオフ領域の方が電流感度が敏感になって
も、オーミック領域で適切な過電流判定値を設定するだ
けでピンチオフ領域でも過電流が良好に判定されるよう
になる。The presence of the circuit for changing the overcurrent determination value makes it possible to reduce the overcurrent judgment value as compared with the case where such a circuit does not exist.
Since the overcurrent is determined with a smaller current value in the ohmic region than in the pinch-off region, even if the current sensitivity is more sensitive in the pinch-off region than in the ohmic region, appropriate overcurrent determination in the ohmic region Only by setting the value, the overcurrent can be properly determined even in the pinch-off region.
【0078】但し、上述した過電流判定値を変えるため
の回路は、用いなくてもよい場合があり、その場合とは
最終負荷電流値が大きいときである。However, the above-described circuit for changing the overcurrent determination value may not be used in some cases, that is, when the final load current value is large.
【0079】即ち、最終負荷電流値が小さいと、オン駆
動後のパワーMOSFETQAのドレイン電流IDQA
がピンチオフ領域内で完全に立ち上がってしまうが、最
終負荷電流値が大きいと、オン駆動後のパワーMOSF
ETQAのドレイン電流IDQAがピンチオフ領域内で
は完全には立ち上がりきれずにその途上にあり、したが
って、ピンチオフ領域におけるパワーMOSFETQA
のドレイン電流IDQAの値は、仮にドレイン電流ID
QAの値が一番大きくなるデットショートの場合であっ
ても、MAX40A位に制限される。That is, if the final load current value is small, the drain current IDQA of the power MOSFET QA after ON driving
Completely rises in the pinch-off region, but if the final load current value is large, the power MOSFET
The drain current IDQA of the ETQA does not completely rise in the pinch-off region and is on its way. Therefore, the power MOSFET QA in the pinch-off region
Of the drain current IDQA of the
Even in the case of a dead short where the value of QA is the largest, it is limited to MAX40A.
【0080】つまり、オン駆動後のパワーMOSFET
QAのドレイン電流IDQAは、最終負荷電流値が大き
くなるにつれて、ある一定の勾配をもった電流立ち上が
り曲線に収斂し、最終負荷電流値の差ほどはパワーMO
SFETQAのドレイン−ソース間電圧VDSAの差が
つかなくなるので、ピンチオフ領域の電流感度が大きく
ても、負荷Lに過電流状態が発生していると判定される
パワーMOSFETQA及び基準MOSFETQBのド
レイン−ソース間電圧の差(VDSA−VDSB)が大
きくならず、よって、基準電流Rrの抵抗値の選択次第
では、上記回路を使用しなくても実用可能となる。That is, the power MOSFET after ON driving
As the final load current value increases, the drain current IDQA of the QA converges to a current rising curve having a certain gradient, and the difference in the final load current value indicates the power MOQ.
Since the difference in the voltage VDSA between the drain and the source of the SFET QA cannot be determined, it is determined that an overcurrent state has occurred in the load L even if the current sensitivity in the pinch-off region is large. The voltage difference (VDSA-VDSB) does not increase, and therefore, it becomes practical without using the above circuit, depending on the selection of the resistance value of the reference current Rr.
【0081】以上に構成と基本的動作とを説明した負荷
電源供給制御用IC5は、図1に示す第1実施形態の判
定装置では、第1及び第2の基準MOSFETQB,Q
B′と第1及び第2の基準抵抗接続端子T4,T4′と
を有すると共に、第1及び第2の比較器CP,CP′と
第1及び第2の信号出力端子T6,T6′とを有してい
る。The load power supply control IC 5 having the configuration and the basic operation described above is different from the determination device of the first embodiment shown in FIG. 1 in that the first and second reference MOSFETs QB and Q
B 'and first and second reference resistance connection terminals T4, T4', and first and second comparators CP, CP 'and first and second signal output terminals T6, T6'. Have.
【0082】そして、第1比較器CPの正相入力端子に
は、パワーMOSFETQAのドレイン−ソース間電圧
VDSAが、抵抗R1,R3の並列抵抗と抵抗R2とに
より分圧されて入力されると共に、第1比較器CPの逆
相入力端子には、第1基準MOSFETQBのドレイン
−ソース間電圧VDSBが入力され、第2比較器CP′
の正相入力端子には、パワーMOSFETQAのドレイ
ン−ソース間電圧VDSAが、抵抗R1,R3の並列抵
抗と抵抗R2とにより分圧されて入力されると共に、第
2比較器CP′の逆相入力端子には、第2基準MOSF
ETQBのドレイン−ソース間電圧VDSB′が入力さ
れるThe voltage VDSA between the drain and source of the power MOSFET QA is divided and input to the positive-phase input terminal of the first comparator CP by the parallel resistance of the resistors R1 and R3 and the resistor R2. The drain-source voltage VDSB of the first reference MOSFET QB is input to the negative-phase input terminal of the first comparator CP, and the second comparator CP '
, A drain-source voltage VDSA of the power MOSFET QA is divided by a parallel resistor of the resistors R1 and R3 and the resistor R2, and is inputted to the second comparator CP '. The terminal is connected to the second reference MOSF
Drain-source voltage VDSB 'of ETQB is input.
【0083】また、第1実施形態の判定装置では、電源
接続端子T1にバッテリ1を接続し、負荷接続端子T2
に常閉型のリレーRLY1を介して走行センサSを接続
すると共に、第1及び第2の基準抵抗接続端子T4,T
4′には基準抵抗回路部7が接続され、信号入力端子T
5及び第1及び第2の信号出力端子T6,T6′にはマ
イコン9を接続して用いられる。Further, in the determination device of the first embodiment, the battery 1 is connected to the power connection terminal T1, and the load connection terminal T2
Is connected to a traveling sensor S via a normally closed relay RLY1, and first and second reference resistance connection terminals T4, T4
4 'is connected to a reference resistance circuit section 7, and a signal input terminal T
The microcomputer 9 is connected to the fifth and first and second signal output terminals T6 and T6 '.
【0084】前記リレーRLY1は、バッテリ1から走
行センサSに至る電力供給路を必要に応じて遮断するた
めのもので、通常は共通接点cと閉接点aとが接続さ
れ、コイルdへの通電がなされると、共通接点cが開接
点bに接続される。The relay RLY1 is for interrupting the power supply path from the battery 1 to the travel sensor S as required. Usually, the common contact c and the closed contact a are connected, and the coil d is energized. Is performed, the common contact c is connected to the open contact b.
【0085】前記基準抵抗回路部7は、2つのレファレ
ンス抵抗Rr1,Rr2(抵抗値Rr1>Rr2)を有
しており、レファレンス抵抗Rr1の一端は負荷電源供
給制御用IC5の第1基準抵抗接続端子T4に接続さ
れ、レファレンス抵抗Rr2の一端は負荷電源供給制御
用IC5の第2基準抵抗接続端子T4′に接続されて、
レファレンス抵抗Rr1,Rr2の他端はいずれも接地
されている。The reference resistor circuit section 7 has two reference resistors Rr1 and Rr2 (resistance value Rr1> Rr2), and one end of the reference resistor Rr1 is connected to a first reference resistor connection terminal of the load power supply control IC5. T4, one end of the reference resistor Rr2 is connected to the second reference resistor connection terminal T4 'of the load power supply control IC 5,
The other ends of the reference resistors Rr1 and Rr2 are both grounded.
【0086】そして、レファレンス抵抗Rr1の抵抗値
は、パワーMOSFETQAのオン駆動時であって走行
センサSを流れる電流が通常における最大値となった場
合に生じるパワーMOSFETQAのドレイン−ソース
間電圧VDSAと同じ電圧が、第1基準MOSFETQ
Bのオン駆動時にドレイン−ソース間に生じるような値
に設定される。The resistance value of the reference resistor Rr1 is the same as the drain-source voltage VDSA of the power MOSFET QA which occurs when the power MOSFET QA is turned on and the current flowing through the travel sensor S has a maximum value in normal operation. When the voltage is the first reference MOSFET Q
The value is set to a value generated between the drain and the source when B is turned on.
【0087】また、レファレンス抵抗Rr2の抵抗値
は、パワーMOSFETQAのオン駆動時であって走行
センサSを流れる電流が通常における最小値となった場
合に生じるパワーMOSFETQAのドレイン−ソース
間電圧VDSAと同じ電圧が、第2基準MOSFETQ
B′のオン駆動時にドレイン−ソース間に生じるような
値に設定される。The resistance value of the reference resistor Rr2 is the same as the drain-source voltage VDSA of the power MOSFET QA that occurs when the power MOSFET QA is turned on and the current flowing through the traveling sensor S becomes a normal minimum value. When the voltage is the second reference MOSFET Q
The value is set to a value generated between the drain and the source at the time of driving B 'on.
【0088】したがって、レファレンス抵抗Rr1は走
行センサSの短絡状態を判定するために用いられ、レフ
ァレンス抵抗Rr1は走行センサSの断線状態を判定す
るために用いられる。Therefore, the reference resistance Rr1 is used for determining the short-circuit state of the travel sensor S, and the reference resistance Rr1 is used for determining the disconnection state of the travel sensor S.
【0089】前記マイコン9は、CPU、RAM、及
び、ROMを1チップ上に実装したいわゆるワンチップ
マイコンにより構成されており、このCPUの出力ポー
トOut1には、負荷電源供給制御用IC5の信号入力
端子T5が接続されており、CPUの出力ポートOut
2には、リレーRLY1のコイルdが接続されている。The microcomputer 9 is constituted by a so-called one-chip microcomputer in which a CPU, a RAM, and a ROM are mounted on one chip, and an output port Out1 of the CPU is provided with a signal input of the load power supply control IC5. The terminal T5 is connected to the output port Out of the CPU.
2, the coil d of the relay RLY1 is connected.
【0090】また、CPUの入力ポートIn1,In2
には、負荷電源供給制御用IC5の第1及び第2の信号
出力端子T6,T6′が各々接続されており、CPUの
入力ポートIn3には走行センサSが接続されている。The input ports In1, In2 of the CPU
Are connected to the first and second signal output terminals T6 and T6 'of the load power supply control IC 5, respectively, and the travel sensor S is connected to the input port In3 of the CPU.
【0091】さらに、CPUの入力ポートIn4と出力
ポートOut3には、不揮発性メモリ11が接続されて
おり、CPUの入力ポートIn5と出力ポートOut4
には、ダイアグテスタ15接続用のインタフェース13
が接続されている。Further, a nonvolatile memory 11 is connected to the input port In4 and the output port Out3 of the CPU, and the input port In5 and the output port Out4 of the CPU are connected.
The interface 13 for connecting the diagnostic tester 15
Is connected.
【0092】次に、マイコン9のROMに格納された制
御プログラムに従いCPUが行う処理を、図3のフロー
チャートを参照して説明する。Next, the processing performed by the CPU according to the control program stored in the ROM of the microcomputer 9 will be described with reference to the flowchart of FIG.
【0093】バッテリ1から不図示の暗電流電源を介し
て電力が供給されてマイコン9が起動すると、CPUは
まず、出力ポートOut1,Out2の出力を共に
「L」とすると共に、RAMに設けられた各種フラグエ
リアのフラグを「0」に設定する初期設定を行う(ステ
ップS1)。When power is supplied from the battery 1 via a dark current power supply (not shown) and the microcomputer 9 is started, the CPU first sets both outputs of the output ports Out1 and Out2 to "L" and provides the outputs to the RAM. Initial setting for setting the flags of the various flag areas to "0" is performed (step S1).
【0094】ステップS1の初期設定が済んだならば、
次に、出力ポートOut1の電位を「H」から「L」に
変化させて、パワーMOSFETQAと第1及び第2の
基準MOSFETQB,QB′とのオン駆動を指示する
信号を負荷電源供給制御用IC5の信号入力端子T5に
出力し(ステップS3)、入力ポートIn1の電位が
「H」であるか否かを基に、負荷電源供給制御用IC5
の第1信号出力端子T6からの短絡判定信号が入力され
ているか否かを確認する(ステップS5)。When the initial setting of step S1 is completed,
Next, the potential of the output port Out1 is changed from “H” to “L”, and a signal for instructing ON of the power MOSFET QA and the first and second reference MOSFETs QB and QB ′ is sent to the load power supply control IC 5. (Step S3), and based on whether the potential of the input port In1 is “H” or not, the load power supply control IC 5
It is confirmed whether or not the short-circuit determination signal is input from the first signal output terminal T6 (step S5).
【0095】短絡判定信号が入力されていない場合は
(ステップS5でN)、後述するステップS11に進
み、入力されている場合は(ステップS5でY)、出力
ポートOut1の電位を「L」から「H」に変化させ
て、パワーMOSFETQAと第1及び第2の基準MO
SFETQB,QB′とのオフ駆動を指示する信号を負
荷電源供給制御用IC5の信号入力端子T5に出力し
(ステップS7)、RAMの短絡フラグエリアのフラグ
F1を「1」に設定した後(ステップS9)、後述する
ステップS23に進む。If the short-circuit determination signal has not been input (N in step S5), the process proceeds to step S11 described later, and if it has been input (Y in step S5), the potential of the output port Out1 is changed from "L". "H", the power MOSFET QA and the first and second reference
A signal instructing the SFETs QB and QB 'to be turned off is output to the signal input terminal T5 of the load power supply control IC 5 (step S7), and the flag F1 in the short-circuit flag area of the RAM is set to "1" (step S7). S9), and proceed to step S23 described below.
【0096】また、ステップS5において短絡判定信号
が入力されていない場合(N)に進むステップS11で
は、入力ポートIn2の電位が「H」であるか否かを基
に、負荷電源供給制御用IC5の第2信号出力端子T
6′からの断線判定信号が入力されているか否かを確認
し、入力されていない場合は(ステップS11でN)、
後述するステップS17に進む。In step S11, where the short-circuit determination signal is not input in step S5 (N), in step S11, the load power supply control IC 5 is controlled based on whether or not the potential of the input port In2 is "H". Of the second signal output terminal T
It is checked whether or not the disconnection determination signal from 6 'has been input. If it has not been input (N in step S11),
The process proceeds to step S17 described below.
【0097】一方、断線判定信号が入力されている場合
は(ステップS11でY)、出力ポートOut1の電位
を「L」から「H」に変化させて、パワーMOSFET
QAと第1及び第2の基準MOSFETQB,QB′と
のオフ駆動を指示する信号を負荷電源供給制御用IC5
の信号入力端子T5に出力し(ステップS13)、RA
Mの断線フラグエリアのフラグF3を「1」に設定した
後(ステップS15)、ステップS23に進む。On the other hand, if the disconnection determination signal is input (Y in step S11), the potential of the output port Out1 is changed from "L" to "H" to change the power MOSFET.
QA and a signal instructing off driving of the first and second reference MOSFETs QB and QB 'are supplied to the load power supply control IC 5.
Is output to the signal input terminal T5 (step S13).
After setting the flag F3 of the M disconnection flag area to "1" (step S15), the process proceeds to step S23.
【0098】さらに、ステップS11において断線判定
信号が入力されていない場合(N)に進むステップS1
7では、短絡フラグF1及び断線フラグF3がいずれも
「0」であるか否かを確認し、いずれも「0」である場
合は(ステップS17でY)、後述するステップS25
に進む。Further, if no disconnection determination signal is input in step S11, the process proceeds to step S1 (N).
At 7, it is confirmed whether or not both the short-circuit flag F1 and the disconnection flag F3 are "0". If both are "0" (Y in step S17), step S25 to be described later is performed.
Proceed to.
【0099】これに対し、短絡フラグF1及び断線フラ
グF3のうち少なくとも一方が「0」でない場合は(ス
テップS17でN)、短絡フラグF1及び断線フラグF
3のうち「0」でないフラグを「0」に設定し(ステッ
プS19)、出力ポートOut1の電位を「H」から
「L」に変化させて、パワーMOSFETQAと第1及
び第2の基準MOSFETQB,QB′とのオン駆動を
指示する信号を負荷電源供給制御用IC5の信号入力端
子T5に出力した後(ステップS21)、ステップS2
5に進む。On the other hand, if at least one of the short-circuit flag F1 and the disconnection flag F3 is not “0” (N in step S17), the short-circuit flag F1 and the disconnection flag F
3 is set to "0" (step S19), the potential of the output port Out1 is changed from "H" to "L", and the power MOSFET QA and the first and second reference MOSFETs QB, After outputting a signal for instructing ON drive with QB 'to the signal input terminal T5 of the load power supply control IC 5 (step S21), step S2 is performed.
Go to 5.
【0100】また、ステップS9において短絡フラグF
1を「1」に設定した後と、ステップS15において断
線フラグF3を「1」に設定した後とに各々進むステッ
プS23では、出力ポートOut2の電位を「L」から
「H」に変化させて、バッテリ1から走行センサSに至
る電力供給路の遮断を指示する信号をリレーRLYのコ
イルdに出力し、その後、ステップS25に進む。In step S9, the short-circuit flag F
In step S23, which proceeds after setting 1 to "1" and after setting the disconnection flag F3 to "1" in step S15, the potential of the output port Out2 is changed from "L" to "H". Then, a signal for instructing interruption of the power supply path from the battery 1 to the travel sensor S is output to the coil d of the relay RLY, and then the process proceeds to step S25.
【0101】ステップS17において短絡フラグF1及
び断線フラグF3がいずれも「0」である場合(Y)、
ステップS21においてパワーMOSFETQAと第1
及び第2の基準MOSFETQB,QB′とのオン駆動
指示信号を出力した後、及び、ステップS23において
出力ポートOut2の電位を「L」から「H」に変化さ
せた後に各々進むステップS25では、RAMの短絡フ
ラグF1及び断線フラグF3の状態を基にダイアグデー
タを生成し、次に、不揮発性メモリ11に格納されてい
るダイアグデータをステップS25で生成したダイアグ
データに更新した後(ステップS27)、ステップS5
にリターンする。If both the short-circuit flag F1 and the disconnection flag F3 are "0" in step S17 (Y),
In step S21, the power MOSFET QA and the first
After outputting the ON drive instruction signal to the second reference MOSFETs QB and QB 'and changing the potential of the output port Out2 from "L" to "H" in step S23, the process proceeds to step S25 where the RAM is used. After the diagnostic data is generated based on the state of the short-circuit flag F1 and the disconnection flag F3, the diagnostic data stored in the nonvolatile memory 11 is updated to the diagnostic data generated in step S25 (step S27). Step S5
Return to
【0102】以上の説明からも明らかなように、第1実
施形態では、図3のフローチャートにおけるステップS
25が、請求項中の判定内容データ生成手段に対応する
処理となっており、図3中のステップS27が、請求項
中の判定内容データ記憶実行手段に対応する処理となっ
ている。As is clear from the above description, in the first embodiment, step S in the flowchart of FIG.
Step 25 corresponds to the determination content data generating means in the claims, and step S27 in FIG. 3 corresponds to the determination content data storage executing means in the claims.
【0103】尚、図1に示す概略回路図では、図面の簡
単化のため、負荷電源供給制御用IC5の内部回路の構
成を、図2の詳細回路図に比べて省略して示している。In the schematic circuit diagram shown in FIG. 1, for simplification of the drawing, the configuration of the internal circuit of the load power supply control IC 5 is omitted from the detailed circuit diagram of FIG.
【0104】次に、上述のように構成された第1実施形
態の判定装置の動作(作用)について説明する。Next, the operation (operation) of the determination device of the first embodiment configured as described above will be described.
【0105】第1実施形態の判定装置では、マイコン9
が起動すると、負荷電源供給制御用IC5の信号入力端
子T5に接続された駆動回路DRに対する走行センサS
の駆動を指示する信号が出力されて、負荷電源供給制御
用IC5の負荷接続端子T2に接続された走行センサS
の駆動を指示する信号が、駆動回路DRに入力されてい
ない状態から入力されている状態に変化する。In the determination device of the first embodiment, the microcomputer 9
Starts, the travel sensor S for the drive circuit DR connected to the signal input terminal T5 of the load power supply control IC5.
A signal instructing driving of the vehicle is output, and the travel sensor S connected to the load connection terminal T2 of the load power supply control IC 5 is output.
Changes from a state where it is not input to the drive circuit DR to a state where it is input.
【0106】したがって、負荷電源供給制御用IC5の
駆動回路DRからパワーMOSFETQAや第1及び第
2基準MOSFETQB,QB′のゲートTGに印加さ
れるチャージポンプ出力電圧VPによって、これらパワ
ーMOSFETQAや第1及び第2基準MOSFETQ
B,QB′がオン状態となり、パワーMOSFETQA
を介してバッテリ1から走行センサSに電力が供給され
る。Therefore, the power MOSFET QA, the first and second power MOSFETs QA and the first and second MOSFETs are controlled by the charge pump output voltage VP applied from the drive circuit DR of the load power supply control IC 5 to the gate TG of the power MOSFET QA and the first and second reference MOSFETs QB and QB '. Second reference MOSFET Q
B and QB 'are turned on, and the power MOSFET QA
Power is supplied from the battery 1 to the travel sensor S via the.
【0107】バッテリ1から走行センサSへの電力供給
路が形成されると、負荷電源供給制御用IC5の第1比
較器CPにおいて、正相入力端子に入力される、パワー
MOSFETQAのドレイン−ソース間電圧VDSAを
分圧した前記(イ)の値と、逆相入力端子に入力され
る、第1基準MOSFETQBのドレイン−ソース間電
圧VDSBとの比較が行われ、同様に、第2比較器C
P′において、正相入力端子に入力される前記(イ)の
値と、逆相入力端子に入力される、第2基準MOSFE
TQB′のドレイン−ソース間電圧VDSBとの比較が
行われる。When the power supply path from the battery 1 to the travel sensor S is formed, the first comparator CP of the load power supply control IC 5 receives a signal between the drain and source of the power MOSFET QA which is input to the positive phase input terminal. The value of (a) obtained by dividing the voltage VDSA is compared with the drain-source voltage VDSB of the first reference MOSFET QB input to the negative-phase input terminal. Similarly, the second comparator C
At P ', the value of (a) input to the positive-phase input terminal and the second reference MOSFE input to the negative-phase input terminal
A comparison is made with the drain-source voltage VDSB of TQB '.
【0108】ここで、バッテリ1から走行センサSへの
電力供給路上において特に異常がなければ、走行センサ
Sに流れる電流は通常の範囲内になるため、第1及び第
2の各比較器CP,CP′の正相入力端子に各々入力さ
れる、パワーMOSFETQAのドレイン−ソース間電
圧VDSAを分圧した前記(イ)の値が、第1比較器C
Pの逆相入力端子に入力される第1基準MOSFETQ
Bのドレイン−ソース間電圧VDSBや、第2比較器C
P′の逆相入力端子に入力される第2基準MOSFET
QB′のドレイン−ソース間電圧VDSBを、いずれも
下回ることになる。Here, if there is no particular abnormality on the power supply path from the battery 1 to the travel sensor S, the current flowing through the travel sensor S falls within a normal range, so that the first and second comparators CP, The value of (a) obtained by dividing the voltage VDSA between the drain and the source of the power MOSFET QA, which is input to the positive-phase input terminal of the CP ', is equal to the value of the first comparator C
The first reference MOSFET Q input to the negative-phase input terminal of P
B, the drain-source voltage VDSB and the second comparator C
Second reference MOSFET input to the negative input terminal of P '
Both of them fall below the drain-source voltage VDSB of QB '.
【0109】そのため、第1及び第2の各比較器CP,
CP′の出力は共に「L」となり、これにより、駆動回
路DRからパワーMOSFETQAや第1及び第2基準
MOSFETQB,QB′のゲートTGに対するチャー
ジポンプ出力電圧VPの印加が継続されて、パワーMO
SFETQAや第1及び第2基準MOSFETQB,Q
B′がいずれもオン駆動され続け、したがって、パワー
MOSFETQAを介してバッテリ1から走行センサS
に電力が供給され続ける。Therefore, the first and second comparators CP,
Both outputs of CP 'become "L", whereby the drive circuit DR continues to apply the charge pump output voltage VP to the power MOSFET QA and the gates TG of the first and second reference MOSFETs QB and QB', and the power MO
SFET QA and first and second reference MOSFETs QB, Q
B 'continues to be driven ON, and therefore, the travel sensor S from the battery 1 via the power MOSFET QA.
Continues to be powered.
【0110】また、第1及び第2の各比較器CP,C
P′の出力が共に「L」であることから、負荷電源供給
制御用IC5の第1及び第2の信号出力端子T6,T
6′に入力ポートIn1,In2が各々接続されたマイ
コン9のCPUには、短絡判定信号や断線判定信号がい
ずれも入力されず、したがって、このタイミングでは短
絡及び断線のいずれについても異常がない旨を示すダイ
アグデータが生成されて、そのダイアグデータが不揮発
性メモリ11に書き込み記憶される。The first and second comparators CP, C
Since the outputs of P 'are both "L", the first and second signal output terminals T6, T
Neither the short-circuit determination signal nor the disconnection determination signal is input to the CPU of the microcomputer 9 having the input ports In1 and In2 connected to 6 ', respectively. Therefore, at this timing, there is no abnormality in either the short-circuit or the disconnection. Is generated, and the diagnostic data is written and stored in the nonvolatile memory 11.
【0111】一方、バッテリ1から走行センサSへの電
力供給路上においてデッドショート(短絡)やレアショ
ート、電流のリーク等が生じると、走行センサSに流れ
る電流が一瞬であっても異常に高くなるため、第2比較
器CP′においては、正相入力端子に入力される、パワ
ーMOSFETQAのドレイン−ソース間電圧VDSA
を分圧した前記(イ)の値が、逆相入力端子に入力され
る第2基準MOSFETQB′のドレイン−ソース間電
圧VDSBを下回るものの、第1比較器CPにおいて
は、正相入力端子に入力される前記(イ)の値が、逆相
入力端子に入力される第1基準MOSFETQBのドレ
イン−ソース間電圧VDSBを上回ることになる。On the other hand, if a dead short (short circuit), rare short circuit, current leak, or the like occurs on the power supply path from the battery 1 to the travel sensor S, the current flowing through the travel sensor S becomes abnormally high even for a moment. Therefore, in the second comparator CP ′, the drain-source voltage VDSA of the power MOSFET QA input to the positive-phase input terminal
Is lower than the drain-source voltage VDSB of the second reference MOSFET QB 'input to the negative-phase input terminal, but in the first comparator CP, the value of (a) is input to the positive-phase input terminal. The value of (a) is higher than the drain-source voltage VDSB of the first reference MOSFET QB input to the negative-phase input terminal.
【0112】すると、第2比較器CP′の出力は「L」
となるが第1比較器CPの出力は「L」から「H」に変
化し、これにより、駆動回路DRからパワーMOSFE
TQAや第1及び第2基準MOSFETQB,QB′の
ゲートTGに対するチャージポンプ出力電圧VPの印加
が停止されてこれらがオフ駆動され、パワーMOSFE
TQAを介したバッテリ1から走行センサSに対する電
力の供給が停止される。Then, the output of the second comparator CP 'becomes "L".
However, the output of the first comparator CP changes from “L” to “H”, whereby the drive circuit DR outputs the power MOSFET.
The application of the charge pump output voltage VP to the gate TG of the TQA and the first and second reference MOSFETs QB and QB 'is stopped, and these are turned off, and the power MOSFET is turned off.
The supply of power from the battery 1 to the travel sensor S via the TQA is stopped.
【0113】また、パワーMOSFETQAを介したバ
ッテリ1から走行センサSに対する電力の供給が停止さ
れると、リレーRLY1のコイルdに通電されて、共通
接点cの接続対象が閉接点aから開接点bに切り換えら
れ、負荷接続端子T2と走行センサSとの間が遮断され
る。When the supply of electric power from the battery 1 to the travel sensor S via the power MOSFET QA is stopped, the coil d of the relay RLY1 is energized, and the connection target of the common contact c is changed from the closed contact a to the open contact b. And the connection between the load connection terminal T2 and the travel sensor S is cut off.
【0114】さらに、第1比較器CPの出力が「H」で
あり、第2比較器CP′の出力が「L」であることか
ら、マイコン9のCPUには、負荷電源供給制御用IC
5の第1信号出力端子T6からの短絡判定信号が入力ポ
ートIn1を介して入力されるが、負荷電源供給制御用
IC5の第2の信号出力端子T6′からの断線判定信号
は入力ポートIn2を介して入力されず、したがって、
このタイミングでは、短絡について異常があり断線につ
いては異常がない旨を示すダイアグデータが生成され
て、そのダイアグデータが不揮発性メモリ11に書き込
み記憶される。Further, since the output of the first comparator CP is "H" and the output of the second comparator CP 'is "L", the CPU of the microcomputer 9 is provided with a load power supply control IC.
5 is input via the input port In1. The disconnection determination signal from the second signal output terminal T6 'of the load power supply control IC 5 is connected to the input port In2. Not entered via
At this timing, diagnostic data indicating that there is an abnormality in the short circuit and no abnormality in the disconnection is generated, and the diagnostic data is written and stored in the nonvolatile memory 11.
【0115】また、バッテリ1から走行センサSへの電
力供給路上において断線が生じると、走行センサSに電
流が全く流れなくなるため、第1比較器CPにおいて
は、正相入力端子に入力される前記(イ)の値が、逆相
入力端子に入力される第1基準MOSFETQBのドレ
イン−ソース間電圧VDSBを下回るものの、第2比較
器CP′においては、正相入力端子に入力される、パワ
ーMOSFETQAのドレイン−ソース間電圧VDSA
を分圧した前記(イ)の値が、逆相入力端子に入力され
る第2基準MOSFETQB′のドレイン−ソース間電
圧VDSBを上回ることになる。Further, if a disconnection occurs on the power supply path from the battery 1 to the travel sensor S, no current flows through the travel sensor S, so that in the first comparator CP, the above-mentioned signal inputted to the positive-phase input terminal is output. Although the value of (a) is lower than the drain-source voltage VDSB of the first reference MOSFET QB input to the negative-phase input terminal, in the second comparator CP ', the power MOSFET QA input to the positive-phase input terminal Drain-source voltage VDSA
Is higher than the drain-source voltage VDSB of the second reference MOSFET QB 'input to the negative-phase input terminal.
【0116】すると、第1比較器CPの出力は「L」と
なるが第2比較器CP′の出力は「L」から「H」に変
化し、これにより、駆動回路DRからパワーMOSFE
TQAや第1及び第2基準MOSFETQB,QB′の
ゲートTGに対するチャージポンプ出力電圧VPの印加
が停止されてこれらがオフ駆動され、パワーMOSFE
TQAを介したバッテリ1から走行センサSに対する電
力の供給が停止される。Then, the output of the first comparator CP changes to "L", but the output of the second comparator CP 'changes from "L" to "H", whereby the driving circuit DR outputs the power MOSFET.
The application of the charge pump output voltage VP to the gate TG of the TQA and the first and second reference MOSFETs QB and QB 'is stopped, and these are turned off, and the power MOSFET is turned off.
The supply of power from the battery 1 to the travel sensor S via the TQA is stopped.
【0117】また、パワーMOSFETQAを介したバ
ッテリ1から走行センサSに対する電力の供給が停止さ
れると、リレーRLY1のコイルdに通電されて、共通
接点Cの接続対象が閉接点aから開接点bに切り換えら
れ、負荷接続端子T2と走行センサSとの間が遮断され
る。When the supply of power from the battery 1 to the travel sensor S via the power MOSFET QA is stopped, the coil d of the relay RLY1 is energized, and the connection target of the common contact C is changed from the closed contact a to the open contact b. And the connection between the load connection terminal T2 and the travel sensor S is cut off.
【0118】さらに、第1比較器CPの出力が「L」で
あり、第2比較器CP′の出力が「H」であることか
ら、マイコン9のCPUには、負荷電源供給制御用IC
5の第2の信号出力端子T6′からの断線判定信号が入
力ポート1n2を介して入力されるが、負荷電源供給制
御用IC5の第1信号出力端子T6からの短絡判定信号
は入力ポートIn1を介して入力されず、したがって、
このタイミングでは、短絡については異常がなく断線に
ついて異常がある旨を示すダイアグデータが生成され
て、そのダイアグデータが不揮発性メモリ11に書き込
み記憶される。Further, since the output of the first comparator CP is "L" and the output of the second comparator CP 'is "H", the CPU of the microcomputer 9 is provided with a load power supply control IC.
5, the disconnection determination signal from the second signal output terminal T6 'is input via the input port 1n2, but the short-circuit determination signal from the first signal output terminal T6 of the load power supply control IC 5 is connected to the input port In1. Not entered via
At this timing, diagnostic data indicating that there is no abnormality in the short circuit and abnormality in the disconnection is generated, and the diagnostic data is written and stored in the nonvolatile memory 11.
【0119】尚、修理や部品交換等によって、バッテリ
1から走行センサSへの電力供給路上において生じてい
たデッドショート(短絡)やレアショート、電流のリー
ク等、或は、断線を解消した後、リレーRLYによって
負荷接続端子T2と走行センサSとの間が遮断されたま
まだと、見かけ上断線状態が続いていることになってし
まうので、不図示の復帰スイッチの操作によりマイコン
9のCPUにその旨を通知するか、マイコン9を再起動
させる等して、リレーRLY1のコイルdに対する通電
の停止により負荷接続端子T2と走行センサSとの間を
接続状態に戻した上で、処理を再開させる必要がある。After the dead short (short), rare short, current leak, etc., which have occurred on the power supply path from the battery 1 to the travel sensor S due to repair, replacement of parts, etc. If the connection between the load connection terminal T2 and the travel sensor S is still cut off by the relay RLY, the apparent disconnection state continues, so that the operation of the return switch (not shown) causes the CPU of the microcomputer 9 to notify the CPU. The connection between the load connection terminal T2 and the travel sensor S is returned by stopping the energization of the coil d of the relay RLY1 by notifying the fact or restarting the microcomputer 9 or the like, and then restarting the processing. There is a need.
【0120】修理や部品交換等によりバッテリ1から走
行センサSへの電力供給路上での短絡や断線という類の
異常が解消されて、上述したようにしてマイコン9のC
PUによる処理が再開されると、負荷電源供給制御用I
C5の信号入力端子T5に接続された駆動回路DRに対
する走行センサSの駆動を指示する信号が出力され、こ
れに伴い、負荷電源供給制御用IC5の駆動回路DRか
らのチャージポンプ出力電圧VPによってパワーMOS
FETQAや第1及び第2基準MOSFETQB,Q
B′がオン状態となり、パワーMOSFETQAを介し
てバッテリ1から走行センサSに電力が供給される。An abnormality such as a short-circuit or a disconnection on the power supply path from the battery 1 to the travel sensor S is eliminated by repair, replacement of parts, or the like.
When the processing by the PU is resumed, the load power supply control I
A signal instructing driving of the traveling sensor S to the driving circuit DR connected to the signal input terminal T5 of C5 is output, and accordingly, the power is controlled by the charge pump output voltage VP from the driving circuit DR of the load power supply control IC5. MOS
FET QA and first and second reference MOSFETs QB, Q
B ′ is turned on, and power is supplied from the battery 1 to the travel sensor S via the power MOSFET QA.
【0121】そして、負荷電源供給制御用IC5の第1
及び第2の比較器CP,CP′において、正相入力端子
に入力される、パワーMOSFETQAのドレイン−ソ
ース間電圧VDSAを分圧した前記(イ)の値と、逆相
入力端子に入力される第1及び第2の基準MOSFET
QB,QB′のドレイン−ソース間電圧VDSBとの比
較が各々行われる。Then, the first of the load power supply control ICs 5
And in the second comparators CP and CP ', the value of (a) obtained by dividing the drain-source voltage VDSA of the power MOSFET QA, which is input to the positive-phase input terminal, and the negative-phase input terminal. First and second reference MOSFETs
Each of QB and QB 'is compared with the drain-source voltage VDSB.
【0122】このタイミングではバッテリ1から走行セ
ンサSへの電力供給路上における異常がないので、走行
センサSに流れる電流は通常の範囲内になり、したがっ
て、第1及び第2の各比較器CP,CP′の正相入力端
子に各々入力される前記(イ)の値が、第1比較器CP
の逆相入力端子に入力される第1基準MOSFETQB
のドレイン−ソース間電圧VDSBや、第2比較器C
P′の逆相入力端子に入力される第2基準MOSFET
QB′のドレイン−ソース間電圧VDSBを、いずれも
下回ることになる。At this timing, since there is no abnormality on the power supply path from the battery 1 to the travel sensor S, the current flowing through the travel sensor S falls within a normal range, and therefore, the first and second comparators CP, The value of (a) input to the positive-phase input terminal of CP ′ is the first comparator CP
Reference MOSFET QB input to the negative-phase input terminal of
Between the drain-source voltage VDSB and the second comparator C
Second reference MOSFET input to the negative input terminal of P '
Both of them fall below the drain-source voltage VDSB of QB '.
【0123】そのため、第1及び第2の各比較器CP,
CP′の出力は共に「L」となり、これにより、駆動回
路DRからパワーMOSFETQAや第1及び第2基準
MOSFETQB,QB′のゲートTGに対するチャー
ジポンプ出力電圧VPの印加が継続されて、パワーMO
SFETQAや第1及び第2基準MOSFETQB,Q
B′がいずれもオン駆動され続け、したがって、パワー
MOSFETQAを介してバッテリ1から走行センサS
に電力が供給され続けることになる。Therefore, the first and second comparators CP,
Both outputs of CP 'become "L", whereby the drive circuit DR continues to apply the charge pump output voltage VP to the power MOSFET QA and the gates TG of the first and second reference MOSFETs QB and QB', and the power MO
SFET QA and first and second reference MOSFETs QB, Q
B 'continues to be driven ON, and therefore, the travel sensor S from the battery 1 via the power MOSFET QA.
Will continue to be supplied with power.
【0124】また、第1及び第2の各比較器CP,C
P′の出力が共に「L」であることから、負荷電源供給
制御用IC5の第1及び第2の信号出力端子T6,T
6′に入力ポートIn1,In2が各々接続されたマイ
コン9のCPUには、短絡判定信号や断線判定信号がい
ずれも入力されず、したがって、このタイミングでは短
絡及び断線のいずれについても異常がない旨を示すダイ
アグデータが生成されて、そのダイアグデータが不揮発
性メモリ11に書き込み記憶される。The first and second comparators CP, C
Since the outputs of P 'are both "L", the first and second signal output terminals T6, T
Neither the short-circuit determination signal nor the disconnection determination signal is input to the CPU of the microcomputer 9 having the input ports In1 and In2 connected to 6 ', respectively. Therefore, at this timing, there is no abnormality in either the short-circuit or the disconnection. Is generated, and the diagnostic data is written and stored in the nonvolatile memory 11.
【0125】尚、不揮発性メモリ11に書き込み記憶さ
れているダイアグデータは、図3のフローチャートにお
いては詳細な処理内容の記載を省略したが、インタフェ
ース13にダイアグテスタ15を接続しこのダイアグテ
スタ15から読み出し要求をマイコン9のCPUに出力
することで、これに呼応してCPUにより不揮発性メモ
リ11から読み出されてインタフェース13経由でダイ
アグテスタ15に出力される。Although the detailed processing contents of the diagnostic data written and stored in the nonvolatile memory 11 are omitted in the flowchart of FIG. 3, the diagnostic tester 15 is connected to the interface 13 and the diagnostic tester 15 transmits the diagnostic data. By outputting the read request to the CPU of the microcomputer 9, the read request is read from the non-volatile memory 11 by the CPU and output to the diagnostic tester 15 via the interface 13.
【0126】以上の説明からも明らかなように、第1実
施形態の判定装置では、基準抵抗回路部7のレファレン
ス抵抗Rr1が、抵抗値が最大電流抵抗値に設定された
基準抵抗に相当し、基準抵抗回路部7のレファレンス抵
抗Rr2が、抵抗値が最小電流抵抗値に設定された基準
抵抗に相当している。As is clear from the above description, in the determination device of the first embodiment, the reference resistance Rr1 of the reference resistance circuit section 7 corresponds to the reference resistance whose resistance is set to the maximum current resistance. The reference resistance Rr2 of the reference resistance circuit 7 corresponds to a reference resistance whose resistance is set to the minimum current resistance.
【0127】また、第1実施形態の判定装置では、基準
抵抗回路部7のレファレンス抵抗Rr1と負荷電源供給
制御用IC5の第1基準MOSFETQBとの直列回路
が、請求項中の1つの直列回路に相当すると共に、基準
抵抗回路部7のレファレンス抵抗Rr2と負荷電源供給
制御用IC5の第2基準MOSFETQB′との直列回
路が、請求項中の他の1つの直列回路に相当し、これら
2つの直列回路によって、請求項中の基準回路部が構成
されており、この基準回路部と、負荷電源供給制御用I
C5のパワーMOSFETQAとによって、請求項中の
通電手段が構成されている。Further, in the determination device of the first embodiment, a series circuit of the reference resistance Rr1 of the reference resistance circuit section 7 and the first reference MOSFET QB of the load power supply control IC 5 is replaced with one series circuit. In addition, a series circuit of the reference resistor Rr2 of the reference resistor circuit section 7 and the second reference MOSFET QB 'of the load power supply control IC 5 corresponds to another series circuit of the present invention. The circuit forms a reference circuit section in the claims, and the reference circuit section and the load power supply control I
The power MOSFET QA of C5 forms an energizing means in the claims.
【0128】さらに、第1実施形態の判定装置では、第
1比較器CPが請求項中の短絡判定手段に相当すると共
に、第2比較器CP′が請求項中の断線判定手段に相当
している。Furthermore, in the determination device of the first embodiment, the first comparator CP corresponds to the short-circuit determination means in the claims, and the second comparator CP 'corresponds to the disconnection determination means in the claims. I have.
【0129】このように第1実施形態の判定装置によれ
ば、バッテリ1から走行センサSへの電力供給路上に介
設したパワーMOSFETQAに第1及び第2の基準M
OSFETQB,QB′を並列に接続し、走行センサS
に流れる通常の電流の最大値と最小値の電流が流れるよ
うに抵抗値を設定した2つのレファレンス抵抗Rr1,
Rr2を第1及び第2の各基準MOSFETQB,Q
B′に各々直列接続して、走行センサSに実際に流れる
電流に応じたパワーMOSFETQAのドレイン−ソー
ス間電圧と、レファレンス抵抗Rr1,Rr2に流れる
走行センサSの通常電流の最大値と最小値に各々等価な
電流に応じた、第1及び第2の各基準MOSFETQ
B,QB′のドレイン−ソース間電圧とを、第1及び第
2の比較器CP,CP′において比較し、その比較結果
を基に、バッテリ1から走行センサSへの電力供給路上
における短絡や断線の発生の判定を行う構成とした。As described above, according to the determination device of the first embodiment, the power MOSFET QA provided on the power supply path from the battery 1 to the travel sensor S has the first and second reference M
OSFETs QB and QB 'are connected in parallel,
The two reference resistors Rr1, whose resistance values are set so that the maximum value and the minimum value of the normal current flowing through
Rr2 is set to the first and second reference MOSFETs QB and Q
B ', respectively, connected in series to the drain-source voltage of the power MOSFET QA according to the current actually flowing through the travel sensor S, and the maximum and minimum values of the normal current of the travel sensor S flowing through the reference resistors Rr1 and Rr2. First and second reference MOSFETs Q corresponding to equivalent currents, respectively.
The first and second comparators CP and CP 'compare the drain-source voltages of B and QB' with each other. On the basis of the comparison result, a short circuit or the like on the power supply path from the battery 1 to the travel sensor S is detected. It is configured to determine the occurrence of disconnection.
【0130】このため、特に短絡については、走行セン
サSに流れる電流が一瞬であっても異常に高くなればそ
れを検出して短絡であると判定できるので、デッドショ
ートだけでなくレアショートや電流のリークといった、
安定継続的な現象でなはい瞬時的な現象についても確実
に判定することができる。[0130] For this reason, in the case of a short circuit, if the current flowing through the traveling sensor S becomes abnormally high even for a moment, it can be detected and detected as a short circuit. Such as leaks
Instantaneous phenomena as well as stable and continuous phenomena can be reliably determined.
【0131】また、第1実施形態の判定装置によれば、
バッテリ1から走行センサSへの電力供給路における短
絡や断線の状態をダイアグデータとして不揮発性メモリ
11に書き込み記憶させるようにしているので、レアシ
ョートや電流のリークを含めて電力供給路の短絡を、バ
ッテリ1からの電力供給が断たれても消去されない状態
で、かつ、ダイアグテスタ15に出力可能な状態で、保
持しておくことができる。Further, according to the determination device of the first embodiment,
Since the state of the short circuit or disconnection in the power supply path from the battery 1 to the travel sensor S is written and stored in the non-volatile memory 11 as the diagnostic data, the short circuit of the power supply path including the rare short circuit and the leak of the current is prevented. Can be held in a state where the power is not erased even when the power supply from the battery 1 is cut off, and in a state where the power can be output to the diagnostic tester 15.
【0132】尚、上述した第1実施形態においては、図
1に示すように、走行センサSに対するバッテリ1から
の電力の供給とその停止のみを行う内容の回路を例に取
って説明したが、負荷の中には、メータの指針駆動用の
モータ(図示せず)やパワーウィンドモータのように、
状況に応じて通電方向を切り換えなければならないもの
もある。In the above-described first embodiment, as shown in FIG. 1, a circuit that only supplies power to the travel sensor S from the battery 1 and stops it is described as an example. Some of the loads include a motor for driving the pointer of the meter (not shown) and a power window motor.
In some cases, the direction of energization must be switched according to the situation.
【0133】そこで、次に、通電方向が切り換わる負荷
を対象に通電不良の判定を行う、本発明の第2実施形態
に係る判定装置を、図4を参照して説明する。Next, a description will be given, with reference to FIG. 4, of a determination apparatus according to a second embodiment of the present invention, which determines a power supply failure for a load whose power supply direction is switched.
【0134】図4は本発明の第2実施形態に係る判定装
置の概略構成を一部ブロックにて示す回路図であり、第
2実施形態の判定装置は、不図示のメータにおける指針
駆動用の、図4中引用符号3で示すモータに対して、バ
ッテリ1から供給される電力の通電方向を切り換えられ
るようにするために、次のような構成を採用している。FIG. 4 is a circuit diagram partially showing a schematic configuration of a judgment device according to a second embodiment of the present invention. The judgment device according to the second embodiment is used for driving a pointer in a meter (not shown). The following configuration is adopted for the motor indicated by reference numeral 3 in FIG.
【0135】即ち、パワーMOSFETQAと一対にも
う一つパワーMOSFETQA′を設けると共に、これ
らパワーMOSFETQA,QA′と対をなす切換用M
OSFETQC,QC′を設け、これらのオンオフ駆動
状態を、負荷電源供給制御用IC5の信号入力端子T5
a,T5bに各々接続されたマイコン9のCPUから
の、不図示の指針の駆動方向に応じて切り換えて出力さ
れる、「L」アクティブの正逆各回転駆動信号によっ
て、マルチプレクサMPX1,MPX2等により切り換
えて、モータ3に対するバッテリ1からの電力の供給方
向を切り換えるようにしている。That is, another power MOSFET QA 'is provided in a pair with the power MOSFET QA, and a switching M
OSFETs QC and QC 'are provided, and these ON / OFF driving states are set to the signal input terminal T5 of the load power supply control IC5.
a, active / reverse rotation drive signals of “L” active, which are switched and output in accordance with the drive direction of a pointer (not shown) from the CPU of the microcomputer 9 connected to each of T. By switching, the direction of supply of electric power from the battery 1 to the motor 3 is switched.
【0136】即ち、図4に示す判定装置では、パワーM
OSFETQA,QA′と切換用MOSFETQC,Q
C′とはいわゆるHブリッジを構成しており、マイコン
9のCPUから正逆いずれの回転駆動信号が出力されて
も、駆動回路DRからパワーMOSFETQA,QA′
の双方に対して、チャージポンプ出力電圧VPが出力さ
れる。That is, in the determination device shown in FIG.
OSFET QA, QA 'and switching MOSFET QC, Q
C ′ constitutes a so-called H-bridge, and the drive circuit DR outputs power MOSFETs QA and QA ′ regardless of whether the CPU 9 of the microcomputer 9 outputs a forward or reverse rotation drive signal.
, A charge pump output voltage VP is output.
【0137】但し、負荷電源供給制御用IC5の信号入
力端子T5aにマイコン9のCPUからの正回転駆動信
号が入力されると、この信号入力端子T5aが「L」レ
ベルとなることで、駆動回路DRとパワーMOSFET
QAのゲートとの間に介設されたマルチプレクサMPX
1がオンされる。However, when a positive rotation drive signal from the CPU of the microcomputer 9 is input to the signal input terminal T5a of the load power supply control IC 5, the signal input terminal T5a goes to "L" level, and the drive circuit DR and power MOSFET
Multiplexer MPX interposed between gate of QA
1 is turned on.
【0138】また、信号入力端子T5aに正回転駆動信
号が入力されると、マイコン9のCPUからの逆回転駆
動信号の入力がない信号入力端子T5bは、「H」レベ
ルのままであることから、駆動回路DRとパワーMOS
FETQA′のゲートとの間に介設されたマルチプレク
サMPX2がオフされる。When a forward rotation drive signal is input to the signal input terminal T5a, the signal input terminal T5b, to which no reverse rotation drive signal is input from the CPU of the microcomputer 9, remains at "H" level. , Drive circuit DR and power MOS
The multiplexer MPX2 interposed between the gate of the FET QA 'is turned off.
【0139】したがって、負荷電源供給制御用IC5の
信号入力端子T5aに正回転駆動信号が入力された際の
チャージポンプ出力電圧VPは、パワーMOSFETQ
A′のゲートに対してはマルチプレクサMPX2により
遮断されて印加されず、パワーMOSFETQAのゲー
トに対してのみマルチプレクサMPX1を介して印加さ
れる。Therefore, the charge pump output voltage VP when the positive rotation drive signal is input to the signal input terminal T5a of the load power supply control IC 5 is equal to the power MOSFET Q
The gate of A 'is cut off by the multiplexer MPX2 and is not applied, and is applied only to the gate of the power MOSFET QA via the multiplexer MPX1.
【0140】また、これと連動して、「L」レベルとな
った信号入力端子T5aの電位が反転回路INV1によ
り反転されて、この反転回路INV1にゲートが接続さ
れた切換用MOSFETQC′がオン駆動されると共
に、「H」レベルとなった信号入力端子T5bの電位が
反転回路INV2により反転されて、この反転回路IN
V2にゲートが接続された切換用MOSFETQCがオ
フ駆動される。In conjunction with this, the potential of the signal input terminal T5a at "L" level is inverted by the inverting circuit INV1, and the switching MOSFET QC 'having its gate connected to the inverting circuit INV1 is turned on. At the same time, the potential of the signal input terminal T5b that has become “H” level is inverted by the inverting circuit INV2, and
The switching MOSFET QC whose gate is connected to V2 is driven off.
【0141】このため、負荷電源供給制御用IC5の信
号入力端子T5aにマイコン9のCPUからの正回転駆
動信号が入力された場合には、バッテリ1→パワーMO
SFETQA→モータ3→切換用MOSFETQC′と
いう経路で、バッテリ1からの電力がモータ3に供給さ
れて、モータ3が正方向回転駆動される。Therefore, when a forward rotation drive signal from the CPU of the microcomputer 9 is input to the signal input terminal T5a of the load power supply control IC 5, the battery 1 → power MO
Electric power from the battery 1 is supplied to the motor 3 through the path of SFET QA → motor 3 → switching MOSFET QC ′, and the motor 3 is driven to rotate in the forward direction.
【0142】一方、負荷電源供給制御用IC5の信号入
力端子T5bにマイコン9のCPUからの逆回転駆動信
号が入力されると、この信号入力端子T5bがない
「L」レベルとなることで、駆動回路DRとパワーMO
SFETQA′のゲートとの間に介設されたマルチプレ
クサMPX2がオンされる。On the other hand, when the reverse rotation drive signal from the CPU of the microcomputer 9 is input to the signal input terminal T5b of the load power supply control IC 5, the signal input terminal T5b becomes "L" level without the signal input terminal T5b. Circuit DR and power MO
The multiplexer MPX2 interposed between the gate of the SFET QA 'and the gate of the SFET QA' is turned on.
【0143】また、信号入力端子T5bに逆回転駆動信
号が入力されると、マイコン9のCPUからの正回転駆
動信号の入力がない信号入力端子T5aは、「H」レベ
ルのままであることから、駆動回路DRとパワーMOS
FETQAのゲートとの間に介設されたマルチプレクサ
MPX1がオフされる。When the reverse rotation drive signal is input to the signal input terminal T5b, the signal input terminal T5a without the input of the forward rotation drive signal from the CPU of the microcomputer 9 remains at "H" level. , Drive circuit DR and power MOS
The multiplexer MPX1 provided between the gate of the FET QA and the gate of the FET QA is turned off.
【0144】したがって、負荷電源供給制御用IC5の
信号入力端子T5bに逆回転駆動信号が入力された際の
チャージポンプ出力電圧VPは、パワーMOSFETQ
Aのゲートに対してはマルチプレクサMPX1により遮
断されて印加されず、パワーMOSFETQA′のゲー
トに対してのみマルチプレクサMPX2を介して印加さ
れる。Therefore, the charge pump output voltage VP when the reverse rotation drive signal is input to the signal input terminal T5b of the load power supply control IC 5 becomes the power MOSFET Q
The gate of A is cut off by the multiplexer MPX1 and is not applied, but is applied only to the gate of the power MOSFET QA 'via the multiplexer MPX2.
【0145】また、これと連動して、「L」レベルとな
った信号入力端子T5bの電位が反転回路INV2によ
り反転されて、この反転回路INV2にゲートが接続さ
れた切換用MOSFETQCがオン駆動されると共に、
「H」レベルとなった信号入力端子T5aの電位が反転
回路INV1により反転されて、この反転回路INV1
にゲートが接続された切換用MOSFETQC′がオフ
駆動される。In conjunction with this, the potential of the signal input terminal T5b at "L" level is inverted by the inverting circuit INV2, and the switching MOSFET QC whose gate is connected to the inverting circuit INV2 is turned on. Along with
The potential of the signal input terminal T5a that has become “H” level is inverted by the inverting circuit INV1, and this inverting circuit INV1
Is turned off.
【0146】このため、負荷電源供給制御用IC5の信
号入力端子T5bにマイコン9のCPUからの逆回転駆
動信号が入力された場合には、バッテリ1→パワーMO
SFETQA′→モータ3→切換用MOSFETQCと
いう経路で、バッテリ1からの電力がモータ3に供給さ
れて、モータ3が窓閉方向に回転駆動される。Therefore, when the reverse rotation drive signal from the CPU of the microcomputer 9 is input to the signal input terminal T5b of the load power supply control IC 5, the battery 1 → power MO
Electric power from the battery 1 is supplied to the motor 3 through the path of SFET QA '→ motor 3 → switching MOSFET QC, and the motor 3 is driven to rotate in the window closing direction.
【0147】尚、比較器CPの正相入力端子にはパワー
MOSFETQAのドレインとパワーMOSFETQ
A′のドレインとが共に接続され、しかも、基準MOS
FETQBのソース−ドレイン間には、負荷電源供給制
御用IC5の信号入力端子T5aにマイコン9のCPU
からの正回転駆動信号が入力された場合には、パワーM
OSFETQAのソース−ドレイン間に流れる電流と等
価な電流が流れ、かつ、負荷電源供給制御用IC5の信
号入力端子T5bにマイコン9のCPUからの逆回転駆
動信号が入力された場合には、パワーMOSFETQ
A′のソース−ドレイン間に流れる電流と等価な電流が
流れるため、正回転駆動信号及び逆回転駆動信号のいず
れの出力時においても、基準抵抗回路部7の抵抗値によ
って設定されるモータ3に関する短絡や断線の判定と、
その結果に応じた通電遮断動作とが、第1実施形態のパ
ワーウィンド装置の場合と同様に行われることになる。The drain of the power MOSFET QA and the power MOSFET Q are connected to the positive-phase input terminal of the comparator CP.
A 'and the drain of A'
Between the source and the drain of the FET QB, a CPU of the microcomputer 9 is connected to a signal input terminal T5a of the load power supply control IC5.
When the positive rotation drive signal is input from the
When a current equivalent to the current flowing between the source and the drain of the OSFET QA flows and a reverse rotation drive signal from the CPU of the microcomputer 9 is input to the signal input terminal T5b of the load power supply control IC 5, the power MOSFET Q
Since a current equivalent to the current flowing between the source and the drain of A 'flows, the motor 3 which is set by the resistance value of the reference resistance circuit unit 7 at the time of outputting both the forward rotation drive signal and the reverse rotation drive signal. Judgment of short circuit and disconnection,
The power cutoff operation according to the result is performed in the same manner as in the case of the power window device of the first embodiment.
【0148】尚、第1及び第2の各実施形態において
は、パワーMOSFETQAのドレイン−ソース間電圧
VDSAを分圧した前記(イ)の値と、第1及び第2の
基準MOSFETQB,QB′のドレイン−ソース間電
圧VDSBとの比較を、負荷電源供給制御用IC5によ
りアナログ的に行うものとしたが、これらをCPUが行
う処理のロジック上でデジタル的に行うように構成して
もよい。In each of the first and second embodiments, the value of (a) obtained by dividing the drain-source voltage VDSA of the power MOSFET QA and the values of the first and second reference MOSFETs QB and QB ' Although the comparison with the drain-source voltage VDSB is performed by the load power supply control IC 5 in an analog manner, the comparison may be performed digitally on the logic of the processing performed by the CPU.
【0149】また、第1及び第2の各実施形態において
は、同一チップ上に同一プロセスにより形成するものと
した負荷電源供給制御用IC5のパワーMOSFETQ
Aと第1及び第2の基準MOSFETQB,QB′と
は、別個のチップ上に形成してもよいが、上述した第1
及び第2の各実施形態の判定装置のように、パワーMO
SFETQAと第1及び第2の基準MOSFETQB,
QB′と同一チップ上に同一プロセスにより形成すれ
ば、パワーMOSFETQAと第1及び第2の基準MO
SFETQB,QB′との間の温度ドリフト、ICロッ
ト間ばらつき、配線インダクタンス/抵抗の影響を除去
できるので、有利である。Further, in each of the first and second embodiments, the power MOSFET Q of the load power supply control IC 5 is formed on the same chip by the same process.
A and the first and second reference MOSFETs QB and QB 'may be formed on separate chips,
And the power MO as in the determination device of the second embodiment.
SFET QA and first and second reference MOSFETs QB,
If formed on the same chip as QB 'by the same process, the power MOSFET QA and the first and second reference
This is advantageous because the effects of temperature drift between the SFETs QB and QB ', variation between IC lots, and wiring inductance / resistance can be eliminated.
【0150】さらに、第1及び第2の各実施形態におい
ては、レアショートを含む短絡判定の他に、断線判定を
も行う構成を例に取って説明したが、断線判定のための
構成は省略してもよく、同様に、第1及び第2の各実施
形態においては、ダイアグデータを不揮発性メモリ11
に記憶させる構成を設けるものとしたが、この構成も省
略してもよい。Further, in each of the first and second embodiments, the configuration for performing the disconnection determination in addition to the short-circuit determination including the rare short-circuit has been described as an example, but the configuration for disconnection determination is omitted. Similarly, in each of the first and second embodiments, the diagnosis data is stored in the nonvolatile memory 11.
Is provided, but this configuration may be omitted.
【0151】但し、断線判定を行う構成を第1及び第2
の各実施形態のように設ければ、短絡だけでなく断線を
も判定して、電力供給路上における重要な監視項目をほ
ぼカバーできるようになるので、有利であり、また、ダ
イアグデータを不揮発性メモリ11に記憶させる構成を
第1及び第2の各実施形態のように設ければ、既存のダ
イアグテスタ15を接続して収集させることのできるデ
ータに、電力供給路上における短絡や断線というデータ
を従来よりも高い精度で提供することができるので、有
利である。However, the structure for performing the disconnection determination is the first and second configurations.
Is advantageous in that not only short-circuits but also disconnections can be determined, and important monitoring items on the power supply path can be almost covered. If the configuration for storing in the memory 11 is provided as in each of the first and second embodiments, the data that can be collected by connecting the existing diagnostic tester 15 includes data such as a short circuit and a disconnection on the power supply path. This is advantageous because it can be provided with higher precision than before.
【0152】そして、不揮発性メモリ11に記憶させる
ダイアグデータは、第1及び第2の各実施形態のよう
に、直近の過去のものだけでなく、一定の期間や回数分
の短絡や断線の判定結果の履歴としてもよい。The diagnostic data to be stored in the nonvolatile memory 11 is not limited to the latest data as in the first and second embodiments, but is also determined for a short period or disconnection for a predetermined period or number of times. The result history may be used.
【0153】また、第1及び第2の各実施形態によれ
ば、パワーMOSFETQAに対してMOSFET数比
(電流比)の小さい第1及び第2の基準MOSFETQ
B,QB′を用いて基準回路を構成したので、回路を小
型にして小さなチップ専有面積で要求機能を実現するこ
とができる。According to each of the first and second embodiments, the first and second reference MOSFETs Q having a smaller MOSFET number ratio (current ratio) than the power MOSFET QA.
Since the reference circuit is configured using B and QB ', the required function can be realized with a small circuit size and a small chip occupation area.
【0154】そして、第1及び第2の各実施形態におい
ては、車両の電力供給路における短絡や断線の判定を行
う場合を例に取って説明したが、本発明の通電不良判定
装置は、車両以外の電気製晶等においても広く適用可能
であることはいうまでもない。In each of the first and second embodiments, the case where the short-circuit or the disconnection in the power supply path of the vehicle is determined has been described as an example. It is needless to say that the present invention can be widely applied to other electric crystallization and the like.
【0155】[0155]
【発明の効果】以上説明したように請求項1に記載した
本発明の通電不良判定装置によれば、電源に通電手段を
介して接続された負荷の通電不良を判定する装置であっ
て、前記通電手段が、前記電源と前記負荷との間に直列
に接続され、該負荷の前記電源に対する接続をオン、オ
フするパワーMOSFETと、該パワーMOSFET及
び前記負荷の直列回路と並列に接続された基準回路部と
を備えており、前記基準回路部が、前記パワーMOSF
ETと等価な基準MOSFET及び基準抵抗の直列回路
を有しており、前記基準抵抗の抵抗値が、前記負荷に通
常流れる電流の最大値と等価な基準電流が前記基準MO
SFETのドレイン−ソース間に流れる最大電流抵抗値
に設定されており、前記パワーMOSFETドレイン−
ソース間電圧と前記基準MOSFETのドレイン−ソー
ス間電圧との差を基に、前記通電手段及び前記負荷にお
ける短絡状態を判定する短絡判定手段をさらに備え、前
記短絡判定手段が、前記通電手段及び前記負荷における
短絡状態の判定結果に応じた内容の判定信号を出力する
構成とした。According to the present invention as described above, according to the present invention, there is provided an apparatus for judging an improper conduction of a load connected to a power supply via an energizing means. A power supply means is connected in series between the power supply and the load, a power MOSFET for turning on and off the connection of the load to the power supply, and a reference connected in parallel with a series circuit of the power MOSFET and the load. A circuit section, wherein the reference circuit section includes the power MOSF.
A series circuit of a reference MOSFET and a reference resistor equivalent to ET, and a resistance value of the reference resistor is a reference current equivalent to a maximum value of a current normally flowing to the load.
The maximum current resistance value flowing between the drain and source of the SFET is set, and the power MOSFET drain-
A short-circuit determining unit that determines a short-circuit state in the energizing unit and the load based on a difference between a source-to-source voltage and a drain-source voltage of the reference MOSFET, wherein the short-circuit determining unit includes the energizing unit and the short-circuit determining unit. The configuration is such that a determination signal having contents corresponding to the determination result of the short circuit state in the load is output.
【0156】このため、たとえレアショートのような瞬
時的なものであっても通電手段における短絡を、通電不
良として確実に高精度で判定することができ、しかも、
パワーMOSFETドレイン−ソース間電圧と基準MO
SFETのドレイン−ソース間電圧との差を基に、短絡
に関する通電不良をパワーMOSFETのドレイン−ソ
ース間電圧と、このパワーMOSFETに等価な基準M
OSFETのドレイン−ソース間電圧とにより差動的に
判定することから、同相誤差要因を排除して短絡に関す
る通電不良の判定精度を向上させることができる。For this reason, even if it is an instantaneous one such as a rare short circuit, a short circuit in the energizing means can be determined with high accuracy without fail as an energizing failure.
Power MOSFET drain-source voltage and reference MO
Based on the difference between the drain-source voltage of the SFET and the short-circuit, the current-carrying failure related to the short-circuit is determined based on the drain-source voltage of the power MOSFET and a reference M equivalent to the power MOSFET.
Since the differential determination is made based on the drain-source voltage of the OSFET, it is possible to eliminate the common-mode error factor and improve the accuracy of the determination of the short-circuit conduction failure.
【0157】また、請求項2に記載した本発明の通電不
良判定装置によれば、請求項1に記載した本発明の通電
不良判定装置において、前記基準回路部が前記基準MO
SFET及び前記基準抵抗の直列回路を複数有してお
り、該複数の直列回路のうち1つの直列回路における前
記基準抵抗の抵抗値が前記最大電流抵抗値に設定されて
おり、前記複数の直列回路のうち他の1つの直列回路に
おける前記基準抵抗の抵抗値が、前記負荷に通常流れる
電流の最小値と等価な基準電流が、前記他の1つの直列
回路における前記基準MOSFETのドレイン−ソース
間に流れる最小電流抵抗値に設定されており、前記短絡
判定手段が、前記パワーMOSFETドレイン−ソース
間電圧と前記1つの直列回路における前記基準MOSF
ETのドレイン−ソース間電圧との差を基に、前記通電
手段及び前記負荷における短絡状態を判定し、前記パワ
ーMOSFETドレイン−ソース間電圧と前記他の1つ
の直列回路における前記基準MOSFETのドレイン−
ソース間電圧との差を基に、前記通電手段及び前記負荷
における断線状態を判定する断線判定手段をさらに備
え、該断線判定手段が、前記通電手段及び前記負荷にお
ける断線状態の判定結果に応じた内容の判定信号を出力
する構成とした。Further, according to the present invention, in the current supply failure judging device according to the first aspect, the reference circuit section may be configured to include the reference MO.
A plurality of series circuits including an SFET and the reference resistor, wherein a resistance value of the reference resistor in one of the plurality of series circuits is set to the maximum current resistance value; The resistance value of the reference resistor in the other one of the series circuits has a reference current equivalent to the minimum value of the current that normally flows through the load, and the reference current between the drain and the source of the reference MOSFET in the other one of the series circuits. The short-circuit determination means is configured to set the minimum current resistance value to flow and the reference MOSFET in the one series circuit with the power MOSFET drain-source voltage.
Based on the difference between the drain-source voltage of ET and the short-circuit state in the energizing means and the load, the drain-source voltage of the power MOSFET and the drain-source voltage of the reference MOSFET in the other one series circuit are determined.
A disconnection determining unit that determines a disconnection state in the energizing unit and the load based on a difference between the source-to-source voltages, wherein the disconnection determining unit responds to a determination result of the disconnection state in the energizing unit and the load. The configuration is such that a content determination signal is output.
【0158】このため、短絡だけでなく断線についても
通電手段における通電不良として確実に高精度で判定で
き、しかも、断線に関する通電不良をパワーMOSFE
Tのドレイン−ソース間電圧と、このパワーMOSFE
Tに等価な基準MOSFETのドレイン−ソース間電圧
とにより差動的に判定することから、同相誤差要因を排
除して断線に関する通電不良の判定精度を向上させるこ
とができる。Therefore, not only a short-circuit but also a disconnection can be determined with high accuracy as an energizing failure in the energizing means.
T drain-source voltage and the power MOSFET
Since the differential determination is made based on the drain-source voltage of the reference MOSFET equivalent to T, it is possible to eliminate the common-mode error factor and improve the accuracy of determining the current-carrying failure related to the disconnection.
【0159】さらに、請求項3に記載した本発明の通電
不良判定装置によれば、請求項1又は2に記載した本発
明の通電不良判定装置において、出力された前記判定信
号の内容を表す判定データを生成する判定内容データ生
成手段と、該判定内容データ生成手段により生成された
前記判定データを不揮発性記憶手段に読み出し可能に記
憶させる判定内容データ記憶実行手段とをさらに備える
構成とした。Further, according to the present invention, in the current supply failure judging device according to the first or second aspect of the present invention, the judgment representing the content of the output judgment signal is provided. A configuration further includes a determination content data generating unit that generates data, and a determination content data storage executing unit that stores the determination data generated by the determination content data generation unit in a non-volatile storage unit in a readable manner.
【0160】このため、通電手段の通電不良に関する判
定データを外部から読み出し可能に保持し、かつ、電力
の供給が断たれても判定データを消さずに残しておくこ
とができる。For this reason, it is possible to hold the judgment data relating to the energization failure of the energization means so as to be readable from the outside, and to keep the judgment data even after the power supply is cut off.
【0161】また、請求項4に記載した本発明の通電不
良判定装置によれば、請求項1、2又は3に記載した本
発明の通電不良判定装置において、前記基準MOSFE
Tが前記パワーMOSFETを構成するMOSFETよ
りも少ない数のMOSFETにより構成されており、前
記基準抵抗の抵抗値が、前記負荷の抵抗値×(前記パワ
ーMOSFETを構成するMOSFETの数/前記基準
MOSFETを構成するMOSFETの数)に設定され
ている構成とした。According to a fourth aspect of the present invention, in the first or second aspect of the present invention, the reference MOSFET is provided.
T is constituted by a smaller number of MOSFETs than the MOSFETs constituting the power MOSFET, and the resistance value of the reference resistor is calculated by: the resistance value of the load × (the number of MOSFETs constituting the power MOSFET / the reference MOSFET (The number of MOSFETs to be configured).
【0162】このため、基準MOSFETを構成するM
OSFETの数をパワーMOSFETを構成するMOS
FETの数よりも少なくすることができるので、基準回
路部の回路規模を小型化することができる。For this reason, M constituting the reference MOSFET
The number of OSFETs is used to configure the power MOSFET
Since the number of FETs can be reduced, the circuit scale of the reference circuit can be reduced.
【0163】さらに、請求項5に記載した本発明の通電
不良判定装置によれば、請求項1、2、3又は4に記載
した本発明の通電不良判定装置において、前記基準MO
SFETが前記パワーMOSFETと同一チップ内に形
成されている構成としたので、温度ドリフトやロット間
ばらつきといった個体間誤差の影響を減らしたり除去す
ることができる。Further, according to the present invention, in the current supply failure judging device according to the first, second, third or fourth aspect, the reference MO
Since the SFET is formed in the same chip as the power MOSFET, it is possible to reduce or eliminate the influence of inter-individual errors such as temperature drift and lot-to-lot variation.
【図1】本発明の第1実施形態に係る車両の通電不良判
定装置の構成を一部ブロックにて示す概略回路図であ
る。FIG. 1 is a schematic circuit diagram showing, in partial blocks, a configuration of a vehicle conduction failure determination device according to a first embodiment of the present invention.
【図2】図1の負荷電源供給制御用ICの詳細回路図で
ある。FIG. 2 is a detailed circuit diagram of the load power supply control IC of FIG. 1;
【図3】図1のマイクロコンピュータのROMに格納さ
れた制御プログラムに従いCPUが行う処理を示すフロ
ーチャートである。FIG. 3 is a flowchart showing a process performed by a CPU according to a control program stored in a ROM of the microcomputer of FIG. 1;
【図4】本発明の第2実施形態に係る車両の通電不良判
定装置の構成を一部ブロックにて示す概略回路図であ
る。FIG. 4 is a schematic circuit diagram showing, in partial blocks, a configuration of a vehicle conduction failure determination device according to a second embodiment of the present invention.
【図5】従来例に係る短絡及び断線検出装置の一例を示
す回路図である。FIG. 5 is a circuit diagram showing an example of a short-circuit and disconnection detection device according to a conventional example.
1 バッテリ(電源) 3 モータ(負荷) 5 負荷電源供給制御用IC 9 マイクロコンピュータ(判定内容データ生成手段、
判定内容データ記憶実行手段) 11 不揮発性メモリ(不揮発性記憶手段) CP 比較器(短絡判定手段) CP′ 比較器(断線判定手段) DSW ダミースイッチ(常開接点、基準抵抗部) DR 駆動回路(ゲート電圧制御手段) QA パワーMOSFET(通電手段) QB 第1基準MOSFET(通電手段、基準回路部) QB′ 第2基準MOSFET(通電手段、基準回路
部) Rr1,Rr2 レファレンス抵抗(基準抵抗、基準回
路部) S 走行センサ(負荷)Reference Signs List 1 battery (power supply) 3 motor (load) 5 load power supply control IC 9 microcomputer (judgment data generation means,
Judgment content data storage execution means) 11 Non-volatile memory (Non-volatile storage means) CP comparator (short circuit judgment means) CP 'comparator (disconnection judgment means) DSW dummy switch (normally open contact, reference resistance section) DR drive circuit ( Gate voltage control means) QA Power MOSFET (Electrification means) QB First reference MOSFET (Electrification means, reference circuit part) QB 'Second reference MOSFET (Electrification means, reference circuit part) Rr1, Rr2 Reference resistance (Reference resistance, Reference circuit) Part) S Travel sensor (load)
フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H03K 17/08 H03K 17/08 C Fターム(参考) 2G014 AA02 AA03 AA16 AB07 AB20 AB24 AB38 AC19 2G035 AA11 AA12 AB03 AC15 AD02 AD03 AD04 AD10 AD13 AD23 AD26 AD28 AD44 5G004 AA04 AB02 BA03 BA04 BA05 DA02 DA04 DC14 EA01 GA02 5J055 AX31 AX36 BX16 CX28 DX13 DX15 DX17 DX22 DX53 DX54 DX60 DX73 EX04 EX06 EX11 EX23 EY01 EY03 EY05 EY12 EY13 EZ04 EZ07 EZ10 EZ13 EZ29 EZ30 EZ39 EZ42 EZ55 EZ57 FX05 FX07 FX38 GX01 GX03 Continued on the front page (51) Int.Cl. 7 Identification code FI Theme coat II (reference) H03K 17/08 H03K 17/08 CF term (reference) 2G014 AA02 AA03 AA16 AB07 AB20 AB24 AB38 AC19 2G035 AA11 AA12 AB03 AC15 AD02 AD03 AD04 AD10 AD13 AD23 AD26 AD28 AD44 5G004 AA04 AB02 BA03 BA04 BA05 DA02 DA04 DC14 EA01 GA02 5J055 AX31 AX36 BX16 CX28 DX13 DX15 DX17 DX22 DX53 DX54 DX60 DX73 EX04 EX06 EX11 EX23 EY01 EY03 EY05 EY13 EZ13 EZ13 EZ13 EZ13 EZ13 EZ13 EZ13 EZ13 EZ13 EZ13 EZ13 EZ13 EZ13 EZ13 EZ30 FX05 FX07 FX38 GX01 GX03
Claims (5)
の通電不良を判定する装置であって、 前記通電手段は、前記電源と前記負荷との間に直列に接
続され、該負荷の前記電源に対する接続をオン、オフす
るパワーMOSFETと、該パワーMOSFET及び前
記負荷の直列回路と並列に接続された基準回路部とを備
えており、 前記基準回路部は、前記パワーMOSFETと等価な基
準MOSFET及び基準抵抗の直列回路を有しており、 前記基準抵抗の抵抗値は、前記負荷に通常流れる電流の
最大値と等価な基準電流が前記基準MOSFETのドレ
イン−ソース間に流れる最大電流抵抗値に設定されてお
り、 前記パワーMOSFETドレイン−ソース間電圧と前記
基準MOSFETのドレイン−ソース間電圧との差を基
に、前記通電手段及び前記負荷における短絡状態を判定
する短絡判定手段をさらに備え、 前記短絡判定手段は、前記通電手段及び前記負荷におけ
る短絡状態の判定結果に応じた内容の判定信号を出力す
る、 ことを特徴とする通電不良判定装置。1. An apparatus for judging a power supply failure of a load connected to a power supply via a power supply means, wherein the power supply means is connected in series between the power supply and the load, A power MOSFET for turning on / off a connection to a power supply; and a reference circuit unit connected in parallel with a series circuit of the power MOSFET and the load, wherein the reference circuit unit is a reference MOSFET equivalent to the power MOSFET. And a series circuit of a reference resistor, wherein the resistance value of the reference resistor is a maximum current resistance value at which a reference current equivalent to a maximum value of a current normally flowing to the load flows between a drain and a source of the reference MOSFET. The current supply means based on a difference between a drain-source voltage of the power MOSFET and a drain-source voltage of the reference MOSFET. And a short-circuit judging means for judging a short-circuit state in the load, wherein the short-circuit judging means outputs a judgment signal having a content according to the judgment result of the short-circuit state in the energizing means and the load. Energization failure determination device.
及び前記基準抵抗の直列回路を複数有しており、該複数
の直列回路のうち1つの直列回路における前記基準抵抗
の抵抗値は前記最大電流抵抗値に設定されており、前記
複数の直列回路のうち他の1つの直列回路における前記
基準抵抗の抵抗値は、前記負荷に通常流れる電流の最小
値と等価な基準電流が、前記他の1つの直列回路におけ
る前記基準MOSFETのドレイン−ソース間に流れる
最小電流抵抗値に設定されており、前記短絡判定手段
は、前記パワーMOSFETドレイン−ソース間電圧と
前記1つの直列回路における前記基準MOSFETのド
レイン−ソース間電圧との差を基に、前記通電手段及び
前記負荷における短絡状態を判定し、前記パワーMOS
FETドレイン−ソース間電圧と前記他の1つの直列回
路における前記基準MOSFETのドレイン−ソース間
電圧との差を基に、前記通電手段及び前記負荷における
断線状態を判定する断線判定手段をさらに備え、該断線
判定手段は、前記通電手段及び前記負荷における断線状
態の判定結果に応じた内容の判定信号を出力する請求項
1記載の通電不良判定装置。2. The reference circuit section includes a reference MOSFET.
And a plurality of series circuits of the reference resistor, wherein the resistance value of the reference resistor in one series circuit of the plurality of series circuits is set to the maximum current resistance value. The resistance value of the reference resistor in the other one of the series circuits is such that a reference current equivalent to the minimum value of the current that normally flows through the load flows between the drain and the source of the reference MOSFET in the other one of the series circuits. The short-circuit determination means is set to a minimum current resistance value, and the short-circuit determination means is configured to determine the short-circuit determination means based on a difference between the drain-source voltage of the power MOSFET and the drain-source voltage of the reference MOSFET in the one series circuit. And a short-circuit state in the load is determined.
Disconnection determining means for determining a disconnection state in the energizing means and the load based on a difference between an FET drain-source voltage and a drain-source voltage of the reference MOSFET in the another one of the series circuits, 2. The current-carrying failure judging device according to claim 1, wherein the disconnection judging means outputs a judgment signal having a content according to a judgment result of a disconnection state in the energizing means and the load.
定データを生成する判定内容データ生成手段と、該判定
内容データ生成手段により生成された前記判定データを
不揮発性記憶手段に読み出し可能に記憶させる判定内容
データ記憶実行手段とをさらに備える請求項1又は2記
載の通電不良判定装置。3. A determination content data generating means for generating determination data representing the content of the output determination signal, and the determination data generated by the determination content data generating means are readablely stored in a non-volatile storage means. 3. The energization failure determination device according to claim 1, further comprising: a determination content data storage execution unit that causes the determination to be performed.
SFETを構成するMOSFETよりも少ない数のMO
SFETにより構成されており、前記基準抵抗の抵抗値
は、前記負荷の抵抗値×(前記パワーMOSFETを構
成するMOSFETの数/前記基準MOSFETを構成
するMOSFETの数)に設定されている請求項1、2
又は3記載の通電不良判定装置。4. The power MOSFET according to claim 1, wherein the reference MOSFET is
A smaller number of MOs than the MOSFETs that make up the SFET
2. The resistance value of the reference resistor is set to (resistance value of the load × (number of MOSFETs configuring the power MOSFET / number of MOSFETs configuring the reference MOSFET)). , 2
Or the energization failure determination device according to 3.
SFETと同一チップ内に形成されている請求項1、
2、3又は4記載の通電不良判定装置。5. The power MOSFET according to claim 1, wherein the reference MOSFET is
Claim 1 wherein the SFET and the SFET are formed in the same chip.
5. The energization failure determination device according to 2, 3, or 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11086633A JP2000245054A (en) | 1999-02-21 | 1999-02-21 | Judging device for imperfect current application |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11086633A JP2000245054A (en) | 1999-02-21 | 1999-02-21 | Judging device for imperfect current application |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2000245054A true JP2000245054A (en) | 2000-09-08 |
Family
ID=13892440
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11086633A Withdrawn JP2000245054A (en) | 1999-02-21 | 1999-02-21 | Judging device for imperfect current application |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2000245054A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100527370B1 (en) * | 2000-09-04 | 2005-11-08 | 다이헤요 세코 가부시키가이샤 | Device and Method for determining rare short circuit |
JP2006142908A (en) * | 2004-11-17 | 2006-06-08 | Furukawa Electric Co Ltd:The | Current consumption reducing method of electronic control unit of car-mounted type, in-vehicle electronic control unit, and control system using it |
JP2010228331A (en) * | 2009-03-27 | 2010-10-14 | Brother Ind Ltd | Image processor |
JP2011178320A (en) * | 2010-03-02 | 2011-09-15 | Denso Corp | Current-carrying control device |
JP2013165446A (en) * | 2012-02-13 | 2013-08-22 | Sharp Corp | High-frequency power amplifier circuit and radio communication apparatus |
US8853940B2 (en) | 2001-04-23 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device with seal member |
JP2020531808A (en) * | 2017-08-16 | 2020-11-05 | コノート、エレクトロニクス、リミテッドConnaught Electronics Ltd. | Systems and methods for diagnosing electrical failures |
KR20200130405A (en) * | 2018-04-17 | 2020-11-18 | 미쓰비시덴키 가부시키가이샤 | Electric motor diagnostic device |
CN114373660A (en) * | 2022-01-25 | 2022-04-19 | 深圳市君安电气设备有限公司 | Intelligent circuit breaker |
US12061224B2 (en) | 2019-11-21 | 2024-08-13 | Lg Energy Solution, Ltd. | Diagnosis circuit of parallel-structure MOSFETs including MUX and diagnosis method using the same |
-
1999
- 1999-02-21 JP JP11086633A patent/JP2000245054A/en not_active Withdrawn
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100527370B1 (en) * | 2000-09-04 | 2005-11-08 | 다이헤요 세코 가부시키가이샤 | Device and Method for determining rare short circuit |
US8853940B2 (en) | 2001-04-23 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device with seal member |
JP2006142908A (en) * | 2004-11-17 | 2006-06-08 | Furukawa Electric Co Ltd:The | Current consumption reducing method of electronic control unit of car-mounted type, in-vehicle electronic control unit, and control system using it |
JP4615292B2 (en) * | 2004-11-17 | 2011-01-19 | 古河電気工業株式会社 | Method for reducing current consumption of in-vehicle electronic control unit, in-vehicle electronic control unit, and control system using the same |
JP2010228331A (en) * | 2009-03-27 | 2010-10-14 | Brother Ind Ltd | Image processor |
US8450882B2 (en) | 2010-03-02 | 2013-05-28 | Denso Corporation | Energization control apparatus |
DE102011000994A1 (en) | 2010-03-02 | 2012-03-15 | Denso Corporation | Power supply control device |
JP2011178320A (en) * | 2010-03-02 | 2011-09-15 | Denso Corp | Current-carrying control device |
JP2013165446A (en) * | 2012-02-13 | 2013-08-22 | Sharp Corp | High-frequency power amplifier circuit and radio communication apparatus |
JP2020531808A (en) * | 2017-08-16 | 2020-11-05 | コノート、エレクトロニクス、リミテッドConnaught Electronics Ltd. | Systems and methods for diagnosing electrical failures |
KR20200130405A (en) * | 2018-04-17 | 2020-11-18 | 미쓰비시덴키 가부시키가이샤 | Electric motor diagnostic device |
KR102376883B1 (en) | 2018-04-17 | 2022-03-22 | 미쓰비시덴키 가부시키가이샤 | Diagnostic device for electric motors |
US12061224B2 (en) | 2019-11-21 | 2024-08-13 | Lg Energy Solution, Ltd. | Diagnosis circuit of parallel-structure MOSFETs including MUX and diagnosis method using the same |
CN114373660A (en) * | 2022-01-25 | 2022-04-19 | 深圳市君安电气设备有限公司 | Intelligent circuit breaker |
CN114373660B (en) * | 2022-01-25 | 2024-02-09 | 深圳市君安电气设备有限公司 | Intelligent circuit breaker |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9082475B2 (en) | Nonvolatile memory device | |
US11038371B2 (en) | Power supply control device | |
US8548641B2 (en) | Load drive circuit | |
JP4829143B2 (en) | Temperature detection circuit | |
JP2000245054A (en) | Judging device for imperfect current application | |
WO2021253336A1 (en) | Vehicle-mounted driving circuit, vehicle-mounted driving chip, vehicle-mounted driving device and electronic device | |
CN107040253B (en) | Gate driver with short-circuit protection | |
US10069493B2 (en) | Circuitry and method for operating an electronic switch | |
JPWO2008108330A1 (en) | Glow plug drive | |
US12113403B2 (en) | Drive device | |
US9397652B2 (en) | Circuitry and method for operating such circuitry | |
CN111344213B (en) | Rotation detection device | |
US20140239988A1 (en) | Semiconductor device which can detect abnormality | |
JP7042425B2 (en) | Control device and failure determination method | |
JP3589392B2 (en) | Overcurrent detection circuit and overcurrent detection / protection circuit | |
JP4155075B2 (en) | Disconnection detection circuit | |
JP4069813B2 (en) | Engine start control device | |
JP6080669B2 (en) | Drive device detection device | |
JP3676168B2 (en) | Power supply control device | |
WO2022220055A1 (en) | Power supply control system, and processing method | |
US6960915B2 (en) | Electric circuit system | |
JP7275949B2 (en) | Voltage output device | |
JP7505446B2 (en) | Power supply control device and power supply control method | |
JP2008060494A (en) | Semiconductor integrated circuit | |
JP2000252806A (en) | Noise eliminating device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060509 |