JP2000244049A - 半導体素子及びその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 低コンタクト抵抗であり、埋込み層での電流
リークが少なくかつ電極金属と半導体埋め込み層との反
応の起こりにくい信頼性の高い埋め込み型の半導体素子
を実現する。 【解決手段】電極コンタクト層１６の周辺に埋込み層１
８を設けた埋め込み型の半導体素子において、半導体埋
込み層１８と電極２２の間に電極金属２１の反応防止層
１９を設けて、電極金属反応防止層１９がない場合と比
べて反応防止層以外の半導体埋込み層１８と電極金属２
１の接触面積を小さくし、電極金属２１と半導体埋め込
み層１８との反応を抑制する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は埋め込み型の半導体
素子及びその製造方法に関しに関し、特に埋込み層に接
して電極が形成されている半導体素子及びその製造方法
に関する。

【０００２】

【従来の技術】従来の電極コンタクト層と埋込み層が隣
接する形態の埋め込み型半導体素子の多くでは、電極金
属の一部分は絶縁体のパッシベーション膜の上に形成さ
れているが一部分は半導体の埋込み層と直接接触する構
造をとっていた。

【０００３】またある種の半導体素子においては特開平
９−１８０７９にあるように埋込み層と電極金属がほと
んど接触しない構造も用いられている。

【０００４】また、ＩｎＧａＡｓＰ／ＩｎＰ系材料を用
いていわゆるＢＨ構造のレーザも作製されている。この
構造の埋め込み型の半導体レーザ素子ではｐｎ逆接合の
ＩｎＰを埋込み層として用いて電流狭窄構造を形成し、
埋込み層の最終層は平坦化しやすいＧａＩｎＡｓＰで形
成することも行われている。このように平坦化ＧａＩｎ
ＡｓＰ層を用いるのは、埋め込み層に液層成長法（ＬＰ
Ｅ法）を用いた場合にメルト残りの問題が生じるためで
ある。

【０００５】特開平６−９７６０２においては波長可変
レーザ中に電極金属拡散阻止層を設けることでＡｕの拡
散を防止している。この場合には埋込み層はｐｎ逆接号
によって形成されている。また、金属拡散阻止層と電流
を流すために直接接触する半導体層が一体となっている このような電極コンタクト層と電流ブロックの効果のあ
る埋込み層が隣接する埋め込み型半導体素子において
は、理想的には注入されたキャリアは埋め込み層を流れ
ず、コンタクト層から電流の漏れなくデバイスの動作領
域に送り込まれる。このため、デバイスの動作電流を小
さくすることができる。このため、半導体素子として高
い性能を実現することが出来る。

【０００６】

【発明が解決しようとする課題】しかし電極コンタクト
層と埋め込み層が隣接する半導体素子では、電極金属と
電極金属コンタクト層との間でオーッミク接触を形成す
るために熱処理を行なうと、電極金属と半導体埋込み層
とが直接接触している部分において電極金属と半導体の
間で反応が起こる。この結果、電極金属と反応した埋込
み層の半導体の結晶構造が変わり半導体層中に結晶欠陥
が導入され半導体層中に電流パスが出来てしまったり、
金属の異常拡散が起きてしまったりしていた。

【０００７】特開平９−１８０７９にあるように埋込み
層と電極金属がほとんど接触しない構造の設計がなされ
ている場合であっても、実際に０．１ｕｍ以下の精度で
マスクの位置合わせを行うことは現在の技術では非常に
難しく、選択成長層の上に電極がはみ出して電極金属と
半導体埋込み層が接触するか、パッシベーション膜が電
極コンタクト層の上まで広がってしまい、電極金属と電
極コンタクト層との接触面積が小さくなってしまう。こ
のため、電極コンタクト層のコンタクト抵抗を上げるこ
となく電極金属と半導体層との間の反応を抑制すること
は難しかった。

【０００８】ＩｎＰのｐｎ逆接合で埋め込んだ、ＧａＩ
ｎＡｓＰ／ＩｎＰ系の埋め込み型半導体レーザ素子で埋
込み層の最終層をＧａＩｎＡｓＰとした場合、埋込み層
は選択成長により形成されているため、ＧａＩｎＡｓＰ
層が電極コンタクト層と隣接する部分まで形成されＩｎ
Ｐの表面はほぼ覆いつくされる。

【０００９】本発明者の研究の結果、このようにＩｎＰ
埋込み層の表面がＧａＩｎＡｓＰで覆われていると電極
金属とＩｎＰ埋込み層とが反応する現象が抑制されるこ
とを見出した。しかしこの場合には、ＧａＩｎＡｓＰが
ＩｎＰよりもバンドギャップが小さく電極との間で大き
なショットキーバリアを形成することが難しい。ＧａＩ
ｎＡｓＰ層が電極コンタクト層と逆型の導伝型となるよ
うに不純物を添加しても、電極金属とのショットキーバ
リアハイトは限られており、電流リークの原因となる。
埋込み層がＦｅドープＩｎＰの半絶縁高抵抗層の場合、
高抵抗層全体に電界がかかっているのでこの領域にＧａ
ＩｎＡｓＰ層からキャリアが導入されるとキャリアは十
分に熱緩和せず一部のキャリアは高抵抗層を流れてしま
い抵抗値を下げてしまう。埋込み層がｐｎ逆接合の場合
には逆接合の空乏層でキャリアをブロックしているので
ＧａＩｎＡｓＰ層から空乏化していないＩｎＰ埋込み層
中にキャリアが注入されても空乏化された領域を越える
ことは少なく、埋込み層での電流ブロック能力を大幅に
低減させる原因とはなりにくい。しかしそれでも表面平
坦化層からの電流リークの効果は素子の特性を劣化させ
る原因となる。

【００１０】またＬＰＥで形成した場合には数十ｎｍ以
下の薄い膜を形成することが難しいので、各層は基板と
ほぼ格子整合している必要がある。また、低抵抗のコン
タクト層を形成しようとするとＩｎＰに格子整合するＧ
ａＩｎＡｓＰでできるだけバンドギャップの小さい層が
望ましいが、この場合、Ａｓの組成が高くなるのでＩｎ
Ｐで埋め込み層を形成する際にメルトバックして溶けて
しまう。このため電極コンタクト層の幅が制御できず狭
くなってコンタクト抵抗が高くなってしまう。

【００１１】特開平６−９７６０２では、電極金属拡散
阻止層を設けることでＡｕの拡散を防止しいる。しかし
この場合、電極コンタクト層と金属拡散阻止層が一体で
ある。このため、埋込み層に流れる電流を減らすために
はできるだけ金属拡散阻止層のバンドギャップを大きく
する必要があり、一方コンタクト抵抗を下げるためには
この層のバンドギャップを小さくする必要がある。つま
り、この構造では電流リークが大きくなるか電極抵抗が
大きくなってしまうという問題あり、この問題は本質的
に避けられない。特開平６−９７６０２の場合には埋込
み層はｐｎ逆接号によって形成されているが、前述した
ようにこの埋込み層に半絶縁性高抵抗層を用いるとこの
問題は一層深刻になる。

【００１２】本発明は、上記述べたような、電極金属の
反応、拡散に伴う埋込み層の劣化を防ぐとともに、電極
コンタクト抵抗の低下させかつ埋込み層への電流リーク
を抑制することを目的とする。

【００１３】

【課題を解決するための手段】上記課題を解決するため
の本発明の手段を説明する。 （１）電極コンタクト層の周辺に埋込み層を設けた埋め
込み型の半導体素子において、半導体埋込み層と電極の
間に電極金属の反応防止層を設けて、電極金属反応防止
層がない場合と比べて反応防止層以外の半導体埋込み層
と電極金属の接触面積を小さくしたことを特徴とする。

【００１４】電極金属と半導体の間で反応が起きる際に
は局所的に反応が起こり周辺にストレスが溜まり結晶欠
陥が導入されることが問題となる。このような局所的反
応は全面で起こるわけではなく所々で一定の確率で発生
する。このため、電極と半導体埋め込み層との接触面積
を小さくすることで電極金属と半導体層との間の反応を
防ぐことが出来る。このため埋込み層での電流ブロック
の効果を確保することができ、素子の特性の向上や、素
子作成の際の歩留まりを向上を実現することができる。 （２）また本発明は、上記（１）において電極金属の反
応防止層が半導体よりなることを特徴とする。

【００１５】反応防止層が半導体の場合には埋込み層と
の間で格子定数差、熱膨張係数の差に伴うストレスが発
生しにくいので、このストレスを起点として埋込み層中
に結晶欠陥が導入されることが少なく、素子特性の向上
を実現することができる。 （３）また本発明は、上記（２）において半導体埋め込
み層がＩｎＰであり、電極金属反応防止層が少なくとも
ＡｌまたはＧａまたはＡｓを含むＩｎｘＡｌｙＧａ１−
ｘ−ｙＡｓｚＰ１−ｚ（０≦ｘ，ｙ，１−ｘ−ｙ，ｚ，
１−ｚ≦１）層であることを特徴とするＡｌまたはＧａ
またはＡｓを含むとＩｎＰよりも解離圧が低くなる。解
離圧が低いと電極蒸着後のアニール時にマトリックス元
素の離脱が少ないので電極金属との反応が抑制される。 （４）また本発明は、上記（２）において半導体埋め込
み層がＩｎＰであり、電極金属反応防止層がＧａｘＩｎ
１−ｘＰ（０＜Ｘ≦１）であることを特徴とする。

【００１６】電極金属反応防止層は埋込み層の最表面と
して形成されるので、凸凹な面上に形成される。このた
め、混晶系を用いた場合層内の組成が不均一になる。一
方ＩｎＰ埋込み層に対してＧａＩｎＰ電極金属反応防止
層を用いればＧａの組成がどのような値であってもＧａ
ＩｎＰはＩｎＰよりも化学的に安定なので電極金属との
反応を防止する効果がある。 （５）また本発明は、上記（１）において、電極金属反
応防止層が電極金属と直接接触していることを特徴とす
る。

【００１７】電極金属がパッシベーション膜等を介して
埋込み層中に拡散する場合と異なり、金属と埋込み層の
半導体の反応が激しいので本発明の電極金属反応防止層
の効果は絶大となる。 （６）また本発明は、上記（１）において、埋め込み半
導体層が半絶縁性であることを特徴とする。

【００１８】埋め込み半導体層がｐｎ接合で逆バイアス
する場合には、電流ブロックの効果は、ｐｎ接合界面周
辺の空乏層で行われる。この部分に電気的な欠陥が導入
されなければ、ｐ領域あるいはｎ領域の一部分に結晶欠
陥があって、キャリア濃度が上がったり、抵抗が下がっ
ても電流狭窄に大きな影響はない。ところが半絶縁性の
埋込み層で電流狭窄を行う場合には、半絶縁性層の一部
分でキャリアが注入されると半絶縁性層全体に電界がか
かっているので、広範囲でキャリアが流れやすくなり抵
抗の下がる領域が形成され、本来半絶縁性層で期待され
るのとは大幅に異なる特性を示すようになる。このため
本発明の電極金属防止層を半絶縁性埋込み層に対して適
用した場合、その効果は特に顕著な物となる。 （７）また本発明は、上記（１）において、電極金属反
応防止層のバンドギャップが他の埋め込み半導体層より
も大きいことを特徴とする。

【００１９】バンドギャップが大きい層を用いることで
電極金属の反応のみならず、電極からの電流の注入低減
することが出来る。 （８）また本発明は、上記（１）において、電極金属反
応防止層の伝導帯が電極金属と反対側の半導体埋込み層
の伝導帯よりも真空準位に近い場合に、電極金属反応防
止層に接触している電極金属と反対側の半導体埋込み層
がｎ型の半導体であることを特徴とする。

【００２０】電極金属反応防止層の伝導帯が電極金属と
反対側の半導体埋込み層の伝導帯よりも真空準位に近い
場合、電極金属反応防止層と前記半導体埋込み層の界面
に伝導帯不連続に伴う過剰なキャリアが蓄積されること
がある。過剰キャリアが蓄積されるとこの影響で素子の
周波数応答特性が劣化してしまう。しかし、電極金属反
応防止層直下の半導体埋込み層がｎ型だと、電極金属反
応防止層の埋込み層と電極金属反応防止層との界面に蓄
積される電子濃度は、電極金属と反対側の半導体埋込み
層のトータルのキャリアよりは少ない。このため、実質
的に過剰キャリアによる周波数特性の影響を受けないよ
うになる。 （９）また本発明は、上記（１）において、電極金属反
応防止層の価電子帯が電極金属と反対側の半導体埋込み
層の価電子帯よりも真空準位から離れている場合に、電
極金属反応防止層に接触している電極金属と反対側の半
導体埋込み層がｐ型の半導体であることを特徴とする。

【００２１】電極金属反応防止層の価電子帯が電極金属
と反対側の半導体埋込み層の価電子帯よりも真空準位を
基準として深い場合、電極金属反応防止層と前記半導体
埋込み層の界面に価電子帯不連続に伴う過剰なキャリア
が蓄積されることがある。過剰キャリアが蓄積されると
この影響で素子の周波数応答特性が劣化してしまう。し
かし、電極金属反応防止層直下の半導体埋込み層がｐ型
だと、電極金属反応防止層の埋込み層と電極金属反応防
止層との界面に蓄積される正孔濃度は、電極金属と反対
側の半導体埋込み層のトータルのキャリアよりは少な
い。このため、実質的に過剰キャリアによる周波数特性
の影響を受けないようになる。 （１０）また本発明は、上記（１）において、電極金属
反応防止層の格子定数が他の埋め込みと異なることを特
徴とする。

【００２２】電極金属を堆積して熱反応により電極コン
タクト層と反応させた場合、このプロセス中に電極金属
反応防止層もわずかではあっても電極金属と反応してし
まう。この時、電極金属反応防止層の格子定数が他の埋
込み層と異なると、この反応が電極金属反応防止層を突
き抜けて他の埋込み層に伝播する割合を低減することが
出来る。この理由は明確ではないが、電極金属反応防止
層と他の埋込み層との間で生じるストレスにより金属と
半導体との反応が抑制されていると考えられる。 （１１）また本発明は、上記（３）において、埋込み層
が主にＩｎＰよりなり、電極反応防止層がＧａの組成が
０．１−０．３のＧａＩｎＰであり厚さが３−１０ｎｍ
であることを特徴とする。

【００２３】電極金属反応防止層が有効に働くために
は、電極が電極金属反応防止層の表面とわずかに反応し
ても反応がとまる必要がある。このためには、電極金属
反応防止層は数ｎｍ以上の厚さが必要となる。一方拡散
も含めて反応を考えた場合、ＩｎＰとＧａＰとでは反応
速度に略二桁の違いがある。このため、ＧａＩｎＰ中で
Ｇａの組成が数十％以上あると、ＩｎＰと比べて反応速
度がが数分の一以下となる。 一方ＧａＩｎＰがＩｎＰ
に対して臨界膜厚以上となると歪みのために結晶中に転
位が導入され、この転位を起点として金属と半導体が激
しく反応してしまう。電極金属反応防止層の厚さが数ｎ
ｍ以上、ＧａＩｎＰ中のＧａ組成が数十％以上、ＧａＩ
ｎＰがＩｎＰに対して臨界膜厚以下の三つの条件を同時
に満たすのはＧａの組成が０．１−０．３、厚さが３−
１０ｎｍの時となる。 （１２）本発明は上記（３）において、電極金属反応防
止層がＩｎＰとＡｌまたはＧａまたはＡｓを含むＩｎｘ
ＡｌｙＧａ１−ｘ−ｙＡｓｚＰ１−ｚ（０≦ｘ，ｙ，１
−ｘ−ｙ，ｚ，１−ｚ≦１）層の多層膜よりなることを
特徴とする。電極金属反応防止層を多層に設けることに
より、各反応防止層毎に少しずつ金属の反応を防ぎ全体
で金属と半導体の反応を防ぐことが出来る。更に多層構
造を設けることで、界面で転位の方向を変えることが出
来、埋込み層中へ転位が伸びることを防ぐことが出来
る。 （１３）また本発明は、上記（３）において、半導体と
接する電極がＴｉであり電極コンタクト層がｐ型のＧａ
ｘＩｎ１−ｘＡｓｙＰ１−ｙ（０＜ｘ≦１、０＜ｙ≦
１）であり、埋込み層がＩｎＰよりなり、電極反応防止
層がＧａＩｎＰであることを特徴とする。

【００２４】電極金属がＴｉの場合、３００Ｃ−４５０
Ｃ程度の温度でアニールすることでｐ型のＧａｘＩｎ１
−ｘＡｓｙＰ１−ｙ（０＜ｘ≦１、０＜ｙ≦１）オーミ
ックコンタクト層とオーミックコンタクトを形成するこ
とが出来る。しかしこの時埋込み層がＩｎＰであると埋
込み層と反応して局所的に結晶欠陥を形成し、ＩｎＰ埋
込み層の絶縁性を破壊してしまう。この時ＩｎＰとＴｉ
電極の間にＧａＩｎＰ電極反応防止層を形成するとＴｉ
電極と埋込み層との反応が抑制されて、半導体素子の埋
込み層でのリーク電流が低減できる。 （１４）また本発明は、上記（３）において、半導体と
接する電極がＰｔであり電極コンタクト層がｐ型のＧａ
ｘＩｎ１−ｘＡｓｙＰ１−ｙ（０＜ｘ≦１、０＜ｙ≦
１）であり、埋込み層がＩｎＰよりなり、電極反応防止
層がＧａＩｎＰであることを特徴とする。

【００２５】電極金属がＰｔの場合、３００Ｃ−４５０
Ｃ程度の温度でアニールすることでｐ型のＧａｘＩｎ１
−ｘＡｓｙＰ１−ｙ（０＜ｘ≦１、０＜ｙ≦１）オーミ
ックコンタクト層とオーミックコンタクトを形成するこ
とが出来る。しかしこの時埋込み層がＩｎＰであると埋
込み層と反応して局所的に結晶欠陥を形成する。このよ
うな反応はＴｉの場合と比べると少ないがそれでもまだ
ＩｎＰ埋込み層の絶縁性を破壊してしまうのには十分な
反応が起こる。この時ＩｎＰとＰｔ電極の間にＧａＩｎ
Ｐ電極反応防止層を形成するとＰｔ電極と埋込み層との
反応が抑制されて、上記局所的反応はほとんど完全に抑
制される。このため、半導体素子の埋込み層でのリーク
電流が低減でき、信頼性の高い半導体素子を実現するこ
とが出来る。 （１５）また本発明は、上記（１）において、電極金属
反応防止層が、半導体のＩｎｘＡｌｙＧａ１−ｘ−ｙＡ
ｓｚＰ１−ｚ（０≦ｘ，１−ｘ−ｙ，ｚ，１−ｚ≦１、
０＜ｙ≦１）層を酸化することで形成されたＩｎＧａＡ
ｌＡｓＰＯであることを特徴とする。

【００２６】ＩｎｘＡｌｙＧａ１−ｘ−ｙＡｓｚＰ１−
ｚ（０≦ｘ，１−ｘ−ｙ，ｚ，１−ｚ≦１、０＜ｙ≦
１）層はＩｎＰやＧａＩｎＡｓＰと同じジンクブレンド
構造のＩＩＩ−Ｖ化合物半導体なので、これらの結晶に
良好に密着する。このため、半導体のＩｎＡｌＧａＡｓ
Ｐ層を酸化した電極金属反応防止層は半導体のメサスト
ライプ構造や埋込み層と極めて良好に密着する。このた
め、密着不良に伴う塑性変形が生じ金属の異常な急速反
応を引き起こすことを防ぐことができる。この場合、表
面だけを酸化して、ＩｎＰとの界面側は半導体のままで
あれば、更に密着性が増す。特に埋込み層をＩｎＰとし
ＩｎＰに略格子整合するＩｎＡｌＧａＡｓＰ層を酸化し
た場合、ＩｎＡｌＧａＡｓＰの結晶欠陥が少ないので特
に良好な結晶を形成することができる。 （１６）本発明は少なくともどれか一つのユニットに電
極金属反応防止層を設けた、あるいは、電子デバイスを
集積化していること、あるいは、電子デバイスと光デバ
イスを集積化していること、あるいは光デバイスを集積
化していること、特に半導体レーザと光変調器を集積化
していることを特徴とする。

【００２７】集積化した素子ではレーザと変調器といっ
たようなユニット素子間の電気的抵抗を大きくする必要
があるので、半絶縁性の半導体で埋め込むことが望まし
い。各ユニットに対して電極金属反応防止層を設けるこ
とで各ユニットでの電極金属の反応、拡散を防ぐことが
できる。各ユニットでの反応が防げるので各ユニットの
性能が上がるとともに、ユニット間の素子分離も十分に
行えるようになり、全体として高品質な集積化半導体素
子を実現することができる。 （１７）本発明は、上記（１） 〜（１６）に記載の半
導体素子を製造するにあたり、電極金属反応防止層を選
択成長法で製造することを特徴とする。

【００２８】電極金属反応防止層が選択成長法で形成さ
れていると、選択成長マスクの脇までセルフアラインに
形成される。このためリソグラフィーで形成された場合
と異なり、電極金属反応防止層と電極コンタクト層で半
導体の表面を隙間なく覆った後に電極金属を堆積するこ
とが出来、電極金属反応防止層以外の埋込み層と電極金
属が接触するのを防ぐことが出来るとともに、電極コン
タクト層が電極金属反応防止層に覆われて電極コンタク
ト面積が狭くなり電極抵抗が高くなることを防ぐことが
出来る。 （１８）本発明は、上記（１７）において、埋込み層を
ＭＯＣＶＤ法で形成することを特徴とする。

【００２９】ＭＯＣＶＤ法を用いると化学的な反応であ
るので良好な選択性をえる事ができる。また薄膜の成長
が可能であり、基板と格子定数の違う金属電極反応防止
層の厚さと格子定数を正確に制御することが出来る。ま
たＬＰＥ法と違いメルトバックが起こらないので、Ｉｎ
Ｐ埋込み層を形成しても高濃度にＡｓの入ったＧａＩｎ
ＡｓＰコンタクト層が溶けることがなく、コンタクト層
の幅が正確に制御でき、電流リークが少なくかつ低抵抗
の素子を実現できる。

【００３０】

【発明の実施の形態】（実施例１） 図１を参照して本
発明の第一の実施形態における高抵抗半絶縁性埋め込み
型の半導体レーザを説明する。

【００３１】まず、ＭＯＣＶＤ法を用いて、ｎ型ＩｎＰ
基板１１上に、クラッド層を兼ねる不純物濃度が１ｅ１
８ｃｍ−３で、厚さが２ｕｍのＳｉドープｎ型ＩｎＰバ
ッファー層１２、組成の異なる２種のＧａＩｎＡｓＰよ
りなる１．３ｕｍ波長で発光するＭＱＷと１．１ｕｍ組
成の光ガイド層よりなる活性層１３、不純物濃度が８ｅ
１７ｃｍ−３で厚さが１．５ｕｍのｐ型ＩｎＰクラッド
層１４、及び不純物濃度が３ｅ１８ｃｍ−３で厚さが
０．１ｕｍの１．１ｕｍ組成のコンタクト中間層１５、
不純物濃度が１ｅ１９ｃｍ−３で厚さが０．５ｕｍのＩ
ｎＰに格子整合したＧａＩｎＡｓコンタクト層１６を順
次成長させる。

【００３２】次いで、全面にＳｉＯ２膜を堆積させ、パ
ターニングすることによってストライプ状のＳｉＯ２マ
スクを形成した。次いでこのＳｉＯ２マスクを用いてＧ
ａＩｎＡｓコンタクト層１６からｎ型ＩｎＰバッファー
層１２の途中までを順次メサエッチングして幅１．８ｕ
ｍ、深さ３．５ｕｍのメサストライプ１７を形成する。
次いで再度ＭＯＣＶＤ法を用いてＦｅの濃度が５ｅ１６
ｃｍ−３の厚さ３．７ｕｍのＦｅ添加ＩｎＰ埋込み層１
８、Ｆｅの濃度が３ｅ１６ｃｍ−３の、厚さ１０ｎｍの
Ｇａ０．２Ｉｎ０．８Ｐ電極反応阻止層１９を形成し
た。

【００３３】この後、再度全面にＳｉＯ２膜２０を堆積
させ、パターニングエッチングすることによって３ｕｍ
の幅でストライプ状にＳｉＯ２膜２０に窓を形成してＧ
ａＩｎＡｓコンタクト層１６の表面を出した。次いで、
この部分ににＰｔ層２１を５ｎｍ堆積した。更に、Ｔｉ
／Ｐｔ／Ａｕを５０ｎｍ、５０ｎｍ、１０００ｎｍの厚
さで堆積しｐ型電極２２を形成した。次いで基板裏面を
研磨した後にＡｕＧｅＮｉのｎ型電極２３を堆積した。

【００３４】この後４００Ｃでアニールして電極をオー
ミックにした。次いで素子分割することによって高抵抗
半絶縁性埋め込み型の半導体レーザを完成した。

【００３５】この第一の実施例の高抵抗半絶縁性埋め込
み型の半導体レーザにおいては、ｐ型電極２２のＰｔ層
２１の幅は３ｕｍであり、ＧａＩｎＡｓコンタクト層１
６の幅は１．８ｕｍであるから、Ｐｔ層２１は１．２ｕ
ｍＧａＩｎＡｓコンタクト層１６の外側にはみ出してい
る。Ｐｔ層２１がＧａＩｎＰ電極反応阻止層１９と接触
している部分は、アニールによりごく表面で反応を起こ
した。しかし、局所的な反応に伴い結晶構造の変わるよ
うな領域は形成されなかった。またＳＩＭＳで分析した
結果ＩｎＰ埋込み層１８からはＰｔは検出されなかっ
た。ＧａＩｎＰ電極金属反応阻止層１９を形成しなかっ
た同様の半導体レーザにおいては、アニールによりｐ型
電極２２とＩｎＰ埋込み層１８が反応し、ＩｎＰ埋込み
層１８上に形成されたｐ型電極２２の表面まで凸凹が形
成された。またｐ型電極２２がＩｎＰ埋込み層と１８と
反応及び拡散を起こし、ＳＩＭＳ分析の結果ＩｎＰ埋込
み層１８中からＰｔとＴｉが検出された。実際に素子特
性を測定したところ、ＧａＩｎＰ電極金属反応阻止層を
設けたレーザでは高い信頼性が得られたが、この層を設
けないレーザでは、電極金属の反応拡散が電流を流すこ
とにより促進され、時間とともにしきい電流の増大が発
生した。 （実施例２） 次に図２を参照して本発明の第二の実施
の形態の埋め込み型半導体レーザを説明する。

【００３６】この第二の実施の形態においては、第一の
実施の形態における電極金属反応阻止層としてのＧａＩ
ｎＰ電極金属反応阻止層１９をＡｌＩｎＡｓＯ電極金属
反応阻止層１９ＡとＡｌＩｎＡｓ埋め込み層１９Ｂに置
き換え、半絶縁性高抵抗ＩｎＰ埋込み層１８をｐｎ逆バ
イアスで電流をブロックするｐ−ＩｎＰ電流阻止層１８
Ａとｎ−ＩｎＰ電流阻止層１８Ｂに置き換えている。そ
の他の構成は第一の実施の形態と同じである。

【００３７】すなわち、この第二の実施の形態において
は、メサストライプを形成した後、厚さ２ｕｍ、不純物
濃度８ｅ１７ｃｍ−３のｐ−ＩｎＰ電流ブロック層１８
Ａ、厚さ１．５ｕｍ不純物濃度１ｅ１８ｃｍ−３のｎ−
ＩｎＰ電流ブロック層１８Ｂ、厚さ０．１ｕｍのＩｎＰ
と略格子整合するｎ−ＩｎＡｌＡｓ層を形成する。その
後、ｎ−ＩｎＡｌＡｓ表面を酢酸で処理することにより
ｎ−ＩｎＡｌＡｓの表面を酸化してＡｌＩｎＡｓＯ電極
金属反応阻止層１９Ａを形成する。反応せずに残った、
ｎ−ＩｎＡｌＡｓ層がＡｌＩｎＡｓ埋込み層１９Ｂとな
る。ここではｎ−ＩｎＡｌＡｓ層の表面を酢酸で酸化す
る実施の形態を上げたが、水蒸気酸化や熱酸化によって
もよい。

【００３８】この第二の実施の形態の半導体レーザにお
いては、酸化されたＩｎＡｌＡｓＯ膜が化学的に安定で
あるので、ｐ型電極２２を堆積後アニールを行っても電
極金属がＩｎＡｌＡｓＯ電極金属反応阻止層１９Ａと反
応したり、この層を通り抜けてＡｌＩｎＡｓ埋込み層１
９Ｂ更にｎ−ＩｎＰ電流阻止層１８Ｂに達することはな
かった。

【００３９】ＩｎＡｌＡｓＯの中では、ＡｌとＯの結合
が強く化学的に安定であるために、Ｐｔ電極２１のかわ
りにＩｎＰと激しく反応するＴｉを用いてもＩｎＰ埋込
み層１８とＴｉが反応して結晶欠陥が導入されることは
なかった。またまた選択成長法によりｎ−ＩｎＡｌＡｓ
層を形成してその後酸化しているので、リソグラフィー
を用いた場合と異なり絶縁体のＩｎＡｌＡｓＯ電極金属
反応阻止層１９ＡがＧａＩｎＡｓコンタクト層１６に隣
接して形成できた。このため 、電流狭窄、表面パッシ
ベーションの効果は特に良好であり、ＳｉＯ２膜２０を
形成しないでも特性に差はなかった。

【００４０】ここでＩｎＡｌＡｓＯ電極金属反応防止層
１９Ａがｐ−ＩｎＰ電流阻止層１８Ａとｎ−ＩｎＰ電流
阻止層１８Ｂの表面を完全に覆っている。このため、埋
め込み層の電流ブロックにｐｎ逆接合を用いる必要はな
く、Ｆｅ添加ＩｎＰ埋込み層で埋め込んでもよいことは
言うまでもない。 （実施例３） 次に図３を参照して本発明の第三の実施
の形態の埋め込み型半導体レーザと光変調器よりなる集
積化半導体素子を説明する。図３(ａ)（断面ＡＢ）は変
調器の光の導波方向と垂直方向の断面図、図３(ｂ)（断
面ＣＤ）は半導体レーザの光の導波方向と垂直方向の断
面図、図４(ａ)（断面ＥＦ）は埋め込み部分での光道の
導波方向での断面図、図４(ｂ)（断面ＧＨ）は導波路部
分での光の導波方向の断面図である。ｎ型ＩｎＰ基板１
１上に、クラッド層を兼ねる不純物濃度が１ｅ１８ｃｍ
−３で、厚さが２ｕｍのＳｉドープｎ型ＩｎＰバッファ
ー層１２が形成されている。レーザ部分には、ＧａＩｎ
ＡｓＰ系材料よりなる１．５８ｕｍ帯の波長で発光する
ＭＱＷ活性層１３１とグレーティングを形成した１．１
ｕｍの波長にバンドギャップを持つ組成のＧａＩｎＡｓ
Ｐ光ガイド層１３２、が順次積層されている。変調器部
分にはＧａＩｎＡｓＰ系の１．５３ｕｍ帯の吸収端を持
つＭＱＷ光吸収層１３３が形成されている。更に、両方
の領域にわたり、不純物濃度が５ｅ１７ｃｍ−３で厚さ
が１．５ｕｍのｐ型ＩｎＰクラッド層１４が形成されて
いる。更とレーザ部分と変調器部分にそれぞれ不純物濃
度が１ｅ１９ｃｍ−３で厚さが０．５ｕｍのＩｎＰに格
子整合したレーザ用ＧａＩｎＡｓコンタクト層１６１と
不純物濃度が１ｅ１９ｃｍ−３で厚さが０．５ｕｍのＩ
ｎＰに格子整合した変調器用ＧａＩｎＡｓコンタクト層
１６２が形成されており、その上にＰｔでできたレーザ
用ｐ電極２１１とＰｔでできた変調器用ｐ電極２１２が
形成されている。レーザ部分も変調器部分もｎ型ＩｎＰ
バッファー層から上の部分でメサ構造が形成されメサ構
造の側面は、半絶縁性ＩｎＰ埋込み層１８と電極金属反
応防止層１９とで覆われている。レーザ用ＧａＩｎＡｓ
コンタクト層１６１と変調器用コンタクト層１６２は側
面は半絶縁性ＩｎＰ埋込み層１８と電極金属反応防止層
１９とで覆われとで覆われ、光の導波方向にはエッチン
グ溝２６が形成され互いに電気的に分離されている。変
調器部分の出射端側には半絶縁性ＩｎＰ埋込み層１８と
電極金属反応防止層１９とつながった半絶縁性ＩｎＰ窓
構造１８２と電極金属反応防止層１９２が形成されてい
る。更にその外側に反射防止膜２５が形成され、レーザ
部分側の端面には高反射膜２４が形成されている。ｎ型
ＩｎＰ基板１１裏面にはｎ電極２３がレーザ部分と変調
器部分に共通に設けられている。

【００４１】この場合には、レーザ部分のみならず光変
調器部分の電極に対しても金属の拡散を防止する効果が
ある。光変調器の場合、埋込み層に深いレベルが形成さ
れると変調器部分に電界をかけて吸収させなくとも、導
波路での吸収と散乱が増えて、非吸収状態での光の透過
率が下がり消光比の低下につながる。また深いレベルか
らゆっくりとキャリアが吐き出され、高速応答特性の劣
化が生じる。本実施の様態の集積化半導体素子ではＧａ
ＩｎＰ電極金属反応防止層を用いることでこれらの影響
を防ぐことができ、１８ＧＨｚで２０ｄＢの消光比を得
ることができた。

【００４２】また本実施の様態の半導体素子ではレーザ
単体、光変調器単体の特性ガ向上できるだけではなく、
両素子（レーザ部分と変調器部分）の間の抵抗値を上げ
る上でも本発明の効果があった。電極金属反応防止層を
用いることで両素子の間のリーク電流を略二桁下げるこ
とができた。

【００４３】これまでに述べた構造は実施形態の例であ
って、各層の厚さやキャリア濃度等は本発明の範囲内で
種々変えれることは言うまでもない。また電極金属に関
しては、ＴｉとＰｔに限られる物ではなく、本発明はＭ
ｏやＡｕ、Ｎｉ、Ａｌ、Ｂｅ、Ｐｂ、Ｇｅといった金属
あるいはこれらの合金、Ｗｓｉ、ＭｏＳｉ、ＮｉＳｉと
いったシリサイド、アモルファスシリコン、半金属にも
適用可能である。また、ｐ型電極だけではなくｎ型電極
にも適用可能である。これまでに述べた実施の形態では
は半導体レーザを作成した場合について示したが、デバ
イスの種類はこれに限らず、他の光デバイス、電子デバ
イス、あるいはこれらの集積化デバイスに適用可能であ
る。またユニットデバイスの中での電流ブロック層のみ
ならず、素子分離するための埋め込み層にも適用可能な
ことは言うまでもない。またＩｎＰ基板上ののデバイス
についてのべたが、ＧａＡｓ基板上のデバイス、Ｓｉ基
板上のデバイス、ＳｉＣ基板上のデバイス、サファイア
基板上のデバイス、ＧａＮ基板上のデバイス、ＡｌＮ基
板上のデバイス、ＧａＳｂ基板上のデバイスＧａＰ（Ａ
ｓ）基板上のデバイスにも適用可能である。またｎ基板
上のデバイスを実施形態としてあげたが、ｐ基板あるい
は半絶縁性基板上でも本発明が適用できることも言うま
でもない。

【００４４】

【発明の効果】本発明によって、意図せざる電極金属の
埋め込み層との反応あるいは埋込み層中への拡散を抑制
することができる。従って、埋め込み層での電流リーク
の増大や、デバイスへの転位の導入を防ぐことができ
る。また金属がデバイスの動作領域に広がり電流を流す
に従いデバイスの特性がかわることも防ぐことができ
る。特にコンタクト抵抗を下げることと、リーク電流を
下げることを同時に実現することができる。このため、
信頼性が高く、かつ高効率、高速動作の可能な半導体素
子あるいは集積化素子を実現することができる。

【図面の簡単な説明】

【図１】本発明の第一の実施形態である半導体素子の説
明図である。

【図２】本発明の第二の実施形態である半導体素子の説
明図である。

【図３】本発明の第三実施の形態を示す断面図である。

【図４】本発明の第三の実施形態を示す断面図である。

【符号の説明】

１１ ｎ型ＩｎＰ基板 １２ ｎ型ＩｎＰバッファー層 １３ 活性層 １４ ｐ型ＩｎＰクラッド層 １５ コンタクト中間層 １６ ＧａＩｎＡｓコンタクト層 １７ メサストライプ １８ ＩｎＰ埋込み層 １９ ＧａＩｎＰ電極反応阻止層 ２０ ＳｉＯ２膜 ２１ Ｐｔ層 ２２ ｐ型電極 ２３ ｎ型電極 １９Ａ ＡｌＩｎＡｓＯ電極金属反応阻止層 １９Ｂ ＡｌＩｎＡｓ埋め込み層 １８Ａ ｐ−ＩｎＰ電流阻止層 １８Ｂ ｎ−ＩｎＰ電流阻止層 １３１ ＭＱＷ活性層 １３２ ＧａＩｎＡｓＰ光ガイド層 １３３ 光吸収層 １６１ レーザ用ＧａＩｎＡｓコンタクト層 １６２ 変調器用ＧａＩｎＡｓコンタクト層 ２１１ レーザ用ｐ電極 ２１２ 変調器用ｐ電極 ２４ 高反射膜 ２５ 反射防止膜 ２６ エッチング溝 １８２ 半絶縁性ＩｎＰ窓構造 １９２ 電極金属反応防止層

───────────────────────────────────────────────────── フロントページの続き (72)発明者 泉谷 敏英 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 真塩 尚哉 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 Ｆターム(参考） 5F073 AA22 AA51 AA74 CA12 CB07 CB10 CB22 DA05 DA30 EA29

Claims (5)

【特許請求の範囲】
1. 【請求項１】 電極コンタクト層の周辺に埋込み層を設
   けた埋め込み型の半導体素子において、半導体埋込み層
   と電極の間に電極金属の反応防止層を設けて、電極金属
   反応防止層がない場合と比べて反応防止層以外の半導体
   埋込み層と電極金属の接触面積を小さくしたことを特徴
   とする半導体素子。
2. 【請求項２】 電極金属の反応防止層が半導体よりなる
   ことを特徴とする請求項１に記載の半導体素子。
3. 【請求項３】 半導体埋め込み層がＩｎＰであり、電極
   金属反応防止層がＧａｘＩｎ１−ｘＰ（０＜Ｘ≦１）で
   あることを特徴とする請求項２に記載の半導体素子。
4. 【請求項４】 電極金属反応防止層が、半導体のＩｎｘ
   ＡｌｙＧａ１−ｘ−ｙＡｓｚＰ１−ｚ（０≦ｘ，１−ｘ
   −ｙ，ｚ，１−ｚ≦１、０＜ｙ≦１）層を酸化すること
   で形成されたＩｎＧａＡｌＡｓＰＯであることを特徴と
   する請求項１に記載の半導体素子。
5. 【請求項５】 電極金属反応防止層が選択成長法で形成
   されていることを特徴とする請求項１〜４に記載の半導
   体素子の製造方法。