JP2000236677A - Semiconductor stack - Google Patents

Semiconductor stack

Info

Publication number
JP2000236677A
JP2000236677A JP11038600A JP3860099A JP2000236677A JP 2000236677 A JP2000236677 A JP 2000236677A JP 11038600 A JP11038600 A JP 11038600A JP 3860099 A JP3860099 A JP 3860099A JP 2000236677 A JP2000236677 A JP 2000236677A
Authority
JP
Japan
Prior art keywords
insulator
switching element
conductor
electrode terminal
semiconductor stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11038600A
Other languages
Japanese (ja)
Other versions
JP3788880B2 (en
Inventor
Yoshitada Yoneda
良忠 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP03860099A priority Critical patent/JP3788880B2/en
Publication of JP2000236677A publication Critical patent/JP2000236677A/en
Application granted granted Critical
Publication of JP3788880B2 publication Critical patent/JP3788880B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To obtain a semiconductor stack employing a switching element, having high breakdown strength in which wiring structure is simplified, while enhancing insulation performance and assembling performance. SOLUTION: An AC conductor 4, having one end part bent in the vertical direction to form an AC terminal L, an inner insulator 5, first and second flexible insulators 6, 7 having L-shaped cross-section, and P-side and N-side conductors 8, 9 which are bent in the vertical direction and further bent in the horizontal direction to have a U-shaped cross-section are laminated sequentially on a bottom insulator, having a sidewall 3a and a rib 3b mounted on each main electrode face S1, S2 of first and second switching elements 1, 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、IGBT等のス
イッチング素子で構成される半導体スタックの低インダ
クタンス配線構造の改良に関するものであり、特に信頼
度が高く保守性の良好な低インダクタンス配線構造を有
する半導体スタックを提供するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in a low-inductance wiring structure of a semiconductor stack composed of switching elements such as IGBTs, and more particularly, to a low-inductance wiring structure having high reliability and good maintainability. A semiconductor stack is provided.

【0002】[0002]

【従来の技術】一般に、スイッチング素子を接続して構
成されるインバータスタックにおいては、スイッチング
素子にかかる過電圧を抑制するために、DC電源回路の
電解コンデンサやスナバ回路とスイッチング素子とから
なる閉回路のインダクタンスを極力小さくすることが配
線上極めて重要な課題となっている。これによって、素
子の過電圧抑制のため接続されるスナバ回路の省略やス
ナバ容量の低減が可能となり、インバータ装置の小型化
やコストが可能となる大きな利点があるからである。
2. Description of the Related Art Generally, in an inverter stack formed by connecting switching elements, in order to suppress an overvoltage applied to the switching elements, a closed circuit including an electrolytic capacitor or a snubber circuit of a DC power supply circuit and the switching elements is provided. Minimizing the inductance has become a very important issue in wiring. This is because it is possible to omit a snubber circuit connected to suppress overvoltage of the element and to reduce the snubber capacity, and there is a great advantage that the size and cost of the inverter device can be reduced.

【0003】図6は、スイッチング素子1,2,23及
び24を接続して構成された一般的な単相インバータ回
路の電気的構成を表わしている(尚、図6は本発明の実
施の形態1においても援用される)。ここでは、スイッ
チング素子1,2,23,24がIGBTより成る例が
示されており、各スイッチング素子1,2,23,24
はそれぞれ記号G1,G2,G3,G4で表わされる。
尚、記号Cはコレクタ、Eはエミッタである。又、P,
Nはそれぞれ直流入力のプラス端子(P端子),マイナ
ス端子(N端子)であり、L1及びL2は出力端子(交
流端子)である。また、25はスナバコンデンサCs、
26は電解コンデンサCeである。
FIG. 6 shows an electrical configuration of a general single-phase inverter circuit configured by connecting switching elements 1, 2, 23 and 24 (FIG. 6 shows an embodiment of the present invention). 1). Here, an example is shown in which the switching elements 1, 2, 23, 24 are made of IGBTs.
Are represented by symbols G1, G2, G3, and G4, respectively.
The symbol C is a collector, and E is an emitter. Also, P,
N is a DC input plus terminal (P terminal) and a minus terminal (N terminal), respectively, and L1 and L2 are output terminals (AC terminals). 25 is a snubber capacitor Cs,
26 is an electrolytic capacitor Ce.

【0004】このようなインバータ回路を構成するイン
バータスタックにおいては、例えばCs→G1→G2→
Cs,Cs→G3→G4→Csに至る閉回路や、Ce→
G1→G2→Ce及びCe→G3→G4→Ceに至る閉
回路の、インダクタンス低減が重要となる。
In an inverter stack constituting such an inverter circuit, for example, Cs → G1 → G2 →
Closed circuit from Cs, Cs → G3 → G4 → Cs or Ce →
It is important to reduce the inductance of the closed circuit from G1 → G2 → Ce and Ce → G3 → G4 → Ce.

【0005】これを達成するためには、例えば特開平8
−19245号公報に示されるように、スタック内各部
の配線導体として平板導体を使用し、これらを絶縁層を
介して至近距離で対抗させて往復線路を形成するのが一
般的である。
To achieve this, for example, Japanese Patent Application Laid-Open
As shown in JP-A-19-19245, generally, a flat conductor is used as a wiring conductor of each part in a stack, and these are opposed to each other at a short distance via an insulating layer to form a reciprocating line.

【0006】図7は、図6に示された単相インバータ回
路の中で、IGBT(第1スイッチング素子に該当)G
1,IGBT(第2スイッチング素子に該当)G2を含
む一点鎖線内(以降、ハーフブリッジと称す)を構成す
る従来の低インダクタンス配線構造スタックの実施の形
態を示す図であり、その内、(a)は上面図であり、
(B)は上面図(a)に示されたA−A部断面図であ
る。
FIG. 7 shows an IGBT (corresponding to a first switching element) G in the single-phase inverter circuit shown in FIG.
FIG. 1 is a diagram showing an embodiment of a conventional low-inductance wiring structure stack that forms an alternate long and short dash line including an IGBT (corresponding to a second switching element) G2 (hereinafter, referred to as a half bridge). ) Is a top view,
(B) is a sectional view taken along the line AA shown in the top view (a).

【0007】図7において、1及び2はそれぞれIGB
T素子G1及びG2であり、両素子G1,G2は共にヒ
ートシンク20上に取付け固定されている。又、31,
33,35及び37は絶縁板、32は交流導体、34は
P側導体、36はN側導体、32a,32bは交流導体
32に接続された円筒状導体、34a,36aもそれぞ
れP側導体34,N側導体36に接続された円筒状導体
である。12は、円筒状導体32a,36a,34a,
32bをスイッチング素子G1,G2のエミッタ端子E
及びコレクタ端子Cへ接続するための締め付けネジであ
る。絶縁板31,33,35,37及び導体32,3
4,36は積層されて接着等により固着一体化されるの
で、積層導体と呼ばれる。
In FIG. 7, 1 and 2 are IGB, respectively.
T elements G1 and G2, both of which are mounted and fixed on the heat sink 20. Also, 31,
33, 35 and 37 are insulating plates, 32 is an AC conductor, 34 is a P-side conductor, 36 is an N-side conductor, 32a and 32b are cylindrical conductors connected to the AC conductor 32, and 34a and 36a are also P-side conductors 34 respectively. , N-side conductor 36. 12 is a cylindrical conductor 32a, 36a, 34a,
32b is connected to the emitter terminals E of the switching elements G1 and G2.
And a tightening screw for connecting to the collector terminal C. Insulating plates 31, 33, 35, 37 and conductors 32, 3
Since the layers 4 and 36 are laminated and fixedly integrated by bonding or the like, they are called laminated conductors.

【0008】なお、ここでP,N側端子及び交流端子3
4,36及び32が図7の(a)の上下方向に突出して
いるが、これは、図7の(a)の左右方向には制御端子
G1及びG2がつくため、この上のスペースが使用でき
ないからである。
Here, the P and N side terminals and the AC terminal 3
7, 36 and 32 project in the vertical direction in FIG. 7A, but because the control terminals G1 and G2 are provided in the left and right direction in FIG. Because you can't.

【0009】図7において、ハーフブリッジを構成する
閉回路は、P側導体34→円筒状導体34a→スイッチ
ング素子1(G1)のコレクタ端子C→スイッチング素
子G1の内部→スイッチング素子G1のエミッタ端子E
→円筒導体32a→交流導体32→円筒状導体32b→
スイッチング素子2(G2)のコレクタ端子C→スイッ
チング素子G2の内部→スイッチング素子G2のエミッ
タ端子E→円筒状導体36a→N側導体36の経路で形
成される。
In FIG. 7, a closed circuit constituting a half bridge is composed of a P-side conductor 34 → cylindrical conductor 34a → collector terminal C of switching element 1 (G1) → inside switching element G1 → emitter terminal E of switching element G1.
→ cylindrical conductor 32a → AC conductor 32 → cylindrical conductor 32b →
The path is formed from the collector terminal C of the switching element 2 (G2) → the inside of the switching element G2 → the emitter terminal E of the switching element G2 → the cylindrical conductor 36a → the N-side conductor 36.

【0010】このように、平板導体を絶縁層を介して積
層することにより、配線の低インダクタンス化が達成さ
れている。
[0010] As described above, by laminating the flat conductors with the insulating layer interposed therebetween, it is possible to reduce the inductance of the wiring.

【0011】[0011]

【発明が解決しようとする課題】しかしながら、以上の
ように構成された従来の積層導体による配線構造におい
ては、次のような問題点があった。
However, the conventional wiring structure using the laminated conductor configured as described above has the following problems.

【0012】(1) 積層部が全面において導体部3
層、絶縁部4層となっているので、各積層部材の加工が
複雑となり、部材コストが上昇する。
(1) The entirety of the laminated portion is a conductor portion 3
Since there are four layers and four insulating portions, the processing of each laminated member becomes complicated, and the member cost increases.

【0013】(2) スイッチング素子のエミッタ・コ
レクタ間(すなわち、積層導体の円筒状導体32a−3
2b間)に存在する絶縁体の外部沿面距離が近年の高耐
圧素子に対しては短く、絶縁性能上問題がある。
(2) Between the emitter and the collector of the switching element (that is, the cylindrical conductor 32a-3 of the laminated conductor)
The outer creepage distance of the insulator existing between (2b) is shorter than the recent high-breakdown-voltage element, and there is a problem in insulation performance.

【0014】(3) 全面積層導体構造においては、入
出力端子(P,N側端子及び交流端子)の取り出し位置
が積層導体の端面からでるため、ハーフブリッジスタッ
クを2台あるいは3台接続して、単相ブリッジあるいは
3相ブリッジ回路を構成しようとする場合、P側及びN
側導体の外部接続が容易でない。そのため、単相ブリッ
ジは単相ブリッジ用の、3相ブリッジでは3相ブリッジ
用の、すなわち回路毎に一括して積層導体を製作する必
要があった。
(3) In the full-surface laminated conductor structure, since the input / output terminals (P, N side terminals and AC terminals) are taken out from the end face of the laminated conductor, two or three half bridge stacks are connected. , When a single-phase bridge or a three-phase bridge circuit is to be constructed,
External connection of the side conductor is not easy. Therefore, it is necessary to manufacture a laminated conductor for a single-phase bridge for a single-phase bridge and for a three-phase bridge for a three-phase bridge, that is, collectively for each circuit.

【0015】この発明は上記のような問題点を解消する
ためになされたものであり、その目的は、積層数が少な
く、絶縁性に優れ、組立が容易で、且つ外部での接続が
容易な半導体スタックを提供することにある。
SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and has as its object to reduce the number of layers, to provide excellent insulation, to facilitate assembly, and to facilitate external connection. It is to provide a semiconductor stack.

【0016】[0016]

【課題を解決するための手段】請求項1に係る発明は、
第1及び第2スイッチング素子をヒートシンク上に取り
付けた上で前記第1及び第2スイッチング素子を互いに
直列接続してハーフブリッジを構成する半導体スタック
であって、前記第1スイッチング素子の第1電極端子面
及び第2電極端子面上と、前記第1スイッチング素子の
前記第1電極端子面に隣り合った前記第2スイッチング
素子の第1電極端子面上とに、底部絶縁体、交流導体及
び内部絶縁体が順次に積層され、前記内部絶縁体の表面
中で前記第1スイッチング素子側の部分上に第1フレク
シブル絶縁体及びP側導体が順次に積層され、前記内部
絶縁体の前記表面中で前記第2スイッチング素子側の部
分上に第2フレクシブル絶縁体及びN側導体が順次に積
層されており、前記第1フレクシブル絶縁体と、その下
の前記内部絶縁体、前記交流導体及び前記底部絶縁体と
を貫通して前記第1スイッチング素子の前記第1電極端
子面と接触し、且つ前記交流導体とは絶縁された導体ス
ペーサを介して、前記P側導体の一方の端部は前記第1
スイッチング素子の第1電極端子に接続され、前記交流
導体の一方の端部側の部分に設けられた第1凸部はその
下の前記底部絶縁体を貫通して前記第1スイッチング素
子の前記第2電極端子面と接触しており、前記交流導体
の他方の端部に設けられた第2凸部はその下の前記底部
絶縁体を貫通して前記第2スイッチング素子の前記第1
電極端子面と接触しており、前記N側導体の一方の端部
は前記内部絶縁体の端面を越えて前記第2スイッチング
素子の第2電極端子面へ向けて延びており、前記第2ス
イッチング素子の前記第2電極端子面に接触したN側導
体用導電スペーサを介して、前記N側導体の前記一方の
端部は前記第2スイッチング素子の第2電極端子に接続
されていると共に、前記P側導体と前記N側導体との間
は、前記第1スイッチング素子の前記第1及び第2電極
端子面に対して垂直方向に延びた前記第1フレクシブル
絶縁体の一方の端部と、前記第2スイッチング素子の前
記第1及び第2電極端子面に対して垂直方向に且つ前記
第1フレクシブル絶縁体の前記一方の端部と平行に延び
た前記第2フレクシブル絶縁体の一方の端部とによっ
て、絶縁されていることを特徴とする。
The invention according to claim 1 is
A semiconductor stack forming a half bridge by mounting a first and second switching element on a heat sink and connecting the first and second switching elements in series with each other, wherein a first electrode terminal of the first switching element is provided. A bottom insulator, an AC conductor, and an internal insulation on a surface of the first switching element and on a first electrode terminal surface of the second switching element adjacent to the first electrode terminal face of the first switching element. The first flexible insulator and the P-side conductor are sequentially laminated on a portion on the side of the first switching element in the surface of the internal insulator, and the body is laminated in the surface of the internal insulator. A second flexible insulator and an N-side conductor are sequentially laminated on a portion on the side of the second switching element, and the first flexible insulator and the inner insulator thereunder are provided. One of the P-side conductors penetrates the AC conductor and the bottom insulator, contacts the first electrode terminal surface of the first switching element, and is insulated from the AC conductor via a conductor spacer. The end of the first
A first projection connected to a first electrode terminal of the switching element and provided at a portion on one end side of the AC conductor penetrates the bottom insulator thereunder and the first projection of the first switching element. The second convex portion, which is in contact with the two-electrode terminal surface and is provided at the other end of the AC conductor, penetrates the bottom insulator thereunder and provides the first switching element of the second switching element.
One end of the N-side conductor extends beyond the end surface of the internal insulator toward the second electrode terminal surface of the second switching element, and is in contact with the electrode terminal surface; The one end of the N-side conductor is connected to a second electrode terminal of the second switching element via a conductive spacer for the N-side conductor in contact with the second electrode terminal surface of the element. One end of the first flexible insulator extending in a direction perpendicular to the first and second electrode terminal surfaces of the first switching element, between the P-side conductor and the N-side conductor; One end of the second flexible insulator extending in a direction perpendicular to the first and second electrode terminal surfaces of the second switching element and in parallel with the one end of the first flexible insulator; Is insulated by And wherein the door.

【0017】請求項2に係る発明は、請求項1記載の半
導体スタックであって、前記底部絶縁体の周辺端部は、
その断面がL字型である側壁として構成されており、前
記側壁で囲まれた前記底部絶縁体の表面上に前記交流導
体が搭載されていることを特徴とする。
The invention according to claim 2 is the semiconductor stack according to claim 1, wherein a peripheral end of the bottom insulator is
The cross section is configured as an L-shaped side wall, and the AC conductor is mounted on a surface of the bottom insulator surrounded by the side wall.

【0018】請求項3に係る発明は、請求項1又は2記
載の半導体スタックであって、前記第1スイッチング素
子の前記第1及び第2電極端子面間の溝部に嵌合するリ
ブが前記底部絶縁体に形成されていることを特徴とす
る。
According to a third aspect of the present invention, in the semiconductor stack according to the first or second aspect, the rib that fits into the groove between the first and second electrode terminal surfaces of the first switching element has the bottom portion. It is characterized by being formed on an insulator.

【0019】請求項4に係る発明は、請求項1乃至3の
何れかに記載の半導体スタックであって、前記第1スイ
ッチング素子の前記第1及び第2電極端子面間の溝部上
方に位置する前記内部絶縁体の表面上に、前記内部絶縁
体と一体的に、上方に突出したリブが形成されており、
前記第1フレクシブル絶縁体及び前記P側導体は、前記
内部絶縁体の前記リブの内側の前記内部絶縁体の前記表
面上に順次に積層されていることを特徴とする。
A fourth aspect of the present invention is the semiconductor stack according to any one of the first to third aspects, wherein the semiconductor stack is located above a groove between the first and second electrode terminal surfaces of the first switching element. On the surface of the internal insulator, a rib protruding upward is formed integrally with the internal insulator,
The first flexible insulator and the P-side conductor are sequentially stacked on the surface of the internal insulator inside the rib of the internal insulator.

【0020】請求項5に係る発明は、請求項1乃至4の
何れかに記載の半導体スタックであって、前記第2スイ
ッチング素子の前記第2電極端子面側の前記第2フレク
シブル絶縁体の他方の端部は、前記内部絶縁体の前記端
面を越えて前記N側導体の前記一方の端部と分離しつ
つ、前記第2スイッチング素子の前記第1及び第2電極
端子面間の溝部に嵌め込まれていることを特徴とする。
According to a fifth aspect of the present invention, in the semiconductor stack according to any one of the first to fourth aspects, the other of the second flexible insulator on the side of the second electrode terminal of the second switching element. Is inserted into the groove between the first and second electrode terminal surfaces of the second switching element while being separated from the one end of the N-side conductor beyond the end surface of the internal insulator. It is characterized by having been done.

【0021】請求項6に係る発明は、請求項1乃至5の
何れかに記載の半導体スタックであって、少なくとも前
記底部絶縁体、前記交流導体及び前記内部絶縁体は一体
的に形成されていることを特徴とする。
According to a sixth aspect of the present invention, in the semiconductor stack according to any one of the first to fifth aspects, at least the bottom insulator, the AC conductor, and the internal insulator are integrally formed. It is characterized by the following.

【0022】請求項7に係る発明は、請求項1乃至6の
何れかに記載の半導体スタックであって、前記交流導体
の前記一方の端部は、前記第1スイッチング素子の前記
第1及び第2電極端子面に対して垂直方向に折り曲げら
れて交流端子を形成しており、前記P側導体及び前記N
側導体はそれぞれ、前記第1スイッチング素子の前記第
1電極端子面と前記第2スイッチング素子の前記第1電
極端子面間の略中央部より、前記第1フレクシブル絶縁
体の前記一方の端部と前記第2フレクシブル絶縁体の前
記一方の端部とを介して互いに平行となる様に垂直方向
に折り曲げられ、更に前記第1フレクシブル絶縁体の前
記一方の端部及び前記第2フレクシブル絶縁体の前記一
方の端部から離れて断面形状がコの字型となる様に水平
方向に向けて折り曲げられて、前記P側導体の他方の端
部及び前記N側導体の他方の端部はそれぞれP及びN端
子を形成していることを特徴とする。
The invention according to claim 7 is the semiconductor stack according to any one of claims 1 to 6, wherein the one end of the AC conductor is connected to the first and second switching elements of the first switching element. The P-side conductor and the N-side are bent in a direction perpendicular to the two-electrode terminal surface to form an AC terminal.
Each of the side conductors is connected to the one end of the first flexible insulator from a substantially central portion between the first electrode terminal surface of the first switching element and the first electrode terminal surface of the second switching element. The second flexible insulator is bent in a vertical direction so as to be parallel to each other via the one end of the second flexible insulator, and the one end of the first flexible insulator and the one of the second flexible insulator are further bent. The other end of the P-side conductor and the other end of the N-side conductor are P and P, respectively, which are bent in the horizontal direction so that the cross-sectional shape becomes a U-shape apart from one end. It is characterized in that an N terminal is formed.

【0023】[0023]

【発明の実施の形態】(実施の形態1)以下、この発明
の実施の形態1を図1〜図4に従って説明する。図1の
(a)及び(b)は、図6の回路図に一点鎖線で示され
たハーフブリッジスタックの実施の形態であり、図1の
(a)は上面図であり、図1の(b)は(a)のA−A
線に関する縦断面図である。
(Embodiment 1) Hereinafter, Embodiment 1 of the present invention will be described with reference to FIGS. FIGS. 1A and 1B are embodiments of a half-bridge stack indicated by a dashed line in the circuit diagram of FIG. 6, and FIG. 1A is a top view and FIG. b) is AA of (a)
It is a longitudinal cross-sectional view about a line.

【0024】図1において、1は例えば第1IGBTG
1より成る第1スイッチング素子、2は例えば第2IG
BTG2より成る第2スイッチング素子であり、両素子
1,2はヒートシンク20上に取り付けられた上で互い
に直列接続されてハーフブリッジを成す。又、S1及び
S2はそれぞれ第1,第2スイッチング素子1,2の第
1及び第2主電極面であり、両面S1,S2は同一寸法
(同一高さ)・同一形状を有する。即ち、第1主電極面
S1は、第1スイッチング素子1のエミッタ端子(第2
電極端子)Eに接続された凸状のエミッタ端子面(第2
電極端子面)S1Eと、コレクタ端子(第1電極端子)
Cに接続された、同一高さの凸状のコレクタ端子面(第
1電極端子面)S1Cとを有する。同時に、第2主電極
面S2は、上記面S1Cに隣り合って対面した、第2ス
イッチング素子2のコレクタ端子(第1電極端子)Cに
接続されたコレクタ端子面(第1電極端子面)S2C
と、エミッタ端子(第2電極端子)Eに接続されたエミ
ッタ端子面(第2電極端子面)S2Eとを有する。
In FIG. 1, reference numeral 1 denotes a first IGBTG, for example.
The first switching element 2 is composed of, for example, a second IG
This is a second switching element made of BTG2. Both elements 1 and 2 are mounted on a heat sink 20 and connected in series with each other to form a half bridge. S1 and S2 are the first and second main electrode surfaces of the first and second switching elements 1 and 2, respectively, and both surfaces S1 and S2 have the same dimensions (same height) and the same shape. That is, the first main electrode surface S1 is connected to the emitter terminal (the second
A convex emitter terminal surface (second electrode terminal) connected to an electrode terminal E
Electrode terminal surface) S1E and collector terminal (first electrode terminal)
C, and a convex collector terminal surface (first electrode terminal surface) S1C of the same height. At the same time, the second main electrode surface S2 is connected to the collector terminal (first electrode terminal) C of the second switching element 2 and is adjacent to the surface S1C and faces the collector terminal surface (first electrode terminal surface) S2C.
And an emitter terminal surface (second electrode terminal surface) S2E connected to the emitter terminal (second electrode terminal) E.

【0025】又、3は上記端子面S1E,S1C,S2
C上に搭載された底部絶縁体であり、4は底部絶縁体3
の周辺端部を垂直方向に折り曲げて形成された側壁3a
によって囲まれた同部3の表面上に積層された交流導体
であり、交流導体4の一方の端部は垂直方向に折り曲げ
られて外部に突出した交流端子Lを成しており、当該一
方の端部側の近傍部分には、その下の底部絶縁体3を貫
通してエミッタ端子面S1Eに接触した第1凸部4aが
形成されている。これに対して、交流導体4の他方の端
部には、同じくその下の底部絶縁体3を貫通してコレク
タ端子面S2Cに接触した第2凸部4bが形成されてい
る。又、5は、側壁3aで囲まれた交流導体4の表面上
に積層された、且つ、その一方の端部(エミッタ端子面
S1Eとコレクタ端子面S1C間の溝部上方に該当)に
は凸状のリブ5aが設けられた、内部絶縁体である。
Reference numeral 3 denotes the terminal surfaces S1E, S1C, S2
C is a bottom insulator mounted on C, and 4 is a bottom insulator 3
Side wall 3a formed by bending the peripheral end portion of
An AC conductor laminated on the surface of the same part 3 surrounded by a circle, one end of the AC conductor 4 is bent in the vertical direction to form an AC terminal L projecting to the outside, In the vicinity of the end portion, a first convex portion 4a penetrating the bottom insulator 3 thereunder and contacting the emitter terminal surface S1E is formed. On the other hand, the other end of the AC conductor 4 is formed with a second convex portion 4b which also penetrates the bottom insulator 3 therebelow and contacts the collector terminal surface S2C. Numeral 5 is laminated on the surface of the AC conductor 4 surrounded by the side wall 3a, and has one end (corresponding above the groove between the emitter terminal surface S1E and the collector terminal surface S1C) having a convex shape. Is an internal insulator provided with the rib 5a.

【0026】更に、6及び7は各々、断面形状がL字型
になるように形成された第1及び第2フレクシブル絶縁
体であり、それぞれは、両コレクタ端子面S1C,S2
C間の略中央部から第1及び第2スイッチング素子1,
2側に該当する、内部絶縁体5の表面内のそれぞれの部
分上に積層されており、しかも、両絶縁体6,7の一方
の端部は共に、上記中央部から上記端子面S1E,S1
C,S2C,S2Eに対して垂直な方向に折り曲げられ
て重ね合わされている。しかも、第2フレクシブル絶縁
体7の他方の端部7bは、内部絶縁体5の端面ないしは
側壁3aを超えて両端子面S2C,S2E間の溝部に嵌
め込まれている。更に、8は第1フレクシブル絶縁体6
の表面上に積層されたP側導体であり、その一方の端部
はリブ5aに近接しており、その他方の端部側は上記中
央部付近で上記垂直方向に折り曲げられ、更に水平方向
に折り曲げられて、その断面形状がコの字型になってお
り、その他方の端部はP端子を成す。又、9は第2フレ
クシブル絶縁体7の表面上に積層されたN側導体であ
り、その一方の端部は内部絶縁体5の端面を超えて、導
電スペーサ9aを介してエミッタ端子面S2Eに接触
し、その他方の端部側は、上記中央部付近で上記垂直方
向に折り曲げられ、更に水平方向に折り曲げられて、そ
の断面形状がコの字型になっており、その他方の端部は
N端子を成す。
Further, reference numerals 6 and 7 denote first and second flexible insulators formed so as to have an L-shaped cross section, respectively.
C and the first and second switching elements 1,
The two insulators are laminated on respective portions in the surface of the internal insulator 5, and both ends of both insulators 6 and 7 are connected from the central portion to the terminal surfaces S 1 E and S 1.
They are folded in a direction perpendicular to C, S2C, and S2E and overlapped. Moreover, the other end 7b of the second flexible insulator 7 is fitted into the groove between the two terminal surfaces S2C and S2E beyond the end face or the side wall 3a of the internal insulator 5. Further, 8 is a first flexible insulator 6
Is a P-side conductor laminated on the surface of one of the above, one end of which is close to the rib 5a, and the other end is bent in the vertical direction near the center and further horizontally. It is bent to have a U-shaped cross section, and the other end forms a P terminal. Reference numeral 9 denotes an N-side conductor laminated on the surface of the second flexible insulator 7, one end of which is beyond the end face of the internal insulator 5 and is connected to the emitter terminal surface S2E via the conductive spacer 9a. Contact, the other end side is bent in the vertical direction near the center, and further bent in the horizontal direction, the cross-sectional shape is U-shaped, the other end is Makes N terminal.

【0027】又、10は絶縁スペ−サであり、11は導
体スペーサであり、12は締め付けネジであり、20は
ヒートシンクである。
Reference numeral 10 denotes an insulating spacer, 11 denotes a conductor spacer, 12 denotes a fastening screw, and 20 denotes a heat sink.

【0028】ここで、図2の(a)は図1の底部絶縁体
3の上面図を、図2の(b)は(a)のA−A線に関す
る断面図を示している。図2中、3aはこの発明の特徴
となる、上述した側壁の部分を示しており、3bは両端
子面S1E,S1C間の溝部に嵌合しうるように凸状に
形成されたリブを示し、3C1〜3C3は、それぞれ第
1凸部4a、導電スペーサ11及び第2凸部4bと同一
径の貫通穴を示している。
FIG. 2A is a top view of the bottom insulator 3 of FIG. 1, and FIG. 2B is a cross-sectional view taken along line AA of FIG. In FIG. 2, 3a indicates the above-described side wall portion which is a feature of the present invention, and 3b indicates a rib formed in a convex shape so as to be fitted in a groove between both terminal surfaces S1E and S1C. , 3C1 to 3C3 indicate through holes having the same diameter as the first convex portion 4a, the conductive spacer 11, and the second convex portion 4b, respectively.

【0029】更に、図3は、図1に示された構成部材
中、底部絶縁体3上に順次に積層組み立てられる各部材
4〜12の分解断面図である。図3において、交流導体
4の一方の端部側近傍部4a及び他方の端部4bには、
第1,第2スイッチング素子1,2のエミッタ及びコレ
クタ端子E,Cに接続される接触面を有する第1,第2
凸部が形成されている。また、交流導体4は、第1凸部
4aに隣接する一方の端部において、上記垂直方向に折
り曲げられて交流端子Lを形成している。加えて、図3
においては内部絶縁体5の右側端にあたる一方の端部に
も、上記のリブ5aが形成されていると共に、各スペー
サ10,11と略同一径の貫通穴5C1,5C2も形成
されている。又、第1,第2フレクシブル絶縁体6及び
7は例えば柔軟性に富む絶縁シートであり、平板導体
(3,4,5)に沿って折り曲げ可能なものを両絶縁体
6,7用に使用することができる。更に、P側導体8及
びN側導体9は、図3に示すように、縦断面形状がコの
字形状になるように加工されており、上面にあたる他方
の端部にP及びN端子を形成している。そして、N側導
体9の一方の端部に形成された部分9aは、第2スイッ
チング素子2のエミッタ端子Eに接続されるN側導体用
の導電スペーサである。
FIG. 3 is an exploded sectional view of members 4 to 12 which are sequentially laminated and assembled on the bottom insulator 3 in the constituent members shown in FIG. In FIG. 3, one end side vicinity 4a and the other end 4b of the AC conductor 4 are provided with:
First and second switching elements having contact surfaces connected to the emitter and collector terminals E and C of the first and second switching elements 1 and 2, respectively.
Protrusions are formed. The AC conductor 4 is bent in the vertical direction at one end adjacent to the first protrusion 4a to form an AC terminal L. In addition, FIG.
The rib 5a and the through holes 5C1 and 5C2 having substantially the same diameter as the spacers 10 and 11 are also formed at one end corresponding to the right end of the internal insulator 5. The first and second flexible insulators 6 and 7 are, for example, highly flexible insulating sheets, and can be bent along the flat conductors (3, 4, 5) for the insulators 6 and 7. can do. Further, as shown in FIG. 3, the P-side conductor 8 and the N-side conductor 9 are processed so that the vertical cross-sectional shape becomes a U-shape, and P and N terminals are formed at the other end corresponding to the upper surface. are doing. A portion 9 a formed at one end of the N-side conductor 9 is a conductive spacer for the N-side conductor connected to the emitter terminal E of the second switching element 2.

【0030】図1の半導体スタックは上記の各部材2〜
11を順次積層して組立ることができるが、底部絶縁体
3、交流導体4、内部絶縁体5、絶縁スペーサ10、及
び導電スペーサ11の5部材(少なくとも底部絶縁体
3、交流導体4、内部絶縁体5の3部材)を予め固着に
より、あるいはモールド成形により、一体化しておくこ
とが望ましい。図4は、これらの部材3,4,5,1
0,11を固着により一体化した例を示している。ここ
で、13は絶縁性の優れた接着剤であり、例えば樹脂や
ゴム系材料が用いられる。この接着剤13は、上記各
部材の固着とともに、交流導体4と直流導体(P側導
体8)に接続される導電スペーサ11との間隙をも充填
して絶縁性の強化を図るという、重要な役割を果たす。
The semiconductor stack shown in FIG.
11 can be sequentially laminated and assembled, but five members of the bottom insulator 3, the AC conductor 4, the internal insulator 5, the insulating spacer 10, and the conductive spacer 11 (at least the bottom insulator 3, the AC conductor 4, the internal It is desirable that the three members of the insulator 5) be integrated beforehand by fixing or molding. FIG. 4 shows these members 3, 4, 5, 1
An example in which 0 and 11 are integrated by fixing is shown. Here, reference numeral 13 denotes an adhesive having excellent insulating properties, for example, a resin or a rubber-based material. The adhesive 13 is important for fixing the above members and also filling a gap between the conductive spacer 11 connected to the AC conductor 4 and the DC conductor (P-side conductor 8) to enhance insulation. Play a role.

【0031】図1の半導体スタックを組み立てるには、
まず第1に、図4に示された上記の一体化された組立体
を第1及び第2スイッチング素子1(G1)及び2(G
2)の端子面S1E,S1C,S2Cの位置にあわせて
両素子1,2の主端子面S1,S2上に搭載し、第1ス
イッチング素子1のエミッタ端子Eと第2スイッチング
素子2のコレクタ端子Cとを共にネジ12で締め付け固
定する。
To assemble the semiconductor stack of FIG.
First, the above-mentioned integrated assembly shown in FIG. 4 is connected to first and second switching elements 1 (G1) and 2 (G1).
2) mounted on the main terminal surfaces S1 and S2 of the two devices 1 and 2 in accordance with the positions of the terminal surfaces S1E, S1C and S2C, and the emitter terminal E of the first switching device 1 and the collector terminal of the second switching device 2 And C are fixed together by screws 12.

【0032】次に、第1フレクシブル絶縁体6を導体ス
ペーサ11に嵌め込んで置き、その上にP側導体8を載
せて、両部材6,8を第2スイッチング素子2のコレク
タ端子Cにネジ12により固定する。
Next, the first flexible insulator 6 is fitted and placed in the conductor spacer 11, the P-side conductor 8 is placed thereon, and both members 6, 8 are screwed to the collector terminal C of the second switching element 2. Fix with 12.

【0033】更に、第2フレクシブル絶縁体7を絶縁ス
ペーサ10に嵌め込んで置き、他方の端部7bを第2ス
イッチング素子2のコレクタ端子面S2Cとエミッタ端
子面S2E間の溝部に嵌め込む。この部分7bは、後述
するように、絶縁対策上重要な部分となる。次に、N側
端子9を絶縁スペーサ10に嵌め込んで第2フレクシブ
ル絶縁体7の表面上に載せ、両部分7,9を第2スイッ
チング素子2のエミッタ端子Eにネジ12により固定す
る。これにより、P側及びN側導体8,9の他方の端部
側部分は、その途中に形成される垂直部によって第1,
第2フレクシブル絶縁体6及び7を挟んで対向し、ま
た、第1,第2フレクシブル絶縁体6,7の上部6a及
び7aは、絶縁を確保するために、P側及びN側端子面
(P側及びN側導体8,9の他方の端部に該当)よりも
上に突出した形状となる。
Further, the second flexible insulator 7 is fitted and placed in the insulating spacer 10, and the other end 7b is fitted in the groove between the collector terminal surface S2C and the emitter terminal surface S2E of the second switching element 2. This portion 7b is an important portion for insulation measures as described later. Next, the N-side terminal 9 is fitted on the insulating spacer 10 and mounted on the surface of the second flexible insulator 7, and both parts 7, 9 are fixed to the emitter terminal E of the second switching element 2 by screws 12. As a result, the other end side portions of the P-side and N-side conductors 8 and 9 are separated from each other by the vertical portions formed in the middle thereof.
The upper portions 6a and 7a of the first and second flexible insulators 6 and 7 are opposed to each other with the second flexible insulators 6 and 7 interposed therebetween. (Corresponding to the other ends of the side-side and N-side conductors 8, 9).

【0034】この発明による図1の半導体スタックにお
いては、ハーフブリッジを構成する閉回路は、P側導体
8→導電スペーサ11→第1スイッチング素子1(G
1)のコレクタ端子C→同素子1(G1)の内部→同素
子1(G1)のエミッタ端子E→第1凸部4a→交流導
体4の本体→第2凸部4b→第2スイッチング素子2
(G2)のコレクタ端子C→同素子2(G2)の内部→
同素子2(G2)のエミッタ端子E→導電スペーサ9b
→N側導体9という経路で構成される。
In the semiconductor stack of FIG. 1 according to the present invention, the closed circuit constituting the half bridge is composed of the P-side conductor 8 → conductive spacer 11 → first switching element 1 (G
1) Collector terminal C → inside the same element 1 (G1) → emitter terminal E of the same element 1 (G1) → first convex portion 4a → main body of AC conductor 4 → second convex portion 4b → second switching element 2
Collector terminal C of (G2) → Inside of the same element 2 (G2) →
The emitter terminal E of the element 2 (G2) → conductive spacer 9b
→ It is constituted by the path of N-side conductor 9.

【0035】ここで、図1の半導体スタックと従来例の
図7のそれとを比較すれば、本スタックでは平板導体と
絶縁体の積層総数は4層で済み、積層構造が従来例より
も著しく簡易化されており、従って、積層構造の部材コ
ストを格段に低減できることは明らかである。特に、両
スイッチング素子1,2のエミッタ端子面S1E,S2
Eの上方部分が従来に比べて格段に簡素化されているこ
とがわかる。
Here, comparing the semiconductor stack of FIG. 1 with that of FIG. 7 of the conventional example, in this stack, the total number of laminated layers of the plate conductor and the insulator is only four, and the laminated structure is significantly simpler than the conventional example. It is clear that the cost of the members of the laminated structure can be significantly reduced. In particular, the emitter terminal surfaces S1E, S2 of the switching elements 1, 2
It can be seen that the upper part of E is much simpler than in the past.

【0036】この発明では、スタックの組立性を改善す
るために、図4に示す様に、底部絶縁体3、交流導体
4、内部絶縁体5、絶縁スペーサ10及び導体スペーサ
11の5部材を予め固着又はモールド成形により一体化
することを、提案している。これによって、スタックの
組立は極めて容易になるのである。
According to the present invention, in order to improve the assemblability of the stack, as shown in FIG. 4, five members of a bottom insulator 3, an AC conductor 4, an internal insulator 5, an insulating spacer 10 and a conductor spacer 11 are previously provided. It has been proposed to integrate them by bonding or molding. This makes the assembly of the stack very easy.

【0037】また装置全体の絶縁性能を改善するため
に、本スタックでは、底部絶縁体3に側壁3aとリブ3
bとを形成している。ここで、側壁3aは、図4に示
す5部材3〜5,10,11の組立を一体化するために
極めて重要であり、接着剤13の流れ止めとして作用す
るほか、積層導体の端面ないしは交流導体4の端面の
絶縁性を確実に確保せしめる作用を奏する。又、リブ3
bは、第1スイッチング素子1のコレクタ端子面S1C
とエミッタ端子面S1E間の溝部に嵌合し、この間の沿
面距離を広げる役割がある。高耐圧のスイッチング素子
では耐圧が3kV〜4kVのものも出現しているので、
このような高耐圧のスイッチング素子のコレクタ・エミ
ッタ間に従来の図7のような平坦面が存在するときに
は、スイッチング素子の端子間溝部の沿面距離が損なわ
れ、絶縁性が著しく劣化する場合も生じるが、本スタッ
クによれば上記部材3a,3bの存在によって、このよ
うな問題点の発生を未然に防ぐことが可能である。以上
の通り、内部絶縁体5に形成されたリブ5aも同様に沿
面距離を広げるという効果を奏する。
In order to improve the insulation performance of the entire device, in the present stack, the side wall 3a and the rib 3
b. Here, the side wall 3a is extremely important for integrating the assembly of the five members 3 to 5, 10, and 11 shown in FIG. This has the effect of ensuring the insulation of the end face of the conductor 4 reliably. Also, rib 3
b is the collector terminal surface S1C of the first switching element 1.
And has a role of extending the creepage distance between them. Since switching devices with a withstand voltage of 3 kV to 4 kV have appeared in high withstand voltage switching devices,
When a flat surface as shown in FIG. 7 exists between the collector and the emitter of such a high breakdown voltage switching element, the creeping distance of the groove between the terminals of the switching element is impaired, and the insulation property may be significantly deteriorated. However, according to the present stack, it is possible to prevent such a problem from occurring due to the presence of the members 3a and 3b. As described above, the rib 5a formed on the internal insulator 5 also has the effect of increasing the creepage distance.

【0038】更に、この発明の特徴点は、独自の端子形
状と端子配置とを設けた点にもある。即ち、交流導体4
は第1スイッチング素子1のエミッタ端子面S1Eの近
傍より垂直に折れ曲がって交流端子Lを形成しており、
P側導体8及びN側導体9は、両スイッチング素子1,
2のほぼ中央部から、第1,第2フレクシブル絶縁体
6,7の一方の端部(垂直部分)を介して互いに対向す
るように垂直方向に折り曲げられ、更に水平方向に曲げ
られて断面形状がコの字型となって、それぞれの他方の
端部がP及びN端子を形成しているのである。以上のよ
うに構成されているので、半導体スタックを2台あるい
は3台組み合わせて容易に単相ブリッジ(単相インバー
タ)や3相ブリッジ(3相インバータ)の接続(複合化
という応用面)を実現することが可能である。図5は3
相ブリッジの例であり、図1に示したハーフブリッジユ
ニット3台を並べて、L字状断面を有する外部直流導体
27,28により、3台のユニットの各P側端子8を互
いに接続すると共に各N側端子9を互いに接続してい
る。尚、両導体27,28間には、絶縁体29が挿入さ
れている。
Another feature of the present invention resides in that a unique terminal shape and terminal arrangement are provided. That is, the AC conductor 4
Is bent perpendicularly from the vicinity of the emitter terminal surface S1E of the first switching element 1 to form an AC terminal L,
The P-side conductor 8 and the N-side conductor 9 are both switching elements 1,
2 is bent in the vertical direction so as to face each other via one end (vertical portion) of the first and second flexible insulators 6 and 7 from the substantially central portion, and further bent in the horizontal direction to have a cross-sectional shape. Has a U-shape, and the other end of each forms a P and N terminal. With the above configuration, two or three semiconductor stacks can be combined to easily connect single-phase bridges (single-phase inverters) or three-phase bridges (three-phase inverters). It is possible to FIG.
This is an example of a phase bridge, in which three half-bridge units shown in FIG. 1 are arranged side by side, and P-side terminals 8 of the three units are connected to each other by external DC conductors 27 and 28 having an L-shaped cross section. The N-side terminals 9 are connected to each other. An insulator 29 is inserted between the conductors 27 and 28.

【0039】又、同様に図1の半導体スタックを複数台
並べてそれぞれのP側,N側,交流端子をブスバで接続
して並列接続することも容易にできる。これに対して、
図7に例示した様な従来の構造では、このように複数台
を組み合わせ接続することが困難であることは明白であ
る。
Similarly, a plurality of the semiconductor stacks shown in FIG. 1 can be arranged side by side, and the respective P-side, N-side, and AC terminals can be easily connected in parallel by bus bars. On the contrary,
In the conventional structure as illustrated in FIG. 7, it is apparent that it is difficult to combine and connect a plurality of such devices.

【0040】この発明においては、第1,第2フレクシ
ブル絶縁体6及び7も極めて有効に作用する。というの
は、これらの部材6,7は、P側、N側導体8,9に
沿って折り曲げが可能である他、第2スイッチング素
子2のエミッタ・コレクタ間に溝部に第2フレクシブル
絶縁体7の他方の端部7bが嵌め込まれることにより、
第2スイッチング素子2のコレクタ端子CとN側導体9
間の絶縁を強化できるからである。
In the present invention, the first and second flexible insulators 6 and 7 also work very effectively. This is because these members 6 and 7 can be bent along the P-side and N-side conductors 8 and 9 and the second flexible insulator 7 is provided between the emitter and collector of the second switching element 2 in the groove. The other end 7b of the
Collector terminal C of second switching element 2 and N-side conductor 9
This is because the insulation between them can be strengthened.

【0041】(変形例) (1) 以上、実施の形態1においては、ハーフブリッ
ジ構成のスタックについて述べたが、単相ブリッジや3
相ブリッジ構成を一括した配線構造にも適用できること
は言うまでもない。
(Modifications) (1) In the first embodiment, a stack having a half-bridge configuration has been described.
It goes without saying that the phase bridge configuration can be applied to a collective wiring structure.

【0042】(2) また、実施の形態1に示した各ス
イッチング素子の端子配置に限定されるものでもなく、
各種形状のスイッチング素子に適用できるものである。
(2) Further, the present invention is not limited to the terminal arrangement of each switching element shown in the first embodiment.
It can be applied to switching elements of various shapes.

【0043】(3) 又、第1,第2スイッチング素子
としては、IGBTG1,G2の他に、MOSFETや
バイポーラトランジスタ等の他のトランジスタを用いて
も良い。
(3) As the first and second switching elements, other transistors such as MOSFETs and bipolar transistors may be used in addition to IGBTG1 and G2.

【0044】[0044]

【発明の効果】請求項1記載の発明によれば、各導体と
各絶縁体との積層総数を4層とすることができるので、
従来技術と較べて積層構造を簡素化して積層部分の部材
のコストを格段に低減することができる。特に、第1及
び第2スイッチング素子の各第2電極端子面上の構造を
著しく簡素化することができる。
According to the first aspect of the present invention, the total number of layers of each conductor and each insulator can be set to four layers.
Compared with the prior art, the laminated structure can be simplified, and the cost of the members in the laminated portion can be significantly reduced. In particular, the structure of the first and second switching elements on each second electrode terminal surface can be significantly simplified.

【0045】請求項2記載の発明によれば、底部絶縁体
の側壁によって交流導体の端面の絶縁性を確実に確保す
ることができるので、従来技術と較べて装置全体の絶縁
性能を向上させることができる。
According to the second aspect of the present invention, the insulation of the end face of the AC conductor can be reliably ensured by the side wall of the bottom insulator, so that the insulation performance of the entire device can be improved as compared with the prior art. Can be.

【0046】請求項3記載の発明によれば、底部絶縁体
のリブによって第1スイッチング素子の第1電極端子と
第2電極端子間の沿面距離を広げることができるので、
従来技術と較べて装置全体の絶縁性能を向上させること
ができる。
According to the third aspect of the present invention, the creepage distance between the first electrode terminal and the second electrode terminal of the first switching element can be increased by the rib of the bottom insulator.
The insulation performance of the entire device can be improved as compared with the prior art.

【0047】請求項4記載の発明によれば、内部絶縁体
のリブによって第1スイッチング素子の第1電極端子と
第2電極端子間の沿面距離を広げることができるので、
従来技術と較べて装置全体の絶縁性能を向上させること
ができる。
According to the fourth aspect of the present invention, the creepage distance between the first electrode terminal and the second electrode terminal of the first switching element can be increased by the rib of the internal insulator.
The insulation performance of the entire device can be improved as compared with the prior art.

【0048】請求項5記載の発明によれば、第2スイッ
チング素子の第1電極端子と第2電極端子間の絶縁性を
強化することができるので、従来技術と較べて装置全体
の絶縁性能を向上させることができる。
According to the fifth aspect of the present invention, the insulation between the first electrode terminal and the second electrode terminal of the second switching element can be enhanced, so that the insulation performance of the entire device can be improved as compared with the prior art. Can be improved.

【0049】請求項6記載の発明によれば、一体化によ
り半導体スタックの組み立てを極めて容易にすることが
できる。
According to the sixth aspect of the present invention, the integration of the semiconductor stack can be extremely facilitated by the integration.

【0050】請求項7記載の発明によれば、半導体スタ
ックの外部に同一構造の別の半導体スタックを組み合わ
せて、単相ブリッジや3相ブリッジ等の複合化(応用性
の向上)を容易に達成することができる。
According to the seventh aspect of the present invention, by combining another semiconductor stack having the same structure outside the semiconductor stack, it is possible to easily achieve a composite (improved applicability) of a single-phase bridge or a three-phase bridge. can do.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1による半導体スタッ
クの配線構造を示す図である。
FIG. 1 is a diagram showing a wiring structure of a semiconductor stack according to a first embodiment of the present invention;

【図2】 この発明の構成部品となる底部絶縁体を示す
図である。
FIG. 2 is a view showing a bottom insulator serving as a component of the present invention.

【図3】 図1に示された底部絶縁体を除く構成部材の
分解断面図である。
FIG. 3 is an exploded cross-sectional view of constituent members excluding a bottom insulator shown in FIG.

【図4】 図1に示された配線構造の部分組立断面図で
ある。
FIG. 4 is a partially assembled sectional view of the wiring structure shown in FIG. 1;

【図5】 この発明の応用例である3相ブリッジの接続
例を示す図である。
FIG. 5 is a diagram showing a connection example of a three-phase bridge which is an application example of the present invention.

【図6】 この発明の説明に関連する単相インバータの
主回路を示す図である。
FIG. 6 is a diagram showing a main circuit of a single-phase inverter related to the description of the present invention.

【図7】 従来の半導体装置の配線構造を示す図であ
る。
FIG. 7 is a diagram showing a wiring structure of a conventional semiconductor device.

【符号の説明】[Explanation of symbols]

1 第1スイッチング素子、2 第2スイッチング素
子、3 底部絶縁体、3a 側壁、3b,5a リブ、
4 交流導体、4a 第1凸部、4b 第2凸部、5
内部絶縁体、6 第1フレクシブル絶縁体、7 第2フ
レクシブル絶縁体、7b 他方の端部、8 P側導体、
9 N側導体、L 交流端子、9a,11導電スペー
サ、10 絶縁スペーサ、20 ヒートシンク。
1 1st switching element, 2nd switching element, 3 bottom insulator, 3a side wall, 3b, 5a rib,
4 AC conductor, 4a first convex portion, 4b second convex portion, 5
Internal insulator, 6 first flexible insulator, 7 second flexible insulator, 7b other end, 8P-side conductor,
9 N side conductor, L AC terminal, 9a, 11 conductive spacer, 10 insulating spacer, 20 heat sink.

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 第1及び第2スイッチング素子をヒート
シンク上に取り付けた上で前記第1及び第2スイッチン
グ素子を互いに直列接続してハーフブリッジを構成する
半導体スタックであって、 前記第1スイッチング素子の第1電極端子面及び第2電
極端子面上と、前記第1スイッチング素子の前記第1電
極端子面に隣り合った前記第2スイッチング素子の第1
電極端子面上とに、底部絶縁体、交流導体及び内部絶縁
体が順次に積層され、 前記内部絶縁体の表面中で前記第1スイッチング素子側
の部分上に第1フレクシブル絶縁体及びP側導体が順次
に積層され、 前記内部絶縁体の前記表面中で前記第2スイッチング素
子側の部分上に第2フレクシブル絶縁体及びN側導体が
順次に積層されており、 前記第1フレクシブル絶縁体と、その下の前記内部絶縁
体、前記交流導体及び前記底部絶縁体とを貫通して前記
第1スイッチング素子の前記第1電極端子面と接触し、
且つ前記交流導体とは絶縁された導体スペーサを介し
て、前記P側導体の一方の端部は前記第1スイッチング
素子の第1電極端子に接続され、 前記交流導体の一方の端部側の部分に設けられた第1凸
部はその下の前記底部絶縁体を貫通して前記第1スイッ
チング素子の前記第2電極端子面と接触しており、 前記交流導体の他方の端部に設けられた第2凸部はその
下の前記底部絶縁体を貫通して前記第2スイッチング素
子の前記第1電極端子面と接触しており、 前記N側導体の一方の端部は前記内部絶縁体の端面を越
えて前記第2スイッチング素子の第2電極端子面へ向け
て延びており、 前記第2スイッチング素子の前記第2電極端子面に接触
したN側導体用導電スペーサを介して、前記N側導体の
前記一方の端部は前記第2スイッチング素子の第2電極
端子に接続されていると共に、 前記P側導体と前記N側導体との間は、前記第1スイッ
チング素子の前記第1及び第2電極端子面に対して垂直
方向に延びた前記第1フレクシブル絶縁体の一方の端部
と、前記第2スイッチング素子の前記第1及び第2電極
端子面に対して垂直方向に且つ前記第1フレクシブル絶
縁体の前記一方の端部と平行に延びた前記第2フレクシ
ブル絶縁体の一方の端部とによって、絶縁されているこ
とを特徴とする、半導体スタック。
1. A semiconductor stack comprising a first bridge and a first bridge connected to a heat sink, and a first bridge connected to the first bridge and a second bridge connected in series to form a half bridge. Of the second switching element adjacent to the first and second electrode terminal faces of the first switching element and the first electrode terminal face of the first switching element.
A bottom insulator, an AC conductor, and an internal insulator are sequentially laminated on the electrode terminal surface, and a first flexible insulator and a P-side conductor are provided on a portion on the first switching element side in a surface of the internal insulator. Are sequentially laminated, a second flexible insulator and an N-side conductor are sequentially laminated on a portion on the second switching element side in the surface of the internal insulator, and the first flexible insulator; Penetrating through the internal insulator, the AC conductor and the bottom insulator thereunder and contact with the first electrode terminal surface of the first switching element;
One end of the P-side conductor is connected to a first electrode terminal of the first switching element via a conductor spacer insulated from the AC conductor, and a portion of the AC conductor on one end side The first convex portion provided on the first switching element is in contact with the second electrode terminal surface of the first switching element through the bottom insulator thereunder, and is provided at the other end of the AC conductor. The second protrusion penetrates the bottom insulator below it and is in contact with the first electrode terminal surface of the second switching element, and one end of the N-side conductor is an end face of the internal insulator. The N-side conductor extends to the second electrode terminal surface of the second switching element over the N-side conductor conductive spacer in contact with the second electrode terminal surface of the second switching element. Is connected to the second switching element. And connected between the P-side conductor and the N-side conductor in a direction perpendicular to the first and second electrode terminal surfaces of the first switching element. One end of the first flexible insulator and a direction perpendicular to the first and second electrode terminal surfaces of the second switching element and parallel to the one end of the first flexible insulator. A semiconductor stack characterized by being insulated by one end of the second flexible insulator extending.
【請求項2】 請求項1記載の半導体スタックであっ
て、 前記底部絶縁体の周辺端部は、その断面がL字型である
側壁として構成されており、 前記側壁で囲まれた前記底部絶縁体の表面上に前記交流
導体が搭載されていることを特徴とする、半導体スタッ
ク。
2. The semiconductor stack according to claim 1, wherein a peripheral end of the bottom insulator is formed as a side wall having an L-shaped cross section, and the bottom insulation surrounded by the side wall is provided. A semiconductor stack, wherein the AC conductor is mounted on a surface of a body.
【請求項3】 請求項1又は2記載の半導体スタックで
あって、 前記第1スイッチング素子の前記第1及び第2電極端子
面間の溝部に嵌合するリブが前記底部絶縁体に形成され
ていることを特徴とする、半導体スタック。
3. The semiconductor stack according to claim 1, wherein a rib that fits into a groove between the first and second electrode terminal surfaces of the first switching element is formed on the bottom insulator. A semiconductor stack.
【請求項4】 請求項1乃至3の何れかに記載の半導体
スタックであって、 前記第1スイッチング素子の前記第1及び第2電極端子
面間の溝部上方に位置する前記内部絶縁体の表面上に、
前記内部絶縁体と一体的に、上方に突出したリブが形成
されており、 前記第1フレクシブル絶縁体及び前記P側導体は、前記
内部絶縁体の前記リブの内側の前記内部絶縁体の前記表
面上に順次に積層されていることを特徴とする、半導体
スタック。
4. The semiconductor stack according to claim 1, wherein the surface of the internal insulator is located above a groove between the first and second electrode terminal surfaces of the first switching element. above,
An upwardly projecting rib is formed integrally with the internal insulator, and the first flexible insulator and the P-side conductor are provided on the surface of the internal insulator inside the rib of the internal insulator. A semiconductor stack characterized by being sequentially stacked on top.
【請求項5】 請求項1乃至4の何れかに記載の半導体
スタックであって、 前記第2スイッチング素子の前記第2電極端子面側の前
記第2フレクシブル絶縁体の他方の端部は、前記内部絶
縁体の前記端面を越えて前記N側導体の前記一方の端部
と分離しつつ、前記第2スイッチング素子の前記第1及
び第2電極端子面間の溝部に嵌め込まれていることを特
徴とする、半導体スタック。
5. The semiconductor stack according to claim 1, wherein the other end of the second flexible insulator on the side of the second electrode terminal of the second switching element is connected to the second flexible element. The second switching element is fitted in a groove between the first and second electrode terminal faces while being separated from the one end of the N-side conductor beyond the end face of the internal insulator. The semiconductor stack.
【請求項6】 請求項1乃至5の何れかに記載の半導体
スタックであって、 少なくとも前記底部絶縁体、前記交流導体及び前記内部
絶縁体は一体的に形成されていることを特徴とする、半
導体スタック。
6. The semiconductor stack according to claim 1, wherein at least the bottom insulator, the AC conductor, and the internal insulator are integrally formed. Semiconductor stack.
【請求項7】 請求項1乃至6の何れかに記載の半導体
スタックであって、前記交流導体の前記一方の端部は、
前記第1スイッチング素子の前記第1及び第2電極端子
面に対して垂直方向に折り曲げられて交流端子を形成し
ており、 前記P側導体及び前記N側導体はそれぞれ、前記第1ス
イッチング素子の前記第1電極端子面と前記第2スイッ
チング素子の前記第1電極端子面間の略中央部より、前
記第1フレクシブル絶縁体の前記一方の端部と前記第2
フレクシブル絶縁体の前記一方の端部とを介して互いに
平行となる様に垂直方向に折り曲げられ、 更に前記第1フレクシブル絶縁体の前記一方の端部及び
前記第2フレクシブル絶縁体の前記一方の端部から離れ
て断面形状がコの字型となる様に水平方向に向けて折り
曲げられて、前記P側導体の他方の端部及び前記N側導
体の他方の端部はそれぞれP及びN端子を形成している
ことを特徴とする、半導体スタック。
7. The semiconductor stack according to claim 1, wherein said one end of said AC conductor is:
The first switching element is bent in a direction perpendicular to the first and second electrode terminal surfaces to form an AC terminal, and the P-side conductor and the N-side conductor are each formed of the first switching element. The one end of the first flexible insulator and the second end are connected to each other from a substantially central portion between the first electrode terminal surface and the first electrode terminal surface of the second switching element.
Vertically bent so as to be parallel to each other via the one end of the flexible insulator, and further, the one end of the first flexible insulator and the one end of the second flexible insulator The other end of the P-side conductor and the other end of the N-side conductor are connected to P and N terminals, respectively, so that the cross-sectional shape becomes a U-shape apart from the portion. A semiconductor stack, which is formed.
JP03860099A 1999-02-17 1999-02-17 Semiconductor stack Expired - Fee Related JP3788880B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03860099A JP3788880B2 (en) 1999-02-17 1999-02-17 Semiconductor stack

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03860099A JP3788880B2 (en) 1999-02-17 1999-02-17 Semiconductor stack

Publications (2)

Publication Number Publication Date
JP2000236677A true JP2000236677A (en) 2000-08-29
JP3788880B2 JP3788880B2 (en) 2006-06-21

Family

ID=12529778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03860099A Expired - Fee Related JP3788880B2 (en) 1999-02-17 1999-02-17 Semiconductor stack

Country Status (1)

Country Link
JP (1) JP3788880B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003061365A (en) * 2001-08-09 2003-02-28 Toshiba Corp Power converting device
JP2007049848A (en) * 2005-08-11 2007-02-22 Hitachi Ltd Main circuit structure for power converters
JP2007312566A (en) * 2006-05-22 2007-11-29 Nissin Electric Co Ltd Inverter device
JP2008259267A (en) * 2007-04-02 2008-10-23 Hitachi Ltd Semiconductor module for inverter circuit
JP2016220356A (en) * 2015-05-19 2016-12-22 株式会社日立製作所 Power converter
JP2019021664A (en) * 2017-07-11 2019-02-07 東芝三菱電機産業システム株式会社 Laminate bus bar
JP2020022263A (en) * 2018-07-31 2020-02-06 富士電機株式会社 Electric power conversion system and electric power conversion system for railway vehicle
JP7380092B2 (en) 2019-11-05 2023-11-15 富士電機株式会社 power converter

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003061365A (en) * 2001-08-09 2003-02-28 Toshiba Corp Power converting device
JP2007049848A (en) * 2005-08-11 2007-02-22 Hitachi Ltd Main circuit structure for power converters
JP4488978B2 (en) * 2005-08-11 2010-06-23 株式会社日立製作所 Main circuit structure of power converter
JP2007312566A (en) * 2006-05-22 2007-11-29 Nissin Electric Co Ltd Inverter device
JP2008259267A (en) * 2007-04-02 2008-10-23 Hitachi Ltd Semiconductor module for inverter circuit
JP2016220356A (en) * 2015-05-19 2016-12-22 株式会社日立製作所 Power converter
JP2019021664A (en) * 2017-07-11 2019-02-07 東芝三菱電機産業システム株式会社 Laminate bus bar
JP2020022263A (en) * 2018-07-31 2020-02-06 富士電機株式会社 Electric power conversion system and electric power conversion system for railway vehicle
JP7139760B2 (en) 2018-07-31 2022-09-21 富士電機株式会社 Power converter and power converter for railway vehicle
JP7380092B2 (en) 2019-11-05 2023-11-15 富士電機株式会社 power converter

Also Published As

Publication number Publication date
JP3788880B2 (en) 2006-06-21

Similar Documents

Publication Publication Date Title
WO2007113979A1 (en) Power converter and its assembling method
US11923278B2 (en) Semiconductor module
US10027094B2 (en) Power module, power converter and drive arrangement with a power module
JP6345361B2 (en) Power semiconductor module
JP3788880B2 (en) Semiconductor stack
US10079094B2 (en) Capacitor, in particular an intermediate circuit capacitor for a multi-phase system
JPH03285570A (en) Inverter device
JPH06225545A (en) Semiconductor power converter
WO2015162712A1 (en) Semiconductor module and power converter using same
JP4770584B2 (en) Inverter device
JP4356434B2 (en) 3-level inverter circuit
JP2005192296A (en) Inverter device
JP3490862B2 (en) Wiring structure of semiconductor device
JP4343649B2 (en) Inverter device
JP4363190B2 (en) Semiconductor device and manufacturing method thereof
JP5151338B2 (en) Insulated semiconductor power module with built-in capacitor
JP2005065414A (en) Inverter device
JP7407675B2 (en) Power semiconductor modules and power conversion devices
JP7364103B2 (en) power converter
JP7421259B2 (en) power converter
RU2190919C2 (en) Power circuit of electric power inverter
JPH10146065A (en) Power converter
JP3641974B2 (en) Power converter
JP2024027675A (en) laminated busbar
JP2022130754A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060314

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060324

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100407

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110407

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120407

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130407

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140407

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees