JP2000232199A

JP2000232199A - 半導体チップの製造方法

Info

Publication number: JP2000232199A
Application number: JP3171399A
Authority: JP
Inventors: Goro Nakaya; 吾郎仲谷
Original assignee: Rohm Co Ltd
Current assignee: Rohm Co Ltd
Priority date: 1999-02-09
Filing date: 1999-02-09
Publication date: 2000-08-22

Abstract

(57)【要約】【課題】積層膜に形成された開口部を介して所定の領域
に接続されたバンプを有する半導体チップの製造に要す
る時間を短縮できる製造方法を提供する。【解決手段】第１層間絶縁膜２４には、この第１層間絶
縁膜２４の下方に接して設けられたフィールド酸化膜２
３の開口部２３ａ内に堆積した部分に、この開口部２３
ａよりも開口面積の小さい開口部２４ａが形成される。
第２層間絶縁膜２５および表面保護膜２７に関しても、
これと同様にして、それぞれ開口部２４ａ，２５ａより
も開口面積の小さい開口部２５ａ，２７ａが形成され
る。そして、開口部２７ａが形成された表面保護膜２７
の表面に選択的にメッキが行われることにより、開口部
２７ａを介して半導体基板２２に接続されたダミーバン
プＢＤが形成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、たとえば、半導
体チップの表面に他の半導体チップを重ね合わせて接合
するチップ・オン・チップ構造や半導体チップの表面を
プリント配線基板に対向させて接合するフリップ・チッ
プ・ボンディング構造に適用される半導体チップの製造
方法に関する。

【０００２】

【従来の技術】一対の半導体チップを対向させ、これら
をバンプによって互いに電気接続するチップ・オン・チ
ップ構造の半導体装置が従来から提案されているが、実
現に際して解決すべき問題が多く残されている。

【０００３】

【発明が解決しようとする課題】解決すべき問題の１つ
に、半導体チップの表面に他の半導体チップを重ね合わ
せて接合したチップ・オン・チップ構造の半導体装置を
樹脂封止すると、封止樹脂からの圧力により、バンプに
よって支持されていない部分において、半導体チップが
変形し、半導体チップに形成された素子の特性が劣化す
るといった問題がある。

【０００４】そこで、本願発明者は、図４に示すよう
に、半導体チップの表面に、対向配置される他の半導体
チップとの間の電気接続に寄与しないダミーバンプＢＤ
を設け、このダミーバンプＢＤによって封止樹脂から受
ける圧力を緩和することにより、半導体チップの変形を
防止できると考えた。また、このダミーバンプＢＤを電
位の安定した半導体基板９１に接続しておくことによ
り、外部ノイズによる素子特性の劣化を防止できると考
えた。

【０００５】半導体基板９１に接続されたダミーバンプ
ＢＤを形成する方法としては、以下のような方法が考え
られる。まず、半導体基板９１の表面にフィールド酸化
膜９２を形成し、このフィールド酸化膜９２に開口部９
２ａを形成する。次に、開口部９２ａが形成されたフィ
ールド酸化膜９２上に、層間絶縁膜９３を形成し、この
層間絶縁膜９３の開口部９２ａに対応する位置に、開口
部９２ａよりも開口面積が大きい開口部９３ａを形成す
る。そして、層間絶縁膜９３上に配線など（図示せず）
を配設した後、この層間絶縁膜９３上に表面保護膜９４
を形成する。さらに、この表面保護膜９４において開口
部９３ａに対応する位置に、開口部９３ａよりも開口面
積が大きい開口部９４ａを形成する。これにより、開口
部９２ａ，９３ａ，９４ａを介して半導体基板９１の表
面が露出し、この露出した半導体基板９１上にダミーバ
ンプＢＤを形成することにより、半導体基板９１に接続
されたダミーバンプＢＤを得ることができる。

【０００６】しかしながら、上述した方法では、半導体
チップの製造に長時間を要するといった問題があった。
すなわち、図５(a) に示すように、フィールド酸化膜９
２上に形成される層間絶縁膜９３は、フィールド酸化膜
９２の開口部９２ａの周面近傍における膜厚Ｄ１が、開
口部９２ａの中央部分の膜厚Ｄ２よりも大きくなる。そ
のため、層間絶縁膜９３上に開口９５ａを有するパター
ニング膜９５を形成し、このパターニング膜９５の開口
９５ａを介して露出した層間絶縁膜９３をエッチングに
よって除去する際に、そのエッチング時間が短いと、図
５(b) に示すように、開口部９２ａの周面近傍に所望し
ない層間絶縁膜９３が残ってしまう。したがって、不要
な層間絶縁膜９３をすべて除去するためには、層間絶縁
膜９３のエッチング時間を十分にとる必要がある。ま
た、表面保護膜９４に関しては、開口部９２ａ，９３ａ
の周面近傍の膜厚が一層大きくなるため、エッチング時
間をさらに長くしなければならない。

【０００７】そこで、この発明の目的は、上述の技術的
課題を解決し、積層膜に形成された開口部を介して所定
の領域に接続されたバンプを有する半導体チップの製造
に要する時間を短縮できる製造方法を提供することであ
る。

【０００８】

【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、半導体基
板上に第１開口部を有する第１積層膜を積層する工程
と、この第１積層膜の積層後、上記半導体基板上に第２
積層膜を積層する工程と、上記第１開口部よりも開口面
積の小さい第２開口部を、上記第１開口部内の上記第２
積層膜に形成する工程と、この第２開口部の形成後、上
記第２開口部を介して露出した領域に接続され、かつ、
上記第２積層膜から隆起したバンプを形成する工程とを
含むことを特徴とする半導体チップの製造方法である。

【０００９】この発明によれば、第２積層膜には、第１
積層膜に形成された第１開口部内に堆積した部分に、こ
の第１開口部よりも開口面積の第２開口部が形成され
る。言い換えれば、第１開口部内に堆積した第２積層膜
において、第１開口部の周面近傍の膜厚が大きい部分の
エッチングは行われず、第１開口部の中央部分で膜厚が
ほぼ一様に堆積した部分がエッチングされることによ
り、第２開口部が形成される。したがって、「発明が解
決しようとする課題」の項で説明した製造工程と比較し
て、第２積層膜に第２開口部を形成する工程に要する時
間を短縮することができ、半導体チップの製造工程に要
する時間を短縮できる。

【００１０】なお、請求項２に記載されているように、
上記第１積層膜を積層する工程の後であって、上記第２
積層膜を積層する工程の前に、上記半導体基板上に中間
積層膜を積層する工程と、上記第１開口部よりも開口面
積の小さい中間開口部を、上記第１開口部内の上記中間
積層膜に形成する工程とが含まれていてもよく、この場
合、上記第２開口部は、上記中間開口部内の上記第２積
層膜に形成されており、上記中間開口部よりも開口面積
が小さく形成されていることが好ましい。

【００１１】請求項３記載の発明は、上記第１積層膜
は、上記半導体基板の表面に接して積層されるものであ
り、上記バンプは、上記第２開口部を介して露出した上
記半導体基板の表面に接続されるものであることを特徴
とする請求項１または２記載の半導体チップの製造方法
である。この発明によれば、半導体基板の表面に接続さ
れたバンプの形成工程に要する時間を短縮することがで
き、これにより、半導体基板の表面に接続された半導体
チップの製造工程に要する時間を短縮できる。

【００１２】また、バンプと半導体基板の表面とを接続
するための開口部内に、所望しない層間絶縁膜や表面保
護膜などが残るといったことがないから、バンプを半導
体基板の表面に確実に接続させることができる。なお、
上記バンプは、当該半導体チップが他の固体（他の半導
体チップまたはプリント配線基板など）に対向配置され
て、この固体と接続される場合に、別の固体の内部回路
との電気接続に寄与せず、他の固体との接続によって生
じる応力を緩和することを主目的とするダミーバンプで
あってもよい。

【００１３】請求項４記載の発明は、上記半導体基板上
には、内部配線が配設されており、上記第１積層膜は、
上記内部配線の表面に接して積層されるものであり、上
記バンプは、上記第２開口部を介して露出した上記内部
配線の表面に接続されるものであることを特徴とする請
求項１または２記載の半導体チップの製造方法である。

【００１４】この発明によれば、内部配線に接続された
バンプの形成工程に要する時間を短縮することができ、
これにより、内部配線に接続されたバンプを有する半導
体チップの製造工程に要する時間を短縮できる。また、
バンプと半導体基板の表面とを接続するための開口部内
に、所望しない表面保護膜などが残るといったことがな
いから、バンプと内部配線との良好な電気接続を達成で
きる。

【００１５】なお、上記バンプは、当該半導体チップが
他の固体（他の半導体チップまたはプリント配線基板な
ど）に対向配置されて、この固体と接続される場合に、
他の固体の内部回路との電気接続に寄与する機能バンプ
であってもよい。

【００１６】

【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体チップが適用された半導
体装置の概略構成を示す図解的な断面図である。この半
導体装置は、いわゆるチップ・オン・チップ構造を有し
ており、親チップ１の表面１１に子チップ２を重ね合わ
せて接合した後、これらを樹脂封止してパッケージ３に
納めることによって構成されている。

【００１７】親チップ１は、たとえばシリコンチップか
らなっている。親チップ１の表面１１は、半導体基板に
おいてトランジスタなどの機能素子が形成された活性表
層領域側の表面であり、最表面は、たとえば窒化シリコ
ンで構成される表面保護膜で覆われている。この表面保
護膜上には、外部接続用の複数のパッド１２が、ほぼ矩
形の平面形状を有する親チップ１の表面１１の周縁付近
に露出して配置されている。外部接続用パッド１２は、
ボンディングワイヤ１３によってリードフレーム１４に
接続されている。

【００１８】子チップ２は、たとえばシリコンチップか
らなっている。子チップ２の表面２１は、半導体基板に
おいてトランジスタなどの機能素子が形成された活性表
層領域側の表面であり、最表面は、たとえば窒化シリコ
ンで構成される表面保護膜で覆われている。子チップ２
は、表面２１を親チップ１の表面１１に対向させた、い
わゆるフェースダウン方式で親チップ１に接合されてお
り、親チップ１との間に設けられた複数のバンプによっ
て支持されている。具体的に説明すると、子チップ２の
表面２１には、複数の子側バンプＢ２が隆起して形成さ
れており、親チップ１の表面１１には、子側バンプＢ２
に対応した位置にそれぞれ親側バンプＢ１が隆起して形
成されている。そして、子チップ２は、子側バンプＢ２
がそれぞれ対応する親側バンプＢ１に接続されることに
より、親チップ１の上方に支持されている。

【００１９】子側バンプＢ２には、子チップ２の内部の
配線に接続された機能バンプＢＦと、子チップ２の内部
の配線から絶縁されたダミーバンプＢＤとが含まれてい
る。一方、親側バンプＢ１にも、親チップ１の内部の配
線に接続された機能バンプＢＦと、親チップ１の内部の
配線から絶縁されたダミーバンプＢＤとが含まれてい
る。親チップ１の機能バンプＢＦと子チップ２の機能バ
ンプＢＦとは、互いに対向して設けられており、この機
能バンプＢＦ同士が接続されることにより、親チップ１
の内部の配線と子チップ２の内部の配線とが電気接続さ
れている。これに対し、親チップ１のダミーバンプＢＤ
と子チップ２のダミーバンプＢＤとは、互いに対向して
設けられており、このダミーバンプＢＤ同士の接続は、
親チップ１の内部回路との電気接続には寄与していな
い。

【００２０】図２は、子チップ２の構成を拡大して示す
断面図である。子チップ２の半導体基板２２上には、た
とえば酸化シリコンからなるフィールド酸化膜２３が形
成されており、このフィールド酸化膜２３上には、たと
えばＢＰＳＧ(bron-phosho-silicate-grass)からなる第
１層間絶縁膜２４が積層されている。また、第１層間絶
縁膜２４上には、たとえばＵＳＧ(Undoped-silicate-gr
ass)からなる第２層間絶縁膜２５が積層されている。第
２層間絶縁膜２５上には、たとえばアルミニウムで構成
される配線２６が配設されており、第２層間絶縁膜２５
および配線２６の表面は、絶縁性の表面保護膜２７で覆
われている。

【００２１】表面保護膜２７には、パッド開口部２８が
配線２６に臨んで形成されており、このパッド開口部２
８を介して表面保護膜２７から露出した配線２６上に、
耐酸化性の金属（たとえば金、鉛、プラチナ、銀または
イリジウムなど）からなる機能バンプＢＦが形成されて
いる。一方、ダミーバンプＢＤは、機能バンプＢＦと同
じ材料を用いて、表面保護膜２７上に隆起した状態に形
成されている。また、ダミーバンプＢＤは、表面保護膜
２７に形成された開口部２７ａを介して、電位の安定し
た半導体基板２２の表面に接続されている。これによ
り、ダミーバンプＢＤから半導体装置内に外部ノイズが
取り込まれることを防止でき、外部ノイズによる素子特
性の劣化を防止できる。

【００２２】図３は、ダミーバンプＢＤの形成工程を工
程順に示す断面図である。まず、図３(a) に示すよう
に、半導体基板２２上に酸化シリコンを選択的に成長さ
せることにより、比較的大きな開口面積の開口部２３ａ
を有するフィールド酸化膜２３（第１積層膜）を形成す
る。次に、図３(b) に示すように、フィールド酸化膜２
３および開口部２３ａを介して露出した半導体基板２２
の表面にＢＰＳＧを堆積させて、第１層間絶縁膜２４を
形成する。そして、フォトリソグラフィ技術により、第
１層間絶縁膜２４上に、開口部２４ａを形成すべき領域
に対応する部分に開口３０ａを有するレジストパターン
３０を形成する。言い換えれば、レジストパターン３０
には、第１層間絶縁膜２４の半導体基板２２の表面と接
している領域に対向し、かつ、フィールド酸化膜２３の
開口部２３ａより開口面積が小さい開口３０ａが形成さ
れており、この開口３０ａを介して、第１層間絶縁膜２
４の表面の一部が露出している。

【００２３】その後、レジストパターン３０をマスクと
したエッチングを行う。これにより、レジストパターン
３０でマスキングされた部分以外の第１層間絶縁膜２
４、つまりレジストパターン３０の開口３０ａを介して
露出した第１層間絶縁膜２４が除去される。その結果、
図３(c) に示すように、第１層間絶縁膜２４に、フィー
ルド酸化膜２３よりも開口面積の小さい開口部２４ａが
形成される。

【００２４】こうして第１層間絶縁膜２４に開口部２４
ａが形成されると、不要になったレジストパターン３０
を除去した後、第１層間絶縁膜２４および開口部２４ａ
を介して露出した半導体基板２２の表面にＵＳＧを堆積
させて、第２層間絶縁膜２５を形成する。そして、図３
(d) に示すように、第１層間絶縁膜２４に開口部２４ａ
を形成した場合と同様にして、開口部２４ａ内に堆積し
た第２層間絶縁膜２５に、開口部２４ａよりも開口面積
の小さい開口部２５ａを形成する。

【００２５】そして、第２層間絶縁膜２５の表面に配線
２６（図２参照）をパターン形成した後、この配線２
６，第２層間絶縁膜２５および開口部２５ａを介して露
出した半導体基板２２の表面に表面保護膜２７（第２積
層膜）を形成する。そして、図３(e) に示すように、第
１層間絶縁膜２４に開口部２４ａを形成した場合と同様
にして、開口部２５ａ内に堆積した表面保護膜２７に、
開口部２５ａよりも開口面積の小さい開口部２７ａを形
成する。これにより、半導体基板２２の表面の一部が、
表面保護膜２７に形成された開口部２７ａを介して露出
する。

【００２６】なお、この開口部２７ａを形成する工程
は、配線２６を露出させるためのパッド開口部２８（図
１参照）を形成する工程と同時に行うことができる。次
いで、開口部２７ａおよびパッド開口部２８が形成され
た表面保護膜２７の表面にシード膜を形成し、開口部２
７ａ，２８外のシード膜上にレジスト膜を形成した後、
機能バンプＢＦおよびダミーバンプＢＤの材料を用いた
メッキを行う。その後、シード膜上のレジスト膜を除去
し、さらにレジスト膜の除去によって露出したシード膜
を除去することにより、図３(f) に示すように、開口部
２７ａを介して半導体基板２２に接続されたダミーバン
プＢＤを得ることができる。また、配線２６に接続され
た機能バンプＢＦを得ることができる。

【００２７】なお、上記シード膜は、たとえば、機能バ
ンプＢＦおよびダミーバンプＢＤをＡｕ（金）で構成す
る場合には、表面保護膜２７上にスパッタ法でＴｉＷ
（チタンタングステン）膜を形成し、そのＴｉＷ膜上に
スパッタ法でＡｕを堆積させることにより形成されると
よい。以上のように、この実施形態によれば、第２積層
膜としての表面保護膜２７には、表面保護膜２７の下方
に接して設けられた第２層間絶縁膜２５の開口部２５ａ
内に堆積した部分に、この開口部２５ａよりも開口面積
の小さい開口部２７ａが形成される。言い換えれば、開
口部２５ａ内に堆積した表面保護膜２７において、開口
部２５ａの周面近傍の膜厚が大きい部分のエッチングは
行われず、開口部２５ａの中央部分で膜厚がほぼ一様に
堆積した部分がエッチングされることにより、開口部２
７ａが形成される。したがって、「発明が解決しようと
する課題」の項で、図５を参照して説明した製造工程と
比較して、表面保護膜２７に開口部２７ａを形成するた
めのエッチングに要する時間を短縮することができる。
また同様に、第１層間絶縁膜２４および第２層間絶縁膜
２５についても、それぞれ開口部２４ａ，２５ａを形成
するためのエッチングに要する時間を短縮できる。ゆえ
に、子チップ２の製造工程全体として、その製造工程に
要する時間を短縮できる。

【００２８】さらに、他の観点から見ると、図５に示す
製造工程では、開口部９２ａの周面近傍に所望しない層
間絶縁膜９３が残ることにより、この残った層間絶縁膜
９３で開口部９２ａが塞がれて、ダミーバンプＢＤと半
導体基板９１の表面との接続不良を生じるおそれがあ
る。これに対し、この実施形態に係る製造方法によれ
ば、ダミーバンプＢＤと半導体基板２２の表面とを接続
するための開口部２７ａ内に、所望しない層間絶縁膜２
４，２５または表面保護膜２７が残るといったことがな
いから、ダミーバンプＢＤを半導体基板２２の表面に確
実に接続させることができる。

【００２９】この発明の一実施形態の説明は以上の通り
であるが、この発明は、上述の一実施形態に限定される
ものではない。たとえば、上述の一実施形態では、ダミ
ーバンプの形成工程を例にとったが、この発明は、機能
バンプの形成工程に適用することもできる。たとえば、
内部配線の上方に第１および第２の積層膜が積層される
場合には、内部配線の表面に接している第１積層膜に、
その第１積層膜から内部配線の一部を露出させるための
第１開口部を形成した後、その上方に第２の積層膜を積
層する。そして、第１開口部内に堆積した第２積層膜
に、第１開口部よりも開口面積の小さい第２開口部を形
成し、この第２開口部を介して露出した内部配線上に機
能バンプを形成すればよい。こうすることにより、半導
体チップの製造工程に要する時間を短縮できるととも
に、機能バンプと内部配線との良好な電気接続を達成で
きる。

【００３０】なお、内部配線の上方に第１および第２の
積層膜が積層されるとしたが、この第１および第２の積
層膜間に複数の中間積層膜が設けられて、内部配線の上
方に積層膜が３層以上に積層されてもよい。この場合、
第１積層膜に接して設けられる中間積層膜には、第１開
口部よりも開口面積の小さい中間開口部が形成されると
よい。また、上方の中間積層膜の中間開口部ほど開口面
積が小さく形成され、第２積層膜の第２開口部は、最上
層の中間積層膜の中間開口部よりも開口面積が小さく形
成されるとよい。

【００３１】また、上述の実施形態では、この発明が子
チップの製造に適用された場合を例にとって説明した
が、もちろん、この発明が親チップの製造に適用されて
もよい。さらに、上述の実施形態では、親チップおよび
子チップは、いずれもシリコンからなるチップであると
したが、シリコンの他にも、ガリウム砒素半導体やゲル
マニウム半導体などの他の任意の半導体材料を用いた半
導体チップであってもよい。この場合に、親チップの半
導体材料と子チップの半導体材料は、同じでもよいし異
なっていてもよい。

【００３２】また、上述の実施形態では、チップ・オン
・チップ構造を取り上げたが、この発明に係る半導体チ
ップは、半導体チップの表面をプリント配線基板に対向
させて接合するフリップ・チップ・ボンディング構造に
も適用できる。その他、特許請求の範囲に記載された事
項の範囲内で、種々の設計変更を施すことが可能であ
る。

【図面の簡単な説明】

【図１】この発明の一実施形態に係る半導体チップが適
用された半導体装置の概略構成を示す図解的な断面図で
ある。

【図２】子チップの構成を拡大して示す断面図である。

【図３】ダミーバンプの形成工程を工程順に示す断面図
である。

【図４】半導体基板に接続されたバンプを有する半導体
チップの製造方法の一例を説明するための断面図であ
る。

【図５】図４を参照して説明した製造方法において発生
する問題点について説明するための断面図である。

【符号の説明】

１親チップ（半導体チップ）２子チップ（半導体チップ）２２半導体基板２３フィールド酸化膜（第１積層膜）２３ａ開口部（第１開口部）２４第１層間絶縁膜（中間積層膜）２４ａ開口部（中間開口部）２５第２層間絶縁膜（中間積層膜）２５ａ開口部（中間開口部）２６配線２７表面保護膜（第２積層膜）２７ａ開口部（第２開口部）２８パッド開口部（第２開口部）ＢＤダミーバンプＢＦ機能バンプ

Claims

【特許請求の範囲】

【請求項１】半導体基板上に第１開口部を有する第１積
層膜を積層する工程と、この第１積層膜の積層後、上記半導体基板上に第２積層
膜を積層する工程と、上記第１開口部よりも開口面積の小さい第２開口部を、
上記第１開口部内の上記第２積層膜に形成する工程と、この第２開口部の形成後、上記第２開口部を介して露出
した領域に接続され、かつ、上記第２積層膜から隆起し
たバンプを形成する工程とを含むことを特徴とする半導
体チップの製造方法。
【請求項２】上記第１積層膜を積層する工程の後であっ
て、上記第２積層膜を積層する工程の前に、上記半導体基板上に中間積層膜を積層する工程と、上記第１開口部よりも開口面積の小さい中間開口部を、
上記第１開口部内の上記中間積層膜に形成する工程と、
を含み、上記第２開口部は、上記中間開口部内の上記第２積層膜
に形成されており、上記中間開口部よりも開口面積が小
さく形成されていることを特徴とする請求項１記載の半
導体チップの製造方法。
【請求項３】上記第１積層膜は、上記半導体基板の表面
に接して積層されるものであり、上記バンプは、上記第２開口部を介して露出した上記半
導体基板の表面に接続されるものであることを特徴とす
る請求項１または２記載の半導体チップの製造方法。
【請求項４】上記半導体基板上には、内部配線が配設さ
れており、上記第１積層膜は、上記内部配線の表面に接して積層さ
れるものであり、上記バンプは、上記第２開口部を介して露出した上記内
部配線の表面に接続されるものであることを特徴とする
請求項１または２記載の半導体チップの製造方法。