JP2000231455A

JP2000231455A - データ記録再生装置

Info

Publication number: JP2000231455A
Application number: JP11030598A
Authority: JP
Inventors: Satoshi Yuya; 聡油谷
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-02-08
Filing date: 1999-02-08
Publication date: 2000-08-22

Abstract

(57)【要約】【課題】インターフェイス部の帯域とディスクアレイ装
置部との間の能力の不適合を排し、システムの構築の柔
軟性を高めることが可能な、データ記録再生装置を提供
する。【解決手段】複数のＨＤＤによって並列冗長構成され
てなるＲＡＩＤの複数のディスクアレイ装置であり、１
ポート／２ポートの切り替えが可能な入出力インターフ
ェイス部３２と、データをストライピングしてＨＤＤ部
５１〜５３に順次に供給し、ＨＤＤ部５１〜５３から供
給されたデータを結合するストライピング・ＥＣＣ部３
３とを備え、ストライピング・ＥＣＣ部３３からＨＤＤ
部５１〜５３までの間では、データのビット幅を１６ビ
ットに統一し、１ポートモードのときは動作クロックを
２ポートモードの半分に切り替える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば動画像及び
音声信号を記録再生するいわゆるビデオサーバシステム
等に好適なデータ記録再生装置に関する。

【０００２】

【従来の技術】従来より、例えば動画像及び音声信号を
記録再生するいわゆるビデオサーバシステム等に好適な
データ記録再生装置の一例として、例えば複数のＨＤＤ
（ハードディスクドライブ）によって並列冗長構成され
たディスクアレイ装置等がある。このディスクアレイ装
置は、一般にＲＡＩＤ（Redundant Array of Inexpensi
ve Disks）と呼ばれている。

【０００３】図４には、上記ＲＡＩＤと呼ばれるディス
クアレイ装置の概念を示す。

【０００４】この図４において、ディスクアレイ装置
は、入力されたデータ２００を、ディスクアレイコント
ローラ２０１にてある所定単位長さ毎のデータ列Ｄ０〜
Ｄ１５に分割（ストライピング）し、それら所定単位長
さ毎のデータ列Ｄ０〜Ｄ１５を当該各所定単位長さ毎に
複数のＨＤＤ２１１〜２１８に振り分けて格納する。な
お、当該所定単位長さはストライピング幅と呼ばれ、ま
た、このストライピング幅のデータ列をデータ格納用Ｈ
ＤＤの台数分だけ集めたものはアレイブロッキングファ
クタ（ＡＢＦ）と呼ばれる。

【０００５】このストライピングと同時に、ディスクア
レイコントローラ２０１は、入力データを分割するとき
に、複数のＨＤＤ２１１〜２１８にまたがるデータの列
に対してエラー訂正符号を生成し、このエラー訂正符号
をＨＤＤ２１９に格納する。このように、図４のディス
クアレイ装置においては、エラー訂正符号を格納してお
き、後にこのエラー訂正符号を用いたエラー訂正を行う
ことで、単体のＨＤＤの場合よりも高い性能と信頼性を
実現している。なお、図中のＰｎ（ｎは０〜１５）は、
ｎ番目のデータ列に対するエラー訂正符号を示す。この
図４の例では、ＨＤＤをＨＤＤ２１１〜２１８及び２１
９の９個としたが更に多数或いは少数であってもよい。

【０００６】図５には、上述したように構成される複数
のＲＡＩＤのディスクアレイ装置を、複数チャンネルの
動画像及び音声蓄積用の蓄積メディアとして用いた、ビ
デオサーバシステムの概略構成を示す。

【０００７】この図５に示すビデオサーバシステムは、
蓄積メディアとしての複数のディスクアレイ装置（１〜
ｎ個のＲＡＩＤ部、以下、ＲＡＩＤ部２２７〜２２９と
する。）と、プロセッサ部としての複数の入出力装置２
２１〜２２４及びタイムスロット生成部２２５と、イン
ターフェイス部２２６とで構成され、ＲＡＩＤ部２２７
〜２２９に対して複数の入出力装置２２１〜２２４が時
分割多重でアクセス可能となされている。なお、以下、
入出力装置２２１〜２２４のことを、ＩＯＰ（Input Ou
tput Processor）部２２１〜２２４と呼ぶことにする。
各ＩＯＰ部２２１〜２２４は、映像及び音声データの入
出力が行われ、また、上位アプリケーションからのコン
トロールを受ける。これらＩＯＰ２２１〜２２４は、タ
イムスロット生成部２２５で生成されたタイムスロット
に従い、インターフェイス３２６，３２７を介して、時
分割多重でＲＡＩＤ部２２７〜２２９にアクセス可能と
なされている。インターフェイス３２６，３２７として
は、内部バスであったり、ＳＣＳＩ（Small Computer S
ystem Interface）、ファイバチャンネル等のネットワ
ーク、本件出願人による特開平９−２００６７３号公報
等に開示されているバス（以下ＳＢＸバスと呼ぶ）など
が挙げられる。なお、当該特開平９−２００６７３号公
報には、ディスクアレイを用いることにより記録再生時
の転送レートを高速化するようにしたデータ記録再生装
置において、データ処理ブロックと記録再生ブロックと
の間のデータ転送路として、コマンドとデータとが同時
に転送できるとともに上記コマンド及びデータの送受信
のために独立した２本のシリアル転送ラインを有するシ
リアルインターフェイスを設け、上記インターフェイス
を介されるデータ形式には同期信号を有し、上記同期信
号はタイムスロット信号に同期するようになされ、シス
テム全体は上記タイムスロット信号を基準として動作
し、複数のデータ処理ブロックが共通の記録再生ブロッ
クに対して同時にデータの読み出しを要求したり、書き
込んだりしないように制御するようにしたデータ記録再
生装置が開示されている。

【０００８】図６には、従来のディスクアレイ装置（Ｒ
ＡＩＤ部）の構造を示す。

【０００９】この図６に示すディスクアレイ装置は、デ
ータの入出力（ＳＢＸＩ／Ｏ）インターフェイス部２
３２、ＣＰＵ部２３１、ストライピング・ＥＣＣ部２３
３からなるプロセッサボード２３０と、ＣＰＵバス２３
４、タイミングコントロールバス、データバス等からな
るマザーボード２３５と、ＨＤＤインターフェイスボー
ド２４１〜２４３、ＨＤＤ部２５１〜２５３とから構成
されている。

【００１０】入力されたデータ（ＳＢＸイン）２３６
は、プロセッサボード２３０のストライピング・ＥＣＣ
部２３３でストライピングされ、複数のＨＤＤ部２５
１，２５２等に格納される。さらに、データをストライ
ピングするときには、複数のＨＤＤ部２５１，２５２等
にまたがるデータの列に対してエラー訂正符号（ＥＣ
Ｃ）を生成し、ＨＤＤ部２５３に格納する。

【００１１】これらＨＤＤ部２５１〜２５３へのデータ
の読み書きは、マザーボード２３５及びＨＤＤインター
フェイスボード２４１〜２４３を通して行われる。ま
た、ＨＤＤインターフェイスボード２４１〜２４３への
データの読み書きのタイミングは、ストライピング・Ｅ
ＣＣ部２３３からのタイミングコントロール信号２３８
にて行われる。

【００１２】ＣＰＵ部２３１は、ＣＰＵバス２３４を通
して、入出力インターフェイス部２３２、ストライピン
グ・ＥＣＣ部２３３、ＨＤＤインターフェイスボード２
４１〜２４３をコントロールしている。

【００１３】図７には、入出力（ＳＢＸＩ／Ｏ）イン
ターフェイス部２３２の概略構成を示す。

【００１４】この図７において、ＳＢＸインとして入力
されたデータ２３６は、シリアル／パラレル部２６１で
シリアルデータからパラレルデータに変換され、８ビッ
トのＳＢＸパラレルデータ（ダウン）２５６となされ
る。また、シリアル／パラレル部２６１は、ＰＬＬロッ
ク部を備えて成り、ＳＢＸインの入力データ２３６から
２７ＭＨｚのマスタークロック２４４を作る。

【００１５】同期検出部２６４では、各データの先頭に
設けられている同期信号（タイムスロットシンク）を検
出し、スロットＩＮＴ等の他、各種タイミングコントロ
ール信号２５５を生成する。また、この同期検出部２６
４では、ＳＢＸパラレルデータ（ダウン）２５６をコマ
ンド２４５と音声／映像（Ａ／Ｖ）データ（ダウン）２
４７とに分ける。

【００１６】コマンド２４５は、バッファ２６５を介し
てコマンドＦＩＦＯ２６７に一旦蓄積された後に読み出
され、バッファ２６６を介して図６のＣＰＵ部２３１に
読み込まれると共に、コントロールレジスタ２６８に格
納される。このときのＣＰＵ部２３１は、当該コマンド
２４５に従い、図６のＨＤＤインターフェイスボード２
４１〜２４３に対して、読み出し／書き込み命令を発行
する。

【００１７】Ａ／Ｖデータ（ダウン）２４７は、図６の
ストライピング・ＥＣＣ部２３３に送られてストライピ
ングされ、ＨＤＤインターフェイスボード２４１〜２４
３を介してＨＤＤ部２５１〜２５３に書き込まれる。

【００１８】一方、図６のＨＤＤ部２５１〜２５３から
の読み出し時は、ＨＤＤ部２５１，２５２等から読み出
されたＡ／ＶデータがＨＤＤインターフェイスボード２
４１，２４２等を介してストライピング・ＥＣＣ部２３
３に送られ、さらに当該ストライピング・ＥＣＣ部２３
３から、８ビットのＡ／Ｖデータ（アップ）２４８とし
て供給される。

【００１９】このとき、コントロールレジスタ２６８に
格納されていたステータス２４９は、バッファ２７０を
介してステータスＦＩＦＯ２７２に蓄積された後に読み
出され、バッファ２７１を介してデータマルチプレクサ
２６９に送られる。

【００２０】データマルチプレクサ２６９では、ストラ
イピング・ＥＣＣ部２３３からのＡ／Ｖデータ（アッ
プ）２４８を、ステータスＦＩＦＯ２７２からのステー
タス２４９とマージし、ＳＢＸパラレルデータ（アッ
プ）２５４を生成する。

【００２１】この８ビットのＳＢＸパラレルデータ（ア
ップ）２５４は、パラレル／シリアル部２６２でシリア
ルデータ２３７に変換され、ＳＢＸアウトとして出力さ
れる。

【００２２】

【発明が解決しようとする課題】ところで、上述の図５
や図６に示したように、各ＲＡＩＤ部２２７〜２２９
は、それぞれプロセッサ部（ＩＯＰ部２２１〜２２４や
タイムスロット生成部２２５等）との間でデータ送受を
行うために、入出力インターフェイス部２３２のポート
を一つしか備えていない。これでは、例え各ＲＡＩＤ部
の能力が上がったとしても、各プロセッサ部との間の例
えばインターフェイス３２６の能力（この場合はＳＢ
Ｘ）によって、システム全体の性能が頭打ちとなってし
まう。つまり、柔軟なシステムを構築することが困難に
なっている。

【００２３】具体的にインターフェイス３２７としてＳ
ＢＸを使った場合の例では、真のデータ領域の転送能力
は２１０Ｍｂｐｓ程度であるが、ここで、映像と音声を
合わせて、５４Ｍｂｐｓのデータを４チャンネル取ろう
とすると、５４＊４＝２１６Ｍｂｐｓ必要となるので、
ＲＡＩＤ部の能力がそれ以上あったとしても、ＲＡＩＤ
部を２台接続する必要があり、効率的ではない。

【００２４】そこで、本発明はこのような状況に鑑みて
なされたものであり、インターフェイス部の帯域とディ
スクアレイ装置部との間の能力の不適合を排し、システ
ムの構築の柔軟性を高めることが可能な、データ記録再
生装置を提供することを目的とする。

【００２５】

【課題を解決するための手段】本発明のデータ記録再生
装置は、複数のディスクドライブによって並列冗長構成
されてなる複数のディスクアレイ部を備えたデータ記録
再生装置であり、複数のディスクアレイ部は、ポート数
を切り替え可能な入出力インターフェイス手段を有して
なることにより、上述した課題を解決する。

【００２６】

【発明の実施の形態】本発明の好ましい実施の形態につ
いて、図面を参照しながら説明する。

【００２７】図１には、本発明のデータ記録再生装置の
一実施の形態として、複数のＲＡＩＤのディスクアレイ
装置を、複数チャンネルの動画像及び音声蓄積用の蓄積
メディアとして用いた、ビデオサーバシステムの概略構
成を示す。

【００２８】この図１に示すビデオサーバシステムは、
蓄積メディアとしての複数のディスクアレイ装置（１〜
ｎ／２個のＲＡＩＤ部、以下、ＲＡＩＤ部２７〜２９と
する。）と、プロセッサ部としての複数の入出力装置
（以下、ＩＯＰ部２１〜２４とする。）及びタイムスロ
ット生成部２５と、インターフェイス部２６とで構成さ
れ、ＲＡＩＤ部２７〜２９に対して複数のＩＯＰ部２１
〜２４が時分割多重でアクセス可能となされている。各
ＩＯＰ部２１〜２４は、映像及び音声データの入出力が
行われ、また、上位アプリケーションからのコントロー
ルを受ける。これらＩＯＰ２１〜２４は、タイムスロッ
ト生成部２５で生成されたタイムスロットに従い、イン
ターフェイス１２〜１５を介して、時分割多重でＲＡＩ
Ｄ部２７〜２９にアクセス可能となされている。インタ
ーフェイス１２〜１５としては、内部バスであったり、
ＳＣＳＩ、ファイバチャンネル等のネットワーク、本件
出願人による特開平９−２００６７３号公報等に開示さ
れているバス（ＳＢＸバス）などが挙げられる。なお、
プロセッサ部については、前述の図５の例と同じもので
ある。

【００２９】ここで、本実施の形態では、ＲＡＩＤ部２
７〜２９として、１ポート／２ポート切替方式のディス
クアレイ装置を使用している。例えば、各ＲＡＩＤ部２
７〜２９を２ポートモードで使用するとき、プロセッサ
部と各ＲＡＩＤ部間のインターフェイス１２〜１５の総
数をｎとすれば、ＲＡＩＤ部２７〜２９の数はｎ／２と
なる。また例えば、各ＲＡＩＤ部２７〜２９を１ポート
モードで使用すれば、ＲＡＩＤ部２７〜２９の数はｎと
なり、前述の図５の接続と同じになる。後者は、記録時
間が２倍になり、ＲＡＩＤ部の能力を余裕をもって使う
ことになる。

【００３０】図２には、本発明実施の形態のディスクア
レイ装置であるＲＡＩＤ部２７〜２９の概略構成を示
す。

【００３１】この図２に示すディスクアレイ装置（ＲＡ
ＩＤ部）は、データの入出力（ＳＢＸＩ／Ｏ）インタ
ーフェイス部３２、ＣＰＵ部３１、ストライピング・Ｅ
ＣＣ部３３からなるプロセッサボード３０と、ＣＰＵバ
ス３４、タイミングコントロールバス、データバス等か
らなるマザーボード３５と、ＨＤＤインターフェイスボ
ード４１〜４３、ＨＤＤ部５１〜５３とから構成されて
いる。

【００３２】プロセッサボード３０の入出力インターフ
ェイス部３２は、入力された８ビットのデータ６２、６
３を８ビット→１６ビット変換し、得られた１６ビット
のデータ６４をストライピング・ＥＣＣ部３３に供給す
る。また、当該入出力インターフェイス部３２では、ス
トライピング・ＥＣＣ部３３から供給された１６ビット
のデータ６５を、１６ビット→８ビット変換し、得られ
た８ビットのデータ６６、６７を出力する。これによ
り、ストライピング・ＥＣＣ部３３以降では、データ６
９，７０のビット幅を１６ビットに統一することが可能
となっている。

【００３３】また、ストライピング・ＥＣＣ部３３以降
では、動作クロックを１ポートモードでは２ポートモー
ドの半分の周波数として動作するように切り替えてお
り、回路的な変更が無くて済むようにしている。

【００３４】ストライピング・ＥＣＣ部３３では、入力
された１６ビットのデータ６４をストライピングし、当
該ストライピングされたデータが複数のＨＤＤ部５１，
５２等に格納される。また、データをストライピングす
るときには、複数のＨＤＤ部５１，５２等にまたがるデ
ータの列に対してエラー訂正符号（ＥＣＣ）を生成し、
ＨＤＤ部５３に格納する。

【００３５】これらＨＤＤ部５１〜５３へのデータの読
み書きは、マザーボード３５及びＨＤＤインターフェイ
スボード４１〜４３を通して行われる。また、ＨＤＤイ
ンターフェイスボード４１〜４３へのデータの読み書き
のタイミングは、ストライピング・ＥＣＣ部３３からの
タイミングコントロール信号３８にて行われる。

【００３６】ＣＰＵ部３１は、ＣＰＵバス３４を通し
て、入出力インターフェイス部３２、ストライピング・
ＥＣＣ部３３、ＨＤＤインターフェイスボード４１〜４
３をコントロールしている。

【００３７】図３には、入出力（ＳＢＸＩ／Ｏ）イン
ターフェイス部３２の概略構成を示す。

【００３８】この図３において、例えばＳＢＸイン１と
して入力されたデータ７１は、シリアル／パラレル部７
２でシリアルデータからパラレルデータに変換され、８
ビットのＳＢＸパラレルデータ（ダウン１）７３となさ
れる。また、シリアル／パラレル部７２は、ＰＬＬロッ
ク部を備えて成り、ＳＢＸインの入力データ７１から２
７ＭＨｚのマスタークロック７７を作る。

【００３９】また、例えばＳＢＸイン２として入力され
たデータ７４は、シリアル／パラレル部７５でシリアル
データからパラレルデータに変換され、８ビットのＳＢ
Ｘパラレルデータ（ダウン２）７６となされる。

【００４０】時間軸補正部（time base error correcto
r、以下、ＴＢＣ７８，７９とする。）は、データ７１
と７２の時間軸のズレを補正する。

【００４１】同期検出部８０では、データ７３の先頭に
設けられている同期信号（タイムスロットシンク）を検
出し、スロットＩＮＴ等の他、各種タイミングコントロ
ール信号８１を生成する。また、この同期検出部８０で
は、ＳＢＸパラレルデータ（ダウン１）７３をコマンド
８２と音声／映像（Ａ／Ｖ）データ（ダウン１）８２と
に分ける。なお、データ７１と７４のコマンド部分は同
じなので、本実施の形態ではデータ７１についてのみ同
期検出部８０にてコマンド８２の分離を行う。また、図
示は省略するが、ＴＢＣ７９のデータからは、同期検出
部８０が作るタイミングをもとにして、Ａ／Ｖデータ
（ダウン２）８５が抽出されるようになされている。

【００４２】コマンド８２は、バッファ１１５を介して
コマンドＦＩＦＯ８５に一旦蓄積された後に読み出さ
れ、バッファ１１６を介して図２のＣＰＵ部３１に読み
込まれると共に、コントロールレジスタ１１８に格納さ
れる。このときのＣＰＵ部３１は、当該コマンド８２に
従い、図２のＨＤＤインターフェイスボード４１〜４３
に対して、読み出し／書き込み命令を発行する。

【００４３】Ａ／Ｖデータ（ダウン１）８３及びＡ／Ｖ
データ（ダウン２）８４は、８→１６変換部８７に送ら
れる。２ポートモードの場合、当該８→１６変換部８７
では、Ａ／Ｖデータ（ダウン１）８３とＡ／Ｖデータ
（ダウン２）８４をそのまま並列に合わせて１６ビット
のデータを作り、Ａ／Ｖデータ（ダウン）８８として図
２のストライピング・ＥＣＣ部３３に送る。１ポートモ
ードの場合、当該８→１６変換部８７では、Ａ／Ｖデー
タ（ダウン１）８３を並べ替えて１６ビットのデータを
作り、Ａ／Ｖデータ（ダウン）８８として図２のストラ
イピング・ＥＣＣ部３３に送る。

【００４４】図２のストライピング・ＥＣＣ部３３で
は、供給されたＡ／Ｖデータ（ダウン）８８をストライ
ピングし、このデータがＨＤＤインターフェイスボード
４１〜４３を介してＨＤＤ部５１〜５３に書き込まれ
る。

【００４５】一方、図２のＨＤＤ部５１〜５３からの読
み出し時は、ＨＤＤ部５１，５２等から読み出されたＡ
／ＶデータがＨＤＤインターフェイスボード４１，４２
等を介してストライピング・ＥＣＣ部３３に送られ、さ
らに当該ストライピング・ＥＣＣ部３３から、１６ビッ
トのＡ／Ｖデータ（アップ）８９として供給される。当
該１６ビットのＡ／Ｖデータ（アップ）８９は、１６→
８変換部９０に入力される。

【００４６】また、コントロールレジスタ１１８に格納
されていたステータス９４は、バッファ１２０を介して
ステータスＦＩＦＯ９３に蓄積された後に読み出され、
バッファ１２１を介して２つのデータマルチプレクサ９
５，９６に送られる。

【００４７】ここで、２ポートモードの場合、当該１６
→８変換部９０では、１６ビットのＡ／Ｖデータ（アッ
プ）８９をそのまま８ビットのＡ／Ｖデータ（アップ
１）９１とＡ／Ｖデータ（アップ２）９２に分け、それ
ら８ビットのＡ／Ｖデータ９１，９２をそれぞれ対応す
るデータマルチプレクサ９５，９６に送る。

【００４８】このとき、データマルチプレクサ９５で
は、１６→８変換部９０からの８ビットのＡ／Ｖデータ
（アップ１）９１を、ステータスＦＩＦＯ９３からのス
テータス９４とマージし、ＳＢＸパラレルデータ（アッ
プ１）９７を生成する。また、データマルチプレクサ９
６では、１６→８変換部９０からの８ビットのＡ／Ｖデ
ータ（アップ２）９２を、ステータスＦＩＦＯ９３から
のステータス９４とマージし、ＳＢＸパラレルデータ
（アップ２）９８を生成する。なお、Ａ／Ｖデータ９１
と９２に対するステータス９４は同じものである。

【００４９】一方、１ポートモードの場合、当該１６→
８変換部９０では、１６ビットのＡ／Ｖデータ（アッ
プ）８９から８ビットのＡ／Ｖデータ（アップ１）９１
のみが生成され、この８ビットのＡ／Ｖデータ９１がデ
ータマルチプレクサ９５に送られる。

【００５０】このとき、データマルチプレクサ９５で
は、１６→８変換部９０からの８ビットのＡ／Ｖデータ
（アップ１）９１を、ステータスＦＩＦＯ９３からのス
テータス９４とマージし、ＳＢＸパラレルデータ（アッ
プ１）９７を生成する。

【００５１】上記８ビットのＳＢＸパラレルデータ（ア
ップ１）９７は、パラレル／シリアル部９９でシリアル
データ１０１に変換され、ＳＢＸアウト１として出力さ
れる。また、上記８ビットのＳＢＸパラレルデータ（ア
ップ２）９８は、パラレル／シリアル部１００でシリア
ルデータ１０２に変換され、ＳＢＸアウト２として出力
される。

【００５２】上述したように、本発明実施の形態によれ
ば、１ポート／２ポートを切り替え可能となされてお
り、当該１ポート／２ポートの切り替えを行うことによ
って、映像音声チャンネル数や画質や音質、音声トラッ
ク数、記録時間の選択の幅を拡げることを可能にし、柔
軟なシステム構成を可能としている。

【００５３】すなわち、本発明実施の形態においては、
複数のＨＤＤによって並列冗長構成されたディスクアレ
イ装置を、ビデオサーバに適した動画像及び音声記録再
生装置として使用する際に、プロセッサ部との間におけ
るインターフェイスのポート数の切り替えを可能にする
ことにより、インターフェイス部の帯域とディスクアレ
イ装置部の能力の不適合を排し、システムの構築の柔軟
性を高めることが可能である。

【００５４】なお、上述の実施の形態では、１ポート／
２ポートの切り替えを例に挙げたが、さらに２チャンネ
ル以上のポート数への切り替えをも可能とすれば、より
細かい柔軟性が実現できる。例えば、１ポート／２Ｎ
（Ｎは１以上の整数）の一例として、１ポート／２ポー
ト／４ポートを切り替えるような方式を例に挙げた場
合、入出力インターフェイス部３２において８又は１６
ビット→３２ビット変換と３２ビット→１６又は８ビッ
ト変換とを行うことで、ストライピング・ＥＣＣ部３３
以降では３２ビット幅のデータに統一でき、また、スト
ライピング・ＥＣＣ部３３以降では１ポートモードのと
き４ポートモードの１／４に、２ポートモードのとき４
ポートモードの１／２に動作クロックを切り替える。

【００５５】

【発明の効果】以上の説明で明らかなように、本発明の
データ記録再生装置においては、複数のディスクアレイ
部がポート数を切り替え可能な入出力インターフェイス
手段を有してなることにより、インターフェイスの帯域
とディスクアレイ部との間の能力の不適合を排し、シス
テムの構築の柔軟性を高めることが可能である。

【図面の簡単な説明】

【図１】本発明実施の形態のビデオサーバシステムの概
略構成を示すブロック回路図である。

【図２】本発明実施の形態のディスクアレイ装置（ＲＡ
ＩＤ部）の概略構成を示すブロック回路図である。

【図３】本発明実施の形態の入出力（ＳＢＸＩ／Ｏ）
インターフェイス部の概略構成を示すブロック回路図で
ある。

【図４】ディスクアレイ装置の概念説明に用いる図であ
る。

【図５】従来のビデオサーバシステムの概略構成を示す
ブロック回路図である。

【図６】従来のディスクアレイ装置（ＲＡＩＤ部）の概
略構成を示すブロック回路図である。

【図７】従来の入出力（ＳＢＸＩ／Ｏ）インターフェ
イス部の概略構成を示すブロック回路図である。

【符号の説明】

２１〜２５ＩＯＰ部、２５タイムスロット生成
部、２７〜２９ＲＡＩＤ部、３０プロセッサボ
ード、３１ＣＰＵ部、３２入出力インターフェ
イス部、３３ストライピング・ＥＣＣ部、３５
マザーボード、４１〜４３ＨＤＤインターフェイスボ
ード、５１〜５３ＨＤＤ部

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０４Ｎ 5/93 Ｆターム(参考） 5B065 BA01 CA30 CH11 EA02 5C053 FA02 FA14 FA23 GA10 GB01 GB11 HA29 HC02 JA01 JA18 KA05 KA08 KA21 KA24 5D044 AB05 AB07 BC01 CC04 DE03 DE32 DE94 GK10 HL11 JJ06 JJ07

Claims

【特許請求の範囲】

【請求項１】複数のディスクドライブによって並列冗
長構成されてなる複数のディスクアレイ部を備えたデー
タ記録再生装置において、上記複数のディスクアレイ部は、ポート数を切り替え可
能な入出力インターフェイス手段を有してなることを特
徴とするデータ記録再生装置。
【請求項２】データを分割して上記複数のディスクド
ライブに順次に供給し、複数のディスクドライブから供
給されたデータを結合するデータ分割結合手段を備え、当該データ分割結合手段から上記複数のディスクドライ
ブまでの間では、データのビット幅を統一し、動作クロ
ックを上記ポート数に応じて切り替えることを特徴とす
る請求項１記載のデータ記録再生装置。
【請求項３】上記複数のディスクアレイ部は、１ポー
トと２Ｎ（Ｎは１以上の整数）ポートを切り替え可能な
入出力インターフェイス手段を有し、上記入出力インターフェイス手段は、１ポートで扱う第
１のビット数を当該第１のビット数の２Ｎ倍の第２のビ
ット数に変換する第１のビット数変換手段と、上記第２
のビット数を第１のビット数に変換する第２のビット数
変換手段とを備え、上記データ分割結合手段から上記複数のディスクドライ
ブまでの間では、データのビット幅を上記第２のビット
数に統一し、動作クロックをビット数に応じて切り替え
ることを特徴とする請求項２記載のデータ記録再生装
置。
【請求項４】上記第１のビット数のときの動作クロッ
クの周波数は、上記第２のビット数のときの１／２Ｎ倍
であることを特徴とする請求項３記載のデータ記録再生
装置。