JP2000227872A - 複数メモリ要求の動的スロット割当および追跡 - Google Patents

Abstract

(57)【要約】 【課題】 中央マイクロプロセッサに命令実行のジョブ
を行わせながら、同時にメモリユニットが、自身の機能
であるメモリ動作および検索の機能を実行できること。 【解決手段】 メモリ制御ユニットにメモリ動作要求を
供給する入力ラインと、上記メモリ要求を受け取るメモ
リ要求バスと、上記メモリ制御ユニットからメモリへの
メモリ要求出力ラインと、上記メモリ動作要求のソース
を格納するスロット制御レジスタと、上記メモリ要求バ
スに接続され、要求されたメモリ動作を格納するメモリ
要求格納装置と、上記メモリ要求格納装置から上記メモ
リ要求出力ラインへの接続部であって、上記格納された
メモリ要求の２回目の実行を可能にする、接続部と、を
含むメモリ要求を追跡するための装置により、上記課題
が達成される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、多数のメモリ要求
を同時に処理するシステムに関し、特に、可能な限り迅
速に応答する一方で多数のメモリ要求を受け取り、そし
て各要求を追跡する方法および装置に関する。

【０００２】

【従来の技術】マイクロプロセッサのクロック速度は、
近年向上している。わずか数年前まで、マイクロプロセ
ッサのクロック速度がキロヘルツに及ぶものは、高性能
であると考えられていた。最近、民生用コンピュータに
使用される標準的なマイクロプロセッサの速度は、３〜
４００メガヘルツを超えている。スーパーコンピュータ
の処理速度は、さらに急激に向上している。

【０００３】

【発明が解決しようとする課題】現在のスーパーコンピ
ュータは、ギガヘルツおよびテラヘルツに及ぶクロック
サイクルで、しばしばデータを処理している。残念なが
ら、メモリへのアクセス速度は、マイクロプロセッサの
速度ほど向上していない。マイクロプロセッサがメモリ
動作を実行しようとする際、メモリ動作が完了するまで
に、しばしば１００を超える多数のクロックサイクルを
費やす。メモリ動作が完了するのを待たなければ、マイ
クロプロセッサが後続の動作を実行しないシステムもあ
る。しかしながら、このようなシステムは、メモリ動作
よりも迅速に多くの動作が実行可能なマイクロプロセッ
サのサイクルタイムの、効率的な使用方法とはいえな
い。

【０００４】

【課題を解決するための手段】本発明のメモリ要求を追
跡するための装置は、メモリ制御ユニットにメモリ動作
要求を供給する入力ラインと、上記メモリ要求を受け取
るメモリ要求バスと、上記メモリ制御ユニットからメモ
リへのメモリ要求出力ラインと、上記メモリ動作要求の
ソースを格納するスロット制御レジスタと、上記メモリ
要求バスに接続され、要求されたメモリ動作を格納する
メモリ要求格納装置と、上記メモリ要求格納装置から上
記メモリ要求出力ラインへの接続部であって、上記格納
されたメモリ要求の２回目の実行を可能にする、接続部
と、を含むことにより、上記目的が達成される。

【０００５】上記装置は、上記メモリ要求への応答を受
け取る、上記メモリ制御ユニットに結合された、受け取
りバスと、上記メモリ動作の結果を提供する、上記メモ
リ制御ユニットからの出力ラインとを更に含んでもよ
い。

【０００６】上記装置は、上記メモリ要求格納装置の一
部として、上記メモリ要求の状態を格納するためのスロ
ット状態レジスタを更に含んでもよい。上記メモリ要求
状態が、リトライあるいは未処理状態であってもよい。

【０００７】上記装置は、上記メモリ要求の上記ソース
の識別タグを作成するためのスロット割当ブロックを更
に含んでもよい。

【０００８】スロット制御ブロックおよびスロット状態
レジスタ、および上記メモリ要求格納装置のすべてが、
同一のタグ番号によりインデックス付けされてもよい。

【０００９】タグが、日付とともに出力として返され、
上記タグは上記メモリ要求のソースの識別子を提供され
てもよい。

【００１０】本発明のメモリ要求の追跡および実行方法
は、マイクロプロセッサからメモリ要求を受け取る工程
と、上記要求の実行のため、上記メモリ要求をメモリ回
路に出力する工程と、上記要求が出力される前に、上記
メモリ要求をメモリ要求格納装置にコピーする工程と、
上記メモリ回路から上記メモリ要求の結果を受け取る工
程と、上記要求が完了していれば、上記メモリ要求の上
記結果を上記マイクロプロセッサに戻す工程と、要求が
完了していなければ、上記メモリ要求格納装置にリトラ
イフラグをセットする工程と、メモリ要求回路に上記メ
モリ要求の２回目の出力を行う工程であって、上記出力
は、上記格納装置内に上記リトライフラグがセットされ
ている場合に、上記メモリ要求格納装置から出される工
程と、を含むことにより、上記目的が達成される。

【００１１】上記方法は、上記要求が完了されるまで、
上記メモリ要求格納装置からの出力工程を繰り返す工程
と、上記要求が完了された際、上記メモリ要求格納装置
からエントリーをクリアする工程と、を更に含んでもよ
い。

【００１２】上記方法は、メモリ要求を受け取った際、
メモリ要求のタグを作成する工程と、受け取られたタグ
のそれぞれにスロットを割り当てる工程と、メモリ要求
が満たされた際、スロットの割り当てを解除する工程
と、を更に含んでもよい。

【００１３】本発明の原理によれば、マイクロプロセッ
サからのメモリ動作要求を追跡するメモリユニットが提
供される。メモリユニットには、メモリ要求ソースの識
別子と同様に、要求されているメモリ動作のタイプも格
納する。タグにより、メモリ要求ソースを識別する情報
を提供する。タグは、他の情報とともにメモリ要求ソー
スの識別および要求履行の追跡、ならびにマイクロプロ
セッサへの結果返送のためにスロット制御レジスタに格
納される。

【００１４】スロット番号は、スロット制御レジスタお
よびメモリ要求の複製コピーを含むメモリ要求格納状態
のインデックス付けのために用いられる。同様にスロッ
ト番号でインデックス付けされるスロット状態は、要求
ステータスの識別子を含む。スロット状態は、要求ステ
ータスを追跡する。要求ステータスとは、要求が未処理
ステータスか、後にリトライを行うべきステータスか、
新たなメモリオペレータ用にスロットが利用可能ステー
タスか、あるいは未処理要求に関連する他のタイプの情
報である。未処理要求に対する応答が「ビジー」状態の
時、スロット状態は更新され、後のクロックサイクルに
おいて、リトライが行われる。リトライは、新たに受け
とったメモリ要求とともに、実行される。新たに受けと
った要求であれ、リトライであれ、未処理の要求が履行
され次第、結果はマイクロプロセッサに返送され、スロ
ット状態は、次のメモリ要求のために使用可能であるこ
とを示す「空」に変化する。

【００１５】本発明における大きな利点は、中央マイク
ロプロセッサに命令実行のジョブを行わせながら、同時
にメモリユニットが、自身の機能であるメモリ動作およ
び検索の機能を実行できることである。メモリユニット
は、自身の制御下において要求を実行し、マイクロプロ
セッサにとって容認可能な制限時間内に、要求されたメ
モリの結果を中央プロセッサに提供する。これにより、
マイクロプロセッサは、メモリ要求を繰り返すためにク
ロックサイクルを使用することなく、他のタスクを実行
できる。メモリユニットの応答サイクルは、中央処理装
置（ＣＰＵ）の要求サイクルとシンクしていないため、
それぞれが独立して割当られたタスクを実行できる。こ
れにより、論理および制御動作、ならびにメモリ動作の
両方における、システム全体の実行速度が大幅に向上さ
れ、また、最も重要な点として、メモリおよび演算のイ
ンタラクションを必要とする動作が行われる速度を向上
することができる。

【００１６】

【発明の実施の形態】マイクロプロセッサ１０は、論理
および制御動作ユニット１２、ならびにメモリユニット
１４の、少なくとも２つの別個のセクションを含む。論
理および制御動作ユニットは、マイクロプロセッサの心
臓部である。論理および制御動作ユニットは、命令を実
行し、演算動作および論理動作、ならびにその他の制御
機能などの多くの動作を実行する。本発明におけるマイ
クロプロセッサは、高速汎用プロセッサで、スーパーコ
ンピュータで使用されるタイプである。本プロセッサ
は、例えば、最高１２８の命令ストリームを同時に処理
することができる。さらに、１２８の各命令ストリーム
が、多数の動作要求を同時に処理することができる。１
実施形態において、各ストリングは、前のメモリ動作が
まだペンディング状態である間に、多数のメモリ動作の
実行を要求することができる。

【００１７】ペンディングのメモリ動作は、メモリ内の
選択された位置へのデータの保存およびメモリ内の既知
の位置からの読み出し動作などを含み得る。マイクロプ
ロセッサ側から見れば、読み出し動作は、ロード動作と
呼ばれる。すなわち、読み出し要求は、マイクロプロセ
ッサの制御内の所定のレジスタに特定のデータをロード
させることにより、マイクロプロセッサは、このデータ
に対して動作を行い得る。マイクロプロセッサが、ロー
ドまたはストアなどのメモリ動作を要求する際、動作は
実行される必要がある（これにより、マイクロプロセッ
サは、今後の命令サイクルで必要に応じて結果を使用す
る用意ができる）。以下で説明するように、本発明にお
いて、マイクロプロセッサクロックのリソースを追加的
に消費することなく、このようなメモリ動作は、実行が
可能である。

【００１８】図２は、本発明におけるメモリユニットの
概略図である。メモリユニット１４は、マイクロプロセ
ッサ１２から、メモリ動作要求１６を受け取る。メモリ
動作要求は少なくとも２タイプあり、場合によっては、
これらのタイプ内で更なるタイプを有し得る。例えば、
ロードという要求には、メモリ内のデータの読み出しを
実行して、読み出しの結果をマイクロプロセッサに使用
されるために返すことを意味する。ロードメモリ動作に
は、いくつかの異なるタイプのロードがある。例えば、
識別された位置からデータを検索するノーマルロード、
フルであることが確認済みの識別された位置からデータ
を検索するフューチャーロード、そしてフルであること
が確認済みの位置のみからデータを得る点でフューチャ
ーロードと同様であるが、データを取得した際にメモリ
位置を自動的に「空」へと切り換えるシンクロード、な
どである。シンクロードは、ここでは特に説明しない
が、多くのアプリケーションにおいていくつかの利点を
有する。しかしながら、マイクロプロセッサ、そしてメ
モリユニットのいくつかのアプリケーションにおいて、
ロードタイプが、ノーマルロードであったのか、フュー
チャーロードであったのか、シンクロードであったの
か、あるいは実行可能な様々なタイプの中の任意の他の
タイプのロードであったのかを追跡することが望まし
い。また、メモリ動作の要求は「ストア」すなわち、特
定のメモリ位置に演算結果を格納する動作かもしれな
い。「ストア」にも様々なタイプがある。例えば、ノー
マル、フューチャーストア、シンクストア、あるいはそ
の他のタイプのロードの場合と相補的な「ストア」であ
る。「ストア」はまた、時間のかかるタスクである。マ
イクロプロセッサが、実際にストア動作が行われたかど
うかを追跡するために、何ら追加的なクロックサイクル
を使用することなく、他のタスクの実行に戻ることが好
ましい。

【００１９】また、要求が出されたソースも、各メモリ
動作要求と関連している。本発明において、マイクロプ
ロセッサは、任意の時刻において最大１２８のストリー
ムを同時に動作させることができる。更に、これらの各
ストリームは、現在の要求がまだペンディングである間
に、最大８つのメモリ要求を行うことが可能である。

【００２０】次に図２において、要求を出したストリー
ムの識別がライン１８上に供給され、そしてストリーム
内のどの要求であるかを識別するフラグがライン２０上
に供給される。本実施態様において、ストリーム要求ラ
インは７ビットラインであり、フラグは３ビットライン
である。７ビットは、１２８個のストリーム中の１つで
あることをユニークに識別するように、また３ビット
は、８つのメモリ要求中の１つであることをユニークに
識別するように、それぞれ必要である。ストリームコー
ドとフラグコードの組み合わせは、メモリユニット内の
ブロック２２により、１０ビットタグとして一体化され
る。スロット割当ブロック２２は、スロットを割り当て
てタグに対応付ける。これによりブロック２２は、スロ
ット制御レジスタ２４ならびに、スロット状態３０およ
びメモリ要求状態２８を更新するための、更なるスロッ
ト割当を作成する準備ができる。スロット割当ブロック
２２は、レジスタ２４およびメモリ要求格納装置２８、
ならびにスロット状態３０にタグを提供する。

【００２１】スロット制御レジスタ２４は、マイクロプ
ロセッサ１０から要求された未処理の各メモリ動作用の
タグを、常に格納するレジスタである。

【００２２】ブロック２２でのスロットの作成およびス
ロット制御レジスタ２４へのタグの格納と同時に、メモ
リ動作要求は、メモリユニットを通じてライン１７上で
処理され、出力２６においてメモリ要求が実行される。
従って、メモリ要求自体は、メモリユニット１４を非常
に迅速に通過し、これにより、即座に要求が満たされ始
められ得る。スロット番号は、メモリ要求の一部として
バス１７上に提供される。これにより、スロット番号
は、要求の結果とともに返されることができる。メモリ
動作要求がなされる際、要求はメモリ要求格納装置２８
にも格納される。メモリ要求全体がメモリ要求格納装置
２８に格納されるため、マイクロプロセッサ自体は、何
の要求が出されたのか、または、どのストリームが、あ
るいはストリーム中のどの命令が要求を出したのかとい
うことさえも、追跡する必要がなくなる。メモリ動作要
求全体の完全なコピーが、メモリ要求格納装置２８に格
納され、そして、要求ソースの識別子がスロット制御レ
ジスタ２４に格納されている。従って、マイクロプロセ
ッサは、メモリ要求の結果の追跡あるいは要求の履行を
待つ必要なく、後続のタスクの実行に自由に戻ることが
できる。当然ながら後続のタスクは、未処理のメモリ要
求の完了に依存しないタイプのものでなければならな
い。これは、続いて実行される命令（命令のシーケン
ス）の適切な選択およびそのような命令の追跡により実
現されるが、これらの特徴は、本発明の主題と無関係で
あり、同時係属中の出願にて説明されているので、ここ
で詳細に説明しない。

【００２３】メモリ要求格納装置２８にメモリ要求を格
納するのと同時に、その要求の状態も、メモリ要求格納
装置２８の一部であるスロット状態レジスタ３０に格納
される。スロット状態３０は、メモリ格納装置２８に格
納された任意のメモリ動作要求の状態を追跡する。ブロ
ック２４、２８、そして３０のそれぞれは、同一のスロ
ット番号でインデックス付けされている。要求あるいは
完了などの動作が実行される時、これらの各々は、同一
のインデックスコードで迅速にアドレスされることがで
きる。

【００２４】要求の状態は、ライン２６上になされた要
求の結果に基づいている。要求が最初になされた際、メ
モリ状態は未処理として格納される。これは、メモリ要
求がなされ、要求の結果はペンディング状態にあり、ラ
イン３２上においてメモリユニット１４に未だ報告され
ていないことを意味する。ライン２６上に表されたメモ
リ要求を完了するための試みが即座に行われる。仮にそ
の試みが不成功に終わった場合、メモリ要求が依然とし
て完了していないことを示すリターンがライン３２上に
提供される。これは一般的に、スロット番号およびビジ
ー信号のアクセスを要求されたメモリは現在アクセス不
可能であることを示す形をとる。このようなビジー信号
は、場合によって異なるストリームあるいは異なるマイ
クロプロセッサから出された別のメモリ要求が、同じメ
モリにアクセスして、例えば、ストアあるいは読み出し
などを実行させようとしている場合に受け取られ得る。
あるいは、メモリの位置がフルでない場合にも、受け取
られ得る。これは、メモリから読み取られようとしてい
るデータが指示された位置にまだ格納されていない場合
に起こり得るが、前の命令が依然として完了していない
ことなどのためであり得る。この場合、データ位置は依
然としてフルでないため、メモリ要求はデータの位置が
フルになるまで完了することができない。ライン３２に
おけるメモリ要求の、もう１つあり得る応答は、メモリ
要求が実行されたことを意味する完了である。メモリ要
求が完了されると、メモリ要求の結果はライン３２上に
供給される。結果は、ライン３２上において、スロット
制御レジスタ２４へと渡される。スロット制御レジスタ
２４は、メモリ要求を対応付けられたタグと照合する。
その後、メモリ要求の結果は、ライン３４上に供給さ
れ、これとともに、メモリ要求のソースであったストリ
ームおよびフラグが、ライン３６およびライン３８上に
それぞれ供給される。これにより、マイクロプロセッサ
１０は、メモリ要求を要求ソースの識別とともに受け取
ることができ、そして現在受けとられたデータ上で更な
る命令を実行することができる。

【００２５】メモリ要求からのリターン３２は、日付以
上の情報、あるいは日付の代わりの情報を包含し得る。
例えば、バス３２上のリターンは、特定のメモリ要求の
スロット番号を含み得る。また、ビジー、ペンディング
などのような要求の結果を含んでもよい。バス３２上に
返される信号は、メモリユニット１４にインデックスを
提供し、要求が完了されていない時にも、様々な方法で
使用可能である。要求が完了された際、日付（ロードの
場合）は、スロット番号などの他の情報とともに、バス
３２上に返される。これは、スロットをメモリユニット
の様々な部分に割り当てるために使用され、そしてデー
タ自体は、ライン３４上に提供される。日付とともに、
ストリームとフラグ（つまりタグ）も提供される。

【００２６】ライン３２が要求されたメモリ動作からビ
ジー信号を返す場合、スロット状態レジスタ３０は、メ
モリ要求のステータスとしてリトライを格納する。未処
理メモリ要求で占められていない次に利用可能なクロッ
クサイクルにおいて、メモリ格納装置２８にリトライ状
態として格納されているメモリ要求に対してのリトライ
が実行される。メモリ格納装置２８は、要求されたすべ
てのペンディングメモリ動作の完全なコピーを含んでい
る。従って、メモリ格納装置２８は、メモリ要求をライ
ン４０を介してバス１７へ出力する（ライン２６におい
て出力される）。ライン２６上に出力されたメモリ要求
を、システムはオリジナルのメモリ動作要求であるとみ
なす。なぜならば、メモリ格納装置２８から来る情報
は、マイクロプロセッサ１０に由来するオリジナルのメ
モリ動作要求の一部をなす情報の全てだからである。従
って、メモリは要求をオリジナルのメモリ要求として扱
い、この要求の実行を試み、要求の状態を未処理に変更
する。メモリがこの要求の実行を試みようとする一方
で、マイクロプロセッサからの更なるメモリ要求が、ラ
イン１６上に受けとられ、あるいはバス１７上において
オープンサイクルが利用可能な場合、メモリ要求格納装
置２８は、レジスタ３０中にリトライ状態の要求が他に
あるかどうかを調べ、もしあれば、これらの要求をバス
１７上に出力し、ライン２６上においてメモリ要求とし
てこれらを出力させる。メモリ要求格納装置２８は、バ
ス１７でサイクルが利用可能となった時には常に、メモ
リ要求を処理し続け、これにより、バス１７でサイクル
が利用可能になった時には常に、リトライが実行され
る。メモリ要求のリトライは、スロット状態３０の制御
下で行われ、マイクロプロセッサ１２はこれを追跡する
必要はなく、あるいはそのような機能が代りに実行され
ていることにさえ気付く必要がない。代わりに、マイク
ロプロセッサは、多くのメモリ要求に対して多数のリト
ライがなされる一方で、更なる命令を自由に実行するこ
とができ、また、リトライのメモリ動作が最終的に成功
すると、結果は前述したように、内部バス３３に沿って
伝送され、ライン３４を介して出力される。

【００２７】メモリ要求の完了とともに、スロット状態
３０は「空」状態を格納する。この結果、スロット状態
３０は、メモリ要求格納装置２８中の対応するラインを
解放し、メモリＯＰライン１６上に入力された後続の要
求を受けとり、また格納する。さらに、要求が履行され
た際、スロット制御レジスタ２４は、データとともに照
合用タグを出力し、このタグはそれ以上格納しない。レ
ジスタは、これにより、スロット割当２２から受けとら
れた後続のタグを格納するために利用可能となる。

【００２８】メモリユニット１４の１実施形態におい
て、メモリ要求格納装置２８は、任意の所望のサイズの
ＲＡＭである。これは、３２個あるいは６４個程度のメ
モリ要求を格納するためのサイズにされてもよく、ある
いは、所望に応じて２０５６個以上のメモリ要求を格納
するためのサイズにすることができる。またタグの数だ
けのスロットを持つことができる。１実施形態におい
て、メモリ要求は３８４の個別のワードを持ち、別の例
においては、１０２４の個別のワードを持つ。すなわ
ち、メモリ要求は、最大３８４のペンディングメモリ動
作を追跡し、これらに対するメモリ参照情報を同時に格
納することができる。メモリ要求格納装置２８の一部で
あるスロット状態レジスタ３０は、メモリ要求格納装置
２８内における、３８４個のペンディング動作のそれぞ
れに対応する状態を有する。スロット状態３０は、従っ
て、「未処理」、「空」、「リトライ待ち」、あるいは
「リトライバリアント」などの、メモリ要求状態などの
データを格納する。異なる４つの状態のうちの１つを格
納するのに２ビット必要であるため、スロット状態レジ
スタ３０は、１実施態様においては２ビットで構成され
得る。

【００２９】さらに、メモリ要求格納装置２８は、実行
中の動作タイプを識別するメモリ動作コードを含み得
る。実行中の動作には、ある位置からデータを取得し、
値を返すという意味のノーマルロード、フルであると識
別された位置のみからデータを取得し、同じデータで位
置をフルにしたままでデータを戻すフューチャーロー
ド、そしてフルと確認された位置からデータを取得し、
その位置を「空」に切り換えるシンクロードなどが含ま
れる。所望であれば、異なるシステムにおいて、その他
のタイプのロードも実行され得る。動作タイプは、メモ
リ内の位置に特定のデータを格納するという意味の「ス
トア」であってもよい。同様に「ストア」には、ノーマ
ル、フューチャー、あるいはシンクなどがあり得る。こ
の場合、格納されるデータの識別も、メモリ要求格納装
置２８内に格納されることにより、マイクロプロセッサ
１２との更なるインタラクションなしで、メモリ動作要
求を実行するのに必要なすべての情報の完全なセット
が、メモリ要求格納装置２８に含まれることになる。

【００３０】スロット番号でインデックス付けされたス
ロット制御レジスタ２４は、７ビットのストリング識別
マーカーおよび３ビットフラグマーカーからなるタグを
含む。別の実施態様においては、スロットの数をタグの
数と同じにし、タグ番号がスロット番号と同じであるこ
とから、スロット割当ブロック２２およびスロット制御
レジスタ２４は必要でない。その代わりに、スロット状
態が、リトライが必要なスロット（すなわちメモリ要
求）の順序付けられたリストのリトライ格納装置とな
る。

【００３１】本発明の１実施態様において、メモリユニ
ット１４はまた、メモリ格納装置２８が格納限度を超え
る要求でオーバーロードしていないかを確実にし、かつ
依然として履行されていない要求のリトライを規則的に
実行する。

【００３２】メモリユニットは、スロットの割当および
割当解除の際、論理ユニット１２に出力信号を戻す。メ
モリ要求格納装置２８がオーバーフローするのを避ける
ため、論理ユニット１２は、要求が送られた時、スロッ
トがまだ利用可能であることを確認する。使用されてい
る総スロット数がある一定の点に達した際、論理ユニッ
ト１２が、メモリユニット１４へのメモリ要求の数を削
減することにより、オーバーフローが避けられる。

【００３３】論理制御ユニットおよびメモリユニットを
有するマイクロプロセッサであって、論理制御ユニット
は、メモリ動作要求を含む複数の命令を実行する。メモ
リ動作要求はメモリユニットに渡され、メモリユニット
は、メモリ要求を即座に履行し始める。メモリ要求がな
されると同時に、メモリ要求の完全なコピーが作成さ
れ、メモリユニット内の格納装置に格納される。さら
に、メモリ動作の元となった要求の識別も格納される。
メモリ要求が、データの検索であれ、データの格納であ
れ、即座に履行されると、メモリ要求の結果はマイクロ
プロセッサに提供される。その一方で、メモリが「ビジ
ー」状態であり要求を即座に履行できない場合、メモリ
ユニットは、後のメモリ要求サイクルにおいてメモリ要
求のリトライを実行する。マイクロプロセッサは、メモ
リ要求に関与することなく、更なる命令および他の動作
を実行することができる。なぜならば、メモリユニット
は、メモリ要求の複製コピーを含んでおり、メモリ要求
が首尾よく完了するまでメモリ要求の実行とリトライを
続けるからである。これにより、マイクロプロセッサの
動作全体を向上させ、命令セットのスループットを増加
させる。

【００３４】上記説明から、本発明の特定の実施態様を
例示目的で説明したが、本発明の精神と範囲から逸脱す
ることなく、様々な改変が行われ得ることが理解され
る。従って、本発明は、添付の特許請求の範囲を除いて
は、限定されるものではない。

【００３５】

【発明の効果】本発明のメモリ要求を追跡するための装
置およびその方法により、中央マイクロプロセッサに命
令実行のジョブを行わせながら、同時にメモリユニット
が、自身の機能であるメモリ動作および検索の機能を実
行できる。

【図面の簡単な説明】

【図１】図１は、本発明におけるマイクロプロセッサ
の、ブロック図である。

【図２】図２は、本発明による図１のメモリユニット
の、ブロック図である。

【符号の説明】

１２ 論理および制御動作ユニット １４ メモリユニット ２４ スロット制御レジスタ ２８ メモリ要求格納装置 ３０ スロット状態

───────────────────────────────────────────────────── フロントページの続き (71)出願人 500001703 Ｍｅｒｒｉｌｌ Ｐｌａｃｅ， 411 Ｆ ｉｒｓｔ Ａｖｅｎｕｅ Ｓｏｕｔｈ， Ｓｕｉｔｅ 600， Ｓｅａｔｔｌｅ，Ｗ ａｓｈｉｎｇｔｏｎ 98104−2860，Ｕ. Ｓ．Ａ. (72)発明者 アンドリュー エス． コプサー アメリカ合衆国 ワシントン 98103， シアトル， ノース 55ティーエイチ ス トリート 109 (72)発明者 ロバート エル． アルバーソン アメリカ合衆国 ワシントン 98115， シアトル， 54ティーエイチ アべニュー ノースイースト 6827

Claims (10)

【特許請求の範囲】
1. 【請求項１】 メモリ制御ユニットにメモリ動作要求を
   供給する入力ラインと、 該メモリ要求を受け取るメモリ要求バスと、 該メモリ制御ユニットからメモリへのメモリ要求出力ラ
   インと、 該メモリ動作要求のソースを格納するスロット制御レジ
   スタと、 該メモリ要求バスに接続され、要求されたメモリ動作を
   格納するメモリ要求格納装置と、 該メモリ要求格納装置から該メモリ要求出力ラインへの
   接続部であって、該格納されたメモリ要求の２回目の実
   行を可能にする、接続部と、を含むメモリ要求を追跡す
   るための装置。
2. 【請求項２】 前記メモリ要求への応答を受け取る、前
   記メモリ制御ユニットに結合された、受け取りバスと、 前記メモリ動作の結果を提供する、前記メモリ制御ユニ
   ットからの出力ラインとを更に含む、請求項１に記載の
   装置。
3. 【請求項３】 前記メモリ要求格納装置の一部とし
   て、前記メモリ要求の状態を格納するためのスロット状
   態レジスタを更に含む、請求項１に記載の装置。
4. 【請求項４】 前記メモリ要求状態が、リトライあるい
   は未処理状態である、請求項３に記載の装置。
5. 【請求項５】 前記メモリ要求の前記ソースの識別タグ
   を作成するためのスロット割当ブロックを更に含む、請
   求項１に記載の装置。
6. 【請求項６】 スロット制御ブロックおよびスロット状
   態レジスタ、および前記メモリ要求格納装置のすべて
   が、同一のタグ番号によりインデックス付けされる、請
   求項１に記載の装置。
7. 【請求項７】 タグが、日付とともに出力として返さ
   れ、該タグは前記メモリ要求のソースの識別子を提供す
   る、請求項１に記載の装置。
8. 【請求項８】 マイクロプロセッサからメモリ要求を受
   け取る工程と、 該要求の実行のため、該メモリ要求をメモリ回路に出力
   する工程と、 該要求が出力される前に、該メモリ要求をメモリ要求格
   納装置にコピーする工程と、 該メモリ回路から該メモリ要求の結果を受け取る工程
   と、 該要求が完了していれば、該メモリ要求の該結果を該マ
   イクロプロセッサに戻す工程と、 要求が完了していなければ、該メモリ要求格納装置にリ
   トライフラグをセットする工程と、 メモリ要求回路に該メモリ要求の２回目の出力を行う工
   程であって、該出力は、該格納装置内に該リトライフラ
   グがセットされている場合に、該メモリ要求格納装置か
   ら出される工程と、を含む、メモリ要求の追跡および実
   行方法。
9. 【請求項９】 前記要求が完了されるまで、前記メモリ
   要求格納装置からの出力工程を繰り返す工程と、 該要求が完了された際、該メモリ要求格納装置からエン
   トリーをクリアする工程と、を更に含む、請求項８に記
   載の方法。
10. 【請求項１０】 メモリ要求を受け取った際、メモリ要
    求のタグを作成する工程と、 受け取られたタグのそれぞれにスロットを割り当てる工
    程と、 メモリ要求が満たされた際、スロットの割り当てを解除
    する工程と、を更に含む、請求項８に記載の方法。