JP2000221952A - Image display device - Google Patents

Image display device

Info

Publication number
JP2000221952A
JP2000221952A JP11024251A JP2425199A JP2000221952A JP 2000221952 A JP2000221952 A JP 2000221952A JP 11024251 A JP11024251 A JP 11024251A JP 2425199 A JP2425199 A JP 2425199A JP 2000221952 A JP2000221952 A JP 2000221952A
Authority
JP
Japan
Prior art keywords
display device
video
video signal
resolution
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11024251A
Other languages
Japanese (ja)
Inventor
Toshiaki Sato
俊明 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP11024251A priority Critical patent/JP2000221952A/en
Publication of JP2000221952A publication Critical patent/JP2000221952A/en
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a means for utilizing effectively the whole display region without lacking of the information of a present signal, when an image signal having a resolution lower than a resolution possessed by a display device itself is displayed. SOLUTION: This device has plural image input means and a means for synthesizing and displaying display images of plural image signals inputted from the plural image input means in invalid regions 3, 4 on a display screen, produced when main image signals having a lower resolution than a resolution possessed by a display device itself are displayed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は複数の画素を有し映
像信号を水平、垂直方向に走査することによって表示す
るドットマトリクスタイプの画像表示装置に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a dot matrix type image display device having a plurality of pixels and displaying an image by scanning a video signal in horizontal and vertical directions.

【0002】[0002]

【従来の技術】従来、ドットマトリクスタイプの画像表
示装置は図3に示す様に水平、垂直シフトレジスタ1
4,15によって駆動される信号線とゲート線の交点に
対応する画素に映像信号を順次書き込んで行くことによ
って画像を表示している。すなわち図3に示したアクテ
ィブマトリクス方式の従来例ではまず、垂直シフトレジ
スタ15により先頭のゲート線g1が選択されると画素
トランジスタM1,M2…Mnがオン状態となる。次に
水平シフトレジスタ14の走査により順次信号線S1,
S2…Snが導通し画素トランジスタM1,M2…Mn
を介し映像信号に相当する電荷を画素容量C1,C2…
Cnへ充電して行く。ゲート線g1上の走査が終了する
と垂直シフトレジスタ15は次にゲート線g2を選択し
上記走査を順次繰り返す様構成されている。
2. Description of the Related Art Conventionally, a dot matrix type image display device has a horizontal and vertical shift register 1 as shown in FIG.
An image is displayed by sequentially writing video signals to pixels corresponding to intersections of signal lines and gate lines driven by the signal lines 4 and 15. That is, in the conventional example of the active matrix system shown in FIG. 3, first, when the first gate line g1 is selected by the vertical shift register 15, the pixel transistors M1, M2... Mn are turned on. Next, the horizontal shift register 14 scans the signal lines S1 and S1 sequentially.
S2... Sn are turned on and the pixel transistors M1, M2.
Through the pixel capacitors C1, C2,...
Charge to Cn. When the scanning on the gate line g1 is completed, the vertical shift register 15 selects the gate line g2 next and repeats the above-mentioned scanning sequentially.

【0003】[0003]

【発明が解決しようとする課題】しかしながら、上記従
来例では表示装置自身の有する総ドット数よりも少ない
解像度の映像信号を表示しようとする際、表示領域が小
さくなり画面内に無駄な領域が生じてしまう。またそも
そも入力映像信号の解像度が低いが故に表示画面全体か
ら得られる情報量も少なくなるという欠点があった。す
なわち図4に示す従来例の欠点を説明する図によれば、
例えばXGA(水平1024ドット、垂直768ライ
ン)を表示できる表示装置上にVGA(水平640ドッ
ト、垂直480ライン)の映像データを表示しようとす
ると水平384ドット、垂直288ライン分のデータの
不足により図の斜線部が無効な領域となってしまう。
However, in the above-mentioned prior art, when a video signal having a resolution smaller than the total number of dots of the display device itself is to be displayed, the display area is reduced and a useless area is generated in the screen. Would. In addition, since the resolution of the input video signal is low, the amount of information obtained from the entire display screen is reduced. That is, according to the diagram for explaining the disadvantages of the conventional example shown in FIG.
For example, if VGA (640 horizontal dots, 480 vertical lines) video data is to be displayed on a display device capable of displaying XGA (1024 horizontal dots, 768 vertical lines), there is a shortage of data for 384 horizontal dots and 288 vertical lines. The hatched area becomes an invalid area.

【0004】画素捕間の手法、すなわち図5,6の例に
示す様にVGAの現映像信号の画素1,2および3,4
…に相当する部分の信号の間に各々の平均値を加えた映
像信号を表示装置に印加してやることによって表示領域
を水平、垂直共各々1.5倍に拡大してやる等の手法を
とれば上記第1の問題は解決されるが、表示画面そのも
のから得られる情報量(VGA)には変わりはない。ま
た従来、表示画面から得られる情報量を増やす手法とし
ては図7に示すテレビジョン受像機で実施されているピ
クチャーインピクチャーの手法があるが、この方法によ
ると主たる第1の画面の一部に第2、第3の画面を重ね
て表示するので第1の画面の情報に一部欠落を生じると
いう欠点がある。
[0005] A method of interpolating pixels, that is, as shown in the examples of FIGS.
By applying a video signal obtained by adding the respective average values between the signals corresponding to... To the display device, the display area can be enlarged 1.5 times in both the horizontal and vertical directions. Although the first problem is solved, the amount of information (VGA) obtained from the display screen itself does not change. Conventionally, as a method for increasing the amount of information obtained from a display screen, there is a picture-in-picture method implemented in a television receiver shown in FIG. 7, but according to this method, a part of a main first screen is used. Since the second and third screens are superimposed and displayed, there is a disadvantage that information on the first screen is partially missing.

【0005】[発明の目的]そこで、本出願に係る発明
の目的は表示装置自身の有する解像度よりも少ない解像
度の映像信号を表示する際に、現信号の情報を欠落させ
る事無く表示領域全体を有効活用する手段を提供するこ
とにある。
[0005] Accordingly, an object of the present invention is to display an entire display area without losing information of a current signal when displaying a video signal having a resolution lower than that of the display device itself. It is to provide a means for effective use.

【0006】[0006]

【課題を解決するための手段および作用】上記目的を達
成するため、本出願に係る発明は複数の映像入力手段を
有し表示装置自身の有する解像度よりも低い解像度の第
1の映像信号を表示する際に生じる表示画面内の無効領
域内に第2、第3の映像信号の表示画像を合成して表示
する事を特徴とする。
In order to achieve the above object, the invention according to the present application has a plurality of video input means and displays a first video signal having a lower resolution than that of the display device itself. This is characterized in that display images of the second and third video signals are combined and displayed in an invalid area in the display screen generated when the display is performed.

【0007】[作用]上記構成において第2、第3の画
像情報は全表示領域の主たる第1の画像を表示した余白
部に合成されるので主たる第1の画像情報を欠落するこ
と無く表示領域全面を有効活用することができる。
[Operation] In the above configuration, the second and third image information are combined in the margin where the main first image of the entire display area is displayed, so that the main first image information is not lost in the display area. The entire surface can be used effectively.

【0008】[0008]

【実施例】本発明による画像表示装置の一例を図1と図
2を参照して詳細に説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An example of an image display device according to the present invention will be described in detail with reference to FIGS.

【0009】図1は本発明による表示画面の構成を示す
図であり、同図において全表示領域1はXGA(102
4ドット、768ライン)の解像度を有する。表示画面
はまずこの領域内の主たる第1の映像信号の表示領域2
にVGA(640ドット、480ライン)の情報量を有
するPC映像信号を表示する。次に前記主たる第1の映
像信号を表示した第1の余白部3(水平384ドット、
垂直480ライン)に第2、第3の映像信号であるとこ
ろのTV、VTRの画面を合成する。更に前記第1、第
2、第3の映像信号を表示した第2の余白部4(水平1
024ドット、垂直288ライン)に第4の映像信号で
あるところの文字放送を合成して構成されている。
FIG. 1 is a diagram showing the configuration of a display screen according to the present invention. In FIG.
4 dots, 768 lines). The display screen is first displayed in the main display area 2 of the first video signal in this area.
2 displays a PC video signal having a VGA (640 dots, 480 lines) information amount. Next, the first margin 3 (384 horizontal dots,
The TV and VTR screens, which are the second and third video signals, are synthesized on 480 vertical lines). Further, a second margin 4 (horizontal 1) displaying the first, second, and third video signals is displayed.
(024 dots, 288 vertical lines) and a text broadcast which is the fourth video signal.

【0010】図2は図1で示すところの画面を表示する
為の回路構成を示す図である。図において映像入力手段
5は各々の映像信号に応じて第1から第4まで複数用意
される。なお、この映像信号や映像入力手段は4つに限
ることはない。入力された映像信号は同期分離手段6に
より水平、垂直同期信号HD、VDが各々分離されPL
L回路7で同期捕捉される。同期分離された映像信号は
タイミング発生回路8によって生成されるタイミングで
A/D手段9によりA/D変換されてメモリ手段10に
格納される。この時前記第4の映像信号であるところの
文字放送信号はキャラクタ発生手段11によりキャラク
タ合成されてからメモリされる。格納された信号は水
平、垂直書出し位置調整回路12により各映像信号の表
示位置に該当するタイミングで前記メモリ手段10から
読み出され表示装置13へ送られる。
FIG. 2 is a diagram showing a circuit configuration for displaying the screen shown in FIG. In the figure, a plurality of first to fourth video input means 5 are prepared according to each video signal. Note that the number of video signals and video input means is not limited to four. The input video signal is separated into horizontal and vertical synchronizing signals HD and VD by the synchronizing separating means 6 and is separated by PL.
The signal is synchronously captured by the L circuit 7. The synchronously separated video signal is A / D converted by the A / D unit 9 at the timing generated by the timing generation circuit 8 and stored in the memory unit 10. At this time, the teletext signal, which is the fourth video signal, is character-combined by the character generation means 11 and then stored. The stored signals are read out from the memory means 10 by the horizontal / vertical writing position adjustment circuit 12 at the timing corresponding to the display position of each video signal, and sent to the display device 13.

【0011】すなわち、水平方向にまず第1の映像であ
るところのPC映像信号をメモリから読み出し、それの
640ドット分のデータが終了すると水平、垂直書出し
位置調整回路12は次に残り384ドットの領域に第2
または第3の映像信号であるところのTV、VTRのデ
ータをメモリから読み出す。更に垂直方向480ライン
分の走査が終了すると、前記水平、垂直書出し位置調整
回路12は第4の映像であるところの文字放送データを
メモリから読み出すことにより前記図1の表示画面を構
成せしめる。
That is, the PC video signal which is the first video in the horizontal direction is first read from the memory, and when the data for 640 dots is completed, the horizontal / vertical writing position adjustment circuit 12 next outputs the remaining 384 dots. Second to area
Alternatively, TV and VTR data, which is the third video signal, is read from the memory. Further, when the scanning for 480 lines in the vertical direction is completed, the horizontal / vertical writing position adjustment circuit 12 reads out the teletext data as the fourth video from the memory, thereby forming the display screen of FIG.

【0012】[0012]

【発明の効果】以上説明したように、本発明によれば、
複数の映像入力手段を有し、表示装置自身の有する解像
度よりも低い解像度の主たる第1の映像信号を表示する
際、表示画面内に生じる前記第1の映像を表示した余白
部に第2、第3の映像信号の画面を合成して表示するの
で、前記第1の画像情報を欠落することなくかつ、表示
領域全面を有効活用することが可能となる。
As described above, according to the present invention,
A plurality of video input means, when displaying a main first video signal having a lower resolution than the resolution of the display device itself, a second portion in a margin portion for displaying the first video generated in the display screen; Since the screen of the third video signal is synthesized and displayed, it is possible to effectively utilize the entire display area without losing the first image information.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施例に係る表示画面を示す図であ
る。
FIG. 1 is a diagram showing a display screen according to an embodiment of the present invention.

【図2】本発明の実施例に係る回路構成を示す図であ
る。
FIG. 2 is a diagram illustrating a circuit configuration according to an embodiment of the present invention.

【図3】ドットマトリクスタイプの画像表示装置を説明
する図である。
FIG. 3 is a diagram illustrating a dot matrix type image display device.

【図4】従来例の欠点を示す図である。FIG. 4 is a diagram showing a drawback of a conventional example.

【図5】画素補間の1手法を説明する図である。FIG. 5 is a diagram illustrating one method of pixel interpolation.

【図6】画素補間による表示画面の1例を示す図であ
る。
FIG. 6 is a diagram showing an example of a display screen by pixel interpolation.

【図7】ピクチャーインピクチャーによる表示画面を示
す図である。
FIG. 7 is a diagram showing a display screen by picture-in-picture.

【符号の説明】[Explanation of symbols]

1 全表示領域 2 主たる第1の映像信号の表示領域 3 第1の余白部 4 第2の余白部 5 映像入力手段 6 同期分離手段 7 PLL回路 8 タイミング発生回路 9 A/D手段 10 メモリ手段 11 キャラクタ発生手段 12 水平、垂直書出し位置調整回路 13 液晶表示装置 14 水平シフトレジスタ 15 垂直シフトレジスタ DESCRIPTION OF SYMBOLS 1 All display area 2 Main 1st video signal display area 3 1st margin part 4 2nd margin part 5 Video input means 6 Synchronization separation means 7 PLL circuit 8 Timing generation circuit 9 A / D means 10 Memory means 11 Character generation means 12 Horizontal and vertical writing position adjustment circuit 13 Liquid crystal display device 14 Horizontal shift register 15 Vertical shift register

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 複数の映像入力手段と、表示装置自身の
有する解像度よりも低い解像度の主たる映像信号を表示
する際に生じる表示画面内の無効領域内に前記複数の映
像入力手段から入力される複数の映像信号の表示画像を
合成して表示する手段と、を有することを特徴とする画
像表示装置。
1. A plurality of video input means, and input from the plurality of video input means to an invalid area in a display screen generated when displaying a main video signal having a lower resolution than the resolution of the display device itself. Means for combining and displaying display images of a plurality of video signals.
【請求項2】 各々の映像信号に応じて複数用意される
映像入力手段5と、該入力された映像信号を、水平、垂
直同期信号HD、VDに分離する同期分離手段6と、 該信号を同期捕捉するPLL回路7と、 該同期分離された映像信号をタイミング発生回路8によ
って生成されるタイミングでA/D変換するA/D手段
9と、 該信号を格納するメモリ手段10と、 該メモリ手段に格納された信号を、各映像信号の表示位
置に該当するタイミングで前記メモリ手段10から読み
出して表示装置13へ送る水平、垂直書出し位置調整回
路12と、を有することを特徴とする請求項1記載の画
像表示装置。
2. A plurality of video input means 5 prepared in accordance with each video signal, a synchronization separation means 6 for separating the input video signal into horizontal and vertical synchronization signals HD and VD, PLL circuit 7 for synchronizing and capturing, and A / D means for A / D converting the video signal desynchronized at the timing generated by timing generating circuit 8
9, a memory means 10 for storing the signal, and a signal stored in the memory means is read out from the memory means 10 at a timing corresponding to the display position of each video signal and sent to the display device 13 in horizontal and vertical writing. 2. The image display device according to claim 1, further comprising a position adjustment circuit.
【請求項3】 文字放送信号をキャラクタ合成するキャ
ラクタ発生手段11を有する請求項2記載の画像表示装
置。
3. The image display device according to claim 2, further comprising character generation means for synthesizing a character broadcast signal.
【請求項4】 複数の映像入力手段と、同期分離手段
と、同期捕捉手段と、タイミング発生手段と、A/D手
段と、メモリ手段と、水平垂直書出し位置調整手段とを
具備した画像表示装置であって、該画像表示装置自身の
有する解像度よりも低い解像度の主たる第1の映像信号
を表示する際に生じる表示画面内の無効領域内に他の複
数の映像信号の表示画面を合成して表示したことを特徴
とする画像表示装置。
4. An image display device comprising a plurality of video input means, a synchronization separation means, a synchronization acquisition means, a timing generation means, an A / D means, a memory means, and a horizontal / vertical writing position adjusting means. And synthesizing a display screen of a plurality of other video signals in an invalid area in a display screen generated when displaying a main first video signal having a resolution lower than the resolution of the image display device itself. An image display device characterized by displaying.
JP11024251A 1999-02-01 1999-02-01 Image display device Pending JP2000221952A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11024251A JP2000221952A (en) 1999-02-01 1999-02-01 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11024251A JP2000221952A (en) 1999-02-01 1999-02-01 Image display device

Publications (1)

Publication Number Publication Date
JP2000221952A true JP2000221952A (en) 2000-08-11

Family

ID=12133041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11024251A Pending JP2000221952A (en) 1999-02-01 1999-02-01 Image display device

Country Status (1)

Country Link
JP (1) JP2000221952A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146495A (en) * 2006-12-12 2008-06-26 Sony Corp Display control system, display controller, display control method, display control program, image output device, image output method, image output program, and display device
JP2009186765A (en) * 2008-02-06 2009-08-20 Nec Access Technica Ltd Image display apparatus, display device, display image creating device, image display method, and program
WO2014050211A1 (en) * 2012-09-27 2014-04-03 シャープ株式会社 Program, display device, television receiver, display method, and display system
JP2014072588A (en) * 2012-09-27 2014-04-21 Sharp Corp Program, display device and television receiver
WO2014102990A1 (en) * 2012-12-27 2014-07-03 Necディスプレイソリューションズ株式会社 Display device and display method
WO2014132421A1 (en) * 2013-02-28 2014-09-04 Necディスプレイソリューションズ株式会社 Video image display device and video image display method
US9497405B2 (en) 2012-07-17 2016-11-15 Nec Display Solutions, Ltd. Display device for displaying videos side by side without overlapping each other and method for the same
KR101743964B1 (en) * 2015-08-12 2017-06-07 이피네트시스템즈 주식회사 Method and apparatus for processing video signal

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008146495A (en) * 2006-12-12 2008-06-26 Sony Corp Display control system, display controller, display control method, display control program, image output device, image output method, image output program, and display device
JP2009186765A (en) * 2008-02-06 2009-08-20 Nec Access Technica Ltd Image display apparatus, display device, display image creating device, image display method, and program
JP4497209B2 (en) * 2008-02-06 2010-07-07 Necアクセステクニカ株式会社 Image display device, display device, display image creation device, image display method, and program
US9497405B2 (en) 2012-07-17 2016-11-15 Nec Display Solutions, Ltd. Display device for displaying videos side by side without overlapping each other and method for the same
WO2014050211A1 (en) * 2012-09-27 2014-04-03 シャープ株式会社 Program, display device, television receiver, display method, and display system
JP2014072588A (en) * 2012-09-27 2014-04-21 Sharp Corp Program, display device and television receiver
WO2014102990A1 (en) * 2012-12-27 2014-07-03 Necディスプレイソリューションズ株式会社 Display device and display method
WO2014132421A1 (en) * 2013-02-28 2014-09-04 Necディスプレイソリューションズ株式会社 Video image display device and video image display method
KR101743964B1 (en) * 2015-08-12 2017-06-07 이피네트시스템즈 주식회사 Method and apparatus for processing video signal

Similar Documents

Publication Publication Date Title
JP4646446B2 (en) Video signal processing device
JPS6113673B2 (en)
KR980013377A (en) Video signal converter and TV signal processor
US6480230B1 (en) Image processing of video signal for display
JP2000221952A (en) Image display device
JP3685668B2 (en) Screen synthesizer for multi-screen
JP2000023033A (en) Split multi-screen display device
JP3237783B2 (en) Dual screen TV receiver
JP3473093B2 (en) Display system
JP2005331674A (en) Image display apparatus
JP4717168B2 (en) Signal processing apparatus and signal processing method
JP3804893B2 (en) Video signal processing circuit
JPH04349492A (en) Multi-video display system
JPS6327504Y2 (en)
JP2664578B2 (en) Video signal playback method
JP2737557B2 (en) Dual screen television receiver and dual screen processing circuit
JP2001057654A (en) High sensitivity image pickup device
JP2603689Y2 (en) Television receiver
JPH1011049A (en) Method and device for overlay display
JP3109897B2 (en) Matrix display device
JP2014085473A (en) Video processing apparatus and video processing method
JPH0121676B2 (en)
JP2727583B2 (en) Image memory driving method and display device
JP2004173182A (en) Image display device and method for displaying scanning line conversion
JPS6047792B2 (en) 2-screen color television receiver