JP2000214193A - 周波数判別回路 - Google Patents

Abstract

(57)【要約】 【課題】入力される正弦波信号にノイズが含まれている
場合でも特定の周波数範囲の正弦波信号が入力されてい
るか否かを判別できる周波数判別回路を提供する。 【解決手段】入力正弦波信号ｅ１をコンパレータ３１で
矩形波ｅ２に変換し、微分回路３２にかけることによっ
て得られた波形ｅ３に、判別したい周波数の周期時間ｔ
の遅延を持たせた信号ｅ４と時間遅れのない信号ｅ５を
加算回路３４で加算する。加算した信号ｅ６のピーク値
が一定の閾値Ｔｈを越えたときの信号ｅ７をトリガに
し、単安定マルチバイブレータ３６の動作時間ＴがＴ＞
ｔとなるように動作させる。単安定マルチバイブレータ
３６に周期時間間隔ｔで入力がある間、出力信号は
“Ｈ”となり、周波数検出信号ｅ８を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は周波数判別回路、特
に正弦波入力信号の周波数が予め設定した周波数範囲内
か否かを判定する周波数判別回路に関する。

【０００２】

【従来の技術】入力信号の周波数変化を検出したい場合
がある。斯る目的に周波数検出回路又は周波数検出回路
が使用される。従来の周波数検出回路の一例は、例えば
特開昭５８―１５１５６６号公報に開示されている。斯
る従来の周波数検出回路の構成及び動作を、以下に図７
（Ａ）、（Ｂ）及び図８を参照して説明する。

【０００３】図７（Ａ）は、従来の周波数検出回路の回
路図であり、図７（Ｂ）は、図７（Ａ）の各部の動作波
形図である。先ず、図７（Ａ）を参照すると、この周波
数検出回路は、コンパレータ（比較器）１０１、単安定
マルチバイブレータ１０２、１０３、１対の排他論理和
ゲート（ＥＸＯＲ）１０４、１０５、ＮＡＮＤ回路１０
６、フリップフロップ回路（ＦＦ）１０７、リセットス
イッチ１０８、抵抗１０９、１１０、コンデンサ１１１
及びＯＲ（論理和）ゲート１１２より構成される。

【０００４】図７（Ａ）、（Ｂ）及び図８から明らかな
如く、正弦波入力信号ｅ１がコンパレータ１０１の一方
の入力端子に印加され、他方の入力端子に印加された基
準（接地）レベルと比較される。これにより、正弦波入
力信号ｅ１の半サイクル毎に変化する振幅を有する矩形
波信号ｅ２がコンパレータ１０１から出力される。

【０００５】このようにして、矩形波に変換された矩形
波信号ｅ２は、１対の単安定マルチバイブレータ１０
２、１０３に入力され、周波数の上限を設定するパルス
信号ｅ３及び下限を設定するパルス信号ｅ４を夫々発生
する。

【０００６】次に、パルス信号ｅ２と周波数の上限を決
定するパルス信号ｅ３とをＥＸＯＲゲート１０４で比較
する。また、パルス信号ｅ２と周波数の下限を決定する
パルス信号ｅ４とをＥＸＯＲゲート１０５で比較する。
これにより、両信号の差信号ｅ５及びｅ６を得る。これ
ら差信号ｅ５とｅ６とをＮＡＮＤゲート１０６に入力
し、出力信号ｅ７を得る。

【０００７】周波数が許容範囲内であれば出力信号ｅ７
はＨ（ハイ）レベルのままでありフリップフロップ回路
ＦＦ１０７の出力信号ｅ９は初期リセットされたままの
状態であるＬ（ロー）レベルを出力する。しかし、周波
数の上限又は下限を越えた場合には、ＮＡＮＤゲート１
０６の出力信号ｅ７は、ＨレベルからＬレベルに変化す
る。その結果、フリップフロップ回路ＦＦ１０７の出力
信号ｅ９はＬレベルからＨレベルに変化して、周波数異
常が検出される。

【０００８】

【発明が解決しようとする課題】しかし、上述した従来
の周波数検出回路には、いくつかの問題がある。先ず、
正弦波入力信号ｅ１にはノイズが含まれる場合が多い。
そこで、コンパレート１０１のオフセット電圧を越える
外乱（ノイズ）を含んだ正弦波信号ｅ１が入力された場
合には、コンパレータ１０１は斯るノイズを拾ってしま
い、一定の周波数が入力されているにも拘らず周波数異
常と判断してしまう場合がある。これを、図８を参照し
て説明する。

【０００９】例えば、正弦波入力信号ｅ１に外乱が加わ
って入力された場合、コンパレータ１０１の出力信号ｅ
２には、図示の如く狭いスパイクが含まれる。そこで、
単安定マルチバイブレータ１０２、１０３の出力は、夫
々ｅ３、ｅ４のようになる。次に、これら信号ｅ２、ｅ
３をＥＸＯＲゲート１０４に加えた出力信号は、ｅ５の
ようになる。また、信号ｅ２、ｅ４を入力するＥＸＯＲ
ゲート１０５の出力信号は、ｅ６になる。その結果、Ｆ
Ｆ１０７の出力信号ｅ７は、ＨレベルからＬレベルに変
化する。そこで、一定周波数の信号が入力されているに
も拘らず、周波数異常を示すアラーム信号を出力してし
まう。

【００１０】また別の問題として、リセット信号を出力
する為のスイッチ１０８、抵抗１０９、１１１、コンデ
ンサ１１２及びＯＲゲート１１０等のリセット回路を必
要とする。従って、回路構成が比較的複雑となり高価に
なってしまう。

【００１１】従って、本発明の目的は、入力正弦波信号
にノイズが含まれている場合でも、特定の周波数範囲の
正弦波信号が入力されているか否かを判定することが可
能な周波数判別回路を提供することである。

【００１２】また、本発明の他の目的は、回路構成が簡
単で高信頼性の周波数判別回路を提供することである。

【００１３】

【課題を解決するための手段】前述の課題を解決するた
め、本発明による周波数判別回路は、次のような特徴的
な構成を採用している。

【００１４】（１）正弦波入力信号の周波数が所定周波
数範囲内にあるか否かを判別する周波数判別回路におい
て、前記正弦波入力信号を矩形波に波形変換した後に微
分する微分回路と、該微分回路の出力を直接及び遅延さ
せた遅延信号を加算する加算回路と、該加算回路の加算
出力を所定閾値と比較するコンパレータと、を備える周
波数判別回路。

【００１５】（２）前記コンパレータの出力側に単安定
マルチバイブレータを接続する上記（１）の周波数判別
回路。

【００１６】（３）前記遅延信号は、前記正弦波入力信
号の予定周波数の約１周期に選定する上記（１）又は
（２）の周波数判別回路。

【００１７】（４）前記正弦波入力信号を矩形波に波形
変換するためコンパレータを使用する上記（１）、
（２）又は（３）の周波数判別回路。

【００１８】（５）前記加算回路として並列接続された
１対のトランジスタを使用する上記（１）の周波数判別
回路。

【００１９】（６）前記コンパレータの閾値は最適値に
調整可能にする上記（１）の周波数判別回路。

【００２０】（７）受信機の周波数判定型スケルチ回路
に応用する（１）及至（６）のいずれかの周波数判別回
路。

【００２１】

【発明の実施の形態】以下、本発明による周波数判別回
路の好適実施形態例の構成及び動作を添付する図１乃至
図６を参照して詳細に説明する。

【００２２】先ず、図１は、本発明による周波数判定回
路の好適実施形態例のブロック図である。この周波数判
別回路３０は、コンパレータ３１、微分回路３２、、遅
延回路３３、加算回路３４、コンパレータ３５及び単安
定マルチバイブレータ３６を含んで構成される。

【００２３】コンパレータ３１においては、正弦波入力
信号ｅ１が一方の入力端に入力され、他方の入力端の基
準（接地）レベルと比較して、矩形信号ｅ２に変換する
矩形変換器を構成する。この矩形信号ｅ２は、微分回路
３２に入力され、波形の変化時に時定数τだけ鈍った信
号ｅ３を出力する。次に、この微分信号ｅ３は、直接及
び遅延回路３３で遅延された信号、即ち無遅延信号ｅ５
及び遅延回路３３の予め設定した時間ｔだけ遅延した信
号ｅ４が加算回路３４で加算されて信号ｅ６を出力す
る。

【００２４】コンパレータ３５では、入力端子に入力さ
れる信号ｅ６が一定の閾値Ｔｈを越えたときのみＬ（ロ
ー）レベルの信号を出力し、それ以外の場合には、Ｈ
（ハイ）レベルの信号を出力する。ここで、閾値Ｔｈ
は、加算回路３４に両信号ｅ４、ｅ５が同時に入力され
たとき及び多少の時間差をもって入力されたときのみ越
えるように設定する。

【００２５】また、単安定マルチバイブレータ３６で
は、コンパレータ３５の出力信号ｅ７がＨレベルからＬ
レベルに変化した時点をトリガにして一定時間間隔Ｔの
信号を出力する。ここで、単安定マルチバイブレータ３
６の出力信号ｅ８は、入力信号ｅ１の周期間隔で発生す
るＬレベルの信号が途絶えない限り、周波数検出信号Ｈ
レベルを出力し続ける。また、連続してＬレベルの信号
が入力されないとき、もしくは、Ｌレベルの信号がない
ときは、単安定マルチバイブレータ３６の出力信号ｅ８
は、周波数異常信号Ｌレベルを出力する。

【００２６】図２は、図１に示す本発明の周波数判別回
路３０の各部分の信号、具体的には信号ｅ１及至ｅ８の
動作波形図（タイミングチャート）である。図２は、入
力正弦波信号ｅ１中にスパイク状のノイズが混入してい
る場合の動作波形図を示す。

【００２７】図３（ａ）及至（ｂ）には、加算回路３４
に入力される信号ｅ４とｅ５が種々の時間関係のとき
の、加算回路３４からの出力信号ｅ６を示す。（ａ）
は、信号ｅ４とｅ５が同時に入力された場合の加算出力
信号ｅ６を示し、この場合には加算出力信号ｅ６は閾値
Ｔｈを越す。（ｂ）は、信号ｅ４、ｅ５が多少の時間差
をもって入力された場合であって、この場合でも加算出
力信号ｅ６は閾値Ｔｈを越す。（ｃ）は、両信号ｅ４、
ｅ５の時間差が大きい場合であり、この場合には加算出
力信号ｅ６は閾値Ｔｈを越すことはない。

【００２８】次に、図４は、図１の周波数判別回路３０
の具体例を示す図である。図４の周波数判別回路３０′
は、コンパレータ６１、微分回路６２、遅延回路６３、
加算回路６４、コンパレータ６５及び単安定マルチバイ
ブレータ６６を含んで構成される。

【００２９】コンパレータ６１の入力単には、例えば５
０ＫＨｚの正弦波入力信号ｅ１が入力される。そこで、
コンパレータ６１は、正弦波入力信号ｅ１を矩形波に変
換する。微分回路６２は、エミッタ接地トランジスタの
コレクタと接地間に直列接続されたコンデンサ及び抵抗
で構成される。遅延回路６３の時定数とは、矩形波の半
周期にかかる時間より小さくする必要がある。例えば、
５０ＫＨｚの入力信号の半周期にかかる時間は１０μｓ
であるので、τ=２０μｓとなるように設定する。遅延
素子を遅延回路６３として使用する。加算回路６４は、
例えば並列接続された１対のエミッタ接地トランジスタ
で構成される。これらトランジスタは、単に加算するの
みならず、遅延回路６３及び微分回路６２とのアイソレ
ーションを行う。

【００３０】コンパレータ６５には閾値Ｔｈを設定して
おき、微分回路６２からの直接信号ｅ５と遅延回路６３
で遅延された信号ｅ４の加算値が閾値Ｔｈを越えたとき
のみＬレベルを出力し、Ｔｈを越えないときはＨレベル
を出力する。

【００３１】単安定マルチバイブレータ６５は、コンパ
レータ６５の出力信号ｅ７がＨからＬレベルに変化する
時点をトリガにして、設定した一定時間間隔ＴだけＨレ
ベルの出力信号ｅ８を出力する。ここでの一定時間間隔
Ｔは、例えば２４μｓとなるように設定する。尚、コン
パレータ６５の閾値Ｔｈは、ポテンショメータ６７によ
り調整し、出力信号ｅ８が正常に動作するようにする。

【００３２】図５は、図４の周波数判別回路３０′の各
部の動作波形図を示す。ここで、信号ｅ１及至ｅ８が図
示されている。これら各信号ｅ１及至ｅ９は、図５中に
明記する上述した信号である。

【００３３】単安定マルチバイブレータ６６は、コンパ
レータ６５の出力信号ｅ７がＨからＬレベルに変化する
時点をトリガにして一定時間間隔Ｔ（=２４μｓ）のＨ
レベルの信号を出力する。ここで、単安定マルチバイブ
レータ６６の出力信号ｅ８は、入力信号ｅ１の周期間隔
ｔ（=２０μｓ）で発生するＬレベルの出力信号が途絶
えない限り、周波数検出信号Ｈレベルを出力し続ける。

【００３４】また、コンパレータ６５の出力信号ｅ７が
一定時間間隔ｔでＬレベルに変化しないとき、もしくは
Ｌレベルに変化する入力信号がないときには、単安定マ
ルチバイブレータ６６の出力信号ｅ８は、周波数異常の
信号であるＬレベルを出力する。

【００３５】次に、図６は、本発明の周波数判別回路
の、雑音（ノイズ）が集り易い無線通信系への応用例を
示す。この例では、ＦＭ変調がかかっている搬送波の周
波数範囲を判別する周波数判定型スケルチ回路である。
この周波数判定型スケルチ回路は、受信アンテナ８０、
帯域通過フィルタ８１、受信機（Ｒｘ）８２及び本発明
の周波数判別回路８３により構成されている。

【００３６】受信アンテナ８０及び帯域通過フィルタ８
１によって、判別したい周波数の２倍以上の周波数を阻
止した入力信号ｅ１が周波数判別回路８３に入力され
る。ここで、搬送波の周波数をｆ０、変調信号の周波数
範囲をｆ１とすると、周波数判別回路８３では、ｆ０±
ｆ１／２の周波数を検出できるように設定することによ
り、受信したい周波数の信号が入力されているか否かの
判定を行うことができる。

【００３７】周波数判別回路８３により判定された信号
ｅ２を受信機（Ｒｘ）８２にスケルチ信号として入力す
れば、受信器全体の消費電力をセーブすることができ
る。また、この方式は、ＦＭ変調のかかった信号だけで
はなく、ＡＭ変調の信号にも適用でき、搬送波の周波数
を直接検出する周波数判定型スケルチ回路を構成するこ
とができる。

【００３８】以上、本発明の周波数判別回路の好適実施
形態例及び具体例を例を詳述したが、本発明の要旨を逸
脱することなく、種々の変形変更が可能であることが当
業者には容易に理解できよう。

【００３９】

【発明の効果】上述の説明から理解される如く、本発明
の周波数判別回路は、周波数を判定する為に入力される
正弦波信号を、その周期を表すパルスに変換し、遅延回
路を通ったパルスと通っていないパルスが一致したとき
を周波数判定信号として取出しているため、入力正弦波
信号にノイズが乗っている場合でも特定周波数範囲の信
号が入力されているか否かを判定できる。

【００４０】また、本発明の周波数判別回路は、回路構
成が簡単であるので、小型化が可能である。更に、本発
明の周波数判別回路によると、周波数範囲を判別できる
為に、ＡＭ変調やＦＭ変調がかかっている信号でも搬送
波周波数が入力されているか否か検出可能である。

【図面の簡単な説明】

【図１】本発明による周波数判別回路の好適実施形態例
のブロック図である。

【図２】図１における周波数判別回路の各部分の動作波
形図である。

【図３】図１における周波数判別回路の動作説明図であ
る。

【図４】図１における周波数判別回路の具体的回路図で
ある。

【図５】図４における周波数判別回路の動作説明用波形
図である。

【図６】本発明による周波数判別回路の応用例のブロッ
ク図である。

【図７】従来の周波数検出回路を示し、（Ａ）は回路構
成図であり、（Ｂ）は動作波形図である。

【図８】図７における周波数検出回路のノイズによる誤
動作を説明する動作波形図である。

【符号の説明】

３０、３０′ 周波数判別回路 ３１、６１ 波形変換手段（コンパレータ） ３２、６２ 微分回路 ３３、６３ 遅延回路 ３４、６４ 加算回路 ３５、６５ コンパレータ ３６、６６ 単安定マルチバイブレータ

Claims (7)

【特許請求の範囲】
1. 【請求項１】正弦波入力信号の周波数が所定周波数範囲
   内にあるか否かを判別する周波数判別回路において、前
   記正弦波入力信号を矩形波に波形変換した後に微分する
   微分回路と、該微分回路の出力を直接及び遅延させた遅
   延信号を加算する加算回路と、該加算回路の加算出力を
   所定閾値と比較するコンパレータと、を備えることを特
   徴とする周波数判別回路。
2. 【請求項２】前記コンパレータの出力側に単安定マルチ
   バイブレータを接続することを特徴とする請求項１に記
   載の周波数判別回路。
3. 【請求項３】前記遅延信号は、前記正弦波入力信号の予
   定周波数の約１周期に選定することを特徴とする請求項
   １又は２に記載の周波数判別回路。
4. 【請求項４】前記正弦波入力信号を矩形波に波形変換す
   るためコンパレータを使用することを特徴とする請求項
   １、２又は３に記載の周波数判別回路。
5. 【請求項５】前記加算回路として並列接続された１対の
   トランジスタを使用することを特徴とする請求項１に記
   載の周波数判別回路。
6. 【請求項６】前記コンパレータの閾値は最適値に調整可
   能にすることを特徴とする請求項１に記載の周波数判別
   回路。
7. 【請求項７】受信機の周波数判定型スケルチ回路に応用
   することを特徴とする請求項１及至６のいずれかに記載
   の周波数判別回路。