JP2000209209A - 共通バス上のハ―ドウェアコンポ―ネントを独特に識別するアドレスをダイナミックに決定するための方法およびシステム - Google Patents

共通バス上のハ―ドウェアコンポ―ネントを独特に識別するアドレスをダイナミックに決定するための方法およびシステム

Info

Publication number
JP2000209209A
JP2000209209A JP11331308A JP33130899A JP2000209209A JP 2000209209 A JP2000209209 A JP 2000209209A JP 11331308 A JP11331308 A JP 11331308A JP 33130899 A JP33130899 A JP 33130899A JP 2000209209 A JP2000209209 A JP 2000209209A
Authority
JP
Japan
Prior art keywords
address
hardware component
hardware
common access
common
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11331308A
Other languages
English (en)
Inventor
Alex Schafranek
スカフラネック アレックス
Keith Elden Strege
エルデン ストレーゲ ケイス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia of America Corp
Original Assignee
Lucent Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lucent Technologies Inc filed Critical Lucent Technologies Inc
Publication of JP2000209209A publication Critical patent/JP2000209209A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

(57)【要約】 【課題】 システムコンフィグレーション情報を自動的
に決定しかつ共通バス上のアドレスを割当てるための自
動化された技法を提供すること。 【解決手段】 各セル局（１００）は、複数のハードウ
ェア構成要素と共通バス（１１５）上で通信するハード
ウェアコントローラ（１１０）を含む。アドレス空間
は、２つの範囲、即ち共通アクセスアドレスと呼ばれる
第１のアドレス範囲および割当てアドレスと呼ばれる第
２のアドレス範囲に論理的に分割されている。１つのア
ドレスが、ハードウェアコントローラのようなアドレス
を割当てるための一次ノードに対してリザーブされる。
したがって、各ハードウェア構成要素は、チャネルを要
求するために、共通アクセスアドレスのうちの１つにお
けるハードウェアコントローラと通信し、ハードウェア
コントローラにより割当てられると、その後割当てられ
たアドレス上で通信する。共通アクセスチャネル上の複
数のハードウェア構成要素間の衝突は、複数のチャネル
を割当てることにより最小化される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、バスアドレスを割
当てるための方法および装置に係り、特に、セル局のよ
うな装置にインストールされたハードウェアコンポーネ
ントに対してバスアドレスをダイナミックに割当てるた
めの方法および装置に関する。
【０００２】
【従来の技術】通常のセルラ電話システムは、公衆交換
電話網（ＰＳＴＮ）のような適切な電話交換機システム
を備えたセルラ電話システムと１つ以上のセル局とを相
互接続する中央制御局を含む。セル局は、一般に、中央
制御局から離れており、典型的には、セルラ電話サービ
ス地域にわたって配置されている。電話呼びは、公知の
方法で、ＰＳＴＮの標準地上回線電話加入者とセルラ電
話ユニットとの間で中央制御局により選択的に成される
か、２つのセルラ電話ユニットとの間で直接的に成され
る。適切なセルラ電話システムの詳細については、例え
ば米国特許第４，８２９，５５４号を参照こと。
【０００３】セル局に必要とされる機能を実行させるた
めに、セル局は、典型的には、しばしば「サーキットパ
ック」と呼ばれるハードウェアコンポーネントを含む。
同じセル局が、例えば、公知の方法でセルラ電話ユニッ
トと通信するために、制御およびタイミングボードのよ
うな１組のトランシーバおよび他のハードウェア装置を
含むかも知れない。また、例えばＴ１ライン上でＰＳＴ
Ｎの交換機と通信するための１つ以上のインタフェース
ボードを含みうる。セル局が様々なハードウェアコンポ
ーネントのそれぞれと適切に通信しかつこれを管理する
ために、セル局は、ハードウェアコントローラも含む。
ハードウェアコントローラおよびハードウェアコンポー
ネントの各々は、典型的には、セル局によりフレームま
たはラックに格納される。
【０００４】ハードウェアコンポーネントの故障の場合
またはルーチンサービスが必要とされるとき、セル局の
所定のハードウェアコンポーネントは、異なる製造業者
の型番またはバージョンの互換性のあるハードウェアに
より置き換えられるかも知れない。また、追加的なハー
ドウェアコンポーネントが、セル局の容量を増大させる
ためにセル局に追加される可能性があり、またはセル局
コンフィグレーションがその他の修正をされる可能性が
ある。各新しいハードウェアコンポーネントがセル局に
追加されるとき、ハードウェアコンポーネントは、典型
的には、セル局の特定のセクタ（アンテナ）およびキャ
リア周波数と関連づけられなければならない。
【０００５】各ハードウェアコンポーネントは、典型的
には、ハードウェアコントローラおよび共通バス上で互
いに通信する。共通バス上の各ハードウェアコンポーネ
ントを区別するために、各ハードウェアコンポーネント
には固有のアドレスが割当てられる。ハードウェアコン
トローラは、各ハードウェアコンポーネントに関連づけ
られたセクタおよびキャリア周波数並びに対応するバス
アドレスをマップするディレクトリを保持する。ハード
ウェアコントローラにより記憶されるシステムコンフィ
グレーション情報は、セル局に実際にインストールされ
る物理的ハードウェアコンポーネントに一致しなければ
ならない。
【０００６】しかし、各ハードウェアコンポーネントに
対するセクタ、キャリア周波数およびバス割当てを含む
システムコンフィグレーション情報を決定するためのい
くつかのシステムは、労働集約的でありかつかなりの人
手を必要とする。具体的には、オペレータは、典型的に
は、各ハードウェアコンポーネントの物理アドレスと所
定のセル局にインストールされた全てのハードウェアコ
ンポーネントに対する対応する論理接続（セクタおよび
キャリア周波数）との間の関係をマニュアル入力する。
【０００７】また、各スロットは、しばしば予め配線さ
れたアドレスを有する。ハードウェアコンポーネントが
スロットに差し込まれるとき、そのハードウェアコンポ
ーネントは、バックプレーンからアドレス値を読み出
し、かつ共通バス上の他のハードウェアコンポーネント
およびハードウェアコントローラと通信するためにその
アドレスを使用する。予め配線されたバックプレーンア
ドレスは、物理位置情報をほとんど有さずまたは全く有
しないので、バックプレーンアドレスを、そのアドレス
におけるハードウェアコンポーネントのタイプの理解並
びにハードウェアコンポーネントに関連づけられたセク
タおよびキャリア周波数に変換するために、変換情報が
人手により生成されることが必要とされる。
【０００８】
【発明が解決しようとする課題】システムコンフィグレ
ーション情報を得るための従来の技術についての上述の
欠点から明らかなように、システムコンフィグレーショ
ン情報を自動的に決定しかつ共通バス上のアドレスを割
当てるための自動化された技法に対するニーズがある。
【０００９】
【課題を解決するための手段】本発明の一側面によれ
ば、共通バス上のハードウェアコンポーネントを独特に
識別するアドレスをダイナミックに決定するための方法
および装置が開示される。例示的なセル局の具現化にお
いて、各セル局は、共通バス上で複数のハードウェアコ
ンポーネントと通信するハードウェアコントローラを含
む。
【００１０】本発明の一側面によれば、各ハードウェア
コンポーネントは、共通バス上のハードウェアコンポー
ネントを独特に識別するバスアドレスをダイナミックに
得る。アドレス空間は、２つの範囲、即ち共通アクセス
アドレスと呼ばれる第１のアドレス範囲および割当てア
ドレスと呼ばれる第２のアドレス範囲に論理的に分割さ
れる。１つのアドレスが、ハードウェアコントローラの
ようなアドレスの割当てを行う一次ノードのためにリザ
ーブされる。したがって、各ハードウェアコンポーネン
トは、チャネルを要求する共通アクセスアドレスのうち
の１つにおいてハードウェアコントローラと通信し、そ
の後、ハードウェアコントローラにより割当てられる
と、割当てられたアドレスにおいて通信する。
【００１１】共通アクセスチャネル上での複数のハード
ウェアコンポーネント間の衝突は、各デバイスタイプに
対して共通のアクセスアドレス空間中の１つのアドレス
を割当てることにより最小化される。したがって、異な
るタイプのハードウェアコンポーネントが、それらが異
なる共通アクセスチャネル上でアクセスするので、並列
的にアクセス手順を実行することができる。代替的な具
現化において、衝突は、複数の共通アクセスアドレスを
割当て、かつ各ハードウェアコンポーネントに共通アク
セスアドレスをランダムに選択させることにより最小化
される。これは、ハードウェアコンポーネントが、適切
なアクセスチャネルを待たなければならない可能性が小
さいので、共通アクセスに対する複数のチャネルの割当
ては、バス初期化時間を低減させる。
【００１２】ハードウェアコンポーネントは、他のハー
ドウェアコンポーネントが同じ共通アクセスチャネルを
使用して送信しているかどうかを第１のリスニングによ
り聞くことにより割当てられたアドレスを得るためにバ
スにアクセスすることができる。共通アクセスチャネル
がクリアである場合、ハードウェアコンポーネントは、
識別メッセージを、ハードウェアコントローラのために
リザーブされたアドレスを使用してハードウェアコント
ローラに送る。
【００１３】共通アクセスアドレスは識別メッセージと
関連づけられており、ハードウェアコントローラは、ハ
ードウェアコンポーネントの共通アクセスアドレス上
で、アドレス割当てメッセージを有するハードウェアコ
ンポーネントに応答することができる。アドレス割当て
メッセージは、割当てられたアドレス空間からハードウ
ェアコントローラにより選択された新しいアドレス割当
てを有する。ハードウェアコンポーネントをアクセスす
ることにより、全てのさらなる通信が、割当てられたア
ドレスを使用して行われる。その後、共通アクセスアド
レスは、別のハードウェアコンポーネントに対して使用
することができる。
【００１４】
【発明の実施の形態】図１は、本発明のよる例示的なセ
ル局１００のアーキテクチャを示すブロック図である。
セル局１００は、好ましくは、共通バス１１５上で複数
のハードウェアコンポーネント２００Ａ〜２００Ｈと通
信するハードウェアコントローラ１１０を含む。ハード
ウェアコンポーネント２００Ａ〜２００Ｈは、例えば、
セル局１００の１つ以上のフレームまたはラック１３０
にインストールされ得る。例示的なハードウェアコンポ
ーネント２００のようなハードウェアコンポーネント２
００Ａ〜２００Ｈは、図２との関係で以下に詳細に説明
される。
【００１５】本発明の１つの特徴によれば、各ハードウ
ェアコンポーネント２００Ａ〜２００Ｈは、共通バス１
１５上のハードウェアコンポーネント２００Ａ〜２００
Ｈを独特に識別するバスアドレスをダイナミックに得
る。図３に示されているように、本発明は、アドレス空
間を２つの範囲に、即ちここで共通アクセスアドレスと
呼ばれる第１のアドレスの範囲およびここで割当てられ
たアドレスと呼ばれる第２のアドレス範囲にダイナミッ
クに分割する。各アドレス空間のサイズは、当業者に明
らかであるように、所与のシステムのニーズに合うよう
に変化することができる。
【００１６】理論的には、本発明は、Ｎ−２個までのハ
ードウェアコンポーネントをサポートする。ここで、Ｎ
はアドレス空間のサイズであり、２つの除外は、ハード
ウェアコントローラ１１０および少なくとも１つの共通
アクセスアドレスである。したがって、各ハードウェア
コンポーネントは、チャネルを要求するために、共通ア
クセスアドレスのうちの１つにおいてハードウェアコン
トローラ１１０と通信し、ハードウェアコントローラ１
１０により割当てられると、その割当てられたアドレス
のうちの１つにおいて通信する。
【００１７】本発明のさらなる特徴によれば、共通アク
セスチャネル上の複数のハードウェアコンポーネント間
の衝突は最小化される。一実施形態において、各デバイ
スタイプに対して共通アクセスアドレス空間中の１つの
アドレスを割当てることにより、衝突が最小化される。
したがって、例えば、特定のデバイスタイプの全てのハ
ードウェアコンポーネントは、アドレス２５３を使用す
るアドレスを要求することになる。
【００１８】したがって、異なるタイプのハードウェア
コンポーネントは、それらが異なる共通アクセスチャネ
ルにおいてアクセスするので、アクセス手順を並列に実
行することができる。同じタイプの２つのハードウェア
コンポーネントが同時に共通バス１１５を共にアクセス
使用とした場合、「バックオフアンドリトライ」（"bac
koff and retry"）メカニズムが実行され得る。
【００１９】この状況は、アドレス割当てメッセージ交
換機中のアクセス中のハードウェアコンポーネントから
の独特の値を含めることにより、典型的なランダムアク
セススキームにおけるように取り扱われる。独特の値
は、シリアル番号のようなハードウェアで得られる番号
または単純なランダム番号であり得る。この方法におい
て、アクセスしているハードウェアコンポーネントは、
アドレス割当てメッセージが、適切な独特な値に対する
アドレス割当てメッセージをチェックすることによりそ
れに対して意図されていることを保証することができ
る。
【００２０】代替的な実施形態において、衝突は、複数
の共通アクセスアドレスを割当てることによりおよび各
ハードウェアコンポーネントに共通アクセスアドレスを
ランダムに選択させることにより最小化される。共通の
アクセスに対して複数のチャネルを割当てることは、バ
ス初期化時間を低減するように働く。これは、ハードウ
ェアコンポーネントが、適切なアクセスチャネルを待た
なければならない可能性が小さいからである。
【００２１】一般に、バス初期化は、ハードウェアコン
トローラ１１０が共通バス１１５上で送信を始めたとき
に開始される。ハードウェアコンポーネント２００Ａ〜
２００Ｈは、共通バス１１５上で、ハードウェアコント
ローラ１１０が最初に何かを送信するまで送信しない。
ハードウェアコントローラ１１０が共通バス１１５上で
送信すると、ハードウェアコンポーネント２００Ａ〜２
００Ｈは、他のハードウェアコンポーネント２００Ａ〜
２００Ｈが同じ共通アクセスチャネルを使用して送信し
ているかどうかを聞くために、第１のリスニングにより
バス１１５をアクセスすることができる。
【００２２】共通アクセスチャネルがクリアである場
合、ハードウェアコンポーネントは、識別メッセージ
を、ハードウェアコントローラ１１０に割当てられたア
ドレスを使用して、ハードウェアコントローラ１１０に
送る。共通アクセスアドレスが、識別メッセージと関連
づけられて、ハードウェアコントローラ１１０はハード
ウェアコンポーネントに応答することができる。
【００２３】そして、ハードウェアコントローラ１１０
は、アドレス割当てメッセージを、ハードウェアコンポ
ーネントの共通アクセスアドレス上をハードウェアコン
ポーネント２００Ａ〜２００Ｈに向かって送り返す。ア
ドレス割当てメッセージは、割当てられたアドレス空間
からハードウェアコントローラ１１０により選択された
新しいアドレス割当てを運ぶ。例えば、アドレス割当て
は、割当てられたアドレス空間から逐次的に割当てられ
得る。ハードウェアコンポーネントをアクセスすること
により、全てのさらなる通信が割当てられたアドレスを
使用して行われる。その後、共通アクセスアドレスは、
別のハードウェアコンポーネントが使用することが可能
になる。
【００２４】全てのハードウェアコンポーネントがアク
セス手順を実行すると、それらは、ハードウェアリセッ
トを実行するまでその割当てられたアドレスを使用して
動作し続ける。これにより、ハードウェアコンポーネン
トは、異なる可能性のあるアドレスを得るために再度ア
クセス手順を行わなければならない。また、ハードウェ
アコンポーネントに対するバスアドレスが本発明により
割当てられると、セル局１００は、通常、図示しない中
央制御局から受信したメッセージをハードウェアコンポ
ーネント２００Ａ〜２００Ｈに送り、必要な場合にはそ
の逆も行う。
【００２５】図１に示されているように、セル局１００
は、ハードウェアコントローラ１１０および分散的また
は局所的なデータ記憶デバイス１２０のような関連メモ
リを好ましくは含む。ハードウェアコントローラ１１０
は、単一のプロセッサ、または並列動作する多数の局所
的または分散的プロセッサとして具現化されうる。デー
タ記憶デバイス１２０および／またはリードオンリメモ
リ（ＲＯＭ）は、１つまたは２つ以上のインストラクシ
ョンを記憶するように動作可能であり、ハードウェアコ
ントローラ１１０はこれを検索、翻訳および実行するよ
うに動作可能である。
【００２６】データ記憶デバイス１２０は、好ましく
は、管理、制御機能およびセルラ電話機および図示しな
い中央制御局と通信するための他の通常の機能を実行す
るためのコード１５０を含む。セル局１００の通常の機
能の詳細な説明については、例えば米国特許第４，８２
９，５５４号を参照のこと。
【００２７】また、データ記憶デバイス１２０は、図３
との関連で以下に詳細に説明する、セル局１００の各ハ
ードウェアコンポーネントと関連づけられたキャリア周
波数、フレーム、α，β，γのようなセクタ番号、ユニ
ットタイプおよびユニット番号を記憶するためのハード
ウェアコンポーネントコンフィグレーションデータベー
ス３００を含む。また、データ記憶デバイス１２０は、
ハードウェアコンポーネント２００Ａ〜２００Ｈと通信
してコンフィグレーション情報をコンパイルしかつハー
ドウェアコンポーネントコンフィグレーションデータベ
ース３００を生成するシステムコンフィグレーションプ
ロセス１６０を含む。
【００２８】セル局１００は、当業者にとって明らかで
あるように、ローカルコンフィグレーション情報を図示
しない中央セルコントローラに提供することができる。
このようにして、中央セルコントローラは、セル局１０
０のような各セル局のコンフィグレーションを沿革的に
決定することができる。
【００２９】図２は、本発明による例示的なハードウェ
アコンポーネント２００のアーキテクチャを示すブロッ
ク図である。図２に示されているように、各ハードウェ
アコンポーネント２００は、プロセッサ２１０および分
散的または局所的であり得るデータ記憶デバイス２２０
のような関連メモリを含む。プロセッサ２１０は、単一
のプロセッサ、または並列動作する多数の局所的または
分散的なプロセッサとして具現化されうる。データ記憶
デバイス２２０および／またはリードオンリメモリ（Ｒ
ＯＭ）は、１つ以上のインストラクションを記憶するよ
うに動作可能であり、プロセッサ２１０はこれを検索
し、翻訳しかつ実行するように動作可能である。
【００３０】データ記憶デバイス２２０は、好ましく
は、図１のハードウェアコントローラ１１０と通信する
ための通常の機能を実行するためのコード２５０を含
む。また、データ記憶デバイス１２０は、図４との関係
で以下に説明するシステムコンフィグレーションプロセ
ス４００を含む。システムコンフィグレーションプロセ
ス４００は、ハードウェアコントローラ１１０と常道し
て、ハードウェアコンポーネントに対するバスアドレス
をダイナミックに得て、かつハードウェアコンポーネン
トを識別する情報をハードウェアコントローラ１１０に
提供する。
【００３１】前述したように、ハードウェアコントロー
ラ１１０および各ハードウェアコンポーネント２００
は、図４に示された例示的なプロセスのようなシステム
コンフィグレーションプロセス４００を協働的に実行
し、各ハードウェアコンポーネントに対するバスアドレ
スをダイナミックに割当て、かつハードウェアコンポー
ネントを識別する情報をハードウェアコントローラ１１
０に提供する。
【００３２】図４に示されているように、システムコン
フィグレーションプロセス４００は、ステップ４１０に
おいて、ハードウェアコンポーネント２００の電源を入
れることにより開始される。その後、ハードウェアコン
ポーネントは、ステップ４２０において、共通アクセス
チャネル上の他のハードウェアコンポーネントを聞く。
例示的な実施形態において、ハードウェアコンポーネン
トは、そのデバイスタイプに対して割当てられた共通ア
クセスチャネル上の他のハードウェアコンポーネントを
聞く。
【００３３】共通アクセスチャネルが使用されているか
どうかを決定するために、ステップ４３０において、テ
ストが実行される。ステップ４３０において、共通アク
セスチャネルが使用されていると決定された場合、ステ
ップ４３５において、ステップ４２０に戻る前に、プロ
グラム制御は所定時間待機し、前述した方法で継続され
る。
【００３４】しかし、ステップ４３０において共通アク
セスチャネルが使用されていないと決定された場合、ハ
ードウェアコンポーネントは、ステップ４４０におい
て、適切な共通アクセスチャネル上をハードウェアコン
トローラ１１０にメッセージを送り、適切な共通アクセ
スチャネルにおいて応答を聞く。ハードウェアコントロ
ーラ１１０に送られた最初のメッセージは、例えば、ハ
ードウェアコンポーネントに対するコンフィグレーショ
ン情報の表示、例えばキャリア周波数、セクタ、ユニッ
トタイプおよびユニット番号を含み得る。
【００３５】そして、ハードウェアコントローラ１１０
は、アドレス割当てをステップ４５０において、要求が
受信されたことにより、共通アクセスチャネルを使用し
て、ハードウェアコンポーネントに送る。前述したよう
に、アドレス割当ては、ハードウェアコンポーネントの
独特の識別子を含み得る。
【００３６】ステップ４６０において、アドレス割当て
がこのハードウェアコンポーネントに対してのものであ
るかどうかを決定するために、ハードウェアコンポーネ
ントによりテストが実行される。ステップ４６０におい
て、アドレス割当てがこのハードウェアコンポーネント
に対してのものでないと決定された場合、ハードウェア
コンポーネントは、ステップ４７０において、ステップ
４６０にプログラム制御が戻る前に、次のアドレス割当
てメッセージを待つか、またはそのリクエストを再送信
することができる。
【００３７】しかし、ステップ４６０において、アドレ
ス割当てがこのハードウェアコンポーネントに対しての
ものであると決定された場合、ハードウェアコンポーネ
ントは、ステップ４８０において、ハードウェアコンポ
ーネントが、割当てられたアドレスを使用してさらなる
通信を開始する。
【００３８】
【発明の効果】以上説明したように、本発明によれば、
システムコンフィグレーション情報を自動的に決定しか
つ共通バス上のアドレスを割当てるための自動化された
技法を提供することができる。
【図面の簡単な説明】
【図１】本発明によるセル局を示すブロック図。
【図２】本発明による図１のハードウェアコンポーネン
トを示すブロック図。
【図３】共通アクセスチャネルおよび割当てられたアド
レスを割当てるための本発明によるバスアドレス空間の
区分を示す図。
【図４】図２のハードウェアコンポーネントにより実行
される例示的なシステムコンフィグレーションプロセス
を示すフローチャート。
【符号の説明】
１００ セル局 １１０ ハードウェアコントローラ １１５ 共通バス １２０ データ記憶デバイス １３０ インストールされたハードウェアコンポーネン
ト １５０ 通常の機能 １６０ システムコンフィグレーションプロセス ２１０ プロセッサ ２２０ データ記憶デバイス ２５０ 通常の機能 ３００ ハードウェアコンポーネントコンフィグレーシ
ョンデータベース
フロントページの続き (71)出願人 596077259 600 Ｍｏｕｎｔａｉｎ Ａｖｅｎｕｅ, Ｍｕｒｒａｙ Ｈｉｌｌ， Ｎｅｗ Ｊｅ ｒｓｅｙ 07974−0636Ｕ．Ｓ．Ａ. (72)発明者 アレックス スカフラネック アメリカ合衆国、07052 ニュージャージ ー、ウエスト オレンジ、バーチウッド アベニュー 35 (72)発明者 ケイス エルデン ストレーゲ アメリカ合衆国、08876 ニュージャージ ー、サマーセット、ブランフバーグ タウ ンシップ、ホエール ドライブ 117

Claims (18)

    【特許請求の範囲】
  1. 【請求項１】 共通バス上のハードウェアコンポーネン
    トを独特に識別するアドレスをダイナミックに決定する
    ための方法において、 共通アクセスチャネル上のアドレスを要求するステップ
    と、 前記バス上のさらなる通信のための割当てられたアドレ
    スを受信するステップとを有することを特徴とする方
    法。
  2. 【請求項２】 複数の共通アクセスチャネルを割当てる
    ステップをさらに有することを特徴とする請求項１記載
    の方法。
  3. 【請求項３】 前記ハードウェアコンポーネントの各タ
    イプに対して少なくとも１つの共通アクセスチャネルを
    割当てるステップをさらに有することを特徴とする請求
    項２記載の方法。
  4. 【請求項４】 前記アドレス要求が、前記複数の共通ア
    クセスチャネルのうちのランダムに選択された１つに送
    られることを特徴とする請求項２記載の方法。
  5. 【請求項５】 前記ハードウェアコンポーネントおよび
    前記ハードウェアコンポーネントが装置のより大きな部
    分の中にどのように配置されているかを示す識別情報を
    前記アドレス要求と共に送信するステップをさらに有す
    ることを特徴とする請求項１記載の方法。
  6. 【請求項６】 複数のハードウェアコンポーネントによ
    り使用される共通バス上にアドレス空間を割当てるため
    の方法において、 前記アドレス空間中の少なくとも１つのアドレスを要求
    するアドレスに対する共通アクセスチャネルとして割当
    てるステップと、 前記アドレス空間中のアドレスの範囲を、前記ハードウ
    ェアコンポーネントと通信するための割当てられたアド
    レスとして割当てるステップを有することを特徴とする
    方法。
  7. 【請求項７】 複数のアドレスが、前記共通アクセスチ
    ャネルに割当てられることを特徴とする請求項６記載の
    方法。
  8. 【請求項８】 前記ハードウェアコンポーネントの各タ
    イプに対して少なくとも１つの共通アクセスチャネルを
    割当てるステップをさらに有することを特徴とする請求
    項７記載の方法。
  9. 【請求項９】 ハードウェアコンポーネントが、アドレ
    スを要求するために、前記共通アクセスチャネルのうち
    の１つをランダムに選択することを特徴とする請求項８
    記載の方法。
  10. 【請求項１０】 共通バス上のハードウェアコンポーネ
    ントを独特に識別するアドレスをダイナミックに決定す
    るためのシステムであって、 コンピュータで読み出し可能なコードを記憶するための
    メモリと、 前記メモリに動作可能に結合されたプロセッサとを有す
    るものにおいて、前記プロセッサは、 共通アクセスチャネル上の１つのアドレスを要求し、か
    つ前記バス上でのさらなる通信のための割当てられたア
    ドレスを受信するように構成されていることを特徴とす
    るシステム。
  11. 【請求項１１】 前記プロセッサは、複数の共通アクセ
    スチャネルを割当てるようにさらに構成されていること
    を特徴とする請求項１０記載のシステム。
  12. 【請求項１２】 前記プロセッサは、前記ハードウェア
    コンポーネントの各タイプに対して、少なくとも１つの
    共通アクセスチャネルを割当てるようにさらに構成され
    ていることを特徴とする請求項１１記載のシステム。
  13. 【請求項１３】 前記アドレス要求は、複数の共通アク
    セスチャネルのうちのランダムに選択された１つに送ら
    れることを特徴とする請求項１１記載のシステム。
  14. 【請求項１４】 前記プロセッサは、ハードウェアコン
    ポーネントおよび前記ハードウェアコンポーネントが装
    置のより大きな部分においてどのように配置されている
    かを示す識別情報を前記アドレス要求と共に送信するよ
    うにさらに構成されていることを特徴とする請求項１０
    記載のシステム。
  15. 【請求項１５】 複数のハードウェアコンポーネントに
    より使用される共通バス上にアドレス空間を割当てるた
    めのシステムであって、 コンピュータで読み出し可能なコードを記憶するための
    メモリと、 前記メモリに動作可能に結合されたプロセッサとを有す
    るものにおいて、 前記プロセッサは、前記アドレス空間中の少なくとも１
    つのアドレスを、アドレスを要求するための共通アクセ
    スチャネルとして割当て、 前記アドレス空間中のアドレスの範囲を、前記ハードウ
    ェアコンポーネントと通信するための割当てられたアド
    レスとして割当てるように構成されていることを特徴と
    するシステム。
  16. 【請求項１６】 複数のアドレスが、前記共通アクセス
    チャネルに割当てられることを特徴とする請求項１５記
    載のシステム。
  17. 【請求項１７】 前記プロセッサは、前記ハードウェア
    コンポーネントの各タイプに対して少なくとも１つの共
    通アクセスチャネルを割当てるようにさらに構成されて
    いることを特徴とする請求項１６記載のシステム。
  18. 【請求項１８】 ハードウェアコンポーネントがアドレ
    スを要求するための前記共通アクセスチャネルのうちの
    １つをランダムに選択することを特徴とする請求項１６
    記載のシステム。
JP11331308A 1998-11-23 1999-11-22 共通バス上のハ―ドウェアコンポ―ネントを独特に識別するアドレスをダイナミックに決定するための方法およびシステム Pending JP2000209209A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/198,098 US6615285B1 (en) 1998-11-23 1998-11-23 Method and apparatus for dynamically determining an address uniquely identifying a hardware component on a common bus
US09/198098 1998-11-23

Publications (1)

Publication Number Publication Date
JP2000209209A true JP2000209209A (ja) 2000-07-28

Family

ID=22731974

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11331308A Pending JP2000209209A (ja) 1998-11-23 1999-11-22 共通バス上のハ―ドウェアコンポ―ネントを独特に識別するアドレスをダイナミックに決定するための方法およびシステム

Country Status (7)

Country Link
US (1) US6615285B1 (ja)
EP (1) EP1004965A3 (ja)
JP (1) JP2000209209A (ja)
KR (1) KR100719302B1 (ja)
CN (1) CN1255007A (ja)
BR (1) BR9905168A (ja)
CA (1) CA2285802A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7827333B1 (en) * 2008-02-04 2010-11-02 Nvidia Corporation System and method for determining a bus address on an add-in card

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7213061B1 (en) 1999-04-29 2007-05-01 Amx Llc Internet control system and method
US6804232B1 (en) 2000-03-27 2004-10-12 Bbnt Solutions Llc Personal area network with automatic attachment and detachment
TW469404B (en) * 2000-05-05 2001-12-21 Umax Data Systems Inc Method for generating serial numbers by random numbers
US7755787B2 (en) * 2005-04-29 2010-07-13 Hewlett-Packard Development Company, L.P. Method and system for managing shared printers
AU2006287639C1 (en) * 2005-09-07 2012-06-28 Open Invention Network, Llc Method and computer program for device configuration
US8108708B2 (en) * 2007-05-03 2012-01-31 Microchip Technology Incorporated Power optimization when using external clock sources
US7962661B2 (en) * 2008-06-30 2011-06-14 Lg Chem, Ltd. System and method for determining a bus address for a controller within a network
US8700747B2 (en) * 2011-04-19 2014-04-15 Schneider Electric It Corporation System and method for automatically addressing devices in a multi-drop network
US8904049B2 (en) 2012-08-23 2014-12-02 Lg Chem, Ltd. Battery pack monitoring system and method for assigning a binary ID to a microprocessor in the battery pack monitoring system

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4413318A (en) * 1980-11-20 1983-11-01 International Business Machines Corporation Use of nodes to uniquely identify processes
JPS60112336A (ja) * 1983-11-22 1985-06-18 Nec Corp 端末のアドレス方式
US4773005A (en) * 1984-09-07 1988-09-20 Tektronix, Inc. Dynamic address assignment system
US4638313A (en) 1984-11-08 1987-01-20 Spacelabs, Inc. Addressing for a multipoint communication system for patient monitoring
GB2167274A (en) * 1984-11-14 1986-05-21 Philips Electronic Associated Local area network
JPH0486818A (ja) * 1990-07-31 1992-03-19 Brother Ind Ltd 画像記録装置
DE4037143A1 (de) 1990-11-22 1992-05-27 Bosch Gmbh Robert Steuerungssystem
US5317693A (en) * 1991-04-04 1994-05-31 Digital Equipment Corporation Computer peripheral device network with peripheral address resetting capabilities
DE4308568A1 (de) * 1993-03-18 1994-09-22 Telefunken Microelectron Verfahren zum Betreiben einer Datenverarbeitungsanlage
US5745699A (en) * 1993-09-24 1998-04-28 Apple Computer, Inc. Dynamic address assignment in an arbitrarily connected network
GB2291722A (en) * 1994-07-15 1996-01-31 Ibm Cordless coupling for peripheral devices.
US5636342A (en) * 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US5680113A (en) * 1995-02-24 1997-10-21 International Business Machines Corporation Dynamic address assignments to serially connected devices
US6094053A (en) * 1995-11-06 2000-07-25 Ford Global Technologies, Inc. Method and apparatus for identifying electronic circuits in a distributed electronic system
US5835725A (en) * 1996-10-21 1998-11-10 Cisco Technology, Inc. Dynamic address assignment and resolution technique
US5898845A (en) * 1996-10-29 1999-04-27 Intervoice Limited Partnership Assigning and utilizing overlapping address space for multiple cards on a common computer bus
US6195712B1 (en) * 1997-06-13 2001-02-27 Intel Corporation Dynamic discovery of wireless peripherals
US5982596A (en) * 1998-05-05 1999-11-09 George Authur Spencer Load center monitor and digitally enhanced circuit breaker system for monitoring electrical power lines
US6185638B1 (en) * 1998-10-07 2001-02-06 International Business Machines Corporation Method and system for dynamically assigning addresses to an input/output device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7827333B1 (en) * 2008-02-04 2010-11-02 Nvidia Corporation System and method for determining a bus address on an add-in card

Also Published As

Publication number Publication date
BR9905168A (pt) 2000-09-12
CN1255007A (zh) 2000-05-31
KR100719302B1 (ko) 2007-05-17
CA2285802A1 (en) 2000-05-23
EP1004965A3 (en) 2002-08-07
KR20000047702A (ko) 2000-07-25
US6615285B1 (en) 2003-09-02
EP1004965A2 (en) 2000-05-31

Similar Documents

Publication Publication Date Title
US7848327B2 (en) Methods and apparatus for creating addresses
JP2001352573A (ja) 通信装置及び通信方法
JP2000209209A (ja) 共通バス上のハ―ドウェアコンポ―ネントを独特に識別するアドレスをダイナミックに決定するための方法およびシステム
US20070110058A1 (en) Internet protocol address allocation method using base station and mobile terminal, and system therefor
JP2000216784A (ja) 共通バス上のハ―ドウェアコンポ―ネントを識別するアドレスを決定するための方法およびシステム
US20100049841A1 (en) Method and system for automatically commissioning network device
CN112953774A (zh) 一种网络拓扑生成方法、系统、设备及计算机存储介质
KR100257413B1 (ko) 어드레스 할당 방법 및 장치
US7962645B2 (en) Apparatus, system, and method for automatically mapping a tape library system
KR100402981B1 (ko) 교환기에서의 아이피 주소 관리 장치 및 방법
AU5945099A (en) A method and apparatus for dynamically determining an address uniquely identifying a hardware component on common bus
US6721558B1 (en) Method and apparatus for determining the configuration of hardware installed on remote equipment
JPH08314844A (ja) ネットワークにおけるアドレス管理方式
JP2713133B2 (ja) ポーリング式データ収集方式
KR100344322B1 (ko) 엑스.25 채널 관리 방법
US7031752B1 (en) Media resource card with programmable caching for converged services platform
CN113660354A (zh) 网络设备的链路层地址分配方法、网络设备及网络系统
JP3227625B2 (ja) 伝送方式
CN118158076A (zh) 一种通信地址配置方法、系统、设备及可读存储介质
JPH0818555A (ja) 同報リンク制御方法
JPH0522308A (ja) 通信制御方式
JPH04296133A (ja) アドレス自動設定装置
JPH03143134A (ja) ローカルエリアネットワークシステムにおける通信制御方式
JP2001358743A (ja) アドレス自動配布ルータ装置及びアドレス自動配布ルータ方法
JPH1185664A (ja) バス拡張装置を備えた計算機システム及びその装置におけるアドレス空間割当て方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040420

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040712