KR20000047702A - 하드웨어 요소를 고유하게 식별하는 어드레스를다이나믹하게 결정하는 방법 및 시스템과 다수의 하드웨어요소에 의해 사용되는 공통 버스상에 어드레스 공간을할당하는 시스템 - Google Patents

하드웨어 요소를 고유하게 식별하는 어드레스를다이나믹하게 결정하는 방법 및 시스템과 다수의 하드웨어요소에 의해 사용되는 공통 버스상에 어드레스 공간을할당하는 시스템 Download PDF

Info

Publication number
KR20000047702A
KR20000047702A KR1019990052235A KR19990052235A KR20000047702A KR 20000047702 A KR20000047702 A KR 20000047702A KR 1019990052235 A KR1019990052235 A KR 1019990052235A KR 19990052235 A KR19990052235 A KR 19990052235A KR 20000047702 A KR20000047702 A KR 20000047702A
Authority
KR
South Korea
Prior art keywords
address
hardware
hardware element
common
common access
Prior art date
Application number
KR1019990052235A
Other languages
English (en)
Other versions
KR100719302B1 (ko
Inventor
스카프라넥알렉스
스트레지케이스엘던
Original Assignee
루센트 테크놀러지스 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 루센트 테크놀러지스 인크 filed Critical 루센트 테크놀러지스 인크
Publication of KR20000047702A publication Critical patent/KR20000047702A/ko
Application granted granted Critical
Publication of KR100719302B1 publication Critical patent/KR100719302B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

하드웨어 요소를 공통 버스를 통해 고유 식별하는 버스 어드레스를 다이나믹하게 결정하는 방법 및 장치가 개시된다. 도시된 셀 스테이션의 실시예에서, 각 셀 스테이션은 공통 버스를 통해 다수의 하드웨어 요소들과 통신을 수행하는 하드웨어 제어기를 포함하고 있다. 어드레스 공간은 두개의 영역, 즉 공통 버스 어드레스로 칭해지는 제 1 어드레스 영역과, 할당된 어드레스로 칭해지는 제 2 어드레스 영역으로 논리적으로 분할된다. 하드웨어 제어기와 같이, 어드레스 할당을 책임지고 있는 제 1 노드용으로 하나의 어드레스가 보유되고 있다. 따라서, 각각의 하드웨어 요소는 채널을 요청하는 공통 액세스 어드레스들 중의 하나의 어드레스를 통해 하드웨어 제어기와 통신을 수행하며, 그 후 하드웨어 제어기에 의해 할당된 할당 어드레스를 통해 통신을 수행한다. 공통 액세스 채널상에서 다수의 하드웨어 요소들간의 충돌은 다중 채널을 할당함으로써 최소화된다.

Description

하드웨어 요소를 고유하게 식별하는 어드레스를 다이나믹하게 결정하는 방법 및 시스템과 다수의 하드웨어 요소에 의해 사용되는 공통 버스상에 어드레스 공간을 할당하는 시스템{A METHOD AND APPARATUS FOR DYNAMICALLY DETERMINING AN ADDRESS UNIQUELY IDENTIFYING A HARDWARE COMPONENT ON A COMMON BUS}
본 발명은 버스 어드레스를 할당하기 위한 방법 및 장치에 관한 것으로, 특히 셀 스테이션과 같은 장비에 탑재된 하드웨어 요소들에 버스 어드레스를 다이나믹하게 할당하기 위한 방법 및 장치에 관한 것이다.
본 발명은 본 출원인이 본 출원과 동일자로 출원한 "공통 버스를 통해 하드웨어 요소를 고유 식별하는 어드레스를 결정하는 방법 및 장치"라는 명칭(Attorney Docket Number Eby 1-22-3-5)의 미국 특허 출원과 관련한 것으로, 본 명세서에 참고로 인용되고 있다.
통상의 셀룰러 전화 시스템은 셀룰러 전화 시스템과 공중 교환 전화망(PSTN)과 같은 임의의 적당한 전화 교환 시스템을 상호 접속하는 중앙 제어 스테이션과, 하나 이상의 셀 스테이션을 포함한다. 셀 스테이션은 일반적으로 중앙 제어 스테이션으로부터 먼 거리에 떨어져 있으며 통상 셀룰러 전화 서비스 영역 전체에 걸쳐 위치하고 있다. 전화 호(Telephone calls)는 중앙 제어 스테이션에 의해 PSTN의 표준 지상선 전화 가입자와 셀룰러 전화 유닛 사이에서 선택적으로 배치되거나 주지된 방식으로 두 개의 셀룰러 전화 유닛 사이에 직접 배치될 수도 있다. 적당한 셀룰러 전화 시스템에 대한 보다 상세한 설명을 위해서는 본 명세서에서 참고로 인용되는 미국 특허 제4,829,554호를 참조하면 된다.
셀 스테이션은 필요한 기능을 수행하기 위해 종종 "회선 팩(circuit pack)"으로 칭해지는 하드웨어 요소들을 통상적으로 포함하고 있다. 이 셀 스테이션은 가령 송수신기 세트와, 제어 및 타이밍 보드와 같이 셀룰러 전화 유닛과 주지된 방식의 통신을 행하기 위한 다른 하드웨어 장비들을 포함할 수도 있다. 또한, 셀 스테이션은 T1 선을 통해 PSTN의 교환망과 통신을 수행하기 위한 하나 이상의 인터페이스 보드를 포함할 수 있다. 또한 셀 스테이션은 다양한 하드웨어 요소들과 통신을 적절히 수행하여 각각을 관리하기 위해 하드웨어 제어기를 포함하기도 한다. 하드웨어 제어기 및 각각의 하드웨어 요소는 통상적으로 셀 스테이션에 의해 프레임(frame) 또는 랙(rack)으로 저장된다.
하드웨어 요소에 오류가 발생하거나 루틴 서비스가 필요할 경우, 셀 스테이션상의 소정의 하드웨어 요소는 상이한 제조사와 상이한 모델 번호 또는 버전을 갖는 호환성있는 하드웨어로 대체될 수도 있다. 또한 셀 스테이션의 용량을 증가시키기 위해 또다른 하드웨어 요소들이 추가될 수도 있거나 이와는 달리 셀 스테이션의 구성이 변경될 수도 있다. 셀 스테이션에 새로운 하드웨어 요소가 추가됨에 따라 그 하드웨어 요소는 통상적으로 셀 스테이션상의 특정 섹터(안테나) 및 반송 주파수와 연관되어야만 한다.
각각의 하드웨어 요소는 통상적으로 하드웨어 제어기 및 서로의 하드웨어 요소들간에 공통 버스를 통해 통신을 수행한다. 공통 버스를 통해 각각의 하드웨어 요소를 구분하기 위해, 각각의 하드웨어 요소는 고유의 어드레스를 부여받는다. 하드웨어 제어기는 각각의 하드웨어 요소와 관련한 섹터 및 반송 주파수뿐만 아니라 대응 버스 어드레스를 매핑하는 디렉토리를 보유하고 있다. 하드웨어 제어기에 의해 저장되는 시스템 구성 정보는 셀 스테이션상에 실제로 탑재되는 물리적 하드웨어 요소들과 매칭되어야 한다.
그러나, 각각의 하드웨어 구성에 대한 섹터, 반송 주파수 및 버스 할당을 포함한 시스템 구성 정보를 결정하기 위한 일부의 시스템들은 노동 집약적이며 상당한 수고를 필요로 한다. 특히, 조작자는 통상 각각의 하드웨어 요소의 물리적 어드레스와 소정의 셀 스테이션상에 탑재된 모든 하드웨어 요소들에 대한 대응하는 논리적 접속(섹터 및 반송 주파수) 간의 관계를 수동으로 입력하고 있다. 또한, 각각의 슬롯은 종종 사전연결된 어드레스를 가지고 있다. 하드웨어 요소가 슬롯에 꽂혀지면, 하드웨어 요소는 후면(backplane)으로부터 어드레스값을 판독하고 그 어드레스를 사용하여 다른 하드웨어 요소들 및 하드웨어 제어기와 공통 버스를 통해 통신을 수행한다. 사전연결된 후면 어드레스가 물리적 위치 정보를 거의 가지고 있지 않기 때문에, 그 후면 어드레스를 그 어드레스에 위치한 하드웨어 요소의 타입뿐만 아니라 그 하드웨어 요소와 관련한 섹터 및 반송 주파수를 알 수 있는 것으로 변환하는 데에는 수동으로 생성된 변환 정보가 필요하다.
시스템 구성 정보를 획득하기 위한 종래의 기법과 관련한 종래의 문제점으로부터 명백한 바와 같이, 시스템 구성 정보를 자동으로 결정하여 어드레스를 공통 버스를 통해 할당하기 위한 자동화 기법이 필요하다.
전반적으로 본 발명의 일 특징에 따르면, 공통 버스를 통해 하드웨어 요소를 고유 식별하는 어드레스를 다이나믹하게 결정하기 위한 방법 및 장치가 개시된다. 셀 스테이션의 구현예에서, 각각의 셀 스테이션은 공통 버스를 통해 다수의 하드웨어 요소들과 통신을 행하는 하드웨어 제어기를 포함하고 있다.
본 발명에 따르면, 각각의 하드웨어 요소는 공통 버스를 통해 하드웨어 요소를 고유 식별하는 버스 어드레스를 다이나믹하게 획득한다. 어드레스 공간은 두개의 영역, 즉 공통 액세스 어드레스로 칭해지는 제 1 어드레스 영역과, 할당된 어드레스로 칭해지는 제 2 어드레스 영역으로 논리적으로 분할된다. 하드웨어 제어기와 같이, 어드레스의 할당 책임이 있는 제 1 노드용으로 하나의 어드레스가 보유되고 있다. 따라서, 각각의 하드웨어 요소는 채널을 요청하는 공통 액세스 어드레스들 중의 하나의 어드레스를 통해 하드웨어 제어기와 통신을 수행하며, 그 후 하드웨어 제어기에 의해 할당된 할당 어드레스를 통해 통신을 수행한다.
공통 액세스 채널들상에서 다중 하드웨어 요소들간의 충돌은 각각의 장치 디바이스에 대한 공통 액세스 어드레스 공간내의 하나의 어드레스를 할당함으로써 최소화된다. 따라서, 상이한 타입의 하드웨어 요소는 상이한 공통 액세스 채널상에 액세스하기 때문에 병렬로 액세스 과정을 수행할 수 있다. 대안의 실시예에서, 다수의 공통 액세스 어드레스를 할당하고 공통 액세스 어드레스를 랜덤하게 선택하는 각각의 하드웨어 요소를 가짐으로써 충돌은 최소화된다. 공통 액세스를 위한 다중 채널을 할당하면 버스 최기화 시간이 감소하는데, 그 이유는 하드웨어 요소들이 적절한 액세스 채널을 기다릴 필요가 없기 때문이다.
하드웨어 요소는 먼저 임의의 다른 하드웨어 요소가 동일한 공통 액세스 채널을 사용하여 전송중에 있는지를 알기 위해 청취함으로써 버스에 액세스하여 할당된 어드레스를 얻을 수도 있다. 공통 액세스 채널이 비어있다면, 하드웨어 요소는 하드웨어 제어기용으로 보유되고 있는 어드레스를 사용하여 하드웨어 제어기에 식별 메시지를 전송한다. 공통 액세스 어드레스는 식별 메시지와 관련되며, 그에 따라 하드웨어 제어기는 하드웨어 요소의 공통 액세스 어드레스상의 할당 메시지를 갖는 하드웨어 요소에 응답할 수도 있다. 어드레스 할당 메시지는 하드웨어 제어기에 의해 할당된 어드레스 공간으로부터 선택된 새로운 어드레스 할당 메시지를 전달한다. 할당된 어드레스를 사용한 하드웨어 요소의 액세스에 의해 다른 모든 통신이 행해진다. 그 후, 공통 액세스 어드레스는 또다른 하드웨어 요소에 사용될 수 있다.
본 발명의 보다 완전한 이해뿐만 아니라 차후의 특징 및 장점들은 다음의 상세한 설명과 도면을 참조하면 알 수 있다.
도 1은 본 발명에 따른 셀 스테이션을 개략적으로 도시한 블럭도,
도 2는 본 발명에 따라 도 1의 하드웨어 요소를 개략적으로 도시한 블럭도,
도 3은 공통 액세스 채널을 할당하는 본 발명에 따른 버스 어드레스 공간과 할당된 어드레스의 분할부를 예시한 도면,
도 4는 도 2의 하드웨어 요소에 의해 수행되는 일예의 시스템 구성 프로세스를 기술하는 플로우차트.
도면의 주요 부분에 대한 부호의 설명
100: 셀 스테이션 110: 하드웨어 제어기
115: 공통 버스 120: 데이터 저장 장치
130: 프레임 200: 하드웨어 요소
도 1은 본 발명에 따른 셀 스테이션(100)의 아키텍쳐를 도시한 블록도이다. 셀 스테이션(100)은 바람직하게도 공통 버스(115)를 통해 다수의 하드웨어 요소들(200A-200H)와 통신을 수행하는 하드웨어 제어기(110)를 포함하고 있다. 하드웨어 요소(200A-200H)는 가령 셀 스테이션(100)상에서 하나 이상의 프레임 또는 랙(130)으로 탑재될 수도 있다. 도시된 하드웨어 요소(200)와 같은 하드웨어 요소(200A-200H)는 도 2와 관련하여 후술된다.
본 발명의 특징에 따르면, 각각의 하드웨어 요소(200A-200H)는 공통 버스(115)를 통해 하드웨어 요소(200A-200H)를 고유 식별하는 버스 어드레스를 다이나믹하게 획득한다. 도 3에 도시된 바와 같이, 본 발명은 어드레스 공간을 두개의 영역, 즉 공통 액세스 어드레스로 칭해지는 제 1 어드레스 영역과, 할당된 어드레스로 칭해지는 제 2 어드레스 영역으로 논리적으로 분할한다. 각 어드레스 공간의 사이즈는 소정의 시스템의 필요성이 충족되도록 변화될 수 있는데, 이는 본 기술분야의 숙련가에게는 명백하다. 이론상, 본 발명은 N-2개의 하드웨어 요소까지 지원가능한데, 여기서 N은 어드레스 공간의 사이즈이다(여기서 두개의 예외 사항은 하드웨어 제어기(110)과 적어도 하나의 공통 액세스 어드레스이다). 따라서, 각각의 하드웨어 요소는 채널을 요청하는 공통 액세스 어드레스들 중의 하나의 어드레스를 통해 하드웨어 제어기(110)와 통신을 수행하며, 그 후 하드웨어 제어기(110)에 의해 할당된 할당 어드레스들 중의 하나의 어드레스를 통해 통신을 수행한다.
본 발명의 다른 특징에 따르면, 공통 액세스 채널상에서 다수의 하드웨어 요소들간의 충돌은 최소화된다. 일실시예에서, 각각의 장치 타입에 대해 공통 액세스 어드레스 공간내의 하나의 어드레스를 할당함으로써 충돌을 최소화한다. 따라서, 가령, 특정 장치 타입의 모든 하드웨어 요소들은 어드레스 253을 사용하여 어드레스를 요청할 것이다. 따라서, 상이한 타입의 하드웨어 요소들은 상이한 공통 액세스 채널상에 액세스하기 때문에 액세스 과정을 병렬로 실행시킬 수 있다. 만약 동일한 타입의 두개의 하드웨어 요소가 동시에 공통 버스(115)에 액세스할려고 한다면, "백오프 및 재시도(backoff and retry)" 메카니즘이 구현될 수 있다. 이러한 상황은 어드레스 할당 메시지 교환 내에 액세스하는 하드웨어 요소로부터의 고유값을 포함함으로써 통상의 랜덤한 액세스 방안과 마찬가지로 처리된다. 고유값은 일련 번호 또는 랜덤 번호와 같이, 어떠한 하드웨어적으로 산출된 번호일 수 있다. 이러한 방식에서, 액세스하는 하드웨어 요소는, 어드레스 할당 메시지가 적절한 고유값에 대한 어드레스 할당 메시지를 체크함으로써 그 하드웨어 요소용으로 사용될 것이라는 것을 보장한다.
대안의 구현예에서, 다수의 공통 액세스 어드레스를 할당하고 공통 액세스 어드레스를 랜덤하게 선택하는 각각의 하드웨어 요소를 가짐으로써 충돌은 최소화된다. 또한 공통 액세를 위해 다중 채널을 할당하게 되면, 버스 초기화 시간이 감소되는 데, 그 이유는 하드웨어 요소가 적절한 액세스 채널을 기다릴 필요가 없기 때문일 것이다.
전반적으로, 버스 초기화는 하드웨어 제어기(110)가 공통 버스(115)를 통해 전송을 개시할 때 시작된다. 하드웨어 요소(200A-200H)는 하드웨어 제어기(110)가 먼저 송신을 행하기 전에는 공통 버스(115)를 통한 전송을 행하지 않는다. 일단 하드웨어 제어기(110)가 공통 버스(115)를 통해 송신을 행한다면, 하드웨어 요소(200A-200H)는 먼저 다른 하드웨어 요소(200A-200H)가 동일한 공통 액세스 채널을 사용하여 전송중인지를 알기 위해 청취함으로써 버스(115)에 액세스할 수도 있다. 만약 공통 액세스 채널이 비어있다면, 하드웨어 요소는 하드웨어 제어기(110)에 할당된 어드레스를 사용하여 하드웨어 제어기(110)에 식별 메시지를 전송한다. 공통 액세스 채널은 식별 메시지와 관련되며, 이에 따라 하드웨어 제어기(110)는 하드웨어 요소에 응답을 행할 수도 있다.
하드웨어 제어기(110)는 하드웨어 요소의 공통 액세스 어드레스를 통해 하드웨어 요소(200A-200H)로 어드레스 할당 메시지를 재전송한다. 어드레스 할당 메시지는 하드웨어 제어기(110)에 의해 상기 할당된 어드레스 공간으로부터 선택된 새로운 어드레스 할당 메시지를 전달한다. 가령, 어드레스 할당 메시지는 상기 할당된 어드레스 공간으로부터 순차적으로 할당될 수 있다. 액세스중인 하드웨어 요소에 의한 모든 장래의 통신은 할당된 어드레스를 사용하여 행해진다. 그 후, 공통 액세스 어드레스는 다른 하드웨어 요소용으로 사용될 수 있다.
모든 하드웨어 요소들이 일단 액세스 과정을 수행했다면, 그 할당된 어드레스를 사용하여 하드웨어를 리셋할 때까지 지속적으로 동작시키며, 하드웨어 리셋시에 하드웨어 요소는 가능한 상이한 어드레스를 얻기 위해 액세스 과정을 다시 수행해야 한다. 또한, 하드웨어 요소에 대한 버스 어드레스들이 본 발명에 따라 할당되면, 셀 스테이션(100)은 통상적으로 중앙 제어 스테이션(도시안됨)으로부터 수신된 메시지를 하드웨어 요소(200A-200H)로 순방향으로 전송하거나 필요하다면 그와 반대로 전송한다.
도 1에 도시된 바와 같이, 셀 스테이션(100)은 바람직하게도 분산되거나 지역에 국한되어 있을 수 있는 데이터 저장 장치(120)와 같이, 하드웨어 제어기(110) 및 관련 메모리를 포함할 수도 있다. 하드웨어 제어기(110)는, 단일 프로세서 또는 병렬로 동작하는 다수의 로컬 혹은 분산 프로세서로서 구현될 수 있다. 데이터 저장 장치(120) 및 판독 전용 메모리(RPM)는 하드웨어 제어기(110)가 검색, 해석, 및 실행 동작을 가능하게 하는 하나 이상의 인스트럭션을 저장하도록 동작할 수 있다.
데이터 저장 장치(120)는 바람직하게도 셀룰러 전화 및 중앙 제어 스테이션(도시안됨)과 통신을 행하기 위한 감독 기능, 제어 기능, 및 다른 통상의 기능을 수행하는 코드(150)를 포함하고 있다. 셀 스테이션(100)의 통상의 기능을 보다 상세히 설명하기 위해, 본 명세서에서 미국 특허 제 4,829,554호가 참조로 인용되고 있다. 또한, 데이터 저장 장치(120)는 셀 스테이션(100)상의 각각의 하드웨어 요소와 관련한 반송 주파수, 프레임, 섹터수(가령, α, β, γ), 유닛 타입 및 유닛수를 저장하기 위한 하드웨어 요소 구성 데이터베이스(160)를 포함하고 있다. 또한, 데이터 저장 장치(120)는 도 4와 관련하여 후술되는 바와 같이, 하드웨어 요소(200A-200H)와 통신을 수행하여 구성 정보를 컴파일하고 하드웨어 요소 구성 데이터베이스(160)를 생성하기 위한 시스템 구성 프로세스(400)를 포함하고 있다.
주목할 것은, 본 기술분야의 숙련가에게 명백한 바와 같이 셀 스테이션(100)이 로컬 구성 정보를 중앙 셀 제어기(도시안됨)에 제공할 수 있다는 것이다. 이러한 방식으로, 중앙 셀 제어기는 셀 스테이션(100)과 같은 각각의 셀 스테이션의 구성을 원격적으로 결정할 수 있다.
도 2는 본 발명의 실시예에 따른 하드웨어 요소(200)의 아키텍쳐를 도시한 블록도이다. 도 2에 도시된 바와 같이, 각각의 하드웨어 요소(200)는 분산 혹은 로컬일 수 있는 데이터 저장 장치(220)와 같이 프로세서 및 관련 메모리를 포함하고 있다. 프로세서(210)는 단일 프로세서 또는 병렬로 동작하는 다수의 로컬 혹은 분산 프로세서로서 구현될 수 있다. 데이터 저장 장치(220) 및 판독 전용 메모리(ROM)는 프로세서(210)가 검색, 해석, 및 실행 동작을 가능하게 하는 하나 이상의 인스트럭션을 저장하도록 동작할 수 있다.
데이터 저장 장치(220)는 바람직하게도 도 1의 하드웨어 제어기(110)와 통신을 수행하는 통상의 기능을 수행하기 위한 코드(250)를 포함하고 있다. 또한, 데이터 저장 장치(120)는 도 4와 관련하여 후술되는 바와 같이, 하드웨어 제어기(110)와 협력하여 하드웨어 요소를 위한 버스 어드레스를 다이나믹하게 획득하며 하드웨어 제어기(110)에 하드웨어 요소를 식별하는 정보를 제공한다.
전술한 바와 같이, 하드웨어 제어기(110) 및 각각의 하드웨어 요소(200)는 협력하여 도 4에 도시된 실시예의 프로세스와 같은 시스템 구성 프로세스(400)를 구현하여, 각각의 하드웨어 요소에 대한 버스 어드레스들을 다이나믹하게 할당하며 하드웨어 제어기(110)에 하드웨어 요소를 식별하는 정보를 제공한다.
도 4에 도시된 바와 같이, 시스템 구성 프로세스(400)는 단계 510에서 하드웨어 요소(200)의 전원 공급시에 개시된다. 그 후, 하드웨어 요소는 단계 420에서 공통 액세스 채널을 통해 다른 하드웨어 요소들을 청취한다. 도시된 실시예에서, 하드웨어 요소는 장치 타입에 따라 할당된 공통 액세스 채널을 통해 다른 하드웨어 요소들을 청취한다.
공통 액세스 채널이 사용중인지를 결정하는 테스트가 단계 430에서 행해진다. 단계 430에서, 공통 액세스 채널이 사용중이라고 결정되면, 단계 435에서, 프로그램 제어는, 단계 420으로 되돌아가 전술한 방식을 지속하기 전에 사전결정된 기간을 기다린다. 그러나, 만약 단계 430에서, 공통 액세스 채널이 사용중이 아니라고 하면, 하드웨어 요소는 단계 440에서, 적절한 공통 액세스 채널을 통해 하드웨어 제어기(110)에 메시지를 전달하며, 그 적절한 공통 액세스 채널을 통해 응답을 청취한다. 하드웨어 제어기(110)에 전달된 초기 메시지는 가령, 반송 주파수, 섹터, 유닛 타입, 및 유닛 수와 같은 하드웨어 요소에 대한 구성 정보의 표시자를 포함할 수도 있다.
하드웨어 제어기(110)는 다음에 단계 450에서, 요청이 수신된 공통 액세스 채널을 사용하여 하드웨어 요소에 어드레스 할당 메시지를 전달한다. 전술한 바와 같이, 어드레스 할당 메시지는 하드웨어 요소의 고유 식별자를 포함할 수도 있다.
단계 460에서, 하드웨어 요소는, 어드레스 할당 메시지가 그 하드웨어 요소용인지를 결정하는 테스트를 행한다. 단계 460에서 그 어드레스 할당 메시지가 그 하드웨어 요소용이 아니라고 결정되면, 하드웨어 요소는 단계 460으로 프로그램 제어가 되돌아가기 전에 단계 470에서 다음의 어드레스 할당 메시지를 기다린다(또는 그 요청을 재전송한다).
그러나, 만약 단계 460에서 그 어드레스 할당 메시지가 그 하드웨어 요소용이라고 결정되면, 하드웨어 요소는 단계 480에서, 그 할당된 어드레스를 사용하여 차후의 통신을 개시한다.
본 발명에 따르면, 공통 버스를 통해 하드웨어 요소를 고유 식별하는 버스 어드레스를 다이나믹하게 결정하는 방법 및 시스템을 제공하여, 공통 액세스 채널들상에서 다수의 하드웨어 요소들간의 충돌을 최소화하는 효과가 있다.
본 명세서에 기술된 실시예 및 그 변형예들은 단순히 본 발명의 원리를 예시한 것에 불과하며, 본 기술분야의 숙련가라면 본 발명의 사상 및 범주내에서 여러 변형을 가할 수 있음을 알 수 있을 것이다.

Claims (18)

  1. 공통 버스를 통해 하드웨어 요소를 고유 식별하는 어드레스를 다이나믹하게 결정하기 위한 방법에 있어서,
    공통 액세스 채널을 통해 어드레스를 요청하는 단계와,
    차후의 통신을 행하기 위해 할당된 어드레스를 상기 버스를 통해 수신하는 단계를 포함하는
    하드웨어 요소를 고유 식별하는 어드레스를 다이나믹하게 결정하는 방법.
  2. 제 1 항에 있어서,
    상기 다수의 공통 액세스 채널을 할당하는 단계를 더 포함하는 하드웨어 요소를 고유 식별하는 어드레스를 다이나믹하게 결정하는 방법.
  3. 제 2 항에 있어서,
    상기 하드웨어 요소의 각각의 타입에 대해 적어도 하나의 공통 액세스 채널을 할당하는 단계를 더 포함하는 하드웨어 요소를 고유 식별하는 어드레스를 다이나믹하게 결정하는 방법.
  4. 제 2 항에 있어서,
    상기 어드레스 요청 메시지는 상기 다수의 공통 액세스 채널들 중의 랜덤하게 선택된 채널을 통해 전달되는 하드웨어 요소를 고유 식별하는 어드레스를 다이나믹하게 결정하는 방법.
  5. 제 1 항에 있어서,
    상기 하드웨어 요소 및 상기 하드웨어 요소가 대형의 장비내에 어떻게 위치하는가를 기술하는 식별 정보를 상기 어드레스 요청 메시지와 함께 전송하는 단계를 더 포함하는 하드웨어 요소를 고유 식별하는 어드레스를 다이나믹하게 결정하는 방법.
  6. 다수의 하드웨어 요소에 의해 사용되는 공통 버스를 통해 어드레스 공간을 할당하는 방법에 있어서,
    어드레스들을 요청하는 공통 액세스 채널로서 적어도 하나의 어드레스를 상기 어드레스 공간에 할당하는 단계와,
    상기 하드웨어 요소와 통신을 행하기 위한 할당된 어드레스들로서 어드레스들의 영역을 상기 어드레스 공간에 할당하는 단계를 포함하는
    다수의 하드웨어 요소에 의해 사용되는 공통 버스를 통해 어드레스 공간을 할당하는 방법.
  7. 제 6 항에 있어서,
    다수의 어드레스들이 상기 공통 액세스 채널들에 할당되는 다수의 하드웨어 요소에 의해 사용되는 공통 버스를 통해 어드레스 공간을 할당하는 방법.
  8. 제 7 항에 있어서,
    상기 하드웨어 요소의 각각의 타입에 대해 적어도 하나의 공통 액세스 채널을 할당하는 단계를 더 포함하는 다수의 하드웨어 요소에 의해 사용되는 공통 버스를 통해 어드레스 공간을 할당하는 방법.
  9. 제 8 항에 있어서,
    상기 하드웨어 요소는 어드레스를 요청하기 위해 상기 공통 액세스 채널들 중의 하나를 랜덤하게 선택하는 다수의 하드웨어 요소에 의해 사용되는 공통 버스를 통해 어드레스 공간을 할당하는 방법.
  10. 공통 버스를 통해 하드웨어 요소를 고유 식별하는 어드레스를 다이나믹하게 결정하기 위한 시스템에 있어서,
    컴퓨터 판독가능 코드를 저장하기 위한 메모리와,
    상기 메모리에 협력적으로 접속된 프로세서를 포함하되,
    상기 프로세서는, 공통 액세스 채널을 통해 어드레스를 요청하며, 차후의 통신을 위해 할당된 어드레스를 상기 버스를 통해 수신하도록 구성되는
    공통 버스를 통해 하드웨어 요소를 고유 식별하는 어드레스를 다이나믹하게 결정하기 위한 시스템.
  11. 제 10 항에 있어서,
    상기 프로세서는 또한 다수의 공통 액세스 채널을 할당하도록 구성되는 공통 버스를 통해 하드웨어 요소를 고유 식별하는 어드레스를 다이나믹하게 결정하기 위한 시스템.
  12. 제 11 항에 있어서,
    상기 프로세서는 또한 상기 하드웨어 요소의 각각의 타입에 대해 적어도 하나의 공통 액세스 채널을 할당하도록 구성되는 공통 버스를 통해 하드웨어 요소를 고유 식별하는 어드레스를 다이나믹하게 결정하기 위한 시스템.
  13. 제 11 항에 있어서,
    상기 어드레스 요청 메시지는 상기 다수의 공통 액세스 채널들중의 랜덤하게 선택된 하나의 채널을 통해 전달되는 공통 버스를 통해 하드웨어 요소를 고유 식별하는 어드레스를 다이나믹하게 결정하기 위한 시스템.
  14. 제 10 항에 있어서,
    상기 프로세서는 또한 상기 하드웨어 요소 및 그 하드웨어 요소가 대형의 장비내에 어떻게 위치되는가를 기술하는 식별 정보를 상기 어드레스 요청 메시지와 함께 전송하도록 구성되는 공통 버스를 통해 하드웨어 요소를 고유 식별하는 어드레스를 다이나믹하게 결정하기 위한 시스템.
  15. 다수의 하드웨어 요소에 의해 사용되는 공통 버스를 통해 어드레스 공간을 할당하는 시스템에 있어서,
    컴퓨터 판독가능 코드를 저장하기 위한 메모리와,
    상기 메모리에 협력적으로 접속된 프로세서를 포함하되,
    상기 프로세서는, 어드레스들을 요청하기 위한 공통 액세스 채널로서 적어도 하나의 어드레스를 상기 어드레스 공간내에 할당하며, 상기 하드웨어 요소와 통신을 수행하기 위한 할당된 어드레스로서 어드레스들의 영역을 상기 어드레스 공간내에 할당하도록 구성되는
    다수의 하드웨어 요소에 의해 사용되는 공통 버스를 통해 어드레스 공간을 할당하는 시스템.
  16. 제 15 항에 있어서,
    다수의 어드레스는 상기 공통 액세스 채널에 할당되는 다수의 하드웨어 요소에 의해 사용되는 공통 버스를 통해 어드레스 공간을 할당하는 시스템.
  17. 제 16 항에 있어서,
    상기 프로세서는 또한 상기 하드웨어 요소의 각각의 타입에 대해 적어도 하나의 공통 액세스 채널을 할당하도록 구성되는 다수의 하드웨어 요소에 의해 사용되는 공통 버스를 통해 어드레스 공간을 할당하는 시스템.
  18. 제 16 항에 있어서,
    하드웨어 요소는 어드레스를 요청하기 위해 상기 공통 액세스 채널들중의 하나를 랜덤하게 선택하는 다수의 하드웨어 요소에 의해 사용되는 공통 버스를 통해 어드레스 공간을 할당하는 시스템.
KR1019990052235A 1998-11-23 1999-11-23 어드레스 결정 방법 및 시스템과 어드레스 공간 할당 방법 및 시스템 KR100719302B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/198,098 1998-11-23
US09/198,098 US6615285B1 (en) 1998-11-23 1998-11-23 Method and apparatus for dynamically determining an address uniquely identifying a hardware component on a common bus

Publications (2)

Publication Number Publication Date
KR20000047702A true KR20000047702A (ko) 2000-07-25
KR100719302B1 KR100719302B1 (ko) 2007-05-17

Family

ID=22731974

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990052235A KR100719302B1 (ko) 1998-11-23 1999-11-23 어드레스 결정 방법 및 시스템과 어드레스 공간 할당 방법 및 시스템

Country Status (7)

Country Link
US (1) US6615285B1 (ko)
EP (1) EP1004965A3 (ko)
JP (1) JP2000209209A (ko)
KR (1) KR100719302B1 (ko)
CN (1) CN1255007A (ko)
BR (1) BR9905168A (ko)
CA (1) CA2285802A1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7213061B1 (en) 1999-04-29 2007-05-01 Amx Llc Internet control system and method
US6804232B1 (en) 2000-03-27 2004-10-12 Bbnt Solutions Llc Personal area network with automatic attachment and detachment
TW469404B (en) * 2000-05-05 2001-12-21 Umax Data Systems Inc Method for generating serial numbers by random numbers
US7755787B2 (en) * 2005-04-29 2010-07-13 Hewlett-Packard Development Company, L.P. Method and system for managing shared printers
WO2007030421A2 (en) * 2005-09-07 2007-03-15 Amx Llc Method and computer program for device configuration
US8108708B2 (en) * 2007-05-03 2012-01-31 Microchip Technology Incorporated Power optimization when using external clock sources
US7827333B1 (en) * 2008-02-04 2010-11-02 Nvidia Corporation System and method for determining a bus address on an add-in card
US7962661B2 (en) * 2008-06-30 2011-06-14 Lg Chem, Ltd. System and method for determining a bus address for a controller within a network
US8700747B2 (en) * 2011-04-19 2014-04-15 Schneider Electric It Corporation System and method for automatically addressing devices in a multi-drop network
US8904049B2 (en) 2012-08-23 2014-12-02 Lg Chem, Ltd. Battery pack monitoring system and method for assigning a binary ID to a microprocessor in the battery pack monitoring system

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4413318A (en) * 1980-11-20 1983-11-01 International Business Machines Corporation Use of nodes to uniquely identify processes
JPS60112336A (ja) * 1983-11-22 1985-06-18 Nec Corp 端末のアドレス方式
US4773005A (en) * 1984-09-07 1988-09-20 Tektronix, Inc. Dynamic address assignment system
US4638313A (en) 1984-11-08 1987-01-20 Spacelabs, Inc. Addressing for a multipoint communication system for patient monitoring
GB2167274A (en) * 1984-11-14 1986-05-21 Philips Electronic Associated Local area network
JPH0486818A (ja) * 1990-07-31 1992-03-19 Brother Ind Ltd 画像記録装置
DE4037143A1 (de) 1990-11-22 1992-05-27 Bosch Gmbh Robert Steuerungssystem
US5317693A (en) * 1991-04-04 1994-05-31 Digital Equipment Corporation Computer peripheral device network with peripheral address resetting capabilities
DE4308568A1 (de) * 1993-03-18 1994-09-22 Telefunken Microelectron Verfahren zum Betreiben einer Datenverarbeitungsanlage
US5745699A (en) * 1993-09-24 1998-04-28 Apple Computer, Inc. Dynamic address assignment in an arbitrarily connected network
GB2291722A (en) * 1994-07-15 1996-01-31 Ibm Cordless coupling for peripheral devices.
US5636342A (en) * 1995-02-17 1997-06-03 Dell Usa, L.P. Systems and method for assigning unique addresses to agents on a system management bus
US5680113A (en) * 1995-02-24 1997-10-21 International Business Machines Corporation Dynamic address assignments to serially connected devices
US6094053A (en) * 1995-11-06 2000-07-25 Ford Global Technologies, Inc. Method and apparatus for identifying electronic circuits in a distributed electronic system
US5835725A (en) * 1996-10-21 1998-11-10 Cisco Technology, Inc. Dynamic address assignment and resolution technique
US5898845A (en) * 1996-10-29 1999-04-27 Intervoice Limited Partnership Assigning and utilizing overlapping address space for multiple cards on a common computer bus
US6195712B1 (en) * 1997-06-13 2001-02-27 Intel Corporation Dynamic discovery of wireless peripherals
US5982596A (en) * 1998-05-05 1999-11-09 George Authur Spencer Load center monitor and digitally enhanced circuit breaker system for monitoring electrical power lines
US6185638B1 (en) * 1998-10-07 2001-02-06 International Business Machines Corporation Method and system for dynamically assigning addresses to an input/output device

Also Published As

Publication number Publication date
EP1004965A2 (en) 2000-05-31
JP2000209209A (ja) 2000-07-28
EP1004965A3 (en) 2002-08-07
BR9905168A (pt) 2000-09-12
CN1255007A (zh) 2000-05-31
CA2285802A1 (en) 2000-05-23
KR100719302B1 (ko) 2007-05-17
US6615285B1 (en) 2003-09-02

Similar Documents

Publication Publication Date Title
US6560325B2 (en) Telecommunication resource allocation system and method
US7848327B2 (en) Methods and apparatus for creating addresses
US4965798A (en) Apparatus for flexibly allocating bandwidth for a point-to-point, serial, bidirectional communication path
KR100719302B1 (ko) 어드레스 결정 방법 및 시스템과 어드레스 공간 할당 방법 및 시스템
US6442640B1 (en) Method and apparatus for determining an address uniquely identifying a hardware component on a common bus
US5974134A (en) Method of and apparatus for managing call resources in switching system
KR100402981B1 (ko) 교환기에서의 아이피 주소 관리 장치 및 방법
US6721558B1 (en) Method and apparatus for determining the configuration of hardware installed on remote equipment
KR100346195B1 (ko) 부호분할다중접속시스템에서 하다마드 코드 할당 방법
CN113949628B (zh) 设备自动添加方法和系统
KR100344322B1 (ko) 엑스.25 채널 관리 방법
KR100304412B1 (ko) 전전자 교환기의 프로세서간 통신용 어드레스 할당 방법 및 장치
JP3227625B2 (ja) 伝送方式
KR100585316B1 (ko) 광가입자 전송 장치의 가입자 포트 자동할당 방법
JPH06276203A (ja) ポーリング式データ収集方式
CN114339818A (zh) 确定基站升级的方法、装置及存储介质
JPH1185664A (ja) バス拡張装置を備えた計算機システム及びその装置におけるアドレス空間割当て方法
KR20000007453A (ko) 이동통신 시스템에서의 주파수 할당 기능을 갖는 씨피에스기능 처리방법
JPH0522308A (ja) 通信制御方式
KR20050117311A (ko) 이동통신 시스템에서의 채널자원 할당 방법
JPH04363934A (ja) 識別子割当て方法及びその装置
JPH03143134A (ja) ローカルエリアネットワークシステムにおける通信制御方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140507

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee