JP2000209172A - 多重化装置及び多重化システム - Google Patents

Abstract

(57)【要約】 【課題】 簡略化した構成からなる、安価な多重化装置
及び多重化システムを提供することを課題とする。 【解決手段】 第１，第２の２つの入出力ポートを有
し、第１の入出力ポートから入力される映像圧縮データ
及び音声圧縮データをパック化し、該パックを第２の入
出力ポートから出力するデュアルポートＲＡＭ２６と、
上記第１の入出力ポートに、上記映像圧縮データ及び音
声圧縮データを転送し入力させる、第１のメモリコント
ロール２５を有する入力データバス３０ａと、上記第２
の入出力ポートに、ヘッダ情報を転送し入力させるとと
もに、上記第２の入出力ポートから上記パックを出力さ
せる、第２のメモリコントロール２７を有する入出力デ
ータバス３０ｂと、上記入力データバス３０ａと入出力
データバス３０ｂとのデータ転送を制御するとともに、
上記映像圧縮データ及び音声圧縮データに基づいて上記
ヘッダ情報を作成して上記入出力バスに出力する中央演
算処理部１４を有する制御演算バス３１とを備えた。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、映像、音声、情報
などの圧縮データをリアルタイムで１つのストリームデ
ータに多重化する多重化装置及び多重化システムに関す
るものである。

【０００２】

【従来の技術】図６は、従来の多重化装置を備えた多重
化システムの構成を示すブロック図である。従来の多重
化装置１２２は、図６に示すように、入力された圧縮さ
れた映像、音声、情報などのデータを、後段に接続され
る装置が必要とする所定の出力フォーマットに合わせて
転送処理することを主とするデータ処理部１１８と、映
像・音声の圧縮データに添付されている情報を検出する
とともに解析し、多重化・ヘッダ作成・データ転送制御
などを決定する制御演算処理部１１７とを備えるもので
ある。

【０００３】ビデオエンコーダ１０１は入力された映像
データをリアルタイムでＭＰＥＧ(Moving Picture Expe
rts Group)２圧縮し、圧縮した１ビデオフレーム分のデ
ータを貯えられるものであり、オーディオエンコーダ１
１６は入力された音声データをリアルタイムで圧縮する
ものである。

【０００４】上記データ処理部１１８は、ビデオエンコ
ーダ１０１からの圧縮された映像データ（以下、映像圧
縮データまたはビデオ圧縮データと称す）映像圧縮デー
タが入力されるビデオ入力回路１０２と、オーディオエ
ンコーダ１１６からの圧縮された音声データ（以下、音
声圧縮データまたはオーディオ圧縮データと称す）が入
力されるオーディオ入力回路１０５と、ビデオ入力回路
１０２及びオーディオ入力回路１０５からのデータが入
力される、シングル入出力のＲＡＭからなる外付けメモ
リ１１１と、バスコントロール回路１０４とを備えてい
る。

【０００５】ビデオ入力回路１０２は映像圧縮されたデ
ータの一部を貯えられるバッファメモリ１０３を内蔵す
る。バスコントロール回路１０４はビデオ入力回路１０
２、オーディオ入力回路１０５、出力回路１０７、外付
けメモリ１１１に接続され、これらのデータの時間多重
を制御するものである。オーディオ入力回路１０５は音
声圧縮されたデータを１オーディオフレーム以上貯えら
れるバッファメモリ１０６を内蔵する。出力回路１０７
は多重化データを出力するものであり、多重化されたデ
ータを出力するために一時的に貯えるバッファメモリ１
０８を内蔵する。外付けメモリ１１１は映像データ、音
声データを所定の出力フォーマット長に合わせて映像、
音声の領域にわけて格納し、格納したデータとパック・
パケットヘッダとを合成するものである。

【０００６】制御演算処理部１１７は、ビデオエンコー
ダ１０１から出力される映像圧縮データに添付されてい
るヘッダコードを検出しそれに続く情報を複写し転送す
る映像データのビデオヘッダ検出回路１０９、オーディ
オエンコーダ１１６から出力される音声圧縮データに添
付されているヘッダコードを検出しそれに続くヘッダ情
報を複写し転送する音声データのオーディオヘッダ検出
回路１１０、ビデオヘッダ検出回路１０９、オーディオ
ヘッダ検出回路１１０により複写転送されるデータを格
納する内部メモリ１１２、内部メモリ１１２に格納され
たデータをもとに多重化演算、データ転送制御などを行
う中央演算処理部（以下、ＣＰＵ処理部と称す）１１
４、及びＣＰＵ処理部１１４の演算結果である制御テー
ブルの書込みと読み出しが可能なメモリとしての２つの
入出力ポートを備えたデュアルポートＲＡＭ(Dual Port
RAM) １１３，１１５を有する。

【０００７】内蔵デュアルポートＲＡＭ１１３はＣＰＵ
処理部１１４の演算・制御結果を直接書き込み、かつそ
の演算・制御結果をバスコントロール回路１０４が直接
読むことが可能なＲＡＭ(Random Access Memory)であ
る。内蔵デュアルポートＲＡＭ１１５はＣＰＵ処理部１
１４からのデータを書込み、かつそのデータを外付けメ
モリ１１１へ転送するＲＡＭである。

【０００８】図７は、従来の多重化装置の動作を説明す
るための、多重化装置に映像及び音声の圧縮データを入
力し、所定の出力フォーマット化、すなわち、パック化
されて出力されるまでのデータ構造を示した模式図であ
り、図７(a) は図６に示したビデオエンコーダ１０１，
及びオーディオエンコーダ１１６における映像及び音声
の１ビデオフレーム，及び１オーディオフレーム当たり
のエンコーダ出力を示す図であり、図７(b) は図６に示
したビデオ入力回路１０２，オーディオ入力回路１０５
に一時的に格納されるデータを示す図であり、図７(c)
は図６に示した多重化装置の外付けメモリ１１１でのデ
ータを示す図であり、図７(d) は出力回路１０７から出
力される多重化データを示す図である。図７(b) におい
て、ｎはビデオエンコーダ１０１の出力データからビデ
オ入力回路１０２が一度に引き抜くデータ量、ｋはバス
コントロール回路１０４によって制御されてオーディオ
入力回路１０５内のバッファメモリ１０６から一度に転
送できるデータ量、ｍは上記ｎ，ｋが何回で出力フォー
マット長、即ちパック・パケット長を満たすかを示す回
数である。図７(c) におけるｊは、出力フォーマットに
合わせて付加される出力フォーマットヘッダのヘッダ
長，即ちパックのパケットヘッダ長を示し、ｅ，ｆ，ｇ
は外付けメモリ１１１に格納されている出力フォーマッ
ト化、即ちパック化されたデータの先頭アドレスを示
し、Ｈ，Ｒは、外付けメモリ１１１上の出力フォーマッ
トヘッダを除いたデータが格納される先頭位置を示して
いる。Ｖは映像圧縮データのパック、Ａは音声圧縮デー
タのパックを示している。ここで、パックとは出力フォ
ーマットが定めるデータの基本構成単位を表わす。

【０００９】次に、以上のように構成された多重化装置
の動作を図６、７を用いて説明する。まずデータ処理部
１１８における動作を説明する。ビデオ入力回路１０２
は、ビデオエンコーダ１０１の圧縮作業が終了したのを
確認して、図７(a) に示すようなビデオエンコーダ１０
１の１ビデオフレーム分の圧縮されたデータを格納した
メモリより、図７(b) に示すデータ量ｎだけをビデオ入
力回路１０２内のバッファメモリ１０３に格納する。ビ
デオ入力回路１０２内のバッファメモリ１０３に格納さ
れたビデオデータは、バスコントロール回路１０４の定
める転送優先順位に基づき、図７(c) に示すように、バ
スコントロール回路１０４を経由して外付けメモリ１１
１内の出力フォーマット長Ｔで規格化されたデータが格
納できるビデオアドレスＨを先頭にして外付けメモリ１
１１に格納される。次にビデオ入力回路１０２はビデオ
エンコーダ１０１から次のデータ量ｎだけを転送格納し
て上記同様な制御を受けて外付けメモリ１１１のＨ＋ｎ
のアドレスを先頭としてデータを格納する。これらの動
作を繰り返して出力フォーマットを埋めていく。また１
ビデオフレーム分のデータがなくなるまで前述の動作を
繰り返し行い外付けメモリ１１１に格納していく。ここ
でデータ量ｎは１Ｂ(byte)単位で可変可能に設計され、
その値はバスコントロール回路１０４により与えられ
る。

【００１０】映像データと並行してオーディオ入力回路
１０５はオーディオエンコーダ１１６の圧縮作業の終了
をモニタしており、圧縮作業が終了し次第、図７(a) に
示すような１オーディオフレーム分のデータをオーディ
オエンコーダ１１６よりオーディオ入力回路１０５内の
バッファメモリ１０６に全て転送して格納する。オーデ
ィオ入力回路１０５内のバッファメモリ１０６に格納さ
れたオーディオデータは、バスコントロール回路１０４
に制御されて、図７(k) に示すデータ量ｋだけがバスコ
ントロール回路１０４の定める転送優先順位に基づき、
図７(c) に示すように、バスコントロール回路１０４を
経由して外付けメモリ１１１内の出力フォーマット長Ｔ
で規格化されたオーディオアドレスＲを先頭にして格納
される。次のデータ量ｋのデータはバスコントロール回
路１０４に制御されて外付けメモリ１１１のＲ＋ｋのア
ドレスを先頭として格納され、出力フォーマットが埋ま
るまでこれらの動作を繰り返して行く。また、ここにお
けるデータ量ｋは１Ｂ(byte)単位で可変可能に設計され
ており、その値はバスコントロール回路１０４により与
えられている。

【００１１】ここで、映像・音声の圧縮データは外付け
メモリ１１１内に別々に格納され、またそれぞれの圧縮
データは出力フォーマット長Ｔのうちの出力ヘッダ、即
ちパック・パケットヘッダの部分を除いた部分を埋める
ように格納される。次に、制御演算処理部１１７のＣＰ
Ｕ処理部１１４で作成されるパック・パケットヘッダ
が、内蔵デュアルポートＲＡＭ１１５を経由して外付け
メモリ１１１のパック・パケットヘッダを格納するアド
レスｅ，ｇが先頭になるように書き込まれる。これによ
り、図７(d) に示す出力フォーマットのパックＶ，Ａが
完成する。

【００１２】最後に多重化の出力においてバスコントロ
ール回路１０４は、制御演算処理部１１７の内蔵デュア
ルポートＲＡＭ１１３に書き込まれるＣＰＵ処理部１１
４で作成される多重化順テーブルに従って外付けメモリ
１１１から出力フォーマット化されたデータ、即ちパッ
クＶ，Ａを選択して、その出力フォーマットを、先頭ア
ドレスｅ，ｇから転送量ｓづつ出力回路１０７へ転送
し、出力回路１０７内のバッファメモリ１０８に格納す
る。さらに出力回路１０７は、この多重化装置１２２に
つながる外部装置（図示せず）からの要求を受け多重化
データを出力する。バッファメモリ１０８に格納された
データが全て外部装置へ出力されるとバスコントロール
回路１０４は、順次、転送量ｓだけを外付けメモリ１１
１から出力回路１０７内のバッファメモリ８に転送して
格納し、外部装置へ出力する動作を繰り返す。なお、ビ
デオ圧縮データ、オーディオ圧縮データ、出力ヘッダ情
報の外付けメモリ１１１への格納作業及び外付けメモリ
１１１からのパックの出力は同時に発生する可能性があ
り、外付けメモリ１１１はシングル入力、即ち入出力ポ
ートを一つしか持たないため、バスコントロール回路１
０４の定める転送優先順位に従い、内部バスを時間多重
している。

【００１３】次に制御演算処理部１１７における動作を
説明する。ビデオデータはデータ処理部１１８に入力さ
れるとともに、制御演算処理部１１７のビデオヘッダ検
出回路１０９、オーディオヘッダ検出回路１１０にも入
力される。ビデオヘッダ検出回路１０９、オーディオヘ
ッダ検出回路１１０はビデオ圧縮データ及びオーディオ
圧縮データに添付されているヘッダ情報のヘッダコード
を検出しそれに続くヘッダ情報を複写・蓄積する。さら
に蓄積されたデータは内蔵メモリ１１２に転送される。
ここで内蔵メモリ１１２は２つの入出力ポートを有する
デュアルポートＲＡＭを採用しているため、ＣＰＵ処理
部１１４のバスアクセスとは無関係にデータ転送でき、
ＣＰＵ処理部１１４は現在行っている処理を止める必要
がない。ＣＰＵ処理部１１４は内蔵メモリ１１２に転送
格納されたデータをもとに、多重化演算、パック・パケ
ットヘッダ作成、データ転送制御などを行い、多重化演
算結果、データ転送制御のための制御データは内蔵デュ
アルポートＲＡＭ１１３に直接書込み、パック・パケッ
トヘッダは内蔵デュアルポートＲＡＭ１１５に直接書き
込む。書き込まれたデータはデータ処理部１１８のバス
コントロール回路１０４が独自のサイクルで読み込み、
これに基づいて実際のデータを出力フォーマットに合わ
せて処理することになる。

【００１４】

【発明が解決しようとする課題】ところで、従来の多重
化装置１２２のバスコントロール回路１０４は、シング
ル入力のＲＡＭからなる外付けメモリ１１１に対して、
映像、音声、パケットヘッダ等の添付情報の入力と、出
力フォーマット化されたデータであるパックの出力とい
う同期しない４つの転送が同時に発生する可能性がある
ため、転送の優先順を状況に合わせてダイナミックに切
り替えることも可能な回路構成をとる必要があり、回路
規模が大きくまた複雑な制御回路になり、制御回路のコ
ストが高くなるという問題があった。

【００１５】また、従来のような構成ではバスコントロ
ール回路１０４の他に、時分割制御で転送できる最大の
データ長だけを蓄積出来るバッファメモリを持つビデオ
入力回路１０２、オーディオ入力回路１０５、出力回路
１０７等の入出力回路が必要である。これらの回路のバ
ッファメモリは、本来の多重化動作、つまり転送されて
くる映像や音声の圧縮データに情報をヘッダとして添付
して多重化装置以降に出力するために生じた必要性とい
うよりも、シングル入力ＲＡＭからなる外付けメモリを
ヘッダの合成やデータの一時蓄積に使用するために生じ
たものであり、多重化装置としては冗長であり、装置全
体を複雑化させるとともに、大型化させるという問題が
あった。

【００１６】また、従来の多重化装置１２２はＭＰＥＧ
２で規定される各種フォーマットの映像圧縮データのす
べてに対応できるように構成されている。このため、圧
縮ビデオフレームデータの長さの情報がビデオエンコー
ダ１０１から伝達されずに多重化装置１２２で計測し
て、出力フォーマットへフィードバックする必要がある
場合にも対応しており、そのためにバッファメモリ１０
３としては、ビデオエンコーダ１で発生する圧縮ビデオ
データの最大サイズ、即ちＭＰＥＧ２のｖｂｖ(Video B
uffering Verifier:符号発生量制御用仮想バッファ）サ
イズ以上のものが必要になる。したがって、このメモリ
のサイズは、多重化装置としては冗長であり、多重化装
置のコストが高くなるという問題があった。

【００１７】この発明は上記のような問題点を解消する
ためになされたものであり、簡略化した構成からなる、
安価な多重化装置及び多重化システムを提供することを
課題とする。

【００１８】

【課題を解決するための手段】この発明に係る多重化装
置は、圧縮した映像データと圧縮した音声データとを一
つのストリームデータに多重化する多重化装置におい
て、第１，第２の２つの入出力ポートを有し、第１の入
出力ポートから入力される映像圧縮データ及び音声圧縮
データを分けて一時的に蓄積するとともに、これらに第
２の入出力ポートから入力されるヘッダ情報を添付して
所定の出力フォーマットに合わせてパック化し、該パッ
クを第２の入出力ポートから出力するメモリと、上記第
１の入出力ポートに、上記映像圧縮データ及び音声圧縮
データを転送し入力させる入力データバスと、上記第２
の入出力ポートに、上記ヘッダ情報を転送し入力させる
とともに、上記第２の入出力ポートから上記パックを出
力させる入出力データバスと、上記入力データバスと入
出力データバスとのデータ転送を制御するとともに、上
記映像圧縮データ及び音声圧縮データに基づいて上記ヘ
ッダ情報を作成して上記入出力バスに出力する中央演算
処理部を有する制御演算バスとを備えるようにしたもの
である。

【００１９】また、上記入力データバスは、外部からの
上記映像圧縮データを入力とするビデオ入力回路と、外
部からの上記音声圧縮データを入力とするオーディオ入
力回路と、上記ビデオ入力回路、オーディオ入力回路、
及びメモリの第１の入出力ポートに接続され、上記制御
演算バスからのデータにより、上記ビデオ入力回路及び
オーディオ入力回路からそれぞれ出力される映像圧縮デ
ータ及び音声圧縮データの入力、及び該圧縮データの上
記メモリへの転送とを制御する第１のメモリコントロー
ル回路とを備え、上記入出力データバスは、上記制御演
算バスから出力されるヘッダ情報を入力とするヘッダ入
力回路と、上記メモリのパックを順次外部に出力するた
めの出力回路と、上記メモリの第２の入出力ポート，ヘ
ッダ入力回路，及び出力回路と接続され、上記制御演算
バスからのデータにより、上記ヘッダ情報のヘッダ入力
回路からメモリへの転送、及び上記メモリ内のパックの
出力回路への転送とを制御する第２のメモリコントロー
ル回路とを備えるようにしたものである。

【００２０】また、上記メモリは、映像圧縮データをパ
ック化する第１，第２の入出力ポートを有する映像側メ
モリと、音声圧縮データをパック化する第１，第２の入
出力ポートを有する音声側メモリとからなり、上記メモ
リの第１の入出力ポートは映像側メモリ及び音声側メモ
リのそれぞれの第１の入出力ポートからなり、上記メモ
リの第２の入出力ポートは映像側メモリ及び音声側メモ
リのそれぞれの第２の入出力ポートからなり、上記入力
データバスは、映像圧縮データを、上記映像側メモリの
第１の入出力ポートに入力するとともに、音声圧縮デー
タを、上記音声側メモリの第１の入出力ポートに入力
し、上記入出力データバスは、上記映像側メモリ及び音
声側メモリのそれぞれの第２の入出力ポートにヘッダ情
報を転送し入力するとともに、上記映像側メモリ及び音
声側メモリのそれぞれの第２の入出力ポートからパック
を出力させるようにしたものである。

【００２１】また、上記メモリは、パックのヘッダ情報
が採りうる最大のデータ量に対応したヘッダ領域と、該
ヘッダ領域に連続した、一つのパックに多重化可能な最
大の映像圧縮データ量に対応した映像データ領域との２
つの領域を一つの転送データ領域とする、複数の連続し
た転送データ領域の集合を有しており、上記転送データ
領域の映像データ領域のメモリ上の先頭アドレスを固定
化し、上記ヘッダ領域にヘッダ情報を、上記先頭アドレ
スがヘッダ情報の最終位置となるように書きこみ、その
書きこんだヘッダ情報の先頭アドレスをパックの先頭位
置とするようにしたものである。

【００２２】また、上記メモリは、音声圧縮データに対
するパックのヘッダ情報が採りうる最大のデータ量に対
応したヘッダ領域と、該ヘッダ領域に連続した、圧縮レ
ートに合わせて整数個に制限した複数の上記音声圧縮デ
ータのデータ量に合わせた音声データ領域と、上記ヘッ
ダ情報が最小のデータ量である場合においても、音声圧
縮データに対するパック全体の長さが上記所定の出力フ
ォーマットによって定められたパックデータの長さとな
るように調整可能なデータ量のＭＰＥＧ２のプログラム
ストリームのダミーデータに準じたデータを格納でき
る、上記音声データ領域に連続したダミーデータ領域と
の３つの領域を音声圧縮データ用の一つの転送データ領
域とする、複数の連続した転送データ領域の集合を有し
ており、上記転送データ領域の音声データ領域のメモリ
上の先頭アドレスを固定化し、上記ヘッダ領域にヘッダ
情報を、この先頭アドレスがヘッダ情報の最終位置とな
るように書きこむことで、音声圧縮データに対するパッ
クの先頭位置を決定するようにしたものである。

【００２３】また、上記メモリは、上記ヘッダ情報のう
ちの音声圧縮データに対するヘッダ情報と、該ヘッダ情
報に連続して配置され、上記音声圧縮データのレートに
合わせて整数個に制限した複数の上記音声圧縮データか
らなる音声データブロックと、音声圧縮データに対する
パックの長さが、上記所定の出力フォーマットによって
定められたパックデータの長さとなるように、上記音声
データブロックに続いて格納された、ＭＰＥＧ２のプロ
グラムストリームのダミーデータに準じたデータからな
るデータブロックとを、音声圧縮データに対するパック
として格納するようにしたものである。

【００２４】また、上記音声圧縮データの圧縮レートを
９２ｋｂｐ以上４４８Ｋｂｐｓ以下とし、上記メモリ
は、１パックに格納される音声データを、音声データの
レートが９２ｋｂｐｓから２２４Ｋｂｐｓの範囲では２
オーディオフレームとし、２２４ｋｂｐｓから４４８ｋ
ｂｐｓの範囲では、１オーディオフレームとするととも
に、1 パックのデータサイズが２０４８Byteを超えない
ようにしたものである。

【００２５】また、この発明に係る多重化システムは、
圧縮した映像データと圧縮した音声データとを一つのス
トリームデータに多重化する多重化システムにおいて、
ＭＰＥＧ２ビデオ規格規定のｖｂｖサイズ以上の容量の
メモリを有し、かつ圧縮された映像フレームデータの先
頭及びＧＯＰの先頭位置を出力できる手段を備えた、映
像データを圧縮するビデオエンコーダと、音声圧縮デー
タの１音声フレームを蓄積できる容量のメモリを有す
る、音声データを圧縮するオーディオエンコーダと、第
１，第２の２つの入出力ポートを有し、第１の入出力ポ
ートから入力される上記映像圧縮データ及び音声圧縮デ
ータを分けて一時的に蓄積するとともに、これらに第２
の入出力ポートから入力されるヘッダ情報を添付して所
定の出力フォーマットに合わせてパック化し、該パック
を第２の入出力ポートから出力するメモリと、上記ビデ
オエンコーダ，及びオーディオエンコーダと接続され、
上記ビデオエンコーダ，及びオーディオエンコーダから
出力される上記映像圧縮データ及び音声圧縮データを転
送し、上記第１の入出力ポートに入力させる入力データ
バスと、上記第２の入出力ポートに、上記ヘッダ情報を
転送し入力させるとともに、上記第２の入出力ポートか
ら上記パックを出力させる入出力データバスと、上記入
力データバスと入出力データバスとのデータ転送を制御
するとともに、上記映像圧縮データ及び音声圧縮データ
に基づいて上記ヘッダ情報を作成して上記入出力バスに
出力する中央演算処理部を有する制御演算バスとを備え
るようにしたものである。

【００２６】また、上記ビデオエンコーダは、ＭＰＥＧ
２規格のＰＥＳストリームのヘッダに準拠した同期コー
ドとＩＤデータと、これらに連続する、映像フレームデ
ータを示すフラッグ、ＧＯＰの先頭となるフラッグ、及
び圧縮映像データサイズのデータとからなる添付領域で
あるヘッダ情報を、１映像フレームの圧縮した映像デー
タの先頭ごとに添付して出力する手段を備え、上記制御
演算バスは、上記ビデオエンコーダから入力されてくる
上記ヘッダ情報付きの映像圧縮データのヘッダコードを
検出し、該ヘッダコードに続く映像圧縮データに関する
上記ヘッダ情報を転送できるビデオヘッダ検出回路と、
上記オーディオエンコーダから入力されてくる音声圧縮
データに添付されてくるヘッダコードを検出し、該ヘッ
ダコードに続く音声圧縮データに関するヘッダ情報を転
送できるオーディオヘッダ検出回路と、上記ビデオヘッ
ダ検出回路および前記オーディオヘッダ検出回路に接続
され、これらの検出回路が転送したヘッダ情報を格納す
る内蔵メモリとを備え、上記中央演算処理部が上記内蔵
メモリに格納されたデータを読み込み、このデータをも
とに多重化演算及びデータ転送制御演算を行うようにし
たものである。

【００２７】

【発明の実施の形態】実施の形態１．図１は、本発明の
実施の形態１に係る多重化装置を備えた多重化システム
の構成を示すブロック図である。この多重化装置２２
は、圧縮したビデオデータ及び圧縮したオーディオデー
タを２つの入出力ポートを持つメモリの一方のポートに
入力し、このメモリ内で出力フォーマット化し、このフ
ォーマット化したものを出力転送処理することを主とす
るデータ処理部３０と、映像・音声の圧縮データに添付
されているヘッダ情報を検出・解析し、多重化・ヘッダ
作成・データ転送制御などを決定する制御演算処理部３
１とを備えるものである。

【００２８】また、ビデオエンコーダ１は映像データを
リアルタイムでＭＰＥＧ２圧縮し、ＭＰＥＧ規格で規定
されるｖｂｖサイズの最大値まで圧縮ビデオフレームデ
ータを貯えられるものであり、圧縮された映像フレーム
データの先頭及びＧＯＰの先頭位置を映像圧縮データの
ヘッダ情報として添付して出力できる手段を備えてい
る。オーディオエンコーダ１６は音声データをリアルタ
イムで圧縮し、１オーディオフレーム分のデータを貯え
られるものとする。

【００２９】上記データ処理部３０は、ビデオ入力回路
２３、オーディオ入力回路２４、第１のメモリコントロ
ール回路２５、第１、第２の入出力ポートを有するデュ
アルポートＲＡＭ２６、ヘッダ入力回路２９、出力回路
２８、第２のメモリコントロール回路２７を有してい
る。ビデオ入力回路２３、オーディオ入力回路２４、第
１のメモリコントロール回路２５は入力データバス３０
ａを構成し、ヘッダ入力回路２９、出力回路２８、第２
のメモリコントロール回路２７は入出力データバス３０
ｂを構成している。

【００３０】ビデオ入力回路２３は、、ビデオエンコー
ダ１と第１のメモリコントロール回路２５とを後述する
ビデオヘッダ検出回路９の制御ライン５１により制御し
接続できるインターフェイス回路で、ビデオエンコーダ
１からのビデオ圧縮データが入力される。オーディオ入
力回路２４は、オーディオエンコーダ１６と第１のメモ
リコントロール回路２５とを後述するオーディオヘッダ
検出回路１０の制御ライン５２により制御し接続できる
インターフェイス回路で、オーディオエンコーダ１６か
らのオーディオ圧縮データが入力される。第１のメモリ
コントロール回路２５は、ビデオ入力回路２３、オーデ
ィオ入力回路２４、及びデュアルポートＲＡＭ２６の第
１の入出力ポートとに接続された、後述する制御演算処
理バス３２からのデータに基づきビデオ入力回路２３ま
たはオーディオ入力回路２４からそれぞれ出力される映
像圧縮データまたは音声圧縮データのいずれか一方をデ
ュアルポートＲＡＭ２６に入力する回路である。出力回
路２８は、この多重化装置２２の後段に接続される装置
（図示せず）と、第２のメモリコントロール回路２７と
を接続するインターフェース回路である。ヘッダ入力回
路２９は、制御演算処理バス３２に接続され、この制御
演算処理バス３２から転送される各種ヘッダ情報を格納
できるメモリ４０を持つものであり、このメモリ４０と
第２のメモリコントロール回路２７とを接続するインタ
フェース回路である。第２のメモリコントロール回路２
５は、ヘッダ入力回路２９、出力回路２８、及びデュア
ルポートＲＡＭ２６の第２の入出力ポートとに接続され
た、制御演算処理バス３２により制御されてデュアルポ
ートＲＡＭ２６へのヘッダ情報の入力及びデュアルポー
トＲＡＭ２６に格納されたデータの出力を制御する回路
である。デュアルポートＲＡＭ２６は映像圧縮データ、
音声圧縮データを所定の出力フォーマット長に合わせて
映像、音声の領域にわけて格納し、格納したデータとパ
ックのパケットヘッダとを合成するものである。

【００３１】上記制御演算処理部３１は、ビデオヘッダ
検出回路９、オーディオヘッダ検出回路１０、ビデオヘ
ッダ検出回路９、内部メモリ１２、ＣＰＵ処理部１４、
制御演算処理バス３２を有する。ＣＰＵ処理部１４には
オーディオエンコーダ１からの出力が外部コントロール
５３を介して入力される。

【００３２】ビデオヘッダ検出回路９は映像圧縮データ
に添付されているヘッダコードを検出しそれに続くヘッ
ダ情報を複写し転送するもので、ビデオエンコーダ１か
ら出力される映像圧縮データが入力される。オーディオ
ヘッダ検出回路１０は音声圧縮データに添付されている
ヘッダコードを検出しそれに続くヘッダ情報を複写し転
送するもので、オーディオエンコーダ１６からの音声圧
縮データが入力される。内部メモリ１２では入力された
データを、ビデオヘッダ検出回路９、オーディオヘッダ
検出回路１０により複写し転送されるデータを格納す
る。制御演算処理バス３２は内部メモリ１２、メモリコ
ントロール２５、メモリコントロール２７、ヘッダ入力
回路２９と接続されている。ＣＰＵ処理部１４は内部メ
モリ１２に格納されたデータをもとに多重化演算や、メ
モリコントロール回路２５，２７等のデータ転送の制御
などを制御演算処理バス３２を介して行う。

【００３３】図２は、多重化装置に映像・音声の圧縮デ
ータを入力し、パック化されて出力する時の多重化装置
２２の動作を説明するためのタイミング図であり、図２
（ａ）はビデオヘッダ検出回路９の出力、図２（ｂ）
はビデオ入力回路２３の出力、図２(c) はオーディオヘ
ッダ検出回路１０の出力、図２(d) はオーディオ入力回
路２４の出力、図２(e) はオーディオ入力割り込みデー
タ、図２(f) は第１のメモリコントロール回路２５の出
力、図２(g) は制御演算処理部におけるＣＰＵ処理部１
４の処理時間、図２(h) は第２のメモリコントロール回
路２７の出力、図２(i) は出力回路２８の出力、図２
(j) はヘッダ入力回路２９の出力を示す図である。図に
おいて、横軸は時間を示しており、Ｓ１はビデオヘッダ
の最後が入力された際に行われる割り込み処理、Ｓ２は
ビデオヘッダの内容を解析してビデオデータをデュアル
ポートＲＡＭ２６のどの位置(WP)、即ちアドレスにどの
位のサイズ(Length)を入力するか決定する処理、Ｓ３は
メモリコントロール回路２５に前記WP、Lengthデータを
伝達する処理、Ｓ４は多重化順によりデュアルポートＲ
ＡＭ２６上のどの位置(WRP) 即ちアドレスに、どの位の
サイズ(OLength) を出力するか決定演算する処理、Ｓ５
はＳ３で伝達されたデータを元に、ビデオ圧縮データを
ビデオエンコーダ１から引き抜く処理、Ｓ６はメモリコ
ントロール回路２７にWRP 、OLength データを伝達する
処理、Ｓ７はＳ６で伝達されたWRP 、OLengthデータを
元にパックデータを多重化装置の後段の装置へ出力する
処理、Ｓ８はオーディオエンコーダ１６からの入力許可
割り込みデータを受けての割り込み処理、Ｓ９はオーデ
ィオ圧縮データをデュアルポートＲＡＭ２６上のどの位
置に格納すべきかを判断し、WP、Lengthを演算・決定す
る処理、Ｓ１０はＳ９で決定されたWP、Lengthをメモリ
コントロール回路２５へ伝達する処理、Ｓ１１はＳ１０
で伝達されたデータを元に、オーディオ圧縮データをデ
ュアルポートＲＡＭ２６へ転送する処理、Ｓ１２は次に
出力するべきパックデータのヘッダ情報を作成しデータ
を格納すべきデュアルポートＲＡＭ２６上の位置(WRP)
とサイズ(OLength)を演算・決定する処理、Ｓ１３はメ
モリコントロール回路２７に上記WRP 、OLength データ
を伝達する処理、Ｓ１４はＳ１３で伝達されたデータを
元にオーディオ圧縮データをデュアルポートＲＡＭ２６
へ転送する処理、をそれぞれ示している。なお、WP、Le
ngthはデュアルポートＲＡＭ２６の第１の入出力端子か
ら入力されるデータからみたアドレス及びサイズを示
し、WRP 、OLength はデュアルポートＲＡＭ２６の第２
の入出力端子から入出力されるデータからみたアドレス
及びサイズをそれぞれ示している。

【００３４】図３は、デュアルポートＲＡＭ２６上にお
けるビデオデータ格納位置、ヘッダ格納位置を説明する
ための図であり、図において、３ｋはビデオパックデー
タに添付されるヘッダ領域、３ｌはビデオ圧縮データの
領域、３ｍはヘッダのサイズが最小のとき送出されるビ
デオパックデータ領域、３ｎはヘッダサイズが最大のと
き送出されるビデオデータ領域、３ｏは１ビデオパック
の作成領域、をそれぞれ示す。

【００３５】図４は、デュアルポートＲＡＭ２６上のオ
ーディオデータ格納位置、ヘッダ格納位置を説明するた
めの図であり、４ｐはオーディオパックデータに添付さ
れるヘッダ領域、４ｑはオーディオデータの領域、４ｒ
はパディング(Padding) ヘッダの格納領域、４ｓはPadd
ing データ領域、４ｔはヘッダのサイズが最小のとき送
出されるオーディオパックデータ領域、４ｕはヘッダサ
イズが最大のとき送出されるオーディオデータ領域、４
ｖは１オーディオパックの作成領域をそれぞれ示してい
る。

【００３６】次に、動作を図１〜４を用いて説明する。
まず、ビデオ圧縮データのデュアルポートＲＡＭ２６へ
の転送について説明する。ビデオ入力回路２３は、ビデ
オエンコーダ１の圧縮作業が終了したのを確認して、ビ
デオエンコーダ１のｖｂｖサイズ以上のデータを格納で
きるメモリから、データの転送を開始させる。この時、
まずビデオ圧縮データはビデオヘッダ検出回路９に送ら
れ、圧縮ビデオデータに添付されているヘッダ同期コー
ドを検出し、それに続くヘッダ情報を内部メモリ１２に
転送し複写した後、図２のＳ１に示すようにＣＰＵ処理
部１４に対してヘッダが入力されたことを示す割り込み
データを伝達する。この期間、ビデオ入力回路２３は、
デュアルポートＲＡＭ２６へはデータを転送しない。

【００３７】ＣＰＵ処理部１４は、図２のＳ２で示す期
間でビデオヘッダの内容を解析して、ビデオ圧縮データ
の多重化順を決定し、ビデオ圧縮データを図３に示すデ
ュアルポートＲＡＭ２６上のビデオデータ領域のどのア
ドレス(WP)にどの位のサイズ(Length)を入力するか決定
する。そして、ＣＰＵ処理部１４は、上記で決定された
データを第１のメモリコントロール回路２５の出力のＳ
３に示す期間で伝達し、このデータにより第１のメモリ
コントロール回路２５の動作を設定する。

【００３８】この設定を受けて第１のメモリコントロー
ル回路２５はビデオ入力回路２３に対してデュアルポー
トＲＡＭ２６へのデータ転送を指示し、ビデオヘッダ以
降の圧縮データが、図２のビデオ入力回路のＳ５の示す
期間に、図２のＳ３で設定されたサイズLengthだけビデ
オエンコーダ１から転送され、デュアルポートＲＡＭ２
６上の位置WPを先頭にビデオデータ領域３ｌに書き込ま
れる。

【００３９】ここで、ビデオエンコーダ１が、ビデオフ
レームデータの先頭及びＧＯＰ(Group of picture)の先
頭位置を多重化装置２２に伝達するために、ビデオ圧縮
データがＭＰＥＧ２規格のＰＥＳストリームのヘッダに
準拠した同期コードとＩＤデータとを有するようにし、
これに連続して映像フレームデータを示すフラッグと、
ＧＯＰの先頭を示すフラッグと、圧縮映像データサイズ
のデータを入力した添付領域からなるヘッダとを、１映
像フレームの映像圧縮データの先頭ごとに添付して出力
するようにすることで、ビデオエンコーダ１から多重化
すべき本来のビデオ圧縮データを転送する直前に、映像
フレームデータの先頭及びＧＯＰの先頭位置を示すマー
カーから、パックに付けるべきヘッダの種別を、また、
ビデオ圧縮データのサイズからビデオ圧縮データの転送
する長さを、それぞれ判断でき、多重化演算処理のパッ
クの種別を決定する処理の結果を意識せずにビデオエン
コーダ１から入力・転送しながらデュアルポートＲＡＭ
２６においてパックを作成することが可能となるととも
に、データの転送のスケジューリングのテーブルを、圧
縮映像データを転送する直前に作成することが可能とな
る。

【００４０】この結果、中央演算処理部１４の多重化演
算処理から、ビデオパックを作成する処理のうちの、パ
ックの種別を決定する処理を行う部分を簡略化でき、Ｃ
ＰＵ処理部１４を簡略化できる。また、多重化装置２２
で圧縮ビデオフレームデータの長さを計測して、これを
出力フォーマットへフィードバックする必要がなくな
り、計測時に必要なメモリをなくすことができる。

【００４１】次に、オーディオ圧縮データのデュアルポ
ートＲＡＭ２６への転送について説明する。オーディオ
エンコーダ１６から図２(e) に示すようにオーディオ入
力割り込みが発生すると、図２のＳ８に示されるように
ＣＰＵ処理部１４に対して処理割り込みが発生する。こ
の時、オーディオエンコーダ１６から多重化装置２２
へ、データ転送を開始する前あるいは圧縮レートが変更
になる直前までに、オーディオデータの圧縮のレート
を、ＣＰＵ処理部１４に外部コントロール５３を経由し
て伝達しておくようにする。

【００４２】ＣＰＵ処理部１４の図２のＳ９で示す期間
で、オーディオデータを図４に示すデュアルポートＲＡ
Ｍ２６上のオーディオデータ領域４ｑのどの位置(WP)、
即ちアドレスにどの位のサイズ(Length)を入力するか決
定する。ＣＰＵ処理部１４は、上記で決定されたデータ
を第１のメモリコントロール回路２５の出力の図２のＳ
１０に示す期間でメモリコントロール回路２５に伝達
し、このメモリコントロール回路２５を設定する。ビデ
オ圧縮データが転送中であるときは、この設定を受けて
も第１のメモリコントロール回路２５は、オーディオ圧
縮データの転送を許可しない。

【００４３】第１のメモリコントロール回路２５は、ビ
デオ圧縮データ転送終了後直ちに、オーディオ入力回路
２４に対してデュアルポートＲＡＭ２６へのデータ転送
を指示し、オーディオ圧縮データがオーディオ入力回路
２４の図２のＳ１１の示す期間に図２のＳ１０で設定さ
れたLengthだけオーディオエンコーダ１６から転送さ
れ、デュアルポートＲＡＭ２６上の、図４に示すような
位置WPを先頭にしてオーディオデータ領域４ｑに書き込
まれる。

【００４４】続いて、パックのヘッダ情報のデュアルポ
ートＲＡＭ２６への転送について説明する。ＣＰＵ処理
部１４は、図２のＳ３、Ｓ４、Ｓ６、Ｓ９、Ｓ１１以外
の期間で多重化演算処理を行っている。この多重化演算
処理では、デュアルポートＲＡＭ２６に格納されたビデ
オ圧縮データやオーディオ圧縮データに対して、多重化
装置２２の後段に接続される装置の所定のフォーマット
に従って、パックに添付すべきビデオやオーディオのデ
ータの時間情報などのデータ，即ちヘッダ情報を作成す
ることと、格納されている各データの出力順、つまり多
重化順をコントロールすることを行っている。

【００４５】上記多重化演算処理の結果を受けてＣＰＵ
処理部１４の図２のＳ１２に示される期間に上記で作成
されたヘッダ情報を、図３、及び図４で示すデュアルポ
ートＲＡＭ２６上のヘッダ領域３ｋ、及び４ｐの、どの
位置(WRP) 、即ちアドレスにどの位のサイズ(OLength)
を入力するか演算、決定して入力し、更にヘッダ入力回
路２９に対してヘッダ情報の一部情報を伝達・転送す
る。ヘッダ入力回路２９には、ヘッダのうちの変更が無
いデータ部分が初期設定時に設定されており、変更があ
る部分のみをＣＰＵ処理部１４から受け取ることにより
ヘッダ情報として完成させている。

【００４６】更に、上記図２のＳ１２で決定された位置
やサイズについてのデータを、図２のＳ１２で示される
期間で、第２のメモリコントロール回路２７に対して伝
達し、設定する。第２のメモリコントロール回路２７
は、出力回路２８がデータを出力していないことを確認
して、デュアルポートＲＡＭ２６上の図３，４に示した
位置WRP を先頭アドレスとして、ビデオデータ及びオー
ディオデータのヘッダ情報をヘッダ領域３ｋ、３ｐにそ
れぞれ書き込む。これにより多重化装置２２の後段の装
置に出力できるパックがデュアルポートＲＡＭ２６上に
形成される。

【００４７】次にデュアルポートＲＡＭ２６上に作成さ
れたパックを、多重化装置２２の後段の装置へ出力する
ための動作について説明する。ＣＰＵ処理部１４におけ
る多重化演算処理で決められた出力順に従って、デュア
ルポートＲＡＭ２６上に格納されているパックを出力す
るために、ＣＰＵ処理部１４は図２のＳ４で示す期間に
おいて、出力すべきパックのデュアルポートＲＡＭ２６
上のアドレス(WRP) とサイズ(OLength) を算出する。前
述の図２のＳ４で算出されたデータ(WRP、OLength)を、
図２のＳ６で示される期間で、第２のメモリコントロー
ル回路２７に対して伝達・設定する。

【００４８】第２のメモリコントロール回路２７は、ヘ
ッダ入力回路２９がヘッダ情報をデュアルポートＲＡＭ
に対して入力していないことを確認して、出力回路２８
の図２のＳ７に示す期間にデュアルポートＲＡＭ２６上
の指定されたパックの領域を出力する。

【００４９】これまで説明してきたように、デュアルポ
ートＲＡＭ２６を中心とした構成により、入力データバ
ス３０ａにより構成されるビデオ圧縮データ、オーディ
オ圧縮データの入力系と、入出力データバス３０b から
なるヘッダ情報入力、パックデータ出力系との２つの系
に切り分けることが可能となり、このことによりデータ
処理部３０はメモリコントロール回路２５、２７をそれ
ぞれ中心とした２つの系に分割できる。このため、メモ
リコントロール回路２５が制御すべき対象を入力系の２
つ、即ちビデオ入力回路２３及びオーディオ入力回路と
し、またメモリコントロール回路２７が制御すべき対象
をヘッダ入力及びパック出力系の２つ，即ちヘッダ入力
回路２９及び出力回路として、それぞれのメモリコント
ロール回路２５，２７が制御すべき対象をそれぞれ２つ
に絞ることができ、転送優先順位制御、入力の切り替え
制御が従来に比べて半分に簡略化でき、これに伴い、転
送のバス幅や、動作周波数も同時に低減できる。

【００５０】また、これに加えて、ビデオエンコーダ１
がｖｂｖサイズのメモリを持つようにし、オーディオデ
ータの転送時間をビデオフレームの転送時間に比べて十
分短い時間となるようにしたシステム構成とすることに
より、圧縮したビデオデータの転送を圧縮したオーディ
オデータが転送されている間待たせられるようにするこ
とができ、デュアルポートＲＡＭ２６へのオーディオ圧
縮データの転送を優先させるというように、多重化の際
の優先順位の固定化などが可能になり、多重化装置２２
の構成をさらに簡略化できる。

【００５１】また、これにより、ビデオエンコーダ１に
データを待たせておき、必要な時に、ビデオエンコーダ
1 から、デュアルポートＲＡＭ２６まで、データを転送
させることができるので、ビデオ入力回路２３等で、デ
ータを一旦保持してデュアルポートＲＡＭ２６へ入力さ
せる順番を待たせる必要がなくなり、ビデオ入力回路等
のバッファメモリをなくすことができる。

【００５２】また、デュアルポートＲＡＭ２６のメモリ
を、オーディオとビデオとの再生同期をとるために各デ
ータをバッファリングするメモリとしても使用すること
により、オーディオエンコーダが持つメモリを1 オーデ
ィオフレーム程度に最適化することができる。また、従
来のような複雑なバスコントロール回路は不要になり、
回路規模を従来の半分以下に削減できる、またこれらを
制御するソフトウエアの負担も軽減できる。

【００５３】ここで、上記これまでに説明してきたよう
な多重化装置２２及び多重化システムによれば、ビデオ
圧縮データ、オーディオ圧縮データ、及びヘッダ情報を
デュアルポートＲＡＭ２６上に、ソフトウエアにより制
御して転送し、パック化することで、デュアルポートＲ
ＡＭ２６からソフトウエアにより多重化装置の後段に設
けられる所定の装置に所定のフォーマット化したデータ
を出力することが可能である。

【００５４】以下、この多重化装置及び多重化システム
においてデュアルポートＲＡＭに格納されるビデオ圧縮
データのパックの構造について図３を用いて説明する。
１つのビデオパックを作成する領域３ｏは、パックのフ
ォーマット長にヘッダの最大サイズと最小サイズの差を
加算した長さの領域をもつ。ビデオ圧縮データは、この
領域の先頭より最大のヘッダ長を加算した位置WPを常に
先頭アドレスとして格納される。転送・格納されるデー
タ長は前記多重化演算処理の結果判明するパック種別に
よって変化するが、その長さはパックのフォーマット長
は超えない。

【００５５】さらに上述した多重化演算処理の結果判明
するパックのヘッダ情報を、ヘッダ長だけ前述したビデ
オデータ格納位置WPから逆算した位置WRPSを先頭アドレ
スとしてヘッダ入力回路２９から入力する。これにより
パックのフォーマットに合ったビデオパックデータが完
成する。完成されたパックは、WRPSを先頭にパックのフ
ォーマット長の領域までが指定され出力回路２８により
多重化装置２２の後段の装置に出力される。

【００５６】次に、この多重化装置及び多重化システム
においてデュアルポートＲＡＭに格納されるオーディオ
圧縮データのパックの構造について図４を用いて説明す
る。１つのオーディオパックを作成する領域は、パック
のフォーマット長にヘッダの最大サイズと最小サイズの
差を加算した長さの領域をもつ。オーディオ圧縮データ
は、この領域の先頭より最大のオーディオヘッダ長を加
算した位置WPを常に先頭として整数個のオーディオフレ
ームデータが格納されるようにする。

【００５７】この格納されるオーディオフレームデータ
として好ましくは、入力される音声圧縮データの圧縮レ
ートの最大値を４４８Ｋｂｐｓとして、音声データのレ
ートが９２ｋｂｐｓから２２４Ｋｂｐｓの範囲では２オ
ーディオフレームとし、２２４ｋｂｐｓから４４８ｋｂ
ｐｓの範囲では、１オーディオフレームとして格納する
とともに、1 パックのデータサイズが２０４８Byteを超
えないようにする。

【００５８】さらに上述した多重化演算処理の結果判明
するパックのヘッダ情報を、ヘッダ長だけ前述したオー
ディオデータ格納位置WPから逆算した位置を先頭にヘッ
ダ入力回路２９から入力する。この時ヘッダに入れられ
る時間情報は、格納されるオーディオデータの先頭に対
して添付される。

【００５９】ここで、本実施の形態１においては、パッ
クのオーディオデータ領域４ｑに格納される音声圧縮デ
ータを整数個に制限する。この場合、ヘッダ領域４ｐに
入力されるパックのヘッダ情報のサイズの変化によっ
て、フォーマットで定められたパック全体の長さと、格
納されたデータ群の長さとは一致しない場合がある。こ
のため、ヘッダ情報が最小のデータ量である場合に、音
声圧縮データに対するパック全体の長さが上記所定の出
力フォーマットによって定められたパックデータの長さ
となるように調整するためのダミーデータ領域として、
パディングヘッダ領域４ｒとパディングデータ領域４ｓ
とを確保しておき、この領域にＭＰＥＧ規格のプログラ
ムストリームのパディングパケットに準じたパディング
ヘッダとパディングデータとをヘッダ入力回路２９から
入力する。この時、オーディオ圧縮レートが一定であれ
ばオーディオエンコーダ１６から出力されるデータ長は
一定であり、パックに格納されるデータの最後位置WRPP
は、圧縮レートが決定されれば、一義的に決まる。従っ
て、パディングヘッダとパディングデータとの入力はこ
のWRPPを先頭アドレスとして行われれる。これによりパ
ックのフォーマットに合ったオーディオのパックが完成
する。完成されたパックは、オーディオデータ格納位置
WRPSを先頭にパックのフォーマット長の領域までが指定
され出力回路２８により多重化装置２２の後段の装置に
出力される。ここで、ヘッダ領域４ｐに格納されるヘッ
ダ情報のデータ量が変化すると、パックの最終位置のア
ドレスが変化するので、デュアルポートＲＡＭ２６内の
パディングデータ領域４ｓとしては、ヘッダ領域４ｐに
格納されるヘッダ情報がもっともデータ量が小さいヘッ
ダ情報である場合であってもパックの最後部がパディン
グデータ領域４ｓ内に位置するようなデータ長の領域を
確保しておく。

【００６０】上記のように、図３，４に示すようなデュ
アルポートＲＡＭ２６上のデータ格納構造を採ることに
より、ビデオ圧縮データ、及びオーディオ圧縮データを
入力し格納するデュアルポートＲＡＭ２６上の位置が固
定化されるため、格納に関する演算が大幅に削除でき
る。更に、入力・格納の位置と、パック作成作業領域が
固定化されるため、メモリの管理が簡素化される。これ
らは、ＣＰＵ処理部１４を動かすソフトウエアの構造を
簡略化し、多重化演算処理以外にかかるハードウエアを
制御する処理を従来に比べ大幅に軽減できる。

【００６１】また、図４のオーディオデータ構造のよう
に1 パックに格納するデータをオーディオ圧縮レートに
より整数個に限定する、つまりパックを跨いでオーディ
オフレームデータが格納されない構造をとるため、多重
化処理のうちの、パックを作成するフローは簡略化され
る。

【００６２】さらに、パディングデータ領域４ｓとし
て、パックヘッダのサイズが最小の場合にパックのデー
タ長が所定のサイズとなるような領域を予め確保して、
その領域にデータを書きこんでいるので、パック出力の
長さに合わせてパディング領域のデータを、データ出力
の直前までに加工すればよく、オーディオ圧縮データが
入力された時点でパックヘッダのサイズやパディングの
サイズ不明であっても、多重化演算処理の結果を意識せ
ずにオーディオ圧縮データを入力しながらパックを作成
することができる。

【００６３】また、1 パックに格納するデータをオーデ
ィオ圧縮レートにより整数個に限定することにより、Ｍ
ＰＥＧ規格などで規定されるビデオ・オーディオの再生
バッファがオーバーフロー、アンダーフローしないため
の多重化順の処理についても、オーディオパックの多重
化の間隔を一定にすることが可能になる。例えば、1パ
ックに２オーディオフレームデータを挿入したときは、
２オーディオフレーム周期に1 パックをストリームに多
重化し、ビデオとの同期をとる最初のオーディオパック
の多重化位置よりも２オーディオフレームだけ早い多重
化位置に多重することにより、各オーディオの再生時間
には、必ず２オーディオデータか３オーディオデータの
どちらかのデータ蓄積状態になり、再生バッファのアン
ダーフローは防止できる、また1 パックサイズが２ＫＢ
以下になるような場合、1 オーディオデータが必ず１Ｋ
Ｂ以下となるため、ＭＰＥＧ規格の1 オーディオデータ
が４ＫＢ以下という制限を常に満たすことが可能であ
る。

【００６４】実施の形態２ 図５は、本発明の実施の形態２における多重化装置の構
造を説明するための、データ処理バスの構造を示すブロ
ック図であり、この実施の形態２においては、上記実施
の形態１に係る多重化装置のデータ処理バスの代わり
に、データ処理バス７０を用いるようにしたものであ
り、本実施の形態２の多重化装置のデータ処理バス７０
以外の構成について、上記実施の形態１と同様であるた
め、ここでは説明を省略している。

【００６５】図５において、データ処理部７０は、ビデ
オ入力回路２３、オーディオ入力回路２４、第１のメモ
リコントロール回路３３、デュアルポートＲＡＭ２６
ａ、第２のメモリコントロール回路３６、出力回路２
８、ヘッダ入力回路２９を有する。ビデオ入力回路２
３、オーディオ入力回路２４、第１のメモリコントロー
ル回路３３は入力データバス７０ａを構成し、ヘッダ入
力回路２９、出力回路２８、第２のメモリコントロール
回路３６は入出力データバス７０ｂを構成している。デ
ュアルポートＲＡＭ２６ａは映像側デュアルポートＲＡ
Ｍ３４，及び音声側デュアルポートＲＡＭ３５から構成
されている。

【００６６】ビデオエンコーダからのビデオ圧縮データ
が入力されるビデオ入力回路２３は、ビデオエンコーダ
とメモリコントロール３３とをビデオヘッダ検出回路９
の制御ライン５１により制御・接続できるインターフェ
イス回路である。オーディオエンコーダからのオーディ
オ圧縮データが入力されるオーディオ入力回路２４は、
オーディオエンコーダ１６とメモリコントロール３３と
をオーディオヘッダ検出回路１０の制御ライン５２によ
り制御・接続できるインターフェイス回路である。第１
のメモリコントロール回路３３は、ビデオ入力回路２
３、オーディオ入力回路２４、デュアルポートＲＡＭ２
６ａの第１の入出力ポート、即ち映像側デュアルポート
ＲＡＭ３４、及び第音声側デュアルポートＲＡＭ３５の
それぞれの第１の入出力ポートに接続され、制御演算処
理バス３２により制御されて映像側，音声側デュアルポ
ートＲＡＭ３４，３５への各圧縮データの入力を制御す
る回路である。具体的には、ビデオ入力回路２３の出力
を映像側デュアルポートＲＡＭ３４の第１の入出力ポー
トへ入力させ、オーディオ入力回路２４の出力を音声側
デュアルポートＲＡＭ３５の第１の入出力ポートへ入力
させる。出力回路２８は、この多重化装置の後段に接続
される装置（図示せず）と、第２のメモリコントロール
回路３６とを接続するインターフェース回路である。ヘ
ッダ入力回路２９は、制御演算処理バス３２に接続さ
れ、この制御演算処理バス３２から入力される各種ヘッ
ダ情報を格納できるメモリ４０を持つものであり、この
メモリ４０とメモリコントロール回路３６とを接続する
インタフェース回路である。第２のメモリコントロール
回路３６は、出力回路２８、ヘッダ入力回路２９、及び
デュアルポートＲＡＭ２６ａの第２の入出力ポート、即
ち、映像側デュアルポートＲＡＭ３４、及び音声側デュ
アルポートＲＡＭ５のそれぞれの第１の入出力ポートに
接続され、制御演算処理バス３２により制御されてデュ
アルポートＲＡＭ３４，３５へのヘッダ情報の入力、及
びデュアルポートＲＡＭ３４，３５からのパックの出力
を制御する回路である。具体的には、ヘッダ入力回路２
９の出力を映像側，音声側デュアルポートＲＡＭユニッ
ト３４，３５の第２の入出力ポートへ入力させ、映像
側，音声側デュアルポートＲＡＭ３４，３５のパックを
第２の入出力ポートから出力回路２８へ出力させる。映
像側デュアルポートＲＡＭ３４は映像データだけを、音
声側デュアルポートＲＡＭ３５は音声データだけをそれ
ぞれ出力フォーマット長に合わせて格納し、格納したデ
ータとパック・パケットヘッダとを合成するものであ
る。

【００６７】次に動作について説明する。まず、ビデオ
圧縮データの映像側デュアルポートＲＡＭ３４への転送
について説明する。ビデオ入力回路２３は、ビデオエン
コーダの圧縮作業が終了したのを確認してビデオエンコ
ーダのｖｂｖサイズ以上のデータを格納できるメモリか
ら、データの転送を開始させる。この時、上記実施の形
態１において図１を用いて説明したように、まずビデオ
圧縮データはビデオヘッダ検出回路９に送られ、圧縮デ
ータに添付されているヘッダ同期コードを検出し、それ
に続くヘッダ情報を内部メモリ１２に転送・複写後、Ｃ
ＰＵ処理部１４に対してヘッダが入力されたことを示す
割り込みを伝達する。この期間中は、ビデオ入力回路２
３は、映像側デュアルポートＲＡＭ３４へはデータを転
送しない。そして、ビデオヘッダの内容を解析して多重
化順を決定し、ビデオデータを図３に示す映像側デュア
ルポートＲＡＭ３４上の、ビデオデータ領域のどの位置
(WP)にどの位のサイズ(Length)を入力するか決定する。
ＣＰＵ処理部１４は、上記で決定されたデータを第１の
メモリコントロール回路３３の出力へ伝達し、このデー
タを設定する。

【００６８】この設定を受けて第１のメモリコントロー
ル回路３３はビデオ入力回路２３に対して映像側デュア
ルポートＲＡＭ３４へのデータ転送を指示し、ビデオヘ
ッダ以降の圧縮データが、設定されたLengthだけビデオ
エンコーダ１から転送され、図３において示したよう
に、映像側デュアルポートＲＡＭ３４上の位置WPを先頭
にビデオデータ領域３ｌに書き込まれる。

【００６９】次に、オーディオ圧縮データの音声側デュ
アルポートＲＡＭ３５への転送について説明する。オー
ディオエンコーダ１６からオーディオ入力割り込みが発
生すると、上記実施の形態１において図１を用いて説明
した動作と同じように、ＣＰＵ処理部１４に対して処理
割り込みが発生する。この時、オーディオエンコーダ１
６から、データ転送開始前あるいは、圧縮レートが変更
になる直前までに圧縮のレートを、ＣＰＵ処理部１４に
外部コントロール５３を経由して伝達されているように
する。

【００７０】更に、ＣＰＵ処理部１４においてオーディ
オ圧縮データを図４に示したような音声側デュアルポー
トＲＡＭ３５上のオーディオデータ領域４ｑのどの位置
(WP)にどの位のサイズ(Length)を入力するか決定し、Ｃ
ＰＵ処理部１４は、この決定されたデータをメモリコン
トロール回路３３に伝達し、メモリコントロール回路３
３を設定する。メモリコントロール回路３３は、設定後
直ちに、オーディオ入力回路２４に対して音声側デュア
ルポートＲＡＭ３５へのデータ転送を指示し、オーディ
オ圧縮データがサイズLengthだけオーディオエンコーダ
１６から転送され、デュアルポートＲＡＭユニット３５
上の図４において示した位置WPを先頭としてオーディオ
データ領域４ｑに書き込まれる。

【００７１】出力回路２８及びヘッダ入力回路２９側の
動作については、映像側，音声側デュアルポートＲＡＭ
３４，３５からなるデュアルポートＲＡＭ２６ａを一つ
の同一のメモリとしてとらえて動作する点を除けば、上
記実施の形態１の出力回路及びヘッダ回路の動作と同様
である。即ち、ＣＰＵ処理部１４で作成されたビデオヘ
ッダ情報はメモリコントロール回路３６の切り替えによ
り映像側デュアルポートＲＡＭ３４に格納され、オーデ
ィオヘッダ情報はメモリコントロール回路３６の切り替
えにより音声側デュアルポートＲＡＭ３５に格納され
る。また、映像側デュアルポートＲＡＭ３４で作成され
たビデオ圧縮データに対応するパック、及び、音声側デ
ュアルポートＲＡＭ３５で作成されたオーディオ圧縮デ
ータに対応するパックは、それぞれ、メモリコントロー
ル回路３６の切り替えにより出力回路２８に入力され、
出力回路２８から出力される。

【００７２】この実施の形態２によれば、デュアルポー
トＲＡＭ２６ａを、２つのデュアルポートＲＡＭ３４，
３５により構成したことにより、上記実施の形態１に対
して、ビデオ、オーディオ圧縮データの入力系である入
力データバス７０ａを更に２分割できるため、パックデ
ータを作成するメモリに圧縮データを転送する際の優先
順位制御が不要になり、第１，第２のメモリコントロー
ル回路３３，３６の規模を実施の形態１に係る多重化装
置の第１、第２のメモリコントロール回路の規模よりも
削減して簡略化できるとともに、優先順位制御を不要と
して多重化処理の制御を簡略化でき、多重化処理を制御
するソフトウエアの処理が軽減され、また転送の動作周
波数も同時に下げることが可能になる。

【００７３】

【発明の効果】以上のようにこの発明によれば、圧縮し
た映像データと圧縮した音声データとを一つのストリー
ムデータに多重化する多重化装置において、第１，第２
の２つの入出力ポートを有し、第１の入出力ポートから
入力される映像圧縮データ及び音声圧縮データを分けて
一時的に蓄積するとともに、これらに第２の入出力ポー
トから入力されるヘッダ情報を添付して所定の出力フォ
ーマットに合わせてパック化し、該パックを第２の入出
力ポートから出力するメモリと、上記第１の入出力ポー
トに、上記映像圧縮データ及び音声圧縮データを転送し
入力させる入力データバスと、上記第２の入出力ポート
に、上記ヘッダ情報を転送し入力させるとともに、上記
第２の入出力ポートから上記パックを出力させる入出力
データバスと、上記入力データバスと入出力データバス
とのデータ転送を制御するとともに、上記映像圧縮デー
タ及び音声圧縮データに基づいて上記ヘッダ情報を作成
して上記入出力バスに出力する中央演算処理部を有する
制御演算バスとを備えるようにしたから、メモリに対す
る入出力のバスを、入力データバスと入出力データバス
とをそれぞれ中心とした２つの系に切り分けることが可
能となり、それぞれの系における転送優先順位制御、入
力の切り替え制御が従来に比べて半分に簡略化でき、従
来のような複雑なバスコントロール回路は不要になり、
回路規模を従来の半分以下に削減でき、簡略化した構成
からなる、安価な多重化装置を提供できる効果がある。

【００７４】また、この発明によれば、上記入力データ
バスは、外部からの上記映像圧縮データを入力とするビ
デオ入力回路と、外部からの上記音声圧縮データを入力
とするオーディオ入力回路と、上記ビデオ入力回路、オ
ーディオ入力回路、及びメモリの第１の入出力ポートに
接続され、上記制御演算バスからのデータにより、上記
ビデオ入力回路及びオーディオ入力回路からそれぞれ出
力される映像圧縮データ及び音声圧縮データの入力、及
び該圧縮データの上記メモリへの転送とを制御する第１
のメモリコントロール回路とを備え、上記入出力データ
バスは、上記制御演算バスから出力されるヘッダ情報を
入力とするヘッダ入力回路と、上記メモリのパックを順
次外部に出力するための出力回路と、上記メモリの第２
の入出力ポート，ヘッダ入力回路，及び出力回路と接続
され、上記制御演算バスからのデータにより、上記ヘッ
ダ情報のヘッダ入力回路からメモリへの転送、及び上記
メモリ内のパックの出力回路への転送とを制御する第２
のメモリコントロール回路とを備えるようにしたから、
メモリに対する入出力のバスを、第１のメモリコントロ
ール回路を備えた入力データバスと第２のメモリコント
ロール回路を備えた入出力データバスとをそれぞれ中心
とした２つの系に切り分けることが可能となり、第１、
第２のメモリコントロールによる転送優先順位制御、入
力の切り替え制御が従来に比べて半分に簡略化でき、従
来のような複雑なバスコントロール回路は不要になり、
回路規模を従来の半分以下に削減でき、簡略化した構成
からなる、安価な多重化装置を提供できる効果がある。

【００７５】また、この発明によれば、上記メモリは、
映像圧縮データをパック化する第１，第２の入出力ポー
トを有する映像側メモリと、音声圧縮データをパック化
する第１，第２の入出力ポートを有する音声側メモリと
からなり、上記メモリの第１の入出力ポートは映像側メ
モリ及び音声側メモリのそれぞれの第１の入出力ポート
からなり、上記メモリの第２の入出力ポートは映像側メ
モリ及び音声側メモリのそれぞれの第２の入出力ポート
からなり、上記入力データバスは、映像圧縮データを、
上記映像側メモリの第１の入出力ポートに入力するとと
もに、音声圧縮データを、上記音声側メモリの第１の入
出力ポートに入力し、上記入出力データバスは、上記映
像側メモリ及び音声側メモリのそれぞれの第２の入出力
ポートにヘッダ情報を転送し入力するとともに、上記映
像側メモリ及び音声側メモリのそれぞれの第２の入出力
ポートからパックを出力させるようにしたから、映像、
音声圧縮データの入力系である入力データバスを更に2
分割でき、パックを作成するメモリに圧縮データを転送
する際の優先順位制御が不要になり、入力データバス及
び入出力データバスのデータ転送のための構成をより簡
略化できるとともに、優先順位制御を不要として多重化
処理の制御を簡略化でき、簡略化した構成からなる、安
価な多重化装置を提供できる効果がある。

【００７６】また、この発明によれば、上記メモリは、
パックのヘッダ情報が採りうる最大のデータ量に対応し
たヘッダ領域と、該ヘッダ領域に連続した、一つのパッ
クに多重化可能な最大の映像圧縮データ量に対応した映
像データ領域との２つの領域を一つの転送データ領域と
する、複数の連続した転送データ領域の集合を有してお
り、上記転送データ領域の映像データ領域のメモリ上の
先頭アドレスを固定化し、上記ヘッダ領域にヘッダ情報
を、上記先頭アドレスがヘッダ情報の最終位置となるよ
うに書きこみ、その書きこんだヘッダ情報の先頭アドレ
スをパックの先頭位置とするようにしたから、映像圧縮
データを格納するメモリ上の位置が固定化されるため、
データ格納に関する演算が大幅に削除でき、かつメモリ
の管理が簡略化できる多重化装置を提供できる効果があ
る。

【００７７】また、この発明によれば、上記メモリは、
音声圧縮データに対するパックのヘッダ情報が採りうる
最大のデータ量に対応したヘッダ領域と、該ヘッダ領域
に連続した、圧縮レートに合わせて整数個に制限した複
数の上記音声圧縮データのデータ量に合わせた音声デー
タ領域と、上記ヘッダ情報が最小のデータ量である場合
においても、音声圧縮データに対するパック全体の長さ
が上記所定の出力フォーマットによって定められたパッ
クデータの長さとなるように調整可能なデータ量のＭＰ
ＥＧ２のプログラムストリームのダミーデータに準じた
データを格納できる、上記音声データ領域に連続したダ
ミーデータ領域との３つの領域を音声圧縮データ用の一
つの転送データ領域とする、複数の連続した転送データ
領域の集合を有しており、上記転送データ領域の音声デ
ータ領域のメモリ上の先頭アドレスを固定化し、上記ヘ
ッダ領域にヘッダ情報を、この先頭アドレスがヘッダ情
報の最終位置となるように書きこむことで、音声圧縮デ
ータに対するパックの先頭位置を決定するようにしたか
ら、音声圧縮データを入力し格納するメモリ上の位置が
固定化されるため、格納に関する演算が大幅に削除で
き、かつメモリの管理が簡略化できる多重化装置を提供
できる効果がある。

【００７８】また、この発明によれば、上記メモリは、
上記ヘッダ情報のうちの音声圧縮データに対するヘッダ
情報と、該ヘッダ情報に連続して配置され、上記音声圧
縮データのレートに合わせて整数個に制限した複数の上
記音声圧縮データからなる音声データブロックと、音声
圧縮データに対するパックの長さが、上記所定の出力フ
ォーマットによって定められたパックデータの長さとな
るように、上記音声データブロックに続いて格納され
た、ＭＰＥＧ２のプログラムストリームのダミーデータ
に準じたデータからなるデータブロックとを、音声圧縮
データに対するパックとして格納するようにしたから、
1 パックに格納するデータをオーディオ圧縮レートによ
り整数個に限定して、異なるパックを跨いでオーディオ
フレームデータが格納されないようにでき、多重化処理
のうちの、パックを作成する工程を簡略化することがで
きる。

【００７９】また、この発明によれば、上記音声圧縮デ
ータの圧縮レートを９２ｋｂｐ以上４４８Ｋｂｐｓ以下
とし、上記メモリは、１パックに格納される音声データ
を、音声データのレートが９２ｋｂｐｓから２２４Ｋｂ
ｐｓの範囲では２オーディオフレームとし、２２４ｋｂ
ｐｓから４４８ｋｂｐｓの範囲では、１オーディオフレ
ームとするとともに、1 パックのデータサイズが２０４
８Byteを超えないようにしたから、1 パックに格納する
データをオーディオ圧縮レートにより整数個に限定し
て、異なるパックを跨いでオーディオフレームデータが
格納されないようにでき、多重化処理のうちの、パック
を作成する工程を簡略化することができる。

【００８０】また、この発明に係る多重化システムによ
れば、圧縮した映像データと圧縮した音声データとを一
つのストリームデータに多重化する多重化システムにお
いて、ＭＰＥＧ２ビデオ規格規定のｖｂｖサイズ以上の
容量のメモリを有し、かつ圧縮された映像フレームデー
タの先頭及びＧＯＰの先頭位置を出力できる手段を備え
た、映像データを圧縮するビデオエンコーダと、音声圧
縮データの１音声フレームを蓄積できる容量のメモリを
有する、音声データを圧縮するオーディオエンコーダ
と、第１，第２の２つの入出力ポートを有し、第１の入
出力ポートから入力される上記映像圧縮データ及び音声
圧縮データを分けて一時的に蓄積するとともに、これら
に第２の入出力ポートから入力されるヘッダ情報を添付
して所定の出力フォーマットに合わせてパック化し、該
パックを第２の入出力ポートから出力するメモリと、上
記ビデオエンコーダ，及びオーディオエンコーダと接続
され、上記ビデオエンコーダ，及びオーディオエンコー
ダから出力される上記映像圧縮データ及び音声圧縮デー
タを転送し、上記第１の入出力ポートに入力させる入力
データバスと、上記第２の入出力ポートに、上記ヘッダ
情報を転送し入力させるとともに、上記第２の入出力ポ
ートから上記パックを出力させる入出力データバスと、
上記入力データバスと入出力データバスとのデータ転送
を制御するとともに、上記映像圧縮データ及び音声圧縮
データに基づいて上記ヘッダ情報を作成して上記入出力
バスに出力する中央演算処理部を有する制御演算バスと
を備えるようにしたから、メモリに対する入出力のバス
を、入力データバスと入出力データバスとをそれぞれ中
心とした２つの系に切り分け、それぞれの系における転
送優先順位制御、入力の切り替え制御が従来に比べて半
分に簡略化でき、回路規模を従来の半分以下に削減で
き、簡略化した構成からなる安価な多重化システムを提
供できる効果がある。さらに、ビデオ圧縮データの転送
をオーディオ圧縮データが転送されている間待たせられ
るようにすることができ、多重化の際の優先順位の固定
化などが可能になり、システム構成を簡略化できるとと
もに、ビデオエンコーダにデータを待たせておき、必要
な時に、ビデオエンコーダからメモリにデータを転送さ
せることができるので、入力データバスにおいて、デー
タを一旦保持してメモリへデータを入力させる順番を待
たせる必要がなくなり、ビデオ入力回路等のバッファメ
モリをなくすことができ、より簡略化した構成からなる
多重化システムを提供できる効果がある。

【００８１】また、この発明によれば、上記ビデオエン
コーダは、ＭＰＥＧ２規格のＰＥＳストリームのヘッダ
に準拠した同期コードとＩＤデータと、これらに連続す
る、映像フレームデータを示すフラッグ、ＧＯＰの先頭
となるフラッグ、及び圧縮映像データサイズのデータと
からなる添付領域であるヘッダ情報を、１映像フレーム
の圧縮した映像データの先頭ごとに添付して出力する手
段を備え、上記制御演算バスは、上記ビデオエンコーダ
から入力されてくる上記ヘッダ情報付きの映像圧縮デー
タのヘッダコードを検出し、該ヘッダコードに続く映像
圧縮データに関する上記ヘッダ情報を転送できるビデオ
ヘッダ検出回路と、上記オーディオエンコーダから入力
されてくる音声圧縮データに添付されてくるヘッダコー
ドを検出し、該ヘッダコードに続く音声圧縮データに関
するヘッダ情報を転送できるオーディオヘッダ検出回路
と、上記ビデオヘッダ検出回路および前記オーディオヘ
ッダ検出回路に接続され、これらの検出回路が転送した
ヘッダ情報を格納する内蔵メモリとを備え、上記中央演
算処理部が上記内蔵メモリに格納されたデータを読み込
み、このデータをもとに多重化演算及びデータ転送制御
演算を行うようにしたから、ビデオエンコーダからビデ
オ圧縮データを転送する直前に、各フラッグからパック
に付けるべきヘッダの種別及びビデオ圧縮データの転送
する長さを、それぞれ判断することができ、ビデオエン
コーダから入力・転送しながらメモリにおいてパックを
作成することが可能となるとともに、データの転送のス
ケジューリングのテーブルを、映像圧縮データを転送す
る直前に作成することが可能となり、中央演算処理部の
多重化演算処理からパックの種別を決定する処理を行う
部分を簡略化できる効果があるとともに、また、入力デ
ータバスに圧縮ビデオフレームデータを保持し、その圧
縮ビデオフレームデータの長さを計測して、これを出力
フォーマットへフィードバックする必要がなくなり、計
測時に必要なメモリを入力データバスからなくすことが
でき、システムを簡略化できる効果がある。

【図面の簡単な説明】

【図１】 本発明の実施の形態１に係る多重化装置を備
えた多重化システムの構成を示すブロック図である。

【図２】 本発明の実施の形態１に係る多重化装置を備
えた多重化システムの動作を説明するためのタイミング
図である。

【図３】 本発明の実施の形態１に係る多重化装置を備
えた多重化システムにおけるデュアルポートＲＡＭ上の
ビデオ圧縮データの格納位置を説明するための図であ
る。

【図４】 本発明の実施の形態１に係る多重化装置を備
えた多重化システムにおけるデュアルポートＲＡＭ上の
オーディオ圧縮データの格納位置を説明するための図で
ある。

【図５】 本発明の実施の形態２に係る多重化装置を備
えた多重化システムにおけるデータ処理部の構造を示す
ブロック図である。

【図６】 従来の多重化装置を備えた多重化システムの
構成を示すブロック図である。

【図７】 従来の多重化装置を備えた多重化システムの
動作を説明するための図である。

【符号の説明】

１，１０１ ビデオエンコーダ ９，１０，１０９，１１０ ヘッダ検出回路 １２，１１２ 内部メモリ １４，１１４ 中央演算処理部 １６ オーディオエンコーダ ２２，１２２ 多重化装置 ２３，１０２ ビデオ入力回路 ２４，１０５ オーディオ入力回路 ２５，３３ 第１のメモリコントロール回路 ２６，２６ａ，１１３，１１５ デュアルポートＲＡ
Ｍ ２７，３６ 第２のメモリコントロール回路 ２８，１０７ 出力回路 ２９ ヘッダ入力回路 ３０，７０，１１８ データ処理部 ３０ａ，７０ａ 入力データバス ３０ｂ，７０ｂ 入出力データバス ３１，１１７ 制御演算処理部 ３２ 制御演算処理バス ３４ ビデオ側デュアルポートＲＡＭ ３５ 音声側デュアルポートＲＡＭ ４０ メモリ ５１，５２ 制御ライン ５３ 外部コントロール ７０ データ処理部 １０３，１０６，１０８ バッファメモリ １０４ バスコントロール回路 １１１ 外付けメモリ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5C059 KK08 MA00 RB02 RB09 RB14 RC07 RC32 SS30 UA29 UA34 UA36 UA38 5C063 AA01 AB07 AC01 AC05 CA23 CA31 CA36 DA05 DA13 5K028 EE03 EE08 EE12 KK32 MM06 SS05 SS24 TT05

Claims (9)

【特許請求の範囲】
1. 【請求項１】 圧縮した映像データと圧縮した音声デー
   タとを一つのストリームデータに多重化する多重化装置
   において、 第１，第２の２つの入出力ポートを有し、第１の入出力
   ポートから入力される映像圧縮データ及び音声圧縮デー
   タを分けて一時的に蓄積するとともに、これらに第２の
   入出力ポートから入力されるヘッダ情報を添付して所定
   の出力フォーマットに合わせてパック化し、該パックを
   第２の入出力ポートから出力するメモリと、 上記第１の入出力ポートに、上記映像圧縮データ及び音
   声圧縮データを転送し入力させる入力データバスと、 上記第２の入出力ポートに、上記ヘッダ情報を転送し入
   力させるとともに、上記第２の入出力ポートから上記パ
   ックを出力させる入出力データバスと、 上記入力データバスと入出力データバスとのデータ転送
   を制御するとともに、上記映像圧縮データ及び音声圧縮
   データに基づいて上記ヘッダ情報を作成して上記入出力
   バスに出力する中央演算処理部を有する制御演算バスと
   を備えたことを特徴とする多重化装置。
2. 【請求項２】 請求項１に記載の多重化装置において、 上記入力データバスは、外部からの上記映像圧縮データ
   を入力とするビデオ入力回路と、外部からの上記音声圧
   縮データを入力とするオーディオ入力回路と、上記ビデ
   オ入力回路、オーディオ入力回路、及びメモリの第１の
   入出力ポートに接続され、上記制御演算バスからのデー
   タにより、上記ビデオ入力回路及びオーディオ入力回路
   からそれぞれ出力される映像圧縮データ及び音声圧縮デ
   ータの入力、及び該圧縮データの上記メモリへの転送と
   を制御する第１のメモリコントロール回路とを備え、 上記入出力データバスは、上記制御演算バスから出力さ
   れるヘッダ情報を入力とするヘッダ入力回路と、上記メ
   モリのパックを順次外部に出力するための出力回路と、
   上記メモリの第２の入出力ポート，ヘッダ入力回路，及
   び出力回路と接続され、上記制御演算バスからのデータ
   により、上記ヘッダ情報のヘッダ入力回路からメモリへ
   の転送、及び上記メモリ内のパックの出力回路への転送
   とを制御する第２のメモリコントロール回路とを備えた
   ことを特徴とする多重化装置。
3. 【請求項３】 請求項１に記載の多重化装置において、 上記メモリは、映像圧縮データをパック化する第１，第
   ２の入出力ポートを有する映像側メモリと、音声圧縮デ
   ータをパック化する第１，第２の入出力ポートを有する
   音声側メモリとからなり、上記メモリの第１の入出力ポ
   ートは映像側メモリ及び音声側メモリのそれぞれの第１
   の入出力ポートからなり、上記メモリの第２の入出力ポ
   ートは映像側メモリ及び音声側メモリのそれぞれの第２
   の入出力ポートからなり、 上記入力データバスは、映像圧縮データを、上記映像側
   メモリの第１の入出力ポートに入力するとともに、音声
   圧縮データを、上記音声側メモリの第１の入出力ポート
   に入力し、 上記入出力データバスは、上記映像側メモリ及び音声側
   メモリのそれぞれの第２の入出力ポートにヘッダ情報を
   転送し入力するとともに、上記映像側メモリ及び音声側
   メモリのそれぞれの第２の入出力ポートからパックを出
   力させることを特徴とする多重化装置。
4. 【請求項４】 請求項１に記載の多重化装置において、 上記メモリは、パックのヘッダ情報が採りうる最大のデ
   ータ量に対応したヘッダ領域と、該ヘッダ領域に連続し
   た、一つのパックに多重化可能な最大の映像圧縮データ
   量に対応した映像データ領域との２つの領域を一つの転
   送データ領域とする、複数の連続した転送データ領域の
   集合を有しており、 上記転送データ領域の映像データ領域のメモリ上の先頭
   アドレスを固定化し、上記ヘッダ領域にヘッダ情報を、
   上記先頭アドレスがヘッダ情報の最終位置となるように
   書きこみ、その書きこんだヘッダ情報の先頭アドレスを
   パックの先頭位置とすることを特徴とする多重化装置。
5. 【請求項５】 請求項１に記載の多重化装置において、 上記メモリは、音声圧縮データに対するパックのヘッダ
   情報が採りうる最大のデータ量に対応したヘッダ領域
   と、該ヘッダ領域に連続した、圧縮レートに合わせて整
   数個に制限した複数の上記音声圧縮データのデータ量に
   合わせた音声データ領域と、上記ヘッダ情報が最小のデ
   ータ量である場合においても、音声圧縮データに対する
   パック全体の長さが上記所定の出力フォーマットによっ
   て定められたパックデータの長さとなるように調整可能
   なデータ量のＭＰＥＧ２のプログラムストリームのダミ
   ーデータに準じたデータを格納できる、上記音声データ
   領域に連続したダミーデータ領域との３つの領域を音声
   圧縮データ用の一つの転送データ領域とする、複数の連
   続した転送データ領域の集合を有しており、 上記転送データ領域の音声データ領域のメモリ上の先頭
   アドレスを固定化し、上記ヘッダ領域にヘッダ情報を、
   この先頭アドレスがヘッダ情報の最終位置となるように
   書きこむことで、音声圧縮データに対するパックの先頭
   位置を決定することを特徴とする多重化装置。
6. 【請求項６】 請求項１に記載の多重化装置において、 上記メモリは、上記ヘッダ情報のうちの音声圧縮データ
   に対するヘッダ情報と、該ヘッダ情報に連続して配置さ
   れ、上記音声圧縮データのレートに合わせて整数個に制
   限した複数の上記音声圧縮データからなる音声データブ
   ロックと、音声圧縮データに対するパックの長さが、上
   記所定の出力フォーマットによって定められたパックデ
   ータの長さとなるように、上記音声データブロックに続
   いて格納された、ＭＰＥＧ２のプログラムストリームの
   ダミーデータに準じたデータからなるデータブロックと
   を、音声圧縮データに対するパックとして格納するもの
   であることを特徴とする多重化装置。
7. 【請求項７】 請求項５または請求項６のいずれかに記
   載の多重化装置において、 上記音声圧縮データの圧縮レートを９２ｋｂｐ以上４４
   ８Ｋｂｐｓ以下とし、 上記メモリは、１パックに格納される音声データを、音
   声データのレートが９２ｋｂｐｓから２２４Ｋｂｐｓの
   範囲では２オーディオフレームとし、２２４ｋｂｐｓか
   ら４４８ｋｂｐｓの範囲では、１オーディオフレームと
   するとともに、1 パックのデータサイズが２０４８Byte
   を超えないようにしたことを特徴とした多重化装置。
8. 【請求項８】 圧縮した映像データと圧縮した音声デー
   タとを一つのストリームデータに多重化する多重化シス
   テムにおいて、 ＭＰＥＧ２ビデオ規格規定のｖｂｖサイズ以上の容量の
   メモリを有し、かつ圧縮された映像フレームデータの先
   頭及びＧＯＰの先頭位置を出力できる手段を備えた、映
   像データを圧縮するビデオエンコーダと、 音声圧縮データの１音声フレームを蓄積できる容量のメ
   モリを有する、音声データを圧縮するオーディオエンコ
   ーダと、 第１，第２の２つの入出力ポートを有し、第１の入出力
   ポートから入力される上記映像圧縮データ及び音声圧縮
   データを分けて一時的に蓄積するとともに、これらに第
   ２の入出力ポートから入力されるヘッダ情報を添付して
   所定の出力フォーマットに合わせてパック化し、該パッ
   クを第２の入出力ポートから出力するメモリと、 上記ビデオエンコーダ，及びオーディオエンコーダと接
   続され、上記ビデオエンコーダ，及びオーディオエンコ
   ーダから出力される上記映像圧縮データ及び音声圧縮デ
   ータを転送し、上記第１の入出力ポートに入力させる入
   力データバスと、 上記第２の入出力ポートに、上記ヘッダ情報を転送し入
   力させるとともに、上記第２の入出力ポートから上記パ
   ックを出力させる入出力データバスと、 上記入力データバスと入出力データバスとのデータ転送
   を制御するとともに、上記映像圧縮データ及び音声圧縮
   データに基づいて上記ヘッダ情報を作成して上記入出力
   バスに出力する中央演算処理部を有する制御演算バスと
   を備えたことを特徴とする多重化システム。
9. 【請求項９】 請求項８に記載の多重化システムにおい
   て、 上記ビデオエンコーダは、ＭＰＥＧ２規格のＰＥＳスト
   リームのヘッダに準拠した同期コードとＩＤデータと、
   これらに連続する、映像フレームデータを示すフラッ
   グ、ＧＯＰの先頭となるフラッグ、及び圧縮映像データ
   サイズのデータとからなる添付領域であるヘッダ情報
   を、１映像フレームの圧縮した映像データの先頭ごとに
   添付して出力する手段を備え、 上記制御演算バスは、上記ビデオエンコーダから入力さ
   れてくる上記ヘッダ情報付きの映像圧縮データのヘッダ
   コードを検出し、該ヘッダコードに続く映像圧縮データ
   に関する上記ヘッダ情報を転送できるビデオヘッダ検出
   回路と、 上記オーディオエンコーダから入力されてくる音声圧縮
   データに添付されてくるヘッダコードを検出し、該ヘッ
   ダコードに続く音声圧縮データに関するヘッダ情報を転
   送できるオーディオヘッダ検出回路と、 上記ビデオヘッダ検出回路および前記オーディオヘッダ
   検出回路に接続され、これらの検出回路が転送したヘッ
   ダ情報を格納する内蔵メモリとを備え、 上記中央演算処理部が上記内蔵メモリに格納されたデー
   タを読み込み、このデータをもとに多重化演算及びデー
   タ転送制御演算を行うものであることを特徴とする多重
   化システム。