JP2000207205A

JP2000207205A - 演算装置

Info

Publication number: JP2000207205A
Application number: JP746299A
Authority: JP
Inventors: Osamu Yagi; 修八木
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1999-01-14
Filing date: 1999-01-14
Publication date: 2000-07-28
Also published as: US20020084922A1; US6459391B1

Abstract

(57)【要約】【課題】汎用プロセッサにおいて、高速に可変長復号
処理を行う。【解決手段】汎用プロセッサ１には、汎用の演算を行
うためのデータを記憶するレジスタ群１４の他に、可変
長復号の対象とする可変長符号の最大長以上のデータを
記憶することのできる、可変長符号を記憶する専用のビ
デオデータレジスタ、そのビデオデータレジスタ２１に
記憶されたデータのうち、まだ可変長復号されていない
データの長さを記憶する専用のデータカウンタレジスタ
２２、およびキャッシュメモリ１５に記憶された可変長
符号のビットストリーム中の、次に読み出すべき可変長
符号のアドレスを記憶する専用のポインタレジスタ２３
が設けられており、汎用の演算を行うＡＬＵ１３では、
ビデオデータレジスタ２１、データカウンタ２２、およ
びポインタレジスタ２３を制御することにより、ビデオ
データレジスタ２１に記憶された可変長符号が可変長復
号される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、演算装置に関し、
特に、例えば、汎用のプロセッサにおいて、可変長復号
を高速に行うことができるようにする演算装置に関す
る。

【０００２】

【従来の技術】図４は、汎用プロセッサを利用した、従
来のＶＬＤ（可変長復号）回路の一例の構成を示してい
る。

【０００３】ＤＭＵＸ（デマルチプレクサ）３には、例
えば、ＭＰＥＧ（Moving Picture Experts Group）２方
式に準拠したトランスポートストリーム（Transport St
ream）が供給されるようになされており、ＤＭＵＸ３
は、トランスポートストリームから、ビデオとオーディ
オのエレメンタリストリーム（Elementary Stream）を
分離する。ＤＭＵＸ３で得られたビデオエレメンタリス
トリームは、バス４を介して、メインメモリ２に供給さ
れて記憶される。

【０００４】メインメモリ２は、上述したように、ＤＭ
ＵＸ３からのビデオエレメンタリストリームを記憶する
他、汎用プロセッサ１をＶＬＤ回路として動作させるた
めのプログラムを記憶しており、汎用プロセッサ１は、
メインメモリ２に記憶されたプログラムを実行すること
で、やはりメインメモリ２に記憶された可変長符号を復
号（可変長復号）する。

【０００５】即ち、汎用プロセッサ１は、インストラク
ションフェッチ部１１、インストラクションデコーダ１
２，ＡＬＵ（Arithmetic Logic Unit）１３、レジスタ
群１４、キャッシュメモリ１５、内部バス１６等で構成
され、メインメモリ２に記憶されたプログラムは、適
宜、バス４を介して、キャッシュメモリ１５に供給され
て記憶される。

【０００６】インストラクションフェッチ部１１は、キ
ャッシュメモリ１５に記憶されたプログラムを構成する
コマンド（インストラクション）を適宜フェッチし、イ
ンストラクションデコーダ１２に供給する。インストラ
クションデコーダ１２は、インストラクションフェッチ
部１１からのコマンドをデコードし、そのデコード結果
を、ＡＬＵ１３に供給する。ＡＬＵ１３は、インストラ
クションデコーダ１２からのコマンドのデコード結果に
したがって、必要に応じて、レジスタ群１４に対してデ
ータの読み書きを行いながら、各種の汎用の処理を行
う。

【０００７】即ち、ここでは、メインメモリ２には、可
変長復号を行うためのプログラムが記憶されており、Ａ
ＬＵ１３では、この可変長復号に必要な処理が行われ
る。

【０００８】具体的には、メインメモリ２に記憶された
ビデオエレメンタリストリームが、適宜、バス４を介し
て、キャッシュメモリ１５に転送されて記憶される。さ
らに、キャッシュメモリ１５に記憶されたビデオエレメ
ンタリストリームは、適宜、内部バス１６を介して、レ
ジスタ群１４に転送されて記憶され、ＡＬＵ１３におい
て可変長復号される。

【０００９】ここで、レジスタ群１４は、例えば、３２
ビットの複数のレジスタで構成され、ＡＬＵ１３では、
そのうちの１つが、ビデオエレメンタリストリームを構
成する可変長符号のうち、可変長復号の対象とするもの
を記憶するバッファＢｆｒ（bideo stream data buffe
r）に割り当てられ（従って、バッファＢｆｒは３２ビ
ットである）、そのバッファＢｆｒに記憶されたデータ
を対象に、show_bits()，get_bits()，flush_buffer()
といった関数等に対応する汎用の演算が行われること
で、可変長復号が行われる。

【００１０】関数show_bits(int N)は、バッファＢｆｒ
のＭＳＢ（Most Significant Bit）からＮビットを観測
するものであり、例えば、Ｃ言語では、次のように記述
される。

【００１１】ｕｎｓｉｇｎｅｄｉｎｔｓｈｏｗ＿ｂ
ｉｔｓ（ｉｎｔＮ）｛ｒｅｔｕｒｎＢｆｒ＞＞
（３２−Ｎ）；｝

【００１２】関数ｓｈｏｗ＿ｂｉｔｓ（ｉｎｔＮ）に
よれば、図５（Ａ）に示すようなレジスタ群１４の１つ
のレジスタであるバッファＢｆｒの内容が、図５（Ｂ）
に示すように、レジスタ群１４の他の１つのレジスタ
（テンポラリのレジスタ）Ｔｅｍｐにコピーされ、３２
−Ｎビットだけ右にビットシフトされる（Bfr >> (32-
N)）。これにより、レジスタＴｅｍｐの下位Ｎビットに
は、図５（Ｃ）に示すように、バッファＢｆｒのＭＳＢ
からＮビットがセットされ、これが、関数show_bits(in
t N)の関数値としてリターンされる（return Bfr >> (3
2-N)）。なお、この場合、バッファＢｆｒの記憶値は変
更されない。

【００１３】関数flush_buffer(int N)は、関数show_bi
ts()やget_bits()で観測されたバッファＢｆｒの上位Ｎ
ビットを捨て、その捨てた結果残ったバッファＢｆｒの
記憶値のビット数が、可変長符号の最大長以下の場合に
は、続きのデータを、キャッシュメモリ１５から読み出
して補充するものであり、例えば、Ｃ言語では、次のよ
うに記述される。

【００１４】

【００１５】なお、変数Ｒｄｐｔｒは、キャッシュメモ
リ１５に記憶されたビデオエレメンタリストリーム中
の、次に読み出すべき可変長符号のアドレス（位置）を
指すポインタで、レジスタ群１４を構成するレジスタの
うちの１つが、この変数Rdptrに割り当てられている。
また、変数Incntは、バッファＢｆｒに記憶されたデー
タのうち、まだ可変長復号されていないもの長さを記憶
する変数で、やはり、レジスタ群１４を構成するレジス
タのうちの１つが、この変数Incntに割り当てられてい
る。

【００１６】関数flush_buffer(int N)によれば、い
ま、図６（Ａ）に示すように、バッファＢｆｒの上位Ｎ
ビットの可変長復号が終了した場合に、バッファＢｆｒ
の記憶値が、Ｎビットだけ左にビットシフトされ（Bfr
<<= N）、その結果、バッファＢｆｒの記憶値は、図６
（Ｂ）に示すようにされる。

【００１７】また、変数IncntがNだけデクリメントさ
れ、これにより、変数Incntは、図６（Ｂ）に示すよう
に、バッファＢｆｒの記憶値を、Ｎビット左シフトした
後における、まだ可変長復号されていないデータ（図６
（Ｂ）および図６（Ｄ）において、Next_dataと記載し
てある部分）の長さを示すように更新される。

【００１８】さらに、更新後の変数Incntが、可変長符
号の最大長（ここでは、例えば、２４ビットとしてい
る）以下である場合には（if (Incnt <= 24)）、変数In
cntが、可変長符号の最大長である２４ビットを越える
まで（while (Incnt <= 24)）、バッファＢｆｒに記憶
されている、まだ可変長復号されていないデータに続く
データを、キャッシュメモリ１５から読み出して補充す
るスタッフィング（stuffing）処理が行われる。

【００１９】即ち、ポインタRdptrが１だけインクリメ
ントされ（Rdptr++）、そのポインタによって示される
アドレスに記憶されたデータ（ビデオエレメンタリスト
リームを構成するデータ）が、キャッシュメモリ１５か
ら読み出される。ここで、ポインタRdptrが示すキャッ
シュメモリ１５のアドレスには、例えば、８ビットのデ
ータが記憶されているものとする。従って、ここでは、
キャッシュメモリ１５から、ポインタRdptrによって示
されるアドレスに記憶された８ビットのデータが読み出
される。

【００２０】キャッシュメモリ１５から読み出された８
ビットのデータｎｄ（これは、*Rdptrで表される）は、
内部バス１６を介して、レジスタ群１４を構成するレジ
スタの１つの下位８ビットに記憶される。そして、ＡＬ
Ｕ１３は、８ビットのデータｎｄが記憶されたレジスタ
の記憶値を読み出し、図６（Ｃ）に示すように、24-Inc
ntビットだけ左にシフトさせる（*Rdptr++ << (24-Incn
t)）。

【００２１】さらに、ＡＬＵ１３は、そのビットシフト
結果（図６（Ｃ））と、バッファＢｆｒの記憶値（図６
（Ｂ））との、ビットごとの論理和（以下、適宜、ビッ
ト論理和という）を演算し、その演算結果を、図６
（Ｄ）に示すように、バッファＢｆｒに記憶させる（bf
r |= *Rdptr++ << (24-Incnt)）。これにより、バッフ
ァｂｆｒには、元の記憶値（図６（Ａ））の上位Ｎビッ
トを捨てた結果残った、まだ可変長復号されていないデ
ータ（図６（Ｂ））に、その続きのデータを８ビットだ
け補充した状態のデータ（図６（Ｄ））が記憶される。

【００２２】そして、ＡＬＵ１３は、バッファＢｆｒに
記憶されたデータのうち、まだ可変長復号されていない
もの長さを表す変数Incntを、データｎｄのデータ量で
ある８だけインクリメントし（Incnt += 8）、以下、変
数Incntが、可変長符号の最大長である２４ビットを越
えるまで（while (Incnt <= 24)）、上述のようなスタ
ッフィング処理（８ビット単位で、バッファＢｆｒにデ
ータを補充する処理）が繰り返される。

【００２３】関数get_bits(int N)は、関数show_bits()
とflush_buffer()の両方に対応する処理を行うもので、
例えば、Ｃ言語では、次のように記述される。

【００２４】 unsigned int get_bits(int N) { unsigned int Val; Val = show_bits(N); flush_buffer(N); return Val;}

【００２５】

【発明が解決しようとする課題】ところで、レジスタ群
１４は、汎用の演算を行うＡＬＵ１３が、その演算に用
いる汎用のレジスタで構成されるため、ＶＬＤ処理を高
速に行うことが困難であった。

【００２６】本発明は、このような状況に鑑みてなされ
たものであり、汎用のプロセッサにおいて、高速にＶＬ
Ｄ処理を行うことができるようにするものである。

【００２７】

【課題を解決するための手段】本発明の演算装置は、汎
用の演算を行うためのデータを記憶する汎用記憶手段
と、可変長復号の対象とする可変長符号の最大長以上の
データを記憶することのできる、可変長符号を記憶する
専用の可変長符号記憶手段と、可変長符号記憶手段に記
憶されたデータのうち、まだ可変長復号されていないデ
ータの長さを記憶する専用の長さ記憶手段と、可変長符
号のビットストリーム中の、次に読み出すべき可変長符
号の位置を記憶する専用の位置記憶手段と、可変長記憶
手段、長さ記憶手段、および位置記憶手段を制御するこ
とにより、可変長記憶手段に記憶された可変長符号を可
変長復号する、汎用の演算を行う演算手段とを備えるこ
とを特徴とする。

【００２８】上記構成の演算装置においては、汎用記憶
手段は、汎用の演算を行うためのデータを記憶するよう
になされている。可変長符号記憶手段は、可変長復号の
対象とする可変長符号の最大長以上のデータを記憶する
ことのできる、可変長符号を記憶する専用のもので、長
さ記憶手段は、可変長符号記憶手段に記憶されたデータ
のうち、まだ可変長復号されていないデータの長さを記
憶する専用のものとなっている。位置記憶手段は、可変
長符号のビットストリーム中の、次に読み出すべき可変
長符号の位置を記憶する専用のもので、演算手段は、可
変長記憶手段、長さ記憶手段、および位置記憶手段を制
御することにより、可変長記憶手段に記憶された可変長
符号を可変長復号する、汎用の演算を行うようになされ
ている。

【００２９】

【発明の実施の形態】図１は、本発明を適用したＶＬＤ
回路の一実施の形態の構成例を示している。なお、図
中、図４における場合と対応する部分については、同一
の符号を付してあり、以下では、その説明は、適宜省略
する。即ち、図１のＶＬＤ回路は、汎用プロセッサ１、
メインメモリ２、ＤＭＵＸ３、およびバス４で構成され
ており、従って、基本的に、図４における場合と同様に
構成されている。

【００３０】但し、汎用プロセッサ１には、汎用の演算
のためのデータを記憶するレジスタ群１４（汎用記憶手
段）の他に、所定の専用のデータを記憶するビデオデー
タレジスタ２１（可変長符号記憶手段）、データカウン
タ２２（長さ記憶手段）、およびポインタレジスタ２３
（位置記憶手段）が新たに設けられている。

【００３１】ビデオデータレジスタ２１は、前述のバッ
ファＢｆｒに割り当てられるもので、キャッシュメモリ
１５から読み出された可変長符号であって、ＡＬＵ１３
による可変長復号の対象となるものを記憶する専用のレ
ジスタとして構成されている。このビデオデータレジス
タ２１は、汎用のレジスタ群２１を構成する各レジスタ
よりも多くのデータ、即ち、ここでは、３２ビットより
も多い、例えば、６４ビットのデータを記憶することが
できるようになされている。

【００３２】データカウンタレジスタ２２は、前述の変
数Incntに割り当てられるもので、その変数Incntが保持
すべき値を記憶する専用のレジスタとして構成されてい
る。

【００３３】ポインタレジスタ２３は、前述のポインタ
Rdptrに割り当てられるもので、そのポインタRdptrが指
すキャッシュメモリ１５のアドレス（位置）を記憶する
専用のレジスタとして構成されている。

【００３４】そして、ＡＬＵ１３（演算手段）では、こ
れらの専用のビデオデータレジスタ２１（Btr）、デー
タカウンタレジスタ２２（Incnt）、およびポインタレ
ジスタ２３（Rdptr）を制御しながら、前述した関数sho
w_bits()，get_bits()，flush_buffer()等に対応する処
理が行われることで、ビデオデータレジスタ２１に記憶
された可変長符号が可変長復号される。

【００３５】従って、ビデオデータレジスタ２１は、上
述のように、汎用のレジスタ群２１を構成する各レジス
タよりも多くの６４ビットのデータを記憶することがで
きるから、関数flush_buffer()の処理において、前述し
たようなスタッフィング処理が行われる回数が少なくな
り、その結果、可変長復号処理の高速化を図ることがで
きる。

【００３６】即ち、レジスタ群１４のレジスタの１つ
を、バッファＢｆｒに割り当てた場合においては、バッ
ファＢｆｒのデータ長は、レジスタ群１４のレジスタの
データ長に等しい３２ビットとなる。いま、バッファＢ
ｆｒの全体に、まだ可変長復号がされていない可変長符
号（従って、３２ビット分の可変長符号）が記憶されて
いるとして、そのようなバッファＢｆｒを対象に可変長
復号を行い、その上位Ｎビットの可変長復号が終了した
とする。この場合、まだ可変長復号されていないデータ
は、３２−Ｎビットとなるが、このビット数が、可変長
符号の最大長である２４ビット以下になる可能性は高く
（Ｎが、１ビットから、可変長符号の最大長である２４
ビットまでの範囲の値をとるため）、その結果、関数fl
ush_buffer()において、スタッフィング処理（キャッシ
ュメモリ１５からバッファＢｆｒへのデータ転送処理）
が行われる回数も多くなる。そして、このようにスタッ
フィング処理の回数が多くなる結果、可変長復号の全体
処理に時間を要することとなる。

【００３７】これに対して、可変長符号を記憶するサイ
ズの大きいビデオデータレジスタ２１を、汎用のレジス
タ群１４とは別個に設けた場合には、バッファＢｆｒの
データ長は、ビデオデータレジスタ２１のデータ長に等
しい６４ビットとなる。そして、いま、上述の場合と同
様に、バッファＢｆｒの全体に、まだ可変長復号がされ
ていない可変長符号（従って、６４ビット分の可変長符
号）が記憶されているとして、そのようなバッファＢｆ
ｒを対象に可変長復号を行い、その上位Ｎビットの可変
長復号が終了したとする。この場合、まだ可変長復号さ
れていないデータは、６４−Ｎビットとなるが、Ｎの最
大値は、可変長符号の最大長である２４ビットであるか
ら、６４−Ｎビットが、２４ビット以下になることはな
い。従って、関数flush_buffer()において、スタッフィ
ング処理が行われる回数を少なくすることができ、その
結果、可変長復号処理を高速に（短時間で）行うことが
できる。

【００３８】次に、バッファＢｆｒとなる専用のビデオ
データレジスタ２１を設けることで、いわゆる組み込み
マイコン（マイクロコンピュータ）等において採用され
ている、高速な処理を行うための専用のコマンド（関
数）を設けることが可能となる。

【００３９】そこで、ここでは、前述の関数show_bits
(int N)に替えて、テンポラリのレジスタＴｅｍｐ（図
５）に、バッファＢｆｒの内容をコピーすることなく、
バッファＢｆｒの上位Ｎビットを抽出することができる
関数vld_bit_ext(int N)を設けることとする。この関数
vld_bit_ext(int N)によれば、バッファＢｆｒの内容を
コピーする必要がないので、１ステップで、バッファＢ
ｆｒの上位Ｎビットを抽出することができ、その結果、
より高速な可変長復号処理が可能となる。

【００４０】次に、図１のＶＬＤ回路では、上述したよ
うに、関数flush_buffer()において、スタッフィング処
理が行われる回数を少なくすることができるが、それで
も、少なからずスタッフィング処理を行う必要がある。
そして、スタッフィング処理においては、前述したよう
に、ポインタRdptrによって示されるデータ（*Rdptr）
がビットシフトされ、そのビットシフト結果と、バッフ
ァＢｆｒの記憶値とのビット単位での論理和が演算され
るが、汎用のＡＬＵ１３では、このビットシフトと、ビ
ット単位での論理和の演算に時間を要する。

【００４１】そこで、ここでは、ＡＬＵ１３に、例え
ば、図２に示すようなパストランジスタで構成されるバ
レルシフタ（barrel shifter）と同様に構成されるバレ
ルシフタを内蔵させることとする。

【００４２】なお、図２においては、ＮチャネルＦＥＴ
（電界効果トランジスタ）のソースまたはドレインと、
ＰチャネルＦＥＴのドレインまたはソースとが、それぞ
れ接続された回路が格子状に設けられており、そのＮチ
ャネルＦＥＴのソースとＰチャネルＦＥＴのドレインと
の接続点に、ビットシフトの対象とする入力データinpu
t[]のうちの所定のビットが入力されるようになされて
いる。

【００４３】また、格子状に設けられた回路のＮチャネ
ルＦＥＴのドレインとＰチャネルＦＥＴのソースとの接
続点からは、入力データinput[]のビットシフト結果と
しての４ビットの出力データresult[]の所定のビットが
出力されるようになされている。

【００４４】さらに、ＮチャネルＦＥＴおよびＰチャネ
ルＦＥＴのゲートには、何ビットシフトするかを指示す
る４ビットのシフト量データshift[]の所定のビットが
入力されるようになされている。

【００４５】そして、図２のバレルシフタにおいては、
７ビットの入力データinput[6]乃至input[0]（iput[i]
は、ＬＳＢ（Least Significant Bit）からｉ−１ビッ
ト目を表す）に対して、４ビットの出力データresult
[3]乃至result[0]が、ビットシフト結果として出力され
るようになされており、この場合において、シフトする
ビット数は、シフト量データshift[3]乃至shift[0]によ
って決定されるようになされている。

【００４６】即ち、シフト量データshift[]のうちの第
１ビットshift[0]（ＬＳＢ）が１で、他のビットが０の
場合においては、入力データinput[]の第１ビット乃至
第４ビットinput[3:0]が、出力データresult[]として出
力される。従って、この場合、ビットシフトは行われな
い。

【００４７】また、シフト量データshift[]のうちの第
２ビットshift[1]（ＬＳＢから２ビット目）が１で、他
のビットが０の場合においては、入力データinput[]の
第２ビット乃至第５ビットinput[4:1]が、出力データre
sult[]として出力される。従って、この場合、１ビット
右シフトが行われる。

【００４８】さらに、シフト量データshift[]のうちの
第３ビットshift[1]（ＬＳＢから３ビット目）が１で、
他のビットが０の場合においては、入力データinput[]
の第３ビット乃至第６ビットinput[5:2]が、出力データ
result[]として出力される。従って、この場合、２ビッ
ト右シフトが行われる。

【００４９】また、シフト量データshift[]のうちの第
４ビットshift[1]（ＬＳＢから４ビット目）が１で、他
のビットが０の場合においては、入力データinput[]の
第４ビット乃至第７ビットinput[6:3]が、出力データre
sult[]として出力される。従って、この場合、３ビット
右シフトが行われる。

【００５０】以上のようなパストランジスタで構成され
るバレルシフタによれば、高速なビットシフトが可能と
なる。

【００５１】次に、ＡＬＵ１３には、ビット単位での論
理和の演算する回路として、例えば、図３（Ａ）に示す
ような、６つのＦＥＴで構成される汎用のものを内蔵さ
せても良いが、ビット単位での論理和を演算する場合に
おいては、２つの入力信号ｉｎ１およびｉｎ２のうちの
いずれか一方がＨ（High）レベルであることを、出力信
号ｏｕｔとして出力することができれば良いのであるか
ら、ビット単位での論理和を演算する回路としては、図
３（Ｂ）に示すように、やはり、パストランジスタで構
成されるものを、ＡＬＵ１３に内蔵させることができ
る。この場合、ビット単位での論理和を演算する回路
を、図３（Ａ）における場合よりも少ない２つのＦＥＴ
で構成することができ、さらに、高速に、論理和を求め
ることが可能となる。

【００５２】以上のようなパストランジスタで構成され
るバレルシフタおよび論理和を演算する回路を、ＡＬＵ
１３に内蔵（実装）させた場合には、ビットシフトと、
ビット単位での論理和の演算を、１ステップで行うこと
が可能となり、いま、この１ステップで、ビットシフト
と、ビット単位での論理和の演算を行う関数を、vld_ls
_bor(int N)と定義すると、この関数vld_ls_bor(int N)
を利用することにより、関数flush_buffer()において行
われるスタッフィング処理を、短サイクルで行うことが
可能となる。さらに、その結果、可変長復号処理に要す
る実行サイクルも短くすることができる。

【００５３】なお、図１の汎用プロセッサ１は、一般的
な汎用プロセッサに、可変長復号処理に用いる専用のビ
デオデータレジスタ２１、データカウンタ２２、および
ポインタレジスタ２３を設け、さらに、ＡＬＵ１３に、
図２または図３にそれぞれ示したようなパストランジス
タで構成されるバレルシフタまたは論理和を演算する回
路を設けたものであるから、上述したような高速な可変
長復号処理を行うことができる他、従来と同様に、汎用
の演算も行うことができる（このような汎用の演算を行
うことができる他、ビデオなどのあるメディアの処理
（ここでは、可変長復号処理）を行うことに優れている
プロセッサは、メディアプロセッサと呼ばれる）。

【００５４】また、本実施の形態では、ビデオデータレ
ジスタ２１のサイズを６４ビットとしたが、ビデオデー
タレジスタ２１のサイズは、６４ビットに限定されるも
のではない。但し、基本的に、そのサイズが大きいほ
ど、スタッフィング処理が行われる回数の低減化を図る
ことができる。

【００５５】

【発明の効果】以上の如く、本発明の演算装置によれ
ば、汎用の演算を行うためのデータを記憶する汎用記憶
手段の他に、可変長復号の対象とする可変長符号の最大
長以上のデータを記憶することのできる、可変長符号を
記憶する専用の可変長符号記憶手段、可変長符号記憶手
段に記憶されたデータのうち、まだ可変長復号されてい
ないデータの長さを記憶する専用の長さ記憶手段、およ
び可変長符号のビットストリーム中の、次に読み出すべ
き可変長符号の位置を記憶する専用の位置記憶手段が設
けられているので、高速に可変長復号処理を行うことが
可能となる。

【図面の簡単な説明】

【図１】本発明を適用したＶＬＤ回路の一実施の形態の
構成例を示すブロック図である。

【図２】図１のＡＬＵ１３に実装させる、パストランジ
スタで構成されるバレルシフタの構成例を示す回路図で
ある。

【図３】図１のＡＬＵ１３に実装させる、論理和を演算
する回路の構成例を示す回路図である。

【図４】従来のＶＬＤ回路の一例の構成を示す図であ
る。

【図５】関数show_bits()による処理を説明するための
図である。

【図６】関数flush_buffer()による処理を説明するため
の図である。

【符号の説明】

１汎用プロセッサ，２メインメモリ，３ＤＭ
ＵＸ，４バス，１１インストラクションフェッチ
部，１２インストラクションデコーダ，１３ＡＬ
Ｕ，１４レジスタ群，１５キャッシュメモリ，
１６内部バス，２１ビデオデータレジスタ，
２２データカウンタレジスタ，２３ポインタレジス
タ

Claims

【特許請求の範囲】

【請求項１】汎用の演算を行う演算装置であって、前記汎用の演算を行うためのデータを記憶する汎用記憶
手段と、可変長復号の対象とする可変長符号の最大長以上のデー
タを記憶することのできる、前記可変長符号を記憶する
専用の可変長符号記憶手段と、前記可変長符号記憶手段に記憶されたデータのうち、ま
だ可変長復号されていないデータの長さを記憶する専用
の長さ記憶手段と、前記可変長符号のビットストリーム中の、次に読み出す
べき前記可変長符号の位置を記憶する専用の位置記憶手
段と、前記可変長記憶手段、長さ記憶手段、および位置記憶手
段を制御することにより、前記可変長記憶手段に記憶さ
れた前記可変長符号を可変長復号する、前記汎用の演算
を行う演算手段とを備えることを特徴とする演算装置。
【請求項２】前記可変長符号記憶手段が記憶すること
のできるデータ長は、前記汎用記憶手段が記憶すること
のできるデータ長より長いことを特徴とする請求項１に
記載の演算装置。
【請求項３】前記演算手段は、前記汎用の演算を行う
回路の他に、パストランジスタにより構成されるバレル
シフタと、パストランジスタにより構成される、論理和
を演算する演算回路とを有することを特徴とする請求項
１に記載の演算装置。