JP2000206211A - 半導体試験装置用パタ―ンデ―タのコンプレッション・デコンプレッション方法及びテストパタ―ン圧縮・伸張装置 - Google Patents
半導体試験装置用パタ―ンデ―タのコンプレッション・デコンプレッション方法及びテストパタ―ン圧縮・伸張装置Info
- Publication number
- JP2000206211A JP2000206211A JP11010893A JP1089399A JP2000206211A JP 2000206211 A JP2000206211 A JP 2000206211A JP 11010893 A JP11010893 A JP 11010893A JP 1089399 A JP1089399 A JP 1089399A JP 2000206211 A JP2000206211 A JP 2000206211A
- Authority
- JP
- Japan
- Prior art keywords
- data
- pattern
- group
- test
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】テストパターンを、ホストコンピュータの記憶
装置から、半導体試験装置内のパターンメモリに転送す
る際の転送効率を向上することができる、テストパター
ンの圧縮及伸張装置を提供。 【解決手段】 テストパターンデータ中のベクタデータ
をショートコードにデータ圧縮する第１グループと、デ
ータ圧縮をしない第２グループとに分類し、かつその第
１グループのベクタデータとそのショートコードとの関
係を示すルックアップテーブルを作成するためのパター
ン圧縮手段と、上記ショートコード、第２グループのベ
クタデータ、およびルックアップテーブルとを含む圧縮
テストパターンを格納するための圧縮テストパターンフ
ァイルと、上記圧縮テストパターンを、上記ショートコ
ードと上記ルックアップテーブルに示された関係に基づ
いて伸張し、その伸張したテストパターンを半導体試験
装置内のパターンメモリに送出するためのハードウエア
伸張回路と、により構成。
装置から、半導体試験装置内のパターンメモリに転送す
る際の転送効率を向上することができる、テストパター
ンの圧縮及伸張装置を提供。 【解決手段】 テストパターンデータ中のベクタデータ
をショートコードにデータ圧縮する第１グループと、デ
ータ圧縮をしない第２グループとに分類し、かつその第
１グループのベクタデータとそのショートコードとの関
係を示すルックアップテーブルを作成するためのパター
ン圧縮手段と、上記ショートコード、第２グループのベ
クタデータ、およびルックアップテーブルとを含む圧縮
テストパターンを格納するための圧縮テストパターンフ
ァイルと、上記圧縮テストパターンを、上記ショートコ
ードと上記ルックアップテーブルに示された関係に基づ
いて伸張し、その伸張したテストパターンを半導体試験
装置内のパターンメモリに送出するためのハードウエア
伸張回路と、により構成。
Description
【０００１】
【発明の属する技術分野】この発明は、半導体デバイス
を試験するための半導体試験装置に用いる、パターンデ
ータのコンプレッション（圧縮）プロセスとデコンプレ
ッション（伸張・復元）プロセス、さらにはハードウエ
アによるデコンプレッションプ回路に関し、特に半導体
デバイスの試験に先立ち、テストパターンを、ホストコ
ンピュータから半導体試験装置のパターンメモリへ、短
時間で転送するための、パターンデータのコンプレッシ
ョンとデコンプレッションプロセス、およびその回路構
成に関する。
を試験するための半導体試験装置に用いる、パターンデ
ータのコンプレッション（圧縮）プロセスとデコンプレ
ッション（伸張・復元）プロセス、さらにはハードウエ
アによるデコンプレッションプ回路に関し、特に半導体
デバイスの試験に先立ち、テストパターンを、ホストコ
ンピュータから半導体試験装置のパターンメモリへ、短
時間で転送するための、パターンデータのコンプレッシ
ョンとデコンプレッションプロセス、およびその回路構
成に関する。
【０００２】
【従来の技術】ＩＣメモリやＩＣプロセッサのような半
導体デバイスを、半導体試験装置により試験する場合に
おいては、テストパターンを被試験半導体デバイスに印
加して、結果としての半導体デバイスからの出力を期待
値パターンと比較して、その半導体デバイスが正しく機
能しているかどうかを判定する。半導体試験業界では、
そのようなテストパターンや期待値パターンおよびそれ
らに伴う制御データを併せて、テストベクタと呼ぶこと
が多い。それはこのようなパターンの大部分が、例えば
数学的なアルゴリズムに基づいた、パターンの繰り返し
により構成されているからである。
導体デバイスを、半導体試験装置により試験する場合に
おいては、テストパターンを被試験半導体デバイスに印
加して、結果としての半導体デバイスからの出力を期待
値パターンと比較して、その半導体デバイスが正しく機
能しているかどうかを判定する。半導体試験業界では、
そのようなテストパターンや期待値パターンおよびそれ
らに伴う制御データを併せて、テストベクタと呼ぶこと
が多い。それはこのようなパターンの大部分が、例えば
数学的なアルゴリズムに基づいた、パターンの繰り返し
により構成されているからである。
【０００３】一般に、そのようなテストパターンと期待
値パターン（「テストパターン」と総称する）は、半導
体試験装置に備えられたテストパターン発生器により発
生され、そのテストパターン発生器は半導体試験装置に
設けられた、テスタコントローラにより制御される。テ
ストパターンは対象とする半導体デバイスのタイプやデ
バイス試験の種類等に固有のものである。テストパター
ンは通常、ホストコンピュータ例えばＵｎｉｘホスト
の、ハードディスクあるいは外部記憶装置に、格納され
ている。テストパターン発生器は、テストパターンを記
憶するための、大容量のパターンメモリを有している。
この構成により、デバイスの試験に先立ち、テストパタ
ーンを、ホストコンピュータのハードディスクからテス
トパターン発生器のパターンメモリに、テスタコントロ
ーラを経由して転送する。
値パターン（「テストパターン」と総称する）は、半導
体試験装置に備えられたテストパターン発生器により発
生され、そのテストパターン発生器は半導体試験装置に
設けられた、テスタコントローラにより制御される。テ
ストパターンは対象とする半導体デバイスのタイプやデ
バイス試験の種類等に固有のものである。テストパター
ンは通常、ホストコンピュータ例えばＵｎｉｘホスト
の、ハードディスクあるいは外部記憶装置に、格納され
ている。テストパターン発生器は、テストパターンを記
憶するための、大容量のパターンメモリを有している。
この構成により、デバイスの試験に先立ち、テストパタ
ーンを、ホストコンピュータのハードディスクからテス
トパターン発生器のパターンメモリに、テスタコントロ
ーラを経由して転送する。
【０００４】第１図は、半導体試験装置の基本構成を示
す。ホストコンピュータ１１は、ユーザがアクセスでき
るコンピュータであり、そのオペレーティングシステム
は、例えばＵｎｉｘである。テスタハードウエア１０に
は、パターン発生器１５、波形整形回路１７および比較
器１９が設けられている。テスタハードウエア１０は、
テスタコントローラ（ＴＣ）１３により、直接的に制御
される。テスタコントローラ１３は、テスタハードウエ
ア１０に専用のコンピュータであり、一般にユーザが直
接的に操作することはできない。被試験半導体デバイス
（ＤＵＴ）１２は、波形整形回路１７を経由して、テス
トパターンを受け取り、その結果としての出力は、比較
器１９により期待値パターンと比較される。
す。ホストコンピュータ１１は、ユーザがアクセスでき
るコンピュータであり、そのオペレーティングシステム
は、例えばＵｎｉｘである。テスタハードウエア１０に
は、パターン発生器１５、波形整形回路１７および比較
器１９が設けられている。テスタハードウエア１０は、
テスタコントローラ（ＴＣ）１３により、直接的に制御
される。テスタコントローラ１３は、テスタハードウエ
ア１０に専用のコンピュータであり、一般にユーザが直
接的に操作することはできない。被試験半導体デバイス
（ＤＵＴ）１２は、波形整形回路１７を経由して、テス
トパターンを受け取り、その結果としての出力は、比較
器１９により期待値パターンと比較される。
【０００５】テストパターン発生器１５は、テストパタ
ーン（テストパターンと期待値パターンを含む）を格納
するためのパターンメモリ１８を有する。テストパター
ンは、ホストコンピュータ１１からテスタコントローラ
１３とテスタバス１４を経由して、パターンメモリ１８
に与えられる。通常、テストパターンはホストコンピュ
ータ１１のハードディスク１６に、パターンファイルと
して蓄積され、試験の開始に先だって、パターンメモリ
１８に転送される。
ーン（テストパターンと期待値パターンを含む）を格納
するためのパターンメモリ１８を有する。テストパター
ンは、ホストコンピュータ１１からテスタコントローラ
１３とテスタバス１４を経由して、パターンメモリ１８
に与えられる。通常、テストパターンはホストコンピュ
ータ１１のハードディスク１６に、パターンファイルと
して蓄積され、試験の開始に先だって、パターンメモリ
１８に転送される。
【０００６】
【発明が解決しようとする課題】このようなテストパタ
ーンの転送は、被試験デバイスの変更や異なるテストプ
ログラムを実行するごとに、頻繁に行われる。最近の被
試験半導体デバイスの複雑化により、パターンファイル
のサイズは数メガバイトから、数十メガバイトあるいは
それ以上となる。したがって、パターン発生器１５内の
パターンメモリ１８に、ホストコンピュータ１１からテ
ストパターンを転送するには、大きな時間を要する。
ーンの転送は、被試験デバイスの変更や異なるテストプ
ログラムを実行するごとに、頻繁に行われる。最近の被
試験半導体デバイスの複雑化により、パターンファイル
のサイズは数メガバイトから、数十メガバイトあるいは
それ以上となる。したがって、パターン発生器１５内の
パターンメモリ１８に、ホストコンピュータ１１からテ
ストパターンを転送するには、大きな時間を要する。
【０００７】半導体試験装置は、高価な大規模コンピュ
ータシステムであるので、ユーザがこれを使用する際に
は、最も効率のよい方法で使用する必要がある。さら
に、半導体業界では常に、試験効率を増大して、半導体
デバイスの全体としての生産コストを減少させること
に、強い要求がある。したがって、半導体試験装置を最
高の効率で運用するためには、テストパターンを、ホス
トコンピュータからパターンメモリに転送するための時
間を、減少させることが重要となっている。
ータシステムであるので、ユーザがこれを使用する際に
は、最も効率のよい方法で使用する必要がある。さら
に、半導体業界では常に、試験効率を増大して、半導体
デバイスの全体としての生産コストを減少させること
に、強い要求がある。したがって、半導体試験装置を最
高の効率で運用するためには、テストパターンを、ホス
トコンピュータからパターンメモリに転送するための時
間を、減少させることが重要となっている。
【０００８】したがって、この発明の目的は、テストパ
ターンを、ホストコンピュータのハードディスクから、
半導体試験装置内のパターンメモリに転送する際の転送
効率を向上することができる、半導体試験装置のための
テストパターンのコンプレッション及びデコンプレッシ
ョン技術を提供することにある。この発明の他の目的
は、テストパターンを、ホストコンピュータのハードデ
ィスクから、半導体試験装置に設けられたパターン発生
器内のパターンメモリに転送する際の転送時間を減少さ
せることができる、半導体試験装置のためのテストパタ
ーンのコンプレッション及びデコンプレッションを提供
することにある。この発明のさらに他の目的は、テスト
パターンを、ホストコンピュータのファイルから、半導
体試験装置に設けられたパターン発生器内のパターンメ
モリに転送する際の転送時間を減少させることができ
る、半導体試験装置のためのテストパターンのコンプレ
ッション用ソフトウエアとデコンプレッション用ハード
ウエアの組み合わせ技術を提供することにある。
ターンを、ホストコンピュータのハードディスクから、
半導体試験装置内のパターンメモリに転送する際の転送
効率を向上することができる、半導体試験装置のための
テストパターンのコンプレッション及びデコンプレッシ
ョン技術を提供することにある。この発明の他の目的
は、テストパターンを、ホストコンピュータのハードデ
ィスクから、半導体試験装置に設けられたパターン発生
器内のパターンメモリに転送する際の転送時間を減少さ
せることができる、半導体試験装置のためのテストパタ
ーンのコンプレッション及びデコンプレッションを提供
することにある。この発明のさらに他の目的は、テスト
パターンを、ホストコンピュータのファイルから、半導
体試験装置に設けられたパターン発生器内のパターンメ
モリに転送する際の転送時間を減少させることができ
る、半導体試験装置のためのテストパターンのコンプレ
ッション用ソフトウエアとデコンプレッション用ハード
ウエアの組み合わせ技術を提供することにある。
【０００９】
【課題を解決するための手段】本発明の第１の態様は、
半導体デバイスを試験するために、テストパターンを、
ホストコンピュータの記憶装置から、半導体試験装置内
のパターンメモリに転送するためのテストパターン圧縮
・伸張装置である。本発明のテストパターン圧縮・伸張
装置は、そのテストパターンデータ中のベクタデータを
ショートコードにデータ圧縮する第１グループと、デー
タ圧縮をしない第２グループとに分類し、かつその第１
グループのベクタデータとそのショートコードとの関係
を示すルックアップテーブルを作成するためのパターン
圧縮手段と、上記ショートコード、第２グループのベク
タデータ、およびルックアップテーブルとを含む圧縮テ
ストパターンを格納するための圧縮テストパターンファ
イルと、上記半導体試験装置内あるいはそれに近接して
設けられ、上記圧縮テストパターンを、上記ショートコ
ードと上記ルックアップテーブルに示された関係に基づ
いて伸張し、その伸張したテストパターンを上記半導体
試験装置内のパターンメモリに送出するためのハードウ
エア伸張回路と、により構成される。
半導体デバイスを試験するために、テストパターンを、
ホストコンピュータの記憶装置から、半導体試験装置内
のパターンメモリに転送するためのテストパターン圧縮
・伸張装置である。本発明のテストパターン圧縮・伸張
装置は、そのテストパターンデータ中のベクタデータを
ショートコードにデータ圧縮する第１グループと、デー
タ圧縮をしない第２グループとに分類し、かつその第１
グループのベクタデータとそのショートコードとの関係
を示すルックアップテーブルを作成するためのパターン
圧縮手段と、上記ショートコード、第２グループのベク
タデータ、およびルックアップテーブルとを含む圧縮テ
ストパターンを格納するための圧縮テストパターンファ
イルと、上記半導体試験装置内あるいはそれに近接して
設けられ、上記圧縮テストパターンを、上記ショートコ
ードと上記ルックアップテーブルに示された関係に基づ
いて伸張し、その伸張したテストパターンを上記半導体
試験装置内のパターンメモリに送出するためのハードウ
エア伸張回路と、により構成される。
【００１０】本発明の第２の態様は、半導体デバイスを
試験するために、テストパターンを、ホストコンピュー
タのファイルから、半導体試験装置内のパターンメモリ
に転送するためのコンプレッション・デコンプレッショ
ン方法である。本発明のコンプレッション・デコンプレ
ッション方法は、その記憶装置内のテストパターンファ
イルからベクタデータを抽出するステップと、そのベク
タデータを、第１グループは繰り返し頻度の高いデータ
であり、第２グループは繰り返し頻度の中間のデータで
あり、第３グループは第１グループや第２グループより
繰り返し頻度の低いデータである、３つのグループに分
類するステップと、上記第１グループと第２グループの
データを、データ繰り返し率の順に、それぞれショート
コードとロングコードに変換し、上記第３グループのデ
ータをエスケープコードにより定義して、その第３グル
ープのベクタデータをエスケープコードに付加するステ
ップと、上記第１グループのベクタデータと上記ショー
トコード、上記第２グループのベクタデータと上記ロン
グコードとの関係を示す翻訳テーブルを形成するステッ
プと、上記ショートコード、ロングコードおよび第３グ
ループのベクタデータを付加したエスケープコードと
を、上記記憶装置からのノンベクタデータと併合して、
圧縮テストパターンを形成するステップと、その圧縮テ
ストパターンをデコンプレッション手段で受け取り、上
記ショートコード、ロングコードおよびエスケープコー
ドを上記圧縮テストパターンから検出するステップと、
そのデコンプレッション手段により、上記翻訳テーブル
に示された関係に基づいて、上記ショートコードとロン
グコードを、対応する第１グループと第２グループのベ
クタデータに翻訳するステップと、上記デコンプレッシ
ョン手段により翻訳された、第１および第２グループの
テストベクタと、上記第３グループのテストベクタを、
上記半導体試験装置内のパターンメモリに送出するステ
ップ、とで構成される。
試験するために、テストパターンを、ホストコンピュー
タのファイルから、半導体試験装置内のパターンメモリ
に転送するためのコンプレッション・デコンプレッショ
ン方法である。本発明のコンプレッション・デコンプレ
ッション方法は、その記憶装置内のテストパターンファ
イルからベクタデータを抽出するステップと、そのベク
タデータを、第１グループは繰り返し頻度の高いデータ
であり、第２グループは繰り返し頻度の中間のデータで
あり、第３グループは第１グループや第２グループより
繰り返し頻度の低いデータである、３つのグループに分
類するステップと、上記第１グループと第２グループの
データを、データ繰り返し率の順に、それぞれショート
コードとロングコードに変換し、上記第３グループのデ
ータをエスケープコードにより定義して、その第３グル
ープのベクタデータをエスケープコードに付加するステ
ップと、上記第１グループのベクタデータと上記ショー
トコード、上記第２グループのベクタデータと上記ロン
グコードとの関係を示す翻訳テーブルを形成するステッ
プと、上記ショートコード、ロングコードおよび第３グ
ループのベクタデータを付加したエスケープコードと
を、上記記憶装置からのノンベクタデータと併合して、
圧縮テストパターンを形成するステップと、その圧縮テ
ストパターンをデコンプレッション手段で受け取り、上
記ショートコード、ロングコードおよびエスケープコー
ドを上記圧縮テストパターンから検出するステップと、
そのデコンプレッション手段により、上記翻訳テーブル
に示された関係に基づいて、上記ショートコードとロン
グコードを、対応する第１グループと第２グループのベ
クタデータに翻訳するステップと、上記デコンプレッシ
ョン手段により翻訳された、第１および第２グループの
テストベクタと、上記第３グループのテストベクタを、
上記半導体試験装置内のパターンメモリに送出するステ
ップ、とで構成される。
【００１１】本発明によれば、テストパターンを、ホス
トコンピュータのハードディスクから、半導体試験装置
内のパターンメモリに転送する際の転送効率を大きく向
上することができる。それはパターンデータを圧縮（コ
ンプレッション）し、その圧縮したパターンデータを半
導体試験装置に転送し、その圧縮されたパターンデータ
を半導体試験装置内において伸張再生（デコンプレッシ
ョン）することにより行われる。本発明によるテストパ
ターンのコンプレッション及びデコンプレッション技術
では、ショートコード、ロングコード、エスケープコー
ドのようなユニークなコードシステムと翻訳テーブルを
有し、最適な転送効率と装置の単純化を実現している。
トコンピュータのハードディスクから、半導体試験装置
内のパターンメモリに転送する際の転送効率を大きく向
上することができる。それはパターンデータを圧縮（コ
ンプレッション）し、その圧縮したパターンデータを半
導体試験装置に転送し、その圧縮されたパターンデータ
を半導体試験装置内において伸張再生（デコンプレッシ
ョン）することにより行われる。本発明によるテストパ
ターンのコンプレッション及びデコンプレッション技術
では、ショートコード、ロングコード、エスケープコー
ドのようなユニークなコードシステムと翻訳テーブルを
有し、最適な転送効率と装置の単純化を実現している。
【００１２】本発明の１の態様では、テストパターンの
コンプレッション及びデコンプレッションを、ソフトウ
エアのみにより実現することができる。また本発明の他
の態様では、テストパターンのコンプレッションをソフ
トウエアにより、デコンプレッションをハードウエアに
よるデコンプレッション回路により実現する。ソフトウ
エアによるコンプレッションと、ハードウエアによるデ
コンプレッションとの組み合わせは、ホストコンピュー
タのハードディスクから、半導体試験装置内のパターン
メモリに転送する際の、転送時間を減少させるために最
上の効果を実現できる。
コンプレッション及びデコンプレッションを、ソフトウ
エアのみにより実現することができる。また本発明の他
の態様では、テストパターンのコンプレッションをソフ
トウエアにより、デコンプレッションをハードウエアに
よるデコンプレッション回路により実現する。ソフトウ
エアによるコンプレッションと、ハードウエアによるデ
コンプレッションとの組み合わせは、ホストコンピュー
タのハードディスクから、半導体試験装置内のパターン
メモリに転送する際の、転送時間を減少させるために最
上の効果を実現できる。
【００１３】
【発明の実施の形態】第２図は、本発明によるテストパ
ターンのコンプレッション・デコンプレッション手法の
基本的なコンセプトを示す概念図である。基本的な動作
原理としては、元のテストパターンが圧縮されて、圧縮
パターンファイルに格納される。半導体デバイスの試験
をする際に、圧縮されたパターンデータは、半導体試験
装置に転送され、そこで伸張（デコンプレッション）さ
れることにより、テストパターンの全体としての転送効
率が大きく向上する。第２図において、このパターンデ
ータのコンプレッション・デコンプレッション（圧縮・
伸張）手順がデータフローで示されている。
ターンのコンプレッション・デコンプレッション手法の
基本的なコンセプトを示す概念図である。基本的な動作
原理としては、元のテストパターンが圧縮されて、圧縮
パターンファイルに格納される。半導体デバイスの試験
をする際に、圧縮されたパターンデータは、半導体試験
装置に転送され、そこで伸張（デコンプレッション）さ
れることにより、テストパターンの全体としての転送効
率が大きく向上する。第２図において、このパターンデ
ータのコンプレッション・デコンプレッション（圧縮・
伸張）手順がデータフローで示されている。
【００１４】ステップＳ１１において、パターンファイ
ルのテストパターンはベクタデータ（繰り返しデータ）
とノンベクタデータ（非繰り返しデータ）に区別され
る。パターンファイルのベクタデータは、ステップＳ１
２において、コンプレッション（圧縮）プロセスを受け
て、圧縮ベクタに変換される。圧縮ベクタは、ステップ
Ｓ１３において、パターンファイルのノンベクタデータ
と統合されて、ステップＳ１１における元のファイルと
は別の圧縮パターンファイルを形成する。したがって、
圧縮パターンファイルは、ノンベクタデータと圧縮ベク
タデータの組み合わせになっている。後に説明するよう
に、圧縮パターンファイルにはさらに、デコンプレッシ
ョン（伸張）プロセスで用いるための、翻訳テーブル
（ルックアップ・テーブル）を有している。
ルのテストパターンはベクタデータ（繰り返しデータ）
とノンベクタデータ（非繰り返しデータ）に区別され
る。パターンファイルのベクタデータは、ステップＳ１
２において、コンプレッション（圧縮）プロセスを受け
て、圧縮ベクタに変換される。圧縮ベクタは、ステップ
Ｓ１３において、パターンファイルのノンベクタデータ
と統合されて、ステップＳ１１における元のファイルと
は別の圧縮パターンファイルを形成する。したがって、
圧縮パターンファイルは、ノンベクタデータと圧縮ベク
タデータの組み合わせになっている。後に説明するよう
に、圧縮パターンファイルにはさらに、デコンプレッシ
ョン（伸張）プロセスで用いるための、翻訳テーブル
（ルックアップ・テーブル）を有している。
【００１５】試験の開始に先立ちステップＳ１４におい
て、ホストコンピュータは、ハードディスクドライバを
通して読み出し要求を出す。これにより、ステップＳ１
５において、圧縮パターンファイルが、読み出しバッフ
ァを経由して、テスタコントローラＴＣに転送される。
圧縮パターンファイルは、ステップＳ１６において、後
に説明するデコンプレッションプロセスによって復元さ
れる。したがって、復元されたテストパターンは、パタ
ーン発生器内のパターンメモリ１８へ、テスタバスを経
由して転送される。このホストコンピュータからパター
ンメモリ１８に転送するに要する総合時間（転送レー
ト）は、第２図のコンプレッションプロセスおよびデコ
ンプレッションプロセスにより大きく向上される。
て、ホストコンピュータは、ハードディスクドライバを
通して読み出し要求を出す。これにより、ステップＳ１
５において、圧縮パターンファイルが、読み出しバッフ
ァを経由して、テスタコントローラＴＣに転送される。
圧縮パターンファイルは、ステップＳ１６において、後
に説明するデコンプレッションプロセスによって復元さ
れる。したがって、復元されたテストパターンは、パタ
ーン発生器内のパターンメモリ１８へ、テスタバスを経
由して転送される。このホストコンピュータからパター
ンメモリ１８に転送するに要する総合時間（転送レー
ト）は、第２図のコンプレッションプロセスおよびデコ
ンプレッションプロセスにより大きく向上される。
【００１６】ハードウエアによるデコンプレッション
（伸張・復元）回路を用いることにより、より高い転送
レートが実現できる。第３図（Ａ）と第３図（Ｂ）はそ
れぞれ、テストパターンのハードウエアによるデコンプ
レッション回路の、基本的構成例を示すブロック図であ
る。第２図に示した、本発明のソフトウエアによる、コ
ンプレッションとデコンプレッションの手法の場合と同
様に、デコンプレッション（復元）されたテストパター
ンは、テスタコントローラＴＣからパターンメモリ１８
へ、テスタバスを経由して転送される。ハードウエアデ
コンプレッションにおいて、圧縮テストパターンは、テ
スタバスにより転送され、テスタハードウエア１０内あ
るいはテスタハードウエア外部で、そのテストパターン
にデコンプレッションプロセスが実行されて、その結果
がパターンメモリ１８に格納される。
（伸張・復元）回路を用いることにより、より高い転送
レートが実現できる。第３図（Ａ）と第３図（Ｂ）はそ
れぞれ、テストパターンのハードウエアによるデコンプ
レッション回路の、基本的構成例を示すブロック図であ
る。第２図に示した、本発明のソフトウエアによる、コ
ンプレッションとデコンプレッションの手法の場合と同
様に、デコンプレッション（復元）されたテストパター
ンは、テスタコントローラＴＣからパターンメモリ１８
へ、テスタバスを経由して転送される。ハードウエアデ
コンプレッションにおいて、圧縮テストパターンは、テ
スタバスにより転送され、テスタハードウエア１０内あ
るいはテスタハードウエア外部で、そのテストパターン
にデコンプレッションプロセスが実行されて、その結果
がパターンメモリ１８に格納される。
【００１７】第３図（Ａ）は、ハードウエアによるデコ
ンプレッション（伸張・復元）回路の基本構成例を示し
ている。この例において、ハードウエア・デコンプレッ
ション回路２３は、パターンメモリ１８に近接して、テ
スタハードウエア１０内に設けられている。例えば第２
図のステップＳ１３で作成された圧縮パターンファイル
は、ホストコンピュータおよびテスタプロセッサ２１か
ら、テスタバスを経由してテスタハードウエア１０に転
送される。圧縮パターンファイルは、ハードウエア・デ
コンプレッション回路２３において、デコンプレッショ
ン（伸張・復元）され、パターンメモリ１８に格納され
る。
ンプレッション（伸張・復元）回路の基本構成例を示し
ている。この例において、ハードウエア・デコンプレッ
ション回路２３は、パターンメモリ１８に近接して、テ
スタハードウエア１０内に設けられている。例えば第２
図のステップＳ１３で作成された圧縮パターンファイル
は、ホストコンピュータおよびテスタプロセッサ２１か
ら、テスタバスを経由してテスタハードウエア１０に転
送される。圧縮パターンファイルは、ハードウエア・デ
コンプレッション回路２３において、デコンプレッショ
ン（伸張・復元）され、パターンメモリ１８に格納され
る。
【００１８】第３図（Ｂ）は、ハードウエアによるデコ
ンプレッション（伸張・復元）回路の基本構成の別の例
を示している。この例において、ハードウエア・デコン
プレッション回路２３は、パターンメモリ１８に近接し
た、テスタハードウエア１０の外部に設けられている。
上述のプロセスで作成された圧縮パターンファイルは、
ホストコンピュータおよびテスタプロセッサ２１から、
テスタバスを経由してハードウエア・デコンプレッショ
ン回路２３に転送される。圧縮パターンファイルは、ハ
ードウエア・デコンプレッション回路２３において、デ
コンプレッション（伸張・復元）される。デコンプレッ
ションされたパターンファイルは、例えばプリント回路
基板上に設けられたバスラインを経由して、テスタハー
ドウエア１０内のパターンメモリ１８に転送される。
ンプレッション（伸張・復元）回路の基本構成の別の例
を示している。この例において、ハードウエア・デコン
プレッション回路２３は、パターンメモリ１８に近接し
た、テスタハードウエア１０の外部に設けられている。
上述のプロセスで作成された圧縮パターンファイルは、
ホストコンピュータおよびテスタプロセッサ２１から、
テスタバスを経由してハードウエア・デコンプレッショ
ン回路２３に転送される。圧縮パターンファイルは、ハ
ードウエア・デコンプレッション回路２３において、デ
コンプレッション（伸張・復元）される。デコンプレッ
ションされたパターンファイルは、例えばプリント回路
基板上に設けられたバスラインを経由して、テスタハー
ドウエア１０内のパターンメモリ１８に転送される。
【００１９】第４図は、本発明によるテストパターン圧
縮プロセスを示すブロック図である。第１図に関して上
述したように、まずベクタデータが抽出され、これにコ
ンプレッション（圧縮）プロセスが施された後、ノンベ
クタデータと合成される。これはノンベクタ中の情報を
圧縮パターンファイルに保持するためである。この合成
されたデータ（圧縮パターン）は、第２図のステップＳ
１３に示すように、圧縮パターンファイルに格納され
る。
縮プロセスを示すブロック図である。第１図に関して上
述したように、まずベクタデータが抽出され、これにコ
ンプレッション（圧縮）プロセスが施された後、ノンベ
クタデータと合成される。これはノンベクタ中の情報を
圧縮パターンファイルに保持するためである。この合成
されたデータ（圧縮パターン）は、第２図のステップＳ
１３に示すように、圧縮パターンファイルに格納され
る。
【００２０】本発明では、パターンデータの圧縮は、第
４図に示すように、２つのルートを用いて実施される。
テストパターンは、例えば８バイト長のようなパターン
データの単位が、多数集合して構成されている。テスト
パターンは、繰り返し性のあるデータであるベクタデー
タと、繰り返し性の希薄なノンベクタデータに区別され
る。ベクタデータは、それぞれ８バイトのパターンデー
タで構成されており、それらはさらに、そのデータの繰
り返しの頻度に基づいて、いくつかのグループに分類さ
れる。
４図に示すように、２つのルートを用いて実施される。
テストパターンは、例えば８バイト長のようなパターン
データの単位が、多数集合して構成されている。テスト
パターンは、繰り返し性のあるデータであるベクタデー
タと、繰り返し性の希薄なノンベクタデータに区別され
る。ベクタデータは、それぞれ８バイトのパターンデー
タで構成されており、それらはさらに、そのデータの繰
り返しの頻度に基づいて、いくつかのグループに分類さ
れる。
【００２１】第１グループのパターンデータは、パター
ンファイル中の高い繰り返し率を有するデータであり、
１バイトコードとそれに関する翻訳テーブルとで表現さ
れるように変換（圧縮）される。第２グループのパター
ンデータは、パターンファイル中の低い繰り返し率を有
するデータであり、２バイトコードとそれに関する翻訳
テーブルとで表現されるように変換（圧縮）される。第
３グループのパターンデータは、ベクタデータではある
が、第２グループのパターンデータより低い繰り返し率
である。第３グループのパターンデータは圧縮されな
い。
ンファイル中の高い繰り返し率を有するデータであり、
１バイトコードとそれに関する翻訳テーブルとで表現さ
れるように変換（圧縮）される。第２グループのパター
ンデータは、パターンファイル中の低い繰り返し率を有
するデータであり、２バイトコードとそれに関する翻訳
テーブルとで表現されるように変換（圧縮）される。第
３グループのパターンデータは、ベクタデータではある
が、第２グループのパターンデータより低い繰り返し率
である。第３グループのパターンデータは圧縮されな
い。
【００２２】したがって、第１グループと第２グループ
のパターンデータは、圧縮されてテスタに転送された後
に伸張・復元される。それに対し、第３グループのパタ
ーンデータは、圧縮されずに９バイトコード単位（イン
デックス１バイトとパターンデータ８バイト）で、テス
タハードウエアのパターンメモリに転送される。この場
合のインデックスコードはエスケープコードとも称す
る。
のパターンデータは、圧縮されてテスタに転送された後
に伸張・復元される。それに対し、第３グループのパタ
ーンデータは、圧縮されずに９バイトコード単位（イン
デックス１バイトとパターンデータ８バイト）で、テス
タハードウエアのパターンメモリに転送される。この場
合のインデックスコードはエスケープコードとも称す
る。
【００２３】後に詳述するが、１バイトコード、２バイ
トコードあるいは９バイトコードのいずれの場合も、最
初の１バイトは、どのグループの属するコードであるか
を決定するための、インデックスコードとして用いられ
る。
トコードあるいは９バイトコードのいずれの場合も、最
初の１バイトは、どのグループの属するコードであるか
を決定するための、インデックスコードとして用いられ
る。
【００２４】第１、第２および第３グループのパターン
データと翻訳テーブルは、合成された圧縮ファイルとし
て、ホストコンピュータのハードディスクに格納され
る。上述したように、第１グループ、第２グループおよ
び第３グループの判別は、圧縮ファイルのデータの、最
初のバイトによりなされる。そのような区別は、後で説
明するように、デコンプレッション（伸張・復元）プロ
セスで実行される。
データと翻訳テーブルは、合成された圧縮ファイルとし
て、ホストコンピュータのハードディスクに格納され
る。上述したように、第１グループ、第２グループおよ
び第３グループの判別は、圧縮ファイルのデータの、最
初のバイトによりなされる。そのような区別は、後で説
明するように、デコンプレッション（伸張・復元）プロ
セスで実行される。
【００２５】上記の例では、パターンデータは８バイト
ワードを単位としているように扱われていた。しかし、
ベクタデータの単位は、むしろ４バイトで構成される場
合も多い。このような短いワードの繰り返しによるパタ
ーンデータの場合は、一般的に、より高い繰り返し率と
なる。しかし、そのためのコンプレッションやデコンプ
レッションのアルゴリズムはより複雑になる。バターン
ファイルデータについての経験的な結果によると、８バ
イトパターンをコード化する場合が、繰り返えし率、圧
縮率および伸張・復元スピードについて、最もよいバラ
ンスが得られる。
ワードを単位としているように扱われていた。しかし、
ベクタデータの単位は、むしろ４バイトで構成される場
合も多い。このような短いワードの繰り返しによるパタ
ーンデータの場合は、一般的に、より高い繰り返し率と
なる。しかし、そのためのコンプレッションやデコンプ
レッションのアルゴリズムはより複雑になる。バターン
ファイルデータについての経験的な結果によると、８バ
イトパターンをコード化する場合が、繰り返えし率、圧
縮率および伸張・復元スピードについて、最もよいバラ
ンスが得られる。
【００２６】第４図の具体例において、ステップＳ１１
のパターンファイルから、ベクタデータがステップＳ２
２において抽出される。抽出されたベクタデータは、デ
ータの繰り返しの頻度について分析され、その繰り返し
率の順を示す頻度テーブルが形成される。この頻度テー
ブルに基づいて、ベクタデータは３つのグループに区分
される。ステップＳ２３における第１グループは、繰り
返し頻度の高いベクタデータのグループであり、ステッ
プＳ２４における第２グループは、繰り返し頻度が第１
グループのそれより低いベクタデータのグループであ
る。またステップＳ２６における第３グループは、繰り
返し頻度の最も低いベクタデータのグループである。
のパターンファイルから、ベクタデータがステップＳ２
２において抽出される。抽出されたベクタデータは、デ
ータの繰り返しの頻度について分析され、その繰り返し
率の順を示す頻度テーブルが形成される。この頻度テー
ブルに基づいて、ベクタデータは３つのグループに区分
される。ステップＳ２３における第１グループは、繰り
返し頻度の高いベクタデータのグループであり、ステッ
プＳ２４における第２グループは、繰り返し頻度が第１
グループのそれより低いベクタデータのグループであ
る。またステップＳ２６における第３グループは、繰り
返し頻度の最も低いベクタデータのグループである。
【００２７】ステップＳ２５において、第１グループの
パターンデータは、繰り返し頻度の順にしたがって、１
バイト（８ビット）のような、ショートコードに変換さ
れる。また第２グループのパターンデータは、繰り返し
頻度の順にしたがって、２バイト（１６ビット）のよう
な、ロングコードに変換される。またステップＳ２５で
は、デコンプレッション（伸張・復元）プロセスで用い
るための、翻訳テーブル（変換ルールを示すルックアッ
プテーブル）が形成される。
パターンデータは、繰り返し頻度の順にしたがって、１
バイト（８ビット）のような、ショートコードに変換さ
れる。また第２グループのパターンデータは、繰り返し
頻度の順にしたがって、２バイト（１６ビット）のよう
な、ロングコードに変換される。またステップＳ２５で
は、デコンプレッション（伸張・復元）プロセスで用い
るための、翻訳テーブル（変換ルールを示すルックアッ
プテーブル）が形成される。
【００２８】第３グループのベクタデータは、繰り返し
頻度が最も低いために、コンプレッションやデコンプレ
ッションのプロセスを用いても、データの転送効率に有
意義な向上が考えられない。このために、第１グループ
や第２グループの場合と異なり、第３グループのベクタ
データは、ショートコード等に変換せず、所定のインデ
ックスコード（エスケープコード）のみが、ステップＳ
２６において付加される。例えば、第３グループのパタ
ーンデータは、９バイトで構成され、最初の１バイト
は、インデックスコードであり、残りの８バイトは、元
と同じパターンデータ自身であるように構成される。
頻度が最も低いために、コンプレッションやデコンプレ
ッションのプロセスを用いても、データの転送効率に有
意義な向上が考えられない。このために、第１グループ
や第２グループの場合と異なり、第３グループのベクタ
データは、ショートコード等に変換せず、所定のインデ
ックスコード（エスケープコード）のみが、ステップＳ
２６において付加される。例えば、第３グループのパタ
ーンデータは、９バイトで構成され、最初の１バイト
は、インデックスコードであり、残りの８バイトは、元
と同じパターンデータ自身であるように構成される。
【００２９】ステップＳ２５で形成されたコード化され
たベクタと翻訳テーブルと、ステップＳ２６でコード化
しないと決定されたベクタは、ステップＳ２７で、コン
プレッション（圧縮）ベクタデータとして、併合され
る。ステップＳ２７による圧縮ベクタデータと、Ｓ１１
のパターンファイルのノンベクタデータは、ステップＳ
１３において合成されて、圧縮パターンファイルとな
る。圧縮パターンファイルは、ホストコンピュータのハ
ードディスクに格納され、試験の開始前にテスタに転送
されて、そこでデコンプレッション（伸張・復元）され
る。
たベクタと翻訳テーブルと、ステップＳ２６でコード化
しないと決定されたベクタは、ステップＳ２７で、コン
プレッション（圧縮）ベクタデータとして、併合され
る。ステップＳ２７による圧縮ベクタデータと、Ｓ１１
のパターンファイルのノンベクタデータは、ステップＳ
１３において合成されて、圧縮パターンファイルとな
る。圧縮パターンファイルは、ホストコンピュータのハ
ードディスクに格納され、試験の開始前にテスタに転送
されて、そこでデコンプレッション（伸張・復元）され
る。
【００３０】第５図（Ａ）から第５図（Ｄ）は、具体例
に基づいて、本発明のテストパターンの圧縮プロセス
を、より詳細に説明するための図である。第５図（Ａ）
は、パターンファイルにおけるテストパターンを示す概
念図である。第５図（Ｂ）は、第５図（Ａ）におけるテ
ストパターンの、データ繰り返し頻度の順を示す概念図
である。第５図（Ｃ）は、翻訳テーブルの一例を示す概
念図である、翻訳テーブルは第５図（Ａ）のテストパタ
ーンを、本発明によるデコンプレッションを実行するた
めのルックアップテーブルである。第５図（Ｄ）は、第
５図（Ａ）の元のテストパターンを、第５図（Ｃ）の翻
訳テーブルに基づいて圧縮したテストパターンを示す。
に基づいて、本発明のテストパターンの圧縮プロセス
を、より詳細に説明するための図である。第５図（Ａ）
は、パターンファイルにおけるテストパターンを示す概
念図である。第５図（Ｂ）は、第５図（Ａ）におけるテ
ストパターンの、データ繰り返し頻度の順を示す概念図
である。第５図（Ｃ）は、翻訳テーブルの一例を示す概
念図である、翻訳テーブルは第５図（Ａ）のテストパタ
ーンを、本発明によるデコンプレッションを実行するた
めのルックアップテーブルである。第５図（Ｄ）は、第
５図（Ａ）の元のテストパターンを、第５図（Ｃ）の翻
訳テーブルに基づいて圧縮したテストパターンを示す。
【００３１】第５図（Ａ）の例において、各テストパタ
ーンは８バイト長で構成されている。第５図（Ａ）のテ
ストパターンは、ホストコンピュータのハードディスク
に格納されている。テスタハードウエアに転送される前
に、テストパターンは圧縮テストパターンに変換され
て、翻訳テーブルとともに、ハードディスクの圧縮パタ
ーンファイルに格納される。
ーンは８バイト長で構成されている。第５図（Ａ）のテ
ストパターンは、ホストコンピュータのハードディスク
に格納されている。テスタハードウエアに転送される前
に、テストパターンは圧縮テストパターンに変換され
て、翻訳テーブルとともに、ハードディスクの圧縮パタ
ーンファイルに格納される。
【００３２】第５図（Ａ）の全てのテストパターンは、
読み出されて、そのデータの繰り返し頻度が調べられ
る。その結果としてのデータ繰り返しレートは、第５図
（Ｂ）の頻度テーブルに表される。この例では、パター
ンＢが最も高い頻度を有しており、それに続きパターン
Ｄ、パターンＡ、パターンＦの順の頻度となっている。
この頻度テーブルに基づいて、パターンデータは、３つ
のグループに区分される。このグループ分けのプロセス
は、上記の第４図におけるステップＳ２２からステップ
Ｓ２４において実行される。
読み出されて、そのデータの繰り返し頻度が調べられ
る。その結果としてのデータ繰り返しレートは、第５図
（Ｂ）の頻度テーブルに表される。この例では、パター
ンＢが最も高い頻度を有しており、それに続きパターン
Ｄ、パターンＡ、パターンＦの順の頻度となっている。
この頻度テーブルに基づいて、パターンデータは、３つ
のグループに区分される。このグループ分けのプロセス
は、上記の第４図におけるステップＳ２２からステップ
Ｓ２４において実行される。
【００３３】第１のグループのテストパターンは、高い
繰り返しレートを有する。この例では、第１グループに
は、１２７の繰り返し頻度の高いパターンが含まれてい
る。したがって、この第１グループのテストパターン
は、繰り返し頻度順に、第５図（Ｃ）に示すように、イ
ンデックス番号０ー１２６で表される１バイトコードに
変換される。第２のグループのテストパターンは、第１
グループのパターンより低い繰り返しレートを有する。
この例では、第２グループには、１９２０の繰り返し頻
度の低いパターンが含まれている。この第２グループの
テストパターンは、繰り返し頻度順に、第５図（Ｃ）に
示すように、インデックス番号１２８ー２０４７で表さ
れる２バイトコードに変換される。
繰り返しレートを有する。この例では、第１グループに
は、１２７の繰り返し頻度の高いパターンが含まれてい
る。したがって、この第１グループのテストパターン
は、繰り返し頻度順に、第５図（Ｃ）に示すように、イ
ンデックス番号０ー１２６で表される１バイトコードに
変換される。第２のグループのテストパターンは、第１
グループのパターンより低い繰り返しレートを有する。
この例では、第２グループには、１９２０の繰り返し頻
度の低いパターンが含まれている。この第２グループの
テストパターンは、繰り返し頻度順に、第５図（Ｃ）に
示すように、インデックス番号１２８ー２０４７で表さ
れる２バイトコードに変換される。
【００３４】第３グループのテストパターンは、繰り返
し頻度が最も低いパターンである。第３グループのテス
トパターンは、コンプレッションやデコンプレッション
のプロセスを用いても、データの転送効率に有意義な向
上がないと考えられる。このために、第１グループや第
２グループの場合と異なり、第３グループのベクタデー
タは、ショートコード等に変換せず、所定のインデック
スコードが付加される。例えば、第３グループのパター
ンデータは、９バイトで構成され、最初の１バイトは、
番号１２７を表すインデックス（エスケープ）コードで
あり、残りの８バイトは、元と同じパターンデータ自身
である。
し頻度が最も低いパターンである。第３グループのテス
トパターンは、コンプレッションやデコンプレッション
のプロセスを用いても、データの転送効率に有意義な向
上がないと考えられる。このために、第１グループや第
２グループの場合と異なり、第３グループのベクタデー
タは、ショートコード等に変換せず、所定のインデック
スコードが付加される。例えば、第３グループのパター
ンデータは、９バイトで構成され、最初の１バイトは、
番号１２７を表すインデックス（エスケープ）コードで
あり、残りの８バイトは、元と同じパターンデータ自身
である。
【００３５】第５図（Ｃ）の翻訳テーブルに示されるよ
うに、テストパターンＢは、”０”に変換され、テスト
パターンＤは、”１”に変換される。同様にして、テス
トパターンＡ、Ｆ、Ｅ、Ｇは、それぞれ”２”、”
３”、”４”、”５”に変換される。この翻訳テーブル
に基づいて、第５図（Ａ）のテストパターンは、第５図
（Ｄ）の圧縮されたテストパターンに変換される。第５
図（Ａ）のテストパターンは、繰り返し頻度の高い最初
の１２７の含まれるものなので、第５図（Ｄ）におい
て、圧縮テストパターンのそれぞれは、１バイトで表現
されている。
うに、テストパターンＢは、”０”に変換され、テスト
パターンＤは、”１”に変換される。同様にして、テス
トパターンＡ、Ｆ、Ｅ、Ｇは、それぞれ”２”、”
３”、”４”、”５”に変換される。この翻訳テーブル
に基づいて、第５図（Ａ）のテストパターンは、第５図
（Ｄ）の圧縮されたテストパターンに変換される。第５
図（Ａ）のテストパターンは、繰り返し頻度の高い最初
の１２７の含まれるものなので、第５図（Ｄ）におい
て、圧縮テストパターンのそれぞれは、１バイトで表現
されている。
【００３６】第５図（Ａ）のテストパターンの繰り返し
頻度が、最初の１２７のパターンより低い場合、したが
って、１２８ー２０４７番の中に含まれる場合には、そ
れに対応する第５図（Ｄ）の圧縮テストパターンは、２
バイトで表現される。第５図（Ｃ）において、最初の１
バイトで示される番号が１２７の場合、これに対応する
８バイトのテストパターンは、圧縮されることなく、第
６図（Ｃ）に示すように、単に最初の１バイトに付加さ
れる。
頻度が、最初の１２７のパターンより低い場合、したが
って、１２８ー２０４７番の中に含まれる場合には、そ
れに対応する第５図（Ｄ）の圧縮テストパターンは、２
バイトで表現される。第５図（Ｃ）において、最初の１
バイトで示される番号が１２７の場合、これに対応する
８バイトのテストパターンは、圧縮されることなく、第
６図（Ｃ）に示すように、単に最初の１バイトに付加さ
れる。
【００３７】第６図は、本発明によるテストパターン
の、１バイトコード、２バイトコード、および９バイト
コードの構成を示し、これらが半導体試験装置に転送さ
れる。上述したように、最初のバイトはインデックスコ
ードとして使用される。第６図（Ａ）において、１バイ
トコード（インデックスコード）は、高い繰り返しレー
トを有する第１グループのテストパターンを現してい
る。この例では、１バイトコードは、繰り返しレートの
順番に応じて、０ー１２６の数字でパターンデータを現
していいる。したがって、このコードが数字”０”の場
合は、第５図の例における繰り返し頻度の一番高い、テ
ストパターンＢを現している。また１バイトコードが数
字”４”を示す場合は、第５図の例におけパターンＥを
現すことになる。
の、１バイトコード、２バイトコード、および９バイト
コードの構成を示し、これらが半導体試験装置に転送さ
れる。上述したように、最初のバイトはインデックスコ
ードとして使用される。第６図（Ａ）において、１バイ
トコード（インデックスコード）は、高い繰り返しレー
トを有する第１グループのテストパターンを現してい
る。この例では、１バイトコードは、繰り返しレートの
順番に応じて、０ー１２６の数字でパターンデータを現
していいる。したがって、このコードが数字”０”の場
合は、第５図の例における繰り返し頻度の一番高い、テ
ストパターンＢを現している。また１バイトコードが数
字”４”を示す場合は、第５図の例におけパターンＥを
現すことになる。
【００３８】第６図（Ｂ）は、本発明における２バイト
コード例を示す。２バイトコードは、第１グループのテ
ストパターンよりも繰り返し頻度の低い、第２グループ
のテストパターンを現すために用いられる。２バイトコ
ードにおいて、最初のバイト（インデックスコード）
は、１２７より大きな数値を示す。第５図と第６図の例
において、繰り返し頻度が１２８ー２０４７にランクさ
れるテストパターンは、第６図（Ｂ）の２バイトコード
に圧縮される。例えば、第５図の例において、２バイト
コードが数字”１２８”を示す場合、それはテストパタ
ーンＱを現す。また、２バイトコードが数字”２０４
７”を示す場合は、第５図の例では、それはテストパタ
ーンＸを現している。
コード例を示す。２バイトコードは、第１グループのテ
ストパターンよりも繰り返し頻度の低い、第２グループ
のテストパターンを現すために用いられる。２バイトコ
ードにおいて、最初のバイト（インデックスコード）
は、１２７より大きな数値を示す。第５図と第６図の例
において、繰り返し頻度が１２８ー２０４７にランクさ
れるテストパターンは、第６図（Ｂ）の２バイトコード
に圧縮される。例えば、第５図の例において、２バイト
コードが数字”１２８”を示す場合、それはテストパタ
ーンＱを現す。また、２バイトコードが数字”２０４
７”を示す場合は、第５図の例では、それはテストパタ
ーンＸを現している。
【００３９】第６図（Ｃ）は、本発明の９バイトコード
を示す。９バイトコードは、本発明によるコンプレッシ
ョン・デコンプレッションプロセスが施されないテスト
パターンである。テストパターン中のデータの繰り返し
率が非常に低い場合、８バイトワードのパターンデータ
は、圧縮されることなく、そのままインデックス（エス
ケープ）コードに付加される。このグループのパターン
データであることを示すために、インデックスコードは
例えば数値”１２７”となっている。したがって、第６
図（Ｃ）の９バイトコードが、１バイトコードや２バイ
トコードとともに、圧縮パターンファイルに格納され
る。
を示す。９バイトコードは、本発明によるコンプレッシ
ョン・デコンプレッションプロセスが施されないテスト
パターンである。テストパターン中のデータの繰り返し
率が非常に低い場合、８バイトワードのパターンデータ
は、圧縮されることなく、そのままインデックス（エス
ケープ）コードに付加される。このグループのパターン
データであることを示すために、インデックスコードは
例えば数値”１２７”となっている。したがって、第６
図（Ｃ）の９バイトコードが、１バイトコードや２バイ
トコードとともに、圧縮パターンファイルに格納され
る。
【００４０】第５図（Ｄ）に示すテストパターン（した
がって、第６図に示すコード）と第５図（Ｃ）の翻訳テ
ーブルは、テスタに転送され、そこでデコンプレッショ
ン（伸張・復元）プロセスが実行される。デコンプレッ
ションプロセスは、ソフトウエア・プログラム、あるい
はハードウエア・デコンプレッション回路により実施さ
れる。ソフトウエア・デコンプレッション・プロセス
は、テスタハードウエアに設けられた、テスタコントロ
ーラにより実行される。第３図に示すように、ハードウ
エア・デコンプレッション・プロセスは、テスタハード
ウエア１０内に、パターンメモリに近接して設けられた
ハードウエア・デコンプレッション回路、あるいはテス
タハードウエア１０の外部に設けられたデコンプレッシ
ョン回路により実行される。
がって、第６図に示すコード）と第５図（Ｃ）の翻訳テ
ーブルは、テスタに転送され、そこでデコンプレッショ
ン（伸張・復元）プロセスが実行される。デコンプレッ
ションプロセスは、ソフトウエア・プログラム、あるい
はハードウエア・デコンプレッション回路により実施さ
れる。ソフトウエア・デコンプレッション・プロセス
は、テスタハードウエアに設けられた、テスタコントロ
ーラにより実行される。第３図に示すように、ハードウ
エア・デコンプレッション・プロセスは、テスタハード
ウエア１０内に、パターンメモリに近接して設けられた
ハードウエア・デコンプレッション回路、あるいはテス
タハードウエア１０の外部に設けられたデコンプレッシ
ョン回路により実行される。
【００４１】第７図は、本発明のソフトウエアによる、
テストパターンのデコンプレッション・プロセスを示す
状態フロー図である。本発明のデコンプレッション・ア
ルゴリズムは、１バイトコード、２バイトコード、９バ
イトコードを、６４ビット（８バイト）データワードに
変換するシーケンスということができる。これらの各コ
ードが入力され、出力に８バイト（６４ビット）データ
が得られる。上述したように、デコンプレッションプロ
セスの前に、圧縮テストパターンすなわち、第５図第６
図に示す１バイトコード、２バイトコードおよび９バイ
トコードと翻訳テーブル（ルックアップテーブル）が、
テスタハードウエアに転送される。
テストパターンのデコンプレッション・プロセスを示す
状態フロー図である。本発明のデコンプレッション・ア
ルゴリズムは、１バイトコード、２バイトコード、９バ
イトコードを、６４ビット（８バイト）データワードに
変換するシーケンスということができる。これらの各コ
ードが入力され、出力に８バイト（６４ビット）データ
が得られる。上述したように、デコンプレッションプロ
セスの前に、圧縮テストパターンすなわち、第５図第６
図に示す１バイトコード、２バイトコードおよび９バイ
トコードと翻訳テーブル（ルックアップテーブル）が、
テスタハードウエアに転送される。
【００４２】デコンプレッションプロセスは、ステップ
Ｓ３１において、圧縮テストパターンの、最初のバイト
（インデックスコード）を読み、そのコードがショート
コード（１バイトコード）、ロングコード（２バイトコ
ード）あるいは、９バイトコードであるかを判定するこ
とから開始する。最初のバイトが、対象とするコードが
１バイトコードであることを示す場合、ステップＳ３２
において、その１バイトコードはインデックス番号に変
換される。第５図と第６図の例では、このインデックス
番号は１２７より小さな数値であった。ステップＳ３５
において、このインデックス番号で指定された６４ビッ
トワード（テストパターン）が、翻訳テーブルから取り
出される。この翻訳されたテストパターンは、ステップ
Ｓ３６において、テスタハードウエア内のパターンメモ
リに供給される。
Ｓ３１において、圧縮テストパターンの、最初のバイト
（インデックスコード）を読み、そのコードがショート
コード（１バイトコード）、ロングコード（２バイトコ
ード）あるいは、９バイトコードであるかを判定するこ
とから開始する。最初のバイトが、対象とするコードが
１バイトコードであることを示す場合、ステップＳ３２
において、その１バイトコードはインデックス番号に変
換される。第５図と第６図の例では、このインデックス
番号は１２７より小さな数値であった。ステップＳ３５
において、このインデックス番号で指定された６４ビッ
トワード（テストパターン）が、翻訳テーブルから取り
出される。この翻訳されたテストパターンは、ステップ
Ｓ３６において、テスタハードウエア内のパターンメモ
リに供給される。
【００４３】もし最初のバイトが、対象とするコードが
２バイトコードであることを示す場合、ステップＳ３３
において、第２バイトが読み出され、その２バイトコー
ドはインデックス番号に変換される。第５図および第６
図の例においては、このインデックス番号は１２７より
大きく、２０４８より小さな数値である。ステップＳ３
６において、インデックス番号で指定された６４ビット
ワードが翻訳テーブルから取り出される。この翻訳され
たテストパターンは、ステップＳ３６において、テスタ
ハードウエア内のパターンメモリに供給される。
２バイトコードであることを示す場合、ステップＳ３３
において、第２バイトが読み出され、その２バイトコー
ドはインデックス番号に変換される。第５図および第６
図の例においては、このインデックス番号は１２７より
大きく、２０４８より小さな数値である。ステップＳ３
６において、インデックス番号で指定された６４ビット
ワードが翻訳テーブルから取り出される。この翻訳され
たテストパターンは、ステップＳ３６において、テスタ
ハードウエア内のパターンメモリに供給される。
【００４４】もし最初のバイトが、対象とするコードが
９バイトコードであることを示す場合、ステップＳ３４
において、その最初のバイトに付加された８バイトが読
み出され、それがステップＳ３６において、テストパタ
ーンとして直接的に出力される。ステップＳ３６でテス
トパターンが取り出される毎に、ステップＳ３１に戻っ
て、上述のプロセスを繰り返す。コードの読み取りやイ
ンデックス番号の翻訳にエラーがあった場合は、このデ
コンプレッションプロセスは、ステップＳ３７でフェイ
ルとなる。最後の圧縮テストパターンについて、デコン
プレッションが実施されると、ステップＳ３８でこのプ
ロセスは終了する。
９バイトコードであることを示す場合、ステップＳ３４
において、その最初のバイトに付加された８バイトが読
み出され、それがステップＳ３６において、テストパタ
ーンとして直接的に出力される。ステップＳ３６でテス
トパターンが取り出される毎に、ステップＳ３１に戻っ
て、上述のプロセスを繰り返す。コードの読み取りやイ
ンデックス番号の翻訳にエラーがあった場合は、このデ
コンプレッションプロセスは、ステップＳ３７でフェイ
ルとなる。最後の圧縮テストパターンについて、デコン
プレッションが実施されると、ステップＳ３８でこのプ
ロセスは終了する。
【００４５】第８図は、本発明によるテストパターンの
デコンプレッション回路例を示すブロック図である。こ
のデコンプレッション回路は、ラッチ４１、制御ロジッ
ク４３、ＡＮＤ回路４５、メモリ４７、およびセレクタ
４９により構成されている。制御ロジック４３は、この
デコンプレッション回路における動作プロセスの全体を
制御する。デコンプレッション動作の開始において、メ
モリ４７には、圧縮パターンファイルからの、第５図
（Ｃ）に示すような翻訳（ルックアップ）テーブルが与
えられる。
デコンプレッション回路例を示すブロック図である。こ
のデコンプレッション回路は、ラッチ４１、制御ロジッ
ク４３、ＡＮＤ回路４５、メモリ４７、およびセレクタ
４９により構成されている。制御ロジック４３は、この
デコンプレッション回路における動作プロセスの全体を
制御する。デコンプレッション動作の開始において、メ
モリ４７には、圧縮パターンファイルからの、第５図
（Ｃ）に示すような翻訳（ルックアップ）テーブルが与
えられる。
【００４６】圧縮パターンファイルからの圧縮パターン
データが、第８図のデコンプレッション回路の入力"Din
7-0"に流入する。圧縮ファイルとデコンプレッション回
路間の通信、デコンプレッション回路とパターンメモリ
間の通信は、例えば、"WriteStrobe", "ReadyIn", "Dat
aReady"および"DataAccepted"のような、第８図に示す
各ライン間で、ハンドシェーク動作により行われる。こ
の回路図には示されていないが、デコンプレッション回
路は、パターンデータを受け取るための入力装置、パタ
ーンデータを送出するための出力装置をさらに有してい
る。
データが、第８図のデコンプレッション回路の入力"Din
7-0"に流入する。圧縮ファイルとデコンプレッション回
路間の通信、デコンプレッション回路とパターンメモリ
間の通信は、例えば、"WriteStrobe", "ReadyIn", "Dat
aReady"および"DataAccepted"のような、第８図に示す
各ライン間で、ハンドシェーク動作により行われる。こ
の回路図には示されていないが、デコンプレッション回
路は、パターンデータを受け取るための入力装置、パタ
ーンデータを送出するための出力装置をさらに有してい
る。
【００４７】"WriteStrobe"及び "ReadyIn"が有効のと
き、制御ロジック４３はラッチ４１を起動して、１バイ
トの圧縮パターンデータを、ラッチ４１へ入力装置を経
由して取り込む。制御ロジック４３は、ラッチ４１に取
り込まれたバイト"Din7-0"が、１バイトコード、２バイ
トコードあるいは９バイトコードであるかを調べる。そ
れと同時に制御ロジック４３は、"ReadyIn"を無効にす
る。
き、制御ロジック４３はラッチ４１を起動して、１バイ
トの圧縮パターンデータを、ラッチ４１へ入力装置を経
由して取り込む。制御ロジック４３は、ラッチ４１に取
り込まれたバイト"Din7-0"が、１バイトコード、２バイ
トコードあるいは９バイトコードであるかを調べる。そ
れと同時に制御ロジック４３は、"ReadyIn"を無効にす
る。
【００４８】デコンプレッション回路に取り込まれた圧
縮データが、１バイトコードである場合は、バイト"Din
7-0"は、メモリ４７内のルックアップテーブルを基にし
て、６４ビット（８バイト）のパターンデータ"M63-0"
に変換される。制御ロジック４３は、セレクタ４９を設
定して、パターンデータ"M63-0"を出力データ"Dout63-
0"として送出するとともに、ＡＮＤ回路４５の出力（第
２バイト）である"A14-8"をゼロに設定する。もし"Data
Accepted"が有効となると、"DataReady"ラインが起動さ
れて、データ"Dout63-0"が出力装置に送られる。その後
"ReadyIn"が有効となる。
縮データが、１バイトコードである場合は、バイト"Din
7-0"は、メモリ４７内のルックアップテーブルを基にし
て、６４ビット（８バイト）のパターンデータ"M63-0"
に変換される。制御ロジック４３は、セレクタ４９を設
定して、パターンデータ"M63-0"を出力データ"Dout63-
0"として送出するとともに、ＡＮＤ回路４５の出力（第
２バイト）である"A14-8"をゼロに設定する。もし"Data
Accepted"が有効となると、"DataReady"ラインが起動さ
れて、データ"Dout63-0"が出力装置に送られる。その後
"ReadyIn"が有効となる。
【００４９】入力データが２バイトコードの場合は、制
御ロジック４３は、"ReadyIn"を有効とし、入力データ"
Din7-0"の次のバイトを、ラッチ４１に取り込む。ラッ
チ４１に取り込まれた第２バイトは、第８図において
は、コード"D14-8"で現されている。制御ロジック４３
は、ＡＮＤ回路４５を通して、コード"D14-8"を出力"A1
4-8"として取り出す。第１バイト"Din7-0"と第２バイ
ト"A14-8"は、メモリ４７をアクセスして、ルックアッ
プテーブルから、８バイトのパターンデータ"M63-0"を
取り出す。制御ロジック４３は、セレクタ４９を設定し
て、パターンデータ"M63-0"を出力データ"Dout63-0"と
して送出する。もし"DataAccepted"が有効となると、"D
ataReady"ラインが起動されて、データ"Dout63-0"が出
力装置に送られる。その後 "ReadyIn"が有効となる。
御ロジック４３は、"ReadyIn"を有効とし、入力データ"
Din7-0"の次のバイトを、ラッチ４１に取り込む。ラッ
チ４１に取り込まれた第２バイトは、第８図において
は、コード"D14-8"で現されている。制御ロジック４３
は、ＡＮＤ回路４５を通して、コード"D14-8"を出力"A1
4-8"として取り出す。第１バイト"Din7-0"と第２バイ
ト"A14-8"は、メモリ４７をアクセスして、ルックアッ
プテーブルから、８バイトのパターンデータ"M63-0"を
取り出す。制御ロジック４３は、セレクタ４９を設定し
て、パターンデータ"M63-0"を出力データ"Dout63-0"と
して送出する。もし"DataAccepted"が有効となると、"D
ataReady"ラインが起動されて、データ"Dout63-0"が出
力装置に送られる。その後 "ReadyIn"が有効となる。
【００５０】入力データが９バイトコードの場合は、制
御ロジック４３は、"ReadyIn"を有効とし、入力データ"
Din7-0"の次の８バイトを、"WriteStrobe"及び "ReadyI
n"を交互に８回繰り返すことにより、ラッチ４１に取り
込む。ラッチ４１に取り込まれた８バイトは、第８図に
おいては、コード"D63-0"で現されている。制御ロジッ
ク４３は、セレクタ４９を設定して、パターンデータ"D
63-0"を出力データ"Dout63-0"として送出する。もし"Da
taAccepted"が有効となると、"DataReady"ラインが起動
されて、データ"Dout63-0"が出力装置に送られる。その
後 "ReadyIn"が有効となる。
御ロジック４３は、"ReadyIn"を有効とし、入力データ"
Din7-0"の次の８バイトを、"WriteStrobe"及び "ReadyI
n"を交互に８回繰り返すことにより、ラッチ４１に取り
込む。ラッチ４１に取り込まれた８バイトは、第８図に
おいては、コード"D63-0"で現されている。制御ロジッ
ク４３は、セレクタ４９を設定して、パターンデータ"D
63-0"を出力データ"Dout63-0"として送出する。もし"Da
taAccepted"が有効となると、"DataReady"ラインが起動
されて、データ"Dout63-0"が出力装置に送られる。その
後 "ReadyIn"が有効となる。
【００５１】上述したように、この例のデコンプレッシ
ョンプロセスは、ハードウエアによるデコンプレッショ
ン回路により実行される。第１図のテスタバス１４を伝
送するデータは、圧縮されたパターンデータなので、ハ
ードウエアによるデコンプレッション回路を用いると、
テストパターンの転送レートを最大にできる。
ョンプロセスは、ハードウエアによるデコンプレッショ
ン回路により実行される。第１図のテスタバス１４を伝
送するデータは、圧縮されたパターンデータなので、ハ
ードウエアによるデコンプレッション回路を用いると、
テストパターンの転送レートを最大にできる。
【００５２】本発明によれば、テストパターンを、ホス
トコンピュータのハードディスクから、半導体試験装置
内のパターンメモリに転送する際の転送効率を向上する
ことができる。それはパターンデータを圧縮（コンプレ
ッション）し、その圧縮したパターンデータを半導体試
験装置に転送し、その圧縮されたパターンデータを半導
体試験装置内において伸張再生（デコンプレッション）
することにより行われる。本発明によるテストパターン
のコンプレッション及びデコンプレッション技術では、
ショートコード、ロングコード、エスケープコードのよ
うなユニークなコードシステムと翻訳テーブルを有し、
最適な転送効率と装置の単純化を実現している。
トコンピュータのハードディスクから、半導体試験装置
内のパターンメモリに転送する際の転送効率を向上する
ことができる。それはパターンデータを圧縮（コンプレ
ッション）し、その圧縮したパターンデータを半導体試
験装置に転送し、その圧縮されたパターンデータを半導
体試験装置内において伸張再生（デコンプレッション）
することにより行われる。本発明によるテストパターン
のコンプレッション及びデコンプレッション技術では、
ショートコード、ロングコード、エスケープコードのよ
うなユニークなコードシステムと翻訳テーブルを有し、
最適な転送効率と装置の単純化を実現している。
【００５３】
【発明の効果】本発明の態様では、テストパターンのコ
ンプレッション及びデコンプレッションを、ソフトウエ
アのみにより実現することができる。また本発明の他の
態様では、テストパターンのコンプレッションをソフト
ウエアにより、デコンプレッションをハードウエアによ
るデコンプレッション回路により実現する。ソフトウエ
アによるコンプレッションと、ハードウエアによるデコ
ンプレッションとの組み合わせは、ホストコンピュータ
のハードディスクから、半導体試験装置内のパターンメ
モリに転送する際の、転送時間を減少させるために最上
の効果を実現できる。
ンプレッション及びデコンプレッションを、ソフトウエ
アのみにより実現することができる。また本発明の他の
態様では、テストパターンのコンプレッションをソフト
ウエアにより、デコンプレッションをハードウエアによ
るデコンプレッション回路により実現する。ソフトウエ
アによるコンプレッションと、ハードウエアによるデコ
ンプレッションとの組み合わせは、ホストコンピュータ
のハードディスクから、半導体試験装置内のパターンメ
モリに転送する際の、転送時間を減少させるために最上
の効果を実現できる。
【図１】半導体デバイスを試験するための半導体試験装
置の基本的な構成を示す概略ブロック図。
置の基本的な構成を示す概略ブロック図。
【図２】半導体試験装置に用いる、本発明によるテスト
パターンのコンプレッション・デコンプレッション手法
の基本的なコンセプトを示すデータフロー図。
パターンのコンプレッション・デコンプレッション手法
の基本的なコンセプトを示すデータフロー図。
【図３】本発明による、ハードウエアによるデコンプレ
ッションの構成をそれぞれ示すブロック図。
ッションの構成をそれぞれ示すブロック図。
【図４】本発明による、テストパターンのコンプレッシ
ョンのプロセスを示すブロック図。
ョンのプロセスを示すブロック図。
【図５】本発明によるテストパターンのコンプレッショ
ン・デコンプレッション手法を具体的な例を用いて説明
するための詳細図。（Ａ）はコンプレッション前のテス
トパターンの例を示し、（Ｂ）は、（Ａ）のテストパタ
ーンの例におけるデータの繰り返しの頻度を示す。
（Ｃ）は、（Ａ）および（Ｂ）の例に基づいて作成され
たデータテーブルの例を示す。（Ｄ）は、（Ａ）のテス
トパターンに対応する圧縮（コンプレッション）された
データ例を示す。
ン・デコンプレッション手法を具体的な例を用いて説明
するための詳細図。（Ａ）はコンプレッション前のテス
トパターンの例を示し、（Ｂ）は、（Ａ）のテストパタ
ーンの例におけるデータの繰り返しの頻度を示す。
（Ｃ）は、（Ａ）および（Ｂ）の例に基づいて作成され
たデータテーブルの例を示す。（Ｄ）は、（Ａ）のテス
トパターンに対応する圧縮（コンプレッション）された
データ例を示す。
【図６】本発明による圧縮されたパターンのデータ構造
を、図５（Ａ）および図５（Ｂ）の例に基づいて示す概
略ブロック図。（Ａ）は１バイトコードの構成を示し、
（Ｂ）は２バイトコードの構成を示す。（Ｃ）は、９バ
イトコードの構成であり、インデックスコードと８バイ
トのパターンデータの組み合わせになっている。
を、図５（Ａ）および図５（Ｂ）の例に基づいて示す概
略ブロック図。（Ａ）は１バイトコードの構成を示し、
（Ｂ）は２バイトコードの構成を示す。（Ｃ）は、９バ
イトコードの構成であり、インデックスコードと８バイ
トのパターンデータの組み合わせになっている。
【図７】本発明における、ソフトウエアによるデコンプ
レッションのプロセスを示すブロック図。
レッションのプロセスを示すブロック図。
【図８】本発明における、デコンプレッション回路を示
すブロック図。
すブロック図。
１０ テスタハードウエア １１ ホストコンピュータ １２ 被試験半導体デバイス（ＤＵＴ） １３ テスタコントローラ（ＴＣ） １４ テスタバス １５ パターン発生器 １６ ハードディスク １７ 波形整形回路 １８ パターンメモリ １９ 比較器 ２１ テスタプロセッサ ２３ ハードウエア・デコンプレッション回路 ４１ ラッチ ４３ 制御ロジック ４５ ＡＮＤ回路 ４７ メモリ ４９ セレクタ
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 2G032 AA07 AC04 AG02 5B048 BB00 DD05 9A001 BB05 KK54 LL05
Claims (15)
- 【請求項１】 半導体デバイスを試験するために、テス
トパターンデータをホストコンピュータの記憶装置か
ら、半導体試験装置内のパターンメモリに転送するため
に用いるコンプレッション・デコンプレッション方法に
おいて、 その記憶装置内のテストパターンファイルからベクタデ
ータを抽出するステップと、 そのベクタデータを、第１グループは繰り返し頻度の高
いデータであり、第２グループは繰り返し頻度の中間の
データであり、第３グループは第１グループや第２グル
ープより繰り返し頻度の低いデータである、３つのグル
ープに分類するステップと、 上記第１グループと第２グループのデータを、データ繰
り返し率の順に、それぞれショートコードとロングコー
ドに変換し、上記第３グループのデータをエスケープコ
ードにより定義して、その第３グループのベクタデータ
をエスケープコードに付加するステップと、 上記第１グループのベクタデータと上記ショートコー
ド、上記第２グループのベクタデータと上記ロングコー
ドとの関係を示す翻訳テーブルを形成するステップと、 上記ショートコード、ロングコードおよび第３グループ
のベクタデータを付加したエスケープコードとを、上記
記憶装置からのノンベクタデータと併合して、圧縮テス
トパターンを形成するステップと、 その圧縮テストパターンをデコンプレッション手段で受
け取り、上記ショートコード、ロングコードおよびエス
ケープコードを上記圧縮テストパターンから検出するス
テップと、 そのデコンプレッション手段により、上記翻訳テーブル
に示された関係に基づいて、上記ショートコードとロン
グコードを、対応する第１グループと第２グループのベ
クタデータに翻訳するステップと、 上記デコンプレッション手段により翻訳された、第１お
よび第２グループのテストベクタと、上記第３グループ
のテストベクタを、上記半導体試験装置内のパターンメ
モリに送出するステップ、 とを有する半導体試験装置用パターンデータのコンプレ
ッション・デコンプレッション方法。 - 【請求項２】 上記パターンファイルの各ベクタデータ
は、８バイト（６４ビット）で構成され、上記ショート
コードは１バイトで構成され、上記ロングコードは２バ
イトで構成される、請求項１に記載の半導体試験装置用
パターンデータのコンプレッション・デコンプレッショ
ン方法。 - 【請求項３】 上記パターンファイルの各ベクタデータ
は、８バイト（６４ビット）で構成され、上記ショート
コードは１バイトで構成され、上記ロングコードは２バ
イトで構成され、上記エスケープコードは１バイトで構
成され上記第３グループのベクタデータがそれに付加さ
れるように構成される、請求項１に記載の半導体試験装
置用パターンデータのコンプレッション・デコンプレッ
ション方法。 - 【請求項４】 上記パターンファイルの各ベクタデータ
は、８バイト（６４ビット）で構成され、上記ショート
コードは繰り返し頻度の最も高い１２７の第１グループ
のベクタデータをあらわし、上記ロングコードは繰り返
し頻度が次に高い１９２０の第２グループのベクタデー
タをあらわす、請求項１に記載の半導体試験装置用パタ
ーンデータのコンプレッション・デコンプレッション方
法。 - 【請求項５】 半導体デバイスを試験するために、テス
トパターンデータをホストコンピュータの記憶装置か
ら、半導体試験装置内のパターンメモリに転送するため
に用いるテストパターン圧縮・伸張装置において、 そのテストパターンデータ中のベクタデータをショート
コードにデータ圧縮する第１グループと、データ圧縮を
しない第２グループとに分類し、かつその第１グループ
のベクタデータとそのショートコードとの関係を示すル
ックアップテーブルを作成するためのパターン圧縮手段
と、 上記ショートコード、第２グループのベクタデータ、お
よびルックアップテーブルとを含む圧縮テストパターン
を格納するための圧縮テストパターンファイルと、 上記半導体試験装置内あるいはそれに近接して設けら
れ、上記圧縮テストパターンを、上記ショートコードと
上記ルックアップテーブルに示された関係に基づいて伸
張し、その伸張したテストパターンを上記半導体試験装
置内のパターンメモリに送出するためのハードウエア伸
張回路と、 により構成する半導体試験装置用テストパターン圧縮・
伸張装置。 - 【請求項６】 上記パターン圧縮手段は上記テストパタ
ーンデータ中のデータ繰り返し頻度に基づいてベクタデ
ータを分類し、上記圧縮パターンファイルは、圧縮テス
トパターンと、上記テストパターンデータ中のノンベク
タデータとを併合して構成される、請求項５に記載の半
導体試験装置用テストパターン圧縮・伸張装置。 - 【請求項７】 上記ハードウエア伸張回路は、 伸張動作の全体を制御するためのコントロールロジック
と、 そのコントロールロジックの制御のもとで、上記圧縮テ
ストパターンを受け取るラッチと、 上記圧縮テストパターンファイルからのルックアップテ
ーブルを格納し、上記ショートコードに基づいてテスト
パターンデータを読み出すためのメモリと、 そのコントロールロジックの制御のもとで、上記メモリ
の出力データ又は上記ラッチの出力データのいずれかを
選択するためのセレクタと、 により構成されることを特徴とする、請求項５に記載の
半導体試験装置用テストパターン圧縮・伸張装置。 - 【請求項８】 上記ハードウエア伸張回路はさらに、上
記コントロールロジックにより制御され、上記ショート
コードの第２バイトを供給するためのＡＮＤ回路を有す
ることを特徴とする、請求項５に記載の半導体試験装置
用テストパターン圧縮・伸張装置。 - 【請求項９】 上記パターンファイルの各ベクタデータ
は、８バイト（６４ビット）で構成され、上記ショート
コードは１バイトあるいは２バイトで構成される、請求
項５に記載の半導体試験装置用テストパターン圧縮・伸
張装置。 - 【請求項１０】 上記パターンファイルの各ベクタデー
タは、８バイト（６４ビット）で構成され、上記ショー
トコードは１バイトまたは２バイトで構成され、上記第
２グループのベクタデータには、１バイトで構成される
エスケープコードが付与される、請求項５に記載の半導
体試験装置用テストパターン圧縮・伸張装置。 - 【請求項１１】 半導体デバイスを試験するために、テ
ストパターンデータをホストコンピュータの記憶装置か
ら、半導体試験装置内のパターンメモリに転送するため
に用いるコンプレッション・デコンプレッション装置に
おいて、 その記憶装置内のテストパターンファイルからベクタデ
ータを抽出するための手段と、 その抽出したベクタデータを、第１グループは繰り返し
頻度の高いデータであり、第２グループは繰り返し頻度
の中間のデータであり、第３グループは第１グループや
第２グループより繰り返し頻度の低いデータである、３
つのグループに分類する手段と、 上記第１グループと第２グループのデータを、データ繰
り返し率の順に、それぞれショートコードとロングコー
ドに変換し、上記第３グループのデータをエスケープコ
ードにより定義して、その第３グループのベクタデータ
をエスケープコードに付加する手段と、 上記第１グループのベクタデータと上記ショートコー
ド、上記第２グループのベクタデータと上記ロングコー
ドとの関係を示す翻訳テーブルを形成する手段と、 上記ショートコード、ロングコードおよび第３グループ
のベクタデータを付加したエスケープコードとを、上記
記憶装置からのノンベクタデータと併合して、圧縮テス
トパターンを形成する手段と、 デコンプレッション（伸張）動作の全体を制御するため
のコントロールロジックと、 そのコントロールロジックの制御のもとで、上記圧縮テ
ストパターンを受け取るラッチと、 上記圧縮テストパターンファイルからのルックアップテ
ーブルを格納し、上記ショートコードに基づいてテスト
パターンデータを読み出すためのメモリと、そのコント
ロールロジックの制御のもとで、上記メモリの出力デー
タ又は上記ラッチの出力データのいずれかを選択するた
めのセレクタと、 により構成されることを特徴とする、テストパターン圧
縮・伸張装置。 - 【請求項１２】 上記コントロールロジックにより制御
され、上記ロングコードの第２バイトを供給するための
ＡＮＤ回路を有することを特徴とする、請求項１１に記
載のテストパターン圧縮・伸張装置。 - 【請求項１３】 上記パターンファイルの各ベクタデー
タは、８バイト（６４ビット）で構成され、上記ショー
トコードは１バイトで構成され、上記ロングコードは２
バイトで構成される、請求項１１に記載のテストパター
ン圧縮・伸張装置。 - 【請求項１４】 上記パターンファイルの各ベクタデー
タは、８バイト（６４ビット）で構成され、上記ショー
トコードは１バイトで構成され、上記ロングコードは２
バイトで構成され、上記エスケープコードは１バイトで
構成され第３グループのベクタデータがそれに付加され
るように構成される、請求項１１に記載のテストパター
ン圧縮・伸張装置。 - 【請求項１５】 上記パターンファイルの各ベクタデー
タは、８バイト（６４ビット）で構成され、上記ショー
トコードは繰り返し頻度の最も高い１２７の第１グルー
プのベクタデータをあらわし、上記ロングコードは繰り
返し頻度が次に高い１９２０の第２グループのベクタデ
ータをあらわす、請求項１１に記載のテストパターン圧
縮・伸張装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01089399A JP4294139B2 (ja) | 1999-01-19 | 1999-01-19 | 半導体試験装置用パターンデータのコンプレッション・デコンプレッション方法及びテストパターン圧縮・伸張装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01089399A JP4294139B2 (ja) | 1999-01-19 | 1999-01-19 | 半導体試験装置用パターンデータのコンプレッション・デコンプレッション方法及びテストパターン圧縮・伸張装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000206211A true JP2000206211A (ja) | 2000-07-28 |
| JP4294139B2 JP4294139B2 (ja) | 2009-07-08 |
Family
ID=11763004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01089399A Expired - Fee Related JP4294139B2 (ja) | 1999-01-19 | 1999-01-19 | 半導体試験装置用パターンデータのコンプレッション・デコンプレッション方法及びテストパターン圧縮・伸張装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4294139B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111161786A (zh) * | 2019-12-28 | 2020-05-15 | 上海仪电智能电子有限公司 | 一种提高矢量图形深度利用效率的大容量存储器测试方法 |
-
1999
- 1999-01-19 JP JP01089399A patent/JP4294139B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111161786A (zh) * | 2019-12-28 | 2020-05-15 | 上海仪电智能电子有限公司 | 一种提高矢量图形深度利用效率的大容量存储器测试方法 |
| CN111161786B (zh) * | 2019-12-28 | 2024-02-27 | 上海仪电智能电子有限公司 | 一种提高矢量图形深度利用效率的大容量存储器测试方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4294139B2 (ja) | 2009-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5883906A (en) | Pattern data compression and decompression for semiconductor test system | |
| JP3585800B2 (ja) | 情報処理装置 | |
| US5805086A (en) | Method and system for compressing data that facilitates high-speed data decompression | |
| JPH11153655A (ja) | 圧縮されたディジタルテストデータを用いたｉｃチップ検査装置及び該検査装置を用いたｉｃチップ検査方法 | |
| US5321701A (en) | Method and apparatus for a minimal memory in-circuit digital tester | |
| CN111884660B (zh) | 一种哈夫曼编码设备 | |
| US20060112320A1 (en) | Test pattern compression with pattern-independent design-independent seed compression | |
| JP2002311111A (ja) | テストベクトルの圧縮方法 | |
| US11424761B2 (en) | Multiple symbol decoder | |
| JP4156381B2 (ja) | 文字テーブルによって実施されるデータ圧縮の方法および装置 | |
| US20030135845A1 (en) | Instruction code conversion apparatus creating an instruction code including a second code converted from a first code | |
| US8688947B1 (en) | Aligned data access | |
| US7673204B2 (en) | Method using non-linear compression to generate a set of test vectors for use in scan testing an integrated circuit | |
| JP2000206211A (ja) | 半導体試験装置用パタ―ンデ―タのコンプレッション・デコンプレッション方法及びテストパタ―ン圧縮・伸張装置 | |
| JPH032579A (ja) | 圧縮データを用いた論理回路試験方法及びその装置 | |
| JPH04506436A (ja) | 要素列のコード化方法および方法を実施するための装置 | |
| CN113009317A (zh) | 接口转换电路、芯片、芯片测试系统及方法 | |
| JP2001222537A (ja) | 一致データ検索装置 | |
| KR20000040750A (ko) | 반도체 테스트 시스템용 패턴 데이타 압축 및 압축 해제 | |
| TW400507B (en) | Pattern data compression and decompression for semiconductor test system | |
| CN117290674B (zh) | 一种大数据量随机比特序列重码统计和定位的方法和系统 | |
| JP3126127B2 (ja) | 試験データ圧縮方式 | |
| JPH07235878A (ja) | 可変長復号化器 | |
| US20030028748A1 (en) | Circuit for recording digital waveform data and method of doing the same | |
| JP5299651B2 (ja) | 半導体集積回路、回路テストシステム、回路テストユニット及び回路テスト方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20041214 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090108 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090113 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090317 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090408 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120417 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |