KR20000040750A - 반도체 테스트 시스템용 패턴 데이타 압축 및 압축 해제 - Google Patents

반도체 테스트 시스템용 패턴 데이타 압축 및 압축 해제 Download PDF

Info

Publication number
KR20000040750A
KR20000040750A KR1019980056469A KR19980056469A KR20000040750A KR 20000040750 A KR20000040750 A KR 20000040750A KR 1019980056469 A KR1019980056469 A KR 1019980056469A KR 19980056469 A KR19980056469 A KR 19980056469A KR 20000040750 A KR20000040750 A KR 20000040750A
Authority
KR
South Korea
Prior art keywords
data
group
vector data
code
pattern
Prior art date
Application number
KR1019980056469A
Other languages
English (en)
Inventor
제임스 앨런 턴퀴스트
레옹 리 첸
Original Assignee
오노 히로시게
어드밴티스트 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오노 히로시게, 어드밴티스트 코포레이션 filed Critical 오노 히로시게
Priority to KR1019980056469A priority Critical patent/KR20000040750A/ko
Publication of KR20000040750A publication Critical patent/KR20000040750A/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318335—Test pattern compression or decompression

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

압축 및 압축 해제 장치는 테스트 패턴 데이타를 호스트 컴퓨터의 저장 장치로부터 반도체 장치의 테스트용 반도체 테스트 시스템의 패턴 메모리에 전송하는데 사용하여 데이타 전용에 필요한 시간을 감소시킨다. 압축 및 압축 해제 장치는 테스트 패턴 데이타의 벡터 데이타를 쇼트 코드로 압축될 제1 그룹과 압축되지 않을 제2 그룹으로 분류하고, 쇼트 코드와 제1 그룹의 벡터 데이타 간의 관계를 나타내는 룩업 테이블을 생성하는 압축 수단; 쇼트 코드, 제2 그룹의 데이타 벡터 및 룩업 테이블을 포함하는 압축된 테스트 패턴을 저장하는 압축된 테스트 패턴 파일; 및 반도체 테스트 메모리 또는 그 근방에 제공되고, 쇼트 코드와 룩업 테이블에 나타난 관계에 기초하여 압축된 테스트 패턴을 압축 해제하고 이 압축 해제된 테스트 패턴을 반도체 테스트 시스템의 패턴 메모리에 송신하기 위한 하드웨어 압축 해제 회로를 포함한다.

Description

반도체 테스트 시스템용 패턴 데이타 압축 및 압축 해제
본 발명은 반도체 장치의 테스트용 반도체 테스트 시스템에 사용될 패턴 데이타 압축 및 압축 해제 처리와 하드웨어 압축 해제 회로에 관한 것으로, 특히 테스트를 시작하기 전 짧은 시주기 내에 테스트 패턴들을 호스트 컴퓨터의 하드 디스크로부터 반도체 테스트 시스템의 패턴 메모리로 전송하는 패턴 데이타 압축 및 압축 해제 처리와 회로 배치에 관한 것이다.
IC 메모리들과 IC 프로세서들과 같은 반도체 장치들을 반도체 테스트 시스템으로 테스트하는 경우, 테스트 패턴들은 테스트 하에서 반도체 장치에 공급되고 이 반도체 장치의 최종 출력들은 예측된 값의 패턴들과 비교되어 그 반도체 장치가 올바르게 기능하는지의 여부를 판정하게 된다. 관련된 제어 데이타를 포함하는 테스트 패턴들과 예측된 값의 패턴들은 반도체 테스트 산업계에서 테스트 벡터들로 자주 불려지는데, 이는 패턴들의 주요 부분이 예를 들면 수학적 알고리즘에 각기 기초하기 때문이다.
일반적으로, 그러한 테스트 패턴들과 예측된 값의 패턴들(둘다 합쳐서 테스트 패턴들)은 테스트 시스템에 제공된 테스트 제어기의 제어 하에서 반도체 테스트 시스템에 제공된 테스트 패턴 발생기에 의해 생성된다. 테스트 패턴들은 반도체 장치의 형태 또는 장치 테스트의 종류에 고유하다. 테스트 패턴들은 일반적으로 유닉스 호스트와 같은 호스트 컴퓨터 또는 외부 저장 장치의 하드 디스크에 저장된다. 테스트 패턴 발생기는 테스트 패턴들을 저장하기 위한 커다란 메모리 용량을 가진 패턴 메모리를 가진다. 따라서, 테스트 전에, 테스트 패턴은 테스트 제어기를 통해 호스트 컴퓨터의 하드 디스크로부터 패턴 발생기의 패턴 메모리로 전송된다.
도 1은 반도체 테스트 시스템의 기본 구조를 나타낸다. 사용자가 억세스 가능한 컴퓨터의 동작 시스템인 호스트 컴퓨터(11)는 예를 들면, 유닉스(unix)이다. 하드웨어 반도체 테스트 시스템(10)은 패턴 발생기(15), 파형 포맷터(17) 및 비교기(19)를 포함한다. 이 하드웨어 테스트 시스템(테스터)(10)은 테스트 제거기(TC)(13)에 의해 직접적으로 제어된다. 테스터 제어기(13)는 반도체 테스트 시스템(10)에 한정적인 컴퓨터이고 사용자에 의해 직접적으로 제어되지 않는다. 테스트 하에서 반도체 장치(12)(DUT)는 파형 포맷터(17)를 통하여 테스트 패턴을 수신하고 최종 출력 신호들은 비교기(19)에 의해 예측된 값의 패턴과 비교된다.
패턴 발생기(15)는 테스트 제어기(13)와 테스터 버스(14)를 통하여 호스트 컴퓨터(11)로부터 전송된 테스트 패턴들(테스트 패턴들과 예측된 값의 패턴들)을 저장하는 패턴 메모리(18)를 포함한다. 테스트 패턴들은 테스트를 시작하기 전에 일반적으로 호스트 컴퓨터(11)의 하드 디스크(16)에 패턴 파일들로서 저장되고 패턴 메모리로 전송된다.
그러한 테스트 패턴들의 전송은 테스트될 장치들이 변경되거나 상이한 테스트 프로그램들이 실행될 때 자주 발생한다. 패턴 파일들의 사이즈는 테스트될 요즘 반도체 장치들의 복잡성으로 인해, 수 메가바이트 또는 수십 메가바이트 이상일 수 있다. 따라서, 테스트 패턴들을 호스트 컴퓨터(11)로부터 패턴 발생기(15)의 패턴 메모리(18)로 전송하는데는 상당한 시간이 걸린다.
반도체 테스트 시스템은 고가의 대형 컴퓨터 시스템이기 때문에, 사용자는 테스트 시스템을 최적의 효과적인 방법으로 이용할 필요가 있다. 더욱이, 반도체 산업계에서, 반도체 장치들의 전체적인 생산 비용을 감소시키기 위하여 테스트 효율을 증가시키려는 강한 요구가 항상 있어 왔다. 따라서, 반도체 테스트 시스템을 최대 효율로 구동하기 위하여, 테스트 패턴들을 호스트로부터 패턴 메모리로 전송하는데 필요한 시간을 감소시키는 것이 중요하게 되었다.
따라서, 본 발명의 목적은 호스트 컴퓨터의 하드 디스크로부터 반도체 테스트 시스템의 패턴 메모리로의 테스트 패턴의 전송 속도를 향상시키기 위한 반도체 테스트 시스템용 테스트 패턴 압축 및 압축 해제 기술을 제공함에 있다.
본 발명의 다른 목적은 호스트 컴퓨터 파일로부터 반도체 테스트 시스템의 패턴 발생기의 패턴 메모리로의 테스트 패턴 전송에 필요한 시간을 감소시키기 위한 압축 및 압축 해제를 제공함에 있다.
본 발명의 또 다른 목적은 호스트 컴퓨터 파일로부터 반도체 테스트 시스템의 패턴 발생기의 패턴 메모리로의 테스트 패턴 전송에 필요한 시간을 감소시키기 위한 압축 소프트웨어 및 압축 해제 하드웨어의 결합을 제공함에 있다.
본 발명의 한 가지 특징은 테스트 패턴 데이타를 호스트 컴퓨터의 저장 장치로부터 반도체 장치 테스트용 반도체 테스트 시스템 내의 패턴 메모리로 전송하는데 사용되는 압축 및 압축 해제 장치이다.
이 압축 및 압축 해제 장치는 테스트 패턴 데이타의 벡터 데이타를 쇼트 코트로 압축되는 제1 그룹과 압축되지 않을 제2 그룹으로 분류하고, 제1 그룹의 쇼트 코드와 벡터 데이타 간의 관계를 나타내는 룩업 테이블을 생성하는 압축 수단; 쇼트 코드, 제2 그룹의 데이타 벡터 및 룩업 테이블을 포함하는 압축된 테스트 패턴을 저장하는 압축된 테스트 패턴 파일; 및 반도체 테스트 메모리 또는 그 근방에 제공되고, 쇼트 코드와 룩업 테이블에 나타난 관계에 기초하여 압축된 테스트 패턴을 압축 해제하고 이 압축 해제된 테스트 패턴을 반도체 테스트 시스템의 패턴 메모리에 송신하기 위한 하드웨어 압축 해제 회로를 포함한다.
본 발명의 다른 특징은 테스트 패턴 데이타를 호스트 컴퓨터의 저장 장치로부터 반도체 장치 테스트용 반도체 테스트 시스템의 패턴 메모리로 전송하는데 사용되는 압축 및 압축 해제 방법이다.
압축 및 압축 해제 방법은 저장 장치의 테스트 패턴 파일로부터 벡터 데이타를 추출하는 단계; 벡터 데이타를 3개의 그룹들, 즉 데이타 반복의 고주파수를 가지는 제1 그룹, 데이타 반복의 중간 주파수를 가지는 제2 그룹, 및 제1 및 제2 그룹의 것 보다 낮은 데이타 반복의 저주파수를 가지는 제3 그룹으로 분류하는 단계; 제1 및 제2 그룹의 벡터 데이타를 각기 쇼트 코드 및 롱 코드(long code)로 변환하고, 데이타 반복 레이트의 서열을 표시하고, 제3 그룹의 벡터 데이타를 이스케이프 코드로 특정화하고 이 이스케이프 코드에 제3 그룹의 벡터 데이타를 부착하는 단계; 쇼트 코드와 제1 그룹의 벡터 데이타 간의 관계와 롱 코드와 제2 그룹의 벡터 데이타 간의 관계를 나타내는 변환 테이블을 형성하는 단계; 쇼트 코드, 롱 코드 및 제3 그룹의 벡터 데이타가 부착된 이스케이프 코드와 저장 장치로부터의 비벡터 데이타를 조합하여 압축된 테스트 패턴 파일을 형성하는 단계; 이 압축된 테스트 패턴을 압축 해제 수단에서 수신하고 이 압축된 테스트 패턴의 쇼트 코드, 롱 코드 및 이스케이프 코드를 검출하는 단계; 변환 테이블에 나타난 관계에 기초하여 압축 해제 수단으로 쇼트 코드와 롱 코드를 제1 및 제2 그룹들의 해당 벡터 데이타로 변환하는 단계; 및 압축 해제 수단에 의해 변환된 제1 및 제2 그룹들의 벡터 데이타와 제3 그룹의 벡터 데이타를 반도체 테스트 시스템의 패턴 메모리에 송신하는 단계를 포함한다.
본 발명에 따르면, 호스트 컴퓨터의 하드 디스크로부터 반도체 테스트 시스템의 패턴 메모리로의 테스트 패턴의 전송 속도는 패턴 데이타를 압축하고, 이 압축된 패턴 데이타를 반도체 테스트 시스템으로 전송하며, 반도체 테스트 시스템의 압축된 패턴 데이타를 압축 해제함으로써 현저하게 향상된다. 본 발명의 테스트 패턴 압축 및 압축 해제는 변환 테이블은 물론 쇼트, 롱 및 이스케이프 코드를 가지는 고유 코딩 시스템을 포함하여 최적의 효율 및 단순화를 달성한다.
압축 및 압축 해제 프로세스는 본 발명의 일 특징에서의 소프트웨어에 의해서만 수행될 수 있다. 본 발명의 다른 특징에서, 압축 프로세스는 소프트웨어에 의해 수행되지만 압축 해제 프로세스는 하드웨어 압축 해제 회로에 의해 수행된다. 압축 소프트웨어와 압축 해제 하드웨어의 조합은 호스트 컴퓨터 파일로부터 반도체 테스트 시스템의 패턴 발생기 내의 패턴 메모리로의 테스트 패턴 전송에 필요한 시간을 감소시키는 최적의 효과를 제공한다.
도 1은 반도체 장치를 테스트하기 위한 반도체 테스트 시스템의 기본 구조를 나타내는 개략적인 블럭도.
도 2는 본 발명에 따른 반도체 테스트 시스템에 사용될 테스트 패턴 압축 및 압축 해제 구조의 기본 개념을 나타내는 데이타 흐름도.
도 3a와 도 3b는 본 발명의 하드웨어에 의한 테스트 패턴 압축 해제의 기본 구조를 나타내는 각각의 블럭도.
도 4는 본 발명의 테스트 패턴 압축 프로세스를 나타내는 블럭도.
도 5a 내지 도 5d는 본 발명의 테스트 패턴 압축 및 압축 해제 절차를 구체적인 예를 들어 설명하기 위한 상세도로서, 도 5a는 압축 전의 테스트 패턴의 세트를 나타내는 도면이고, 도 5b는 도 5a의 예에서 데이타 반복의 빈도를 나타내는 도면이고, 도 5c는 도 5a와 도 5b에 기초하여 산출된 변환 테이블의 일례를 나타내는 도면이며, 도 5d는 도 5a의 테스트 패턴에 대응되는 압축 데이타를 나타내는 도면임.
도 6a 내지 도 6c는 도 5a와 도 5b의 예에 기초하여 본 발명의 압축된 데이타의 데이타 구조를 나타내는 개략도로서, 도 6a는 1 바이트 코드의 구조를 나타내는 도면이고, 도 6b는 2 바이트 코드의 구조를 나타내는 도면이며, 도 6c는 인덱스 코드와 8 바이트 패턴 데이타의 조합인 9 바이트 코드의 구조를 나타낸 도면임.
도 7은 본 발명의 소프트웨어에 의한 테스트 패턴 압축 해제 프로세스를 나타내는 상태도.
도 8은 본 발명의 테스트 패턴 압축 해제 회로를 나타내는 블럭도.
도면의 주요 부분에 대한 부호의 설명
10 : 하드웨어 테스트 시스템(테스터)
11 : 호스트 컴퓨터
12 : 반도체 장치
13 : 테스터 제어기
15 : 패턴 발생기
16 : 하드 디스크
17 : 파형 포맷기
18 : 패턴 메모리
19 : 비교기
도 2는 본 발명의 테스트 패턴 압축 및 압축 해제 구조의 기본적인 개념을 나타내는 개략도이다. 기본적으로, 본래의 테스트 패턴은 압축된 패턴 파일에 압축 및 저장된다. 반도체 장치를 테스트하는 경우, 압축된 패턴 데이타는 반도체 테스터로 전송되는데 이 경우 압축된 패턴 데이타는 압축 해제되어 테스트 패턴의 전체적인 전송 속도를 증가시킨다. 도 2에서, 이 절차는 데이타 흐름도로 표현된다.
단계 S11에서, 패턴 파일의 테스트 패턴은 벡터 데이타(반복 데이타)와 비벡터 데이타(비반복 데이타)로 분류된다. 패턴 파일의 벡터 데이타는 단계 S12에서 압축 처리되어 압축된 벡터들을 형성한다. 이 압축된 벡터들은 단계 S13에서 패턴 파일의 비벡터 데이타와 조합되어 단계 S11에서 오리지날 파일로부터 압축된 패턴 파일을 개별적으로 형성한다. 따라서, 압축된 패턴 파일은 비벡터 데이타와 압축된 벡터 데이타의 조합이다. 후술되는 바와 같이, 압축된 패턴 파일은 압축 해제 프로세스에 사용될 변환 테이블(룩업 테이블)을 포함한다.
테스트를 시작하기 전에, 예를 들면 유닉스 동작 시스템의 호스트 컴퓨터는 단계 S14에서 하드 디스크 드라이버를 통해 판독 요구를 하여 압축된 패턴 파일이 단계 S15에서 판독 버퍼를 통하여 테스터 제어기(TC)로 전송되도록 한다. 이 압축된 패턴 파일은 후술될 압축 해제 프로세스를 통하여 단계 S16에서 압축 해제된다. 따라서, 압축 해제된 테스트 패턴은 테스터 버스를 통하여 패턴 발생기의 패턴 메모리(18)로 전송된다. 패턴 데이타를 호스트 컴퓨터로부터 패턴 메모리로 송신하는데 필요한 전체적인 시간(전송 속도)은 도 2의 압축 및 압축 해제 프로세스에 의해 향상된다.
상당히 높은 전송 속도는 하드웨어 압축 해제 회로를 구동함으로써 달성될 수 있다. 도 3a와 도 3b는 각각 하드웨어에 의한 테스트 패턴 압축 해제의 기본 구조를 나타내는 블럭도이다. 도 2의 본 발명의 소프트웨어 압축 및 압축 해제 구조의 예에 나타난 바와 같이, 압축 해제된 테스트 패턴들은 테스터 버스를 통하여 테스트 제어기 TC로부터 패턴 메모리(18)로 전송된다. 하드웨어 압축 해제시, 압축된 테스트 패턴들은 테스터 버스를 통하여 전송되고 압축 해제된 프로세스는 패턴 메모리(18)에 저장되기 전에 테스터 하드웨어(10) 내에서 또는 테스터 하드웨어(10)의 외부에서 수행된다.
도 3a는 하드웨어 압축 해제용 기본 구조의 일례를 나타낸다. 이 예에서, 하드웨어 압축 해제 회로(23)는 패턴 메모리(18)에 근접해 있는 테스터 하드웨어(10)에 제공된다. 예를 들면, 도 2의 단계 S13에서 생성된 압축된 패턴 파일은 테스터 버스를 통하여 호스트 컴퓨터(11)와 테스트 제어기 TC로부터 전송된다. 이 압축된 파일은 하드웨어 압축 해제 회로(23)에 의해 수신되는데 이 경우 압축된 파일은 압축 해제되어 패턴 메모리(18)에 저장된다.
도 3b는 하드웨어 압축 해제용 기본 구조의 다른 예를 나타낸다. 이 실시예에서, 하드웨어 압축 해제 회로(23)는 패턴 메모리(18)에 근접해 있는 테스터 하드웨어(10)의 바깥측에 제공된다. 전술된 바와 같이 생성된 압축된 패턴 파일은 테스터 버스를 통하여 호스트 컴퓨터(11) 및 테스트 제어기 TC로부터 전송된다. 이 압축 된 파일은 하드웨어 압축 해제 회로(23)에 의해 수신된다. 이 압축 해제된 패턴 파일은 예를 들면 인쇄 회로 기판 상에 제공된 버스 라인을 통하여 테스터 하드웨어(10)의 패턴 메모리(18)로 전송된다.
도 4는 본 발명의 테스트 패턴 압축 프로세스를 나타내는 블럭도이다. 도 1을 참조하여 기술되는 바와 같이, 벡터 데이타가 일차적으로 추출되고, 압축 프로세스 후에 비벡터 데이타와 결국 조합되는데, 이는 비벡터 정보를 보존하기 위한 것이다. 이 조합된 데이타(압축된 패턴)는 도 2의 단계 S13에서와 같이 압축된 패턴 파일에 저장된다.
본 발명에 있어서, 패턴 데이타 압축은 도 4에 도시된 2개의 경로에서 발생한다. 예를 들면, 각기 8바이트의 길이를 가지는 다수의 테스트 패턴들로 구성될 수 있다. 테스트 패턴들은 반복 데이타인 벡터 데이타와 반복 데이타가 아닌 비벡터 데이타로 그룹화된다. 각기 8바이트 패턴으로 구성된 벡터 데이타는 데이타 반복 레이트의 빈도수에 기초하여 소수의 그룹들로 더 분류된다.
반복의 빈도가 높은 패턴 파일의 패턴 데이타의 제1 그룹은 관련된 변환 테이블을 이용하여 1 바이트 코드로 표현될 것이다. 패턴 파일 내에서 빈도가 낮은 패턴 데이타의 제2 그룹은 관련 변환 테이블을 이용하여 2 바이트 코드로 표현될 것이다. 스틸(still) 벡터 패턴 데이타이지만 제2 그룹 보다 낮은 반복 레이트를 패턴 데이타의 제3 그룹은 압축되지 않을 것이다.
따라서, 제1 및 제2 그룹들의 패턴 데이타는 압축되고 나서 테스터로 전송된 후 압축 해제된다. 이와는 대조적으로, 제3 그룹의 패턴 데이타는 9 바이트 단위(1 바이트의 인덱스와 8 바이트의 패턴 데이타)로 테스터 하드웨어의 패턴 메모리로 전송된다. 1 바이트 코드, 2 바이트 코드 또는 9 바이트 코드 중 어느 하나에서, 보다 상세히 후술되는 바와 같이, 첫번째 1 바이트를 인덱스 코드로서 사용하여 문제의 코드 속해 있는 그룹을 판정한다.
패턴 데이타의 제1, 제2 및 제3 그룹과 변환 테이블은 호스트 컴퓨터의 하드 디스크 내에 압축된 파일로서 조합되어 저장된다. 전술된 바와 같이, 제1, 제2 및 제3 그룹 간의 구별은 압축된 파일 내에 있는 데이타의 첫번째 바이트에 의해 이루어진다. 그러한 구별 과정은 후술된 압축 해제 처리 내에서 수행된다.
전술한 패턴 데이타는 8 바이트 워드를 가지는 것으로서 처리된다. 그러나, 벡터 데이타의 시퀀스 사이즈는 4 바이트일 수 있다. 일반적으로 시퀀스 길이가 짧을 수록 더 높은 레벨의 반복을 산출하지만, 향상된 압축은 보다 복잡한 압축 및 압축 해제 알고리즘을 필요로 한다. 패턴 파일 데이타로부터의 실험 결과는 8 바이트 패턴을 엔코딩하는 것이 반복 레이트, 압축 비율과 압축 해제 속도 간에 양호한 트레이드 오프를 생성한다는 것을 나타낸다.
도 4의 구체적인 예를 참조하면, 단계 S11에서의 패턴 파일에서 그 내부에 있는 벡터 데이타가 단계 S22에서 추출된다. 벡터 데이타는 데이타 반복 레이트의 빈도에 관련하여 분석되고 빈도 테이블은 반복 레이트의 오더 내에 형성된다. 이 빈복 테이블에 기초하여, 벡터 데이타는 3개의 그룹들로 분류되는데, 그 중 제1 그룹은 단계 S23에서 높은 반복 레이트(최대로 반복된 벡터 데이타)를 가지고, 제2 그룹은 단계 S24에서 제1 그룹 보다 낮은 반복 레이트를 가지며, 제3 그룹은 단계 S26에서 가장 낮은 반복 레이트를 가진다.
단계 S25에서, 제1 그룹의 패턴 데이타 각각은 반복 레이트의 순으로 1 바이트(8 비트)와 같은 쇼트 코드로 변환된다. 또한, 제2 그룹의 패턴 데이타 각각은 반복 레이트의 순으로 2 바이트(16 비트)와 같은 롱 코드로 변환된다. 또한, 변환 테이블(변환 규칙을 나타내는 룩업 테이블)은 압축 해제 프로세스에 사용될 단계 S25에서 설치된다.
벡터 데이타의 제3 그룹은 최저 반복 레이트를 가지기 때문에, 압축 및 압축 해제 프로세스는 전송 속도의 어떠한 의미있는 향상도 생성하지 않을 것이라고 사료된다. 따라서, 제1 및 제2 그룹들과는 달리, 제3 그룹 벡터 데이타는 쇼트 코드로 치환되는 것이 아니라 단계 S26에서 선정된 인덱스 코드가 제공된다. 예를 들면, 이 그룹의 패턴 데이타는 인텍스용 첫번째 1 바이트와 패턴 데이타용 나머지 8 바이트 자체를 오리지날 형태로 가진 9 바이트로 형성된다.
단계 S25에서 생성된 코드화된 벡터들 및 변환 테이블과 단계 S26에서 결정된 비코드화된 벡터는 단계 S27에서 압축된 벡터 데이타로서 결합된다. 단계 S27에서 압축된 벡터 데이타와 패턴 파일 S11에서의 비벡터 데이타가 조합되어 단계 S13에서 압축된 패턴 파일을 생성한다. 이 압축된 패턴 파일은 호스트 컴퓨터의 하드 디스크에 저장되고 테스트하기 전에 테스터로 전송되는데 이 경우 압축된 패턴 파일은 압축 해제된다.
도 5a 내지 도 5d는 본 발명의 테스트 패턴 압축 절차를 구체적인 예를 통해 설명하기 위한 상세도들이다. 도 5a는 패턴 파일의 테스트 패턴을 나타내는 개략적인 도면이다. 도 5b는 도 5a의 테스트 패턴들의 데이타 반복 빈도의 순서를 나타내는 개략적인 도면이다. 도 5c는 변환 테이블, 즉 도 5a의 테스트 패턴에 대해 본 발명의 압축 해제에 대한 룩업 테이블의 일례를 나타내는 개략도이다. 도 5d는 도 5a의 오리지날 테스트 패턴들에 대해 도 5c의 변환 테이블에 기초한 압축된 테스트 패턴들을 나타내는 개략도이다.
도 5a의 예에서, 테스트 패턴들 각각은 8 바이트 길이를 가진다. 도 5a의 테스트 패턴들은 호스트 컴퓨터의 하드 디스크에 저장된다. 바람직하기로는, 테스터 하드웨어로 전송되기 전에, 테스트 패턴들은 압축된 테스트 패턴들로 변환되고 하드 디스크의 변환 테이블과 함께 압축된 패턴 파일에 저장된다.
도 5a의 모든 테스트 패턴 데이타는 판독되어 데이타 반복의 빈도에 대해 분석된다. 반복 레이트의 결과는 도 5b의 빈도 테이블에 나타나 있다. 이 예에서, 패턴 B는 가장 높은 빈도수를 가지며 패턴들 D, A 및 F가 후속된다. 빈도 테이블에 기초하여, 패턴 데이타는 3개의 그룹들로 분류된다. 이 프로세스는 전술된 도 4의 단계들 S22-S24에서 수행된다.
첫번째 그룹은 최고의 반복 레이트를 가진다. 이 예에서, 제1 그룹은 127개의 최고 반복 패턴 데이타를 포함한다. 따라서, 제1 그룹의 테스트 패턴들은 도 5c의 변환 테이블에 나타난 반복 레이트의 순으로 0-126의 인덱스 번호를 나타내는 1 바이트 코드로 변환된다. 테스트 패턴들의 제2 그룹은 테스트 패턴들의 제1 그룹 보다 낮은 반복 레이트를 가진다. 테스트 패턴들의 제2 그룹은 1920개의 테스트 패턴들을 포함할 수 있다. 제2 그룹의 테스트 패턴들은 도 5c의 하부에 나타난 반복 레이트의 순으로 128-2047의 인덱스 번호를 나타내는 2 바이트 코드들로 변환된다.
테스트 패턴들의 제3 그룹은 최저 반복 레이트를 가진다. 제3 그룹은 압축 및 압축 해제 처리가 테스트 패턴들의 전송 속도의 어떠한 의미있는 향상도 없을 것이라고 고려된다. 게다가, 제1 및 제2 그룹들과는 달리, 제3 그룹 벡터 데이타는 쇼트 코드들로 교체되지 않지만 인덱스 코드가 제공된다. 예를 들면, 이 그룹의 패턴 데이타는 패턴 데이타인 나머지 8 바이트가 후속되는 번호 127을 나타내는 인덱스용 첫번째 1 바이트를 오리지날 형태로 가지는 9 바이트로 형성된다.
도 5c의 변환 테이블에 나타난 바와 같이, 테스트 패턴 B는 0으로 변환되고, 테스트 패턴 D는 1로 변환된다. 마찬가지로, 테스트 패턴들 A, F, E 및 G는 각기 2, 3, 4 및 5로 변환된다. 이러한 변환에 기초하여, 도 5a의 테스트 패턴은 도 5d의 압축된 테스트 패턴으로 변환된다. 도 5d에서, 압축된 테스트 패턴들 각각은 1 바이트로 표현되는데, 이는 도 5a의 테스트 패턴들이 첫번째 127개의 최고의 반복된 패턴들 내에 있기 때문이다.
도 5a의 테스트 패턴의 반복의 빈도가 127, 즉 128과 2047 간의 서열보다 낮은 경우에, 도 5d의 해당되는 압축된 테스트 패턴들은 2 바이트로 표현될 것이다. 도 5c의 변환 테이블에서, 첫번째 1 바이트가 숫자 127을 나타낼 때, 해당되는 8 바이트 테스트 패턴은 도 6c에 나타난 바와 같이 압축되지 않고 간단하게 첫번째 바이트에 부여될 것이다.
도 5d의 압축된 테스트 패턴과 도 5c의 변환 테이블은 압축된 패턴 파일에 저장된다. 압축된 패턴 파일은 압축 해제 처리를 수행하기 위하여 반도체 장치를 테스트하기 전에 반도체 테스터로 전송된다.
도 6a 내지 도 6c는 반도체 테스터에 전송될 본 발명의 테스트 패턴의 1 바이트, 2 바이트 및 9 바이트 코드의 구조를 나타낸다. 전술된 바와 같이, 첫번째 바이트는 인덱스 코드로서 사용된다. 도 6a에서, 1 바이트 코드(인텍스 코드)는 최고의 반복 레이트를 가진 테스트 패턴의 제1 그룹을 나타낸다. 이 예에서, 1 바이트 코드는 반복 레이트의 순으로 숫자 0-126으로 표현된다. 따라서, 코드가 숫자 0으로 표현될 경우, 이는 도 5의 예에서 최대 반복 데이타인 테스트 패턴 B를 나타낸다. 따라서, 1 바이트 코드가 숫자 4로 표현될 경우, 이는 도 5의 예에서 테스트 패턴 E를 나타낸다.
도 6b는 본 발명의 2 바이트 코드를 나타낸다. 이 2 바이트 코드는 제1 그룹의 반복 레이트 보다 낮은 테스트 패턴들의 제2 그룹을 표현하는데 사용된다. 이 2바이트 코드에서, 첫번째 바이트(인덱스 코드)는 127보다 큰 수를 나타낸다. 도 5와 도 6의 예에서, 반복 레이트가 128-2047 간에 정렬되는 테스트 패턴들은 도 6b의 2 바이트 코드들로 압축된다. 예를 들면, 2 바이트 코드가 숫자 128로 표현되는 경우, 이는 도 5의 예에서 테스트 패턴 Q를 나타낸다. 이 2 바이트 코드가 숫자 2047로 표현되는 경우, 이는 도 5의 예에서 테스트 패턴 X를 나타낸다.
도 6c는 본 발명의 9 바이트 코드를 나타낸다. 이 9 바이트 코드는 본 발명의 압축 또는 압축 해제 프로세스를 겪지 않을 이스케이프 코드이다. 데이타 반복 레이트가 임의의 테스트 패턴들에서 너무 낮기 때문에, 8 바이트 워드들은 압축되지 않고 인덱스 코드에 부여된다. 예를 들면, 패턴 데이타의 그룹을 식별하는 인덱스 코드는 숫자 127이다. 따라서, 도 6c의 9 바이트 코드들은 전술된 1 바이트 코드와 2 바이트 코드와 함께 압축된 파일에 저장된다.
도 5d에 나타난 압축된 테스트 패턴들(즉, 도 6의 코드들)과 도 5c의 변환 테이블이 테스터로 전송됨으로써 압축 해제 프로세스가 수행된다. 이 압축 해제 프로세스는 소프트웨어 프로그램 또는 하드웨어 압축 해제 회로 중 어느 하나에 의해 수행될 수 있다. 소프트웨어 압축 해제 프로세스는 테스터 하드웨어에 접속된 테스터 제어기 TC에 의해 수행된다. 도 3에 나타난 바와 같이, 하드웨어 압축 해제 프로세스는 패턴 발생기의 패턴 메모리에 근접하거나 테스터 하드웨어(11)의 외부에 있는 테스터 하드웨어(11) 내에 제공된 압축 해제 회로에 의해 수행된다.
도 7은 본 발명의 소프트웨어 압축 해제에 의한 테스트 패턴 압축 해제 프로세스를 나타내는 상태도이다. 본 발명의 압축 해제 알고리즘은 1, 2 또는 9 바이트의 시퀀스를 64 비트 데이타 워드로 코딩하는 것으로서 기술될 것이다. 이들 코딩된 시퀀스는 스트림 내에 입력되고 64 비트(8 바이트) 데이타 워드들의 디코딩된 출력 스트림이 주어진다. 전술된 바와 같이, 압축 해제 프로세스 전에, 도 5와 도 6의 압축된 테스트 패턴들, 즉 1 바이트, 2 바이트 및 9 바이트 코드와 변환 테이블(룩업 테이블)은 테스터로 전송된다.
압축 해제 프로세스는 문제의 코드가 쇼트(1 바이트) 코드, 롱(2 바이트) 코드 또는 이스케이프(9 바이트) 코드인지를 압축된 테스트 패턴의 제1 바이트(인덱스 코드)를 판독하는 단계 S31에서 시작한다. 단계 S32에서, 문제의 코드가 1 바이트라는 것을 첫번째 바이트가 나타내면, 1 바이트 코드는 인덱스 번호로 변환된다. 도 5와 도 6의 예에서, 이 인덱스 번호는 127 보다 작다. 인덱스 번호로 지정된 64 비트 워드(테스트 패턴)는 단계 S35에서 변환 테이블에서 검색된다. 이 변환된 테스트 패턴은 단계 S36에서 방출되어 테스터 하드웨어의 패턴 메모리로 전송된다.
문제의 코드가 2 바이트 코드라는 것을 첫번째 바이트가 가리키는 경우, 단계 S33에서, 두번째 바이트가 판독되고, 2 바이트 코드는 인텍스 번호로 변환된다. 도 5와 도 6의 예에서, 이 인덱스 번호는 127 보다 크고 2048 보다 작다. 인덱스 번호로 지정된 64 비트 워드는 단계 S35에서 변환 테이블에서 검색된다. 이 변환된 테스트 패턴은 단계 S36에서 방출되고 테스터 하드웨어의 패턴 메모리로 전송된다.
단계 S34에서 코드가 9 바이트 코드라는 것을 첫번째 바이트가 가리키는 경우, 첫번째 바이트에 부여된 8 바이트 워드가 판독되고 단계 S36에서 테스트 패턴으로서 직접적으로 방출된다. 단계 S36에서 테스트 패턴이 방출될 때 마다, 프로세스는 단계 S31로 복귀하여 전술된 단계들을 반복한다. 코드들을 판독하거나 인덱스 번호들을 변환할 시 임의의 오류가 있는 경우, 프로세스는 단계 S37에서 페일된다. 최종적으로 압축된 데이타가 압축 해제 프로세스에서 실행되는 경우, 이 프로세스는 단계 S38에서 종료한다.
도 8은 본 발명의 테스트 패턴 압축 해제 회로를 나타내는 블럭도이다. 이 압축 해제 회로는 래치(41), 제어 로직(43) 및 AND 회로(45), 메모리(47) 및 선택기(49)를 포함한다. 제어 로직(43)은 압축 해제 회로의 압축 해제 프로세스의 전반적인 동작을 제어한다. 압축 해제 동작의 초기에, 메모리(47)은 압축된 패턴 파일로부터 수신된 도 5c에 나타난 변환(룩업) 테이블을 로드한다.
압축된 패턴 파일로부터의 압축된 패턴 데이타는 도 8의 압축 해제 회로의 입력 Din7-0으로 흘러들어 간다. 압축된 파일과 압축 해제 회로 간의 교신과 압축 해제 회로와 패턴 메모리 간의 교신은 예를 들면, 도 8에 나타난 라인들 Writestrobe, ReadyIn, DataReady 및 DataAccepted을 통하여 핸드세이크(hand shake) 방식으로 행해질 것이다. 도시되지는 않았지만, 압축 해제 회로는 패턴 데이타를 송수신하기 위하여 입력 장치와 출력 장치를 포함한다.
ReadyIn과 WriteStrobe가 참(true)인 경우. 제어 로직(43)은 래치(41)을 클럭(clock)하여 압축된 패턴 데이타의 바이트가 입력 장치를 통하여 래치(41)에 래치되도록 한다. 제어 로직(43)은 래치(41)에 의해 래치된 바이트 D7-0가 1, 2 또는 9 바이트 코드인지를 체크한다. 이와 동시에, 제어 로직(43)은 ReadyIn을 거짓(false)으로 설정할 것이다.
압축 해제 회로에 수신된 압축된 데이타가 1 바이트 코드인 경우, 바이트 D7-0은 메모리(47)의 룩업 테이블에 의해 64 비트 패턴 데이타 M63-0으로 변환된다. 제어 로직(43)은 데이타 M63-0를 출력 데이타 Dout63-0으로서 선택하는 선택기(49)와 출력(제2 바이트) A14-8을 제로로 만드는 AND 회로(45)를 설정할 것이다. DataAccepted가 참인 경우, DataReady 라인이 스트로우브되어 데이타 Dout63-0을 출력 장치에 클럭할 것이다. 다음으로 ReadyIn은 참으로 설정될 것이다.
입력 데이타가 2 바이트 코드인 경우, 제어 로직(43)은 ReadyIn을 참으로 설정하고 래치(41)를 클럭킹하여 입력 Din7-0에 위치된 다음 바이트를 수용할 것이다. 래치(41)에 의해 수용된 제2 바이트는 도 8의 코드 D14-8로서 표현된다. 제어 로직(43)은 코드 D14-8을 A14-8로 통과시키는 AND 회로(45)를 설정할 것이다. 제1 바이트 D7-0과 제2 바이트 A14-8는 메모리(47)를 억세스하여 룩업 테이블을 통하여 압축 해제된 8 바이트 패턴 데이타 M63-0를 생성한다. 제어 로직(43)은 셀렉터(49)를 설정하여 데이타 M63-0을 출력 데이타 Dout63-0로서 선택한다. DataAccepted가 참인 경우, DataReady 라인이 스트로우브되어 데이타 Dout63-0를 출력 장치에 클럭킹할 것이다. 다음으로 ReadyIn은 참으로 설정될 것이다.
입력 데이타가 9 바이트 코드인 경우, 제어로직(43)은 ReadyIn을 참으로 설정하고 래치(41)을 클럭킹하여 핸드 스트로우브 WriteStrobe와 ReadyIn을 8회 반복함으써 입력 Din7-0에 놓여진 다음 8 바이트를 수용할 것이다. 따라서, 래치 회로(41)에 래치된 8 바이트는 도 8의 패턴 데이타 D63-0과 같다. 제어 로직(43)은 패턴 데이타 D63-0을 출력 데이타 Dout63-0로서 선택하는 선택기(49)를 설정할 것이다. DataAccepted가 참인 경우, DataReady 라인이 스트로우브되어 데이타 Dout63-0을 출력 장치에 클럭킹할 것이다. 다음으로 ReadyIn은 참으로 설정될 것이다.
전술된 압축 해제 프로세스는 하드웨어 압축 해제 회로에 의해 수행된다. 하드웨어 압축 해제를 이용함으로써, 도 1의 테스터 버스(14)를 통한 데이타 통과는 압축된 패턴 데이타를 유지하여 가장 높은 전송 속도가 달성될 수 있다.
본 발명에 따르면, 호스트 컴퓨터의 하드 디스크로부터 반도체 테스트 시스템의 패턴 메모리로의 테스트 패턴의 전송 속도는 패턴 데이타를 압축하고, 이 압축된 패턴 데이타를 반도체 테스트 시스템에 전송하며, 반도체 테스트 시스템 내에 있는 압축된 패턴 데이타를 압축 해제함으로써 충분히 향상된다. 본 발명의 테스트 패턴 압축 및 압축 해제는 변환 테이블은 물론 쇼트, 롱 및 이스케이프 코드를 가지는 고유 코딩 시스템을 포함하여 최적의 효율 및 단순화를 달성한다.
압축 및 압축 해제 프로세스는 본 발명의 일 특징의 소프트웨어에 의해서만 수행될 수 있다. 본 발명의 다른 특징에서, 압축 프로세스는 소프트웨어에 의해 수행되지만 압축 해제 프로세스는 하드웨어 압축 해제 회로에 의해 수행된다. 압축 소프트웨어 및 압축 해제 하드웨어의 조합은 호스트 컴퓨터 파일로부터 반도체 테스트 시스템의 패턴 발생기의 패턴 메모리로의 테스트 패턴 전송에 필요한 시간을 감소시키는 최적의 효과를 제공한다.

Claims (15)

  1. 테스트 패턴 데이타를 호스트 컴퓨터의 저장 장치로부터 반도체 장치의 테스트용 반도체 테스트 시스템의 패턴 메모리로 전송하는데 사용되는 압축 및 압축 해제 방법에 있어서,
    상기 저장 장치의 테스트 패턴 파일로부터 벡터 데이타를 추출하는 단계;
    상기 벡터 데이타를 3개의 그룹들 -제1 그룹은 데이타 반복의 빈도가 가장 높고, 제2 그룹은 데이타 반복의 빈도가 중간이고, 제3 그룹은 데이타 반복의 빈도가 상기 제1 또는 제2 그룹의 데이타 반복 빈도 보다 낮음- 로 분류하는 단계;
    상기 제1 및 제2 그룹들의 상기 벡터 데이타를 각기 쇼트 코드(short code)와 롱 코드(long code)로 변환하고, 상기 데이타 반복 레이트의 서열을 표시하고, 상기 제3 그룹의 상기 벡터 데이타를 이스케이프 코드(escape code)로 특정화하여 상기 제3 그룹의 상기 벡터 데이타를 상기 이스케이프 코드에 부착하는 단계;
    상기 쇼트 코드와 상기 제1 그룹의 상기 벡터 데이타 간의 관계와 상기 롱 코드와 상기 제2 그룹의 상기 벡터 데이타 간의 관계를 나타내는 변환 테이블을 형성하는 단계;
    상기 쇼트 코드, 상기 롱 코드 및 상기 제3 그룹의 상기 벡터 데이타가 부착된 상기 이스케이프 코드와 상기 저장 장치로부터의 비벡터 데이타를 조합하여 압축된 테스트 패턴 파일을 형성하는 단계;
    상기 압축된 테스트 패턴을 압축 해제 수단으로 수신하고 상기 압축된 테스트 패턴에서 상기 쇼트 코드, 상기 롱 코드 및 상기 이스케이프 코드를 검출하는 단계;
    상기 변환 테이블에 나타난 관계에 기초하여 상기 압축 해제 수단으로 상기 쇼트 코드와 상기 롱 코드를 해당되는 상기 제1 및 제2 그룹들의 벡터 데이타로 변환하는 단계; 및
    상기 압축 해제 수단에 의해 변환된 상기 제1 및 제2 그룹들의 상기 벡터 데이타와 상기 제3 그룹의 상기 벡터 데이타를 상기 반도체 테스트 시스템의 상기 패턴 메모리에 송신하는 단계
    를 포함하는 것을 특징으로 하는 압축 및 압축 해제 방법.
  2. 제1항에 있어서, 상기 패턴 파일의 상기 벡터 데이타 각각은 8 바이트(64 비트)로 구성되고 상기 쇼트 코드는 1 바이트로 구성되며 상기 롱 코드는 2 바이트로 구성되는 것을 특징으로 하는 압축 및 압축 해제 방법.
  3. 제1항에 있어서, 상기 패턴 파일의 상기 벡터 데이타 각각은 8 바이트(64 비트)로 구성되고 상기 쇼트 코드는 1 바이트로 구성되고 상기 롱 코드는 2 바이트로 구성되고 상기 이스케이프 코드는 1 바이트로 구성되며 여기에 상기 제3 그룹의 8 바이트 벡터 데이타가 부착되는 것을 특징으로 하는 압축 및 압축 해제 방법.
  4. 제1항에 있어서, 상기 패턴 파일의 상기 벡터 데이타 각각은 8 바이트(64 비트)로 구성되고 상기 쇼트 코드는 상기 제1 그룹의 가장 빈번하게 반복된 벡터 데이타 127개를 나타내고 상기 롱 코드는 그 다음으로 상기 제2 그룹의 가장 빈번하게 반복된 벡터 데이타 1920개를 나타내는 것을 특징으로 하는 압축 및 압축 해제 방법.
  5. 테스트 패턴 데이타를 호스트 컴퓨터의 저장 장치로부터 반도체 장치의 테스트용 반도체 테스트 시스템의 패턴 메모리로 전송하는데 사용되는 압축 및 압축 해제 장치에 있어서,
    상기 테스트 패턴 데이타의 벡터 데이타를 쇼트 코트로 압축될 제1 그룹과 압축되지 않을 제2 그룹으로 분류하고, 상기 쇼트 코드와 상기 제1 그룹의 상기 벡터 데이타 간의 관계를 나타내는 룩업 테이블을 생성하는 압축 수단;
    상기 쇼트 코드, 상기 제2 그룹의 데이타 벡터 및 룩업 테이블을 포함하는 압축된 테스트 패턴을 저장하는 압축된 테스트 패턴 파일; 및
    상기 반도체 테스트 시스템 또는 그 근방에 제공되며, 상기 쇼트 코드 및 상기 룩업 테이블에 나타난 상기 관계에 기초하여 상기 압축된 테스트 패턴을 압축 해제하고 이 압축 해제된 테스트 패턴을 상기 반도체 테스트 시스템의 상기 패턴 메모리에 송신하기 위한 하드웨어 압축 해제 회로
    를 포함하는 것을 특징으로 하는 압축 및 압축 해제 장치.
  6. 제5항에 있어서, 상기 압축 수단은 상기 테스트 패턴 데이타의 데이타 반복의 빈도에 기초하여 상기 벡터 데이타를 분류하고, 상기 압축된 패턴 파일은 상기 압축된 테스트 패턴과 상기 테스트 패턴 데이타의 비벡터 데이타로 조합되어 있는 것을 특징으로 하는 압축 및 압축 해제 장치.
  7. 제5항에 있어서, 상기 하드웨어 압축 해제 회로는,
    전체적인 압축 해제 동작을 제어하는 제어 로직;
    상기 제어 로직의 제어 하에서 상기 압축된 테스트 패턴을 수신하는 래치;
    상기 쇼트 코드에 기초하여 상기 테스트 패턴 데이타를 판독하기 위해 상기 압축된 테스트 패턴 파일로부터 전송된 상기 룩업 테이블을 저장하는 메모리; 및
    상기 제어 로직의 제어 하에서 상기 메모리의 출력 데이타 또는 상기 래치의 출력 데이타 중 하나를 선택하는 선택기
    를 포함하는 것을 특징으로 하는 압축 및 압축 해제 장치.
  8. 제7항에 있어서, 상기 하드웨어 압축 해제 회로는 상기 제어 로직에 의해 제어되어 상기 쇼트 코드의 제2 바이트를 상기 메모리에 제공하는 AND 회로를 더 포함하는 것을 특징으로 하는 압축 및 압축 해제 장치.
  9. 제5항에 있어서, 상기 테스트 패턴 데이타의 상기 벡터 데이타 각각은 8 바이트(64 비트)로 구성되고 상기 쇼트 코드는 1 바이트 또는 2 바이트로 구성되는 것을 특징으로 하는 압축 및 압축 해제 장치.
  10. 제5항에 있어서, 상기 테스트 패턴 데이타의 상기 벡터 데이타 각각은 8 바이트(64 비트)로 구성되고 상기 쇼트 코드는 1 바이트 또는 2 바이트로 구성되며, 상기 제2 그룹의 상기 벡터 데이타에는 1 바이트로 구성된 이스케이프 코드가 제공되는 것을 특징으로 하는 압축 및 압축 해제 장치.
  11. 테스트 패턴 데이타를 호스트 컴퓨터의 저장 장치로부터 반도체 장치의 테스트용 반도체 테스트 시스템의 패턴 메모리로 전송하는데 사용되는 압축 및 압축 해제 장치에 있어서,
    상기 저장 장치의 테스트 패턴 파일로부터 벡터 데이타를 추출하는 수단;
    상기 벡터 데이타를 3개의 그룹들 -제1 그룹은 데이타 반복의 빈도가 가장 높고, 제2 그룹은 데이타 반복의 빈도가 중간이며, 제3 그룹은 데이타 반복의 빈도가 상기 제1 또는 제2 그룹의 데이타 반복 빈도 보다 낮음- 로 분류하는 수단;
    상기 제1 및 제2 그룹들의 상기 벡터 데이타를 각기 쇼트 코드와 롱 코드로 변환하고, 상기 데이타 반복 레이트의 서열을 표시하고, 상기 제3 그룹의 상기 벡터 데이타를 이스케이프 코드로 특정화하여 상기 제3 그룹의 상기 벡터 데이타를 상기 이스케이프 코드에 부착하는 수단;
    상기 쇼트 코드와 상기 제1 그룹의 상기 벡터 데이타 간의 관계와 상기 롱 코드와 상기 제2 그룹의 상기 벡터 데이타 간의 관계를 나타내는 변환 테이블을 형성하는 수단;
    상기 쇼트 코드, 상기 롱 코드 및 상기 제3 그룹의 상기 벡터 데이타가 부착된 상기 이스케이프 코드와 상기 저장 장치로부터의 비벡터 데이타를 조합하여 압축된 테스트 패턴 파일을 형성하는 수단;
    상기 반도체 테스트 시스템 또는 그 근방에 제공되고, 전체적인 압축 해제 동작을 제어하기 위한 제어 로직;
    상기 제어 로직의 제어 하에서 상기 압축된 테스트 패턴을 수신하는 래치;
    상기 쇼트 및 롱 코드에 기초하여 상기 테스트 패턴 데이타를 판독하기 위해 상기 압축된 테스트 패턴 파일로부터 전송된 상기 변환 테이블을 저장하는 메모리; 및
    상기 제어 로직의 제어 하에서 상기 메모리의 출력 데이타 또는 상기 래치의 출력 데이타 중 하나를 선택하는 선택기
    를 포함하는 것을 특징으로 하는 압축 및 압축 해제 장치.
  12. 제11항에 있어서, 상기 제어 로직에 의해 제어되어 상기 롱 코드의 두번째 바이트를 상기 메모리에 제공하는 AND 회로를 더 포함하는 것을 특징으로 하는 압축 및 압축 해제 장치.
  13. 제11항에 있어서, 상기 패턴 파일의 상기 벡터 데이타 각각은 8 바이트(64 비트)로 구성되고 상기 쇼트 코드는 1 바이트로 구성되며 상기 롱 코드는 2 바이트로 구성되는 것을 특징으로 하는 압축 및 압축 해제 장치.
  14. 제11항에 있어서, 상기 패턴 파일의 상기 벡터 데이타 각각은 8 바이트(64 비트)로 구성되고 상기 쇼트 코드는 1 바이트로 구성되고 상기 롱 코드는 2 바이트로 구성되고 상기 이스케이프 코드는 1 바이트로 구성되며 여기에 상기 제3 그룹의 8 바이트 벡터 데이타가 부착되는 것을 특징으로 하는 압축 및 압축 해제 장치.
  15. 제11항에 있어서, 상기 패턴 파일의 상기 벡터 데이타 각각은 8 바이트(64 비트)로 구성되고 상기 쇼트 코드는 상기 패턴 파일에서 가장 빈번하게 반복된 벡터 데이타 127개를 나타내고 상기 롱 코드는 그 다음으로 가장 빈번하게 반복된 벡터 데이타 1920개를 나타내는 것을 특징으로 하는 압축 및 압축 해제 장치.
KR1019980056469A 1998-12-19 1998-12-19 반도체 테스트 시스템용 패턴 데이타 압축 및 압축 해제 KR20000040750A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980056469A KR20000040750A (ko) 1998-12-19 1998-12-19 반도체 테스트 시스템용 패턴 데이타 압축 및 압축 해제

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980056469A KR20000040750A (ko) 1998-12-19 1998-12-19 반도체 테스트 시스템용 패턴 데이타 압축 및 압축 해제

Publications (1)

Publication Number Publication Date
KR20000040750A true KR20000040750A (ko) 2000-07-05

Family

ID=19563983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980056469A KR20000040750A (ko) 1998-12-19 1998-12-19 반도체 테스트 시스템용 패턴 데이타 압축 및 압축 해제

Country Status (1)

Country Link
KR (1) KR20000040750A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810140B1 (ko) * 2005-11-16 2008-03-06 엠텍비젼 주식회사 선택적 테스트 벡터 압축 방법 및 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05126915A (ja) * 1991-11-01 1993-05-25 Mitsubishi Electric Corp 半導体試験装置
JPH0962482A (ja) * 1995-08-30 1997-03-07 Nec Corp テストパタン圧縮装置およびその方法
KR19980067322A (ko) * 1997-02-03 1998-10-15 김광호 자기 진단 테스트회로를 가진 반도체 장치 및 자기진단방법
KR20000010935A (ko) * 1997-03-24 2000-02-25 오우라 히로시 데이터 패턴의 압축 및 신장방법과 압축 및 신장장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05126915A (ja) * 1991-11-01 1993-05-25 Mitsubishi Electric Corp 半導体試験装置
JPH0962482A (ja) * 1995-08-30 1997-03-07 Nec Corp テストパタン圧縮装置およびその方法
KR19980067322A (ko) * 1997-02-03 1998-10-15 김광호 자기 진단 테스트회로를 가진 반도체 장치 및 자기진단방법
KR20000010935A (ko) * 1997-03-24 2000-02-25 오우라 히로시 데이터 패턴의 압축 및 신장방법과 압축 및 신장장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100810140B1 (ko) * 2005-11-16 2008-03-06 엠텍비젼 주식회사 선택적 테스트 벡터 압축 방법 및 장치

Similar Documents

Publication Publication Date Title
US5883906A (en) Pattern data compression and decompression for semiconductor test system
KR100286195B1 (ko) 가변장 코드로 엔코드된 신호의 디코딩 장치
US7484151B2 (en) Method and apparatus for testing logic circuit designs
US6202102B1 (en) State machine and communication terminal
US7071848B1 (en) Hardware-friendly general purpose data compression/decompression algorithm
EP0898715B1 (en) Fast vector loading for automatic test equipment
US4999715A (en) Dual processor image compressor/expander
JPH11153655A (ja) 圧縮されたディジタルテストデータを用いたｉｃチップ検査装置及び該検査装置を用いたｉｃチップ検査方法
EP0882991B1 (en) Decompression circuit
EP0909037A1 (en) Method and device for compressing and expanding data pattern
CN111884660A (zh) 一种哈夫曼编码设备
US7302626B2 (en) Test pattern compression with pattern-independent design-independent seed compression
US5872529A (en) Dynamic datastream compression/decompression
WO1990004838A1 (en) Method for converting and processing compressed image data in multiple formats
KR20000040750A (ko) 반도체 테스트 시스템용 패턴 데이타 압축 및 압축 해제
US4789852A (en) Method and apparatus for converting data in a binary format
JPH0234038A (ja) データ圧縮装置
KR20050047353A (ko) 메인프로세서의 패킷 헤더 처리 효율 향상을 위해 패킷헤더 필더를 추출해 정렬하는 패킷프로세서,버퍼메모리제어장치 및 그 방법
CN113009317B (zh) 接口转换电路、芯片、芯片测试系统及方法
JP4294139B2 (ja) 半導体試験装置用パターンデータのコンプレッション・デコンプレッション方法及びテストパターン圧縮・伸張装置
TW400507B (en) Pattern data compression and decompression for semiconductor test system
US4760377A (en) Decompaction of stored data in automatic test systems
US5367299A (en) Method for 5-bit chunk encoding of bit serial data by a data processor handling data in 8-bit byte segments
JPS6147466B2 (ko)
JP2859507B2 (ja) 画像データの圧縮・伸長方法および装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application