JP2000196693A - ダイレクト受信機及びその較正方法 - Google Patents
ダイレクト受信機及びその較正方法Info
- Publication number
- JP2000196693A JP2000196693A JP11297358A JP29735899A JP2000196693A JP 2000196693 A JP2000196693 A JP 2000196693A JP 11297358 A JP11297358 A JP 11297358A JP 29735899 A JP29735899 A JP 29735899A JP 2000196693 A JP2000196693 A JP 2000196693A
- Authority
- JP
- Japan
- Prior art keywords
- port
- signal
- circuit
- output signal
- passive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/32—Carrier systems characterised by combinations of two or more of the types covered by groups H04L27/02, H04L27/10, H04L27/18 or H04L27/26
- H04L27/34—Amplitude- and phase-modulated carrier systems, e.g. quadrature-amplitude modulated carrier systems
- H04L27/38—Demodulator circuits; Receiver circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Superheterodyne Receivers (AREA)
Abstract
(57)【要約】
【課題】６ポート技術より回路構成が簡単であり、簡単
な手順で較正することができるダイレクト受信機、移動
通信装置、ダイレクト受信機の較正方法及び受信方法を
提供する。 【解決手段】第１のポート２に受信されたディジタル変
調ＲＦ信号が供給され、第２のポート５に出力信号を生
成するパワーセンサ４が接続された受動線形３ポート回
路１と、複数の所定の信号を切り換え選択して受動線形
３ポート回路１の第３のポート３に入力する入力選択手
段とを備え、ディジタル変調ＲＦ信号を復調する。
な手順で較正することができるダイレクト受信機、移動
通信装置、ダイレクト受信機の較正方法及び受信方法を
提供する。 【解決手段】第１のポート２に受信されたディジタル変
調ＲＦ信号が供給され、第２のポート５に出力信号を生
成するパワーセンサ４が接続された受動線形３ポート回
路１と、複数の所定の信号を切り換え選択して受動線形
３ポート回路１の第３のポート３に入力する入力選択手
段とを備え、ディジタル変調ＲＦ信号を復調する。
Description
【０００１】
【発明が属する技術分野】本発明は、ダイレクト受信
機、移動通信装置、ダイレクト受信機の較正方法、受信
方法に関する。
機、移動通信装置、ダイレクト受信機の較正方法、受信
方法に関する。
【０００２】
【従来の技術】従来より、６ポートの技術（six-port t
echnology）が知られており、この６ポートの技術は、
近年まで、ＲＦ信号の複素測定（complex measurement
s）、受信及び検出に用いられてきた。この技術に関し
ては、例えばヨーロッパ特許A-805561号に記載されてい
る。６ポート受信機は、直接変換方式で動作し、ミリ波
帯やマイクロ波帯から直接ベースバンドに変換を行うこ
とができる。同時に、従来の（ディジタル方式又はアナ
ログ方式の）Ｉ／Ｑ復調チップ（I/Q-demodulationchi
p）を使用する必要がない。受動ＲＦ部品が理想的でな
くても、適切な較正方法（calibration procedure）を
用いることによって、製造公差（manufacturing tolera
nce）を含む影響を低減することができる。６ポート受
信機は、２つの入力ＲＦ信号の相対位相と相対的な大き
さを検出する。６ポート受信機の回路は、ＲＦ信号の相
対位相と相対的な大きさを検出するためのダイオードを
組み込んだ受動部品のみを用いて実現される。６ポート
受信機の重要な特徴の１つは、組立公差（fabrication
tolerance）を較正によって補償することができること
であり、本質的に製造コストを低くすることができる。
また、６ポート受信機については、例えば１９９４年５
月にアメリカ合衆国サンフランシスコ州サンディエゴで
開催された１９９４年度ＩＥＥＥ、ＭＴＴシンポジウム
の要録ボリューム３の１６５９〜１６６２頁（Dogest o
f 1994, IEEE MTT symposium, Vol.3, p.1659-1662, Sa
n diego, May 1994）にて、ボッシシオ（Bossisio）及
びウー（Wu）により、「６ポートダイレクトミリ波受信
機」が提案されている。
echnology）が知られており、この６ポートの技術は、
近年まで、ＲＦ信号の複素測定（complex measurement
s）、受信及び検出に用いられてきた。この技術に関し
ては、例えばヨーロッパ特許A-805561号に記載されてい
る。６ポート受信機は、直接変換方式で動作し、ミリ波
帯やマイクロ波帯から直接ベースバンドに変換を行うこ
とができる。同時に、従来の（ディジタル方式又はアナ
ログ方式の）Ｉ／Ｑ復調チップ（I/Q-demodulationchi
p）を使用する必要がない。受動ＲＦ部品が理想的でな
くても、適切な較正方法（calibration procedure）を
用いることによって、製造公差（manufacturing tolera
nce）を含む影響を低減することができる。６ポート受
信機は、２つの入力ＲＦ信号の相対位相と相対的な大き
さを検出する。６ポート受信機の回路は、ＲＦ信号の相
対位相と相対的な大きさを検出するためのダイオードを
組み込んだ受動部品のみを用いて実現される。６ポート
受信機の重要な特徴の１つは、組立公差（fabrication
tolerance）を較正によって補償することができること
であり、本質的に製造コストを低くすることができる。
また、６ポート受信機については、例えば１９９４年５
月にアメリカ合衆国サンフランシスコ州サンディエゴで
開催された１９９４年度ＩＥＥＥ、ＭＴＴシンポジウム
の要録ボリューム３の１６５９〜１６６２頁（Dogest o
f 1994, IEEE MTT symposium, Vol.3, p.1659-1662, Sa
n diego, May 1994）にて、ボッシシオ（Bossisio）及
びウー（Wu）により、「６ポートダイレクトミリ波受信
機」が提案されている。
【０００３】６ポート受信機の主な特徴は、入力される
２つのベクトル信号間のベクトル比が、パワーセンサで
検出されることである。なお、６ポート技術の不利な点
は、４つのパワーセンサと、複雑な較正手順が必要とさ
れることである。
２つのベクトル信号間のベクトル比が、パワーセンサで
検出されることである。なお、６ポート技術の不利な点
は、４つのパワーセンサと、複雑な較正手順が必要とさ
れることである。
【０００４】
【発明が解決しようとする課題】したがって、本発明の
目的は、６ポート技術と同様に効果的であるが、より回
路構成が簡単であり、簡単な手順で較正することができ
るダイレクト受信機、移動通信装置、ダイレクト受信機
の較正方法及び受信方法を適用することである。
目的は、６ポート技術と同様に効果的であるが、より回
路構成が簡単であり、簡単な手順で較正することができ
るダイレクト受信機、移動通信装置、ダイレクト受信機
の較正方法及び受信方法を適用することである。
【０００５】
【課題を解決するための手段】本発明に係るダイレクト
受信機は、第１のポートに受信されたディジタル変調Ｒ
Ｆ信号が供給され、第２のポートに出力信号を生成する
パワーセンサが接続された受動３ポート回路と、複数の
所定の信号を切り換え選択して受動３ポート回路の第３
のポートに入力する入力選択手段とを備え、ディジタル
変調ＲＦ信号を復調する。
受信機は、第１のポートに受信されたディジタル変調Ｒ
Ｆ信号が供給され、第２のポートに出力信号を生成する
パワーセンサが接続された受動３ポート回路と、複数の
所定の信号を切り換え選択して受動３ポート回路の第３
のポートに入力する入力選択手段とを備え、ディジタル
変調ＲＦ信号を復調する。
【０００６】また、本発明に係る移動通信装置は、第１
のポートに受信されたディジタル変調ＲＦ信号が供給さ
れ、第２のポートに出力信号を生成するパワーセンサが
接続された受動３ポート回路と、複数の所定の信号を切
り換え選択して受動３ポート回路の第３のポートに入力
する入力選択手段とを備え、ディジタル変調ＲＦ信号を
復調するダイレクト受信機を用いる。
のポートに受信されたディジタル変調ＲＦ信号が供給さ
れ、第２のポートに出力信号を生成するパワーセンサが
接続された受動３ポート回路と、複数の所定の信号を切
り換え選択して受動３ポート回路の第３のポートに入力
する入力選択手段とを備え、ディジタル変調ＲＦ信号を
復調するダイレクト受信機を用いる。
【０００７】また、本発明に係るダイレクト受信機の較
正方法は、受動３ポート回路の第１のポートに所定のシ
ーケンスの変調されたＲＦ信号が供給される。
正方法は、受動３ポート回路の第１のポートに所定のシ
ーケンスの変調されたＲＦ信号が供給される。
【０００８】また、本発明に係るダイレクト受信機の受
信方法は、ディジタル変調ＲＦ信号を直接受信する受信
方法において、受動３ポート回路の第１のポートに受信
されたディジタル変調ＲＦ信号を供給するディジタル変
調ＲＦ信号供給ステップと、上記受動３ポート回路の第
２のポートから出力される出力信号の電力レベルをパワ
ーセンサで検出する電力検出ステップと、上記受動３ポ
ート回路の第３のポートに複数の所定の信号のうちの１
つを選択的に入力する所定の信号入力ステップとを有す
る。
信方法は、ディジタル変調ＲＦ信号を直接受信する受信
方法において、受動３ポート回路の第１のポートに受信
されたディジタル変調ＲＦ信号を供給するディジタル変
調ＲＦ信号供給ステップと、上記受動３ポート回路の第
２のポートから出力される出力信号の電力レベルをパワ
ーセンサで検出する電力検出ステップと、上記受動３ポ
ート回路の第３のポートに複数の所定の信号のうちの１
つを選択的に入力する所定の信号入力ステップとを有す
る。
【０００９】
【発明の実施の形態】以下、本発明に係るダイレクト受
信機、このダイレクト受信機を用いた移動通信装置、ダ
イレクト受信機の較正方法及び受信方法について、図面
を参照しながら説明する。
信機、このダイレクト受信機を用いた移動通信装置、ダ
イレクト受信機の較正方法及び受信方法について、図面
を参照しながら説明する。
【００１０】図１は、本発明を適用した３ポートダイレ
クト受信機の構成を示すブロック図である。この図１に
示すように、空中を介して伝送されてくるディジタル変
調されたＲＦ信号（以下、単にディジタル変調ＲＦ信号
という。）は、アンテナ１３によって受信され、バンド
パスフィルタ（以下、ＢＰＦという。）１５に供給され
る。なお、図１に示すように、ＢＰＦ１５の前段にダウ
ンコンバータ１４を設け、このダウンコンバータ１４で
ディジタル変調ＲＦ信号を中間周波数の信号に変換し
て、ＢＰＦ１５に供給するようにしてもよい。すなわ
ち、ダウンコンバータ１４は、任意（オプション）であ
る。ＢＰＦ１５は、アンテナ１３から直接供給されるデ
ィジタル変調ＲＦ信号、又は中間周波数に変換されたデ
ィジタル変調ＲＦ信号の高域及び低域の雑音成分を除去
して、低雑音増幅器１６に供給する。この低雑音増幅器
１６の利得は、後述するシステムコントローラの一部で
ある制御回路１８によって制御される。低雑音増幅器１
６の出力は、受動線形３ポート回路（passive linear t
hree-port circuitry）１に供給される。この受動線形
３ポート回路１は、ディジタル変調Ｒ信号が供給される
第１のポート２と、出力端子である第３のポート３と、
他のＲＦ信号が入力される第２のポート５とを有する。
なお、受動線形３ポート回路１は、例えば、動作してい
るポートと見なされないように、インピーダンス整合抵
抗によって接地電位に終端されたポートを有してよい。
クト受信機の構成を示すブロック図である。この図１に
示すように、空中を介して伝送されてくるディジタル変
調されたＲＦ信号（以下、単にディジタル変調ＲＦ信号
という。）は、アンテナ１３によって受信され、バンド
パスフィルタ（以下、ＢＰＦという。）１５に供給され
る。なお、図１に示すように、ＢＰＦ１５の前段にダウ
ンコンバータ１４を設け、このダウンコンバータ１４で
ディジタル変調ＲＦ信号を中間周波数の信号に変換し
て、ＢＰＦ１５に供給するようにしてもよい。すなわ
ち、ダウンコンバータ１４は、任意（オプション）であ
る。ＢＰＦ１５は、アンテナ１３から直接供給されるデ
ィジタル変調ＲＦ信号、又は中間周波数に変換されたデ
ィジタル変調ＲＦ信号の高域及び低域の雑音成分を除去
して、低雑音増幅器１６に供給する。この低雑音増幅器
１６の利得は、後述するシステムコントローラの一部で
ある制御回路１８によって制御される。低雑音増幅器１
６の出力は、受動線形３ポート回路（passive linear t
hree-port circuitry）１に供給される。この受動線形
３ポート回路１は、ディジタル変調Ｒ信号が供給される
第１のポート２と、出力端子である第３のポート３と、
他のＲＦ信号が入力される第２のポート５とを有する。
なお、受動線形３ポート回路１は、例えば、動作してい
るポートと見なされないように、インピーダンス整合抵
抗によって接地電位に終端されたポートを有してよい。
【００１１】受動線形３ポート回路１の第３のポート３
からの出力は、パワーセンサ４に供給される。パワーセ
ンサ４の出力は、ローパスフィルタ（以下、ＬＰＦとい
う。）１７を介してＤＣインターフェイスに供給され
る。
からの出力は、パワーセンサ４に供給される。パワーセ
ンサ４の出力は、ローパスフィルタ（以下、ＬＰＦとい
う。）１７を介してＤＣインターフェイスに供給され
る。
【００１２】この具体例では、受動線形３ポート回路１
は、少なくとも１つの切換スイッチと、位相をシフトす
る機能を有する少なくとも１つの移相器とを備える。受
動線形３ポート回路１の第２のポート５には、所謂ＰＬ
Ｌ回路を含む局部発振器６からの信号が供給される。局
部発振器６の発振周波数及び位相は、制御回路１８によ
って制御される。したがって、本発明に基づくトポロジ
（topology）は、２つのＲＦ信号入力ポート２，５と、
パワーセンサ４に接続された出力ポート３とを有する受
動線形３ポート回路１である。
は、少なくとも１つの切換スイッチと、位相をシフトす
る機能を有する少なくとも１つの移相器とを備える。受
動線形３ポート回路１の第２のポート５には、所謂ＰＬ
Ｌ回路を含む局部発振器６からの信号が供給される。局
部発振器６の発振周波数及び位相は、制御回路１８によ
って制御される。したがって、本発明に基づくトポロジ
（topology）は、２つのＲＦ信号入力ポート２，５と、
パワーセンサ４に接続された出力ポート３とを有する受
動線形３ポート回路１である。
【００１３】つぎに、本発明を適用した３ポートダイレ
クト受信機のより詳細な構成について、図２を参照しな
がら説明する。なお、図２に示す３ポートダイレクト受
信機を構成する回路のうち、図１に示す回路と同じ回路
には同じ符号を付して、それらの詳細な説明は省略す
る。
クト受信機のより詳細な構成について、図２を参照しな
がら説明する。なお、図２に示す３ポートダイレクト受
信機を構成する回路のうち、図１に示す回路と同じ回路
には同じ符号を付して、それらの詳細な説明は省略す
る。
【００１４】本発明を適用した３ポートダイレクト受信
機は、図２に示すように、受動線形３ポート回路１と、
２つのＲＦ切換スイッチ７，１１と、少なくとも１つの
移相器９，１０とを備える。パワーセンサ４、ＲＦ切換
スイッチ７，１１及び移相器９，１０のインピーダンス
は、システムインピーダンスである５０Ωに整合してい
る。
機は、図２に示すように、受動線形３ポート回路１と、
２つのＲＦ切換スイッチ７，１１と、少なくとも１つの
移相器９，１０とを備える。パワーセンサ４、ＲＦ切換
スイッチ７，１１及び移相器９，１０のインピーダンス
は、システムインピーダンスである５０Ωに整合してい
る。
【００１５】局部発振器６の周波数及び位相は、制御回
路１８によって制御される。局部発振器６からの高周波
の信号（以下、ＲＦ信号という。）は、２つの切換位置
＃１，＃２を有するＲＦ切換スイッチ１１に供給され
る。局部発振器６からのＲＦ信号は、ＲＦ切換スイッチ
１１の第１の被選択端子（切換位置＃１）を介して、移
相器９に供給され、この移相器９で位相がシフトされた
ＲＦ信号が、ＲＦ切換スイッチ７の第２の被選択端子
（切換位置＃２）に供給される。
路１８によって制御される。局部発振器６からの高周波
の信号（以下、ＲＦ信号という。）は、２つの切換位置
＃１，＃２を有するＲＦ切換スイッチ１１に供給され
る。局部発振器６からのＲＦ信号は、ＲＦ切換スイッチ
１１の第１の被選択端子（切換位置＃１）を介して、移
相器９に供給され、この移相器９で位相がシフトされた
ＲＦ信号が、ＲＦ切換スイッチ７の第２の被選択端子
（切換位置＃２）に供給される。
【００１６】また、局部発振器６からのＲＦ信号は、Ｒ
Ｆ切換スイッチ１１の第２の被選択端子（切換位置＃
２）を介して、直接ＲＦ切換スイッチ７の第３の被選択
端子（切換位置＃３）に供給される。なお、図２に示す
ように、ＲＦ切換スイッチ１１の第２の被端選択端子
と、ＲＦ切換スイッチ７の第３の被選択端子との間に移
相器１０を設け、局部発振器６からのＲＦ信号の位相を
移相器１０でシフトした後、ＲＦ切換スイッチ７に供給
するようにしてもよい。この移相器１０のシフト量は、
移相器９のシフト量とは異なる。
Ｆ切換スイッチ１１の第２の被選択端子（切換位置＃
２）を介して、直接ＲＦ切換スイッチ７の第３の被選択
端子（切換位置＃３）に供給される。なお、図２に示す
ように、ＲＦ切換スイッチ１１の第２の被端選択端子
と、ＲＦ切換スイッチ７の第３の被選択端子との間に移
相器１０を設け、局部発振器６からのＲＦ信号の位相を
移相器１０でシフトした後、ＲＦ切換スイッチ７に供給
するようにしてもよい。この移相器１０のシフト量は、
移相器９のシフト量とは異なる。
【００１７】ＲＦ切換スイッチ７は、図２に示すよう
に、局部発振器６からのＲＦ信号が供給される上述した
第２及び第３の被選択端子（切換位置＃２，＃３）と、
システムインピーダンスである５０Ωの抵抗１２を介し
て接地電位８に終端された第１の被選択端子（切換位置
＃１）とを有する。
に、局部発振器６からのＲＦ信号が供給される上述した
第２及び第３の被選択端子（切換位置＃２，＃３）と、
システムインピーダンスである５０Ωの抵抗１２を介し
て接地電位８に終端された第１の被選択端子（切換位置
＃１）とを有する。
【００１８】ＲＦ切換スイッチ７，１１の最大切換周波
数は、それぞれ、受信される入力変調信号の変調状態継
続期間（modulation state duration）、すなわち変調
ビットの継続期間（duration of a modulation bit）の
逆数の３倍、２倍である。ここで、変調状態継続期間
（変調ビットの継続期間）は、ＲＦ信号の変調状態が変
化しない時間である。
数は、それぞれ、受信される入力変調信号の変調状態継
続期間（modulation state duration）、すなわち変調
ビットの継続期間（duration of a modulation bit）の
逆数の３倍、２倍である。ここで、変調状態継続期間
（変調ビットの継続期間）は、ＲＦ信号の変調状態が変
化しない時間である。
【００１９】変調継続期間をＴとし、ＲＦ切換スイッチ
７の切換位置＃１から切換位置＃２に切り換わる時間を
τ1とし、ＲＦ切換スイッチ１１の切換位置＃２から切
換位置＃３に切り換わる時間をτ2とし、この切換時間
τ2がＲＦ切換スイッチ７の切換時間τ1と等しいとする
と、最小切換時間は、次式で表される。
７の切換位置＃１から切換位置＃２に切り換わる時間を
τ1とし、ＲＦ切換スイッチ１１の切換位置＃２から切
換位置＃３に切り換わる時間をτ2とし、この切換時間
τ2がＲＦ切換スイッチ７の切換時間τ1と等しいとする
と、最小切換時間は、次式で表される。
【００２０】
【数１】
【００２１】ここで、図２に示す３ポートダイレクト受
信機の動作について説明する。
信機の動作について説明する。
【００２２】例えばＲＦ切換スイッチ７の各切換位置＃
１，＃２，＃３に割り当てられた切換時間が等しいと
き、変調状態継続期間（変調ビットの継続期間）の３分
の１の最初の期間において、制御回路１８は、ＲＦ切換
スイッチ７が切換位置＃１となるように制御する。この
状態においては、受動線形３ポート回路１には、アンテ
ナ１３で受信されたディジタル変調ＲＦ信号のみが第１
のＲＦ入力ポート２を介して供給されるので、受動線形
３ポート回路１は、ディジタル変調ＲＦ信号のみの電力
レベルに関する情報を出力する。受動線形３ポート回路
１は、電力レベルに所定の係数をかけて、パワーセンサ
４に出力する。パワーセンサ４で得られるＤＣ信号は、
後述するＬＰＦ１７を介してＤＣインターフェイスに供
給される。
１，＃２，＃３に割り当てられた切換時間が等しいと
き、変調状態継続期間（変調ビットの継続期間）の３分
の１の最初の期間において、制御回路１８は、ＲＦ切換
スイッチ７が切換位置＃１となるように制御する。この
状態においては、受動線形３ポート回路１には、アンテ
ナ１３で受信されたディジタル変調ＲＦ信号のみが第１
のＲＦ入力ポート２を介して供給されるので、受動線形
３ポート回路１は、ディジタル変調ＲＦ信号のみの電力
レベルに関する情報を出力する。受動線形３ポート回路
１は、電力レベルに所定の係数をかけて、パワーセンサ
４に出力する。パワーセンサ４で得られるＤＣ信号は、
後述するＬＰＦ１７を介してＤＣインターフェイスに供
給される。
【００２３】第２の期間、すなわち変調状態継続期間
（変調ビットの継続期間）の３分の１の２番目の期間に
おいて、制御回路１８は、ＲＦ切換スイッチ７が切換位
置＃２に、ＲＦ切換スイッチ１１が切換位置＃１となる
ように制御する。この状態においては、局部発振器６が
発生したＲＦ信号が、ＲＦ切換スイッチ１１、移相器９
及びＲＦ切換スイッチ７を介して、受動線形３ポート回
路１の第２の入力ポート５に入力され、受動線形３ポー
ト回路１は、このＲＦ信号と、第１の入力ポート２を介
して入力される受信されたディジタル変調ＲＦ信号とを
混合して、混合したＲＦ信号をパワーセンサ４に供給す
る。
（変調ビットの継続期間）の３分の１の２番目の期間に
おいて、制御回路１８は、ＲＦ切換スイッチ７が切換位
置＃２に、ＲＦ切換スイッチ１１が切換位置＃１となる
ように制御する。この状態においては、局部発振器６が
発生したＲＦ信号が、ＲＦ切換スイッチ１１、移相器９
及びＲＦ切換スイッチ７を介して、受動線形３ポート回
路１の第２の入力ポート５に入力され、受動線形３ポー
ト回路１は、このＲＦ信号と、第１の入力ポート２を介
して入力される受信されたディジタル変調ＲＦ信号とを
混合して、混合したＲＦ信号をパワーセンサ４に供給す
る。
【００２４】第３の期間、すなわち変調状態継続期間
（変調ビットの継続期間）の３分の１の３番目の期間に
おいて、制御回路１８は、ＲＦ切換スイッチ７が切換位
置＃３に、ＲＦ切換スイッチ１１が切換位置＃２となる
ように制御する。この状態においては、局部発振器６が
発生したＲＦ信号が、ＲＦ切換スイッチ１１及びＲＦ切
換スイッチ７を介して直接、又は移相器９とは異なるシ
フト量を有する移相器１０で位相がシフトされて、受動
線形３ポート回路１の第２の入力ポート５に入力され、
受動線形３ポート回路１は、この位相がシフトされてい
ないＲＦ信号、又は変調状態継続期間の３分の１の２番
目の期間におけるシフト量とは異なる量だけシフトされ
たＲＦ信号と、第１の入力ポート２を介して入力される
受信されたディジタル変調ＲＦ信号とを混合して、混合
したＲＦ信号をパワーセンサ４に供給する。
（変調ビットの継続期間）の３分の１の３番目の期間に
おいて、制御回路１８は、ＲＦ切換スイッチ７が切換位
置＃３に、ＲＦ切換スイッチ１１が切換位置＃２となる
ように制御する。この状態においては、局部発振器６が
発生したＲＦ信号が、ＲＦ切換スイッチ１１及びＲＦ切
換スイッチ７を介して直接、又は移相器９とは異なるシ
フト量を有する移相器１０で位相がシフトされて、受動
線形３ポート回路１の第２の入力ポート５に入力され、
受動線形３ポート回路１は、この位相がシフトされてい
ないＲＦ信号、又は変調状態継続期間の３分の１の２番
目の期間におけるシフト量とは異なる量だけシフトされ
たＲＦ信号と、第１の入力ポート２を介して入力される
受信されたディジタル変調ＲＦ信号とを混合して、混合
したＲＦ信号をパワーセンサ４に供給する。
【００２５】ここで、受信されるディジタル変調ＲＦ信
号の振幅及び位相は、上述した切換処理の間は一定であ
り、雑音のみの影響を受けるものと仮定することができ
る。
号の振幅及び位相は、上述した切換処理の間は一定であ
り、雑音のみの影響を受けるものと仮定することができ
る。
【００２６】上述した切換処理によって、３つの異なる
電力レベルの情報が順次生成され、得られるＤＣ信号が
ＤＣインターフェイスに供給される。パワーセンサ４の
検出（応答）時間は、受信され、受動線形３ポート回路
１の第１の入力ポート２に供給されるディジタル変調Ｒ
Ｆ信号の変調状態継続期間の少なくと３倍である。
電力レベルの情報が順次生成され、得られるＤＣ信号が
ＤＣインターフェイスに供給される。パワーセンサ４の
検出（応答）時間は、受信され、受動線形３ポート回路
１の第１の入力ポート２に供給されるディジタル変調Ｒ
Ｆ信号の変調状態継続期間の少なくと３倍である。
【００２７】つぎに、図２に示す３ポートダイレクト受
信機を変形した３ポートダイレクト受信機について、図
３を参照しながら説明する。なお、以下の３ポートダイ
レクト受信機の変形例においても、図１又は図２に示す
回路と同じ又は対応する回路には、同じ符号を付して、
それらの詳細な説明は省略する。
信機を変形した３ポートダイレクト受信機について、図
３を参照しながら説明する。なお、以下の３ポートダイ
レクト受信機の変形例においても、図１又は図２に示す
回路と同じ又は対応する回路には、同じ符号を付して、
それらの詳細な説明は省略する。
【００２８】図３に示すように、受動線形３ポート回路
１は、図２を参照して説明したような機能を有する３つ
の動作中の（アクティブな）ポートと、５０Ωの抵抗を
介して接地電位に終端された第４のポートとを有する９
０度ハイブリッド回路（90°hybrid）からなる。この９
０度ハイブリッド回路は、局部発振器６の出力信号（以
下、ＬＯ信号）とＲＦ信号の（ＬＯ／ＲＦ）分離機能を
有する。
１は、図２を参照して説明したような機能を有する３つ
の動作中の（アクティブな）ポートと、５０Ωの抵抗を
介して接地電位に終端された第４のポートとを有する９
０度ハイブリッド回路（90°hybrid）からなる。この９
０度ハイブリッド回路は、局部発振器６の出力信号（以
下、ＬＯ信号）とＲＦ信号の（ＬＯ／ＲＦ）分離機能を
有する。
【００２９】図４は、さらに変形した３ポートダイレク
ト受信機の具体的な構成を示すブロック図である。この
３ポートダイレクト受信機は、例えば反射等を防止する
ために、選択されていない切換位置が終端される吸収形
スイッチ（absorptive switch）７と、図２に示すＲＦ
切換スイッチ１１の代わりに電力分配器１１’とが用い
られる。ＲＦ切換スイッチ１１を電力分配器１１’に置
き換えることによって、図２に示す３ポートダイレクト
受信機よりも、回路構成を簡単にすることができるとと
もに、コストを安くすることができるが、ＬＯ信号が部
分的に失われ、消費電力がより高くなる。
ト受信機の具体的な構成を示すブロック図である。この
３ポートダイレクト受信機は、例えば反射等を防止する
ために、選択されていない切換位置が終端される吸収形
スイッチ（absorptive switch）７と、図２に示すＲＦ
切換スイッチ１１の代わりに電力分配器１１’とが用い
られる。ＲＦ切換スイッチ１１を電力分配器１１’に置
き換えることによって、図２に示す３ポートダイレクト
受信機よりも、回路構成を簡単にすることができるとと
もに、コストを安くすることができるが、ＬＯ信号が部
分的に失われ、消費電力がより高くなる。
【００３０】図５は、図４に示す受動線形３ポート回路
１を、受動ポートを有する９０度ハイブリッド回路で置
き換えた３ポートダイレクト受信機の具体的な構成を示
すブロック図であり、この受動ポートは、５０Ωの抵抗
１９を介して接地電位に終端されている。この９０度ハ
イブリッド回路も、ＬＯ／ＲＦ分離機能を有する。
１を、受動ポートを有する９０度ハイブリッド回路で置
き換えた３ポートダイレクト受信機の具体的な構成を示
すブロック図であり、この受動ポートは、５０Ωの抵抗
１９を介して接地電位に終端されている。この９０度ハ
イブリッド回路も、ＬＯ／ＲＦ分離機能を有する。
【００３１】図６は、９０度ハイブリッド回路２０によ
って、局部発振器６からのＲＦ信号を相対的に位相が異
なる２つのＲＦ信号に分割して供給する３ポートダイレ
クト受信機の具体的な構成を示すブロック図である。９
０度ハイブリッド回路２０の１つのポートは、５０Ωの
抵抗２１を介して接地電位に終端されている。９０度ハ
イブリッド回路２０の２つの出力ＲＦ信号は、互いに位
相が９０度シフトしており、吸収形スイッチ７に供給さ
れる。
って、局部発振器６からのＲＦ信号を相対的に位相が異
なる２つのＲＦ信号に分割して供給する３ポートダイレ
クト受信機の具体的な構成を示すブロック図である。９
０度ハイブリッド回路２０の１つのポートは、５０Ωの
抵抗２１を介して接地電位に終端されている。９０度ハ
イブリッド回路２０の２つの出力ＲＦ信号は、互いに位
相が９０度シフトしており、吸収形スイッチ７に供給さ
れる。
【００３２】図７は、図６に示す３ポートダイレクト受
信機を変形した３ポートダイレクト受信機の具体的な構
成を示すブロック図であり、この３ポートダイレクト受
信機では、第２のＲＦ切換スイッチ１１が、局部発振器
６と９０度ハイブリッド回路２０の間に接続されてい
る。この構成においては、ＲＦ切換スイッチ７は、吸収
形スイッチである必要はなく、局部発振器６の出力信号
は、減衰しない。
信機を変形した３ポートダイレクト受信機の具体的な構
成を示すブロック図であり、この３ポートダイレクト受
信機では、第２のＲＦ切換スイッチ１１が、局部発振器
６と９０度ハイブリッド回路２０の間に接続されてい
る。この構成においては、ＲＦ切換スイッチ７は、吸収
形スイッチである必要はなく、局部発振器６の出力信号
は、減衰しない。
【００３３】図８は、図２又は図４に示す受動線形３ポ
ート回路１を、ＬＯ／ＲＦ分離機能を有する９０度又は
１８０度ハイブリッド回路で実現した３ポートダイレク
ト受信機の具体的な構成を示すブロック図である。この
３ポートダイレクト受信機の目的は、ＬＯ／ＲＦ分離機
能である。
ート回路１を、ＬＯ／ＲＦ分離機能を有する９０度又は
１８０度ハイブリッド回路で実現した３ポートダイレク
ト受信機の具体的な構成を示すブロック図である。この
３ポートダイレクト受信機の目的は、ＬＯ／ＲＦ分離機
能である。
【００３４】つぎに、パワーセンサ４の後段のＤＣイン
ターフェイス以降の復調処理を行う回路について説明す
る。
ターフェイス以降の復調処理を行う回路について説明す
る。
【００３５】図９は、パワーセンサ４の後段の復調処理
を行う回路の具体的な構成を示すブロック図である。パ
ワーセンサ４の出力信号は、ＬＰＦ１７において、その
高周波雑音成分が除去された後、高速アナログ／ディジ
タル変換器（以下、高速Ａ／Ｄ変換器という。）２２に
供給される。この高速Ａ／Ｄ変換器２２のサンプリング
レートは、従来のＩ／Ｑ復調器で用いられているＡ／Ｄ
変換器のサンプリングレートの少なくとも３倍速く、高
速Ａ／Ｄ変換器２２は、フィルタリングされたパワーセ
ンサ４の出力信号をディジタル化してデータを生成し、
このデータをディジタル処理器２３に供給する。ディジ
タル処理器２３は、高速Ａ／Ｄ変換器２２とともに制御
回路１８によって制御され、データからＩ／Ｑ成分を再
生して復調器２４に供給する。復調器２４は、Ｉ／Ｑ成
分から元のデータを再生して出力する。なお、直接復調
の場合には、ディジタル処理器２３において復調処理を
行い、復調器２４をなくすようにしてもよい。
を行う回路の具体的な構成を示すブロック図である。パ
ワーセンサ４の出力信号は、ＬＰＦ１７において、その
高周波雑音成分が除去された後、高速アナログ／ディジ
タル変換器（以下、高速Ａ／Ｄ変換器という。）２２に
供給される。この高速Ａ／Ｄ変換器２２のサンプリング
レートは、従来のＩ／Ｑ復調器で用いられているＡ／Ｄ
変換器のサンプリングレートの少なくとも３倍速く、高
速Ａ／Ｄ変換器２２は、フィルタリングされたパワーセ
ンサ４の出力信号をディジタル化してデータを生成し、
このデータをディジタル処理器２３に供給する。ディジ
タル処理器２３は、高速Ａ／Ｄ変換器２２とともに制御
回路１８によって制御され、データからＩ／Ｑ成分を再
生して復調器２４に供給する。復調器２４は、Ｉ／Ｑ成
分から元のデータを再生して出力する。なお、直接復調
の場合には、ディジタル処理器２３において復調処理を
行い、復調器２４をなくすようにしてもよい。
【００３６】図１０は、図９に示す復調処理回路の他の
具体的な構成を示すブロック図である。この復調処理回
路では、パワーセンサ４のＤＣ出力信号をアナログ処理
によって処理し、アナログのＩ／Ｑ信号を出力するよう
になっている。具体的には、パワーセンサ４の出力信号
は、ＬＰＦ１７でフィルタリングされた後、高速ＤＣ切
換スイッチ２５に供給される。高速ＤＣ切換スイッチ２
５は、図２に示すＲＦ切換スイッチ７，１１に対する制
御回路１８からの切換制御信号と同じ信号によって制御
される。これによって、パワーセンサ４の出力信号は、
直接又は異なる遅延線２６，２７を介し、互いに異なる
量遅延されてアナログ処理回路２８に供給される。
具体的な構成を示すブロック図である。この復調処理回
路では、パワーセンサ４のＤＣ出力信号をアナログ処理
によって処理し、アナログのＩ／Ｑ信号を出力するよう
になっている。具体的には、パワーセンサ４の出力信号
は、ＬＰＦ１７でフィルタリングされた後、高速ＤＣ切
換スイッチ２５に供給される。高速ＤＣ切換スイッチ２
５は、図２に示すＲＦ切換スイッチ７，１１に対する制
御回路１８からの切換制御信号と同じ信号によって制御
される。これによって、パワーセンサ４の出力信号は、
直接又は異なる遅延線２６，２７を介し、互いに異なる
量遅延されてアナログ処理回路２８に供給される。
【００３７】換言すると、高速ＤＣ切換スイッチ２５
は、３つの被選択位置＃１，＃２，＃３を有し、図２に
示すＲＦ切換スイッチ７，１１と同期するように制御さ
れ、パワーセンサ４の出力信号を、順次遅延線２６，２
７を介して及び直接アナログ処理回路２８に供給する。
なお、パワーセンサ４の出力信号を、アナログ処理回路
２８の入力端子Ｎｏ．１，Ｎｏ．２、Ｎｏ．３に供給す
るとともに、アナログ処理回路２８の入力端子Ｎｏ．４
に、制御回路１８によって制御されたＤＣ電圧を供給す
るようにしてもよい。
は、３つの被選択位置＃１，＃２，＃３を有し、図２に
示すＲＦ切換スイッチ７，１１と同期するように制御さ
れ、パワーセンサ４の出力信号を、順次遅延線２６，２
７を介して及び直接アナログ処理回路２８に供給する。
なお、パワーセンサ４の出力信号を、アナログ処理回路
２８の入力端子Ｎｏ．１，Ｎｏ．２、Ｎｏ．３に供給す
るとともに、アナログ処理回路２８の入力端子Ｎｏ．４
に、制御回路１８によって制御されたＤＣ電圧を供給す
るようにしてもよい。
【００３８】また、アナログ処理回路２８は、制御回路
１８によって較正されるようにしてもよい。
１８によって較正されるようにしてもよい。
【００３９】２つの遅延線２６，２７は、互いに異なる
遅延量、例えば変調状態継続時間（modulation state t
ime duration）Ｔの１／３，２／３にそれぞれ対応した
τ1，τ1＋τ2を有する。高速ＤＣ切換スイッチ２５か
ら順次、すなわち時分割的に出力される３つの出力信号
と、制御回路１８によって制御されたＤＣ電圧は、アナ
ログ処理回路２８に供給される。アナログ処理回路２８
からは、例えばＩ／Ｑ成分や、ＱＰＳＫ出力信号が直接
出力される。Ｉ／Ｑ成分を出力するときは、アナログ信
号がディジタル信号に変換された後、復調される。
遅延量、例えば変調状態継続時間（modulation state t
ime duration）Ｔの１／３，２／３にそれぞれ対応した
τ1，τ1＋τ2を有する。高速ＤＣ切換スイッチ２５か
ら順次、すなわち時分割的に出力される３つの出力信号
と、制御回路１８によって制御されたＤＣ電圧は、アナ
ログ処理回路２８に供給される。アナログ処理回路２８
からは、例えばＩ／Ｑ成分や、ＱＰＳＫ出力信号が直接
出力される。Ｉ／Ｑ成分を出力するときは、アナログ信
号がディジタル信号に変換された後、復調される。
【００４０】図１１は、図１０に示すアナログ処理回路
２８のより詳細な構成を示すブロック図である。
２８のより詳細な構成を示すブロック図である。
【００４１】図１１に示すＤＣ増幅器の利得は、下記式
（１９）〜（２２）で定義され、特別な場合の値は、下
記式（２３）と（２４）で与えられる。
（１９）〜（２２）で定義され、特別な場合の値は、下
記式（２３）と（２４）で与えられる。
【００４２】以下、本発明に係るダイレクト受信機の較
正方法に基づいた数学的表現を示し、これらの式で用い
られている変数の説明を表１に示す。
正方法に基づいた数学的表現を示し、これらの式で用い
られている変数の説明を表１に示す。
【００４３】
【数２】
【００４４】
【数３】
【００４５】
【数４】
【００４６】
【数５】
【００４７】
【数６】
【００４８】
【数７】
【００４９】
【数８】
【００５０】
【数９】
【００５１】
【数１０】
【００５２】
【数１１】
【００５３】
【数１２】
【００５４】
【数１３】
【００５５】
【数１４】
【００５６】
【数１５】
【００５７】
【数１６】
【００５８】
【数１７】
【００５９】
【数１８】
【００６０】
【数１９】
【００６１】
【数２０】
【００６２】
【数２１】
【００６３】
【数２２】
【００６４】
【数２３】
【００６５】
【数２４】
【００６６】
【数２５】
【００６７】
【表１】
【００６８】なお、制御回路１８による利得係数ｇ1〜
ｇ4の制御は、遅延線２６，２７の制御と同様に、任意
であり、これらは較正特性を与える。
ｇ4の制御は、遅延線２６，２７の制御と同様に、任意
であり、これらは較正特性を与える。
【００６９】図１２及び図１３に、上述の式で用いられ
る３ポート接合素子の理想的及び現実的な機能図を示
す。図１４に、抵抗によって構成した３ポート接合素子
の具体的な回路構成を示す。
る３ポート接合素子の理想的及び現実的な機能図を示
す。図１４に、抵抗によって構成した３ポート接合素子
の具体的な回路構成を示す。
【００７０】ポート＃１とポート＃２は分離されてお
り、抵抗Ｒ１，Ｒ２の値は、下記式を満たすように選択
される。
り、抵抗Ｒ１，Ｒ２の値は、下記式を満たすように選択
される。
【００７１】
【数２６】
【００７２】ここで、Ｚｃは、全てのポートにおける負
荷に対応した入力インピーダンスであり、通常５０Ωで
ある。
荷に対応した入力インピーダンスであり、通常５０Ωで
ある。
【００７３】出力ポート＃３における信号は、下記式に
よって表される。
よって表される。
【００７４】
【数２７】
【００７５】Ｓ１，Ｓ２は、それぞれＲＦ入力ポート＃
１，＃２に供給される信号である。
１，＃２に供給される信号である。
【００７６】図１５は、４ポート接合素子の１つのポー
トをシステムインピーダンスである５０Ωで終端した３
ポート接合素子の構成を示すブロック図である。図１５
に示す４ポート接合素子のＳ行列は、４ポート接合素子
の理論的な伝達関数を表す。
トをシステムインピーダンスである５０Ωで終端した３
ポート接合素子の構成を示すブロック図である。図１５
に示す４ポート接合素子のＳ行列は、４ポート接合素子
の理論的な伝達関数を表す。
【００７７】
【数２８】
【００７８】ここで、ｓ12＝ｓ34＝ａ、Ｓ14＝ｓ23＝
ｂ、｜ａ｜2＋｜ｂ｜2＝１である。
ｂ、｜ａ｜2＋｜ｂ｜2＝１である。
【００７９】１つのポートがシステムインピーダンスに
整合している。また、ポート＃１とポート＃３は分離し
ており、ポート＃２とポート＃４は分離している。ＲＦ
信号は、ポート＃１，＃３に供給される。ポート＃２と
ポート＃４のいずれか一方に、パワーセンサが接続され
る。残りのポートは、システムインピーダンスで終端さ
れる。
整合している。また、ポート＃１とポート＃３は分離し
ており、ポート＃２とポート＃４は分離している。ＲＦ
信号は、ポート＃１，＃３に供給される。ポート＃２と
ポート＃４のいずれか一方に、パワーセンサが接続され
る。残りのポートは、システムインピーダンスで終端さ
れる。
【００８０】図１６に、３ポート接合素子の機能を有す
るマイクロストリップで構成した４ポート接合素子の具
体的な構造を示す。
るマイクロストリップで構成した４ポート接合素子の具
体的な構造を示す。
【００８１】図１７〜図２２に、ディスクリート抵抗部
品又はコプレーナ導波路で構成した３ポート接合素子の
具体的な構成又は構造を示す。図１９〜図２２に示すト
ポロジは、１つのポートをシステムインピーダンスであ
る５０Ωで終端した４ポート接合素子で構成することも
できる。また、図１９〜図２２に示すトポロジのポート
間の角度は、ポート間の分離及び同時に整合させるため
に、最適化することができる。
品又はコプレーナ導波路で構成した３ポート接合素子の
具体的な構成又は構造を示す。図１９〜図２２に示すト
ポロジは、１つのポートをシステムインピーダンスであ
る５０Ωで終端した４ポート接合素子で構成することも
できる。また、図１９〜図２２に示すトポロジのポート
間の角度は、ポート間の分離及び同時に整合させるため
に、最適化することができる。
【００８２】図２３は、局部発振器６の具体的な内部構
成を示すブロック図である。局部発振器６は、図２３に
示すように、局部発振回路３０と、分離機能を有する分
離回路３１と、局部発振回路３０の発振位相を制御する
ＰＬＬ回路３２と、局部発振回路３０の出力電力を制御
する電力制御回路３３と、局部発振回路３０の発振周波
数を制御する周波数制御回路３４とを備える。なお、分
離回路３１〜電力制御回路３３はなくてもよい（オプシ
ョンである）。図２３に示す局部発振器６の機能は、欧
州特許出願９７ １２２４３８．１号に記載されてい
る。
成を示すブロック図である。局部発振器６は、図２３に
示すように、局部発振回路３０と、分離機能を有する分
離回路３１と、局部発振回路３０の発振位相を制御する
ＰＬＬ回路３２と、局部発振回路３０の出力電力を制御
する電力制御回路３３と、局部発振回路３０の発振周波
数を制御する周波数制御回路３４とを備える。なお、分
離回路３１〜電力制御回路３３はなくてもよい（オプシ
ョンである）。図２３に示す局部発振器６の機能は、欧
州特許出願９７ １２２４３８．１号に記載されてい
る。
【００８３】図２４は、パワーセンサ４の具体的な構成
を示すブロック図である。パワーセンサ４は、図２４に
示すように、例えば温度補償された検出ダイオード３７
と、検出ダイオード３７にバイアスをかけるバイアス回
路３６とを備える。なお、検出ダイオード３７の代わり
にＦＥＴを用いてもよい。また、パワーセンサ４は、整
合回路３５と、非線形動作を行わせるためのアナログ補
償回路３８とを備える。なお、整合回路３５、バイアス
回路３６及びアナログ補償回路３８は、オプションであ
る。図２４に示すパワーセンサ４の機能は、欧州特許出
願９７ １２２４３８．１号に記載されている。
を示すブロック図である。パワーセンサ４は、図２４に
示すように、例えば温度補償された検出ダイオード３７
と、検出ダイオード３７にバイアスをかけるバイアス回
路３６とを備える。なお、検出ダイオード３７の代わり
にＦＥＴを用いてもよい。また、パワーセンサ４は、整
合回路３５と、非線形動作を行わせるためのアナログ補
償回路３８とを備える。なお、整合回路３５、バイアス
回路３６及びアナログ補償回路３８は、オプションであ
る。図２４に示すパワーセンサ４の機能は、欧州特許出
願９７ １２２４３８．１号に記載されている。
【００８４】図２５〜図３３は、本発明を適用した上述
の３ポートダイレクト受信機で得られるシミュレーショ
ン結果を示す図である。提案した方法及び受信技術を立
証するために、簡単なシミュレーションを行った。本発
明の一般的な効果を見るために、下記条件下でシミュレ
ーションを実施した。
の３ポートダイレクト受信機で得られるシミュレーショ
ン結果を示す図である。提案した方法及び受信技術を立
証するために、簡単なシミュレーションを行った。本発
明の一般的な効果を見るために、下記条件下でシミュレ
ーションを実施した。
【００８５】・パワーセンサとして、線形で動作し、入
力インピーダンスがディスクリートの抵抗の組合せと同
じ公差（リアクタンス部は整合している）有する検出ダ
イオードを用いる。
力インピーダンスがディスクリートの抵抗の組合せと同
じ公差（リアクタンス部は整合している）有する検出ダ
イオードを用いる。
【００８６】・３ポート接合素子のアンバランスは、１
０％（抵抗値の反対方向の標準偏差の２０％に等しい）
である。
０％（抵抗値の反対方向の標準偏差の２０％に等しい）
である。
【００８７】・振幅及び位相の雑音は、受信変調信号の
変調状態が一定である期間の連続した３つの期間におい
てランダムに変化するものと仮定する。
変調状態が一定である期間の連続した３つの期間におい
てランダムに変化するものと仮定する。
【００８８】・１つの９０度の移相器を用いる。
【００８９】・２００回のシミュレーション結果を表示
する。
する。
【００９０】また、以下の異なる条件（オプション）下
でシミュレーションを実施した。
でシミュレーションを実施した。
【００９１】ａ）１６ＱＡＭ変調信号が３ポートダイレ
クト受信機に入力される。
クト受信機に入力される。
【００９２】ｂ）ＡＧＣは、理想的な動作を行い、平均
信号レベルがＬＯレベルより１０ｄＢ低い。
信号レベルがＬＯレベルより１０ｄＢ低い。
【００９３】ｃ）ＡＧＣが不動作、又は不完全に動作
し、平均信号レベルがＬＯレベルと同じである。
し、平均信号レベルがＬＯレベルと同じである。
【００９４】ｄ）ＡＧＣがなく、平均信号レベルがＬＯ
レベルよりも２０ｄＢ低い。
レベルよりも２０ｄＢ低い。
【００９５】以上の全ての条件において、高速Ａ／Ｄ変
換器２２のＤＣインターフェイスにおけるビット数を
８，１０，１２ビットとする。ＲＦレベルがＬＯレベル
と同じときに最大値が検出されるとする。また、上述し
たケースｂ），ｃ），ｄ）は、変調度が一定でなく、Ｒ
Ｆ電力が４０ｄＢレンジであり、送信機の出力バックオ
フ（output back-off）が１０ｄＢであり、ＡＧＣが完
全に動作していると解釈することができる。
換器２２のＤＣインターフェイスにおけるビット数を
８，１０，１２ビットとする。ＲＦレベルがＬＯレベル
と同じときに最大値が検出されるとする。また、上述し
たケースｂ），ｃ），ｄ）は、変調度が一定でなく、Ｒ
Ｆ電力が４０ｄＢレンジであり、送信機の出力バックオ
フ（output back-off）が１０ｄＢであり、ＡＧＣが完
全に動作していると解釈することができる。
【００９６】図６に示すように、検出信号のオフセット
は、較正方法によって補償することができる。ｎＱＡＭ
又はｎＰＳＫ変調された信号では、試験信号の平均値の
みが、補償される。
は、較正方法によって補償することができる。ｎＱＡＭ
又はｎＰＳＫ変調された信号では、試験信号の平均値の
みが、補償される。
【００９７】本発明を適用した３ポート接合素子のＲＦ
入力ポートに、所定のシーケンスの信号、例えばｎＰＳ
Ｋ変調された信号を供給することによって、較正を行う
ことができる。
入力ポートに、所定のシーケンスの信号、例えばｎＰＳ
Ｋ変調された信号を供給することによって、較正を行う
ことができる。
【００９８】
【発明の効果】以上の説明から明らかなように、本発明
に係るダイレクト受信機又はこのダイレクト受信機を用
いた移動通信装置は、第１のポートに受信されたディジ
タル変調ＲＦ信号が供給され、第２のポートに出力信号
を生成するパワーセンサが接続された受動３ポート回路
と、複数の所定の信号を切り換え選択して受動３ポート
回路の第３のポートに入力する入力選択手段とを備え、
ディジタル変調ＲＦ信号を復調するので、より簡単な回
路構成を用いて、６ポート技術と同様の効果を有する。
に係るダイレクト受信機又はこのダイレクト受信機を用
いた移動通信装置は、第１のポートに受信されたディジ
タル変調ＲＦ信号が供給され、第２のポートに出力信号
を生成するパワーセンサが接続された受動３ポート回路
と、複数の所定の信号を切り換え選択して受動３ポート
回路の第３のポートに入力する入力選択手段とを備え、
ディジタル変調ＲＦ信号を復調するので、より簡単な回
路構成を用いて、６ポート技術と同様の効果を有する。
【００９９】また、本発明に係るダイレクト受信機の較
正方法では、受動線形３ポート回路の第１のポートに所
定のシーケンスの変調されたＲＦ信号、例えばｎＰＳＫ
変調された信号を供給することによって、較正を行うこ
とができる。
正方法では、受動線形３ポート回路の第１のポートに所
定のシーケンスの変調されたＲＦ信号、例えばｎＰＳＫ
変調された信号を供給することによって、較正を行うこ
とができる。
【図１】本発明を適用した３ポートダイレクト受信機の
構成を示すブロック図である
構成を示すブロック図である
【図２】本発明を適用した３ポートダイレクト受信機の
より詳細な構成を示すブロック図である。
より詳細な構成を示すブロック図である。
【図３】本発明を適用した３ポートダイレクト受信機の
他の具体的な構成を示すブロック図である。
他の具体的な構成を示すブロック図である。
【図４】本発明を適用した３ポートダイレクト受信機の
他の具体的な構成を示すブロック図である。
他の具体的な構成を示すブロック図である。
【図５】本発明を適用した３ポートダイレクト受信機の
他の具体的な構成を示すブロック図である。
他の具体的な構成を示すブロック図である。
【図６】本発明を適用した３ポートダイレクト受信機の
他の具体的な構成を示すブロック図である。
他の具体的な構成を示すブロック図である。
【図７】本発明を適用した３ポートダイレクト受信機の
他の具体的な構成を示すブロック図である。
他の具体的な構成を示すブロック図である。
【図８】本発明を適用した３ポートダイレクト受信機の
他の具体的な構成を示すブロック図である。
他の具体的な構成を示すブロック図である。
【図９】パワーセンサの後段の復調処理を行う回路の具
体的な構成を示すブロック図である。
体的な構成を示すブロック図である。
【図１０】パワーセンサの後段の復調処理を行う回路の
他の具体的な構成を示すブロック図である。
他の具体的な構成を示すブロック図である。
【図１１】アナログ処理回路のより詳細な構成を示すブ
ロック図である。
ロック図である。
【図１２】理想的な３ポート接合素子の機能を示す図で
ある。
ある。
【図１３】実現することができる３ポート接合素子の機
能を示す図である。
能を示す図である。
【図１４】抵抗によって実現した３ポート接合素子の具
体的な構成を示す回路図である。
体的な構成を示す回路図である。
【図１５】３ポート接合素子の機能を有する４ポート接
合素子の構成を示すブロック図である。
合素子の構成を示すブロック図である。
【図１６】３ポート接合素子の機能を有する４ポート接
合素子の具体的な構造を示す図である。
合素子の具体的な構造を示す図である。
【図１７】３ポート接合素子の具体的な構成を示す回路
図である。
図である。
【図１８】３ポート接合素子の他の具体的な構成を示す
回路図である。
回路図である。
【図１９】３ポート接合素子の具体的な構造を示す図で
ある。
ある。
【図２０】３ポート接合素子の具体的な構造を示す図で
ある。
ある。
【図２１】３ポート接合素子の具体的な構造を示す図で
ある。
ある。
【図２２】３ポート接合素子の具体的な構造を示す図で
ある。
ある。
【図２３】局部発振器の具体的な構成を示すブロック図
である。
である。
【図２４】パワーセンサの具体的な構成を示すブロック
図である。
図である。
【図２５】本発明を適用した３ポートダイレクト受信機
で得られるシミュレーション結果を示す図である。
で得られるシミュレーション結果を示す図である。
【図２６】本発明を適用した３ポートダイレクト受信機
で得られるシミュレーション結果を示す図である。
で得られるシミュレーション結果を示す図である。
【図２７】本発明を適用した３ポートダイレクト受信機
で得られるシミュレーション結果を示す図である。
で得られるシミュレーション結果を示す図である。
【図２８】本発明を適用した３ポートダイレクト受信機
で得られるシミュレーション結果を示す図である。
で得られるシミュレーション結果を示す図である。
【図２９】本発明を適用した３ポートダイレクト受信機
で得られるシミュレーション結果を示す図である。
で得られるシミュレーション結果を示す図である。
【図３０】本発明を適用した３ポートダイレクト受信機
で得られるシミュレーション結果を示す図である。
で得られるシミュレーション結果を示す図である。
【図３１】本発明を適用した３ポートダイレクト受信機
で得られるシミュレーション結果を示す図である。
で得られるシミュレーション結果を示す図である。
【図３２】本発明を適用した３ポートダイレクト受信機
で得られるシミュレーション結果を示す図である。
で得られるシミュレーション結果を示す図である。
【図３３】本発明を適用した３ポートダイレクト受信機
で得られるシミュレーション結果を示す図である。
で得られるシミュレーション結果を示す図である。
１ 受動線形３ポート回路、２ 第１のポート、３ 第
３のポート、４ パワーセンサ、５ 第２のポート、６
局部発振器、７、１１ ＲＦ切換スイッチ、９、１０
移相器、１２ 抵抗、１３ アンテナ、１４ ダウン
コンバータ、１５ＢＰＦ、１６ 低雑音増幅器、１７
ＬＰＦ、１８ 制御回路
３のポート、４ パワーセンサ、５ 第２のポート、６
局部発振器、７、１１ ＲＦ切換スイッチ、９、１０
移相器、１２ 抵抗、１３ アンテナ、１４ ダウン
コンバータ、１５ＢＰＦ、１６ 低雑音増幅器、１７
ＬＰＦ、１８ 制御回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 クルペシェビッチ ドラガン ドイツ連邦共和国 ディー−70736 フェ ルバッハシュトゥットゥガルター シュト ラーセ 106 ソニー インターナショナ ル （ヨーロッパ） ゲゼルシャフト ミ ット ベシュレンクテル ハフツングシュ トゥットゥガルト テクノロジーセンター 内 (72)発明者 ブランコビッチ ベズリン ドイツ連邦共和国 ディー−70736 フェ ルバッハシュトゥットゥガルター シュト ラーセ 106 ソニー インターナショナ ル （ヨーロッパ） ゲゼルシャフト ミ ット ベシュレンクテル ハフツングシュ トゥットゥガルト テクノロジーセンター 内 (72)発明者 阿部 雅美 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 コンシャック ティノ ドイツ連邦共和国 ディー−70736 フェ ルバッハシュトゥットゥガルター シュト ラーセ 106 ソニー インターナショナ ル （ヨーロッパ） ゲゼルシャフト ミ ット ベシュレンクテル ハフツングシュ トゥットゥガルト テクノロジーセンター 内 (72)発明者 ドレ トーマス ドイツ連邦共和国 ディー−70736 フェ ルバッハシュトゥットゥガルター シュト ラーセ 106 ソニー インターナショナ ル （ヨーロッパ） ゲゼルシャフト ミ ット ベシュレンクテル ハフツングシュ トゥットゥガルト テクノロジーセンター 内
Claims (32)
- 【請求項１】 第１のポートに受信されたディジタル変
調ＲＦ信号が供給され、第２のポートに出力信号を生成
するパワーセンサが接続された受動３ポート回路と、 複数の所定の信号を切り換え選択して上記受動３ポート
回路の第３のポートに入力する入力選択手段とを備え、 ディジタル変調ＲＦ信号を復調するダイレクト受信機。 - 【請求項２】 上記入力選択手段によって、上記受動３
ポート回路の第３のポートに選択的に接続される局部発
振器を備える請求項１記載のダイレクト受信機。 - 【請求項３】 上記入力選択手段は、上記局部発振器の
出力信号と、接地電位との少なくとも２つを切り換え選
択する被選択位置を有し、選択した信号を上記受動３ポ
ート回路に供給する第１の切換スイッチからなることを
特徴とする請求項１又は２記載のダイレクト受信機。 - 【請求項４】 上記第１の切換スイッチは、上記局部発
振器の第１の出力信号を切り換え選択する第１の被選択
位置と、上記局部発振器の第２の出力信号を切り換え選
択する第２の被選択位置と、上記接地電位を切り換え選
択する第３の被選択位置との３つの被選択位置を有し、
選択した信号を上記受動３ポート回路に供給する切換ス
イッチからなり、上記局部発振器の第２の出力信号は、
上記第１の出力信号を少なくとも２つの移相器によって
相対的に位相シフトした信号からなることを特徴とする
請求項３記載のダイレクト受信機。 - 【請求項５】 上記接地電位と上記第１の切換スイッチ
間に接続された抵抗を備える請求項４記載のダイレクト
受信機。 - 【請求項６】 上記第１の切換スイッチの最大切換周波
数は、上記受信されたディジタル変調ＲＦ信号の状態継
続期間の逆数の少なくとも３倍であることを特徴とする
請求項３乃至５のいずれか１項記載のダイレクト受信
機。 - 【請求項７】 上記少なくとも２つの移相器は、互いに
異なる位相量を有し、 上記局部発振器の出力信号が上記移相器のいずれか１つ
を通るように切り換え選択する第２の切換スイッチを備
える請求項４乃至６のいずれか１項記載のダイレクト受
信機。 - 【請求項８】 上記第２の切換スイッチの最大切換周波
数は、上記受信されたディジタル変調ＲＦ信号の状態継
続期間の逆数の少なくとも２倍であることを特徴とする
請求項７記載のダイレクト受信機。 - 【請求項９】 上記パワーセンサの検出時間は、上記受
信されたディジタル変調ＲＦ信号の状態継続期間の１／
３未満であることを特徴とする請求項１乃至８のいずれ
か１項記載のダイレクト受信機。 - 【請求項１０】 上記パワーセンサの出力信号は、上記
受信されたディジタル変調ＲＦ信号のＩ／Ｑ成分を検出
するアナログ処理回路に供給されることを特徴とする請
求項１乃至９のいずれか１項記載のダイレクト受信機。 - 【請求項１１】 上記パワーセンサの出力信号は、選択
的な所定の量だけ遅延されて、上記アナログ処理回路に
供給されることを特徴とする請求項１０記載のダイレク
ト受信機。 - 【請求項１２】 上記パワーセンサに接続され、上記第
１の切換スイッチに同期して動作するＤＣスイッチと、 上記ＤＣスイッチに接続された複数の遅延線とを備える
請求項１１記載のダイレクト受信機。 - 【請求項１３】 上記パワーセンサの出力信号をディジ
タル信号に変換するアナログ／ディジタル変換器と、 上記受信されたディジタル変調ＲＦ信号のＩ／Ｑ成分又
は復調状態を検出するディジタル信号処理回路とを備え
る請求項１乃至９のいずれか１項記載のダイレクト受信
機。 - 【請求項１４】 上記受動３ポート回路は、ディスクリ
ート部品によって実現されていることを特徴とする請求
項１乃至１３のいずれか１項記載のダイレクト受信機。 - 【請求項１５】 上記受動３ポート回路は、マイクロス
トリップを用いた分布定数技術によって実現されている
ことを特徴とする請求項１乃至１３のいずれか１項記載
のダイレクト受信機。 - 【請求項１６】 上記受動３ポート回路は、コプレーナ
導波路を用いた分布定数技術によって実現されているこ
とを特徴とする請求項１乃至１３のいずれか１項記載の
ダイレクト受信機。 - 【請求項１７】 上記パワーセンサの出力にローパスフ
ィルタを備える請求項１乃至１６のいずれか１項記載の
ダイレクト受信機。 - 【請求項１８】 上記受動３ポート回路は、１ポートが
システムインピーダンスで終端された９０度又は１８０
度のハイブリッド回路からなることを特徴とする請求項
１乃至１７のいずれか１項記載のダイレクト受信機。 - 【請求項１９】 請求項１乃至１８のいずれか１項記載
のダイレクト受信機を用いた移動通信装置。 - 【請求項２０】 公衆通信ネットワーク又は専用通信ネ
ットワークの移動端末であることを特徴とする請求項１
９記載の移動通信装置。 - 【請求項２１】 請求項１乃至１８のいずれか１項記載
のダイレクト受信機を較正する較正方法において、 受動３ポート回路の第１のポートに所定のシーケンスの
変調されたＲＦ信号が供給されることを特徴とするダイ
レクト受信機の較正方法。 - 【請求項２２】 ディジタル変調ＲＦ信号を直接受信す
る受信方法において、 受動３ポート回路の第１のポートに受信されたディジタ
ル変調ＲＦ信号を供給するディジタル変調ＲＦ信号供給
ステップと、 上記受動３ポート回路の第２のポートから出力される出
力信号の電力レベルをパワーセンサで検出する電力検出
ステップと、 上記受動３ポート回路の第３のポートに複数の所定の信
号のうちの１つを選択的に入力する所定の信号入力ステ
ップとを有する受信方法。 - 【請求項２３】 上記所定の信号入力ステップは、局部
発振器で発生された出力信号を上記受動３ポート回路の
第３のポートに入力するステップを有すること特徴とす
る請求項２２記載の受信方法。 - 【請求項２４】 上記所定の信号入力ステップは、上記
局部発振器で発生された出力信号を入力するステップ
と、上記受動３ポート回路の第３のポートに接地電位を
印加するステップとを有することを特徴とする請求項２
２又は２３記載の受信方法。 - 【請求項２５】 上記所定の信号入力ステップは、上記
受動３ポート回路の第３のポートに接地電位を印可する
接地電位印加ステップと、上記局部発振器からの第１の
出力信号を上記受動３ポート回路の第３のポートに入力
する第１の出力信号入力ステップと、上記局部発振器か
らの第１の出力信号を相対的に位相シフトして得られる
第２の出力信号を上記受動３ポート回路の第３のポート
に入力する第２の出力信号入力ステップとを時分割的に
繰り返すことを特徴とする請求項２４記載の受信方法。 - 【請求項２６】 上記接地電位印加ステップ、上記第１
の出力信号入力ステップ、上記第２の出力信号入力ステ
ップは、上記受信されたディジタル変調ＲＦ信号の状態
継続期間毎に実行され、その実行順序は不同であること
を特徴とする請求項２５記載の受信方法。 - 【請求項２７】 上記電力検出ステップは、上記受信さ
れたディジタル変調ＲＦ信号の状態継続期間の１／３以
下の時間で行われることを特徴とする請求項２２乃至２
６のいずれか１項記載の受信方法。 - 【請求項２８】 上記パワーセンサの出力信号は、上記
受信されたディジタル変調ＲＦ信号のＩ／Ｑ成分を検出
するためのアナログ処理が施されることを特徴とする請
求項２２乃至２７のいずれか１項記載の受信方法。 - 【請求項２９】 上記パワーセンサの出力信号は、複数
の所定の遅延量の中から順次選択された量だけ遅延され
てアナログ処理回路に供給されることを特徴とする請求
項２８記載の受信方法。 - 【請求項３０】 上記複数の所定の遅延量の切換は、上
記受動３ポート回路の第３のポートに選択的に入力され
る所定の信号の切換に同期していることを特徴とする請
求項２９記載の受信方法。 - 【請求項３１】 上記パワーセンサの出力信号をアナロ
グ／ディジタル変換器によってディジタル信号に変換し
た後、上記受信されたディジタル変調ＲＦ信号のＩ／Ｑ
成分をディジタル的に再生することを特徴とする請求項
２２乃至２８のいずれか１記載の受信方法。 - 【請求項３２】 上記パワーセンサの出力信号をローパ
スフィルタに通すことを特徴とする請求項２２乃至３１
のいずれか１項記載の受信方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP98124132.6 | 1998-12-18 | ||
| EP98124132A EP1011204B1 (en) | 1998-12-18 | 1998-12-18 | Three-port junction receiver |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000196693A true JP2000196693A (ja) | 2000-07-14 |
Family
ID=8233181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11297358A Withdrawn JP2000196693A (ja) | 1998-12-18 | 1999-10-19 | ダイレクト受信機及びその較正方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6507733B1 (ja) |
| EP (1) | EP1011204B1 (ja) |
| JP (1) | JP2000196693A (ja) |
| DE (1) | DE69829757T2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002031965A1 (fr) * | 2000-10-12 | 2002-04-18 | Sony Corporation | Demodulateur et recepteur |
| WO2002091564A1 (fr) * | 2001-05-08 | 2002-11-14 | Sony Corporation | Demodulateur et recepteur comprenant ce dernier |
| WO2003049276A1 (fr) * | 2001-11-30 | 2003-06-12 | Sony Corporation | Demodulateur et recepteur le mettant en application |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1705852B1 (en) | 1999-01-08 | 2010-02-10 | Sony Deutschland Gmbh | Synchronisation symbol structure for OFDM system |
| EP1089445B1 (en) * | 1999-09-29 | 2005-07-06 | Sony International (Europe) GmbH | Three port structure with modulated LO signal |
| US6600913B1 (en) * | 2000-10-27 | 2003-07-29 | Sony International (Europe) Gmbh | Two-port demodulation device |
| US6959170B2 (en) * | 2001-12-20 | 2005-10-25 | Motorola, Inc. | Communications receivers and methods therefor |
| US7212789B2 (en) * | 2002-12-30 | 2007-05-01 | Motorola, Inc. | Tunable duplexer |
| DE10347281A1 (de) * | 2003-10-08 | 2005-05-25 | Daimlerchrysler Ag | Antennenarray mit Dreitoren |
| RU2723970C1 (ru) * | 2019-08-30 | 2020-06-18 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский государственный университет имени М.В. Ломоносова" (МГУ) | N-канальный линейный преобразователь электромагнитных сигналов и способ осуществления многоканального линейного преобразования |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4450418A (en) | 1981-12-28 | 1984-05-22 | Hughes Aircraft Company | Stripline-type power divider/combiner with integral resistor and method of making the same |
| GB8524825D0 (en) * | 1985-10-08 | 1985-11-13 | Secr Defence | Rf interferometer |
| US4947143A (en) | 1989-05-23 | 1990-08-07 | Massachusetts Institute Of Technology | Multiport power divider-combiner |
| US4987374A (en) | 1989-10-05 | 1991-01-22 | Burke Dennis E | FSK demodulator |
| JP3052162B2 (ja) | 1991-10-24 | 2000-06-12 | 日本無線株式会社 | 屋外受信装置の異常監視装置 |
| JPH07147547A (ja) | 1993-11-24 | 1995-06-06 | Nec Corp | フィードフォワード型歪補償回路 |
| US5430418A (en) | 1994-02-14 | 1995-07-04 | At&T Corp. | Power combiner/splitter |
| US5444418A (en) | 1994-07-29 | 1995-08-22 | Motorola, Inc. | Method and apparatus for feedforward power amplifying |
| US5678222A (en) | 1994-10-12 | 1997-10-14 | Hewlett-Packard Company | Modulation and frequency conversion by time sharing |
| US5903827A (en) | 1995-07-07 | 1999-05-11 | Fujitsu Compound Semiconductor, Inc. | Single balanced frequency downconverter for direct broadcast satellite transmissions and hybrid ring signal combiner |
| US5635870A (en) | 1995-08-15 | 1997-06-03 | David; Michael | Efficient amplification techniques for non-linear amplifiers |
| FI102702B (fi) * | 1996-05-03 | 1999-01-29 | Nokia Mobile Phones Ltd | Menetelmä suoramuunnosvastaanottimen toteuttamiseksi 6-porttipiirillä |
| CA2239681C (en) * | 1997-06-10 | 2007-08-21 | Xinping Huang | In-phase and quadrature signal regeneration |
| US6192225B1 (en) | 1998-04-22 | 2001-02-20 | Ericsson Inc. | Direct conversion receiver |
| EP1172927B1 (en) | 2000-07-11 | 2006-04-12 | Sony Deutschland GmbH | Quadrature demodulator using power sensors |
-
1998
- 1998-12-18 EP EP98124132A patent/EP1011204B1/en not_active Expired - Lifetime
- 1998-12-18 DE DE69829757T patent/DE69829757T2/de not_active Expired - Lifetime
-
1999
- 1999-10-19 JP JP11297358A patent/JP2000196693A/ja not_active Withdrawn
- 1999-12-15 US US09/461,794 patent/US6507733B1/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002031965A1 (fr) * | 2000-10-12 | 2002-04-18 | Sony Corporation | Demodulateur et recepteur |
| US6714602B1 (en) | 2000-10-12 | 2004-03-30 | Sony Corporation | Demodulator and receiver |
| WO2002091564A1 (fr) * | 2001-05-08 | 2002-11-14 | Sony Corporation | Demodulateur et recepteur comprenant ce dernier |
| WO2003049276A1 (fr) * | 2001-11-30 | 2003-06-12 | Sony Corporation | Demodulateur et recepteur le mettant en application |
Also Published As
| Publication number | Publication date |
|---|---|
| US6507733B1 (en) | 2003-01-14 |
| EP1011204A1 (en) | 2000-06-21 |
| DE69829757T2 (de) | 2006-01-12 |
| EP1011204B1 (en) | 2005-04-13 |
| DE69829757D1 (de) | 2005-05-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3356828B2 (ja) | Ｆｍ受信機 | |
| EP1224742B1 (en) | Universal platform for software defined radio | |
| KR100679468B1 (ko) | Ｎ-포트 직접 수신기 | |
| US4468784A (en) | Three-state digital mixer-driver circuit | |
| US7599448B2 (en) | Multi-mode selectable modulation architecture calibration and power control apparatus, system, and method for radio frequency power amplifier | |
| JPH10112613A (ja) | 集積イメージ阻止ミキサ | |
| EP1289125A2 (en) | Double balance mixer circuit and orthogonal demodulation circuit using the same | |
| JP2000196693A (ja) | ダイレクト受信機及びその較正方法 | |
| US4193034A (en) | Radio receiver for FSK signals | |
| JP3982662B2 (ja) | 受信方法及び高周波信号受信機 | |
| US5387883A (en) | Quadrature modulator having controlled phase shifter | |
| JP2002135186A (ja) | 受信機 | |
| US7039129B2 (en) | Demodulator structure utilizing DC switches | |
| WO1999008393A1 (en) | Calibration of n-port receiver | |
| JP2001060982A (ja) | 較正方法及び較正装置 | |
| EP1089445B1 (en) | Three port structure with modulated LO signal | |
| JP4597315B2 (ja) | ダウンコンバータ、復調装置、移動通信装置、ダウンコンバート方法及び復調方法 | |
| EP0957614A1 (en) | N-port demodulator for PSK or QAM signals | |
| US6597747B1 (en) | Baseband signal processing circuit capable of accurately setting phase difference between analog I signal and analog Q signal to 90 degrees | |
| JP2003229722A (ja) | 周波数逓倍回路および送受信装置 | |
| JP2003283253A (ja) | Ｉｑ変復調回路 | |
| JP3387112B2 (ja) | 送信装置 | |
| JPWO2002031965A1 (ja) | 復調器およびそれを用いた受信機 | |
| JPH0746277A (ja) | 直交変調装置 | |
| JPH0795128A (ja) | スペクトラム拡散通信用受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070109 |