JP2001060982A - 較正方法及び較正装置 - Google Patents
較正方法及び較正装置Info
- Publication number
- JP2001060982A JP2001060982A JP2000207288A JP2000207288A JP2001060982A JP 2001060982 A JP2001060982 A JP 2001060982A JP 2000207288 A JP2000207288 A JP 2000207288A JP 2000207288 A JP2000207288 A JP 2000207288A JP 2001060982 A JP2001060982 A JP 2001060982A
- Authority
- JP
- Japan
- Prior art keywords
- calibration
- signal
- port
- receiver
- supplied
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 112
- 238000012545 processing Methods 0.000 claims abstract description 40
- 230000010355 oscillation Effects 0.000 claims abstract description 26
- 230000008569 process Effects 0.000 claims description 70
- 239000011159 matrix material Substances 0.000 claims description 26
- 230000010363 phase shift Effects 0.000 claims description 14
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 238000000926 separation method Methods 0.000 claims description 10
- 238000005070 sampling Methods 0.000 claims description 7
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 6
- 238000004364 calculation method Methods 0.000 claims description 5
- 238000012935 Averaging Methods 0.000 claims description 4
- 238000009826 distribution Methods 0.000 claims description 4
- 238000003860 storage Methods 0.000 claims description 2
- 238000012805 post-processing Methods 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 23
- 238000004088 simulation Methods 0.000 description 14
- 238000012937 correction Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 8
- 238000005259 measurement Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 7
- 239000013598 vector Substances 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 230000001427 coherent effect Effects 0.000 description 3
- 238000001514 detection method Methods 0.000 description 3
- 238000005192 partition Methods 0.000 description 3
- 230000004044 response Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000032683 aging Effects 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- RDYMFSUJUZBWLH-UHFFFAOYSA-N endosulfan Chemical compound C12COS(=O)OCC2C2(Cl)C(Cl)=C(Cl)C1(Cl)C2(Cl)Cl RDYMFSUJUZBWLH-UHFFFAOYSA-N 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000013178 mathematical model Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D9/00—Demodulation or transference of modulation of modulated electromagnetic waves
- H03D9/02—Demodulation using distributed inductance and capacitance, e.g. in feeder lines
- H03D9/04—Demodulation using distributed inductance and capacitance, e.g. in feeder lines for angle-modulated oscillations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/16—Circuits
- H04B1/30—Circuits for homodyne or synchrodyne receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2331—Demodulator circuits; Receiver circuits using non-coherent demodulation wherein the received signal is demodulated using one or more delayed versions of itself
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Measurement Of Resistance Or Impedance (AREA)
Abstract
(57)【要約】
【課題】 ＲＦ信号生成源及び変調器等を設けることな
く、単純な構成で効果的な較正信号を生成する。 【解決手段】 局所発振信号を用いて、変調されていな
い較正信号を生成し、較正信号をＮポート受信機２の第
１及び／又は第２の入力端子２ａ、２ｂに供給し、較正
信号の供給に対応する出力端子からの出力信号に応じて
較正係数を算出する。
く、単純な構成で効果的な較正信号を生成する。 【解決手段】 局所発振信号を用いて、変調されていな
い較正信号を生成し、較正信号をＮポート受信機２の第
１及び／又は第２の入力端子２ａ、２ｂに供給し、較正
信号の供給に対応する出力端子からの出力信号に応じて
較正係数を算出する。
Description
【０００１】
【発明の属する技術分野】本発明はＮポート結合回路
（N-port junction）に基づく高周波受信機に関し、特
にＮポート受信機を較正する較正方法及び構成装置並び
に較正を行うＮポート受信機に関する。
（N-port junction）に基づく高周波受信機に関し、特
にＮポート受信機を較正する較正方法及び構成装置並び
に較正を行うＮポート受信機に関する。
【０００２】
【従来の技術】従来、Ｎポート結合回路（N-port junc
tion）に基づいた高周波受信機が利用されている。ここ
で、Ｎは２より大きい整数とする。従来技術でＮが６に
等しい場合が知られているので、本明細書中では６ポー
ト受信機を参照して説明することにする。
tion）に基づいた高周波受信機が利用されている。ここ
で、Ｎは２より大きい整数とする。従来技術でＮが６に
等しい場合が知られているので、本明細書中では６ポー
ト受信機を参照して説明することにする。
【０００３】近年、デジタル信号プロセッサ（digital
signal processor; DSP）と組合わせた６ポート受
信機は、マイクロ波帯からミリ波帯に亘る周波数帯域に
おいて、デジタル変調を直接に実行できることが示され
ている。この新たな直接デジタル受信機は、種々のデジ
タル端末で用いられている従来のヘテロダイン受信機に
比べ、低価格で、構造が簡単で、製造が容易で、良好な
性能であるという利点を有している。
signal processor; DSP）と組合わせた６ポート受
信機は、マイクロ波帯からミリ波帯に亘る周波数帯域に
おいて、デジタル変調を直接に実行できることが示され
ている。この新たな直接デジタル受信機は、種々のデジ
タル端末で用いられている従来のヘテロダイン受信機に
比べ、低価格で、構造が簡単で、製造が容易で、良好な
性能であるという利点を有している。
【０００４】図１６に示すように、従来のヘテロダイン
受信機のアプリケーション領域は、その一部又は全部を
直接６ポート受信機に置き換えることができる。
受信機のアプリケーション領域は、その一部又は全部を
直接６ポート受信機に置き換えることができる。
【０００５】すなわち、図１６のＡにおいて、ヘテロダ
イン受信機はアンテナ１０１の側から、順に、高周波部
１０２、第１中間周波部１０３、第２中間周波数部１０
４及びベースバンド部１０５から構成される。これらの
うち、高周波部１０２、第１中間周波数部１０３及び第
２中間周波数部１０４の一部又は全部は、図１６のＢに
示すように、デジタル信号プロセッサと組合わせた６ポ
ート受信機で置き換えることができる。ここで、図１６
のＢの中の仕切りｅは図１６のＡにおける仕切りａ，
ｂ，ｃに、図１６のＢの中の仕切りｆは図１６のＡにお
ける仕切りｄに、それぞれ対応している。
イン受信機はアンテナ１０１の側から、順に、高周波部
１０２、第１中間周波部１０３、第２中間周波数部１０
４及びベースバンド部１０５から構成される。これらの
うち、高周波部１０２、第１中間周波数部１０３及び第
２中間周波数部１０４の一部又は全部は、図１６のＢに
示すように、デジタル信号プロセッサと組合わせた６ポ
ート受信機で置き換えることができる。ここで、図１６
のＢの中の仕切りｅは図１６のＡにおける仕切りａ，
ｂ，ｃに、図１６のＢの中の仕切りｆは図１６のＡにお
ける仕切りｄに、それぞれ対応している。
【０００６】図１７には、１９９４年５月、サンディエ
ゴ、「１９９４年ＩＥＥＥ ＭＴＴシンポジウムダイジ
ェスト（Digest of 1994 IEEE MTT Symposium）」第３
巻第１６５９〜１６６２頁、ボシッシオ、ウー（Bossis
io, Wo）著「６ポート直接デジタルミリ波受信機（A si
x-port direct digital millimeter receiver）」に開
示された受信機の構成が示されている。この受信機は、
局所発振（local oscillation; LO）信号を発生する
局所発振器１１１と、高周波（radio frequency; R
F）信号及びＬＯ信号が入力される６ポート受信機１１
２と、６ポート受信機１１２から出力されたアナログ信
号をデジタル信号に変換するアナログ／デジタル変換器
１１３と、アナログ／デジタル変換器１１３から出力さ
れたデジタル信号に対して所定の信号処理を施すと共に
局所発振器１１１の周波数／位相制御を行うデジタル信
号プロセッサ１１４とから構成されている。
ゴ、「１９９４年ＩＥＥＥ ＭＴＴシンポジウムダイジ
ェスト（Digest of 1994 IEEE MTT Symposium）」第３
巻第１６５９〜１６６２頁、ボシッシオ、ウー（Bossis
io, Wo）著「６ポート直接デジタルミリ波受信機（A si
x-port direct digital millimeter receiver）」に開
示された受信機の構成が示されている。この受信機は、
局所発振（local oscillation; LO）信号を発生する
局所発振器１１１と、高周波（radio frequency; R
F）信号及びＬＯ信号が入力される６ポート受信機１１
２と、６ポート受信機１１２から出力されたアナログ信
号をデジタル信号に変換するアナログ／デジタル変換器
１１３と、アナログ／デジタル変換器１１３から出力さ
れたデジタル信号に対して所定の信号処理を施すと共に
局所発振器１１１の周波数／位相制御を行うデジタル信
号プロセッサ１１４とから構成されている。
【０００７】６ポート技術によれば、マイクロ波ネット
ワークの振幅及び位相の両方の拡散パラメータを正確に
測定することができる。ヘテロダイン受信機に代えて６
ポート受信機を用いて、６つのポートのうち少なくとも
３つのポートにおける電力レベルを検出することによ
り、マイクロ波帯及びミリ波帯において直接測定するこ
とができる。ハードウェアが不完全であっても、適切な
較正処理によりその影響を容易に取り除くことができ
る。６ポート受信機によれば、広範なダイナミックレン
ジ及び周波数帯域に渡って非常に正確な測定を行うこと
ができる。６ポート受信機は、方向性結合器（directio
nal coupler）、電力分配器（power divider）、ダイ
オード検出器（diode sensor）等の受動マイクロ波素
子により構成されている。６ポート受信機の回路は、モ
ノシリックマイクロ波集積回路(monolithic microwave
integrated circuit; MMIC)や混成マイクロ波集積
回路（hybrid microwave integrated circuit; HMI
C）に容易に集積化できる。現在知られている６ポート
受信機は、マイクロ波帯及びミリ波帯の周波数帯域にお
ける直接位相／振幅復調処理を行う。旧来の受信機にお
けるＩＱ部は、６ポート受信機及びデジタル信号処理
（digital signal processing; DSP）回路を含む６
ポート位相／周波数弁別器（phase/frequency discrim
inatior）に置き換えられる。入力となるデジタル変調
の高周波信号は、デジタル制御された局所発振器の出力
と比較される。
ワークの振幅及び位相の両方の拡散パラメータを正確に
測定することができる。ヘテロダイン受信機に代えて６
ポート受信機を用いて、６つのポートのうち少なくとも
３つのポートにおける電力レベルを検出することによ
り、マイクロ波帯及びミリ波帯において直接測定するこ
とができる。ハードウェアが不完全であっても、適切な
較正処理によりその影響を容易に取り除くことができ
る。６ポート受信機によれば、広範なダイナミックレン
ジ及び周波数帯域に渡って非常に正確な測定を行うこと
ができる。６ポート受信機は、方向性結合器（directio
nal coupler）、電力分配器（power divider）、ダイ
オード検出器（diode sensor）等の受動マイクロ波素
子により構成されている。６ポート受信機の回路は、モ
ノシリックマイクロ波集積回路(monolithic microwave
integrated circuit; MMIC)や混成マイクロ波集積
回路（hybrid microwave integrated circuit; HMI
C）に容易に集積化できる。現在知られている６ポート
受信機は、マイクロ波帯及びミリ波帯の周波数帯域にお
ける直接位相／振幅復調処理を行う。旧来の受信機にお
けるＩＱ部は、６ポート受信機及びデジタル信号処理
（digital signal processing; DSP）回路を含む６
ポート位相／周波数弁別器（phase/frequency discrim
inatior）に置き換えられる。入力となるデジタル変調
の高周波信号は、デジタル制御された局所発振器の出力
と比較される。
【０００８】通常、６ポート受信機に較正処理を施すこ
とができる。６ポート受信機の主な利点の１つは、不完
全な（非理想的な）高周波サブシステムとともに使用で
きる点にある。較正処理により、６ポートハードウェア
の不完全な部分を見つけることができる。較正処理を行
うと、通常は実の係数が得られる。受信機の入力信号の
（相対）振幅及び（相対）位相を算出するためには、異
なる複数のポートにおける測定された電力レベルに対し
て、これらの係数を乗じる必要がある。相対振幅及び相
対位相は、それぞれ信号のコヒーレント検出又は非コヒ
ーレント検出に関連する。
とができる。６ポート受信機の主な利点の１つは、不完
全な（非理想的な）高周波サブシステムとともに使用で
きる点にある。較正処理により、６ポートハードウェア
の不完全な部分を見つけることができる。較正処理を行
うと、通常は実の係数が得られる。受信機の入力信号の
（相対）振幅及び（相対）位相を算出するためには、異
なる複数のポートにおける測定された電力レベルに対し
て、これらの係数を乗じる必要がある。相対振幅及び相
対位相は、それぞれ信号のコヒーレント検出又は非コヒ
ーレント検出に関連する。
【０００９】較正パラメータは、通常、時間に独立であ
るか、又は時間とともに変化するが変化の度合いが極め
て小さい。理論的には、訂正用の較正パラメータの算出
は、１度だけ行えばよい。しかしながら、実際には、極
めて長い所定の時間が経過する毎に較正パラメータの算
出をやり直す必要がある。この所定の時間の実際の長さ
はシステムや環境等の条件に基づいて決定される。高周
波パラメータの変化は、環境や製造時の不完全性に依存
している。
るか、又は時間とともに変化するが変化の度合いが極め
て小さい。理論的には、訂正用の較正パラメータの算出
は、１度だけ行えばよい。しかしながら、実際には、極
めて長い所定の時間が経過する毎に較正パラメータの算
出をやり直す必要がある。この所定の時間の実際の長さ
はシステムや環境等の条件に基づいて決定される。高周
波パラメータの変化は、環境や製造時の不完全性に依存
している。
【００１０】現在、６ポート受信機に対する様々な較正
の方法が提案されている。これらの較正は、６ポート構
造に対して例えばネットワーク測定のために適用され、
既定の負荷、短絡又はスライド短絡（sliding short）
のような較正のためのハードウェア終端が用いられる。
の方法が提案されている。これらの較正は、６ポート構
造に対して例えばネットワーク測定のために適用され、
既定の負荷、短絡又はスライド短絡（sliding short）
のような較正のためのハードウェア終端が用いられる。
【００１１】６ポート構造を有する直接受信機の較正処
理に対しては、様々な要求がある。すなわち、較正処理
は、データ伝送と同じ所定のサンプリングレートを用い
て、システム内の接続を物理的に切り離すことなく実行
しなくてはならない。また、較正処理の処理時間は、可
能な限り短くなくてはならない。さらに、較正係数の算
出に必要な演算処理は最小のものでなくてはならず、高
速ハードウェア演算ユニットが処理できるものでなくて
はならない。
理に対しては、様々な要求がある。すなわち、較正処理
は、データ伝送と同じ所定のサンプリングレートを用い
て、システム内の接続を物理的に切り離すことなく実行
しなくてはならない。また、較正処理の処理時間は、可
能な限り短くなくてはならない。さらに、較正係数の算
出に必要な演算処理は最小のものでなくてはならず、高
速ハードウェア演算ユニットが処理できるものでなくて
はならない。
【００１２】このような較正処理は、例えば、１９７８
年１２月発刊、「マイクロ波理論技術ＩＥＥＥ会報（IE
EE Trans. Microwave Theory Technique）」第２６
巻第９８７〜９９３頁記載のジー・エフ・エンゲン（G
F Engen）著「スライド終端を用いた６ポート反射計
の較正（Calibrating the six-port reflectometer
by means of sliding termination）」及び１９
９０年７月発刊、「マイクロ波理論技術ＩＥＥＥ会報
（IEEE Trans. Microwave Theory Technique）」第
３８巻第９５１〜９５７頁記載の、ユー・スタンパー
（U. Stumper）著「単一の６ポート反射計を較正する
エンゲン（Engen）法に必要な初期推定値の発見法（Fin
ding initial estimates needed for the Engen
method ofcalibrating single six-port reflect
ometers)」等に開示されている。
年１２月発刊、「マイクロ波理論技術ＩＥＥＥ会報（IE
EE Trans. Microwave Theory Technique）」第２６
巻第９８７〜９９３頁記載のジー・エフ・エンゲン（G
F Engen）著「スライド終端を用いた６ポート反射計
の較正（Calibrating the six-port reflectometer
by means of sliding termination）」及び１９
９０年７月発刊、「マイクロ波理論技術ＩＥＥＥ会報
（IEEE Trans. Microwave Theory Technique）」第
３８巻第９５１〜９５７頁記載の、ユー・スタンパー
（U. Stumper）著「単一の６ポート反射計を較正する
エンゲン（Engen）法に必要な初期推定値の発見法（Fin
ding initial estimates needed for the Engen
method ofcalibrating single six-port reflect
ometers)」等に開示されている。
【００１３】また、１９９６年１月発刊、「マイクロ波
理論技術ＩＥＥＥ会報（IEEE Trans. Microwave The
ory Technique）」第４４巻第９３〜９９頁に記載され
ているジェイ・リー（J. Li）、アール・ジー・ボシッ
シオ（R.G.Bossisio）、ケー・ウー（K. Wu）著、「６
ポート直接デジタルミリ波受信機のデュアルトーン較正
（Dual-tone calibration of six-port direct di
gital millimetricreceiver）」には、システムの物理
的な接続の解除を行わない６ポートコヒーレント直接受
信機の較正処理が開示されている。しかしながら、この
手法は、６ポート受信機の出力信号に対する複雑なモニ
タリングと、非常に長い観察時間と局所発振信号レベル
の変更を必要とする。本明細書では、単に無変調の２つ
の周波数の信号を用い、６ポート受信機の入力ポートに
供給する例を示す。
理論技術ＩＥＥＥ会報（IEEE Trans. Microwave The
ory Technique）」第４４巻第９３〜９９頁に記載され
ているジェイ・リー（J. Li）、アール・ジー・ボシッ
シオ（R.G.Bossisio）、ケー・ウー（K. Wu）著、「６
ポート直接デジタルミリ波受信機のデュアルトーン較正
（Dual-tone calibration of six-port direct di
gital millimetricreceiver）」には、システムの物理
的な接続の解除を行わない６ポートコヒーレント直接受
信機の較正処理が開示されている。しかしながら、この
手法は、６ポート受信機の出力信号に対する複雑なモニ
タリングと、非常に長い観察時間と局所発振信号レベル
の変更を必要とする。本明細書では、単に無変調の２つ
の周波数の信号を用い、６ポート受信機の入力ポートに
供給する例を示す。
【００１４】国際公開公報ＷＯ９８／０２８５６号に
は、Ｎポート受信機の較正方法が開示されている。この
Ｎポート受信機は、少なくとも一方に測定される高周波
信号が供給される２つの入力端子と、信号処理回路に電
力レベルを供給する少なくとも３つの出力端子とを備え
る。信号処理回路は、少なくとも２つの電力レベルと較
正係数とに基づいて複素信号を算出する。少なくとも１
つの信号測定用の入力端子に異なる複数のシンボルを含
む所定の較正シーケンスを供給し、この較正シーケンス
の出力結果に基づいて較正係数を算出する。
は、Ｎポート受信機の較正方法が開示されている。この
Ｎポート受信機は、少なくとも一方に測定される高周波
信号が供給される２つの入力端子と、信号処理回路に電
力レベルを供給する少なくとも３つの出力端子とを備え
る。信号処理回路は、少なくとも２つの電力レベルと較
正係数とに基づいて複素信号を算出する。少なくとも１
つの信号測定用の入力端子に異なる複数のシンボルを含
む所定の較正シーケンスを供給し、この較正シーケンス
の出力結果に基づいて較正係数を算出する。
【００１５】国際公開公報ＷＯ９８／０２８５６号に開
示された較正処理の具体例は、図１８に示すようにな
る。この具体例では、較正ハードウェアを備えない６ポ
ート受信機基板１２１に対して、組立工程において外部
較正装置１３２が接続される。
示された較正処理の具体例は、図１８に示すようにな
る。この具体例では、較正ハードウェアを備えない６ポ
ート受信機基板１２１に対して、組立工程において外部
較正装置１３２が接続される。
【００１６】６ポート受信機基板１２１は、位相ロック
ループ（phase locked loop; PLL）を掛けた電圧制
御発振器（voltage controlled oscillator; VCO）
による局所発振器（local oscillator）１２２と、イ
ンターフェイス１２３からのＲＦ信号と局所発振器１２
２からのＬＯ信号が入力される、受動回路及び最適バイ
アスのダイオード検出器を備える６ポート回路を１チッ
プ上に構成した６ポートチップ１２４と、６ポートチッ
プ１２４からの出力信号のうちで低周波を通過させる低
周波フィルタ（low-pass filter; LPF）１２５と、低
周波フィルタ１２５を通過した信号をインターフェイス
１２６を介して受け取ってアナログからデジタルに変換
するアナログ／デジタル変換器１２７とを有している。
ループ（phase locked loop; PLL）を掛けた電圧制
御発振器（voltage controlled oscillator; VCO）
による局所発振器（local oscillator）１２２と、イ
ンターフェイス１２３からのＲＦ信号と局所発振器１２
２からのＬＯ信号が入力される、受動回路及び最適バイ
アスのダイオード検出器を備える６ポート回路を１チッ
プ上に構成した６ポートチップ１２４と、６ポートチッ
プ１２４からの出力信号のうちで低周波を通過させる低
周波フィルタ（low-pass filter; LPF）１２５と、低
周波フィルタ１２５を通過した信号をインターフェイス
１２６を介して受け取ってアナログからデジタルに変換
するアナログ／デジタル変換器１２７とを有している。
【００１７】また、６ポート受信機基板１２１は、アナ
ログ／デジタル変換器１２６から出力されたデジタル信
号をインターフェイス１２８を介して受け取って所定の
信号処理を施すデジタル信号プロセッサ１２９と、デジ
タル信号プロセッサ１２９における処理のための較正係
数などのデータを記憶する、インターフェイス１３８に
接続されたメモリ１３０と、局所発振器１２２に対して
周波数／電力レベル制御を行うと共にデジタル信号プロ
セッサ１２９も制御する制御部１３１とを有している。
デジタル信号プロセッサ１３０からは、ＩＱ出力又は復
調データストリームが出力される。
ログ／デジタル変換器１２６から出力されたデジタル信
号をインターフェイス１２８を介して受け取って所定の
信号処理を施すデジタル信号プロセッサ１２９と、デジ
タル信号プロセッサ１２９における処理のための較正係
数などのデータを記憶する、インターフェイス１３８に
接続されたメモリ１３０と、局所発振器１２２に対して
周波数／電力レベル制御を行うと共にデジタル信号プロ
セッサ１２９も制御する制御部１３１とを有している。
デジタル信号プロセッサ１３０からは、ＩＱ出力又は復
調データストリームが出力される。
【００１８】較正処理は、製造（組立）工程において実
行される。ここでは、インターフェイスを備える外部較
正装置１３２が使用される。インターフェイス１２３
は、６ポートチップ１２４の入力端子に接続される。イ
ンターフェイス１２５は、低周波フィルタ１２５により
濾波された６ポートチップ１２４の出力信号が供給され
る。インターフェイス１２８は、較正信号を格納するメ
モリ１３０に接続される。外部較正装置１３２は、６ポ
ートチップ１２４の入力端子の１つに信号を供給し、関
連するポート（インターフェイス１２６）からの出力信
号を受信し、その出力信号が示す値をデジタル変換し、
外部のデジタル信号プロセッサにより較正係数を算出
し、算出した較正係数をインターフェイス１３８によっ
て、６ポート受信機のメモリ１３０に直接供給する。
行される。ここでは、インターフェイスを備える外部較
正装置１３２が使用される。インターフェイス１２３
は、６ポートチップ１２４の入力端子に接続される。イ
ンターフェイス１２５は、低周波フィルタ１２５により
濾波された６ポートチップ１２４の出力信号が供給され
る。インターフェイス１２８は、較正信号を格納するメ
モリ１３０に接続される。外部較正装置１３２は、６ポ
ートチップ１２４の入力端子の１つに信号を供給し、関
連するポート（インターフェイス１２６）からの出力信
号を受信し、その出力信号が示す値をデジタル変換し、
外部のデジタル信号プロセッサにより較正係数を算出
し、算出した較正係数をインターフェイス１３８によっ
て、６ポート受信機のメモリ１３０に直接供給する。
【００１９】図１８に示すような、外部較正ハードウェ
アを用いて行う較正処理を本明細書ではオフライン較正
処理と呼ぶ。
アを用いて行う較正処理を本明細書ではオフライン較正
処理と呼ぶ。
【００２０】国際公開公報ＷＯ９８／０２８５６号にお
ける較正処理の他の具体例は、図１９に示すようにな
る。ここでは、ハードウェア較正部は、６ポート受信機
基板１４１と共通の基板上に追加のチップとして設けら
れている。
ける較正処理の他の具体例は、図１９に示すようにな
る。ここでは、ハードウェア較正部は、６ポート受信機
基板１４１と共通の基板上に追加のチップとして設けら
れている。
【００２１】６ポート受信機基板１４１は、ＰＬＬを掛
けた電圧制御発振器による局所発振器１４２と、受動回
路及び最適バイアスのダイオード検出器を備える６ポー
ト回路を１チップ上に構成した６ポートチップ１４３
と、６ポートチップ１４３からの出力信号のうちで低周
波を通過させる低周波フィルタ１４４と、低周波フィル
タ１４４を通過した信号をアナログからデジタルに変換
するアナログ／デジタル変換器１４５とを有している。
けた電圧制御発振器による局所発振器１４２と、受動回
路及び最適バイアスのダイオード検出器を備える６ポー
ト回路を１チップ上に構成した６ポートチップ１４３
と、６ポートチップ１４３からの出力信号のうちで低周
波を通過させる低周波フィルタ１４４と、低周波フィル
タ１４４を通過した信号をアナログからデジタルに変換
するアナログ／デジタル変換器１４５とを有している。
【００２２】また、６ポート受信機基板１４１は、アナ
ログ／デジタル変換器１４５から出力されたデジタル信
号に所定の信号処理を施すデジタル信号プロセッサ１４
６と、デジタル信号プロセッサ１４６における処理のた
めの較正係数などのデータを記憶するメモリ１４７と、
局所発振器１４２に対して周波数／電力レベル制御を行
うと共にデジタル信号プロセッサ１４６も制御する制御
部１４８と、制御部１４８によって制御されるスイッチ
制御部１４９とを有している。デジタル信号プロセッサ
１４６からは、ＩＱ出力又は復調データストリームが出
力される。
ログ／デジタル変換器１４５から出力されたデジタル信
号に所定の信号処理を施すデジタル信号プロセッサ１４
６と、デジタル信号プロセッサ１４６における処理のた
めの較正係数などのデータを記憶するメモリ１４７と、
局所発振器１４２に対して周波数／電力レベル制御を行
うと共にデジタル信号プロセッサ１４６も制御する制御
部１４８と、制御部１４８によって制御されるスイッチ
制御部１４９とを有している。デジタル信号プロセッサ
１４６からは、ＩＱ出力又は復調データストリームが出
力される。
【００２３】さらに、６ポート受信機基板１４１は、電
力分配器（power divider）１５１と、ＸｄＢ減衰器１
５２と、Ｉ／Ｑ変調器１５３と、所定の８ＰＳＫ（phas
e shift keying）シーケンスを生成するためのベース
バンド回路１５４とを有している。ＩＱ変調器１５３
は、伝送系列の一部であってもよい。
力分配器（power divider）１５１と、ＸｄＢ減衰器１
５２と、Ｉ／Ｑ変調器１５３と、所定の８ＰＳＫ（phas
e shift keying）シーケンスを生成するためのベース
バンド回路１５４とを有している。ＩＱ変調器１５３
は、伝送系列の一部であってもよい。
【００２４】図１９に示す例では、伝送系列を用いてい
くつかのクロックが得られるので、図１８に示す具体例
に比べて、追加コンポーネント、すなわちハードウェア
較正部の構成は容易になっている。６ポート受信機の基
板に較正部を集積化するためには、追加の電力分配器１
５１、ＸｄＢ減衰器（又は、分配比をプログラミング可
能な電力分配器、又は少なくとも２つの異なる電力出力
端子を備える３ポート電力分配器）１５２、既知の８Ｐ
ＳＫ信号を生成するベースバンド回路１５４、複数のス
イッチ、及びその他の追加の制御回路を設ける必要があ
る。較正処理は、受信機のスリープ時（アクティブにさ
れていない状態）において実行される。図１９に示す具
体例は、図１８に示す具体例に比べて追加の素子又は回
路を設ける必要があるため、実現コストが高いという問
題がある。しかしながら、図１９に示す具体例では、環
境が変化した場合に受信機の較正をやり直すことができ
るという利点がある。
くつかのクロックが得られるので、図１８に示す具体例
に比べて、追加コンポーネント、すなわちハードウェア
較正部の構成は容易になっている。６ポート受信機の基
板に較正部を集積化するためには、追加の電力分配器１
５１、ＸｄＢ減衰器（又は、分配比をプログラミング可
能な電力分配器、又は少なくとも２つの異なる電力出力
端子を備える３ポート電力分配器）１５２、既知の８Ｐ
ＳＫ信号を生成するベースバンド回路１５４、複数のス
イッチ、及びその他の追加の制御回路を設ける必要があ
る。較正処理は、受信機のスリープ時（アクティブにさ
れていない状態）において実行される。図１９に示す具
体例は、図１８に示す具体例に比べて追加の素子又は回
路を設ける必要があるため、実現コストが高いという問
題がある。しかしながら、図１９に示す具体例では、環
境が変化した場合に受信機の較正をやり直すことができ
るという利点がある。
【００２５】図１９に示すような、内部（オンチップ）
の較正装置を用いて行う較正処理を本明細書ではオンラ
イン較正処理と呼ぶ。
の較正装置を用いて行う較正処理を本明細書ではオンラ
イン較正処理と呼ぶ。
【００２６】
【発明が解決しようとする課題】従来の構成方法は、図
１８に示したように外部較正装置を必要としたり、図１
９に示したように既知の８ＰＳＫ信号を生成するための
専用ベースバンド回路１５４を設ける必要があった。す
なわち、上述した従来の較正処理は、いずれも複雑な較
正装置を必要とし、高コストなものであった。
１８に示したように外部較正装置を必要としたり、図１
９に示したように既知の８ＰＳＫ信号を生成するための
専用ベースバンド回路１５４を設ける必要があった。す
なわち、上述した従来の較正処理は、いずれも複雑な較
正装置を必要とし、高コストなものであった。
【００２７】そこで、本発明は、単純な構成により効果
的な較正処理を実現できる較正方法及び較正装置並びに
このような構成を適用した受信機を提供することを目的
とする。
的な較正処理を実現できる較正方法及び較正装置並びに
このような構成を適用した受信機を提供することを目的
とする。
【００２８】
【課題を解決するための手段】上述の目的を達成するた
めに、本発明に係る較正方法は、検出される高周波信号
が供給される第１の入力端子と、局所発振器から局所発
振信号が供給される第２の入力端子と、Ｎをより大きい
整数として、Ｎ−２個の出力端子とを備えるＮポート受
信機の較正方法であって、局所発振信号を用いて、変調
されていない較正信号を生成するステップと、較正信号
をＮポート受信機の第１及び／又は第２の入力端子に供
給するステップと、較正信号の供給に対応する出力端子
からの出力信号に応じて較正係数を算出するステップと
を有する。
めに、本発明に係る較正方法は、検出される高周波信号
が供給される第１の入力端子と、局所発振器から局所発
振信号が供給される第２の入力端子と、Ｎをより大きい
整数として、Ｎ−２個の出力端子とを備えるＮポート受
信機の較正方法であって、局所発振信号を用いて、変調
されていない較正信号を生成するステップと、較正信号
をＮポート受信機の第１及び／又は第２の入力端子に供
給するステップと、較正信号の供給に対応する出力端子
からの出力信号に応じて較正係数を算出するステップと
を有する。
【００２９】この較正方法によれば、較正信号を生成す
るためにベースバンド部に変調器を設ける必要がない。
したがって、較正処理に必要な構造を単純化できる。
るためにベースバンド部に変調器を設ける必要がない。
したがって、較正処理に必要な構造を単純化できる。
【００３０】また、較正信号を生成するステップは、局
所発振信号を第１及び第２の分岐信号に分配（分割）す
るステップと、第１及び第２の分岐信号のうち少なくと
も一方の分岐信号を処理するステップとを有する。
所発振信号を第１及び第２の分岐信号に分配（分割）す
るステップと、第１及び第２の分岐信号のうち少なくと
も一方の分岐信号を処理するステップとを有する。
【００３１】また、第１及び第２の分岐信号のうち少な
くとも一方の分岐信号を処理するステップは、相互に相
対的に移相された複数の高周波信号を生成するステップ
と、相対的に移相された複数の高周波信号を上記第１及
び／又は第２の入力端子に順次供給するステップとを有
する。
くとも一方の分岐信号を処理するステップは、相互に相
対的に移相された複数の高周波信号を生成するステップ
と、相対的に移相された複数の高周波信号を上記第１及
び／又は第２の入力端子に順次供給するステップとを有
する。
【００３２】また、較正係数を算出するステップは、較
正信号が異なる複数の位相状態を表し、該較正信号が供
給された上記Ｎポート受信機により生成された複数の出
力信号を順次サンプリングするステップと、較正係数と
なる較正行列の要素を算出するステップとを有する。
正信号が異なる複数の位相状態を表し、該較正信号が供
給された上記Ｎポート受信機により生成された複数の出
力信号を順次サンプリングするステップと、較正係数と
なる較正行列の要素を算出するステップとを有する。
【００３３】本発明に基づく較正処理は、オフラインの
状態で実行してもよく、オンラインの状態で実行しても
よい。較正処理をオフラインの状態で実行する場合、例
えば、Ｎポート受信機の製造後に１度だけ較正処理を実
行する。算出された較正係数は、メモリに記憶させるこ
とができる。
状態で実行してもよく、オンラインの状態で実行しても
よい。較正処理をオフラインの状態で実行する場合、例
えば、Ｎポート受信機の製造後に１度だけ較正処理を実
行する。算出された較正係数は、メモリに記憶させるこ
とができる。
【００３４】本発明に係る較正方法において、較正信号
は、少なくとも４つの異なる複素状態を順次表す。
は、少なくとも４つの異なる複素状態を順次表す。
【００３５】また、本発明に係る較正方法において、Ｎ
ポート受信機の第１の入力端子と第２の入力端子を分離
するとよい。
ポート受信機の第１の入力端子と第２の入力端子を分離
するとよい。
【００３６】また、本発明に係る較正方法において、較
正信号は、局所発振信号を受動回路に入力して生成され
る。また、較正係数は、複数の較正サイクルを平均化し
て算出されることが好ましい。
正信号は、局所発振信号を受動回路に入力して生成され
る。また、較正係数は、複数の較正サイクルを平均化し
て算出されることが好ましい。
【００３７】また、本発明に係る較正装置は、検出され
る高周波信号が供給される第１の入力端子と、局所発振
器から局所発振信号が供給される第２の入力端子と、Ｎ
を２より大きい整数として、Ｎ−２個の出力端子とを備
えるＮポート受信機を較正する較正装置において、局所
発振信号を用いて、変調されていない較正信号を生成す
る較正信号生成手段と、較正信号を上記Ｎポート受信機
の第１及び／又は第２の入力端子に供給する較正信号供
給手段と、較正信号の供給に対応する出力端子からの出
力信号に応じて較正係数を算出する較正係数算出手段と
を備える。例えば国際公開公報ＷＯ９８／０２８５６号
等に開示される従来技術と異なり、較正信号は、変調信
号ではない。
る高周波信号が供給される第１の入力端子と、局所発振
器から局所発振信号が供給される第２の入力端子と、Ｎ
を２より大きい整数として、Ｎ−２個の出力端子とを備
えるＮポート受信機を較正する較正装置において、局所
発振信号を用いて、変調されていない較正信号を生成す
る較正信号生成手段と、較正信号を上記Ｎポート受信機
の第１及び／又は第２の入力端子に供給する較正信号供
給手段と、較正信号の供給に対応する出力端子からの出
力信号に応じて較正係数を算出する較正係数算出手段と
を備える。例えば国際公開公報ＷＯ９８／０２８５６号
等に開示される従来技術と異なり、較正信号は、変調信
号ではない。
【００３８】較正信号生成手段は、受動回路であること
が好ましい。
が好ましい。
【００３９】また、較正信号生成手段は、局所発信機か
ら供給される局所発振信号を第１及び第２の分岐信号に
分配する電力分配手段と、第１及び第２の分岐信号のう
ち少なくとも一方を処理する分岐信号処理手段とを備え
る。
ら供給される局所発振信号を第１及び第２の分岐信号に
分配する電力分配手段と、第１及び第２の分岐信号のう
ち少なくとも一方を処理する分岐信号処理手段とを備え
る。
【００４０】また、分岐信号処理手段は、複数の高周波
信号を相互に相対的に移相する移相手段と、相対的に移
相された複数の高周波信号を第１及び／又は第２の入力
端子に順次供給する移相信号供給手段とを備える。
信号を相互に相対的に移相する移相手段と、相対的に移
相された複数の高周波信号を第１及び／又は第２の入力
端子に順次供給する移相信号供給手段とを備える。
【００４１】また、較正係数算出手段は、較正信号が異
なる複数の位相状態を表し、較正信号が供給された上記
Ｎポート受信機により生成された複数の出力信号を順次
サンプリングするサンプリング手段と、較正係数となる
較正行列の要素を算出する較正行列要素算出手段とを備
える。
なる複数の位相状態を表し、較正信号が供給された上記
Ｎポート受信機により生成された複数の出力信号を順次
サンプリングするサンプリング手段と、較正係数となる
較正行列の要素を算出する較正行列要素算出手段とを備
える。
【００４２】さらに、較正装置に算出された較正係数を
記憶する記憶手段を設けてもよい。
記憶する記憶手段を設けてもよい。
【００４３】さらに、較正装置にＮポート受信機の第１
の入力端子と第２とを分離する能動分離回路を設けても
よい。
の入力端子と第２とを分離する能動分離回路を設けても
よい。
【００４４】また、上述の課題を解決するために、本発
明は、上述の較正装置を備え、変調高周波信号を受信す
るＮポート受信機を提供する。この較正装置とＮポート
受信機とは、１つのチップ上に集積化してもよい。
明は、上述の較正装置を備え、変調高周波信号を受信す
るＮポート受信機を提供する。この較正装置とＮポート
受信機とは、１つのチップ上に集積化してもよい。
【００４５】本発明に係る較正方法及び較正装置によれ
ば、較正信号を生成するために特別なＲＦ信号源や変調
器が不要となる。
ば、較正信号を生成するために特別なＲＦ信号源や変調
器が不要となる。
【００４６】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００４７】本発明により、ＩＱ復調器又はｎ位相変調
（n phase shift keying； nPSK）ｎ直角振幅変調
（n quadrature amplitude modulation； ｎQAM）
等の特定の変調方式により変調された信号を復調する直
接復調器として用いられるＮポート受信機の単純な較正
処理を行うことができる。ここでは、局所発振器（loca
l oscillator）を高周波（radio frequency; RF）信
号源として使用する。局所発振器からの入力ＲＦ信号を
処理した後、Ｎポート受信機（N-port receiver）の少
なくとも１つの入力端子に較正信号を供給する。この方
法によれば、必要な較正信号は、既存の局所発振（loca
l oscillation; LO）信号源及びＲＦ信号源と簡単な
受動回路とにより生成できるため、単純で効果的な較正
処理が実現できる。本発明では、較正信号を生成するた
めに例えば変調処理等の複雑な処理は必要なく、また、
アップコンバータ等も不要である。本発明が提供する較
正方法は、受動素子の非常に大きな公差に起因する電力
検出器の非理想的マッチングやＲＦ信号及び低周波（lo
w frequency; LF）信号の分離を司る増幅回路の非理
想的マッチング等の様々な影響に対処することができ
る。
（n phase shift keying； nPSK）ｎ直角振幅変調
（n quadrature amplitude modulation； ｎQAM）
等の特定の変調方式により変調された信号を復調する直
接復調器として用いられるＮポート受信機の単純な較正
処理を行うことができる。ここでは、局所発振器（loca
l oscillator）を高周波（radio frequency; RF）信
号源として使用する。局所発振器からの入力ＲＦ信号を
処理した後、Ｎポート受信機（N-port receiver）の少
なくとも１つの入力端子に較正信号を供給する。この方
法によれば、必要な較正信号は、既存の局所発振（loca
l oscillation; LO）信号源及びＲＦ信号源と簡単な
受動回路とにより生成できるため、単純で効果的な較正
処理が実現できる。本発明では、較正信号を生成するた
めに例えば変調処理等の複雑な処理は必要なく、また、
アップコンバータ等も不要である。本発明が提供する較
正方法は、受動素子の非常に大きな公差に起因する電力
検出器の非理想的マッチングやＲＦ信号及び低周波（lo
w frequency; LF）信号の分離を司る増幅回路の非理
想的マッチング等の様々な影響に対処することができ
る。
【００４８】本発明を適用したオフライン較正処理を実
現するＮポート受信機の具体的構成を図１に示す。
現するＮポート受信機の具体的構成を図１に示す。
【００４９】図１に示すように、このＮポート受信機
は、較正装置（calibration device）１とＮポート回
路（N-Port structure）２とを備える。通常の動作に
おいては、アンテナ３が受信したＲＦ信号がＮポート回
路２の第１の入力端子２ａ（ＲＦ入力端子）に供給され
る。局所発振器４は、ＬＯ信号を発生し、このＬＯ信号
をＮポート回路２の第２の入力端子２ｂ（ＬＯ入力端
子）に供給する。Ｎポート回路２は、Ｍ個の出力端子を
備えるが、このＭは、Ｎを２より大きい整数として、Ｎ
−２である。各出力端子は、それぞれ電力検出器（powe
r sensor）５，６，７に接続されている。電力検出器
５，６，７は、それぞれ出力信号を低域通過フィルタ
（low-pass filter; LPF）８，９，１０に供給する。
低域フィルタ８，９，１０は、電力検出器５，６，７か
ら供給された信号を濾波し、濾波した信号をインターフ
ェイス１１を介して、アナログ／デジタル後処理回路１
２に供給する。
は、較正装置（calibration device）１とＮポート回
路（N-Port structure）２とを備える。通常の動作に
おいては、アンテナ３が受信したＲＦ信号がＮポート回
路２の第１の入力端子２ａ（ＲＦ入力端子）に供給され
る。局所発振器４は、ＬＯ信号を発生し、このＬＯ信号
をＮポート回路２の第２の入力端子２ｂ（ＬＯ入力端
子）に供給する。Ｎポート回路２は、Ｍ個の出力端子を
備えるが、このＭは、Ｎを２より大きい整数として、Ｎ
−２である。各出力端子は、それぞれ電力検出器（powe
r sensor）５，６，７に接続されている。電力検出器
５，６，７は、それぞれ出力信号を低域通過フィルタ
（low-pass filter; LPF）８，９，１０に供給する。
低域フィルタ８，９，１０は、電力検出器５，６，７か
ら供給された信号を濾波し、濾波した信号をインターフ
ェイス１１を介して、アナログ／デジタル後処理回路１
２に供給する。
【００５０】較正処理を行う場合、較正制御装置１３
は、Ｎポート回路２の第１及び第２の入力端子２ａ、２
ｂに較正装置１の出力信号が供給されるように、スイッ
チ１４，１５及び較正装置１を制御する。局所発振器４
が発生したＬＯ信号は、較正装置１に供給される。較正
装置１は、このＬＯ信号に所定の処理を施して較正信号
を生成し、この較正信号をＮポート回路２の第１の入力
端子２ａ及び第２の入力端子２ｂに供給する。
は、Ｎポート回路２の第１及び第２の入力端子２ａ、２
ｂに較正装置１の出力信号が供給されるように、スイッ
チ１４，１５及び較正装置１を制御する。局所発振器４
が発生したＬＯ信号は、較正装置１に供給される。較正
装置１は、このＬＯ信号に所定の処理を施して較正信号
を生成し、この較正信号をＮポート回路２の第１の入力
端子２ａ及び第２の入力端子２ｂに供給する。
【００５１】較正制御装置１３は、較正装置１の制御入
力端子１ａに制御信号を供給して、較正装置１を制御す
る。
力端子１ａに制御信号を供給して、較正装置１を制御す
る。
【００５２】較正処理が開始され、これに応じて、上述
のようにして較正信号が較正装置１からＮポート回路２
の第１及び第２の入力端子２ａ、２ｂに供給されると、
Ｎポート回路２は、第１乃至第Ｍの出力端子から電力検
出器５，６，７に出力信号を出力する。電力検出器５，
６，７からの信号は、上述と同様に低域フィルタ８，
９，１０及びインターフェイス１１を介してアナログ／
デジタル後処理回路１２に供給される。アナログ／デジ
タル後処理回路１２は、供給された信号に基づいて較正
係数を算出し、算出した較正係数をメモリ１６に格納す
る。アナログ／デジタル後処理回路１２の通常時の動作
及び較正処理時の動作の切り替えは、構成制御装置１３
により制御されている。なお、通常時には、アナログ／
デジタル後処理回路１２は、低域フィルタ８，９，１０
及びインターフェイス１１を介して電力検出器５，６，
７から供給された信号に基づいてＩＱ値を算出し、この
ＩＱ値を示す信号を出力する。
のようにして較正信号が較正装置１からＮポート回路２
の第１及び第２の入力端子２ａ、２ｂに供給されると、
Ｎポート回路２は、第１乃至第Ｍの出力端子から電力検
出器５，６，７に出力信号を出力する。電力検出器５，
６，７からの信号は、上述と同様に低域フィルタ８，
９，１０及びインターフェイス１１を介してアナログ／
デジタル後処理回路１２に供給される。アナログ／デジ
タル後処理回路１２は、供給された信号に基づいて較正
係数を算出し、算出した較正係数をメモリ１６に格納す
る。アナログ／デジタル後処理回路１２の通常時の動作
及び較正処理時の動作の切り替えは、構成制御装置１３
により制御されている。なお、通常時には、アナログ／
デジタル後処理回路１２は、低域フィルタ８，９，１０
及びインターフェイス１１を介して電力検出器５，６，
７から供給された信号に基づいてＩＱ値を算出し、この
ＩＱ値を示す信号を出力する。
【００５３】図１に示す具体例では、上述のように、較
正処理に使用されるＲＦ信号は、局所発振器４が発生す
るＬＯ信号のみに基づいて較正装置１が生成した信号で
ある。したがって、この具体例では、ベースバンド較正
信号を生成する専用の較正信号生成器及びベースバンド
較正信号を動作周波数にアップコンバートするアップコ
ンバータ等は不要である。
正処理に使用されるＲＦ信号は、局所発振器４が発生す
るＬＯ信号のみに基づいて較正装置１が生成した信号で
ある。したがって、この具体例では、ベースバンド較正
信号を生成する専用の較正信号生成器及びベースバンド
較正信号を動作周波数にアップコンバートするアップコ
ンバータ等は不要である。
【００５４】図１には、外部の（オフチップの）較正装
置を接続するためのインターフェイス１１も示されてい
る。
置を接続するためのインターフェイス１１も示されてい
る。
【００５５】図１に示した具体例を変形した具体例を図
２に示す。図２に示す具体例では、構成制御装置１３に
代わって外部較正制御装置１７が設けられ、この外部較
正制御装置１７は、較正装置１及びスイッチ１４を制御
する。さらに、この外部較正制御装置１７は、較正係数
を格納するためのメモリ１６に接続されている。また、
外部較正制御装置１７は、インターフェイス１１にも接
続されており、このインターフェイス１１を介して低域
フィルタ８，９，１０から出力される信号を受信して、
必要な較正係数を算出し、算出した較正係数をメモリ１
６に格納する。
２に示す。図２に示す具体例では、構成制御装置１３に
代わって外部較正制御装置１７が設けられ、この外部較
正制御装置１７は、較正装置１及びスイッチ１４を制御
する。さらに、この外部較正制御装置１７は、較正係数
を格納するためのメモリ１６に接続されている。また、
外部較正制御装置１７は、インターフェイス１１にも接
続されており、このインターフェイス１１を介して低域
フィルタ８，９，１０から出力される信号を受信して、
必要な較正係数を算出し、算出した較正係数をメモリ１
６に格納する。
【００５６】本発明に基づく較正装置１の入出力は、図
３に示すようになる。較正装置１は、入力端子１ｂを備
え、この入力端子１ｂには、局所発振器４が発生したＬ
Ｏ信号が供給される。また、上述のとおり、較正装置１
は、制御入力端子１ａを備え、この制御端子１ａには、
構成制御装置１３又は外部較正制御装置１７からの制御
信号が供給される。さらに、較正装置１は、第１の出力
端子１ｃ（ＲＦ出力端子）及び第２の出力端子１ｄ（Ｌ
Ｏ出力端子）を備え、第１の出力端子１ｃは、Ｎポート
回路２の第１の入力端子２ａに接続され、第２の出力端
子１ｄは、Ｎポート回路２の第２の入力端子２ｂに接続
されている。
３に示すようになる。較正装置１は、入力端子１ｂを備
え、この入力端子１ｂには、局所発振器４が発生したＬ
Ｏ信号が供給される。また、上述のとおり、較正装置１
は、制御入力端子１ａを備え、この制御端子１ａには、
構成制御装置１３又は外部較正制御装置１７からの制御
信号が供給される。さらに、較正装置１は、第１の出力
端子１ｃ（ＲＦ出力端子）及び第２の出力端子１ｄ（Ｌ
Ｏ出力端子）を備え、第１の出力端子１ｃは、Ｎポート
回路２の第１の入力端子２ａに接続され、第２の出力端
子１ｄは、Ｎポート回路２の第２の入力端子２ｂに接続
されている。
【００５７】本発明を適用した較正装置１の第１の構成
例は、図４に示すようになる。局所発振器４が発生した
ＬＯ信号は、入力端子１ｂを介して電力分配器（power
splitter）２１に供給される。電力分配器２１は、ス
イッチ２２を介して、ＬＯ信号を第１の分岐信号として
特別な処理を施さずに第２の出力端子１ｄに供給する。
また、電力分配器２１は、ＬＯ信号を第２の分岐信号と
してスイッチ２３に供給する。スイッチ２３は、この較
正装置１の制御入力端子１ａを介して入力される制御信
号により制御される。このスイッチ２３の制御に応じ
て、第２の分岐信号は、同様に制御入力端子１ａを介し
て入力される制御信号に制御されるスイッチ２４（経路
ａ）、位相角φ１の移相を行う移相器２５（経路ｂ）、
位相角φ２の移相を行う移相器２６（経路ｃ）のうちの
いずれかに供給される。較正処理の実行期間中は、スイ
ッチ２３及びスイッチ２４が制御され、較正信号ａ、較
正信号ｂ、較正信号ｃ、すなわち、互いに相対的に移相
された異なる複数の較正信号が順次スイッチ２４に供給
され、さらにこの較正信号は、スイッチ２４から第１の
出力端子１ｃを介して出力される。
例は、図４に示すようになる。局所発振器４が発生した
ＬＯ信号は、入力端子１ｂを介して電力分配器（power
splitter）２１に供給される。電力分配器２１は、ス
イッチ２２を介して、ＬＯ信号を第１の分岐信号として
特別な処理を施さずに第２の出力端子１ｄに供給する。
また、電力分配器２１は、ＬＯ信号を第２の分岐信号と
してスイッチ２３に供給する。スイッチ２３は、この較
正装置１の制御入力端子１ａを介して入力される制御信
号により制御される。このスイッチ２３の制御に応じ
て、第２の分岐信号は、同様に制御入力端子１ａを介し
て入力される制御信号に制御されるスイッチ２４（経路
ａ）、位相角φ１の移相を行う移相器２５（経路ｂ）、
位相角φ２の移相を行う移相器２６（経路ｃ）のうちの
いずれかに供給される。較正処理の実行期間中は、スイ
ッチ２３及びスイッチ２４が制御され、較正信号ａ、較
正信号ｂ、較正信号ｃ、すなわち、互いに相対的に移相
された異なる複数の較正信号が順次スイッチ２４に供給
され、さらにこの較正信号は、スイッチ２４から第１の
出力端子１ｃを介して出力される。
【００５８】図５は、較正装置１の第２の構成例を示す
図である。この第２の構成例では、第１の構成例の経路
ａの信号経路に減衰器２７が追加されている。他の部分
については上述した第１の構成例と同様である。
図である。この第２の構成例では、第１の構成例の経路
ａの信号経路に減衰器２７が追加されている。他の部分
については上述した第１の構成例と同様である。
【００５９】図６は、較正装置１の第３の構成例を示す
図である。この第３の構成例では、第２の出力端子１ｄ
に供給される分岐信号もスイッチ２８により、選択的に
移相を行わずに（経路ｃ）、あるいは位相角φ３の移相
を行う移相器１１２を介して（経路ｄ）スイッチ３０に
供給する。スイッチ３０は、終端器３１により接地され
ている。この第３の構成例における他の部分は、本質的
に第１及び第２の構成例と同様に機能し、この第３の構
成例では互いに相対的に移相された４種類の較正信号が
第１及び第２の出力端子１ｃ及び１ｄから出力される。
図である。この第３の構成例では、第２の出力端子１ｄ
に供給される分岐信号もスイッチ２８により、選択的に
移相を行わずに（経路ｃ）、あるいは位相角φ３の移相
を行う移相器１１２を介して（経路ｄ）スイッチ３０に
供給する。スイッチ３０は、終端器３１により接地され
ている。この第３の構成例における他の部分は、本質的
に第１及び第２の構成例と同様に機能し、この第３の構
成例では互いに相対的に移相された４種類の較正信号が
第１及び第２の出力端子１ｃ及び１ｄから出力される。
【００６０】以上に示した較正装置１の構成例以外に
も、様々な構成により本発明に基づく較正装置１を実現
できる。本発明を適用した較正装置１は、少なくとも１
つの移相器と、少なくとも１つのスイッチと、少なくと
も１つの電力分配器から構成される。
も、様々な構成により本発明に基づく較正装置１を実現
できる。本発明を適用した較正装置１は、少なくとも１
つの移相器と、少なくとも１つのスイッチと、少なくと
も１つの電力分配器から構成される。
【００６１】較正装置１は、Ｎポート回路２とともに集
積化できる。また、Ｎポート回路２、電力検出器５，
６，７、及び較正装置１は、２チップや複数チップによ
り構成することができる。
積化できる。また、Ｎポート回路２、電力検出器５，
６，７、及び較正装置１は、２チップや複数チップによ
り構成することができる。
【００６２】図１を用いて説明したように、本発明に基
づく較正処理は、オフラインでも実行できる。較正処理
において得られる較正係数は、メモリ１６に格納され、
これら較正係数は、Ｎポート受信機のアナログ／デジタ
ル後処理回路１２の通常動作時に使用される。温度差に
より生じるＲＦドリフトは、オフライン較正処理により
較正係数を更新することにより補償できる。
づく較正処理は、オフラインでも実行できる。較正処理
において得られる較正係数は、メモリ１６に格納され、
これら較正係数は、Ｎポート受信機のアナログ／デジタ
ル後処理回路１２の通常動作時に使用される。温度差に
より生じるＲＦドリフトは、オフライン較正処理により
較正係数を更新することにより補償できる。
【００６３】図４に示す較正装置１は、１つの電力分配
器２１と、３つのスイッチ２２，２３，２４と、少なく
とも２つの移相器２５、２６とを備える。電力分配器２
１は、第１及び第２の分岐信号を生成する。第２の分岐
信号はスイッチ２３に供給される。このスイッチ２３
は、３つの信号経路のうちの１つを選択し、これらの信
号経路のうちの１つには移相器を設けなくてもよく、残
りの２つの信号経路には、移相器２５、２６が設けられ
ている。較正装置１の第１及び第２の出力端子１ｃ，１
ｄからの出力信号は、それぞれＮポート回路２の第１及
び第２の入力端子２ａ，２ｂに供給される。
器２１と、３つのスイッチ２２，２３，２４と、少なく
とも２つの移相器２５、２６とを備える。電力分配器２
１は、第１及び第２の分岐信号を生成する。第２の分岐
信号はスイッチ２３に供給される。このスイッチ２３
は、３つの信号経路のうちの１つを選択し、これらの信
号経路のうちの１つには移相器を設けなくてもよく、残
りの２つの信号経路には、移相器２５、２６が設けられ
ている。較正装置１の第１及び第２の出力端子１ｃ，１
ｄからの出力信号は、それぞれＮポート回路２の第１及
び第２の入力端子２ａ，２ｂに供給される。
【００６４】図５に示す較正装置１は、１つの電力分配
器２１と、２つのスイッチ２３，２４と、少なくとも２
つの移相器２５，２６と、少なくとも１つの減衰器２７
とを備える。電力分配器２１は、局所発振器４から供給
されたＬＯ信号を第１及び第２の分岐信号に分割する。
第２の分岐信号は、スイッチ２３に供給される。スイッ
チ２３は、３つの信号経路のうちの１つを選択し、これ
らの信号経路のうちの１つには減衰器２７が設けられて
おり、残りの２つの信号経路には、移相器２５、２６が
設けられている。較正装置１の第１及び第２の出力端子
１ｃ，１ｄからの出力信号は、それぞれＮポート回路２
の第１及び第２の入力端子２ａ、２ｂに供給される。
器２１と、２つのスイッチ２３，２４と、少なくとも２
つの移相器２５，２６と、少なくとも１つの減衰器２７
とを備える。電力分配器２１は、局所発振器４から供給
されたＬＯ信号を第１及び第２の分岐信号に分割する。
第２の分岐信号は、スイッチ２３に供給される。スイッ
チ２３は、３つの信号経路のうちの１つを選択し、これ
らの信号経路のうちの１つには減衰器２７が設けられて
おり、残りの２つの信号経路には、移相器２５、２６が
設けられている。較正装置１の第１及び第２の出力端子
１ｃ，１ｄからの出力信号は、それぞれＮポート回路２
の第１及び第２の入力端子２ａ、２ｂに供給される。
【００６５】図６に示す較正装置１は、１つの電力分配
器２１と、４つのスイッチ２３，２４，２８，３０と、
２つの移相器２５、２９とを備える。電力分配器２１
は、局所発振器４から供給されたＬＯ信号を第１及び第
２の分岐信号に分割する。第２の分岐信号は、スイッチ
２３に供給される。スイッチ２３は、２つの信号経路の
うちの１つを選択し、２つの信号経路の一方には移相器
２５が設けられている。他方の経路には、移相器を設け
なくてもよい。第１の分岐信号に対しても同様の配置が
設けられている。但し、第１の分岐信号に対する配置に
おいては、スイッチ３０は、３つの状態を選択でき、第
１の分岐信号をそのまま第２の出力端子１ｄに供給す
る、又は移相器２９により移相された第１の分岐信号を
第２の出力端子１ｄに供給する他に、入力されてくる第
１の分岐信号を完全に抑制することもできる。較正装置
１から出力される第１及び第２の出力信号は、それぞれ
Ｎポート回路２の第１及び第２の入力端子２ａ，２ｂに
供給される。
器２１と、４つのスイッチ２３，２４，２８，３０と、
２つの移相器２５、２９とを備える。電力分配器２１
は、局所発振器４から供給されたＬＯ信号を第１及び第
２の分岐信号に分割する。第２の分岐信号は、スイッチ
２３に供給される。スイッチ２３は、２つの信号経路の
うちの１つを選択し、２つの信号経路の一方には移相器
２５が設けられている。他方の経路には、移相器を設け
なくてもよい。第１の分岐信号に対しても同様の配置が
設けられている。但し、第１の分岐信号に対する配置に
おいては、スイッチ３０は、３つの状態を選択でき、第
１の分岐信号をそのまま第２の出力端子１ｄに供給す
る、又は移相器２９により移相された第１の分岐信号を
第２の出力端子１ｄに供給する他に、入力されてくる第
１の分岐信号を完全に抑制することもできる。較正装置
１から出力される第１及び第２の出力信号は、それぞれ
Ｎポート回路２の第１及び第２の入力端子２ａ，２ｂに
供給される。
【００６６】上述のスイッチ、移相器、電力分配器等
は、種々の技術により実現することができる。
は、種々の技術により実現することができる。
【００６７】図７は、Ｎポート回路の好ましい構成例を
示す図である。この構成例では、Ｎポート回路２は、５
ポート回路として実現されており、受動３ポート回路３
２と、高周波分離機能を有する能動分離回路３３と、受
動４ポート回路３４とを備える。受動３ポート回路３２
は、電力検出器５に接続されており、電力検出器５は、
出力信号を低域フィルタ８を介してＤＣインターフェイ
ス１１に供給する。受動４ポート回路３４は、電力検出
器６，７に接続されており、電力検出器６，７は、出力
信号をそれぞれ低域フィルタ９，１０を介して、ＤＣイ
ンターフェイス１１に供給する。
示す図である。この構成例では、Ｎポート回路２は、５
ポート回路として実現されており、受動３ポート回路３
２と、高周波分離機能を有する能動分離回路３３と、受
動４ポート回路３４とを備える。受動３ポート回路３２
は、電力検出器５に接続されており、電力検出器５は、
出力信号を低域フィルタ８を介してＤＣインターフェイ
ス１１に供給する。受動４ポート回路３４は、電力検出
器６，７に接続されており、電力検出器６，７は、出力
信号をそれぞれ低域フィルタ９，１０を介して、ＤＣイ
ンターフェイス１１に供給する。
【００６８】次に、本発明について数学的な観点から説
明する。
明する。
【００６９】製造時の公差、電力検出器又は能動素子か
らの反射、Ｎポート回路の実現の手法の多様性のため
に、公差及び不完全性を補償するための包括的な較正処
理が望まれる。
らの反射、Ｎポート回路の実現の手法の多様性のため
に、公差及び不完全性を補償するための包括的な較正処
理が望まれる。
【００７０】したがって、特定の構造に適用される較正
処理を説明する前に、まず、包括的なセットアップ及び
較正処理について説明する。以下の数学的説明は、２つ
の入力端子と、３つの電力検出器に接続された３つの出
力端子とを備える５ポート回路に関するものである。５
ポート回路は、Ｎを３以上の整数とするＮポート回路の
単なる例示に過ぎない。
処理を説明する前に、まず、包括的なセットアップ及び
較正処理について説明する。以下の数学的説明は、２つ
の入力端子と、３つの電力検出器に接続された３つの出
力端子とを備える５ポート回路に関するものである。５
ポート回路は、Ｎを３以上の整数とするＮポート回路の
単なる例示に過ぎない。
【００７１】測定電力Ｐは、次の式で与えられる。
【００７２】
【数１】
【００７３】この電力Ｐは、５ポート回路の構造のみに
よって決定され、３行４列の行列Ｄ及び以下のベクトル
Ｖの要素となるＩＱ値により表される。
よって決定され、３行４列の行列Ｄ及び以下のベクトル
Ｖの要素となるＩＱ値により表される。
【００７４】
【数２】
【００７５】ここで、以下の式が成り立つ。
【００７６】
【数３】
【００７７】ＩＱ値は、I=|sRF|cosφ,Q=|sRF|cosφと
定義される。ここで、sRFは、複素ＲＦ信号を表し、φ
は、入力されたＲＦ信号と入力されたＬＯ信号との間の
位相差を表す。電力ベクトルの第４の要素として仮定さ
れたＬＯ信号の電力PLO 0を加え、行列Ｄの第４列を(0
1 0 0)とすることにより、上述の関係式は、ほぼ常に
可逆となる。続いて、ＩＱ値は、以下のように再構築さ
れる。
定義される。ここで、sRFは、複素ＲＦ信号を表し、φ
は、入力されたＲＦ信号と入力されたＬＯ信号との間の
位相差を表す。電力ベクトルの第４の要素として仮定さ
れたＬＯ信号の電力PLO 0を加え、行列Ｄの第４列を(0
1 0 0)とすることにより、上述の関係式は、ほぼ常に
可逆となる。続いて、ＩＱ値は、以下のように再構築さ
れる。
【００７８】
【数４】
【００７９】再構築行列Ｈの１６個の要素のすべては、
既知の入力値の４つの独立した測定値に基づいて算出さ
れる。この処理、すなわち較正処理は、数学的には以下
のように表される。
既知の入力値の４つの独立した測定値に基づいて算出さ
れる。この処理、すなわち較正処理は、数学的には以下
のように表される。
【００８０】
【数５】
【００８１】上の行列の各要素の上付き文字は、測定の
番号を示している。
番号を示している。
【００８２】雑音が存在する環境で、最適且つ強力な較
正処理を実現するためには、較正シーケンスを適切に選
択することが重要である。較正シーケンスは、式（２）
の左側の電力行列及び右側のＩＱ行列の状態数を少なく
するものである必要がある。ＩＱ行列は、較正シーケン
スを決定するものであり、単純且つ強力な効果を奏する
ように設計する必要がある。
正処理を実現するためには、較正シーケンスを適切に選
択することが重要である。較正シーケンスは、式（２）
の左側の電力行列及び右側のＩＱ行列の状態数を少なく
するものである必要がある。ＩＱ行列は、較正シーケン
スを決定するものであり、単純且つ強力な効果を奏する
ように設計する必要がある。
【００８３】最後に、ＩＱ値は、以下の式に基づいて算
出される。
出される。
【００８４】
【数６】
【００８５】したがって、ＩＱ値は、８回の実の乗算の
みによって再構築できる。
みによって再構築できる。
【００８６】次に、図８に示す高周波信号／中間周波数
信号を分離する分離回路を有する５ポート回路を用いて
較正処理を説明する。この５ポート回路は、ＲＦ入力側
に能動又は非可逆の３ポート回路４１を備えている。こ
の３ポート回路４１は、分離機能を有し、また入力され
たＲＦ信号を増幅する機能を備えている。さらに、図面
右側の部分では、２つの３ポート回路４２，４４が移相
器４３を介して連結されている。移相器４３の移相値
は、ｍπ／２（ｍは整数）以外に設定する必要があり、
好ましくは、π／４とする。
信号を分離する分離回路を有する５ポート回路を用いて
較正処理を説明する。この５ポート回路は、ＲＦ入力側
に能動又は非可逆の３ポート回路４１を備えている。こ
の３ポート回路４１は、分離機能を有し、また入力され
たＲＦ信号を増幅する機能を備えている。さらに、図面
右側の部分では、２つの３ポート回路４２，４４が移相
器４３を介して連結されている。移相器４３の移相値
は、ｍπ／２（ｍは整数）以外に設定する必要があり、
好ましくは、π／４とする。
【００８７】図９は、５ポート回路の他の具体例を示す
図である。この５ポート回路には、受動３ポート回路３
２、能動分離回路３３、能動４ポート回路３４が備えら
れている。ここで、受動３ポート回路３２には、スター
接続した抵抗器を用いることができる。能動４ポート回
路３４には、４つの３ポート回路５１，５２，５３，５
４及び２つの位相器５５，５６が備えられている。３ポ
ート回路５１，５２，５３，５４も、抵抗器を用いて構
成することができる。そして、電力検出器５，６，７に
より、すべての出力ポートにおいて、信号電力が測定さ
れ、さらに低域フィルタ（ＬＰＦ）により濾波される。
ＬＯ信号とＲＦ信号との間の複素ベクトル比は、ＤＳＰ
回路又は特別に設計されたアナログ回路において再構築
される。
図である。この５ポート回路には、受動３ポート回路３
２、能動分離回路３３、能動４ポート回路３４が備えら
れている。ここで、受動３ポート回路３２には、スター
接続した抵抗器を用いることができる。能動４ポート回
路３４には、４つの３ポート回路５１，５２，５３，５
４及び２つの位相器５５，５６が備えられている。３ポ
ート回路５１，５２，５３，５４も、抵抗器を用いて構
成することができる。そして、電力検出器５，６，７に
より、すべての出力ポートにおいて、信号電力が測定さ
れ、さらに低域フィルタ（ＬＰＦ）により濾波される。
ＬＯ信号とＲＦ信号との間の複素ベクトル比は、ＤＳＰ
回路又は特別に設計されたアナログ回路において再構築
される。
【００８８】次に、較正シーケンスとその生成について
説明する。上述した数学的モデルに基づいて、異なる複
数のシーケンスを用いることができる。なお、シーケン
スの選択は、以下の条件を満たす必要がある。すなわ
ち、シーケンスは、強力な較正処理の実行に適する行列
を導き出すものでなくてはならない。また、シーケンス
は、最小限のスイッチ、移相器、減衰器を用い、ＬＯ信
号に対する単純なＲＦ処理で実現できる単純なものでな
くてはならない。
説明する。上述した数学的モデルに基づいて、異なる複
数のシーケンスを用いることができる。なお、シーケン
スの選択は、以下の条件を満たす必要がある。すなわ
ち、シーケンスは、強力な較正処理の実行に適する行列
を導き出すものでなくてはならない。また、シーケンス
は、最小限のスイッチ、移相器、減衰器を用い、ＬＯ信
号に対する単純なＲＦ処理で実現できる単純なものでな
くてはならない。
【００８９】単純且つ十分な適合性を有する較正シーケ
ンスを表１に示す。
ンスを表１に示す。
【００９０】
【表１】
【００９１】もちろん、これ以外の較正シーケンスも可
能である。表１に示す例は、高い適合性を有し、且つ非
常に簡単に生成できる。
能である。表１に示す例は、高い適合性を有し、且つ非
常に簡単に生成できる。
【００９２】較正シーケンスは、例えば図４〜図６に示
す単純な受動又は能動回路構成により生成できる。
す単純な受動又は能動回路構成により生成できる。
【００９３】較正処理の期間中、ＲＦ入力とＬＯ入力に
は４つの異なる既知の複素信号が供給される。各信号の
組について電力レベルが測定され、測定された電力レベ
ルが記憶される。すべての信号が供給され、すべての電
力レベルが測定されると、式（２）に基づいて装置行列
Ｈが算出される。
は４つの異なる既知の複素信号が供給される。各信号の
組について電力レベルが測定され、測定された電力レベ
ルが記憶される。すべての信号が供給され、すべての電
力レベルが測定されると、式（２）に基づいて装置行列
Ｈが算出される。
【００９４】上述の較正処理は、以下のような点で複雑
である。 ・４つの異なる信号の組を供給する必要がある。 ・較正信号に対応する４つの実ＩＱベクトル（４値）を
記憶する必要がある ・４つの実電力ベクトル（４値）を記憶する必要があ
る。 ・実４×４行列の逆行列を求める必要がある。 ・２つの４次ベクトルを１つの４×４行列に乗算する必
要がある。
である。 ・４つの異なる信号の組を供給する必要がある。 ・較正信号に対応する４つの実ＩＱベクトル（４値）を
記憶する必要がある ・４つの実電力ベクトル（４値）を記憶する必要があ
る。 ・実４×４行列の逆行列を求める必要がある。 ・２つの４次ベクトルを１つの４×４行列に乗算する必
要がある。
【００９５】Ｎポート装置の較正処理は、以下のよう
に、耐用期間及び操作における様々な異なる段階で実行
することができる。
に、耐用期間及び操作における様々な異なる段階で実行
することができる。
【００９６】１．Ｎポート装置を製造した後に、上述し
た高精度の較正装置を用いて較正処理を行う。算出され
たＨ行列はメモリに格納され、演算処理に使用される。
た高精度の較正装置を用いて較正処理を行う。算出され
たＨ行列はメモリに格納され、演算処理に使用される。
【００９７】これに対しては、次のような利点がある。 ・Ｎポート受信機が精密に較正される ・較正処理は１回でよく、したがって受信機側の回路内
に較正装置を設ける必要がない。 ・較正処理はオフラインで実行されるため、最終的なシ
ステムは較正制御ロジックを必要としない。 ・Ｈ行列の要素はオフラインで算出されるため、内部の
デジタル信号プロセッサは、８個の要素のみを記憶すれ
ばよく、ＩＱ値は、例えば４次ベクトルに対する２つの
点乗算により算出される。
に較正装置を設ける必要がない。 ・較正処理はオフラインで実行されるため、最終的なシ
ステムは較正制御ロジックを必要としない。 ・Ｈ行列の要素はオフラインで算出されるため、内部の
デジタル信号プロセッサは、８個の要素のみを記憶すれ
ばよく、ＩＱ値は、例えば４次ベクトルに対する２つの
点乗算により算出される。
【００９８】しかし、次のような欠点がある。 ・経年変化及び温度ドリフトが考慮されない。
【００９９】２．例えばＮポート装置の初期化時又は操
作の途中で較正処理を行う。
作の途中で較正処理を行う。
【０１００】これに対しては、次のような利点がある。 ・経年変化及びドリフト効果が考慮される。 ・１チップ化が可能である。 ・製造後の作業が不要である。各較正処理は、事後に自
動的に実行される。
動的に実行される。
【０１０１】しかし、次のような欠点がある。 ・較正装置における製造公差に起因して、誤差訂正の精
度が比較的低い。 ・最終的な装置が較正論理回路を有する必要がある。 ・すべての演算処理を基板上で行う必要がある。したが
って、デジタル信号プロセッサの負担が大きい。
度が比較的低い。 ・最終的な装置が較正論理回路を有する必要がある。 ・すべての演算処理を基板上で行う必要がある。したが
って、デジタル信号プロセッサの負担が大きい。
【０１０２】しかしながら、較正処理を繰り返すことに
より、較正処理におけるばらつき、変動、雑音の影響を
著しく低減することができる。算出された電力及びＩＱ
行列を平均化することにより、誤差訂正の精度を著しく
向上させることができる。
より、較正処理におけるばらつき、変動、雑音の影響を
著しく低減することができる。算出された電力及びＩＱ
行列を平均化することにより、誤差訂正の精度を著しく
向上させることができる。
【０１０３】較正処理により、Ｈ行列が算出され、必要
な８つの要素が記憶される。各測定サイクルにおいて、
３つの電力が検出される。デジタル信号プロセッサ又は
アナログ回路において、局所発振信号の既知の電力を含
む電力値が２×４の訂正行列の要素に乗算される。これ
により、デジタル信号プロセッサの処理によりＩＱ値が
求められる。
な８つの要素が記憶される。各測定サイクルにおいて、
３つの電力が検出される。デジタル信号プロセッサ又は
アナログ回路において、局所発振信号の既知の電力を含
む電力値が２×４の訂正行列の要素に乗算される。これ
により、デジタル信号プロセッサの処理によりＩＱ値が
求められる。
【０１０４】最終の較正行列は、以下に示すような処理
により再計算される。
により再計算される。
【０１０５】１．４つの複素状態を含む１つのシーケン
スがＮポート受信機の入力端子に入力され、関連する８
つの較正係数のすべてが算出され、メモリに格納され、
誤差訂正に使用される。
スがＮポート受信機の入力端子に入力され、関連する８
つの較正係数のすべてが算出され、メモリに格納され、
誤差訂正に使用される。
【０１０６】２．４つの複素状態を含む１つのシーケン
スがＮポート受信機の入力端子に複数回供給される。各
シーケンス毎に関連する８つの較正係数が算出される。
この処理を繰り返し行った後、すべての較正係数の平均
値が算出され、メモリに格納され、誤差訂正に使用され
る。
スがＮポート受信機の入力端子に複数回供給される。各
シーケンス毎に関連する８つの較正係数が算出される。
この処理を繰り返し行った後、すべての較正係数の平均
値が算出され、メモリに格納され、誤差訂正に使用され
る。
【０１０７】３．４つの複素状態を含む異なる複数のシ
ーケンスがＮポート受信機の入力端子に供給され、関連
する８つの実の較正係数が算出される。すべてのシーケ
ンスが供給された後、較正係数の平均値が算出され、メ
モリに格納され、誤差訂正に使用される。
ーケンスがＮポート受信機の入力端子に供給され、関連
する８つの実の較正係数が算出される。すべてのシーケ
ンスが供給された後、較正係数の平均値が算出され、メ
モリに格納され、誤差訂正に使用される。
【０１０８】４．２及び３のステップを組み合わせて用
いる。
いる。
【０１０９】５．少なくとも４つの複素状態を含む長い
較正シーケンスがＮポート受信機の入力端子に供給さ
れ、ＩＱ値及び測定された電力レベルがメモリに格納さ
れる。関連する８つの較正係数が電力行列の一般化逆行
列、最小自乗法、一般直交系方程式の解法等を用いて算
出される。
較正シーケンスがＮポート受信機の入力端子に供給さ
れ、ＩＱ値及び測定された電力レベルがメモリに格納さ
れる。関連する８つの較正係数が電力行列の一般化逆行
列、最小自乗法、一般直交系方程式の解法等を用いて算
出される。
【０１１０】３つの異なるシーケンスセットを用いて算
出された較正係数（Ｉ値に対応する４つの係数とＱ値に
対応する４つの係数）を表２に示す。表２における
（１）（２）は、表１に示す較正シーケンスを用いたも
のであり、（３）は、悪条件下のＩＱ行列を用いたもの
であり、（４）は、理想的な（雑音の影響のない）較正
シーケンスを用いたものである。表２から判るように、
各条件の下で算出された係数間の偏差は非常に小さい。
これらの値を平均化することにより、最終的な値が得ら
れる。
出された較正係数（Ｉ値に対応する４つの係数とＱ値に
対応する４つの係数）を表２に示す。表２における
（１）（２）は、表１に示す較正シーケンスを用いたも
のであり、（３）は、悪条件下のＩＱ行列を用いたもの
であり、（４）は、理想的な（雑音の影響のない）較正
シーケンスを用いたものである。表２から判るように、
各条件の下で算出された係数間の偏差は非常に小さい。
これらの値を平均化することにより、最終的な値が得ら
れる。
【０１１１】
【表２】
【０１１２】次に、分離機能を備えるＮポート装置の高
精度な誤差訂正について説明する。
精度な誤差訂正について説明する。
【０１１３】較正処理及び受信機の動作の性能を向上さ
せるためには、例えば図１又は図７に示す電力検出器５
をＬＯ入力端子から分離することが望ましい。この分離
の方法は様々であるが、例えば、非可逆回路又は能動素
子を用いて、あるいは受動（抵抗性）回路を緻密に設計
することにより実現できる。
せるためには、例えば図１又は図７に示す電力検出器５
をＬＯ入力端子から分離することが望ましい。この分離
の方法は様々であるが、例えば、非可逆回路又は能動素
子を用いて、あるいは受動（抵抗性）回路を緻密に設計
することにより実現できる。
【０１１４】このような設計において、電力検出器５に
よって検出された電力（Ｐ1）は、ＲＦ信号の電力に正
比例する。さらに、信号経路に存在する受動回路素子の
数は極めて少なく、発生する誤差及び公差は深刻なもの
とはならない。
よって検出された電力（Ｐ1）は、ＲＦ信号の電力に正
比例する。さらに、信号経路に存在する受動回路素子の
数は極めて少なく、発生する誤差及び公差は深刻なもの
とはならない。
【０１１５】このような設計によれば、入力ＲＦ信号に
対する極めて正確な電力測定が可能であり、これにより
ＩＱ信号の精度を高めることができる。較正処理におい
ては、以下のような単純な演算により追加の要素HPが算
出される。
対する極めて正確な電力測定が可能であり、これにより
ＩＱ信号の精度を高めることができる。較正処理におい
ては、以下のような単純な演算により追加の要素HPが算
出される。
【０１１６】
【数７】
【０１１７】さらに、較正処理において、検出された値
P1に基づいて、追加の値P'RF=P1/HPが算出される。新た
な要素P'RFは、式（１）に基づいて算出されたPRFより
正確な値であると推定でき、したがって、P'RFを用い
て、以下の式によりＩＱ値の精度を高めることができ
る。
P1に基づいて、追加の値P'RF=P1/HPが算出される。新た
な要素P'RFは、式（１）に基づいて算出されたPRFより
正確な値であると推定でき、したがって、P'RFを用い
て、以下の式によりＩＱ値の精度を高めることができ
る。
【０１１８】
【数８】
【０１１９】ここで、本明細書において用いた変数の一
覧を表３に示す。
覧を表３に示す。
【０１２０】
【表３】
【０１２１】次に、本発明の効果をシミュレーションに
よって確認する。
よって確認する。
【０１２２】図７に示す５ポート構造の数値的実例に関
するシミュレーションを行った。すべての３ポート回路
は同等であると仮定した。各３ポート回路は、スター接
続された抵抗器として扱われ、各抵抗器はＺを通常５０
Ωの特性インピーダンスとし、それぞれＺ／３Ωの抵抗
値を有するもとのした。また、各抵抗器は、Ｚ／６０Ω
の寄生リアクタンスを有している。分離機能を有する能
動回路は、１０ｄＢの利得を有し、入出力反射損失ｉ11
＝ｉ12＝−６ｄＢであるマッチングされていない単純な
増幅器により実現される。雑音を有する１６ＱＡＭ信号
及び雑音を有さない１６ＱＡＭ信号に対する結果を得
た。このシミュレーションでは、２０％の製造公差を仮
定した。また、処理における回路素子の偏差を１％とし
た。さらに、較正処理における局所発振器の偏差を１０
％とした。このシミュレーションにおいて、すべての公
差を適用し、すべての較正信号は、それぞれ１％又は２
０％の公差を有するものとした。図１０及び図１１に結
果を示すシミュレーションでは、表１の較正信号（１）
を用い、３つの異なる条件を比較した。ＲＦ−ＱＡＭ信
号は、無雑音であるとした。図１０及び図１１におい
て、記号●は、較正処理を行わない場合を表す。この場
合、シンボルは、正しく検出されない。また、＋は、較
正を行った場合の結果を表す。この場合、雑音が大きく
低減され、シンボル検出の誤り率が大きく低下した。こ
のシミュレーションでは、処理中の素子の偏差を１％と
し、局所発振信号に対する雑音を１０％とした。記号○
は、Ｎポート回路に分離機能を設けて精度を高めた場合
の結果を表す。この場合、シンボル検出の精度はさらに
向上した。第２の較正信号に対する結果を図１２及び図
１３に示す。図１２及び図１３から、第２の較正信号に
対しても同様の結果が得られることが判る。
するシミュレーションを行った。すべての３ポート回路
は同等であると仮定した。各３ポート回路は、スター接
続された抵抗器として扱われ、各抵抗器はＺを通常５０
Ωの特性インピーダンスとし、それぞれＺ／３Ωの抵抗
値を有するもとのした。また、各抵抗器は、Ｚ／６０Ω
の寄生リアクタンスを有している。分離機能を有する能
動回路は、１０ｄＢの利得を有し、入出力反射損失ｉ11
＝ｉ12＝−６ｄＢであるマッチングされていない単純な
増幅器により実現される。雑音を有する１６ＱＡＭ信号
及び雑音を有さない１６ＱＡＭ信号に対する結果を得
た。このシミュレーションでは、２０％の製造公差を仮
定した。また、処理における回路素子の偏差を１％とし
た。さらに、較正処理における局所発振器の偏差を１０
％とした。このシミュレーションにおいて、すべての公
差を適用し、すべての較正信号は、それぞれ１％又は２
０％の公差を有するものとした。図１０及び図１１に結
果を示すシミュレーションでは、表１の較正信号（１）
を用い、３つの異なる条件を比較した。ＲＦ−ＱＡＭ信
号は、無雑音であるとした。図１０及び図１１におい
て、記号●は、較正処理を行わない場合を表す。この場
合、シンボルは、正しく検出されない。また、＋は、較
正を行った場合の結果を表す。この場合、雑音が大きく
低減され、シンボル検出の誤り率が大きく低下した。こ
のシミュレーションでは、処理中の素子の偏差を１％と
し、局所発振信号に対する雑音を１０％とした。記号○
は、Ｎポート回路に分離機能を設けて精度を高めた場合
の結果を表す。この場合、シンボル検出の精度はさらに
向上した。第２の較正信号に対する結果を図１２及び図
１３に示す。図１２及び図１３から、第２の較正信号に
対しても同様の結果が得られることが判る。
【０１２３】動作期間中のドリフト及び素子の値の偏差
が大きい環境に対する本発明の効果を試験するために、
素子偏差を１０％として、最適な較正処理を行った。こ
のシミュレーションの結果を図１４に示す。このような
環境は、Ｎポート回路の較正処理をオフラインで、例え
ば製造直後に実行した場合などに対応する。さらに、図
１５に結果を示すシミュレーションでは、想定される最
悪の状況での雑音の影響を調べた。すなわち、素子の偏
差を１０％とし、ＲＦ信号の信号対雑音比を２０ｄＢと
仮定した。図１５から、本発明に基づく較正処理は、こ
のような最悪の状況に対しても有効であることが判る。
が大きい環境に対する本発明の効果を試験するために、
素子偏差を１０％として、最適な較正処理を行った。こ
のシミュレーションの結果を図１４に示す。このような
環境は、Ｎポート回路の較正処理をオフラインで、例え
ば製造直後に実行した場合などに対応する。さらに、図
１５に結果を示すシミュレーションでは、想定される最
悪の状況での雑音の影響を調べた。すなわち、素子の偏
差を１０％とし、ＲＦ信号の信号対雑音比を２０ｄＢと
仮定した。図１５から、本発明に基づく較正処理は、こ
のような最悪の状況に対しても有効であることが判る。
【０１２４】以上、デジタル変調信号を処理するＮポー
ト受信機の較正装置及び較正方法について説明した。
ト受信機の較正装置及び較正方法について説明した。
【０１２５】本発明が提供する較正装置及び較正方法で
は、必要とされる追加的ＲＦ回路を最小限のものとし、
ＬＯ信号を活用することにより、簡素且つ有効な較正処
理が実現される。
は、必要とされる追加的ＲＦ回路を最小限のものとし、
ＬＯ信号を活用することにより、簡素且つ有効な較正処
理が実現される。
【０１２６】本発明の主な利点は、較正信号がＬＯ信号
と較正装置内の追加的な受動回路のみから生成できる点
にある。較正装置の出力信号は、Ｎポート受信機に供給
され、これにより本発明に基づく較正処理が実行され
る。したがって、本発明によれば、変調処理を必要とす
る別個のＲＦ信号発生源等を設ける必要がない。
と較正装置内の追加的な受動回路のみから生成できる点
にある。較正装置の出力信号は、Ｎポート受信機に供給
され、これにより本発明に基づく較正処理が実行され
る。したがって、本発明によれば、変調処理を必要とす
る別個のＲＦ信号発生源等を設ける必要がない。
【０１２７】
【発明の効果】以上のように、本発明に係る較正方法
は、局所発振信号を用いて、変調されていない較正信号
を生成し、この較正信号をＮポート受信機の第１及び／
又は第２の入力端子に供給し、較正信号の供給に対応す
る上記出力端子からの出力信号に応じて較正係数を算出
する。このように、本発明によれば、局所発振信号に基
づいて較正信号を生成して利用するため、ＲＦ信号源や
変調器を設ける必要がなく、単純な構成で、低コスト且
つ有効な較正処理が実現できる。
は、局所発振信号を用いて、変調されていない較正信号
を生成し、この較正信号をＮポート受信機の第１及び／
又は第２の入力端子に供給し、較正信号の供給に対応す
る上記出力端子からの出力信号に応じて較正係数を算出
する。このように、本発明によれば、局所発振信号に基
づいて較正信号を生成して利用するため、ＲＦ信号源や
変調器を設ける必要がなく、単純な構成で、低コスト且
つ有効な較正処理が実現できる。
【０１２８】また、上述のように、本発明に係る較正装
置は、局所発振信号を用いて、変調されていない較正信
号を生成する較正信号生成手段と、較正信号を上記Ｎポ
ート受信機の第１及び／又は第２の入力端子に供給する
較正信号供給手段と、較正信号の供給に対応する上記出
力端子からの出力信号に応じて較正係数を算出する較正
係数算出手段とを備える。本発明に係る較正装置は、局
所発振信号に基づいて較正信号を生成して利用するた
め、ＲＦ信号源や変調器を設ける必要がなく、単純な構
成で、低コスト且つ有効な較正処理が実現できる。
置は、局所発振信号を用いて、変調されていない較正信
号を生成する較正信号生成手段と、較正信号を上記Ｎポ
ート受信機の第１及び／又は第２の入力端子に供給する
較正信号供給手段と、較正信号の供給に対応する上記出
力端子からの出力信号に応じて較正係数を算出する較正
係数算出手段とを備える。本発明に係る較正装置は、局
所発振信号に基づいて較正信号を生成して利用するた
め、ＲＦ信号源や変調器を設ける必要がなく、単純な構
成で、低コスト且つ有効な較正処理が実現できる。
【図１】オンライン較正処理に対応する較正装置及びＮ
ポート回路の構成を示す図である。
ポート回路の構成を示す図である。
【図２】オフライン較正処理に対応する較正装置及びＮ
ポート回路の構成を示す図である。
ポート回路の構成を示す図である。
【図３】較正装置の入出力を示す図である。
【図４】較正装置の第１の構成例を示す図である。
【図５】較正装置の第２の較正例を示す図である。
【図６】較正装置の第３の較正例を示す図である。
【図７】能動分離回路を有するＮポート結合回路を備え
るＮポート受信機の構成を示す図である。
るＮポート受信機の構成を示す図である。
【図８】分離回路を有する５ポート回路を示す図であ
る。
る。
【図９】５ポート回路の他の具体例を示す図である。
【図１０】較正信号（１）に対するシミュレーション結
果を示す図である。
果を示す図である。
【図１１】較正信号（１）に対するシミュレーション結
果を示す図である。
果を示す図である。
【図１２】較正信号（２）に対するシミュレーション結
果を示す図である。
果を示す図である。
【図１３】較正信号（２）に対するシミュレーション結
果を示す図である。
果を示す図である。
【図１４】素子偏差を１０％とした場合のシミュレーシ
ョン結果を示す図である。
ョン結果を示す図である。
【図１５】素子偏差２０％及びＲＦ信号の信号対雑音比
２０ｄＢの場合のシミュレーション結果を示す図であ
る。
２０ｄＢの場合のシミュレーション結果を示す図であ
る。
【図１６】従来のＮポート受信機を概念的に示す図であ
る。
る。
【図１７】従来のＮポート受信機の構成を示す図であ
る。
る。
【図１８】オフライン較正処理を行う従来の６ポート受
信機の構成を示す図である。
信機の構成を示す図である。
【図１９】オンライン較正処理を行う従来の６ポート受
信機の構成を示す図である。
信機の構成を示す図である。
１ 較正装置、２ Ｎポート回路、３ アンテナ、４
局所発振器、５，６，７ 電力検出器、１２ アナログ
／デジタル後処理回路、１３ 構成制御装置、１６ メ
モリ
局所発振器、５，６，７ 電力検出器、１２ アナログ
／デジタル後処理回路、１３ 構成制御装置、１６ メ
モリ
フロントページの続き (72)発明者 オベルシュミット、ゲラルド ドイツ連邦共和国、デー−70736 フェル バッハ、シュトゥットゥガルター シュト ラーセ 106、シュトゥットゥガルト テ クノロジーセンター、ソニー インターナ ショナル（ヨーロッパ） ゲゼルシャフト ミット ベシュレンクテル ハフツング 内 (72)発明者 クルペシャビッチ、ドラガン ドイツ連邦共和国、デー−70736 フェル バッハ、シュトゥットゥガルター シュト ラーセ 106、シュトゥットゥガルト テ クノロジーセンター、ソニー インターナ ショナル（ヨーロッパ） ゲゼルシャフト ミット ベシュレンクテル ハフツング 内 (72)発明者 ブランコビッチ、ベズリン ドイツ連邦共和国、デー−70736 フェル バッハ、シュトゥットゥガルター シュト ラーセ 106、シュトゥットゥガルト テ クノロジーセンター、ソニー インターナ ショナル（ヨーロッパ） ゲゼルシャフト ミット ベシュレンクテル ハフツング 内 (72)発明者 コンシャック、ティノ ドイツ連邦共和国、デー−70736 フェル バッハ、シュトゥットゥガルター シュト ラーセ 106、シュトゥットゥガルト テ クノロジーセンター、ソニー インターナ ショナル（ヨーロッパ） ゲゼルシャフト ミット ベシュレンクテル ハフツング 内 (72)発明者 阿部 雅美 東京都品川区北品川６丁目７番35号 ソニ ー株式会社内 (72)発明者 ドレ、トーマス ドイツ連邦共和国、デー−70736 フェル バッハ、シュトゥットゥガルター シュト ラーセ 106、シュトゥットゥガルト テ クノロジーセンター、ソニー インターナ ショナル（ヨーロッパ） ゲゼルシャフト ミット ベシュレンクテル ハフツング 内
Claims (25)
- 【請求項１】 検出される高周波信号が供給される第１
の入力端子と、局所発振器から局所発振信号が供給され
る第２の入力端子と、Ｎを２より大きい整数として、Ｎ
−２個の出力端子とを備えるＮポート受信機の較正方法
において、 上記局所発振信号を用いて、変調されていない較正信号
を生成するステップと、 上記較正信号を上記Ｎポート受信機の第１及び／又は第
２の入力端子に供給するステップと、 上記較正信号の供給に対応する上記出力端子からの出力
信号に応じて較正係数を算出するステップとを有する較
正方法。 - 【請求項２】 上記較正信号を生成するステップは、 上記局所発振信号を第１及び第２の分岐信号に分配する
ステップと、 上記第１及び第２の分岐信号のうち少なくとも一方の分
岐信号を処理するステップとを有することを特徴とする
請求項１記載の較正方法。 - 【請求項３】 上記第１及び第２の分岐信号のうち少な
くとも一方の分岐信号を処理するステップは、 相互に相対的に移相された複数の高周波信号を生成する
ステップと、 上記相対的に移相された複数の高周波信号を上記第１及
び／又は第２の入力端子に順次供給するステップとを有
することを特徴とする請求項２記載の較正方法。 - 【請求項４】 上記較正係数を算出するステップは、 上記較正信号が異なる複数の位相状態を表し、該較正信
号が供給された上記Ｎポート受信機により生成された複
数の出力信号を順次サンプリングするステップと、 較正係数となる較正行列の要素を算出するステップとを
有することを特徴とする請求項１記載の較正方法。 - 【請求項５】 オフラインの状態で実行されることを特
徴とする請求項１記載の較正方法。 - 【請求項６】 上記Ｎポート受信機の製造後に１度実行
されることを特徴とする請求項５記載の較正方法。 - 【請求項７】 オンラインの状態で実行されることを特
徴とする請求項１記載の較正方法。 - 【請求項８】 上記算出された較正係数を記憶するステ
ップを有する請求項１記載の較正方法。 - 【請求項９】 上記較正信号は、少なくとも４つの異な
る複素状態を順次表すことを特徴とする請求項１記載の
較正方法。 - 【請求項１０】 上記Ｎポート受信機の第１の入力端子
と第２の入力端子は分離されていることを特徴とする請
求項１記載の較正方法。 - 【請求項１１】 上記較正信号は、上記局所発振信号を
受動回路に入力して生成されることを特徴とする請求項
１記載の較正方法。 - 【請求項１２】 上記較正係数は、複数の較正サイクル
を平均化して算出されることを特徴とする請求項１記載
の較正方法。 - 【請求項１３】 検出される高周波信号が供給される第
１の入力端子と、局所発振器から局所発振信号が供給さ
れる第２の入力端子と、Ｎを２より大きい整数として、
Ｎ−２個の出力端子とを備えるＮポート受信機を較正す
る較正装置において、 上記局所発振信号を用いて、変調されていない較正信号
を生成する較正信号生成手段と、 上記較正信号を上記Ｎポート受信機の第１及び／又は第
２の入力端子に供給する較正信号供給手段と、 上記較正信号の供給に対応する上記出力端子からの出力
信号に応じて較正係数を算出する較正係数算出手段とを
備える較正装置。 - 【請求項１４】 上記較正信号生成手段は、受動回路で
あることを特徴とする請求項１３記載の較正装置。 - 【請求項１５】 上記較正信号生成手段は、上記局所発
信機から供給される局所発振信号を第１及び第２の分岐
信号に分配する電力分配手段と、 上記第１及び第２の分岐信号のうち少なくとも一方を処
理する分岐信号処理手段とを備える請求項１３記載の較
正装置。 - 【請求項１６】 上記分岐信号処理手段は、複数の高周
波信号を相互に相対的に移相する移相手段と、 上記相対的に移相された複数の高周波信号を上記第１及
び／又は第２の入力端子に順次供給する移相信号供給手
段とを備えることを特徴とする請求項１５記載の較正装
置。 - 【請求項１７】 上記較正係数算出手段は、 上記較正信号が異なる複数の位相状態を表し、該較正信
号が供給された上記Ｎポート受信機により生成された複
数の出力信号を順次サンプリングするサンプリング手段
と、 較正係数となる較正行列の要素を算出する較正行列要素
算出手段とを備えることを特徴とする請求項１３記載の
較正装置。 - 【請求項１８】 上記算出された較正係数を記憶する記
憶手段を備える請求項１３記載の較正装置。 - 【請求項１９】 上記較正信号は、少なくとも４つの異
なる複素状態を順次表すことを特徴とする請求項１３記
載の較正装置。 - 【請求項２０】 上記Ｎポート受信機の第１の入力端子
と第２とを分離する能動分離回路を備える請求項１３記
載の較正装置。 - 【請求項２１】 変調高周波信号を受信する受信機にお
いて、 検出される高周波信号が供給される第１の入力端子と、
局所発振器から局所発振信号が供給される第２の入力端
子と、Ｎを２より大きい整数として、Ｎ−２個の出力端
子とを備えるＮポート受信機を較正する較正装置であっ
て、 上記局所発振信号を用いて、変調されていない較正信号
を生成する較正信号生成手段と、 上記較正信号を上記Ｎポート受信機の第１及び／又は第
２の入力端子に供給する較正信号供給手段と、 上記較正信号の供給に対応する上記出力端子からの出力
信号に応じて較正係数を算出する較正係数算出手段とを
備える較正装置を有することを特徴とする受信機。 - 【請求項２２】 上記較正信号生成手段は、受動回路で
あることを特徴とする請求項２１記載の受信機。 - 【請求項２３】 上記較正信号生成手段は、上記局所発
信機から供給される局所発振信号を第１及び第２の分岐
信号に分配する電力分配手段と、 上記第１及び第２の分岐信号のうち少なくとも一方を処
理する分岐信号処理手段とを備える請求項２１記載の受
信機。 - 【請求項２４】 上記分岐信号処理手段は、複数の高周
波信号を相互に相対的に移相する移相手段と、 上記相対的に移相された複数の高周波信号を上記第１及
び／又は第２の入力端子に順次供給する移相信号供給手
段とを備えることを特徴とする請求項２１記載の受信
機。 - 【請求項２５】 上記較正装置を含む回路部分が１つの
チップ上に集積化されていることを特徴とする請求項２
１記載の受信機。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP99113262A EP1067675B1 (en) | 1999-07-08 | 1999-07-08 | Calibration of a N-port receiver |
| EP99113262.2 | 1999-07-08 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001060982A true JP2001060982A (ja) | 2001-03-06 |
Family
ID=8238541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000207288A Pending JP2001060982A (ja) | 1999-07-08 | 2000-07-07 | 較正方法及び較正装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6735261B1 (ja) |
| EP (1) | EP1067675B1 (ja) |
| JP (1) | JP2001060982A (ja) |
| CN (1) | CN1166090C (ja) |
| CA (1) | CA2310924A1 (ja) |
| DE (1) | DE69924989T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002091564A1 (fr) * | 2001-05-08 | 2002-11-14 | Sony Corporation | Demodulateur et recepteur comprenant ce dernier |
| WO2003049276A1 (fr) * | 2001-11-30 | 2003-06-12 | Sony Corporation | Demodulateur et recepteur le mettant en application |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1439677B9 (en) | 1999-01-08 | 2007-11-07 | Sony Deutschland GmbH | Synchronisation symbol structure for an OFDM system |
| DE60107682T2 (de) * | 2001-09-21 | 2005-12-15 | Sony International (Europe) Gmbh | Fünf-Tor Empfänger mit passiven Isolation |
| US7657241B2 (en) | 2002-02-01 | 2010-02-02 | Qualcomm, Incorporated | Distortion reduction calibration |
| DE60215923T2 (de) * | 2002-06-20 | 2007-05-10 | Sony Deutschland Gmbh | I/Q Demodulator unter Verwendung einer Sechs-Tor-Schaltung |
| EP1398872B1 (en) * | 2002-09-16 | 2008-02-06 | Sony Deutschland GmbH | Adaptive autocalibration method for the quadrature demodulator of a five-port receiver |
| US7979048B2 (en) * | 2005-09-15 | 2011-07-12 | Silicon Laboratories Inc. | Quasi non-volatile memory for use in a receiver |
| US7742747B2 (en) * | 2007-01-25 | 2010-06-22 | Icera Canada ULC | Automatic IIP2 calibration architecture |
| BR112013001525A2 (pt) * | 2010-07-21 | 2016-05-10 | Kaelus Pty Ltd | método e aparelho para localizar falhas em redes de comunicações |
| US8929845B2 (en) * | 2013-02-22 | 2015-01-06 | Tektronix, Inc. | Instrument LO used as alignment signal source |
| DE102016119562B3 (de) * | 2016-10-13 | 2018-02-15 | Friedrich-Alexander-Universität Erlangen-Nürnberg | Elektrisches Messsystem zur Frequenzmessung und Erkennung von Störsignalen und Betriebsverfahren hierfür |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08307465A (ja) * | 1995-04-28 | 1996-11-22 | Mitsubishi Electric Corp | 受信装置の補償方法・受信装置及び送受信装置 |
| JPH09219675A (ja) * | 1996-02-14 | 1997-08-19 | Toshiba Corp | 無線通信システムにおける伝搬パス選択方法 |
| EP0805561A2 (en) * | 1996-05-03 | 1997-11-05 | Nokia Mobile Phones Ltd. | A method for implementing a direct conversion receiver with a six-port junction |
| EP0884836A1 (en) * | 1997-06-10 | 1998-12-16 | Her Majesty the Queen in Right of Canada | In-phase quadrature signal regeneration |
| EP0896455A1 (en) * | 1997-08-08 | 1999-02-10 | Sony International (Europe) GmbH | Non-coherent 6-port receiver |
| JPH1141130A (ja) * | 1997-07-22 | 1999-02-12 | Oki Electric Ind Co Ltd | ミクサ回路および受信装置 |
| JPH1141033A (ja) * | 1997-07-22 | 1999-02-12 | Oki Electric Ind Co Ltd | 直交バランスミクサ回路および受信装置 |
| JPH1146180A (ja) * | 1997-03-18 | 1999-02-16 | Matsushita Electric Ind Co Ltd | アレーアンテナ無線受信装置のキャリブレーション装置 |
| WO1999008393A1 (en) * | 1997-08-08 | 1999-02-18 | Sony International (Europe) Gmbh | Calibration of n-port receiver |
| JP2000134123A (ja) * | 1998-06-19 | 2000-05-12 | Lucent Technol Inc | 無線受信機の感度を抑圧するための方法および装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4138645A (en) * | 1977-05-31 | 1979-02-06 | Cutler-Hammer, Inc. | Wideband signal calibration system |
| US5841814A (en) * | 1995-10-17 | 1998-11-24 | Paradyne Corporation | Sampling system for radio frequency receiver |
| JP3042418B2 (ja) * | 1996-09-27 | 2000-05-15 | 日本電気株式会社 | ディジタル受信機の周波数調整方法及び周波数調整回路 |
| US5973643A (en) * | 1997-04-11 | 1999-10-26 | Corsair Communications, Inc. | Method and apparatus for mobile emitter location |
-
1999
- 1999-07-08 EP EP99113262A patent/EP1067675B1/en not_active Expired - Lifetime
- 1999-07-08 DE DE69924989T patent/DE69924989T2/de not_active Expired - Lifetime
-
2000
- 2000-06-07 CA CA002310924A patent/CA2310924A1/en not_active Abandoned
- 2000-07-07 JP JP2000207288A patent/JP2001060982A/ja active Pending
- 2000-07-07 US US09/611,488 patent/US6735261B1/en not_active Expired - Fee Related
- 2000-07-10 CN CNB001203843A patent/CN1166090C/zh not_active Expired - Fee Related
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08307465A (ja) * | 1995-04-28 | 1996-11-22 | Mitsubishi Electric Corp | 受信装置の補償方法・受信装置及び送受信装置 |
| JPH09219675A (ja) * | 1996-02-14 | 1997-08-19 | Toshiba Corp | 無線通信システムにおける伝搬パス選択方法 |
| EP0805561A2 (en) * | 1996-05-03 | 1997-11-05 | Nokia Mobile Phones Ltd. | A method for implementing a direct conversion receiver with a six-port junction |
| JPH1146180A (ja) * | 1997-03-18 | 1999-02-16 | Matsushita Electric Ind Co Ltd | アレーアンテナ無線受信装置のキャリブレーション装置 |
| EP0884836A1 (en) * | 1997-06-10 | 1998-12-16 | Her Majesty the Queen in Right of Canada | In-phase quadrature signal regeneration |
| JPH1141130A (ja) * | 1997-07-22 | 1999-02-12 | Oki Electric Ind Co Ltd | ミクサ回路および受信装置 |
| JPH1141033A (ja) * | 1997-07-22 | 1999-02-12 | Oki Electric Ind Co Ltd | 直交バランスミクサ回路および受信装置 |
| EP0896455A1 (en) * | 1997-08-08 | 1999-02-10 | Sony International (Europe) GmbH | Non-coherent 6-port receiver |
| WO1999008393A1 (en) * | 1997-08-08 | 1999-02-18 | Sony International (Europe) Gmbh | Calibration of n-port receiver |
| JPH11127209A (ja) * | 1997-08-08 | 1999-05-11 | Sony Internatl Europ Gmbh | 受信方法及び受信装置 |
| JP2001526872A (ja) * | 1997-08-08 | 2001-12-18 | ソニー インターナショナル（ヨーロッパ）ゲゼルシャフト ミット ベシュレンクテル ハフツング | ｎポート受信機のキャリブレーション方法 |
| JP2000134123A (ja) * | 1998-06-19 | 2000-05-12 | Lucent Technol Inc | 無線受信機の感度を抑圧するための方法および装置 |
Non-Patent Citations (1)
| Title |
|---|
| JI LI ET AL.: ""A new direct digital receiver performing coherent PSK reception"", IEEE MTT-S INTERNATIONAL MICROWAVE SYMPOSIUM DIGEST, MAY 16 - 20, 1995, vol. 3, JPN6010013716, 16 May 1995 (1995-05-16), US, pages 1007 - 1010, XP000552909, ISSN: 0001565093 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002091564A1 (fr) * | 2001-05-08 | 2002-11-14 | Sony Corporation | Demodulateur et recepteur comprenant ce dernier |
| WO2003049276A1 (fr) * | 2001-11-30 | 2003-06-12 | Sony Corporation | Demodulateur et recepteur le mettant en application |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1166090C (zh) | 2004-09-08 |
| US6735261B1 (en) | 2004-05-11 |
| CA2310924A1 (en) | 2001-01-08 |
| EP1067675A1 (en) | 2001-01-10 |
| DE69924989D1 (de) | 2005-06-02 |
| DE69924989T2 (de) | 2006-02-23 |
| CN1280426A (zh) | 2001-01-17 |
| EP1067675B1 (en) | 2005-04-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100727273B1 (ko) | 변조된 알에프 신호들을 복조하기 위한 방법 및 복조기 | |
| EP1224742B1 (en) | Universal platform for software defined radio | |
| US7254379B2 (en) | RF receiver mismatch calibration system and method | |
| JP2001060982A (ja) | 較正方法及び較正装置 | |
| JPS63119339A (ja) | ベクトル変調器校正方法 | |
| JP3982662B2 (ja) | 受信方法及び高周波信号受信機 | |
| US6507733B1 (en) | Three port junction receiver | |
| WO1999008393A1 (en) | Calibration of n-port receiver | |
| US8532224B2 (en) | Signal processing circuit and method with frequency up- and down-conversion | |
| US7092687B2 (en) | Five-port topology for direct down-conversion | |
| JP2001156508A (ja) | ３ポート回路及びダウンコンバート方法 | |
| CN111313920B (zh) | 零中频接收机、其信号处理方法、装置、电子设备与介质 | |
| JP2001057525A (ja) | 高周波信号受信方法及び高周波信号受信装置 | |
| Subburaj et al. | Digitally assisted mm-wave FMCW radar for high performance | |
| Das et al. | Five points method of calibration for six-port receivers | |
| EP1376852B1 (en) | I/Q Demodulator based on six-port circuit topologies for mobile receivers | |
| EP0957573A1 (en) | Five-port junction device | |
| EP1398872B1 (en) | Adaptive autocalibration method for the quadrature demodulator of a five-port receiver | |
| EP1296458B1 (en) | Five-port receiver with passive isolation | |
| CN118214384A (zh) | 用于校正幅度不平衡和相位不平衡的电路 | |
| EP0926812A1 (en) | Six-port junction device | |
| JP2024086641A (ja) | 振幅のアンバランスおよび位相のアンバランスを補正するための回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070426 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081002 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081104 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100223 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100817 |