JP2000195811A - 固相拡散法及びその方法を使用した半導体装置の製造方法 - Google Patents
固相拡散法及びその方法を使用した半導体装置の製造方法Info
- Publication number
- JP2000195811A JP2000195811A JP37322098A JP37322098A JP2000195811A JP 2000195811 A JP2000195811 A JP 2000195811A JP 37322098 A JP37322098 A JP 37322098A JP 37322098 A JP37322098 A JP 37322098A JP 2000195811 A JP2000195811 A JP 2000195811A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion
- semiconductor substrate
- forming
- cap film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
Abstract
(57)【要約】
【課題】 拡散層を形成するために基板の表面に形成す
る膜の厚みによらず、拡散速度を制御することのできる
固相拡散法と、半導体装置の製造方法とを提供する。 【解決手段】 半導体基板の所定の導電型の表面上に拡
散領域を開口したマスクを形成する工程と、前記マスク
の上から前記半導体基板上に所定の導電形の不純物材料
を含んだ拡散源層を形成する工程と、前記拡散源層の表
面に第１のキャップ膜を形成する工程と、前記半導体基
板の裏面上に第２のキャップ膜を形成して拡散構造を得
る工程と、前記拡散構造を所定温度の所定雰囲気中に配
置して、前記拡散源層から前記不純物材料を前記半導体
基板中に拡散させる工程とを含む。
る膜の厚みによらず、拡散速度を制御することのできる
固相拡散法と、半導体装置の製造方法とを提供する。 【解決手段】 半導体基板の所定の導電型の表面上に拡
散領域を開口したマスクを形成する工程と、前記マスク
の上から前記半導体基板上に所定の導電形の不純物材料
を含んだ拡散源層を形成する工程と、前記拡散源層の表
面に第１のキャップ膜を形成する工程と、前記半導体基
板の裏面上に第２のキャップ膜を形成して拡散構造を得
る工程と、前記拡散構造を所定温度の所定雰囲気中に配
置して、前記拡散源層から前記不純物材料を前記半導体
基板中に拡散させる工程とを含む。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関わり、特に不純物を半導体中に熱拡散する固相拡散法
と、それを利用した半導体装置の製造方法とに関する。
関わり、特に不純物を半導体中に熱拡散する固相拡散法
と、それを利用した半導体装置の製造方法とに関する。
【０００２】
【従来の技術】寸法制度の高い発光ダイオード（ＬＥ
Ｄ）を製造するためには、ｐｎ接合を精度よく形成する
必要がある。一導電型の半導体基板中に逆導電型の不純
物を導入してｐｎ接合を作る方法として、熱拡散技術の
一つである固相拡散法がある。固相拡散法は、拡散させ
ようとする不純物を含んだ層を拡散させられる半導体基
板の上に形成しておき、その後に基板を熱処理して不純
物を含んだ層から固相で不純物を半導体基板中に拡散さ
せる方法である。
Ｄ）を製造するためには、ｐｎ接合を精度よく形成する
必要がある。一導電型の半導体基板中に逆導電型の不純
物を導入してｐｎ接合を作る方法として、熱拡散技術の
一つである固相拡散法がある。固相拡散法は、拡散させ
ようとする不純物を含んだ層を拡散させられる半導体基
板の上に形成しておき、その後に基板を熱処理して不純
物を含んだ層から固相で不純物を半導体基板中に拡散さ
せる方法である。
【０００３】図４に従来の技術による発光ダイオードの
製造工程を示す。ＳｉＮ，ＳｉＯ２，ＡｌＮ，もしくは
Ａｌ2 Ｏ3 等の拡散マスクとして機能する絶縁材料２１
をプラズマＣＶＤもしくは、スパッタリングで、ＧａＡ
ｓＰ基板２０の表面に成膜した後、フォトリソグラフ
ィ、エッチングにより、図４（Ａ）に示すように、拡散
領域に開口パターン２１ａをを有する拡散マスク２１を
形成する。
製造工程を示す。ＳｉＮ，ＳｉＯ２，ＡｌＮ，もしくは
Ａｌ2 Ｏ3 等の拡散マスクとして機能する絶縁材料２１
をプラズマＣＶＤもしくは、スパッタリングで、ＧａＡ
ｓＰ基板２０の表面に成膜した後、フォトリソグラフ
ィ、エッチングにより、図４（Ａ）に示すように、拡散
領域に開口パターン２１ａをを有する拡散マスク２１を
形成する。
【０００４】図４（Ａ）の工程で得た拡散マスク２１を
形成した基板の上に拡散種であるＺｎを含む酸化物であ
る（ＺｎＯ）x （ＳｉＯ2 ）y あるいはＺｎＯをスパッ
タもしくはイオンプレーティングして拡散源膜２２を形
成する。さらに、拡散源膜２２保護のため、ＳｉＮ，Ｓ
ｉＯ2 ，ＡｌＮ，もしくはＡｌ2 Ｏ3 等のキャップ膜２
３をＣＶＤもしくは、スパッタで成膜する( 図４
（Ｂ）) 。
形成した基板の上に拡散種であるＺｎを含む酸化物であ
る（ＺｎＯ）x （ＳｉＯ2 ）y あるいはＺｎＯをスパッ
タもしくはイオンプレーティングして拡散源膜２２を形
成する。さらに、拡散源膜２２保護のため、ＳｉＮ，Ｓ
ｉＯ2 ，ＡｌＮ，もしくはＡｌ2 Ｏ3 等のキャップ膜２
３をＣＶＤもしくは、スパッタで成膜する( 図４
（Ｂ）) 。
【０００５】この基板を拡散炉中に搬入し、Ｎ2 もしく
はＨ2 雰囲気中で６００〜７００℃に加熱して、拡散源
膜２２からｐ型不純物であるＺｎを固相で半導体基板２
０中に拡散させて図４（Ｃ）で示すように拡散層２４を
形成する。
はＨ2 雰囲気中で６００〜７００℃に加熱して、拡散源
膜２２からｐ型不純物であるＺｎを固相で半導体基板２
０中に拡散させて図４（Ｃ）で示すように拡散層２４を
形成する。
【０００６】次に、キャップ層２３をＨＦ，バッファー
ドＨＦによるウエットエッチング，もしくはプラズマエ
ッチングにて除去した後、拡散源膜２２をＨＦ，バッフ
ァードＨＦもしくはＨＣｌによるエッチングで除去す
る。( 図４（Ｄ）) さらに、図４（Ｅ）に示すように、導電材によるｐ電極
２５を拡散層２４の上に形成し、またｎ電極２６を半導
体基板２０の裏面に形成した後、炉内で４００〜５００
℃で合金化する。
ドＨＦによるウエットエッチング，もしくはプラズマエ
ッチングにて除去した後、拡散源膜２２をＨＦ，バッフ
ァードＨＦもしくはＨＣｌによるエッチングで除去す
る。( 図４（Ｄ）) さらに、図４（Ｅ）に示すように、導電材によるｐ電極
２５を拡散層２４の上に形成し、またｎ電極２６を半導
体基板２０の裏面に形成した後、炉内で４００〜５００
℃で合金化する。
【０００７】
【発明が解決しようとする課題】画素密度が１２００ｄ
ｐｉ以上の高密度ＬＥＤアレイチップを製造する場合、
電流リークが発生しないように、不純物濃度と拡散深さ
が制御可能な固相拡散技術を用いて、浅く高キャリア濃
度の拡散層２４を形成しなければならない。しかし、高
温で拡散する場合、拡散速度が速くなるために、拡散マ
スク２１、拡散源膜２２及びキャップ膜２３の厚みを薄
くしなければならない。何故なら、熱処理におけるこれ
らの膜の膜応力が、拡散速度に大きな影響を与えるため
である。
ｐｉ以上の高密度ＬＥＤアレイチップを製造する場合、
電流リークが発生しないように、不純物濃度と拡散深さ
が制御可能な固相拡散技術を用いて、浅く高キャリア濃
度の拡散層２４を形成しなければならない。しかし、高
温で拡散する場合、拡散速度が速くなるために、拡散マ
スク２１、拡散源膜２２及びキャップ膜２３の厚みを薄
くしなければならない。何故なら、熱処理におけるこれ
らの膜の膜応力が、拡散速度に大きな影響を与えるため
である。
【０００８】しかしながら、拡散マスク２１の膜厚を薄
くすると、拡散源膜２２の不純物が拡散マスク２１を通
過して予定した拡散領域以外の部分にも拡散して、ドッ
ト間リーク不良の発生の原因となる。
くすると、拡散源膜２２の不純物が拡散マスク２１を通
過して予定した拡散領域以外の部分にも拡散して、ドッ
ト間リーク不良の発生の原因となる。
【０００９】また、拡散源膜２２の膜厚を薄くすると、
拡散源の不純物であるＺｎ濃度不足による拡散領域での
キャリア濃度の低下となり、発光量の低下の原因とな
る。さらに、キャップ膜２３の膜厚を薄くすることは、
拡散源の保護能力を低下することになり、膜剥がれの原
因となる。
拡散源の不純物であるＺｎ濃度不足による拡散領域での
キャリア濃度の低下となり、発光量の低下の原因とな
る。さらに、キャップ膜２３の膜厚を薄くすることは、
拡散源の保護能力を低下することになり、膜剥がれの原
因となる。
【００１０】以上のことから、半導体基板２０の一方の
面に形成したこれらの膜の厚みを制御するだけで応力制
御することは、拡散制御の面から限界がある。
面に形成したこれらの膜の厚みを制御するだけで応力制
御することは、拡散制御の面から限界がある。
【００１１】本発明の目的は、拡散速度を制御すること
のできる固相拡散法と、その方法を使用した半導体装置
の製造方法とを提供することである。
のできる固相拡散法と、その方法を使用した半導体装置
の製造方法とを提供することである。
【００１２】
【課題を解決するための手段】本発明の固相拡散法によ
れば、半導体基板の所定の導電型の表面上に拡散領域を
開口したマスクを形成する工程と、前記マスクの上から
前記半導体基板上に所定の導電形の不純物材料を含んだ
拡散源層を形成する工程と、前記拡散源層の表面に第１
のキャップ膜を形成する工程と、前記半導体基板の裏面
上に第２のキャップ膜を形成して拡散構造を得る工程
と、前記拡散構造を所定温度の所定雰囲気中に配置し
て、前記拡散源層から前記不純物材料を前記半導体基板
中に拡散させる工程とを含む。
れば、半導体基板の所定の導電型の表面上に拡散領域を
開口したマスクを形成する工程と、前記マスクの上から
前記半導体基板上に所定の導電形の不純物材料を含んだ
拡散源層を形成する工程と、前記拡散源層の表面に第１
のキャップ膜を形成する工程と、前記半導体基板の裏面
上に第２のキャップ膜を形成して拡散構造を得る工程
と、前記拡散構造を所定温度の所定雰囲気中に配置し
て、前記拡散源層から前記不純物材料を前記半導体基板
中に拡散させる工程とを含む。
【００１３】本発明の半導体装置の製造方法によれば、
半導体基板の所定の導電型の表面上に拡散領域を開口し
たマスクを形成する工程と、前記マスクの上から前記半
導体基板上に前記半導体基板とは異なる導電形の所定の
不純物材料を含んだ拡散源層を形成する工程と、前記拡
散源層の表面に第１のキャップ膜を形成する工程と、前
記半導体基板の裏面上に第２のキャップ膜を形成して拡
散構造を得る工程と、前記拡散構造を所定温度の所定雰
囲気中に配置して、前記拡散源層から前記不純物材料を
前記半導体基板中の所定領域に拡散させる工程と、前記
第１と第２のキャップ層と、前記拡散源層と、前記マス
クとを除去する工程と、前記不純物材料が拡散された前
記所定領域と接する第１の電極と、前記半導体基板の前
記所定領域以外と接する第２の電極とを形成する工程と
を有する。
半導体基板の所定の導電型の表面上に拡散領域を開口し
たマスクを形成する工程と、前記マスクの上から前記半
導体基板上に前記半導体基板とは異なる導電形の所定の
不純物材料を含んだ拡散源層を形成する工程と、前記拡
散源層の表面に第１のキャップ膜を形成する工程と、前
記半導体基板の裏面上に第２のキャップ膜を形成して拡
散構造を得る工程と、前記拡散構造を所定温度の所定雰
囲気中に配置して、前記拡散源層から前記不純物材料を
前記半導体基板中の所定領域に拡散させる工程と、前記
第１と第２のキャップ層と、前記拡散源層と、前記マス
クとを除去する工程と、前記不純物材料が拡散された前
記所定領域と接する第１の電極と、前記半導体基板の前
記所定領域以外と接する第２の電極とを形成する工程と
を有する。
【００１４】半導体基板の裏面上に形成した第２のキャ
ップ膜により、応力制御が可能となる。所望の拡散制御
が可能となる。
ップ膜により、応力制御が可能となる。所望の拡散制御
が可能となる。
【００１５】
【発明の実施の形態】本発明の実施例による固相拡散法
及びその方法を使用した半導体装置の製造工程を図面を
参照して説明する。図１は、実施例によるＬＥＤアレイ
チップの製造工程を一つのＬＥＤ素子に注目して表した
断面図である。
及びその方法を使用した半導体装置の製造工程を図面を
参照して説明する。図１は、実施例によるＬＥＤアレイ
チップの製造工程を一つのＬＥＤ素子に注目して表した
断面図である。
【００１６】図１（Ａ）に示すように、７４０μｍの厚
さのｎ型ＧａＡｓＰ基板１０の表面に、ＳｉＮによる拡
散マスク１１をプラズマＣＶＤもしくは、スパッタリン
グにより５００〜２０００オングストロームの膜厚で成
膜する。さらに、拡散領域に開口パターン１１ａをフォ
トリソグラフィ、エッチングにより形成する。
さのｎ型ＧａＡｓＰ基板１０の表面に、ＳｉＮによる拡
散マスク１１をプラズマＣＶＤもしくは、スパッタリン
グにより５００〜２０００オングストロームの膜厚で成
膜する。さらに、拡散領域に開口パターン１１ａをフォ
トリソグラフィ、エッチングにより形成する。
【００１７】図１（Ａ）の工程で得た拡散マスク１１を
形成した基板の上に（ＺｎＯ）x （ＳｉＯ2 ）1-x （ｘ
＝０．１〜１）の材料をスパッタリングもしくはイオン
プレーティングにより２００〜２０００オングストロー
ムの膜厚で成膜して拡散源膜１２を形成する。さらに、
その上にＳｉＯ２による第１のキャップ膜１３をスパッ
タ装置で２００〜４０００オングストロームの厚みで成
膜する。さらに、基板１０の裏面にＳｉＯ２による第２
のキャップ膜１７をスパッタリングで５００〜８０００
オングストロームの厚みで成膜する。 (図１（Ｂ）) この基板を電気炉中に挿入し、大気、Ｎ2 もしくはＨ2
雰囲気中で６００〜８００℃で加熱して、拡散源膜１２
からｐ型不純物であるＺｎを固相で半導体基板１０中に
拡散させて図１（Ｃ）で示すように拡散層１４を形成す
る。
形成した基板の上に（ＺｎＯ）x （ＳｉＯ2 ）1-x （ｘ
＝０．１〜１）の材料をスパッタリングもしくはイオン
プレーティングにより２００〜２０００オングストロー
ムの膜厚で成膜して拡散源膜１２を形成する。さらに、
その上にＳｉＯ２による第１のキャップ膜１３をスパッ
タ装置で２００〜４０００オングストロームの厚みで成
膜する。さらに、基板１０の裏面にＳｉＯ２による第２
のキャップ膜１７をスパッタリングで５００〜８０００
オングストロームの厚みで成膜する。 (図１（Ｂ）) この基板を電気炉中に挿入し、大気、Ｎ2 もしくはＨ2
雰囲気中で６００〜８００℃で加熱して、拡散源膜１２
からｐ型不純物であるＺｎを固相で半導体基板１０中に
拡散させて図１（Ｃ）で示すように拡散層１４を形成す
る。
【００１８】次に、第１と第２のキャップ膜１３、１７
をＨＦ，バッファードＨＦによるウエットエッチング，
もしくはプラズマエッチングにて除去した後、拡散源膜
１２をＨＦ，バッファードＨＦもしくはＨＣｌによるエ
ッチングで除去する。( 図１（Ｄ）) さらに、図１（Ｅ）に示すように、導電材によるｐ電極
１５を拡散層１４の上に形成し、またｎ電極１６を半導
体基板１０の裏面に形成した後、炉内で４００〜５００
℃で合金化して、ＬＥＤアレイを得る。
をＨＦ，バッファードＨＦによるウエットエッチング，
もしくはプラズマエッチングにて除去した後、拡散源膜
１２をＨＦ，バッファードＨＦもしくはＨＣｌによるエ
ッチングで除去する。( 図１（Ｄ）) さらに、図１（Ｅ）に示すように、導電材によるｐ電極
１５を拡散層１４の上に形成し、またｎ電極１６を半導
体基板１０の裏面に形成した後、炉内で４００〜５００
℃で合金化して、ＬＥＤアレイを得る。
【００１９】図２は、本実施例で得られた裏面のキャッ
プ厚１７の膜厚と総応力との関係を示したものである。
サンプルのＬＥＤアレイを以下の表の条件で作成した。
０〜８０００Åの裏面キャップ膜を付けた時のウエハの
反り変化から、総応力を導いた。その式は、
プ厚１７の膜厚と総応力との関係を示したものである。
サンプルのＬＥＤアレイを以下の表の条件で作成した。
０〜８０００Åの裏面キャップ膜を付けた時のウエハの
反り変化から、総応力を導いた。その式は、
【００２０】
【数１】応力＝〔Ｅs ｔs 2 ／６（１−Ｖs ）ｄ〕
〔（１／Ｒo ）−（１／Ｒf ）〕 Ｅs ：基板のヤング率 Ｖs ：基板のポアッソン比 ｄ：膜厚 ｔs ：基板の厚み Ｒo ：成膜前の基板の曲率 Ｒf ：成膜後の基板の曲率 である。
〔（１／Ｒo ）−（１／Ｒf ）〕 Ｅs ：基板のヤング率 Ｖs ：基板のポアッソン比 ｄ：膜厚 ｔs ：基板の厚み Ｒo ：成膜前の基板の曲率 Ｒf ：成膜後の基板の曲率 である。
【００２１】
【表１】
【００２２】この結果から、裏面の第２のキャップ膜厚
を増加するほど、ＧａＡｓＰ基板１０全体の総応力は減
少することがわかる。
を増加するほど、ＧａＡｓＰ基板１０全体の総応力は減
少することがわかる。
【００２３】図３は、裏面の第２のキャップ膜厚を変え
たときの、拡散温度と拡散速度との関係を示したもので
ある。比較のために、従来の技術による裏面の第２のキ
ャップ膜が無い場合の特性も示した。これによると、裏
面キャップ膜の膜厚を増加すると拡散速度が遅くなるこ
とがわかる。すなわち、裏面キャップ膜厚を調整するこ
とによって、拡散速度を抑制し、精密な拡散制御ができ
る。しかも、７５０℃以上の拡散温度においても、容易
に１．５μｍ以下の浅い拡散層を形成できることがわか
る。
たときの、拡散温度と拡散速度との関係を示したもので
ある。比較のために、従来の技術による裏面の第２のキ
ャップ膜が無い場合の特性も示した。これによると、裏
面キャップ膜の膜厚を増加すると拡散速度が遅くなるこ
とがわかる。すなわち、裏面キャップ膜厚を調整するこ
とによって、拡散速度を抑制し、精密な拡散制御ができ
る。しかも、７５０℃以上の拡散温度においても、容易
に１．５μｍ以下の浅い拡散層を形成できることがわか
る。
【００２４】なお、裏面の第２のキャップ膜１７をＳｉ
Ｎ，ＡｌＮ，ＳｉＯ2 もしくはＡｌ 2 Ｏ3 にしても、上
記実施例と同様な効果が得られた。
Ｎ，ＡｌＮ，ＳｉＯ2 もしくはＡｌ 2 Ｏ3 にしても、上
記実施例と同様な効果が得られた。
【００２５】上記実施例においては、ＬＥＤの場合を例
にとって説明したが、本発明による固相拡散法は、ＬＥ
Ｄのみならず、他の半導体装置のｐｎ接合を形成する場
合にも有効である。
にとって説明したが、本発明による固相拡散法は、ＬＥ
Ｄのみならず、他の半導体装置のｐｎ接合を形成する場
合にも有効である。
【００２６】以上、実施例に沿って発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせが可能なことは当業者に自
明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせが可能なことは当業者に自
明であろう。
【００２７】
【発明の効果】半導体基板の裏面上に形成した第２のキ
ャップ膜により、半導体基板全体の総応力の制御が可能
となるので、拡散源層、拡散層及びキャップ膜厚みを任
意に制御して、所望の拡散制御が可能となる。
ャップ膜により、半導体基板全体の総応力の制御が可能
となるので、拡散源層、拡散層及びキャップ膜厚みを任
意に制御して、所望の拡散制御が可能となる。
【００２８】また、従来の技術では拡散速度が著しく７
５０℃以上の高温拡散においても、容易に浅く、高キャ
リア濃度の拡散層を得ることができる。したがって、高
密度ＬＥＤアレイチップを作成することが可能となる。
５０℃以上の高温拡散においても、容易に浅く、高キャ
リア濃度の拡散層を得ることができる。したがって、高
密度ＬＥＤアレイチップを作成することが可能となる。
【００２９】また、ウエハ（半導体基板）の反りの減少
によって、フォトリソグラフィの精度を向上できる。
によって、フォトリソグラフィの精度を向上できる。
【図１】本発明の実施例による固相拡散法を使用したＬ
ＥＤの製造工程を説明するための断面図である。
ＥＤの製造工程を説明するための断面図である。
【図２】本発明の実施例による裏面キャップ膜厚と総応
力との関係を示すグラフである。
力との関係を示すグラフである。
【図３】本発明の実施例による裏面キャップ膜厚を変え
た場合の、拡散温度と拡散速度との関係を示したグラフ
である。
た場合の、拡散温度と拡散速度との関係を示したグラフ
である。
【図４】従来の技術による固相拡散法を使用したＬＥＤ
の製造工程を説明するための断面図である。
の製造工程を説明するための断面図である。
１０ ＧａＡｓＰ基板 １１ 拡散マスク １２ 拡散源膜 １３ 第１のキャップ膜 １４ 拡散層 １５ ｐ電極 １６ ｎ電極 １７ 第２のキャップ膜( 裏面キャップ膜)
Claims (8)
- 【請求項１】 半導体基板の所定の導電型の表面上に拡
散領域を開口したマスクを形成する工程と、 前記マスクの上から前記半導体基板上に所定の導電形の
不純物材料を含んだ拡散源層を形成する工程と、 前記拡散源層の表面に第１のキャップ膜を形成する工程
と、 前記半導体基板の裏面上に第２のキャップ膜を形成して
拡散構造を得る工程と、 前記拡散構造を所定温度の所定雰囲気中に配置して、前
記拡散源層から前記不純物材料を前記半導体基板中に拡
散させる工程とを含む固相拡散法。 - 【請求項２】 前記第２のキャップ膜を形成する工程に
おいて、前記第２のキャップ膜の厚みが、前記拡散工程
における不純物の拡散速度を抑制するように選ばれてい
る請求項１記載の固相拡散法。 - 【請求項３】 前記半導体基板はn 型化合物半導体であ
り、前記不純物材料がｐ型不純物であり、前記第２のキ
ャップ膜の厚みが５００から８０００オングストローム
の範囲である請求項２記載の固相拡散法。 - 【請求項４】 前記第２のキャップ膜の材料は、Ａｌ
Ｎ，ＳｉＮ，ＳｉＯ2あるいはＡｌ2 Ｏ3 のいずれかを
含む請求項３記載の固相拡散法。 - 【請求項５】 半導体基板の所定の導電型の表面上に拡
散領域を開口したマスクを形成する工程と、 前記マスクの上から前記半導体基板上に前記半導体基板
とは異なる導電形の所定の不純物材料を含んだ拡散源層
を形成する工程と、 前記拡散源層の表面に第１のキャップ膜を形成する工程
と、 前記半導体基板の裏面上に第２のキャップ膜を形成して
拡散構造を得る工程と、 前記拡散構造を所定温度の所定雰囲気中に配置して、前
記拡散源層から前記不純物材料を前記半導体基板中の所
定領域に拡散させる工程と、 前記第１と第２のキャップ層と、前記拡散源層と、前記
マスクとを除去する工程と、 前記不純物材料が拡散された前記所定領域と接する第１
の電極と、前記半導体基板の前記所定領域以外と接する
第２の電極とを形成する工程とを有する半導体装置の製
造方法。 - 【請求項６】 前記第２のキャップ膜を形成する工程に
おいて、前記第２のキャップ膜の厚みが、前記拡散工程
における不純物の拡散速度を抑制するように選ばれてい
る請求項５記載の半導体装置の製造方法。 - 【請求項７】 前記半導体基板はn 型化合物半導体であ
り、前記不純物材料がｐ型不純物であり、前記第２のキ
ャップ膜の厚みが５００から８０００オングストローム
の範囲であり、前記半導体装置が発光ダイオードである
請求項６記載の半導体装置の製造方法。 - 【請求項８】 前記ｎ型化合物半導体は、ＧａＡｓＰで
ある請求項７記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37322098A JP2000195811A (ja) | 1998-12-28 | 1998-12-28 | 固相拡散法及びその方法を使用した半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP37322098A JP2000195811A (ja) | 1998-12-28 | 1998-12-28 | 固相拡散法及びその方法を使用した半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000195811A true JP2000195811A (ja) | 2000-07-14 |
Family
ID=18501796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP37322098A Pending JP2000195811A (ja) | 1998-12-28 | 1998-12-28 | 固相拡散法及びその方法を使用した半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000195811A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112862B2 (en) | 2003-10-21 | 2006-09-26 | Samsung Electronics Co., Ltd. | Light emitting and/or detecting device and method of manufacturing the same |
| JP2007273597A (ja) * | 2006-03-30 | 2007-10-18 | Toyota Central Res & Dev Lab Inc | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 |
-
1998
- 1998-12-28 JP JP37322098A patent/JP2000195811A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7112862B2 (en) | 2003-10-21 | 2006-09-26 | Samsung Electronics Co., Ltd. | Light emitting and/or detecting device and method of manufacturing the same |
| JP2007273597A (ja) * | 2006-03-30 | 2007-10-18 | Toyota Central Res & Dev Lab Inc | Ｉｉｉ族窒化物系化合物半導体素子の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1093122A (ja) | 薄膜太陽電池の製造方法 | |
| JPH08195506A (ja) | 拡散マスク及びそれを用いたｐｎ接合素子の製造方法 | |
| JPS60201666A (ja) | 半導体装置 | |
| JP3268731B2 (ja) | 光電変換素子 | |
| US3913217A (en) | Method of producing a semiconductor device | |
| JPH02275624A (ja) | オーミック電極の製造方法 | |
| US3431636A (en) | Method of making diffused semiconductor devices | |
| JP2000195811A (ja) | 固相拡散法及びその方法を使用した半導体装置の製造方法 | |
| JP3241929B2 (ja) | 受発光ダイオード | |
| JP3563141B2 (ja) | Ｚｎの固相拡散方法およびＬＥＤの製造方法 | |
| JPS61102059A (ja) | 半導体装置 | |
| KR100226831B1 (ko) | 발광 다이오드 및 그 제조방법 | |
| JPH07106336A (ja) | プレーナ型ダイオードの製造方法 | |
| JPS6298721A (ja) | ３−Ｖ族化合物半導体へのＺｎ固相拡散方法 | |
| JP3219969B2 (ja) | 発光ダイオードの製造方法 | |
| JP5156945B2 (ja) | 半導体素子製造方法 | |
| JPH0685319A (ja) | 発光ダイオードアレイチップの製造方法 | |
| JPH0620984A (ja) | 半導体装置の裏面電極形成方法 | |
| JP3222344B2 (ja) | 発光ダイオードアレイの製造方法 | |
| EP0432789A1 (en) | Method of manufacturing a semiconductor element with the extrinsic gettering process | |
| JPH07122781A (ja) | Ｌｅｄアレイの製造方法 | |
| JPH03501312A (ja) | 薄いシリコン装置の両側からの製造のための処理方法 | |
| JPH11284227A (ja) | 化合物半導体の製造方法 | |
| JP2002141493A (ja) | 半導体装置の製造方法 | |
| JPS62262471A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040309 |