JP2000188721A - 撮像装置の駆動装置、撮像装置の駆動方法及び撮像装置の駆動方法を記憶した記憶媒体 - Google Patents

Abstract

(57)【要約】 【課題】 ノイズによるＣＣＤからの信号出力波形の劣
化を抑止することにより、画質の低下を最小限に抑え
る。 【解決手段】 ＣＣＤリニアイメージセンサ１０１の最
終段レジスタ１０４からの出力を制御するφ１Ｂパルス
の位相を、電荷転送レジスタを駆動するφ１パルス、φ
２パルスの位相に対して所定量シフトして、φ１パル
ス、φ２パルスに起因してＣＣＤリニアイメージセンサ
１０１の信号出力中に発生するノイズのタイミングを可
変する。これにより、安定した信号出力を確保すること
ができ、誘導ノイズに影響されない出力波形を得ること
ができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデジタル複写機など
に用いられるＣＣＤリニアイメージセンサ等の撮像素子
の駆動装置、駆動方法及び駆動方法を記憶した記憶媒体
に関し、特に高速駆動において問題となるクロックパル
スの誘導ノイズによる出力波形劣化を改善する方法に関
する。

【０００２】

【従来の技術】先ず、図５、図６及び図７を参照しなが
ら従来のＣＣＤリニアイメージセンサの構成と、これを
駆動するための各駆動パルスについて説明する。

【０００３】図５に示すように、ＣＣＤリニアイメージ
センサ１０１は、フォトダイオード１０２、シフトゲー
ト１０３（以下ＳＨゲートと称する）、転送レジスタ１
０４、最終段レジスタ１０５、電荷を電圧に変換するコ
ンデンサ１０６、リセットゲート１０７（以下ＲＳゲー
トと称する）、出力アンプ１０８を有して構成されてい
る。

【０００４】ＣＣＤリニアイメージセンサ１０１は、駆
動回路から所定のパルスを印加することによって駆動さ
れる。図６は、ＣＣＤリニアイメージセンサ１０１を駆
動するためのパルスの駆動波形を示すタイミングチャー
トである。以下、これらのパルスのより、光電変換され
た信号電荷が出力されるまでの動作を説明する。

【０００５】先ず、光電変換されフォトダイオード１０
２に蓄積された電荷は、タイミングＴ１でＳＨゲート１
０３がオンすることによって転送レジスタ１０４へと転
送される。

【０００６】次に、タイミングＴ２の間に、φ１パル
ス、φ２パルスによる２相駆動によって、蓄積された電
荷は順次出力アンプ１０８側に転送されて出力される。
転送レジスタ１０４は印加パルス電圧によって制御され
る電位ポテンシャルの高低によって、順次電荷を転送し
ていく。

【０００７】そして、これらの動作を繰り返すことによ
ってＣＣＤリニアイメージセンサ１０１は被写体光を読
み取っていく。

【０００８】最終段レジスタ１０５はφ１Ｂパルスで駆
動される。一般的にφ１Ｂパルスはφ１パルスと同一な
ものが用いられる。またＲＳゲート１０７はＲＳパルス
で駆動される。

【０００９】転送レジスタ１０４によって転送された電
荷はコンデンサ１０６で電圧に変換されるため、各画素
毎の出力を得るためには画素毎にコンデンサのリセット
を行う必要がある。このリセット動作を行うのがＲＳゲ
ート１０７である。

【００１０】図５において、ＲＳゲート１０７及び最終
段ゲート１０５は模式的にスイッチとして示している。
ＲＳパルスがＨｉレベルの時にＲＳゲート１０７からな
るスイッチが接続され、コンデンサ１０６が定電圧Ｖｒ
ｓにチャージされる。

【００１１】このとき、最終段ゲート１０５はスイッチ
が開かれた状態とされ、転送レジスタ１０４からの信号
電荷がコンデンサ１０６に流入しないように制御され
る。

【００１２】図７はＣＣＤリニアイメージセンサ１０１
の理想的な出力波形を示している。φ１ＢパルスがＨｉ
レベルの時、最終段ゲート１０５はＳＷが開く側に制御
される。

【００１３】その期間中にＲＳパルスがＨｉレベルにな
るとＲＳゲート１０７はＳＷが閉じる方向に制御され、
コンデンサ１０６は定電圧Ｖｒｓとなる。

【００１４】次に、ＲＳパルスがＬｏレベルになると出
力波形はフィードスルーレベルと呼ばれる安定レベルに
なる。その後、φ１ＢパルスがＬｏレベルになると最終
段レジスタ１０５のＳＷが閉じ、転送レジスタ１０４に
よって運ばれてきた電荷がコンデンサ１０６に供給され
る。

【００１５】ＣＣＤリニアイメージセンサ１０１で発生
する電荷はマイナスの電荷を持つ電子であり、図７に示
されるようにＣＣＤ出力波形は電荷量に応じて負の方向
の電圧として現れる。図７においては出力波形の斜線部
分がこれに相当する。

【００１６】φ１ＢパルスがＨｉレベルとなり、最終段
レジスタ１０５のＳＷが開いた状態になってもコンデン
サ１０６は電荷量に相当する電圧を次のリセットまで保
持する。

【００１７】図７においてＴＤ（ＯＳ）はφ１Ｂパルス
がＬｏレベルになってから出力が安定するまでの時間で
あり出力遅延時間と呼ばれる。出力遅延時間は最終段ゲ
ート１０５からコンデンサ１０６への電荷移動時間や、
出力アンプ１０８の周波数特性に依存する信号の遅れ
（出力遅延時間）であり、この出力遅延時間ＴＤ（Ｏ
Ｓ）を小さくすることがＣＣＤリニアイメージセンサ１
０１を高速に使用する場合に要求される。

【００１８】

【発明が解決しようとする課題】しかしながら、近年の
装置の高速化に伴うＣＣＤリニアイメージセンサの高速
化においては次のような問題が顕在化してきている。 １．高い電流供給能力を持つドライバーにより高速駆動
を行った場合に生じる誘導ノイズの増加。 ２．高速化により信号出力期間（図７におけるφ１Ｂパ
ルスのＬｏレベル期問）が減少し、これに伴う出力安定
期間の減少。 ３．上記１、２の問題により発生する、ＣＣＤリニアイ
メージセンサの出力波形の不良、及びこれに伴う出力画
像の画質の劣化。

【００１９】上記の問題が発生する要因を、図８及び図
９を参照しながら説明する。

【００２０】図８は、ＣＣＤリニアイメージセンサ１０
１を駆動する各パルスと、実際の信号出力波形の一例を
示している。図８において矢印Ａ，Ｂで示す部位に発生
しているノイズは、転送レジスタ１０４を駆動するφ１
パルス、φ２パルスに起因するものであり、以下の理由
により発生する。

【００２１】すなわち、転送レジスタ１０４は負荷とし
て考えた場合、容量性の負荷として捉えられる。そし
て、転送レジスタ１０４はＣＣＤチップ内では最大の負
荷であるため、φ１パルス、φ２パルスの立ち上がり、
立ち下がりにおいて大きな電流が発生することとなる。
これにより、ＣＣＤリニアイメージセンサ１０１のチッ
プ内部において、隣接する配線などに誘導性のノイズを
発生させることとなる。

【００２２】また、ＣＣＤリニアイメージセンサ１０１
のチップ内部のレイアウトが不適であったり、適切なピ
ンアサインがなされていない場合には、パルス電流のリ
ターン電流がチップ内部のＧＮＤ（サブストレート）を
揺さぶり、系全体の電位を不安定にする要因となる。

【００２３】以上のような理由により、矢印Ａ，Ｂで示
す部位において出力波形にノイズが発生する。

【００２４】図９は、ＣＣＤリニアイメージセンサ１０
１を高速で駆動した場合における、駆動パルスと信号出
力波形を示したものである。図８と比較すると、ＣＣＤ
リニアイメージセンサ１０１を高速で駆動した場合に
は、出力の安定期間が大幅に減少していることが分か
る。

【００２５】従って、安定期間が減少した分、ノイズの
タイミングが安定期間と重なる危険性が増大することと
なる。図９において、φ１Ｂパルスの立ち下がりから信
号電荷に応じた出力波形が現れ、出力が１００％に到達
して安定し始めた直後、出力波形は転送レジスタ１０４
の駆動クロック、すなわちφ１パルス、φ２パルスに起
因するノイズを受ける。

【００２６】本発明は、このような問題を解決するため
に成されたものであり、ノイズによる出力波形の劣化を
抑止することにより、画質の低下を最小限に抑えた撮像
素子の駆動装置、撮像素子の駆動方法及び記憶媒体を提
供することを目的とする。

【００２７】

【課題を解決するための手段】本発明の撮像素子の駆動
装置は、撮像画像に応じた信号出力を撮像素子から発生
させるための駆動装置であって、電荷転送方向の最終段
レジスタからの出力時を規定する第１のパルスの位相
を、電荷転送レジスタの電荷転送を行う第２のパルスの
位相に対して所定量可変して、前記第２のパルスに起因
して発生するノイズが前記信号出力の出力波形中の所定
のタイミングで発生するようにしている。

【００２８】本発明の撮像素子の駆動装置の一態様例に
おいては、前記信号出力が安定期間に到達するまでの遅
延時間内に前記ノイズが発生するようにしている。

【００２９】本発明の撮像素子の駆動装置の一態様例に
おいては、前記信号出力の安定期間のリセット時に前記
ノイズが発生するようにしている。

【００３０】本発明の撮像素子の駆動装置の一態様例に
おいては、前記信号出力の安定期間のリセット時から所
定時間後に前記ノイズが発生するようにしている。

【００３１】本発明の撮像素子の駆動装置の一態様例に
おいては、前記リセット時を制御するリセットクロック
の位相を前記第２のパルスの位相に対して所定量可変し
ている。

【００３２】本発明の撮像素子の駆動装置の一態様例に
おいて、前記第２のパルスは、同一周期で位相が半周期
分ずれた２つのパルスからなる。

【００３３】本発明の撮像素子の駆動装置の一態様例に
おいては、前記第２のパルスの位相に対して前記第１の
パルスの位相を進めている。

【００３４】本発明の撮像素子の駆動装置の一態様例に
おいては、前記第１のパルスの位相に対して前記第２の
パルスの位相を遅らせている。

【００３５】本発明の撮像素子の駆動装置は、撮像画像
に応じた信号出力を撮像素子から発生させるための駆動
装置であって、電荷転送方向の最終段レジスタからの出
力時を規定する第１のパルスを発生するパルス発生手段
と、前記電荷転送レジスタの電荷転送を行う第２のパル
スを発生するパルス発生手段と、前記第１のパルスと前
記第２のパルスの位相との相対的な位相関係を所定量可
変する位相可変手段とを有する。

【００３６】本発明の撮像素子の駆動装置の一態様例に
おいては、前記信号出力の安定期間をリセットするリセ
ットパルス発生手段を更に備え、前記リセットパルスと
前記第２のパルスの位相との相対的な位相関係を所定量
可変する位相可変手段を更に有する。

【００３７】本発明の撮像素子の駆動装置の一態様例に
おいて、前記第２のパルスは、同一周期で位相が半周期
分ずれた２つのパルスからなる。

【００３８】本発明の撮像素子の駆動方法は、撮像画像
に応じた信号出力を撮像素子から発生させるための駆動
方法であって、電荷転送方向の最終段レジスタからの出
力時を規定する第１のパルスの位相を、電荷転送レジス
タの電荷転送を行う第２のパルスの位相に対して所定量
可変して、前記第２のパルスに起因して発生するノイズ
を前記信号出力の出力波形中の所定のタイミングで発生
させる。

【００３９】本発明の撮像素子の駆動方法の一態様例に
おいては、前記信号出力が安定期間に到達するまでの遅
延時間内に前記ノイズを発生させる。

【００４０】本発明の撮像素子の駆動方法の一態様例に
おいては、前記信号出力の安定期間のリセット時に前記
ノイズを発生させる。

【００４１】本発明の撮像素子の駆動方法の一態様例に
おいては、前記信号出力の安定期間のリセット時から所
定時間後に前記ノイズを発生させる。

【００４２】本発明の撮像素子の駆動方法の一態様例に
おいては、前記リセット時を制御するリセットクロック
の位相を前記第２のパルスの位相に対して所定量可変さ
せる。

【００４３】本発明の撮像素子の駆動方法の一態様例に
おいては、前記第２のパルスを同一周期で位相が半周期
分ずれた２つのパルスとしている。

【００４４】本発明の撮像素子の駆動方法の一態様例に
おいては、前記第２のパルスの位相に対して前記第１の
パルスの位相を進める。

【００４５】本発明の撮像素子の駆動方法の一態様例に
おいては、前記第１のパルスの位相に対して前記第２の
パルスの位相を遅らせる。

【００４６】本発明の記憶媒体は、上記撮像素子の駆動
方法の手順をコンピュータに実行させるためのプログラ
ムを記録したコンピュータ読み取り可能な記憶媒体であ
る。

【００４７】本発明の記憶媒体は、撮像素子の駆動装置
を構成する各手段としてコンピュータを機能させるため
のプログラムを記憶したコンピュータから読み取り可能
な記憶媒体である。

【００４８】

【作用】本発明は上記技術手段より成るので、前記第２
のパルスに起因して発生するノイズを、信号出力波形中
の所定位置で生じるよう調整することができる。従っ
て、信号出力の安定期間から外れたタイミングでノイズ
を生じさせることにより、ノイズの影響を受けずに適正
な画像信号を得ることができる。

【００４９】

【発明の実施の形態】（第１の実施形態）以下、本発明
の一実施形態を図面に基づいて説明する。図１は本発明
の第１の実施形態における撮像素子の駆動回路を示すブ
ロック図である。ここで、図１に示すＣＣＤリニアイメ
ージセンサ１０１の構成は、図５において説明したもの
と同一である。

【００５０】先ず、撮像素子（ＣＣＤリニアイメージセ
ンサ１０１）の駆動回路の構成について説明する。図１
に示す駆動回路において、ＣＣＤリニアイメージセンサ
１０１の信号出力は、エミッタフォロア１００１でイン
ピーダンス変換がなされた後、コンデンサ１００２によ
りＤＣ成分が除去され、サンプルホールド回路１００
３，１００５に入力される。

【００５１】サンプルホールド回路１００３，１００５
ではそれぞれフィードスルー期間、信号期問のサンプリ
ングが行わる。サンプルホールド回路１００３の出力に
関してはサンプルホールド回路１００４においてサンプ
ルホールド回路１００５と同位相たなるように再度サン
プリングが成された後、差動アンプ１００６で引き算処
理が行われて信号成分が取り出される。これは一般に相
関二重サンプリングと呼ばれる処理である。

【００５２】差動アンプ１００６の出力はアンプ１００
７で所定レベルに増幅され、クランプ回路１００８（以
下ＣＰ回路と称する）で所定レベルにクランプされた
後、Ａ／Ｄ変換器１００９でデジタルデータに変換さ
れ、画像処理回路１０１０でシェーディング補正、濃度
変換、トリミング、誤差拡散などの各種処理が行われ
る。

【００５３】ＣＣＤリニアイメージセンサ１０１はドラ
イバ１０１１，１０１２，１０１３，１０１４，１０１
５から入力される各パルスによって駆動される。ドライ
バ１０１１，１０１２，１０１３，１０１４，１０１５
は、それぞれ図６において説明したφ１，φ２，φ１
Ｂ，ＲＳ，ＳＨの各パルスを駆動する。そして、これら
のパルスはタイミング発生回路１０１６において生成さ
れる。タイミング発生回路１０１６はゲートアレイやＦ
ＰＧＡなどで構成されている。

【００５４】タイミング発生回路１０１６に入力される
水晶発振器１０１７の出力は、位相比較器１０１８（以
下、ＰＬＬ回路と称する）の一方の入力端子に入力され
る。電圧制御発振器１０１９（以下ＶＣＯ回路と称す
る）はＰＬＬ回路１０１８の出力によって制御される。
ＶＣＯ回路１０１９からの出力クロックは、分周器１０
２１において所定比率で分周され、ＰＬＬ回路１０１８
のもう一方の入力端子に供給される。

【００５５】そして、ＰＬＬ回路１０１８において、水
晶発振器１０１７の出力と分周器１０２１の出力周波数
が等しくなるようにＶＣＯ回路１０１９が制御される。

【００５６】分周器１０２１の分周比は不図示のＣＰＵ
によって制御され、例えば分周比を１／８とすると、Ｖ
ＣＯ回路１０１９の発振周波数を水晶発振器１０１７の
出力周波数の８倍に設定することができる。

【００５７】カウンター１０２０は、ＶＣＯ回路１０１
９の出力クロックによって駆動されるカウンターであっ
て、φ１，φ２，φ１Ｂ，ＲＳ，ＳＨの各パルスはカウ
ンター１０２０の出力をデコードすることによって生成
される。

【００５８】１０２２はφ１パルス生成ブロックであ
り、以下の構成から成る。デコーダー１０２７はカウン
ター１０２０の出力からφ１パルスを生成し、ＶＣＯ回
路１０１９の出力クロック単位での波形制御を行う。デ
コーダー１０２７の出力は直列に接続された１ｎｓｅｃ
遅延素子１０２８，１０２９を介してセレクター１０３
０に入力される。セレクター１０３０にはデコーダー１
０２７出力と、１ｎｓｅｃ遅延素子１０２８，１０２９
の出力も入力され、不図示のＣＰＵによって制御するこ
とによって遅延時間を可変することが可能である。初期
設定は１ｎｓｅｃ遅延素子１０２８の出力とすることに
よって±１ｎｓｅｃの遅延制御が可能となる。そして、
セレクター１０３０の出力は出力バッファ１０３１を介
して出力され、ドライバ１０１１に供給される。

【００５９】φ２パルス生成ブロック１０２３、φ１Ｂ
パルス生成ブロック１０２４、ＲＳパルス生成ブロック
１０２５及びＳＨパルス生成ブロック１０２６は、φ１
パルス生成ブロック１０２２と同様の構成を有する。

【００６０】次に、上述した遅延制御により、本実施形
態におけるφ１Ｂパルスの位相をφ１パルス、φ２パル
スに対して可変させたタイミングチャートについて説明
する。図２は、水晶発振器１０１７の発振周波数を２５
ＭＨｚ、分周器１０２１の分周比を１／８とした場合の
タイミングチャートを示している。

【００６１】図２において、ＶＣＯ回路１０１９の出力
は水晶発振器１０１７の発振周波数の８倍の１００ＭＨ
ｚとなり、デコーダー１０２７での波形制御は１０ｎｓ
ｅｃ（１００ＭＨｚの１周期分）単位で行われる。

【００６２】ＣＣＤリニアイメージセンサ１０１の駆動
周波数は２５ＭＨｚであり、φ１パルス、φ２パルスと
して図２に示す２５ＭＨｚのクロックが出力される。ま
た、出力遅延時間ＴＤ（ＯＳ）は１２ｎｓｅｃである。

【００６３】そして、本実施形態においては、遅延制御
によりφ１Ｂパルスはφ１パルスに対して時間ＴＤ１だ
け進んだ位相で出力される。ＴＤ１は本実施形態におい
てはＶＣＯ回路１０１９の発振周波数の１クロック分、
１０ｎｓｅｃに相当する。この制御はφ１Ｂパルス生成
ブロック１０２４内のデコーダーによって実現される。
また、ＲＳパルスはφ１パルスと立ち上がりが同位相と
なるように制御されている。

【００６４】そして、図２に示す出力波形は、上述した
駆動パルスによって駆動されたＣＣＤリニアイメージセ
ンサ１０１の出力波形を示している。

【００６５】図２において、矢印Ｂ，Ｃで示される部分
がφ１、φ２パルスによって発生する誘導ノイズであ
る。φ１Ｂパルスの位相を出力遅延時間よりも小さい時
間ＴＤ１だけ進めることによって、矢印Ｂで示すノイズ
を出力遅延期間内に発生させることができる。また、Ｒ
Ｓパルスによるリセット動作をφ１、φ２パルスと同時
に行うことによって矢印Ｃで示すノイズを大幅に軽減す
ることができる。

【００６６】なお、ＴＤ１およびＴＤ２はＣＣＤリニア
イメージセンサ１０１の駆動周波数に応じて適宜設定す
ることができる。

【００６７】以上説明したように、本発明の第１の実施
形態によれば、出力安定期間をノイズの影響を受けない
状態で安定して確保することができ、誘導ノイズに影響
されない出力波形を得ることができる。

【００６８】また、矢印Ｂで示すノイズを出力遅延期間
内に発生させることにより、フィードスルー期間の誘導
ノイズを除去できる。これにより、更に精度の高い相関
二重サンプリングを可能とする。なお、位相制御方法は
本実施形態に限定されるものではない。

【００６９】（第２の実施形態）次に、本発明の第２の
実施形態について説明する。第２の実施形態におけるＣ
ＣＤリニアイメージセンサ１０１の構成、ＣＤリニアイ
メージセンサ１０１の駆動回路の構成は第１の実施形態
と同じであるため、ここでは説明を省略し、各駆動パル
ス及び信号出力のタイミングチャートについてのみ図３
を参照しながら説明する。

【００７０】第２の実施形態においては、第１の実施形
態と同様に遅延制御によりφ１Ｂパルスはφ１パルスに
対して時間ＴＤ１だけ進んだ位相で出力される。更に、
本実施形態においては、ＲＳパルスの位相がφ１パルス
に対して時間ＴＤ２だけ進んだ位相に制御される。この
制御は、図１において説明したφ１Ｂパルス生成ブロッ
ク１０２４内部のセレクターによって制御することがで
きる。この結果、図３の出力波形に示すように、ノイズ
Ｃをリセット動作によって完全に除去することが可能で
ある。

【００７１】以上説明したように、本発明の第２の実施
形態によれば、特に出力安定期間の終了時における出力
波形をノイズの影響を受けない状態で安定して確保する
ことができ、誘導ノイズに影響されない出力波形を得る
ことができる。

【００７２】（第３の実施形態）次に、本発明の第３の
実施形態について説明する。第３の実施形態において
も、ＣＣＤリニアイメージセンサ１０１の構成、ＣＤリ
ニアイメージセンサ１０１の駆動回路の構成は第１の実
施形態と同じであるため、ここでは説明を省略し、各駆
動パルス及び信号出力のタイミングチャートについての
み図４を参照しながら説明する。

【００７３】第３の実施形態においてはφ１、φ２パル
スはφ１Ｂパルスに対してＴＤ３だけ遅れた位相に制御
され、ＲＳパルスはφ１Ｂパルスに対してＴＤ４だけ遅
れた位相に制御されている。

【００７４】ＴＤ３はＣＣＤリニアイメージセンサ１０
１の出力遅延時間ＴＤ（ＯＳ）より小さく、また本実施
形態においてはＴＤ４に等しい時間に設定されている。
このφ１、φ２パルス、ＲＳパルスの位相の設定は、共
にタイミング発生回路１０１６内部のデコーダによって
制御することができる。

【００７５】φ１、φ２パルスによる誘導ノイズは本実
施形態の制御を行うことにより出力遅延期間内と、ＲＳ
パルスによるリセット時の近傍に現れることになり、リ
セット期間近傍に現れるノイズはリセット動作によって
軽減されることから出力安定期間を十分に確保すること
ができる。

【００７６】第３の実施形態においても、位相ＴＤ３お
よびＴＤ４はＣＣＤリニアイメージセンサ１０１の駆動
周波数に応じて適宜設定することが可能である。

【００７７】以上説明したように、本発明の第３の実施
形態によれば、出力安定期間をノイズの影響を受けない
状態で安定して確保することができ、誘導ノイズに影響
されない出力波形を得ることができる。

【００７８】また、矢印Ｂで示すノイズを出力遅延期間
内に発生させることにより、フィードスルー期間の誘導
ノイズを除去できる。これにより、更に精度の高い相関
二重サンプリングを可能とする。なお、位相制御方法は
本実施形態に限定されるものではない。

【００７９】

【発明の効果】本発明によれば、ＣＣＤリニアイメージ
センサを高速で駆動した場合に発生する転送レジスタ駆
動クロックによる誘導ノイズによる出力波形劣化を軽減
することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施形態に係る撮像素子の駆動回路
を示すブロック図である。

【図２】本発明の第１の実施形態に係る撮像素子の駆動
方法のタイミングチャートである。

【図３】本発明の第２の実施形態に係る撮像素子の駆動
方法のタイミングチャートである。

【図４】本発明の第３の実施形態に係る撮像素子の駆動
方法のタイミングチャートである。

【図５】撮像素子の全体構成を示す模式図である。

【図６】従来の撮像素子の駆動パルスを示すタイミング
チャートである。

【図７】撮像素子の理想的な出力波形を示すタイミング
チャートである。

【図８】従来例における、撮像素子の実際の出力波形を
示すタイミングチャートである。

【図９】従来例における、高速で駆動した場合の撮像素
子の実際の出力波形を示すタイミングチャートである。

【符号の説明】

１０１ ＣＣＤリニアイメージセンサ １０２ フォトダイオード １０３ シフトゲート １０４ 転送レジスタ １０５ 最終段レジスタ １０６ コンデンサ １０７ リセットゲート １０８ 出力アンプ １００１ エミッタフォロア １００２ コンデンサ １００３，１００４，１００５ サンプルホールド回路 １００６ 差動アンプ １００７ アンプ １００８ クランプ回路 １００９ Ａ／Ｄ変換器 １０１０ 画像処理回路 １０１１，１０１２，１０１３，１０１４，１０１５
ドライバ １０１６ タイミング発生回路 １０１７ 水晶発振器 １０１８ 位相比較器 １０１９ 電圧制御発振器 １０２０ カウンター １０２１ 分周器 １０２２ φ１パルス生成ブロック １０２３ φ２パルス生成ブロック １０２４ φ１Ｂパルス生成ブロック １０２５ ＲＳパルス生成ブロック １０２６ ＳＨパルス生成ブロック １０２７ デコーダー １０２８，１０２９ 遅延素子 １０３０ セレクター １０３１ 出力バッファ

Claims (21)

【特許請求の範囲】
1. 【請求項１】 撮像画像に応じた信号出力を撮像素子か
   ら発生させるための駆動装置であって、 電荷転送方向の最終段レジスタからの出力時を規定する
   第１のパルスの位相を、電荷転送レジスタの電荷転送を
   行う第２のパルスの位相に対して所定量可変して、前記
   第２のパルスに起因して発生するノイズが前記信号出力
   の出力波形中の所定のタイミングで発生するようにした
   ことを特徴とする撮像素子の駆動装置。
2. 【請求項２】 前記信号出力が安定期間に到達するまで
   の遅延時間内に前記ノイズが発生するようにしたことを
   特徴とする請求項１に記載の撮像素子の駆動装置。
3. 【請求項３】 前記信号出力の安定期間のリセット時に
   前記ノイズが発生するようにしたことを特徴とする請求
   項１又は２に記載の撮像素子の駆動装置。
4. 【請求項４】 前記信号出力の安定期間のリセット時か
   ら所定時間後に前記ノイズが発生するようにしたことを
   特徴とする請求項１又は２に記載の撮像素子の駆動装
   置。
5. 【請求項５】 前記リセット時を制御するリセットクロ
   ックの位相を前記第２のパルスの位相に対して所定量可
   変したことを特徴とする請求項４に記載の撮像素子の駆
   動装置。
6. 【請求項６】 前記第２のパルスは、同一周期で位相が
   半周期分ずれた２つのパルスからなることを特徴とする
   請求項１〜５のいずれか１項に記載の撮像素子の駆動装
   置。
7. 【請求項７】 前記第２のパルスの位相に対して前記第
   １のパルスの位相を進めたことを特徴とする請求項１〜
   ６のいずれか１項に記載の撮像素子の駆動装置。
8. 【請求項８】 前記第１のパルスの位相に対して前記第
   ２のパルスの位相を遅らせたことを特徴とする請求項１
   〜６のいずれか１項に記載の撮像素子の駆動装置。
9. 【請求項９】 撮像画像に応じた信号出力を撮像素子か
   ら発生させるための駆動装置であって、 電荷転送方向の最終段レジスタからの出力時を規定する
   第１のパルスを発生するパルス発生手段と、 前記電荷転送レジスタの電荷転送を行う第２のパルスを
   発生するパルス発生手段と、 前記第１のパルスと前記第２のパルスの位相との相対的
   な位相関係を所定量可変する位相可変手段とを有するこ
   とを特徴とする撮像素子の駆動装置。
10. 【請求項１０】 前記信号出力の安定期間をリセットす
    るリセットパルス発生手段を更に備え、 前記リセットパルスと前記第２のパルスの位相との相対
    的な位相関係を所定量可変する位相可変手段を更に有す
    ることを特徴とする請求項９に記載の撮像素子の駆動装
    置。
11. 【請求項１１】 前記第２のパルスは、同一周期で位相
    が半周期分ずれた２つのパルスからなることを特徴とす
    る請求項９又は１０に記載の撮像素子の駆動装置。
12. 【請求項１２】 撮像画像に応じた信号出力を撮像素子
    から発生させるための駆動方法であって、 電荷転送方向の最終段レジスタからの出力時を規定する
    第１のパルスの位相を、電荷転送レジスタの電荷転送を
    行う第２のパルスの位相に対して所定量可変して、前記
    第２のパルスに起因して発生するノイズを前記信号出力
    の出力波形中の所定のタイミングで発生させることを特
    徴とする撮像素子の駆動方法。
13. 【請求項１３】 前記信号出力が安定期間に到達するま
    での遅延時間内に前記ノイズを発生させることを特徴と
    する請求項１２に記載の撮像素子の駆動方法。
14. 【請求項１４】 前記信号出力の安定期間のリセット時
    に前記ノイズを発生させることを特徴とする請求項１２
    又は１３に記載の撮像素子の駆動方法。
15. 【請求項１５】 前記信号出力の安定期間のリセット時
    から所定時間後に前記ノイズを発生させることを特徴と
    する請求項１２又は１３に記載の撮像素子の駆動方法。
16. 【請求項１６】 前記リセット時を制御するリセットク
    ロックの位相を前記第２のパルスの位相に対して所定量
    可変させることを特徴とする請求項１５に記載の撮像素
    子の駆動方法。
17. 【請求項１７】 前記第２のパルスを同一周期で位相が
    半周期分ずれた２つのパルスとしたことを特徴とする請
    求項１２〜１６のいずれか１項に記載の撮像素子の駆動
    方法。
18. 【請求項１８】 前記第２のパルスの位相に対して前記
    第１のパルスの位相を進めることを特徴とする請求項１
    ２〜１７のいずれか１項に記載の撮像素子の駆動方法。
19. 【請求項１９】 前記第１のパルスの位相に対して前記
    第２のパルスの位相を遅らせることを特徴とする請求項
    １２〜１７のいずれか１項に記載の撮像素子の駆動方
    法。
20. 【請求項２０】 請求項１２〜１９のいずれか１項に記
    載の撮像素子の駆動方法の手順をコンピュータに実行さ
    せるためのプログラムを記録したコンピュータ読み取り
    可能な記憶媒体。
21. 【請求項２１】 請求項９〜１１のいずれか１項に記載
    の撮像素子の駆動装置を構成する各手段としてコンピュ
    ータを機能させるためのプログラムを記憶したコンピュ
    ータから読み取り可能な記憶媒体。