JP2000184713A - 多出力ｄｃ／ｄｃコンバータ - Google Patents
多出力ｄｃ／ｄｃコンバータInfo
- Publication number
- JP2000184713A JP2000184713A JP10355637A JP35563798A JP2000184713A JP 2000184713 A JP2000184713 A JP 2000184713A JP 10355637 A JP10355637 A JP 10355637A JP 35563798 A JP35563798 A JP 35563798A JP 2000184713 A JP2000184713 A JP 2000184713A
- Authority
- JP
- Japan
- Prior art keywords
- output
- switching element
- error voltage
- voltage
- rectifying
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 複数の安定化直流電圧を出力する多出力ＤＣ
／ＤＣコンバータに関し、回路規模を複雑化することな
く、経済的に安定化直流電圧を出力する。 【解決手段】 トランスＴの一次巻線Ｎ１に接続したメ
イン・スイッチング素子Ｑ１のオン，オフを制御して、
二次巻線Ｎ２１，Ｎ２２の誘起電圧を整流平滑回路で整
流平滑化した直流電圧Ｖ１，Ｖ２を安定化させるＤＣ／
ＤＣコンバータであって、二次巻線Ｎ２１，Ｎ２２と、
整流平滑回路との間に、メイン・スイッチング素子Ｑ１
の制御周期に同期し、且つ順次選択されてオンとなる出
力用スイッチング素子ＳＷ１，ＳＷ２を接続し、直流電
圧Ｖ１，Ｖ２の設定値に対する誤差電圧を求める誤差電
圧検出部ＥＶＤと、この誤差電圧を基にメイン・スイッ
チング素子Ｑ１のオン期間を制御するパルス信号を出力
し、且つ出力用スイッチング素子ＳＷ１，ＳＷ２を制御
するパルス幅制御部ＰＷＣとを設ける。
／ＤＣコンバータに関し、回路規模を複雑化することな
く、経済的に安定化直流電圧を出力する。 【解決手段】 トランスＴの一次巻線Ｎ１に接続したメ
イン・スイッチング素子Ｑ１のオン，オフを制御して、
二次巻線Ｎ２１，Ｎ２２の誘起電圧を整流平滑回路で整
流平滑化した直流電圧Ｖ１，Ｖ２を安定化させるＤＣ／
ＤＣコンバータであって、二次巻線Ｎ２１，Ｎ２２と、
整流平滑回路との間に、メイン・スイッチング素子Ｑ１
の制御周期に同期し、且つ順次選択されてオンとなる出
力用スイッチング素子ＳＷ１，ＳＷ２を接続し、直流電
圧Ｖ１，Ｖ２の設定値に対する誤差電圧を求める誤差電
圧検出部ＥＶＤと、この誤差電圧を基にメイン・スイッ
チング素子Ｑ１のオン期間を制御するパルス信号を出力
し、且つ出力用スイッチング素子ＳＷ１，ＳＷ２を制御
するパルス幅制御部ＰＷＣとを設ける。
Description
【０００１】
【発明の属する技術分野】本発明は、複数の安定化直流
電圧を出力する多出力ＤＣ／ＤＣコンバータに関する。
各種の電子機器に於いては、複数種類の直流電圧で動作
する構成が多く、安定化直流電圧をそれぞれ供給する為
の複数のＤＣ／ＤＣコンバータを設ける代わりに、複数
種類の安定化直流電圧を出力する多出力ＤＣ／ＤＣコン
バータが採用されている。この多出力ＤＣ／ＤＣコンバ
ータを経済的に高精度化することが要望されている。
電圧を出力する多出力ＤＣ／ＤＣコンバータに関する。
各種の電子機器に於いては、複数種類の直流電圧で動作
する構成が多く、安定化直流電圧をそれぞれ供給する為
の複数のＤＣ／ＤＣコンバータを設ける代わりに、複数
種類の安定化直流電圧を出力する多出力ＤＣ／ＤＣコン
バータが採用されている。この多出力ＤＣ／ＤＣコンバ
ータを経済的に高精度化することが要望されている。
【０００２】
【従来の技術】図７は従来例の多出力ＤＣ／ＤＣコンバ
ータの説明図であり、トランスＴの一次巻線Ｎ１に、バ
イボーラトランジスタや電界効果トランジスタ等のメイ
ン・スイッチング素子Ｑ１を介して直流電源を接続し、
トランスＴの多出力対応の二次巻線Ｎ２１，Ｎ２２にそ
れぞれダイオードＤ１〜Ｄ４と、チョークコイルＬ１，
Ｌ２と、コンデンサＣ１，Ｃ２とからなる整流平滑回路
を接続し、安定化した直流電圧Ｖ１，Ｖ２を出力する場
合を示す。
ータの説明図であり、トランスＴの一次巻線Ｎ１に、バ
イボーラトランジスタや電界効果トランジスタ等のメイ
ン・スイッチング素子Ｑ１を介して直流電源を接続し、
トランスＴの多出力対応の二次巻線Ｎ２１，Ｎ２２にそ
れぞれダイオードＤ１〜Ｄ４と、チョークコイルＬ１，
Ｌ２と、コンデンサＣ１，Ｃ２とからなる整流平滑回路
を接続し、安定化した直流電圧Ｖ１，Ｖ２を出力する場
合を示す。
【０００３】この構成に於いては、直流電圧Ｖ２を誤差
電圧検出部ＥＶＤに入力し、基準電圧と比較して誤差電
圧をパルス幅制御部ＰＷＣに入力し、パルス幅制御部Ｐ
ＷＣは、誤差電圧が零となるように、メイン・スイッチ
ング素子Ｑ１のオン期間を制御するものである。その場
合、二次巻線Ｎ２２側の直流電圧Ｖ２を安定化できる
が、二次巻線Ｎ２１側の直流電圧Ｖ１を安定化できない
ので、安定化回路ＳＴを設けることにより、直流電圧Ｖ
１の安定化を図るものである。
電圧検出部ＥＶＤに入力し、基準電圧と比較して誤差電
圧をパルス幅制御部ＰＷＣに入力し、パルス幅制御部Ｐ
ＷＣは、誤差電圧が零となるように、メイン・スイッチ
ング素子Ｑ１のオン期間を制御するものである。その場
合、二次巻線Ｎ２２側の直流電圧Ｖ２を安定化できる
が、二次巻線Ｎ２１側の直流電圧Ｖ１を安定化できない
ので、安定化回路ＳＴを設けることにより、直流電圧Ｖ
１の安定化を図るものである。
【０００４】
【発明が解決しようとする課題】従来例の多出力ＤＣ／
ＤＣコンバータは、誤差電圧検出部ＥＶＤを接続した例
えば、二次巻線Ｎ２２側の直流電圧Ｖ２は、メイン・ス
イッチング素子Ｑ１のオン期間制御によって安定化でき
るが、二次巻線Ｎ２１側の直流電圧Ｖ１は、負荷の変動
に対して直流電圧が変動するから、安定化回路ＳＴを設
けることになる。この安定化回路ＳＴは、シリーズレギ
ュレータ等による比較的簡単な回路では安定化が十分で
ない場合、ＤＣ／ＤＣコンバータ構成を適用することに
なる。このような複数段のＤＣ／ＤＣコンバータの縦続
接続構成の場合、それぞれの効率の積に相当する全体の
効率となるから、効率低下となる。更に、回路構成が複
雑化し、且つ大型化する問題もある。本発明は、回路構
成を複雑化することなく、経済的にそれぞれ安定化直流
電圧を出力するＤＣ／ＤＣコンバータを提供することを
目的とする。
ＤＣコンバータは、誤差電圧検出部ＥＶＤを接続した例
えば、二次巻線Ｎ２２側の直流電圧Ｖ２は、メイン・ス
イッチング素子Ｑ１のオン期間制御によって安定化でき
るが、二次巻線Ｎ２１側の直流電圧Ｖ１は、負荷の変動
に対して直流電圧が変動するから、安定化回路ＳＴを設
けることになる。この安定化回路ＳＴは、シリーズレギ
ュレータ等による比較的簡単な回路では安定化が十分で
ない場合、ＤＣ／ＤＣコンバータ構成を適用することに
なる。このような複数段のＤＣ／ＤＣコンバータの縦続
接続構成の場合、それぞれの効率の積に相当する全体の
効率となるから、効率低下となる。更に、回路構成が複
雑化し、且つ大型化する問題もある。本発明は、回路構
成を複雑化することなく、経済的にそれぞれ安定化直流
電圧を出力するＤＣ／ＤＣコンバータを提供することを
目的とする。
【０００５】
【課題を解決するための手段】本発明の多出力ＤＣ／Ｄ
Ｃコンバータは、（１）トランスＴの一次巻線Ｎ１に接
続したメイン・スイッチング素子Ｑ１のオン，オフを制
御して、トランスＴの複数の二次巻線Ｎ２１，Ｎ２２に
誘起し、且つ整流平滑化した直流電圧を安定化させる多
出力ＤＣ／ＤＣコンバータであって、トランスＴの複数
の二次巻線Ｎ２１，Ｎ２２と整流平滑回路との間に接続
した出力用スイッチング素子ＳＷ１，ＳＷ２と、この出
力用スイッチング素子ＳＷ１，ＳＷ２を順次オンする周
期毎に、複数の二次巻線Ｎ２１，Ｎ２２に対応する整流
平滑回路の出力の直流電圧Ｖ１，Ｖ２の設定値に対する
誤差電圧を求める誤差電圧検出部ＥＶＤと、出力用スイ
ッチング素子ＳＷ１，ＳＷ２を順次オンとする周期毎
に、誤差電圧検出部ＥＶＤにより検出した誤差電圧に対
応したパルス幅で、トランスＴの一次巻線Ｎ１に接続し
たメイン・スイッチング素子Ｑ１のオン期間を制御する
パルス幅制御部ＰＷＣとを備えている。
Ｃコンバータは、（１）トランスＴの一次巻線Ｎ１に接
続したメイン・スイッチング素子Ｑ１のオン，オフを制
御して、トランスＴの複数の二次巻線Ｎ２１，Ｎ２２に
誘起し、且つ整流平滑化した直流電圧を安定化させる多
出力ＤＣ／ＤＣコンバータであって、トランスＴの複数
の二次巻線Ｎ２１，Ｎ２２と整流平滑回路との間に接続
した出力用スイッチング素子ＳＷ１，ＳＷ２と、この出
力用スイッチング素子ＳＷ１，ＳＷ２を順次オンする周
期毎に、複数の二次巻線Ｎ２１，Ｎ２２に対応する整流
平滑回路の出力の直流電圧Ｖ１，Ｖ２の設定値に対する
誤差電圧を求める誤差電圧検出部ＥＶＤと、出力用スイ
ッチング素子ＳＷ１，ＳＷ２を順次オンとする周期毎
に、誤差電圧検出部ＥＶＤにより検出した誤差電圧に対
応したパルス幅で、トランスＴの一次巻線Ｎ１に接続し
たメイン・スイッチング素子Ｑ１のオン期間を制御する
パルス幅制御部ＰＷＣとを備えている。
【０００６】又（２）トランスＴの複数の二次巻線Ｎ２
１，Ｎ２２に対応する整流平滑回路の出力の直流電圧に
対してそれぞれ規準値と比較して誤差電圧を求める誤差
電圧検出部と、この誤差電圧検出部からの誤差電圧をパ
ルス幅制御用の比較器に入力する出力用スイッチング素
子と同期動作する補助スイッチング素子とを備えること
ができる。
１，Ｎ２２に対応する整流平滑回路の出力の直流電圧に
対してそれぞれ規準値と比較して誤差電圧を求める誤差
電圧検出部と、この誤差電圧検出部からの誤差電圧をパ
ルス幅制御用の比較器に入力する出力用スイッチング素
子と同期動作する補助スイッチング素子とを備えること
ができる。
【０００７】又（３）トランスＴの複数の二次巻線Ｎ２
１，Ｎ２２に対応する整流平滑回路の出力の直流電圧に
対してそれぞれ規準値と比較して誤差電圧を求める誤差
電圧検出部と、この誤差電圧検出部からの誤差電圧を基
にパルス幅制御を行う信号を出力する比較器と、この比
較器からのパルス幅制御を行う信号を、出力用スイッチ
ング素子と同期動作して、メイン・スイッチング素子の
制御信号とする補助スイッチング素子とを備えることが
できる。
１，Ｎ２２に対応する整流平滑回路の出力の直流電圧に
対してそれぞれ規準値と比較して誤差電圧を求める誤差
電圧検出部と、この誤差電圧検出部からの誤差電圧を基
にパルス幅制御を行う信号を出力する比較器と、この比
較器からのパルス幅制御を行う信号を、出力用スイッチ
ング素子と同期動作して、メイン・スイッチング素子の
制御信号とする補助スイッチング素子とを備えることが
できる。
【０００８】又（４）出力用スイッチング素子と同期動
作し、この出力用スイッチング素子対応の出力の直流電
圧を選択して誤差電圧を求める比較器に入力する補助ス
イッチング素子と、比較器からの誤差電圧を基にパルス
幅制御を行う信号を出力する比較器とを備えることがで
きる。
作し、この出力用スイッチング素子対応の出力の直流電
圧を選択して誤差電圧を求める比較器に入力する補助ス
イッチング素子と、比較器からの誤差電圧を基にパルス
幅制御を行う信号を出力する比較器とを備えることがで
きる。
【０００９】又（５）整流平滑回路のチョークコイルの
蓄積エネルギによる電流を流すダイオードと並列に接続
し、前記出力用スイッチング素子に対して反転動作する
整流用スイッチング素子を備えることができる。
蓄積エネルギによる電流を流すダイオードと並列に接続
し、前記出力用スイッチング素子に対して反転動作する
整流用スイッチング素子を備えることができる。
【００１０】
【発明の実施の形態】図１は本発明の原理説明図であ
り、トランスＴの一次巻線Ｎ１にメイン・スイッチング
素子Ｑ１を介して直流電源を接続し、二次巻線Ｎ２１，
Ｎ２２に、出力用スイッチング素子ＳＷ１，ＳＷ２を介
して、ダイオードＤ１〜Ｄ４と、チョークコイルＬ１，
Ｌ２と、コンデンサＣ１，Ｃ２とからなる整流平滑回路
を接続し、それぞれの整流平滑回路から出力される直流
電圧Ｖ１，Ｖ２を誤差電圧検出部ＥＶＤに入力し、この
誤差電圧検出部ＥＶＤを時分割的に動作させて、直流電
圧Ｖ１，Ｖ２をそれぞれの基準電圧と比較し、誤差電圧
をパルス幅制御部ＰＷＣに加える。
り、トランスＴの一次巻線Ｎ１にメイン・スイッチング
素子Ｑ１を介して直流電源を接続し、二次巻線Ｎ２１，
Ｎ２２に、出力用スイッチング素子ＳＷ１，ＳＷ２を介
して、ダイオードＤ１〜Ｄ４と、チョークコイルＬ１，
Ｌ２と、コンデンサＣ１，Ｃ２とからなる整流平滑回路
を接続し、それぞれの整流平滑回路から出力される直流
電圧Ｖ１，Ｖ２を誤差電圧検出部ＥＶＤに入力し、この
誤差電圧検出部ＥＶＤを時分割的に動作させて、直流電
圧Ｖ１，Ｖ２をそれぞれの基準電圧と比較し、誤差電圧
をパルス幅制御部ＰＷＣに加える。
【００１１】二次巻線Ｎ２１，Ｎ２２に接続した出力用
スイッチング素子ＳＷ１，ＳＷ２は、バイポーラトラン
ジスタや電界効果トランジスタ等を適用することができ
る。又この出力用スイッチング素子ＳＷ１，ＳＷ２は、
メイン・スイッチング素子Ｑ１と同期し、且つ相互に異
なる周期でオン，オフするように、パルス幅制御部ＰＷ
Ｃから制御する場合を示す。
スイッチング素子ＳＷ１，ＳＷ２は、バイポーラトラン
ジスタや電界効果トランジスタ等を適用することができ
る。又この出力用スイッチング素子ＳＷ１，ＳＷ２は、
メイン・スイッチング素子Ｑ１と同期し、且つ相互に異
なる周期でオン，オフするように、パルス幅制御部ＰＷ
Ｃから制御する場合を示す。
【００１２】そして、直流電圧Ｖ１を安定化させる為の
メイン・スイッチング素子Ｑ１のオン期間の制御時は、
二次巻線Ｎ２１対応の出力用スイッチング素子ＳＷ１を
オンとし、出力用スイッチング素子ＳＷ２はオフとす
る。又直流電圧Ｖ２を安定化させる為のメイン・スイッ
チング素子Ｑ１のオン期間の制御時は、二次巻線Ｎ２２
対応の出力用スイッチング素子ＳＷ２をオンとし、出力
用スイッチング素子ＳＷ１はオフとする。即ち、直流電
圧Ｖ１，Ｖ２と基準電圧とを比較し、設定値に対する誤
差電圧をパルス幅制御部ＰＷＣに加えて、トランスＴの
一次巻線Ｎ１に接続したメイン・スイッチング素子Ｑ１
を制御する構成に於いて、時分割的に直流電圧Ｖ１，Ｖ
２の安定化制御を行うものである。
メイン・スイッチング素子Ｑ１のオン期間の制御時は、
二次巻線Ｎ２１対応の出力用スイッチング素子ＳＷ１を
オンとし、出力用スイッチング素子ＳＷ２はオフとす
る。又直流電圧Ｖ２を安定化させる為のメイン・スイッ
チング素子Ｑ１のオン期間の制御時は、二次巻線Ｎ２２
対応の出力用スイッチング素子ＳＷ２をオンとし、出力
用スイッチング素子ＳＷ１はオフとする。即ち、直流電
圧Ｖ１，Ｖ２と基準電圧とを比較し、設定値に対する誤
差電圧をパルス幅制御部ＰＷＣに加えて、トランスＴの
一次巻線Ｎ１に接続したメイン・スイッチング素子Ｑ１
を制御する構成に於いて、時分割的に直流電圧Ｖ１，Ｖ
２の安定化制御を行うものである。
【００１３】図２は本発明の第１の実施の形態の説明図
であり、図１と同一符号は同一部分を示し、ＥＶＤ１，
ＥＶＤ２は誤差電圧検出部、ＣＭＰ１，ＣＭＰ２は比較
器、ＤＶ１，ＤＶ２は駆動回路、ＦＦはフリップフロッ
プ、ＷＧは三角波発生器、ＳＷ３，ＳＷ４はバイポーラ
トランジスタや電界効果トランジスタ等の補助スイッチ
ング素子、Ｖｒ３は三角波信号に対する基準電圧、Ｖｒ
４はデッドタイムを設定する基準電圧を示す。
であり、図１と同一符号は同一部分を示し、ＥＶＤ１，
ＥＶＤ２は誤差電圧検出部、ＣＭＰ１，ＣＭＰ２は比較
器、ＤＶ１，ＤＶ２は駆動回路、ＦＦはフリップフロッ
プ、ＷＧは三角波発生器、ＳＷ３，ＳＷ４はバイポーラ
トランジスタや電界効果トランジスタ等の補助スイッチ
ング素子、Ｖｒ３は三角波信号に対する基準電圧、Ｖｒ
４はデッドタイムを設定する基準電圧を示す。
【００１４】誤差電圧検出部ＥＶＤ１，ＥＶＤ２により
図１の誤差電圧検出部ＥＶＤを構成し、比較器ＣＭＰ
１，ＣＭＰ２と、三角波発生器ＷＧと、フリップフロッ
プＦＦと、駆動回路ＤＶ１，ＤＶ２と、補助スイッチン
グ素子ＳＷ３，ＳＷ４とにより、図１のパルス幅制御部
ＰＷＣを構成した場合を示す。
図１の誤差電圧検出部ＥＶＤを構成し、比較器ＣＭＰ
１，ＣＭＰ２と、三角波発生器ＷＧと、フリップフロッ
プＦＦと、駆動回路ＤＶ１，ＤＶ２と、補助スイッチン
グ素子ＳＷ３，ＳＷ４とにより、図１のパルス幅制御部
ＰＷＣを構成した場合を示す。
【００１５】又トランスＴの二次巻線Ｎ２１，Ｎ２２に
出力用スイッチング素子ＳＷ１，ＳＷ２を介して、ダイ
オードＤ１〜Ｄ４と、チョークコイルＬ１，Ｌ２と、コ
ンデンサＣ１，Ｃ２とを含む整流平滑回路を接続し、二
次巻線Ｎ２１側の直流電圧Ｖ１を誤差電圧検出部ＥＶＤ
１に入力し、二次巻線Ｎ２２側の直流電圧Ｖ２を誤差電
圧検出部ＥＶＤ２に入力する。
出力用スイッチング素子ＳＷ１，ＳＷ２を介して、ダイ
オードＤ１〜Ｄ４と、チョークコイルＬ１，Ｌ２と、コ
ンデンサＣ１，Ｃ２とを含む整流平滑回路を接続し、二
次巻線Ｎ２１側の直流電圧Ｖ１を誤差電圧検出部ＥＶＤ
１に入力し、二次巻線Ｎ２２側の直流電圧Ｖ２を誤差電
圧検出部ＥＶＤ２に入力する。
【００１６】誤差電圧検出部ＥＶＤ１，ＥＶＤ２は、そ
れぞれ直流電圧Ｖ１，Ｖ２に対する基準電圧を備え、こ
の基準電圧に対する誤差電圧を求め、この誤差電圧を補
助スイッチング素子ＳＷ３，ＳＷ４を介して比較器ＣＭ
Ｐ１に入力する。又三角波発生器ＷＧは、トランスＴの
一次巻線Ｎ１に接続したメイン・スイッチング素子Ｑ１
のスイッチング周波数に対応した周波数の三角波信号ａ
を発生し、比較器ＣＭＰ１，ＣＭＰ２に入力する。
れぞれ直流電圧Ｖ１，Ｖ２に対する基準電圧を備え、こ
の基準電圧に対する誤差電圧を求め、この誤差電圧を補
助スイッチング素子ＳＷ３，ＳＷ４を介して比較器ＣＭ
Ｐ１に入力する。又三角波発生器ＷＧは、トランスＴの
一次巻線Ｎ１に接続したメイン・スイッチング素子Ｑ１
のスイッチング周波数に対応した周波数の三角波信号ａ
を発生し、比較器ＣＭＰ１，ＣＭＰ２に入力する。
【００１７】比較器ＣＭＰ２は、基準電圧Ｖｒ３と三角
波信号とを比較し、比較出力信号ｂによりフリップフロ
ップＦＦを反転動作させる。即ち、フリップフロップＦ
Ｆは、三角波信号の周波数に対応して反転動作し、Ｑ端
子出力信号ｃを駆動回路ＤＶ２を介して出力用スイッチ
ング素子ＳＷ２，ＳＷ４に、又＊Ｑ端子出力信号ｄを駆
動回路ＤＶ２を介してスイッチング素子ＳＷ１，ＳＷ３
に入力する。従って、出力用スイッチング素子ＳＷ１と
補助スイッチング素子ＳＷ３とがオンの時、出力用スイ
ッチング素子ＳＷ２と補助スイッチング素子ＳＷ４とは
オフとなり、次の三角波信号の周期の時にオン，オフが
反転する。又メイン・スイッチング素子Ｑ１は、三角波
信号の周期毎に、比較器ＣＭＰ１の出力信号ｅのパルス
幅に従ってオンとなる。
波信号とを比較し、比較出力信号ｂによりフリップフロ
ップＦＦを反転動作させる。即ち、フリップフロップＦ
Ｆは、三角波信号の周波数に対応して反転動作し、Ｑ端
子出力信号ｃを駆動回路ＤＶ２を介して出力用スイッチ
ング素子ＳＷ２，ＳＷ４に、又＊Ｑ端子出力信号ｄを駆
動回路ＤＶ２を介してスイッチング素子ＳＷ１，ＳＷ３
に入力する。従って、出力用スイッチング素子ＳＷ１と
補助スイッチング素子ＳＷ３とがオンの時、出力用スイ
ッチング素子ＳＷ２と補助スイッチング素子ＳＷ４とは
オフとなり、次の三角波信号の周期の時にオン，オフが
反転する。又メイン・スイッチング素子Ｑ１は、三角波
信号の周期毎に、比較器ＣＭＰ１の出力信号ｅのパルス
幅に従ってオンとなる。
【００１８】又比較器ＣＭＰ１は、三角波信号と、基準
電圧Ｖｒ４と、補助スイッチング素子ＳＷ３，ＳＷ４を
介した誤差電圧とを比較し、その比較出力信号ｅを駆動
回路ＤＶ１に入力する。この駆動回路ＤＶ１は、メイン
・スイッチング素子Ｑ１が電界効果トランジスタの場
合、ゲートにオン信号を加える構成とする。又バイポー
ラトランジスタの場合、ベースにオン信号を加える構成
とする。
電圧Ｖｒ４と、補助スイッチング素子ＳＷ３，ＳＷ４を
介した誤差電圧とを比較し、その比較出力信号ｅを駆動
回路ＤＶ１に入力する。この駆動回路ＤＶ１は、メイン
・スイッチング素子Ｑ１が電界効果トランジスタの場
合、ゲートにオン信号を加える構成とする。又バイポー
ラトランジスタの場合、ベースにオン信号を加える構成
とする。
【００１９】図３は本発明の第１の実施の形態の動作説
明図であり、（ａ）は三角波信号、（ｂ）は比較器ＣＭ
Ｐ２の出力信号、（ｃ）はフリップフロップＦＦのＱ端
子出力信号、（ｄ）はフリップフロップＦＦの＊Ｑ端子
出力信号、（ｅ）は比較器ＣＭＰ１の出力信号、
（ｆ），（ｈ）は出力用スイッチング素子ＳＷ１，ＳＷ
２の動作、（ｇ）は出力用スイッチング素子ＳＷ１を介
して出力される電圧、（ｉ）は出力用スイッチング素子
ＳＷ２を介して出力される電圧を示す。
明図であり、（ａ）は三角波信号、（ｂ）は比較器ＣＭ
Ｐ２の出力信号、（ｃ）はフリップフロップＦＦのＱ端
子出力信号、（ｄ）はフリップフロップＦＦの＊Ｑ端子
出力信号、（ｅ）は比較器ＣＭＰ１の出力信号、
（ｆ），（ｈ）は出力用スイッチング素子ＳＷ１，ＳＷ
２の動作、（ｇ）は出力用スイッチング素子ＳＷ１を介
して出力される電圧、（ｉ）は出力用スイッチング素子
ＳＷ２を介して出力される電圧を示す。
【００２０】以下図２と図３とを基に動作を説明する。
図３の（ａ）に示す三角波信号ａに対して、基準電圧Ｖ
ｒ３，Ｖｒ４と、誤差電圧検出部ＥＶＤ１，ＥＶＤ２に
より検出した誤差電圧ＥＶ１，ＥＶ２とが、点線，実
線，一点鎖線，二点鎖線で示す場合、比較器ＣＭＰ２
は、点線で示す基準電圧Ｖｒ３と、三角波信号とを比較
し、（ｂ）に示す出力信号ｂをフリップフロップＦＦに
入力する。フリップフロップＦＦは、入力信号の立下り
で反転動作する場合を示し、従って、フリップフロップ
ＦＦのＱ端子出力信号ｃは（ｃ）に、又＊Ｑ端子出力信
号ｄは（ｄ）に示すものとなる。
図３の（ａ）に示す三角波信号ａに対して、基準電圧Ｖ
ｒ３，Ｖｒ４と、誤差電圧検出部ＥＶＤ１，ＥＶＤ２に
より検出した誤差電圧ＥＶ１，ＥＶ２とが、点線，実
線，一点鎖線，二点鎖線で示す場合、比較器ＣＭＰ２
は、点線で示す基準電圧Ｖｒ３と、三角波信号とを比較
し、（ｂ）に示す出力信号ｂをフリップフロップＦＦに
入力する。フリップフロップＦＦは、入力信号の立下り
で反転動作する場合を示し、従って、フリップフロップ
ＦＦのＱ端子出力信号ｃは（ｃ）に、又＊Ｑ端子出力信
号ｄは（ｄ）に示すものとなる。
【００２１】フリップフロップＦＦのＱ端子出力信号ｃ
及び＊Ｑ端子出力信号ｄは、それぞれ駆動回路ＤＶ２を
介して出力用スイッチング素子ＳＷ１，ＳＷ２と補助ス
イッチング素子ＳＷ３，ＳＷ４とに加えられる。従っ
て、出力用スイッチング素子ＳＷ１及び補助スイッチン
グ素子ＳＷ３は、フリップフロップＦＦのＱ端子出力信
号ｃに対応して（ｆ）に示すオン（ＯＮ），オフ（ＯＦ
Ｆ）動作を行う。又出力用スイッチング素子ＳＷ２及び
補助スイッチング素子ＳＷ４は、フリップフロップＦＦ
の＊Ｑ端子出力信号ｄに対応して、（ｈ）に示すオン
（ＯＮ），オフ（ＯＦＦ）動作を行う。
及び＊Ｑ端子出力信号ｄは、それぞれ駆動回路ＤＶ２を
介して出力用スイッチング素子ＳＷ１，ＳＷ２と補助ス
イッチング素子ＳＷ３，ＳＷ４とに加えられる。従っ
て、出力用スイッチング素子ＳＷ１及び補助スイッチン
グ素子ＳＷ３は、フリップフロップＦＦのＱ端子出力信
号ｃに対応して（ｆ）に示すオン（ＯＮ），オフ（ＯＦ
Ｆ）動作を行う。又出力用スイッチング素子ＳＷ２及び
補助スイッチング素子ＳＷ４は、フリップフロップＦＦ
の＊Ｑ端子出力信号ｄに対応して、（ｈ）に示すオン
（ＯＮ），オフ（ＯＦＦ）動作を行う。
【００２２】又比較器ＣＭＰ１は、三角波信号ａと、実
線で示すデッドタイム用の基準電圧Ｖｒ４と、補助スイ
ッチング素子ＳＷ３，ＳＷ４を介した誤差信号とを比較
するもので、補助スイッチング素子ＳＷ３がオンの期間
の誤差電圧検出部ＥＶＤ１からの誤差電圧が、三角波信
号ａのレベルを超える期間の信号ｅを出力し、次に、補
助スイッチング素子ＳＷ４がオンの期間の誤差電圧検出
部ＥＶＤ２からの誤差電圧が、三角波信号ａのレベルを
超える期間の信号ｅを出力する。従って、比較器ＣＭＰ
１からは、（ｅ）に示すように、直流電圧Ｖ１，Ｖ２に
ついての誤差電圧に対応したパルス幅の信号ｅを出力す
ることになり、この信号ｅに対応してメイン・スイッチ
ング素子Ｑ１がオン，オフ動作する。
線で示すデッドタイム用の基準電圧Ｖｒ４と、補助スイ
ッチング素子ＳＷ３，ＳＷ４を介した誤差信号とを比較
するもので、補助スイッチング素子ＳＷ３がオンの期間
の誤差電圧検出部ＥＶＤ１からの誤差電圧が、三角波信
号ａのレベルを超える期間の信号ｅを出力し、次に、補
助スイッチング素子ＳＷ４がオンの期間の誤差電圧検出
部ＥＶＤ２からの誤差電圧が、三角波信号ａのレベルを
超える期間の信号ｅを出力する。従って、比較器ＣＭＰ
１からは、（ｅ）に示すように、直流電圧Ｖ１，Ｖ２に
ついての誤差電圧に対応したパルス幅の信号ｅを出力す
ることになり、この信号ｅに対応してメイン・スイッチ
ング素子Ｑ１がオン，オフ動作する。
【００２３】それによって、誤差電圧検出部ＥＶＤ１に
よる誤差電圧検出に対応して、トランスＴの一次巻線Ｎ
１に接続されたメイン・スイッチング素子Ｑ１のオン期
間が制御され、この期間にトランスＴの二次巻線Ｎ２１
に接続した出力用スイッチング素子ＳＷ１がオンとな
り、安定化された直流電圧Ｖ１が得られる。同様に、誤
差電圧検出部ＥＶＤ２による誤差電圧検出に対応してメ
イン・スイッチング素子Ｑ１のオン期間が制御され、こ
の期間にトランスＴの二次巻線Ｎ２２に接続された出力
用スイッチング素子ＳＷ２がオンとなり、安定化された
直流電圧Ｖ２が得られる。
よる誤差電圧検出に対応して、トランスＴの一次巻線Ｎ
１に接続されたメイン・スイッチング素子Ｑ１のオン期
間が制御され、この期間にトランスＴの二次巻線Ｎ２１
に接続した出力用スイッチング素子ＳＷ１がオンとな
り、安定化された直流電圧Ｖ１が得られる。同様に、誤
差電圧検出部ＥＶＤ２による誤差電圧検出に対応してメ
イン・スイッチング素子Ｑ１のオン期間が制御され、こ
の期間にトランスＴの二次巻線Ｎ２２に接続された出力
用スイッチング素子ＳＷ２がオンとなり、安定化された
直流電圧Ｖ２が得られる。
【００２４】図４は本発明の第２の実施の形態の説明図
であり、図２と同一符号は同一部分を示し、ＣＭＰ３，
ＣＭＰ４は比較器である。この実施の形態は、補助スイ
ッチング素子ＳＷ３，ＳＷ４と誤差電圧検出部ＥＶＤ
１，ＥＶＤ２との間に比較器ＣＭＰ３，ＣＭＰ４を設
け、三角波信号の周期毎の比較器ＣＭＰ３，ＣＭＰ４に
よる比較出力信号を補助スイッチング素子ＳＷ３，ＳＷ
４により切替えて、駆動回路ＤＶ１に入力するものであ
る。
であり、図２と同一符号は同一部分を示し、ＣＭＰ３，
ＣＭＰ４は比較器である。この実施の形態は、補助スイ
ッチング素子ＳＷ３，ＳＷ４と誤差電圧検出部ＥＶＤ
１，ＥＶＤ２との間に比較器ＣＭＰ３，ＣＭＰ４を設
け、三角波信号の周期毎の比較器ＣＭＰ３，ＣＭＰ４に
よる比較出力信号を補助スイッチング素子ＳＷ３，ＳＷ
４により切替えて、駆動回路ＤＶ１に入力するものであ
る。
【００２５】即ち、誤差電圧検出部ＥＶＤ１により、直
流電圧Ｖ１と基準電圧（図示せず）と比較して誤差電圧
を求め、この誤差電圧と、基準電圧Ｖｒ４と、三角波信
号とを比較器ＣＭＰ３に入力して、誤差電圧に対応した
パルス幅の信号を出力し、同様に、誤差電圧検出部ＥＶ
Ｄ２により、直流電圧Ｖ２と基準電圧（図示せず）と比
較して誤差電圧を求め、この誤差電圧と、基準電圧Ｖｒ
４と、三角波信号とを比較器ＣＭＰ４に入力して、誤差
電圧に対応したパルス幅の信号を出力し、補助スイッチ
ング素子ＳＷ３，ＳＷ４により切替えて駆動回路ＤＶ１
に入力し、メイン・スイッチング素子Ｑ１を制御するも
のである。従って、前述の実施の形態と同様に、直流電
圧Ｖ１，Ｖ２対応にそれぞれ安定化するように、トラン
スＴの一次巻線Ｎ１に接続したメイン・スイッチング素
子Ｑ１のオン，オフを制御することができる。
流電圧Ｖ１と基準電圧（図示せず）と比較して誤差電圧
を求め、この誤差電圧と、基準電圧Ｖｒ４と、三角波信
号とを比較器ＣＭＰ３に入力して、誤差電圧に対応した
パルス幅の信号を出力し、同様に、誤差電圧検出部ＥＶ
Ｄ２により、直流電圧Ｖ２と基準電圧（図示せず）と比
較して誤差電圧を求め、この誤差電圧と、基準電圧Ｖｒ
４と、三角波信号とを比較器ＣＭＰ４に入力して、誤差
電圧に対応したパルス幅の信号を出力し、補助スイッチ
ング素子ＳＷ３，ＳＷ４により切替えて駆動回路ＤＶ１
に入力し、メイン・スイッチング素子Ｑ１を制御するも
のである。従って、前述の実施の形態と同様に、直流電
圧Ｖ１，Ｖ２対応にそれぞれ安定化するように、トラン
スＴの一次巻線Ｎ１に接続したメイン・スイッチング素
子Ｑ１のオン，オフを制御することができる。
【００２６】図５は本発明の第３の実施の形態の説明図
であり、図２と同一符号は同一部分を示し、ＣＭＰ５は
比較器、Ｖｒ１は基準電圧を示す。この実施の形態は、
補助スイッチング素子ＳＷ３，ＳＷ４により、直流電圧
Ｖ１，Ｖ２を切替えて比較器ＣＭＰ５に入力するもの
で、この比較器ＣＭＰ５と基準電圧Ｖｒ１とにより、直
流電圧Ｖ１，Ｖ２に対する誤差電圧検出部を構成してい
る。なお、直流電圧Ｖ１，Ｖ２が同一の場合は、基準電
圧Ｖｒ１を共通化できるが、異なる直流電圧Ｖ１，Ｖ２
の場合は、補助スイッチング素子ＳＷ３，ＳＷ４に同期
して他の補助スイッチング素子等によって基準電圧を切
替える構成とする。
であり、図２と同一符号は同一部分を示し、ＣＭＰ５は
比較器、Ｖｒ１は基準電圧を示す。この実施の形態は、
補助スイッチング素子ＳＷ３，ＳＷ４により、直流電圧
Ｖ１，Ｖ２を切替えて比較器ＣＭＰ５に入力するもの
で、この比較器ＣＭＰ５と基準電圧Ｖｒ１とにより、直
流電圧Ｖ１，Ｖ２に対する誤差電圧検出部を構成してい
る。なお、直流電圧Ｖ１，Ｖ２が同一の場合は、基準電
圧Ｖｒ１を共通化できるが、異なる直流電圧Ｖ１，Ｖ２
の場合は、補助スイッチング素子ＳＷ３，ＳＷ４に同期
して他の補助スイッチング素子等によって基準電圧を切
替える構成とする。
【００２７】又比較器ＣＭＰ１は、図２に示す場合と同
様に、切替入力される誤差電圧と、三角波信号とを比較
して、誤差電圧に対応したパルス幅の信号を駆動回路Ｄ
Ｖ１に加えることになる。従って、出力用スイッチング
素子ＳＷ１がオンの期間の直流電圧Ｖ１に対する誤差電
圧を検出し、その誤差電圧に対応したパルス幅でメイン
・スイッチング素子Ｑ１を制御し、次の周期では、出力
用スイッチング素子ＳＷ２がオンの期間の直流電圧Ｖ２
に対する誤差電圧を検出し、その誤差電圧に対応したパ
ルス幅でメイン・スイッチング素子Ｑ１を制御し、直流
電圧Ｖ１，Ｖ２をそれぞれ安定化させる。
様に、切替入力される誤差電圧と、三角波信号とを比較
して、誤差電圧に対応したパルス幅の信号を駆動回路Ｄ
Ｖ１に加えることになる。従って、出力用スイッチング
素子ＳＷ１がオンの期間の直流電圧Ｖ１に対する誤差電
圧を検出し、その誤差電圧に対応したパルス幅でメイン
・スイッチング素子Ｑ１を制御し、次の周期では、出力
用スイッチング素子ＳＷ２がオンの期間の直流電圧Ｖ２
に対する誤差電圧を検出し、その誤差電圧に対応したパ
ルス幅でメイン・スイッチング素子Ｑ１を制御し、直流
電圧Ｖ１，Ｖ２をそれぞれ安定化させる。
【００２８】図６は本発明の第４の実施の形態の要部説
明図であり、前述の各図と同一符号は同一部分を示し、
メイン・スイッチング素子と誤差電圧検出部とパルス幅
制御部との構成は図示を省略している。又ＳＷ５，ＳＷ
６はバイポーラトランジスタや電界効果トランジスタ等
の整流用スイッチング素子、ＩＶ１，ＩＶ２はインバー
タを示す。この実施の形態は、フォワード型の多出力Ｄ
Ｃ／ＤＣコンバータに於いて、チョークコイルＬ１，Ｌ
２の蓄積エネルギによる電流を流すダイオードＤ２，Ｄ
４にそれぞれ並列に整流用スイッチング素子ＳＷ５，Ｓ
Ｗ６を接続し、出力用スイッチング素子ＳＷ１，ＳＷ２
のオン，オフを制御する信号Ａ，Ｂ（図２，図４，図５
に於けるフリップフロップＦＦのＱ端子出力信号ｃと＊
Ｑ端子出力信号ｄとに対応した信号）をインバータＩＶ
１，ＩＶ２により反転して整流用スイッチング素子ＳＷ
５，ＳＷ６に加える構成を示す。
明図であり、前述の各図と同一符号は同一部分を示し、
メイン・スイッチング素子と誤差電圧検出部とパルス幅
制御部との構成は図示を省略している。又ＳＷ５，ＳＷ
６はバイポーラトランジスタや電界効果トランジスタ等
の整流用スイッチング素子、ＩＶ１，ＩＶ２はインバー
タを示す。この実施の形態は、フォワード型の多出力Ｄ
Ｃ／ＤＣコンバータに於いて、チョークコイルＬ１，Ｌ
２の蓄積エネルギによる電流を流すダイオードＤ２，Ｄ
４にそれぞれ並列に整流用スイッチング素子ＳＷ５，Ｓ
Ｗ６を接続し、出力用スイッチング素子ＳＷ１，ＳＷ２
のオン，オフを制御する信号Ａ，Ｂ（図２，図４，図５
に於けるフリップフロップＦＦのＱ端子出力信号ｃと＊
Ｑ端子出力信号ｄとに対応した信号）をインバータＩＶ
１，ＩＶ２により反転して整流用スイッチング素子ＳＷ
５，ＳＷ６に加える構成を示す。
【００２９】従って、出力用スイッチング素子ＳＷ１が
オンの期間は、整流用スイッチング素子ＳＷ５はオフ
で、二次巻線Ｎ２１の誘起電圧はダイオードＤ１とチョ
ークコイルＬ１とを介してコンデンサＣ１の両端に印加
される。又出力用スイッチング素子ＳＷ１がオフの期
間、整流用スイッチング素子ＳＷ５はオンとなり、ダイ
オードＤ２をバイパスすることになる。同様に、出力用
スイッチング素子ＳＷ２がオンの期間は、整流用スイッ
チング素子ＳＷ６はオフ、出力用スイッチング素子ＳＷ
２がオフの期間は、整流用スイッチング素子ＳＷ６はオ
ンで、ダイオードＤ４をバイパスすることになる。
オンの期間は、整流用スイッチング素子ＳＷ５はオフ
で、二次巻線Ｎ２１の誘起電圧はダイオードＤ１とチョ
ークコイルＬ１とを介してコンデンサＣ１の両端に印加
される。又出力用スイッチング素子ＳＷ１がオフの期
間、整流用スイッチング素子ＳＷ５はオンとなり、ダイ
オードＤ２をバイパスすることになる。同様に、出力用
スイッチング素子ＳＷ２がオンの期間は、整流用スイッ
チング素子ＳＷ６はオフ、出力用スイッチング素子ＳＷ
２がオフの期間は、整流用スイッチング素子ＳＷ６はオ
ンで、ダイオードＤ４をバイパスすることになる。
【００３０】ダイオードＤ２，Ｄ４は、出力用スイッチ
ング素子ＳＷ１，ＳＷ２がオフの期間に、チョークコイ
ルＬ１，Ｌ２の蓄積エネルギによる電流を流す為のもの
であるが、順方向電圧の０．６Ｖ程度が損失となる。し
かし、整流用スイッチング素子ＳＷ５，ＳＷ６を例えば
数１０〜数１００ｍΩの低オン抵抗の電界効果トランジ
スタを用いることができるから、ダイオードＤ２，Ｄ４
による損失を著しく低減することができる。それによっ
て、ＤＣ／ＤＣコンバータの効率を向上することができ
る。
ング素子ＳＷ１，ＳＷ２がオフの期間に、チョークコイ
ルＬ１，Ｌ２の蓄積エネルギによる電流を流す為のもの
であるが、順方向電圧の０．６Ｖ程度が損失となる。し
かし、整流用スイッチング素子ＳＷ５，ＳＷ６を例えば
数１０〜数１００ｍΩの低オン抵抗の電界効果トランジ
スタを用いることができるから、ダイオードＤ２，Ｄ４
による損失を著しく低減することができる。それによっ
て、ＤＣ／ＤＣコンバータの効率を向上することができ
る。
【００３１】本発明は、前述の各実施の形態のみに限定
されるものではなく、種々付加変更することが可能であ
り、例えば、第４の実施の形態の第１〜第３の各実施の
形態にも適用可能である。又直流電圧Ｖ１，Ｖ２の２種
類の電圧を出力する場合について示すが、３種類以上の
電圧を安定化して出力する構成に適用できることは勿論
であり、その場合は、３種類以上の電圧に対応した二次
巻線をトランスＴに設けることになり、且つ二次巻線対
応の出力用スイッチング素子を、メイン・スイッチング
素子の制御周期に同期して、順次オンとする制御を行う
ことになる。
されるものではなく、種々付加変更することが可能であ
り、例えば、第４の実施の形態の第１〜第３の各実施の
形態にも適用可能である。又直流電圧Ｖ１，Ｖ２の２種
類の電圧を出力する場合について示すが、３種類以上の
電圧を安定化して出力する構成に適用できることは勿論
であり、その場合は、３種類以上の電圧に対応した二次
巻線をトランスＴに設けることになり、且つ二次巻線対
応の出力用スイッチング素子を、メイン・スイッチング
素子の制御周期に同期して、順次オンとする制御を行う
ことになる。
【００３２】
【発明の効果】以上説明したように、本発明は、トラン
スＴに複数の二次巻線Ｎ２１，Ｎ２２を設け、ダイオー
ド，チョークコイル，コンデンサ等を含む整流平滑回路
との間に、出力用スイッチング素子ＳＷ１，ＳＷ２を設
けて、順次異なる周期でオンとなるように、トランスＴ
の一次巻線Ｎ１に接続したメイン・スイッチング素子Ｑ
１と同期して制御し、出力用スイッチング素子のオン期
間に於ける直流電圧の設定値に対する誤差電圧を誤差電
圧検出部ＥＶＤにより求め、この誤差電圧に対応したパ
ルス幅でメイン・スイッチング素子Ｑ１のオン期間を制
御するもので、複数の出力直流電圧対応に時分割的にメ
イン・スイッチング素子Ｑ１を制御することができるか
ら、余分な安定化回路等を設けることなく、総ての出力
直流電圧をフィードバック制御によって安定化する。従
って、回路構成を複雑化することなく、経済的に各出力
直流電圧を高精度で安定化できる利点がある。
スＴに複数の二次巻線Ｎ２１，Ｎ２２を設け、ダイオー
ド，チョークコイル，コンデンサ等を含む整流平滑回路
との間に、出力用スイッチング素子ＳＷ１，ＳＷ２を設
けて、順次異なる周期でオンとなるように、トランスＴ
の一次巻線Ｎ１に接続したメイン・スイッチング素子Ｑ
１と同期して制御し、出力用スイッチング素子のオン期
間に於ける直流電圧の設定値に対する誤差電圧を誤差電
圧検出部ＥＶＤにより求め、この誤差電圧に対応したパ
ルス幅でメイン・スイッチング素子Ｑ１のオン期間を制
御するもので、複数の出力直流電圧対応に時分割的にメ
イン・スイッチング素子Ｑ１を制御することができるか
ら、余分な安定化回路等を設けることなく、総ての出力
直流電圧をフィードバック制御によって安定化する。従
って、回路構成を複雑化することなく、経済的に各出力
直流電圧を高精度で安定化できる利点がある。
【図１】本発明の原理説明図である。
【図２】本発明の第１の実施の形態の説明図である。
【図３】本発明の第１の実施の形態の動作説明図であ
る。
る。
【図４】本発明の第２の実施の形態の説明図である。
【図５】本発明の第３の実施の形態の説明図である。
【図６】本発明の第４の実施の形態の説明図である。
【図７】従来例の多出力ＤＣ／ＤＣコンバータの説明図
である。
である。
Ｔ トランス Ｎ１ 一次巻線 Ｎ２１，Ｎ２２ 二次巻線 Ｑ１ メイン・スイッチング素子 ＳＷ１，ＳＷ２ 出力用スイッチング素子 Ｄ１〜Ｄ４ ダイオード Ｌ１，Ｌ２ チョークコイル Ｃ１，Ｃ２ コンデンサ ＥＶＤ 誤差電圧検出部 ＰＷＣ パルス幅制御部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西村 勝彦 神奈川県川崎市高津区坂戸１丁目17番３号 富士通電装株式会社内 (72)発明者 朝日 勝幸 神奈川県川崎市高津区坂戸１丁目17番３号 富士通電装株式会社内 Ｆターム(参考） 5H730 AA04 AA15 BB23 BB57 EE02 EE08 EE10 EE14 EE73 FD01 FF02 FG05
Claims (5)
- 【請求項１】 トランスの一次巻線に接続したメイン・
スイッチング素子のオン，オフを制御して、前記トラン
スの複数の二次巻線に誘起し、且つ整流平滑化した直流
電圧を安定化させる多出力ＤＣ／ＤＣコンバータに於い
て、 前記トランスの複数の二次巻線と整流平滑回路との間に
接続した出力用スイッチング素子と、 該出力用スイッチング素子を順次オンする周期毎に、前
記複数の二次巻線に対応する前記整流平滑回路の出力の
直流電圧の設定値に対する誤差電圧を求める誤差電圧検
出部と、 前記出力用スイッチング素子を順次オンとする周期毎
に、前記誤差電圧検出部により検出した誤差電圧に対応
したパルス幅で前記トランスの一次巻線に接続したメイ
ン・スイッチング素子のオン期間を制御するパルス幅制
御部とを備えたことを特徴とする多出力ＤＣ／ＤＣコン
バータ。 - 【請求項２】 前記トランスの複数の二次巻線に対応す
る整流平滑回路の出力の直流電圧に対してそれぞれ規準
値と比較して誤差電圧を求める誤差電圧検出部と、該誤
差電圧検出部からの誤差電圧をパルス幅制御用の比較器
に入力する前記出力用スイッチング素子と同期動作する
補助スイッチング素子とを備えたことを特徴とする請求
項１記載の多出力ＤＣ／ＤＣコンバータ。 - 【請求項３】 前記トランスの複数の二次巻線に対応す
る整流平滑回路の出力の直流電圧に対してそれぞれ規準
値と比較して誤差電圧を求める誤差電圧検出部と、該誤
差電圧検出部からの誤差電圧を基にパルス幅制御を行う
信号を出力する比較器と、該比較器からのパルス幅制御
を行う信号を、前記出力用スイッチング素子と同期動作
して前記メイン・スイッチング素子の制御信号とする補
助スイッチング素子とを備えたことを特徴とする請求項
１記載の多出力ＤＣ／ＤＣコンバータ。 - 【請求項４】 前記出力用スイッチング素子と同期動作
し、該出力用スイッチング素子対応の出力の直流電圧を
選択して誤差電圧を求める比較器に入力する補助スイッ
チング素子と、該比較器からの誤差電圧を基にパルス幅
制御を行う信号を出力する比較器とを備えたことを特徴
とする請求項１記載の多出力ＤＣ／ＤＣコンバータ。 - 【請求項５】 前記整流平滑回路のチョークコイルの蓄
積エネルギによる電流を流すダイオードと並列に接続
し、前記出力用スイッチング素子に対して反転動作する
整流用スイッチング素子を備えたことを特徴とする請求
項１乃至４の何れか１項記載の多出力ＤＣ／ＤＣコンバ
ータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10355637A JP2000184713A (ja) | 1998-12-15 | 1998-12-15 | 多出力ｄｃ／ｄｃコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10355637A JP2000184713A (ja) | 1998-12-15 | 1998-12-15 | 多出力ｄｃ／ｄｃコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000184713A true JP2000184713A (ja) | 2000-06-30 |
Family
ID=18445000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10355637A Pending JP2000184713A (ja) | 1998-12-15 | 1998-12-15 | 多出力ｄｃ／ｄｃコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000184713A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003041253A1 (en) * | 2001-11-05 | 2003-05-15 | Koninklijke Philips Electronics N.V. | Regulating multiple outputs in a dc-dc converter |
| KR100417006B1 (ko) * | 2001-10-26 | 2004-02-05 | 한국전자통신연구원 | 멀티-출력 직류-직류 컨버터 |
| JP2011155837A (ja) * | 2011-05-18 | 2011-08-11 | Hitachi Automotive Systems Ltd | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータシステム |
| CN108923678A (zh) * | 2018-06-28 | 2018-11-30 | 中国人民解放军空军工程大学 | 多通道机载微秒脉冲等离子体流动控制电源 |
| JP2019134625A (ja) * | 2018-02-01 | 2019-08-08 | 油研工業株式会社 | 誘導負荷の両極性電流制御駆動回路 |
| JP2020016301A (ja) * | 2018-07-26 | 2020-01-30 | 油研工業株式会社 | 電磁切換弁 |
-
1998
- 1998-12-15 JP JP10355637A patent/JP2000184713A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100417006B1 (ko) * | 2001-10-26 | 2004-02-05 | 한국전자통신연구원 | 멀티-출력 직류-직류 컨버터 |
| WO2003041253A1 (en) * | 2001-11-05 | 2003-05-15 | Koninklijke Philips Electronics N.V. | Regulating multiple outputs in a dc-dc converter |
| JP2011155837A (ja) * | 2011-05-18 | 2011-08-11 | Hitachi Automotive Systems Ltd | Ｄｃ−ｄｃコンバータ及びｄｃ−ｄｃコンバータシステム |
| JP2019134625A (ja) * | 2018-02-01 | 2019-08-08 | 油研工業株式会社 | 誘導負荷の両極性電流制御駆動回路 |
| US11223288B2 (en) | 2018-02-01 | 2022-01-11 | Yuken Kogyo Co., Ltd. | Bipolar current control drive circuit for inductive load |
| CN108923678A (zh) * | 2018-06-28 | 2018-11-30 | 中国人民解放军空军工程大学 | 多通道机载微秒脉冲等离子体流动控制电源 |
| JP2020016301A (ja) * | 2018-07-26 | 2020-01-30 | 油研工業株式会社 | 電磁切換弁 |
| JP7125876B2 (ja) | 2018-07-26 | 2022-08-25 | 油研工業株式会社 | 電磁切換弁 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060132062A1 (en) | Current detection circuit, and power supply apparatus, power supply system and electronic apparatus using the current detection circuit | |
| EP3118983A1 (en) | Current resonant type dc voltage converter, control integrated circuit, and current resonant type dc voltage conversion method | |
| JP3530359B2 (ja) | ３相力率改善形コンバータ | |
| JP2000184713A (ja) | 多出力ｄｃ／ｄｃコンバータ | |
| JP2011147325A (ja) | ３相力率改善回路 | |
| JP2001333578A (ja) | 多出力スイッチング電源回路 | |
| US20110129246A1 (en) | High voltage power controlling apparatus of image forming apparatus and method thereof | |
| US9246385B2 (en) | Switching power control circuit | |
| JP2000217356A (ja) | 多出力ｄｃ／ｄｃコンバ―タ | |
| JP2007014136A (ja) | スイッチング電源装置 | |
| JP2001016851A (ja) | スイッチング電源装置 | |
| KR20150038937A (ko) | 전원 공급 장치 | |
| JP3405674B2 (ja) | 異種電源を選択して供給するフォワード・コンバータ | |
| JP6750999B2 (ja) | Ｄｃ−ｄｃコンバータ、及び自動車 | |
| JPH05344732A (ja) | スイッチングレギュレータ型電源装置 | |
| JP3508092B2 (ja) | 平均値整流回路及びスイッチング電源回路 | |
| JPH0950006A (ja) | 液晶駆動用電源装置 | |
| JP7379131B2 (ja) | 電力変換装置 | |
| JP2001145347A (ja) | スイッチング電源装置 | |
| JP3004839B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JP6836425B2 (ja) | フライバックコンバータ | |
| JP4432279B2 (ja) | スイッチング電源装置 | |
| JPH10327581A (ja) | スイッチング電源装置 | |
| KR100186626B1 (ko) | 전원공급장치의 배터리 충전전압 및 시스템 직류 출력전압 감지회로 및 방법 | |
| Zhang et al. | A New Multi-Output Structure with CRM Boost PFC Converter |