JP2000184709A - Switching power supply equipment - Google Patents
Switching power supply equipmentInfo
- Publication number
- JP2000184709A JP2000184709A JP10353384A JP35338498A JP2000184709A JP 2000184709 A JP2000184709 A JP 2000184709A JP 10353384 A JP10353384 A JP 10353384A JP 35338498 A JP35338498 A JP 35338498A JP 2000184709 A JP2000184709 A JP 2000184709A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- winding
- power supply
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、出力電圧を帰還制
御によって一定に制御する形式のスイッチング電源装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device in which an output voltage is controlled to be constant by feedback control.
【０００２】[0002]
【従来の技術】スイッチング電源装置をＴＶ、ディスプ
レイ、コンピュータシステム等の電源回路に使用する場
合には、節電のためにスタンバイ（待機）モードを設け
ることが必要になる。スタンバイモード時には軽負荷に
なるためにスイッチング素子のオン・オフによる電力供
給を間欠的に中断させ、平滑用コンデンサによって電力
供給を維持することができる。この様に中断期間を設け
ると、スイッチング素子のオン・オフの合計回数が少な
くなり、効率が向上する。2. Description of the Related Art When a switching power supply is used in a power supply circuit of a TV, a display, a computer system, or the like, it is necessary to provide a standby mode for saving power. In the standby mode, the load is light, so that the power supply due to the on / off of the switching element is intermittently interrupted, and the power supply can be maintained by the smoothing capacitor. When the interruption period is provided in this manner, the total number of ON / OFF operations of the switching elements is reduced, and the efficiency is improved.
【０００３】[0003]
【発明が解決しようとする課題】ところで、スタンバイ
モードにおいてスイッチング動作期間とスイッチング非
動作期間とを交互に配置すると、スイッチング動作期間
の最初の区間（起動区間）に比較的振幅の大きな電流が
スイッチング素子及び出力トランスの１次巻線に流れ、
スイッチング素子における損失の低減を妨害するのみで
なく、トランスから磁歪音（ノイズ）が発生する。この
問題を解決するためにスイッチング動作期間の初期にス
イッチング素子の電流を制御するためのソフトスタート
回路を設けることが考えられる。しかし、入力電圧変
化、又は負荷の変化、又は出力トランスの巻数比やイン
ダクタンスの変化等に拘らず、所望のソフトスタート効
果を容易に得ることが困難であった。By the way, if the switching operation period and the switching non-operation period are alternately arranged in the standby mode, a current having a relatively large amplitude is supplied to the switching element in the first section (starting section) of the switching operation period. And flows through the primary winding of the output transformer,
Not only does the loss of the loss in the switching element is hindered, but also a magnetostrictive sound (noise) is generated from the transformer. In order to solve this problem, it is conceivable to provide a soft start circuit for controlling the current of the switching element at the beginning of the switching operation period. However, it has been difficult to easily obtain a desired soft start effect regardless of a change in input voltage, a change in load, a change in the turns ratio of the output transformer, a change in inductance, and the like.
【０００４】そこで、本発明の目的は入力電圧等の変動
が生じてもソフトスタート効果を良好に得ることができ
るスイッチング電源装置を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a switching power supply capable of obtaining a good soft-start effect even when the input voltage or the like fluctuates.
【０００５】上記課題を解決し、上記目的を達成するた
めの本発明は、実施例を示す図面の符号を参照して説明
すると、直流電源１の一端と他端との間に接続されたト
ランス２の１次巻線３とスイッチ４との直列回路と、前
記１次巻線３に電磁結合された２次巻線６と、負荷１１
に直流電圧を供給するために前記２次巻線６に接続され
た出力整流平滑回路７、８と、前記出力整流平滑回路
７、８の出力電圧を検出し、検出された電圧に対応する
電圧帰還制御信号を形成する電圧帰還制御信号形成回路
１８、２４と、前記電圧帰還制御信号に実質的に比例し
た電流を流すことができる半導体制御素子３９と、前記
スイッチ４を流れる電流を検出する電流検出手段５と、
前記電流検出手段５で検出されたスイッチ電流Ｉ1 と前
記半導体制御素子３９の電流Ｉ2 との加算値に対応する
前記スイッチのオン時間幅制御用信号Ｖf を形成する加
算手段と、前記オン時間幅制御用信号Ｖf に応答して前
記スイッチ４をオン・オフ制御するためのスイッチ制御
信号を形成するスイッチ制御信号形成回路３２とを備え
たスイッチング電源装置であって、前記トランス２の前
記１次巻線３に電磁結合された帰還制御電源用巻線２８
と、前記スイッチ４のオン期間に前記帰還制御電源用巻
線２８に得られた電圧によって導通する整流素子２９を
介して前記帰還制御電源用巻線２８に並列接続された帰
還制御電源用コンデンサ３１とを有し、前記帰還制御電
源用コンデンサ３１が前記半導体制御素子３９にこのバ
イアス電源として接続されているスイッチング電源装置
に係わるものである。なお、請求項２及び４に示すよう
に、帰還制御系に発光ダイオード２４とホトトランジス
タ３９とを含め、１次側と２次側を絶縁することが望ま
しい。また、請求項３及び４に示すように、パルス発生
器５１とオン時間幅制御回路（例えば比較器５５とトラ
ンジスタ５６）を設けることが望ましい。また、請求項
４に示すように第１の負荷１１とこれよりも軽い第２の
負荷１２とに電力を供給するように構成することができ
る。また、請求項５に示すように第１及び第２の電圧Ｖ
11、Ｖ12を出力する定電圧回路５７を設けることが望ま
しい。The present invention for solving the above-mentioned problems and achieving the above-mentioned objects will be described with reference to the reference numerals in the drawings showing the embodiments. A transformer connected between one end and the other end of a DC power supply 1 will be described. 2, a series circuit of a primary winding 3 and a switch 4, a secondary winding 6 electromagnetically coupled to the primary winding 3, and a load 11
Output rectifying / smoothing circuits 7, 8 connected to the secondary winding 6 to supply a DC voltage to the secondary winding 6, and detecting the output voltages of the output rectifying / smoothing circuits 7, 8 and detecting a voltage corresponding to the detected voltage. Voltage feedback control signal forming circuits 18 and 24 for forming a feedback control signal, a semiconductor control element 39 capable of flowing a current substantially proportional to the voltage feedback control signal, and a current for detecting a current flowing through the switch 4 Detecting means 5;
An adding means for forming an on-time width control signal Vf for the switch corresponding to an added value of the switch current I1 detected by the current detecting means 5 and the current I2 of the semiconductor control element 39; And a switch control signal forming circuit 32 for forming a switch control signal for turning on and off the switch 4 in response to the use signal Vf. 3. A feedback control power supply winding 28 electromagnetically coupled to
And a feedback control power supply capacitor 31 connected in parallel to the feedback control power supply winding 28 via a rectifying element 29 which is turned on by the voltage obtained in the feedback control power supply winding 28 during the ON period of the switch 4. And a switching power supply device in which the feedback control power supply capacitor 31 is connected to the semiconductor control element 39 as the bias power supply. It is desirable that the feedback control system includes the light emitting diode 24 and the phototransistor 39 so that the primary side and the secondary side are insulated. It is desirable to provide a pulse generator 51 and an on-time width control circuit (for example, a comparator 55 and a transistor 56). Further, as described in claim 4, power can be supplied to the first load 11 and the second load 12, which is lighter than the first load. In addition, as shown in claim 5, the first and second voltages V
It is desirable to provide a constant voltage circuit 57 for outputting V12.
【０００６】[0006]
【発明の効果】各請求項の発明によれば、スイッチ４の
オン期間の電圧を使用するための巻線２８とコンデンサ
３１とによって帰還制御用半導体制御素子（例えばホト
トランジスタ３９）にバイアス電圧が印加される。この
ため、半導体制御素子（例えばホトトランジスタ３９）
のバイアス電圧が電源１の電圧に比例的に変化し、電源
１の電圧の変化に拘らずコンデンサ３１によるソフトス
タート効果を良好に得ることができる。また、請求項２
〜５の発明によれば、ソフトスタートと電圧制御との両
方を容易に達成することができる。また、請求項４の発
明によれば正常モードと軽負荷モードとの切換えを容易
に達成することができる。According to the present invention, the bias voltage is applied to the feedback control semiconductor control element (for example, the phototransistor 39) by the winding 28 and the capacitor 31 for using the voltage during the ON period of the switch 4. Applied. Therefore, the semiconductor control element (for example, the phototransistor 39)
Bias voltage changes in proportion to the voltage of the power supply 1, so that the soft start effect of the capacitor 31 can be favorably obtained regardless of the change in the voltage of the power supply 1. Claim 2
According to the fifth to fifth aspects, both the soft start and the voltage control can be easily achieved. According to the invention of claim 4, switching between the normal mode and the light load mode can be easily achieved.
【０００７】[0007]
【実施形態及び実施例】次に、図１〜図７を参照して本
発明の実施形態及び実施例を説明する。本発明の実施例
に係わるスイッチング電源装置を示す図１において、例
えば整流回路と平滑回路とから成る直流電源１の一端１
ａと他端１ｂとの間には出力トランス２のインダクタン
スを有する１次巻線３とＦＥＴから成る主スイッチ４と
電流検出手段としての電流検出抵抗５との直列回路が接
続されている。第１の出力回路を構成するためにトラン
ス２の２次巻線６に対して第１の整流素子としての出力
整流ダイオード７を介して第１の出力平滑用コンデンサ
８が並列に接続されている。２次巻線６の極性及び整流
ダイオード７の極性は、主スイッチ４のオフ期間に整流
ダイオード７が導通するように決定されている。平滑用
コンデンサ８に接続された第１の直流出力端子９、１０
には負荷１１が接続されている。第２の出力回路を構成
するためにトランス２の３次巻線１２に対して第２の整
流素子としての出力整流ダイオード１３を介して第２の
出力平滑用コンデンサ１４が接続されている。３次巻線
１２の極性は、２次巻線６と同様に主スイッチ４のオフ
期間に整流ダイオード１３が導通するように決定されて
いる。第２の平滑用コンデンサ１４に接続された第２の
出力端子１５、１６間には第２の負荷１７が接続されて
いる。なお、第１の負荷１１のグランド端子１０と第２
の負荷１７のグランド端子１６は相互に接続されてい
る。また、正常モード時に第１の出力端子９、１０間の
第１の出力電圧Ｖ01が約１２０Ｖ、第２の出力端子１
５、１６間の第２の出力電圧Ｖ02が約１５Ｖとなる。Embodiments and Examples Next, embodiments and examples of the present invention will be described with reference to FIGS. In FIG. 1 showing a switching power supply device according to an embodiment of the present invention, one end 1 of a DC power supply 1 comprising, for example, a rectifier circuit and a smoothing circuit.
A series circuit of a primary winding 3 having an inductance of the output transformer 2, a main switch 4 composed of an FET, and a current detecting resistor 5 as current detecting means is connected between the terminal a and the other end 1b. To configure a first output circuit, a first output smoothing capacitor 8 is connected in parallel to a secondary winding 6 of the transformer 2 via an output rectifier diode 7 as a first rectifier. . The polarity of the secondary winding 6 and the polarity of the rectifier diode 7 are determined so that the rectifier diode 7 conducts while the main switch 4 is off. First DC output terminals 9 and 10 connected to smoothing capacitor 8
Is connected to a load 11. To form a second output circuit, a second output smoothing capacitor 14 is connected to a tertiary winding 12 of the transformer 2 via an output rectifier diode 13 as a second rectifier. The polarity of the tertiary winding 12 is determined so that the rectifier diode 13 conducts during the off period of the main switch 4 as in the case of the secondary winding 6. A second load 17 is connected between the second output terminals 15 and 16 connected to the second smoothing capacitor 14. The ground terminal 10 of the first load 11 and the second terminal
The ground terminals 16 of the load 17 are connected to each other. In the normal mode, the first output voltage V01 between the first output terminals 9 and 10 is about 120 V, and the second output terminal 1
The second output voltage V02 between 5 and 16 is about 15V.
【０００８】図１のスイッチング電源装置は、第１の出
力端子９、１０間の第１の出力電圧Ｖ01を一定に制御す
るための電圧制御信号形成回路１８を有する。この電圧
制御信号形成回路１８は、第１の出力端子９、１０間に
接続された電圧検出回路としての電圧検出抵抗１９、２
０と、基準電圧源を構成するための抵抗２１及びツェナ
ーダイオード２２と、誤差信号形成回路即ち誤差増幅器
としてのトランジスタ２３とから成る。トランジスタ２
３のベースは電圧検出抵抗１９、２０の分圧点に接続さ
れ、エミッタは基準電圧源としてのツェナーダイオード
２２に接続されている。ツェナーダイオード２２は抵抗
２１を介して直流出力端子９、１０間に接続されてい
る。従って、トランジスタ２３のコレクタ電流は検出電
圧と基準電圧との差に対応して変化する。電圧制御信号
形成回路１８の出力を光信号に変換するために第２の出
力端子１５とトランジスタ２３のコレクタとの間に発光
ダイオード２４が接続されている。The switching power supply of FIG. 1 has a voltage control signal forming circuit 18 for controlling the first output voltage V01 between the first output terminals 9 and 10 to be constant. The voltage control signal forming circuit 18 includes voltage detecting resistors 19, 2 connected as voltage detecting circuits connected between the first output terminals 9, 10.
0, a resistor 21 and a Zener diode 22 for constituting a reference voltage source, and a transistor 23 as an error signal forming circuit, that is, an error amplifier. Transistor 2
The base of 3 is connected to the voltage dividing point of the voltage detection resistors 19 and 20, and the emitter is connected to a Zener diode 22 as a reference voltage source. The Zener diode 22 is connected between the DC output terminals 9 and 10 via the resistor 21. Therefore, the collector current of the transistor 23 changes according to the difference between the detection voltage and the reference voltage. A light emitting diode 24 is connected between the second output terminal 15 and the collector of the transistor 23 to convert the output of the voltage control signal forming circuit 18 into an optical signal.
【０００９】制御電源を構成するためにトランス２に４
次巻線２５が設けられている。この４次巻線２５には第
３の整流素子としての出力整流ダイオード２６を介して
第３の出力平滑用コンデンサ２７が並列に接続されてい
る。この４次巻線２５及びダイオード２６の極性は主ス
イッチ４のオフの期間にダイオード２６がオンになるよ
うに決定されている。To configure a control power supply,
A secondary winding 25 is provided. A third output smoothing capacitor 27 is connected in parallel to the fourth winding 25 via an output rectifier diode 26 as a third rectifier. The polarities of the quaternary winding 25 and the diode 26 are determined so that the diode 26 is turned on while the main switch 4 is off.
【００１０】本発明に従ってソフトスタート制御を実行
するために帰還制御電源用巻線としての５次巻線２８と
２つの整流ダイオード２９、３０と第４の出力平滑用コ
ンデンサ３１とが設けられている。５次巻線２８は４次
巻線２５に連続的に形成され、両者は中間タップＰ1 に
よって分割されている。第４の出力平滑用コンデンサ３
１は第４の整流素子としての出力整流ダイオード２９を
介して５次巻線２８に並列に接続されている。第５の出
力整流ダイオード３０は主スイッチ４のオフの期間に４
次巻線２５に誘起する電圧でオンになる極性を有してダ
イオード２６のカソードとダイオード２９のカソードと
の間に接続されている。即ち、ダイオード３０は４次巻
線２５と２つのダイオード２６、３０とコンデンサ３１
との閉回路でコンデンサ３１を充電することができるよ
うに接続されている。５次巻線２８及びダイオード２９
の極性は、主スイッチ４のオンの期間に５次巻線２８に
誘起する電圧でダイオード２９がオンになってソフトス
タート用コンデンサと呼ぶこともできる第４の出力平滑
用コンデンサ３１を充電できるように決定されている。In order to execute the soft start control according to the present invention, a fifth winding 28 as a feedback control power supply winding, two rectifying diodes 29 and 30, and a fourth output smoothing capacitor 31 are provided. . The fifth winding 28 is formed continuously with the fourth winding 25, and both are divided by the intermediate tap P1. Fourth output smoothing capacitor 3
1 is connected in parallel to the fifth winding 28 via an output rectifier diode 29 as a fourth rectifier. The fifth output rectifier diode 30 is connected during the off period of the main switch 4.
It is connected between the cathode of the diode 26 and the cathode of the diode 29 with a polarity turned on by the voltage induced in the next winding 25. That is, the diode 30 is composed of the quaternary winding 25, the two diodes 26 and 30, and the capacitor 31.
Are connected so that the capacitor 31 can be charged in the closed circuit. Fifth winding 28 and diode 29
The polarity of is such that the diode 29 is turned on by the voltage induced in the fifth winding 28 while the main switch 4 is on, and the fourth output smoothing capacitor 31 which can be called a soft start capacitor can be charged. Has been determined.
【００１１】主スイッチ４をオン・オフ制御するための
スイッチ制御信号形成回路３２の正側電源ライン３３は
制御電源としてのコンデンサ２７の一端に接続されてい
ると共に起動抵抗３４を介して直流電源１の一端１ａに
接続され、グランド側ライン３５は直流電源１の他端１
ｂ及びコンデンサ２７の他端に接続されている。制御信
号形成回路３２は帰還制御信号供給端子としての入力信
号ライン３６に接続されている。このライン３６には電
流検出信号と定電圧制御信号との合成信号から成る帰還
制御信号Ｖf が入力する。この合成信号を形成するため
に、電流検出抵抗５の一端が抵抗３７を介して入力信号
ライン３６に接続されている。ソフトスタート用コンデ
ンサ３１とダイオード２９、３０との接続点３８と入力
信号ライン３６との間に半導体制御素子としてのホトト
ランジスタ３９が接続されている。ホトトランジスタ３
９は発光ダイオード２４に光結合されている。なお、電
流検出抵抗５及びホトトランジスタ３９の上述のような
接続によって電流Ｉ1 と電流Ｉ2 との加算回路が形成さ
れる。スイッチ制御信号形成回路３２は入力信号ライン
３６の電圧Ｖf に応答してスイッチ制御信号を形成し、
これを出力ライン４０によって主スイッチ４のゲートに
与える。A positive power supply line 33 of a switch control signal forming circuit 32 for controlling on / off of the main switch 4 is connected to one end of a capacitor 27 as a control power supply and is connected to a DC power supply 1 via a starting resistor 34. The ground line 35 is connected to the other end 1 of the DC power supply 1.
b and the other end of the capacitor 27. The control signal forming circuit 32 is connected to an input signal line 36 as a feedback control signal supply terminal. A feedback control signal Vf, which is a composite signal of a current detection signal and a constant voltage control signal, is input to the line 36. One end of the current detection resistor 5 is connected to the input signal line 36 via the resistor 37 to form this composite signal. A phototransistor 39 as a semiconductor control element is connected between a connection point 38 between the soft start capacitor 31 and the diodes 29 and 30 and the input signal line 36. Phototransistor 3
9 is optically coupled to the light emitting diode 24. The above-described connection of the current detection resistor 5 and the phototransistor 39 forms an addition circuit of the current I1 and the current I2. The switch control signal forming circuit 32 forms a switch control signal in response to the voltage Vf of the input signal line 36,
This is applied to the gate of main switch 4 by output line 40.
【００１２】第１の負荷１１への電力供給を実質的に停
止し、第１の負荷１１よりも大幅に軽い第２の負荷１７
への電力供給を行う動作即ちスタンバイモード又は軽負
荷モードのために第１及び第２のスタンバイモード決定
用トランジスタ４１、４２とツェナーダイオード４３と
ダイオード４４と２つの抵抗４５、４６とが設けられて
いる。The power supply to the first load 11 is substantially stopped, and the second load 17 which is substantially lighter than the first load 11 is provided.
The first and second standby mode determining transistors 41 and 42, the Zener diode 43, the diode 44, and the two resistors 45 and 46 are provided for the operation of supplying power to the power supply, that is, the standby mode or the light load mode. I have.
【００１３】ｎｐｎ型トランジスタ４１のコレクタはツ
ェナーダイオード４３を介して発光ダイオード２４のカ
ソードに接続されている。このトランジスタ４１のエミ
ッタはグランド端子１６に接続され、このベースは軽負
荷モード（スタンバイモード）指令手段としてのスタン
バイ信号入力端子４７に接続されている。スタンバイ信
号入力端子４７にはスタンバイモード時にトランジスタ
４１をオンに制御し、正常時にオフに制御する信号が入
力する。The collector of the npn transistor 41 is connected to the cathode of the light emitting diode 24 via a Zener diode 43. The emitter of the transistor 41 is connected to the ground terminal 16, and the base is connected to a standby signal input terminal 47 as light load mode (standby mode) command means. A signal for turning on the transistor 41 in the standby mode and turning off the transistor 41 in the normal state is input to the standby signal input terminal 47.
【００１４】ツェナーダイオード４３はスタンバイモー
ド時にトランジスタ４１がオンになった時に導通するも
のであって、約６Ｖのツェナー電圧を有する。The Zener diode 43 conducts when the transistor 41 is turned on in the standby mode, and has a Zener voltage of about 6V.
【００１５】ｐｎｐ型トランジスタ４２のエミッタはダ
イオード４４を介して２次巻線６の上端に接続され、こ
のコレクタは第２の出力端子１５に接続されている。抵
抗４５はトランジスタ４２のエミッタとベースとの間に
接続されている。抵抗４６はｐｎｐ型トランジスタ４２
のベースとｎｐｎ型トランジスタ４１のコレクタとの間
に接続されている。従って、スタンバイモード時にｎｐ
ｎ型トランジスタ４１がオンになると、ｐｎｐ型トラン
ジスタ４２もオンになり、第２の出力平滑用コンデンサ
１４に２次巻線６と３次巻線１２との両方が並列接続さ
れる。しかし、２次巻線６の電圧は３次巻線１２の電圧
よりも高いので、スタンバイ時にはダイオード１３がオ
フになり、２次巻線６から第２の出力端子１５、１６に
スタンバイ電圧が供給される。なお、スタンバイ時には
トランジスタ４１及びツェナーダイオード４３がオンに
なるので、第２の出力端子１５、１６間の電圧Ｖ02は２
次巻線６の正常時電圧よりも大幅に低いスタンバイ電圧
になる。The emitter of the pnp transistor 42 is connected to the upper end of the secondary winding 6 via a diode 44, and the collector is connected to the second output terminal 15. The resistor 45 is connected between the emitter and the base of the transistor 42. The resistor 46 is a pnp transistor 42
And the collector of the npn-type transistor 41. Therefore, in standby mode, np
When the n-type transistor 41 is turned on, the pnp transistor 42 is also turned on, and both the secondary winding 6 and the tertiary winding 12 are connected to the second output smoothing capacitor 14 in parallel. However, since the voltage of the secondary winding 6 is higher than the voltage of the tertiary winding 12, the diode 13 is turned off during standby and the standby voltage is supplied from the secondary winding 6 to the second output terminals 15 and 16. Is done. During standby, the transistor 41 and the Zener diode 43 are turned on, so that the voltage V02 between the second output terminals 15 and 16 becomes 2
The standby voltage becomes much lower than the normal voltage of the next winding 6.
【００１６】図２はスイッチ制御信号形成回路３２の詳
細とこれに関連する部分を示す。このスイッチ制御信号
形成回路３２は、主スイッチ４をオン・オフ制御するた
めのスイッチ制御パルスを発生するパルス発生器５１
と、駆動回路５２と、抵抗５３と、オン時間幅制御用基
準電圧源用抵抗５４ａ、５４ｂと、オン時間幅制御用比
較器５５と、オン時間幅制御用トランジスタ５６と、定
電圧回路５７とから成る。なお、比較器５５とトランジ
スタ５６によってスイッチ制御パルスのオン時間幅制御
回路が構成されている。FIG. 2 shows details of the switch control signal forming circuit 32 and its related parts. The switch control signal forming circuit 32 includes a pulse generator 51 for generating a switch control pulse for turning on / off the main switch 4.
A drive circuit 52, a resistor 53, on-time width control reference voltage source resistors 54a and 54b, an on-time width control comparator 55, an on-time width control transistor 56, and a constant voltage circuit 57. Consists of The comparator 55 and the transistor 56 constitute an on-time width control circuit for the switch control pulse.
【００１７】パルス発生器５１は、パルス形成用比較器
５８と、のこぎり波発生用コンデンサ５９と、放電用抵
抗６０と、充電制御用トランジスタ６１と、ツェナーダ
イオード６２と、抵抗６３、６４、６５、６６とダイオ
ード６７、６８とから成る。のこぎり波発生用コンデン
サ５９の一端は充電制御用トランジスタ６１を介して正
側電源ライン３３に接続され、このコンデンサ５９の他
端はグランドライン３５に接続されている。放電用抵抗
６０はコンデンサ５９に並列に接続されている。定電圧
源として機能するツェナーダイオード６２はトランジス
タ６１のベースとグランドライン３５との間に接続され
ている。トランジスタ６１のベースは抵抗６３を介して
定電圧回路５７から導出された定電圧ライン６９に接続
されている。制御パルス形成用比較器５８の一方の入力
端子は抵抗６４を介して定電圧ライン６９に接続され、
他方の入力端子はのこぎり波発生用コンデンサ５９の一
端に接続されている。参照電圧用抵抗６５とダイオード
６７は比較器５８の一方の入力端子と出力端子との間に
接続されている。また、帰還用抵抗６６とダイオード６
８とはトランジスタ６１のベースと比較器５８の出力端
子との間に接続されている。The pulse generator 51 includes a pulse forming comparator 58, a sawtooth wave generating capacitor 59, a discharging resistor 60, a charge controlling transistor 61, a Zener diode 62, resistors 63, 64, 65, 66 and diodes 67 and 68. One end of the saw-wave generating capacitor 59 is connected to the positive power supply line 33 via the charge control transistor 61, and the other end of the capacitor 59 is connected to the ground line 35. The discharging resistor 60 is connected in parallel to the capacitor 59. The Zener diode 62 functioning as a constant voltage source is connected between the base of the transistor 61 and the ground line 35. The base of the transistor 61 is connected via a resistor 63 to a constant voltage line 69 derived from the constant voltage circuit 57. One input terminal of the control pulse forming comparator 58 is connected to a constant voltage line 69 via a resistor 64,
The other input terminal is connected to one end of the saw-wave generating capacitor 59. The reference voltage resistor 65 and the diode 67 are connected between one input terminal and the output terminal of the comparator 58. The feedback resistor 66 and the diode 6
8 is connected between the base of the transistor 61 and the output terminal of the comparator 58.
【００１８】駆動回路５２はスイッチ制御パルスに応答
して主スイッチ４を駆動するものであり、入力端子ａと
出力端子ｂと一対の電源端子ｃ、ｄとを有する。入力端
子ａはパルス発生器５１の出力ライン即ち比較器５８の
出力ラインに接続され、出力端子ｂは抵抗５３を介して
主スイッチ４のゲート（制御端子）に接続され、一方の
電源端子ｃは正電源ライン３３に接続され、他方の電源
端子ｄはグランドライン３５に接続されている。図３か
ら明らかなように駆動回路５２は、ｎｐｎ型の第１及び
第２のトランジスタ５２ａ、５２ｂとＮＯＴ回路（反転
回路）５２ｃとから成る。第１のトランジスタ５２ａの
コレクタは一方の電源端子ｃに接続され、エミッタは出
力端子ｂに接続され、ベースは入力端子ａに接続されて
いる。第２のトランジスタ５２ｂのコレクタは出力端子
ｂに接続され、エミッタは他方の電源端子ｄに接続さ
れ、ベースはＮＯＴ回路５２ｃを介して入力端子ａに接
続されている。従って、第１及び第２のトランジスタ５
２ａ、５２ｂは互いに反対に動作する。The drive circuit 52 drives the main switch 4 in response to a switch control pulse, and has an input terminal a, an output terminal b, and a pair of power terminals c and d. The input terminal a is connected to the output line of the pulse generator 51, that is, the output line of the comparator 58, the output terminal b is connected to the gate (control terminal) of the main switch 4 via the resistor 53, and one power supply terminal c is connected to The power supply terminal d is connected to the positive power supply line 33, and the other power supply terminal d is connected to the ground line 35. As is apparent from FIG. 3, the drive circuit 52 includes first and second npn transistors 52a and 52b and a NOT circuit (inverting circuit) 52c. The collector of the first transistor 52a is connected to one power supply terminal c, the emitter is connected to the output terminal b, and the base is connected to the input terminal a. The collector of the second transistor 52b is connected to the output terminal b, the emitter is connected to the other power supply terminal d, and the base is connected to the input terminal a via the NOT circuit 52c. Therefore, the first and second transistors 5
2a and 52b operate in opposite directions.
【００１９】主スイッチ４のオン幅を決定するための比
較器５５の一方の入力端子は入力信号ライン３６に接続
され、他方の入力端子は２つの基準電圧源用抵抗５４
ａ、５４ｂの相互接続点に接続されている。基準電圧源
用抵抗５４ａ、５４ｂは定電圧ライン６９とグランドラ
イン３５との間に接続され、これ等の間の分割電圧をオ
ン幅決定用基準電圧として比較器５５に与える。比較器
５５の電源端子は定電圧ライン６９とグランドライン３
５に接続されている。オン時間幅制御スイッチとしての
トランジスタ５６はパルス発生用比較器５８の出力端子
とグランドライン３５との間に接続され、そのベースは
比較器５５の出力端子に接続されている。フォトトラン
ジスタ３９の出力ラインと抵抗３７の出力ラインは相互
に接続されて加算回路が形成されている。従って、入力
信号ライン３６には、電流検出抵抗５に基づく電流帰還
信号とフォトトランジスタ３９に基づく電圧帰還信号
（電圧制御信号）との和が入力する。このため、比較器
５５及びトランジスタ５６は電圧帰還制御と電流帰還制
御との両方を実行する。主スイッチ４のオン期間におい
てこの電流が時間と共に増大し、この電流検出電圧が比
較器５５の負入力端子の基準電圧Ｖthに至ると比較器５
５の出力が高レベルになり、トランジスタ５６がオンに
なって駆動回路５２の入力端子ａがグランドに接続さ
れ、主スイッチ４は強制的にオフ状態に転換する。One input terminal of the comparator 55 for determining the ON width of the main switch 4 is connected to the input signal line 36, and the other input terminal is connected to two reference voltage source resistors 54.
a, 54b. The reference voltage source resistors 54a and 54b are connected between the constant voltage line 69 and the ground line 35, and apply the divided voltage between them as the reference voltage for determining the ON width to the comparator 55. The power supply terminal of the comparator 55 is a constant voltage line 69 and a ground line 3
5 is connected. The transistor 56 as an on-time width control switch is connected between the output terminal of the pulse generation comparator 58 and the ground line 35, and its base is connected to the output terminal of the comparator 55. The output line of the phototransistor 39 and the output line of the resistor 37 are connected to each other to form an adding circuit. Therefore, the sum of the current feedback signal based on the current detection resistor 5 and the voltage feedback signal (voltage control signal) based on the phototransistor 39 is input to the input signal line 36. Therefore, the comparator 55 and the transistor 56 execute both the voltage feedback control and the current feedback control. During the ON period of the main switch 4, this current increases with time, and when this current detection voltage reaches the reference voltage Vth of the negative input terminal of the comparator 55, the comparator 5
5 becomes high level, the transistor 56 is turned on, the input terminal a of the drive circuit 52 is connected to the ground, and the main switch 4 is forcibly turned off.
【００２０】定電圧回路５７は電源ライン３３とグラン
ドライン３５との間に接続され、電源ライン３３の電圧
を定電圧化してライン６９に出力する。ライン６９の電
圧はライン３３の電圧よりも低い。なお、図示が省略さ
れているが、比較器５８の電源端子は定電圧回路５７の
出力ライン６９に接続されている。また、定電圧回路５
７はライン３３の電圧Ｖinの大きさに依存して第１及び
第２のレベルの電圧を発生する。第１のレベルは主スイ
ッチ４をオン・オフ制御信号を形成することができるレ
ベルであり、第２のレベルは主スイッチ４をオン・オフ
制御信号を形成することができないレベルである。The constant voltage circuit 57 is connected between the power supply line 33 and the ground line 35, and converts the voltage of the power supply line 33 to a constant voltage and outputs the voltage to a line 69. The voltage on line 69 is lower than the voltage on line 33. Although not shown, the power supply terminal of the comparator 58 is connected to the output line 69 of the constant voltage circuit 57. In addition, the constant voltage circuit 5
7 generates first and second level voltages depending on the magnitude of the voltage Vin on the line 33. The first level is a level at which the main switch 4 can form an on / off control signal, and the second level is a level at which the main switch 4 cannot form an on / off control signal.
【００２１】[0021]
【正常時動作】次に、図１及び図２に示すスイッチング
電源装置の正常時には、スタンバイ端子４７が低レベル
であるので、トランジスタ４１、４２はオフであり、周
知の定電圧制御回路が形成される。この時の動作を図５
のｔ0 〜ｔ4 期間を参照して説明する。図５のｔ0 時点
で図２の比較器５８の出力電圧が低レベルから高レベル
に転換して制御パルスが発生し、これに対応するゲート
制御信号Ｖgsが主スイッチ４に図５（Ｄ）に示すように
印加され、主スイッチ４がオンになる。これにより、直
流電源１と１次巻線３と主スイッチ４と電流検出用抵抗
５とから成る閉回路に電流Ｉ1 が流れる。１次巻線３は
インダクタンスを有するので、電流Ｉ1 は傾斜を有して
増大し、電流検出用抵抗５の電圧が電流Ｉ1 の波形に対
応して変化し、電流Ｉ1 の帰還情報を含む帰還制御信号
としての入力電圧Ｖf も図５（Ｂ）に示すように傾斜を
有して増大する。電流Ｉ1 に対応する電圧Ｖf がｔ1 時
点で基準電圧Ｖthに達すると、比較器５５の出力が低レ
ベルから高レベルに転換し、トランジスタ５６がオンに
なり、パルス発生用比較器５８の出力端子がトランジス
タ５６を介してグランドに接続され、パルスのオン期間
が終了する。パルス発生用比較器５８の出力電圧がｔ1
時点で低レベルになると、ダイオード６７がオンにな
り、比較器５８の正入力端子の電圧Ｖ1 が図５（Ａ）に
示すように６．５Ｖから３．５Ｖまで低下し、負入力端
子の電圧Ｖ2 よりも低くなる。これにより、比較器５８
の出力電圧の低レベルが保持される。また、比較器５８
の出力電圧が低レベルになると、ダイオード６８がオン
になり、トランジスタ６１のベース電位がこのエミッタ
電位よりも低くなり、トランジスタ６１のベース・エミ
ッタ間が逆バイアス状態となり、トランジスタ６１がオ
フになるためコンデンサ５９の充電が停止する。これに
より、コンデンサ５９の電荷は抵抗６０を介して放出さ
れ、この電圧Ｖ2 は図５（Ａ）で破線で示すように一定
の傾斜を有して低下する。ｔ3 時点でコンデンサ５９の
電圧即ち比較器５８の負入力端子の電圧Ｖ2 が正入力端
子の電圧Ｖ1 よりも低くなると、比較器５８の出力電圧
は再び高レベルに戻り、次のパルスが発生する。図５
（Ｂ）のｔ1 〜ｔ2 期間における電流Ｉ1 に基づく電圧
Ｖf は主スイッチ４のストレージ作用に基づく電流によ
って生じるものである。ｔ2 時点で主スイッチ４を通る
電流Ｉ1 が零になると、主スイッチ４の一対の主端子間
電圧としてのドレイン・ソース間電圧Ｖdsがオン時より
も高くなる。ｔ2 〜ｔ3 期間では電流Ｉ1 が零になるの
で、オン時間幅制御用即ち電流帰還制御用比較器５５の
出力が低レベルに保持され、オン時間幅制御用トランジ
スタ５６もオフに保たれる。従って、主スイッチ４のオ
フ期間の決定には比較器５５が関与せず、オフ期間（例
えばｔ1 〜ｔ3 ）はのこぎり波用コンデンサ５９の放電
のみに依存して決定され、一定になる。ｔ3 時点で比較
器５８の出力電圧が高レベルに戻ると、ダイオード６７
及び６８はオフになる。これにより、トランジスタ６１
が再びオンになり、コンデンサ５９が急速に充電され、
この電圧Ｖ2は５Ｖになる。また、比較器５８の正入力
端子の電圧Ｖ1 もｔ3 時点で直ちに６．５Ｖになる。従
って、比較器５８の出力電圧は高レベルに保持される。
なお、この出力電圧の高レベルは６．５Ｖよりも高く設
定されている。Next, when the switching power supply shown in FIGS. 1 and 2 is normal, the transistors 41 and 42 are off since the standby terminal 47 is at a low level, and a well-known constant voltage control circuit is formed. You. The operation at this time is shown in FIG.
The description will be made with reference to the period from t0 to t4. At time t0 in FIG. 5, the output voltage of the comparator 58 in FIG. 2 changes from the low level to the high level to generate a control pulse, and the corresponding gate control signal Vgs is applied to the main switch 4 as shown in FIG. As shown, the main switch 4 is turned on. As a result, a current I1 flows through a closed circuit including the DC power supply 1, the primary winding 3, the main switch 4, and the current detecting resistor 5. Since the primary winding 3 has an inductance, the current I1 increases with a gradient, the voltage of the current detecting resistor 5 changes in accordance with the waveform of the current I1, and the feedback control includes feedback information of the current I1. The input voltage Vf as a signal also increases with a slope as shown in FIG. When the voltage Vf corresponding to the current I1 reaches the reference voltage Vth at the time t1, the output of the comparator 55 changes from low level to high level, the transistor 56 is turned on, and the output terminal of the pulse generation comparator 58 is turned on. The transistor is connected to the ground via the transistor 56, and the ON period of the pulse ends. The output voltage of the pulse generating comparator 58 is t1
When the voltage becomes low at this point, the diode 67 is turned on, and the voltage V1 at the positive input terminal of the comparator 58 decreases from 6.5V to 3.5V as shown in FIG. It becomes lower than V2. Thereby, the comparator 58
Is maintained at a low level. Further, the comparator 58
Is low, the diode 68 is turned on, the base potential of the transistor 61 is lower than this emitter potential, the base-emitter of the transistor 61 is in a reverse bias state, and the transistor 61 is turned off. The charging of the capacitor 59 stops. As a result, the charge of the capacitor 59 is released through the resistor 60, and the voltage V2 decreases with a constant slope as shown by the broken line in FIG. At time t3, when the voltage of the capacitor 59, that is, the voltage V2 of the negative input terminal of the comparator 58 becomes lower than the voltage V1 of the positive input terminal, the output voltage of the comparator 58 returns to the high level again, and the next pulse is generated. FIG.
The voltage Vf based on the current I1 during the period from t1 to t2 in (B) is generated by the current based on the storage action of the main switch 4. When the current I1 passing through the main switch 4 at time t2 becomes zero, the drain-source voltage Vds as the voltage between the pair of main terminals of the main switch 4 becomes higher than when it is on. During the period from t2 to t3, the current I1 becomes zero, so that the output of the comparator 55 for controlling the on-time width, that is, the current feedback control, is kept at a low level, and the transistor 56 for controlling the on-time width is also kept off. Therefore, the comparator 55 is not involved in the determination of the off period of the main switch 4, and the off period (for example, t1 to t3) is determined only depending on the discharge of the saw-tooth wave capacitor 59 and becomes constant. When the output voltage of the comparator 58 returns to the high level at time t3, the diode 67
And 68 are off. Thereby, the transistor 61
Is turned on again, the capacitor 59 is rapidly charged,
This voltage V2 becomes 5V. Also, the voltage V1 at the positive input terminal of the comparator 58 immediately becomes 6.5 V at the time t3. Therefore, the output voltage of the comparator 58 is kept at a high level.
The high level of the output voltage is set higher than 6.5V.
【００２２】[0022]
【正常負荷時の電圧制御】負荷１１の両端電圧が例えば
基準値よりも高くなると、比較器５５の正入力端子の入
力電圧Ｖf が高くなり、主スイッチ４のオン開始点から
早い時期に基準電圧Ｖthに達し、比較器５５の出力が高
レベルに転換し、トランジスタ５６がオンになることに
よりＰＷＭパルスのオン期間が終了し、ＰＷＭパルスの
オン幅が狭くなる。ＰＷＭパルス列のオフ幅は一定であ
るので、主スイッチ４のデューティ比は小さくなり、出
力電圧が基準に戻される。出力電圧が基準値よりも低く
なった時には上記の高くなった時と逆の動作になる。[Voltage Control During Normal Load] When the voltage between both ends of the load 11 becomes higher than the reference value, for example, the input voltage Vf at the positive input terminal of the comparator 55 becomes higher. When the voltage reaches Vth, the output of the comparator 55 changes to a high level, and the transistor 56 is turned on, whereby the on-period of the PWM pulse ends, and the on-width of the PWM pulse is reduced. Since the OFF width of the PWM pulse train is constant, the duty ratio of the main switch 4 is reduced, and the output voltage is returned to the reference. When the output voltage becomes lower than the reference value, the operation is the reverse of that when the output voltage becomes higher.
【００２３】[0023]
【スタンバイ動作】次に、スタンバイ時の動作を図６及
び図７を参照して説明する。図６（Ａ）に示すようにス
タンバイ時にはスタンバイ信号入力端子４７が高レベル
になる。これにより、スタンバイ時にはトランジスタ４
１及び４２がオンに保たれ、電圧制御信号形成回路１８
による電圧制御は中断され、図６（Ｇ）に説明的に示す
ように間欠的発振状態が生じる。この間欠的発振は図６
（Ｃ）に示す制御電源用コンデンサ２７の電圧Ｖinの変
化に基づいて生じる。即ち、スタンバイモード時にはト
ランジスタ４１及びツェナーダイオード４３が導通状態
となり、発光ダイオード２４の電流Ｉf が比較的大きく
なり、第１及び第２の出力電圧Ｖ01、Ｖ02を下げる動作
が生じる。この結果、主スイッチ４のオフの期間にトラ
ンス２の２次巻線６、３次巻線１２、及び４次巻線２５
に得られる電圧は正常時のこれ等の電圧よりも低くな
る。従って、４次巻線２５に接続された制御電源用コン
デンサ２７の電圧Ｖinは図６（Ｃ）のｔ0 〜ｔ2 区間に
示すように徐々に低下する。なお、スタンバイ時に出力
電圧Ｖ01、Ｖ02を下げるような動作が生じても２次巻線
６の電圧がトランジスタ４２を介して第２の出力端子１
５に供給されるため、第２の出力電圧Ｖ02は図６（Ｂ）
に示すようにｔ0 〜ｔ2 区間で徐々に上昇する。但し、
スタンバイ時にはツェナーダイオード４３によって第２
の出力電圧Ｖ02が制限されているので、第２の出力電圧
Ｖ02は正常時の第１の出力電圧Ｖ01よりも大幅に低い値
になり、第２の負荷１７に適合する値となる。コンデン
サ２７から供給される制御電源電圧Ｖinが発振停止しき
い値Ｖb になると、図２の定電圧回路５７は図６（Ｈ）
に示す第２の定電圧Ｖ12を発生する。この第２の定電圧
Ｖ12はパルス発生器５１及び比較器５５を正常に動作さ
せることが不可能なレベルに設定されているので、主ス
イッチ４に対するオン・オフ制御信号の供給が図６のｔ
2 時点で中断する。しかし、制御電源用コンデンサ２７
は起動抵抗３４を介して直流電源１に接続されているの
で、起動抵抗３４を介したコンデンサ２７の充電が開始
し、この電圧Ｖinは図６（Ｃ）のｔ2 〜ｔ3 区間に示す
ように徐々に上昇する。図６のｔ3 時点で制御電源電圧
Ｖinが発振開始電圧Ｖa に達すると、定電圧回路５７の
出力電圧Ｖ69は図６（Ｈ）に示すように第２の定電圧Ｖ
12よりも高い第１の定電圧Ｖ11になる。第１の定電圧Ｖ
11はパルス発生器５１及び比較器５５が正常に動作する
レベルに設定されているので、図６のｔ3 〜ｔ4 区間に
おいてはｔ0 〜ｔ2 区間と同様に主スイッチ４にオン・
オフ制御信号が供給される。これにより、ｔ3 〜ｔ4 区
間においてもｔ0 〜ｔ2 区間と同一の動作が生じる。ス
タンバイモード時には、図６のｔ2 〜ｔ3 に示すように
主スイッチ４にオン・オフ動作の休止期間が発生するの
で、単位時間当りの主スイッチ４のスイッチング回数が
正常時よりも少なくなり、主スイッチ４における損失が
少なくなり、効率が向上する。なお、ｔ2 〜ｔ3 の停止
期間ではコンデンサ１４によって第２の負荷１７に電力
が供給され、この電圧Ｖ02は徐々に低下する。[Standby Operation] Next, the operation during standby will be described with reference to FIGS. As shown in FIG. 6A, the standby signal input terminal 47 goes high during standby. As a result, at the time of standby, the transistor 4
1 and 42 are kept on, and the voltage control signal forming circuit 18 is turned on.
Is interrupted, and an intermittent oscillation state occurs as shown in FIG. 6 (G). This intermittent oscillation is shown in FIG.
This occurs based on the change in the voltage Vin of the control power supply capacitor 27 shown in FIG. That is, in the standby mode, the transistor 41 and the Zener diode 43 become conductive, the current If of the light emitting diode 24 becomes relatively large, and the first and second output voltages V01 and V02 are reduced. As a result, the secondary winding 6, the tertiary winding 12, and the quaternary winding 25 of the transformer 2 are turned off while the main switch 4 is off.
Are lower than those in normal operation. Accordingly, the voltage Vin of the control power supply capacitor 27 connected to the quaternary winding 25 gradually decreases as shown in the section from t0 to t2 in FIG. It should be noted that even if an operation such as lowering the output voltages V01 and V02 occurs during standby, the voltage of the secondary winding 6 remains at the second output terminal 1 via the transistor.
5B, the second output voltage V02 is
As shown in the figure, it gradually rises in the section from t0 to t2. However,
At the time of standby, the second
Is limited, the second output voltage V02 is significantly lower than the normal first output voltage V01, and is a value suitable for the second load 17. When the control power supply voltage Vin supplied from the capacitor 27 reaches the oscillation stop threshold value Vb, the constant voltage circuit 57 of FIG.
A second constant voltage V12 shown in FIG. Since the second constant voltage V12 is set to a level at which the pulse generator 51 and the comparator 55 cannot operate normally, the supply of the ON / OFF control signal to the main switch 4 is not changed to the time t in FIG.
Interrupt at two points. However, the control power supply capacitor 27
Is connected to the DC power supply 1 via the starting resistor 34, the charging of the capacitor 27 via the starting resistor 34 starts, and this voltage Vin gradually increases as shown in the section from t2 to t3 in FIG. To rise. When the control power supply voltage Vin reaches the oscillation start voltage Va at the time point t3 in FIG. 6, the output voltage V69 of the constant voltage circuit 57 becomes the second constant voltage V2 as shown in FIG.
It becomes the first constant voltage V11 higher than 12. First constant voltage V
11 is set to a level at which the pulse generator 51 and the comparator 55 operate normally, so that the main switch 4 is turned on in the period t3 to t4 in FIG. 6 as in the period t0 to t2.
An off control signal is provided. As a result, the same operation as in the section between t0 and t2 occurs in the section between t3 and t4. In the standby mode, the main switch 4 has a pause period of the ON / OFF operation as shown at t2 to t3 in FIG. 6, so that the number of times of switching of the main switch 4 per unit time becomes smaller than that in the normal state, and 4, the loss is reduced and the efficiency is improved. During the stop period from t2 to t3, power is supplied to the second load 17 by the capacitor 14, and the voltage V02 gradually decreases.
【００２４】[0024]
【ソフトスタート動作】本実施例ではトランス２の５次
巻線２８の電圧によってソフトスタート用の第４の出力
平滑用コンデンサ３１が充電され、このコンデンサ３１
の電圧Ｖ3 が半導体制御素子としてのホトトランジスタ
３９のコレクタ電圧即ちバイアス電圧となる。ソフトス
タート用コンデンサ３１を充電するための第４の出力整
流ダイオード２９は主スイッチ４のオン期間に５次巻線
２８に誘起する電圧でオンになる極性を有する。従っ
て、ソフトスタート用コンデンサ３１の電圧Ｖ3 は第１
及び第２の出力電圧Ｖ01、Ｖ02には依存しないで電源１
の電圧に依存している。このため、図６のｔ0 又はｔ3
で主スイッチ４のオン・オフ動作が開始すると、主スイ
ッチ４のオン期間の５次巻線２８の電圧によってコンデ
ンサ３１は図６（Ｆ）に示すように急速に充電され、こ
の電圧Ｖ3 は比較的高い値になる。ホトトランジスタ３
９のコレクタ・エミッタ間電圧ＶCEと電流増幅率ｈfeと
の関係は図４に示すように比例的関係にあるので、コン
デンサ３１をバイアス電源として流れるホトトランジス
タ３９の電流Ｉ2 は主スイッチ４のオン・オフ開始時に
おけるコンデンサ３１の電圧Ｖ3 の急激な上昇に基づい
て図６（Ｅ）及び図７（Ｅ）に示すように上昇する。も
し、コンデンサ３１の電圧Ｖ3 が一定であると仮定する
と、ホトトランジスタ３９の電流Ｉ2 は図６（Ｄ）に示
す発光ダイオード２４の電流Ｉf に比例し、ｔ0 〜ｔ2
区間、ｔ3 〜ｔ4 区間では比較的低い値から高い値に徐
々に上昇する。なお、発光ダイオード２４の電流Ｉf は
既に説明したように図６（Ｂ）の第２の出力電圧Ｖ02に
比例している。発光ダイオード２４の電流Ｉfが比較的
低い場合には主スイッチ４のオン時間幅が長くなり、図
７（Ｂ）に示す電流Ｉd のピークが高くなり、トランス
２から磁歪音が発生する。これに対し、本実施例では、
ソフトスタート用コンデンサ３１が設けられ、この電圧
Ｖ3 がホトトランジスタ３９のコレクタバイアス電圧と
なっているので、主スイッチ４のオン・オフ動作開始区
間ｔ0 〜ｔ1 でホトトランジスタ３９の電流Ｉ2 が大き
くなり、主スイッチ４のオン時間幅の低減及び主スイッ
チ４の電流Ｉd の低減効果が得られ、トランス２の磁歪
音が抑制される。ソフトスタート後は発光ダイオード２
４の電流Ｉf の増大によってホトトランジスタ３９の電
流Ｉ2 が徐々に増大し、主スイッチ４のオン時間幅及び
電流Ｉdのピークは図７（Ｂ）に示すように徐々に小さ
くなる。なお、ソフトスタートの効果は、スイッチング
電源装置の正常動作を開始時にも得られる。[Soft Start Operation] In this embodiment, the fourth output smoothing capacitor 31 for soft start is charged by the voltage of the fifth winding 28 of the transformer 2, and this capacitor 31
Is the collector voltage of the phototransistor 39 as a semiconductor control element, that is, the bias voltage. The fourth output rectifier diode 29 for charging the soft-start capacitor 31 has a polarity that is turned on by a voltage induced in the fifth winding 28 during the ON period of the main switch 4. Therefore, the voltage V3 of the soft start capacitor 31 is equal to the first voltage.
And the power supply 1 without depending on the second output voltages V01 and V02.
Voltage. Therefore, t0 or t3 in FIG.
When the ON / OFF operation of the main switch 4 is started, the capacitor 31 is rapidly charged by the voltage of the fifth winding 28 during the ON period of the main switch 4 as shown in FIG. High value. Phototransistor 3
Since the relationship between the collector-emitter voltage VCE 9 and the current amplification factor hfe is proportional as shown in FIG. 4, the current I2 of the phototransistor 39 flowing through the capacitor 31 as a bias power source is the ON / OFF of the main switch 4. 6 (E) and FIG. 7 (E) based on the rapid rise of the voltage V3 of the capacitor 31 at the start of turning off. Assuming that the voltage V3 of the capacitor 31 is constant, the current I2 of the phototransistor 39 is proportional to the current If of the light emitting diode 24 shown in FIG.
In the interval t3 to t4, the value gradually increases from a relatively low value to a high value. Note that the current If of the light emitting diode 24 is proportional to the second output voltage V02 in FIG. When the current If of the light emitting diode 24 is relatively low, the ON time width of the main switch 4 becomes long, the peak of the current Id shown in FIG. 7B becomes high, and the transformer 2 generates a magnetostrictive sound. In contrast, in the present embodiment,
Since the soft start capacitor 31 is provided and this voltage V3 is the collector bias voltage of the phototransistor 39, the current I2 of the phototransistor 39 increases in the on / off operation start section t0 to t1 of the main switch 4, The effect of reducing the ON time width of the main switch 4 and the current Id of the main switch 4 is obtained, and the magnetostrictive sound of the transformer 2 is suppressed. Light-emitting diode 2 after soft start
4, the current I2 of the phototransistor 39 gradually increases, and the on-time width of the main switch 4 and the peak of the current Id gradually decrease as shown in FIG. 7B. Note that the effect of the soft start can be obtained even when the normal operation of the switching power supply device is started.
【００２５】上述から明らかなように本実施例によれ
ば、５次巻線２８とソフトスタート用コンデンサ３１を
設けたので、スタンバイモードの間欠発振期間におい
て、主スイッチ４及び１次巻線３に過大な電流が流れる
ことが防止され、トランス２の磁歪音（ノイズ）の発生
が抑制される。また、ソフトスタート用コンデンサ３１
の電圧Ｖ3 は電源１の電圧に比例的に変化するので、電
源１の電圧の変化に拘らず、主スイッチ４の電流Ｉd の
ピークを自動的に所定レベル以下に抑制することができ
る。即ち、電源１の電圧が例えば高くなると、ソフトス
タート用コンデンサ３１の電圧Ｖ3 も高くなり、主スイ
ッチ４のオン時間幅及びその電流Ｉd のピークの抑制効
果も大きくなり、電源１の電圧の上昇による電流Ｉd の
ピークの増大を自動的に抑制することができる。なお、
トランス２の巻数比、巻線のインダクタンス、負荷１７
等が変化した場合にも主スイッチ４の電流Ｉd の自動的
補正動作が生じる。また、この実施例ではスタンバイ時
に１次巻線６の電圧をトランジスタ４２を介して第２の
負荷１７に供給し、ツェナーダイオード４３によって第
２の電圧Ｖ02の値を所定値以下に制限する構成であるの
で、スタンバイ時における負荷１７に対する電力供給と
間欠発振動作とを比較的簡単な回路によって達成するこ
とができる。As is apparent from the above description, according to the present embodiment, since the fifth winding 28 and the soft start capacitor 31 are provided, the main switch 4 and the primary winding 3 are connected during the intermittent oscillation period of the standby mode. Excessive current is prevented from flowing, and generation of magnetostrictive noise (noise) of the transformer 2 is suppressed. Also, the soft start capacitor 31
Since the voltage V3 changes in proportion to the voltage of the power supply 1, the peak of the current Id of the main switch 4 can be automatically suppressed to a predetermined level or less regardless of the change in the voltage of the power supply 1. That is, for example, when the voltage of the power supply 1 increases, the voltage V3 of the soft start capacitor 31 also increases, the ON time width of the main switch 4 and the effect of suppressing the peak of the current Id also increase, and the voltage of the power supply 1 increases. The increase in the peak of the current Id can be automatically suppressed. In addition,
Turn ratio of transformer 2, winding inductance, load 17
In the case where the current value changes, the operation for automatically correcting the current Id of the main switch 4 occurs. In this embodiment, the voltage of the primary winding 6 is supplied to the second load 17 via the transistor 42 at the time of standby, and the value of the second voltage V02 is limited to a predetermined value or less by the Zener diode 43. Therefore, the power supply to the load 17 and the intermittent oscillation operation during standby can be achieved by a relatively simple circuit.
【００２６】[0026]
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 主スイッチ４をオン・オフ制御するためのスイ
ッチ制御信号形成回路の構成を種々変形できる。例え
ば、コンデンサ４９の充電又は放電の制御によってもＰ
ＷＭパルスの幅制御又はＰＷＭパルスの間欠的発生を行
うことができる。 （２） 主スイッチ４をバイポーラトランジスタ等の半
導体スイッチに置き換えることができる。 （３） 発光ダイオード２４とホトトランジスタ３９と
の光結合回路を省いて電気的に結合する回路構成とする
ことができる。 （４） ３次巻線１２を独立に設けないで、２次巻線６
の一部を３次巻線１２として兼用することができる。 （５） 第１〜第４の出力整流ダイオード７、１３、２
６、２９をトランジスタ又はＦＥＴに基づく整流素子と
すること、又はダイオードとトランジスタ又はＦＥＴと
の並列回路から成る同期整流素子又は回路とすることが
できる。[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) The configuration of the switch control signal forming circuit for turning on / off the main switch 4 can be variously modified. For example, by controlling charge or discharge of the capacitor 49, P
The width control of the WM pulse or the intermittent generation of the PWM pulse can be performed. (2) The main switch 4 can be replaced with a semiconductor switch such as a bipolar transistor. (3) A circuit configuration in which the light coupling circuit between the light emitting diode 24 and the phototransistor 39 is electrically omitted without the optical coupling circuit can be provided. (4) The secondary winding 6 is not provided independently of the tertiary winding 12.
Can also be used as the tertiary winding 12. (5) First to fourth output rectifier diodes 7, 13, 2
6, 29 may be rectifiers based on transistors or FETs, or synchronous rectifiers or circuits comprising parallel circuits of diodes and transistors or FETs.
【図１】本発明の実施例のスイッチング電源装置を示す
回路図である。FIG. 1 is a circuit diagram showing a switching power supply device according to an embodiment of the present invention.
【図２】図１のスイッチ制御信号形成回路とこの近傍部
分を示す回路図である。FIG. 2 is a circuit diagram showing a switch control signal forming circuit of FIG. 1 and a portion in the vicinity thereof;
【図３】図２の駆動回路を詳しく示す回路図である。FIG. 3 is a circuit diagram illustrating a driving circuit of FIG. 2 in detail;
【図４】図２のホトトランジスタの特性を示す図であ
る。FIG. 4 is a diagram showing characteristics of the phototransistor of FIG. 2;
【図５】正常時における図２の各部の状態を示す波形図
である。FIG. 5 is a waveform diagram showing a state of each unit in FIG. 2 in a normal state.
【図６】スタンバイ時における図２の各部の状態を示す
波形図である。FIG. 6 is a waveform diagram showing a state of each unit in FIG. 2 during standby.
【図７】図６のオン・オフ動作区間を拡大して示す波形
図である。FIG. 7 is an enlarged waveform diagram showing an on / off operation section in FIG. 6;
３ １次巻線 ４ 主スイッチ ３１ スタンバイ用コンデンサ ３９ ホトトランジスタ ４７ スタンバイ信号入力端子 3 Primary winding 4 Main switch 31 Standby capacitor 39 Phototransistor 47 Standby signal input terminal
【手続補正書】[Procedure amendment]
【提出日】平成１１年１０月８日（１９９９．１０．
８）[Submission date] October 8, 1999 (1999.10.
8)
【手続補正１】[Procedure amendment 1]
【補正対象書類名】明細書[Document name to be amended] Statement
【補正対象項目名】全文[Correction target item name] Full text
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【書類名】 明細書[Document Name] Statement
【発明の名称】 スイッチング電源装置[Title of the Invention] Switching power supply
【特許請求の範囲】[Claims]
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【発明の属する技術分野】本発明は、出力電圧を帰還制
御によって一定に制御する形式のスイッチング電源装置
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device in which an output voltage is controlled to be constant by feedback control.
【０００２】[0002]
【従来の技術】スイッチング電源装置をＴＶ、ディスプ
レイ、コンピュータシステム等の電源回路に使用する場
合には、節電のためにスタンバイ（待機）モードを設け
ることが必要になる。スタンバイモード時には軽負荷に
なるためにスイッチング素子のオン・オフによる電力供
給を間欠的に中断させ、平滑用コンデンサによって電力
供給を維持することができる。この様に中断期間を設け
ると、スイッチング素子のオン・オフの合計回数が少な
くなり、効率が向上する。2. Description of the Related Art When a switching power supply is used in a power supply circuit of a TV, a display, a computer system, or the like, it is necessary to provide a standby mode for saving power. In the standby mode, the load is light, so that the power supply due to the on / off of the switching element is intermittently interrupted, and the power supply can be maintained by the smoothing capacitor. When the interruption period is provided in this manner, the total number of ON / OFF operations of the switching elements is reduced, and the efficiency is improved.
【０００３】[0003]
【発明が解決しようとする課題】ところで、スタンバイ
モードにおいてスイッチング動作期間とスイッチング非
動作期間とを交互に配置すると、スイッチング動作期間
の最初の区間（起動区間）に比較的振幅の大きな電流が
スイッチング素子及び出力トランスの１次巻線に流れ、
スイッチング素子における損失の低減を妨害するのみで
なく、トランスから磁歪音（ノイズ）が発生する。この
問題を解決するためにスイッチング動作期間の初期にス
イッチング素子の電流を制御するためのソフトスタート
回路を設けることが考えられる。しかし、入力電圧変
化、又は負荷の変化、又は出力トランスの巻数比やイン
ダクタンスの変化等に拘らず、所望のソフトスタート効
果を容易に得ることが困難であった。By the way, if the switching operation period and the switching non-operation period are alternately arranged in the standby mode, a current having a relatively large amplitude is supplied to the switching element in the first section (starting section) of the switching operation period. And flows through the primary winding of the output transformer,
Not only does the loss of the loss in the switching element is hindered, but also a magnetostrictive sound (noise) is generated from the transformer. In order to solve this problem, it is conceivable to provide a soft start circuit for controlling the current of the switching element at the beginning of the switching operation period. However, it has been difficult to easily obtain a desired soft start effect regardless of a change in input voltage, a change in load, a change in the turns ratio of the output transformer, a change in inductance, and the like.
【０００４】そこで、本発明の目的は入力電圧等の変動
が生じてもソフトスタート効果を良好に得ることができ
るスイッチング電源装置を提供することにある。SUMMARY OF THE INVENTION It is an object of the present invention to provide a switching power supply capable of obtaining a good soft-start effect even when the input voltage or the like fluctuates.
【０００５】上記課題を解決し、上記目的を達成するた
めの本発明は、実施例を示す図面の符号を参照して説明
すると、直流電源（１）の一端と他端との間に接続され
たトランス（２）の１次巻線（３）とスイッチ（４）と
の直列回路と、前記１次巻線（３）に電磁結合された２
次巻線（６）と、負荷（１１）に直流電圧を供給するた
めに前記２次巻線（６）に接続された出力整流平滑回路
（７、８）と、前記出力整流平滑回路（７、８）の出力
電圧を検出する電圧検出回路（１９、２０）と、定電圧
制御用基準電圧を与えるための基準電圧源（２２）と、
前記電圧検出回路（１９、２０）から得られる検出電圧
と前記基準電圧源（２２）の定電圧制御用基準電圧との
差の信号からなる誤差信号を形成する誤差信号形成回路
（２３）と、前記誤差信号に実質的に比例した電流を流
すことができるように誤差信号形成回路に結合された前
記半導体制御素子（３９）と、前記スイッチ（４）を流
れる電流を検出する電流検出手段（５）と、前記電流検
出手段（５）で検出されたスイッチ電流（Ｉ1 ）と前記
半導体制御素子（３９）の電流（Ｉ2）とを加算して前
記スイッチのオン時間幅を制御するための加算信号（Ｖ
f ）を形成する加算手段と、前記スイッチ（４）をオン
・オフ制御するためのスイッチ制御パルスを発生するパ
ルス発生器（５１）と、パルス幅決定用基準電圧源（５
４ａ、５４ｂ）と、前記加算手段から得られた加算信号
（Ｖf）と前記パルス幅決定用基準電圧源の基準電圧
（Ｖth）とを比較し、前記加算信号（Ｖf ）が前記パル
ス幅決定用基準電圧（Ｖth）よりも高くなった時に前記
スイッチ制御パルスによる前記スイッチ（４）の制御を
中断するように形成されたオン時間幅制御回路（５５、
５６）とを備えたスイッチング電源装置であって、前記
トランス（２）の前記１次巻線（３）に電磁結合された
帰還制御電源用巻線（２８）と、前記スイッチ（４）の
オン期間に前記帰還制御電源用巻線（２８）に得られた
電圧によって導通する整流素子（２９）を介して前記帰
還制御電源用巻線（２８）に並列接続された帰還制御電
源用コンデンサ（３１）とを有し、前記帰還制御電源用
コンデンサ（３１）が前記半導体制御素子（３９）にこ
のバイアス電源として接続されていることを特徴とする
スイッチング電源装置に係わるものである。なお、請求
項２及び３に示すように、帰還制御系に発光ダイオード
２４とホトトランジスタ３９とを含め、１次側と２次側
を絶縁することが望ましい。また、請求項３に示すよう
に第１の負荷１１とこれよりも軽い第２の負荷１２とに
電力を供給するように構成することができる。また、請
求項４に示すように第１及び第２の電圧Ｖ11、Ｖ12を出
力する定電圧回路５７を設けることが望ましい。The present invention for solving the above-mentioned problems and achieving the above-mentioned objects will be described with reference to the reference numerals in the drawings showing the embodiments. The present invention is connected between one end and the other end of a DC power supply (1). A series circuit of a primary winding (3) of a transformer (2) and a switch (4);
A secondary winding (6); an output rectifying / smoothing circuit (7, 8) connected to the secondary winding (6) for supplying a DC voltage to a load (11); , 8) a voltage detection circuit (19, 20) for detecting the output voltage;
A reference voltage source (22) for providing a control reference voltage;
Detection voltage obtained from the voltage detection circuit (19, 20)
And a reference voltage for constant voltage control of the reference voltage source (22).
Error signal forming circuit for forming an error signal composed of a difference signal
And (23), the front coupled to the error signal forming circuit <br/> Symbol semiconductor control element (39) so as to be able to flow substantially proportional to the current to the error signal, the switch (4) Current detection means (5) for detecting a flowing current; and adding a switch current (I1) detected by the current detection means (5) and a current (I2) of the semiconductor control element (39) to a previous value. The addition signal (V) for controlling the ON time width of the switch
f) turning on the addition means forming (4) and the switch (4)
.A switch that generates a switch control pulse for off control
A pulse generator (51) and a reference voltage source (5
4a, 54b) and an addition signal obtained from the addition means.
(Vf) and the reference voltage of the pulse width determining reference voltage source
(Vth), and the added signal (Vf) is
When it becomes higher than the reference voltage (Vth)
The control of the switch (4) by the switch control pulse
An on-time width control circuit (55,
56) , comprising: a feedback control power supply winding (28) electromagnetically coupled to the primary winding (3) of the transformer (2); and turning on the switch (4). The feedback control power supply capacitor (31) connected in parallel to the feedback control power supply winding (28) via the rectifying element (29) that conducts by the voltage obtained in the feedback control power supply winding (28) during the period. ), Wherein the feedback control power supply capacitor (31) is connected to the semiconductor control element (39) as the bias power supply. It is desirable that the feedback control system includes the light emitting diode 24 and the phototransistor 39 so that the primary side and the secondary side are insulated. Further, as described in claim 3, it is possible to configure so as to supply power to the first load 11 and the second load 12 which is lighter than the first load. It is desirable to provide a constant voltage circuit 57 that outputs the first and second voltages V11 and V12.
【０００６】[0006]
【発明の効果】各請求項の発明によれば、スイッチ４の
オン期間の電圧を使用するための巻線２８とコンデンサ
３１とによって帰還制御用半導体制御素子（例えばホト
トランジスタ３９）にバイアス電圧が印加される。この
ため、半導体制御素子（例えばホトトランジスタ３９）
のバイアス電圧が電源１の電圧に比例的に変化し、電源
１の電圧の変化に拘らずコンデンサ３１によるソフトス
タート効果を良好に得ることができる。また、請求項２
〜４の発明によれば、ソフトスタートと電圧制御との両
方を容易に達成することができる。また、請求項３の発
明によれば正常モードと軽負荷モードとの切換えを容易
に達成することができる。According to the present invention, the bias voltage is applied to the feedback control semiconductor control element (for example, the phototransistor 39) by the winding 28 and the capacitor 31 for using the voltage during the ON period of the switch 4. Applied. Therefore, the semiconductor control element (for example, the phototransistor 39)
Bias voltage changes in proportion to the voltage of the power supply 1, so that the soft start effect of the capacitor 31 can be favorably obtained regardless of the change in the voltage of the power supply 1. Claim 2
According to the inventions of the fourth to fourth aspects, both the soft start and the voltage control can be easily achieved. Further, according to the invention of claim 3 , switching between the normal mode and the light load mode can be easily achieved.
【０００７】[0007]
【実施形態及び実施例】次に、図１〜図７を参照して本
発明の実施形態及び実施例を説明する。本発明の実施例
に係わるスイッチング電源装置を示す図１において、例
えば整流回路と平滑回路とから成る直流電源１の一端１
ａと他端１ｂとの間には出力トランス２のインダクタン
スを有する１次巻線３とＦＥＴから成る主スイッチ４と
電流検出手段としての電流検出抵抗５との直列回路が接
続されている。第１の出力回路を構成するためにトラン
ス２の２次巻線６に対して第１の整流素子としての出力
整流ダイオード７を介して第１の出力平滑用コンデンサ
８が並列に接続されている。２次巻線６の極性及び整流
ダイオード７の極性は、主スイッチ４のオフ期間に整流
ダイオード７が導通するように決定されている。平滑用
コンデンサ８に接続された第１の直流出力端子９、１０
には負荷１１が接続されている。第２の出力回路を構成
するためにトランス２の３次巻線１２に対して第２の整
流素子としての出力整流ダイオード１３を介して第２の
出力平滑用コンデンサ１４が接続されている。３次巻線
１２の極性は、２次巻線６と同様に主スイッチ４のオフ
期間に整流ダイオード１３が導通するように決定されて
いる。第２の平滑用コンデンサ１４に接続された第２の
出力端子１５、１６間には第２の負荷１７が接続されて
いる。なお、第１の負荷１１のグランド端子１０と第２
の負荷１７のグランド端子１６は相互に接続されてい
る。また、正常モード時に第１の出力端子９、１０間の
第１の出力電圧Ｖ01が約１２０Ｖ、第２の出力端子１
５、１６間の第２の出力電圧Ｖ02が約１５Ｖとなる。Embodiments and Examples Next, embodiments and examples of the present invention will be described with reference to FIGS. In FIG. 1 showing a switching power supply device according to an embodiment of the present invention, one end 1 of a DC power supply 1 comprising, for example, a rectifier circuit and a smoothing circuit.
A series circuit of a primary winding 3 having an inductance of the output transformer 2, a main switch 4 composed of an FET, and a current detecting resistor 5 as current detecting means is connected between the terminal a and the other end 1b. To configure a first output circuit, a first output smoothing capacitor 8 is connected in parallel to a secondary winding 6 of the transformer 2 via an output rectifier diode 7 as a first rectifier. . The polarity of the secondary winding 6 and the polarity of the rectifier diode 7 are determined so that the rectifier diode 7 conducts while the main switch 4 is off. First DC output terminals 9 and 10 connected to smoothing capacitor 8
Is connected to a load 11. To form a second output circuit, a second output smoothing capacitor 14 is connected to a tertiary winding 12 of the transformer 2 via an output rectifier diode 13 as a second rectifier. The polarity of the tertiary winding 12 is determined so that the rectifier diode 13 conducts during the off period of the main switch 4 as in the case of the secondary winding 6. A second load 17 is connected between the second output terminals 15 and 16 connected to the second smoothing capacitor 14. The ground terminal 10 of the first load 11 and the second terminal
The ground terminals 16 of the load 17 are connected to each other. In the normal mode, the first output voltage V01 between the first output terminals 9 and 10 is about 120 V, and the second output terminal 1
The second output voltage V02 between 5 and 16 is about 15V.
【０００８】図１のスイッチング電源装置は、第１の出
力端子９、１０間の第１の出力電圧Ｖ01を一定に制御す
るための電圧制御信号形成回路１８を有する。この電圧
制御信号形成回路１８は、第１の出力端子９、１０間に
接続された電圧検出回路としての電圧検出抵抗１９、２
０と、基準電圧源を構成するための抵抗２１及びツェナ
ーダイオード２２と、誤差信号形成回路即ち誤差増幅器
としてのトランジスタ２３とから成る。トランジスタ２
３のベースは電圧検出抵抗１９、２０の分圧点に接続さ
れ、エミッタは基準電圧源としてのツェナーダイオード
２２に接続されている。ツェナーダイオード２２は抵抗
２１を介して直流出力端子９、１０間に接続されてい
る。従って、トランジスタ２３のコレクタ電流は検出電
圧と基準電圧との差に対応して変化する。電圧制御信号
形成回路１８の出力を光信号に変換するために第２の出
力端子１５とトランジスタ２３のコレクタとの間に発光
ダイオード２４が接続されている。The switching power supply of FIG. 1 has a voltage control signal forming circuit 18 for controlling the first output voltage V01 between the first output terminals 9 and 10 to be constant. The voltage control signal forming circuit 18 includes voltage detecting resistors 19, 2 connected as voltage detecting circuits connected between the first output terminals 9, 10.
0, a resistor 21 and a Zener diode 22 for constituting a reference voltage source, and a transistor 23 as an error signal forming circuit, that is, an error amplifier. Transistor 2
The base of 3 is connected to the voltage dividing point of the voltage detection resistors 19 and 20, and the emitter is connected to a Zener diode 22 as a reference voltage source. The Zener diode 22 is connected between the DC output terminals 9 and 10 via the resistor 21. Therefore, the collector current of the transistor 23 changes according to the difference between the detection voltage and the reference voltage. A light emitting diode 24 is connected between the second output terminal 15 and the collector of the transistor 23 to convert the output of the voltage control signal forming circuit 18 into an optical signal.
【０００９】制御電源を構成するためにトランス２に４
次巻線２５が設けられている。この４次巻線２５には第
３の整流素子としての出力整流ダイオード２６を介して
第３の出力平滑用コンデンサ２７が並列に接続されてい
る。この４次巻線２５及びダイオード２６の極性は主ス
イッチ４のオフの期間にダイオード２６がオンになるよ
うに決定されている。To configure a control power supply,
A secondary winding 25 is provided. A third output smoothing capacitor 27 is connected in parallel to the fourth winding 25 via an output rectifier diode 26 as a third rectifier. The polarities of the quaternary winding 25 and the diode 26 are determined so that the diode 26 is turned on while the main switch 4 is off.
【００１０】本発明に従ってソフトスタート制御を実行
するために帰還制御電源用巻線としての５次巻線２８と
２つの整流ダイオード２９、３０と第４の出力平滑用コ
ンデンサ３１とが設けられている。５次巻線２８は４次
巻線２５に連続的に形成され、両者は中間タップＰ1 に
よって分割されている。第４の出力平滑用コンデンサ３
１は第４の整流素子としての出力整流ダイオード２９を
介して５次巻線２８に並列に接続されている。第５の出
力整流ダイオード３０は主スイッチ４のオフの期間に４
次巻線２５に誘起する電圧でオンになる極性を有してダ
イオード２６のカソードとダイオード２９のカソードと
の間に接続されている。即ち、ダイオード３０は４次巻
線２５と２つのダイオード２６、３０とコンデンサ３１
との閉回路でコンデンサ３１を充電することができるよ
うに接続されている。５次巻線２８及びダイオード２９
の極性は、主スイッチ４のオンの期間に５次巻線２８に
誘起する電圧でダイオード２９がオンになってソフトス
タート用コンデンサと呼ぶこともできる第４の出力平滑
用コンデンサ３１を充電できるように決定されている。In order to execute the soft start control according to the present invention, a fifth winding 28 as a feedback control power supply winding, two rectifying diodes 29 and 30, and a fourth output smoothing capacitor 31 are provided. . The fifth winding 28 is formed continuously with the fourth winding 25, and both are divided by the intermediate tap P1. Fourth output smoothing capacitor 3
1 is connected in parallel to the fifth winding 28 via an output rectifier diode 29 as a fourth rectifier. The fifth output rectifier diode 30 is connected during the off period of the main switch 4.
It is connected between the cathode of the diode 26 and the cathode of the diode 29 with a polarity turned on by the voltage induced in the next winding 25. That is, the diode 30 is composed of the quaternary winding 25, the two diodes 26 and 30, and the capacitor 31.
Are connected so that the capacitor 31 can be charged in the closed circuit. Fifth winding 28 and diode 29
The polarity of is such that the diode 29 is turned on by the voltage induced in the fifth winding 28 while the main switch 4 is on, and the fourth output smoothing capacitor 31 which can be called a soft start capacitor can be charged. Has been determined.
【００１１】主スイッチ４をオン・オフ制御するための
スイッチ制御信号形成回路３２の正側電源ライン３３は
制御電源としてのコンデンサ２７の一端に接続されてい
ると共に起動抵抗３４を介して直流電源１の一端１ａに
接続され、グランド側ライン３５は直流電源１の他端１
ｂ及びコンデンサ２７の他端に接続されている。制御信
号形成回路３２は帰還制御信号供給端子としての入力信
号ライン３６に接続されている。このライン３６には電
流検出信号と定電圧制御信号との合成信号から成る帰還
制御信号Ｖf が入力する。この合成信号を形成するため
に、電流検出抵抗５の一端が抵抗３７を介して入力信号
ライン３６に接続されている。ソフトスタート用コンデ
ンサ３１とダイオード２９、３０との接続点３８と入力
信号ライン３６との間に半導体制御素子としてのホトト
ランジスタ３９が接続されている。ホトトランジスタ３
９は発光ダイオード２４に光結合されている。なお、電
流検出抵抗５及びホトトランジスタ３９の上述のような
接続によって電流Ｉ1 と電流Ｉ2 との加算回路が形成さ
れる。スイッチ制御信号形成回路３２は入力信号ライン
３６の電圧Ｖf に応答してスイッチ制御信号を形成し、
これを出力ライン４０によって主スイッチ４のゲートに
与える。A positive power supply line 33 of a switch control signal forming circuit 32 for controlling on / off of the main switch 4 is connected to one end of a capacitor 27 as a control power supply and is connected to a DC power supply 1 via a starting resistor 34. The ground line 35 is connected to the other end 1 of the DC power supply 1.
b and the other end of the capacitor 27. The control signal forming circuit 32 is connected to an input signal line 36 as a feedback control signal supply terminal. A feedback control signal Vf, which is a composite signal of a current detection signal and a constant voltage control signal, is input to the line 36. One end of the current detection resistor 5 is connected to the input signal line 36 via the resistor 37 to form this composite signal. A phototransistor 39 as a semiconductor control element is connected between a connection point 38 between the soft start capacitor 31 and the diodes 29 and 30 and the input signal line 36. Phototransistor 3
9 is optically coupled to the light emitting diode 24. The above-described connection of the current detection resistor 5 and the phototransistor 39 forms an addition circuit of the current I1 and the current I2. The switch control signal forming circuit 32 forms a switch control signal in response to the voltage Vf of the input signal line 36,
This is applied to the gate of main switch 4 by output line 40.
【００１２】第１の負荷１１への電力供給を実質的に停
止し、第１の負荷１１よりも大幅に軽い第２の負荷１７
への電力供給を行う動作即ちスタンバイモード又は軽負
荷モードのために第１及び第２のスタンバイモード決定
用トランジスタ４１、４２とツェナーダイオード４３と
ダイオード４４と２つの抵抗４５、４６とが設けられて
いる。The power supply to the first load 11 is substantially stopped, and the second load 17 which is substantially lighter than the first load 11 is provided.
The first and second standby mode determining transistors 41 and 42, the Zener diode 43, the diode 44, and the two resistors 45 and 46 are provided for the operation of supplying power to the power supply, that is, the standby mode or the light load mode. I have.
【００１３】ｎｐｎ型トランジスタ４１のコレクタはツ
ェナーダイオード４３を介して発光ダイオード２４のカ
ソードに接続されている。このトランジスタ４１のエミ
ッタはグランド端子１６に接続され、このベースは軽負
荷モード（スタンバイモード）指令手段としてのスタン
バイ信号入力端子４７に接続されている。スタンバイ信
号入力端子４７にはスタンバイモード時にトランジスタ
４１をオンに制御し、正常時にオフに制御する信号が入
力する。The collector of the npn transistor 41 is connected to the cathode of the light emitting diode 24 via a Zener diode 43. The emitter of the transistor 41 is connected to the ground terminal 16, and the base is connected to a standby signal input terminal 47 as light load mode (standby mode) command means. A signal for turning on the transistor 41 in the standby mode and turning off the transistor 41 in the normal state is input to the standby signal input terminal 47.
【００１４】ツェナーダイオード４３はスタンバイモー
ド時にトランジスタ４１がオンになった時に導通するも
のであって、約６Ｖのツェナー電圧を有する。The Zener diode 43 conducts when the transistor 41 is turned on in the standby mode, and has a Zener voltage of about 6V.
【００１５】ｐｎｐ型トランジスタ４２のエミッタはダ
イオード４４を介して２次巻線６の上端に接続され、こ
のコレクタは第２の出力端子１５に接続されている。抵
抗４５はトランジスタ４２のエミッタとベースとの間に
接続されている。抵抗４６はｐｎｐ型トランジスタ４２
のベースとｎｐｎ型トランジスタ４１のコレクタとの間
に接続されている。従って、スタンバイモード時にｎｐ
ｎ型トランジスタ４１がオンになると、ｐｎｐ型トラン
ジスタ４２もオンになり、第２の出力平滑用コンデンサ
１４に２次巻線６と３次巻線１２との両方が並列接続さ
れる。しかし、２次巻線６の電圧は３次巻線１２の電圧
よりも高いので、スタンバイ時にはダイオード１３がオ
フになり、２次巻線６から第２の出力端子１５、１６に
スタンバイ電圧が供給される。なお、スタンバイ時には
トランジスタ４１及びツェナーダイオード４３がオンに
なるので、第２の出力端子１５、１６間の電圧Ｖ02は２
次巻線６の正常時電圧よりも大幅に低いスタンバイ電圧
になる。The emitter of the pnp transistor 42 is connected to the upper end of the secondary winding 6 via a diode 44, and the collector is connected to the second output terminal 15. The resistor 45 is connected between the emitter and the base of the transistor 42. The resistor 46 is a pnp transistor 42
And the collector of the npn-type transistor 41. Therefore, in standby mode, np
When the n-type transistor 41 is turned on, the pnp transistor 42 is also turned on, and both the secondary winding 6 and the tertiary winding 12 are connected to the second output smoothing capacitor 14 in parallel. However, since the voltage of the secondary winding 6 is higher than the voltage of the tertiary winding 12, the diode 13 is turned off during standby and the standby voltage is supplied from the secondary winding 6 to the second output terminals 15 and 16. Is done. During standby, the transistor 41 and the Zener diode 43 are turned on, so that the voltage V02 between the second output terminals 15 and 16 becomes 2
The standby voltage becomes much lower than the normal voltage of the next winding 6.
【００１６】図２はスイッチ制御信号形成回路３２の詳
細とこれに関連する部分を示す。このスイッチ制御信号
形成回路３２は、主スイッチ４をオン・オフ制御するた
めのスイッチ制御パルスを発生するパルス発生器５１
と、駆動回路５２と、抵抗５３と、オン時間幅制御用基
準電圧源用抵抗５４ａ、５４ｂと、オン時間幅制御用比
較器５５と、オン時間幅制御用トランジスタ５６と、定
電圧回路５７とから成る。なお、比較器５５とトランジ
スタ５６によってスイッチ制御パルスのオン時間幅制御
回路が構成されている。FIG. 2 shows details of the switch control signal forming circuit 32 and its related parts. The switch control signal forming circuit 32 includes a pulse generator 51 for generating a switch control pulse for turning on / off the main switch 4.
A drive circuit 52, a resistor 53, on-time width control reference voltage source resistors 54a and 54b, an on-time width control comparator 55, an on-time width control transistor 56, and a constant voltage circuit 57. Consists of The comparator 55 and the transistor 56 constitute an on-time width control circuit for the switch control pulse.
【００１７】パルス発生器５１は、パルス形成用比較器
５８と、のこぎり波発生用コンデンサ５９と、放電用抵
抗６０と、充電制御用トランジスタ６１と、ツェナーダ
イオード６２と、抵抗６３、６４、６５、６６とダイオ
ード６７、６８とから成る。のこぎり波発生用コンデン
サ５９の一端は充電制御用トランジスタ６１を介して正
側電源ライン３３に接続され、このコンデンサ５９の他
端はグランドライン３５に接続されている。放電用抵抗
６０はコンデンサ５９に並列に接続されている。定電圧
源として機能するツェナーダイオード６２はトランジス
タ６１のベースとグランドライン３５との間に接続され
ている。トランジスタ６１のベースは抵抗６３を介して
定電圧回路５７から導出された定電圧ライン６９に接続
されている。制御パルス形成用比較器５８の一方の入力
端子は抵抗６４を介して定電圧ライン６９に接続され、
他方の入力端子はのこぎり波発生用コンデンサ５９の一
端に接続されている。参照電圧用抵抗６５とダイオード
６７は比較器５８の一方の入力端子と出力端子との間に
接続されている。また、帰還用抵抗６６とダイオード６
８とはトランジスタ６１のベースと比較器５８の出力端
子との間に接続されている。The pulse generator 51 includes a pulse forming comparator 58, a sawtooth wave generating capacitor 59, a discharging resistor 60, a charge controlling transistor 61, a Zener diode 62, resistors 63, 64, 65, 66 and diodes 67 and 68. One end of the saw-wave generating capacitor 59 is connected to the positive power supply line 33 via the charge control transistor 61, and the other end of the capacitor 59 is connected to the ground line 35. The discharging resistor 60 is connected in parallel to the capacitor 59. The Zener diode 62 functioning as a constant voltage source is connected between the base of the transistor 61 and the ground line 35. The base of the transistor 61 is connected via a resistor 63 to a constant voltage line 69 derived from the constant voltage circuit 57. One input terminal of the control pulse forming comparator 58 is connected to a constant voltage line 69 via a resistor 64,
The other input terminal is connected to one end of the saw-wave generating capacitor 59. The reference voltage resistor 65 and the diode 67 are connected between one input terminal and the output terminal of the comparator 58. The feedback resistor 66 and the diode 6
8 is connected between the base of the transistor 61 and the output terminal of the comparator 58.
【００１８】駆動回路５２はスイッチ制御パルスに応答
して主スイッチ４を駆動するものであり、入力端子ａと
出力端子ｂと一対の電源端子ｃ、ｄとを有する。入力端
子ａはパルス発生器５１の出力ライン即ち比較器５８の
出力ラインに接続され、出力端子ｂは抵抗５３を介して
主スイッチ４のゲート（制御端子）に接続され、一方の
電源端子ｃは正電源ライン３３に接続され、他方の電源
端子ｄはグランドライン３５に接続されている。図３か
ら明らかなように駆動回路５２は、ｎｐｎ型の第１及び
第２のトランジスタ５２ａ、５２ｂとＮＯＴ回路（反転
回路）５２ｃとから成る。第１のトランジスタ５２ａの
コレクタは一方の電源端子ｃに接続され、エミッタは出
力端子ｂに接続され、ベースは入力端子ａに接続されて
いる。第２のトランジスタ５２ｂのコレクタは出力端子
ｂに接続され、エミッタは他方の電源端子ｄに接続さ
れ、ベースはＮＯＴ回路５２ｃを介して入力端子ａに接
続されている。従って、第１及び第２のトランジスタ５
２ａ、５２ｂは互いに反対に動作する。The drive circuit 52 drives the main switch 4 in response to a switch control pulse, and has an input terminal a, an output terminal b, and a pair of power terminals c and d. The input terminal a is connected to the output line of the pulse generator 51, that is, the output line of the comparator 58, the output terminal b is connected to the gate (control terminal) of the main switch 4 via the resistor 53, and one power supply terminal c is connected to The power supply terminal d is connected to the positive power supply line 33, and the other power supply terminal d is connected to the ground line 35. As is apparent from FIG. 3, the drive circuit 52 includes first and second npn transistors 52a and 52b and a NOT circuit (inverting circuit) 52c. The collector of the first transistor 52a is connected to one power supply terminal c, the emitter is connected to the output terminal b, and the base is connected to the input terminal a. The collector of the second transistor 52b is connected to the output terminal b, the emitter is connected to the other power supply terminal d, and the base is connected to the input terminal a via the NOT circuit 52c. Therefore, the first and second transistors 5
2a and 52b operate in opposite directions.
【００１９】主スイッチ４のオン幅を決定するための比
較器５５の一方の入力端子は入力信号ライン３６に接続
され、他方の入力端子は２つの基準電圧源用抵抗５４
ａ、５４ｂの相互接続点に接続されている。基準電圧源
用抵抗５４ａ、５４ｂは定電圧ライン６９とグランドラ
イン３５との間に接続され、これ等の間の分割電圧をオ
ン幅決定用基準電圧として比較器５５に与える。比較器
５５の電源端子は定電圧ライン６９とグランドライン３
５に接続されている。オン時間幅制御スイッチとしての
トランジスタ５６はパルス発生用比較器５８の出力端子
とグランドライン３５との間に接続され、そのベースは
比較器５５の出力端子に接続されている。フォトトラン
ジスタ３９の出力ラインと抵抗３７の出力ラインは相互
に接続されて加算回路が形成されている。従って、入力
信号ライン３６には、電流検出抵抗５に基づく電流帰還
信号とフォトトランジスタ３９に基づく電圧帰還信号
（電圧制御信号）との和が入力する。このため、比較器
５５及びトランジスタ５６は電圧帰還制御と電流帰還制
御との両方を実行する。主スイッチ４のオン期間におい
てこの電流が時間と共に増大し、この電流検出電圧が比
較器５５の負入力端子の基準電圧Ｖthに至ると比較器５
５の出力が高レベルになり、トランジスタ５６がオンに
なって駆動回路５２の入力端子ａがグランドに接続さ
れ、主スイッチ４は強制的にオフ状態に転換する。One input terminal of the comparator 55 for determining the ON width of the main switch 4 is connected to the input signal line 36, and the other input terminal is connected to two reference voltage source resistors 54.
a, 54b. The reference voltage source resistors 54a and 54b are connected between the constant voltage line 69 and the ground line 35, and apply the divided voltage between them as the reference voltage for determining the ON width to the comparator 55. The power supply terminal of the comparator 55 is a constant voltage line 69 and a ground line 3
5 is connected. The transistor 56 as an on-time width control switch is connected between the output terminal of the pulse generation comparator 58 and the ground line 35, and its base is connected to the output terminal of the comparator 55. The output line of the phototransistor 39 and the output line of the resistor 37 are connected to each other to form an adding circuit. Therefore, the sum of the current feedback signal based on the current detection resistor 5 and the voltage feedback signal (voltage control signal) based on the phototransistor 39 is input to the input signal line 36. Therefore, the comparator 55 and the transistor 56 execute both the voltage feedback control and the current feedback control. During the ON period of the main switch 4, this current increases with time, and when this current detection voltage reaches the reference voltage Vth of the negative input terminal of the comparator 55, the comparator 5
5 becomes high level, the transistor 56 is turned on, the input terminal a of the drive circuit 52 is connected to the ground, and the main switch 4 is forcibly turned off.
【００２０】定電圧回路５７は電源ライン３３とグラン
ドライン３５との間に接続され、電源ライン３３の電圧
を定電圧化してライン６９に出力する。ライン６９の電
圧はライン３３の電圧よりも低い。なお、図示が省略さ
れているが、比較器５８の電源端子は定電圧回路５７の
出力ライン６９に接続されている。また、定電圧回路５
７はライン３３の電圧Ｖinの大きさに依存して第１及び
第２のレベルの電圧を発生する。第１のレベルは主スイ
ッチ４をオン・オフ制御信号を形成することができるレ
ベルであり、第２のレベルは主スイッチ４をオン・オフ
制御信号を形成することができないレベルである。The constant voltage circuit 57 is connected between the power supply line 33 and the ground line 35, and converts the voltage of the power supply line 33 to a constant voltage and outputs the voltage to a line 69. The voltage on line 69 is lower than the voltage on line 33. Although not shown, the power supply terminal of the comparator 58 is connected to the output line 69 of the constant voltage circuit 57. In addition, the constant voltage circuit 5
7 generates first and second level voltages depending on the magnitude of the voltage Vin on the line 33. The first level is a level at which the main switch 4 can form an on / off control signal, and the second level is a level at which the main switch 4 cannot form an on / off control signal.
【００２１】[0021]
【正常時動作】次に、図１及び図２に示すスイッチング
電源装置の正常時には、スタンバイ端子４７が低レベル
であるので、トランジスタ４１、４２はオフであり、周
知の定電圧制御回路が形成される。この時の動作を図５
のｔ0 〜ｔ4 期間を参照して説明する。図５のｔ0 時点
で図２の比較器５８の出力電圧が低レベルから高レベル
に転換して制御パルスが発生し、これに対応するゲート
制御信号Ｖgsが主スイッチ４に図５（Ｄ）に示すように
印加され、主スイッチ４がオンになる。これにより、直
流電源１と１次巻線３と主スイッチ４と電流検出用抵抗
５とから成る閉回路に電流Ｉ1 が流れる。１次巻線３は
インダクタンスを有するので、電流Ｉ1 は傾斜を有して
増大し、電流検出用抵抗５の電圧が電流Ｉ1 の波形に対
応して変化し、電流Ｉ1 の帰還情報を含む帰還制御信号
としての入力電圧Ｖf も図５（Ｂ）に示すように傾斜を
有して増大する。電流Ｉ1 に対応する電圧Ｖf がｔ1 時
点で基準電圧Ｖthに達すると、比較器５５の出力が低レ
ベルから高レベルに転換し、トランジスタ５６がオンに
なり、パルス発生用比較器５８の出力端子がトランジス
タ５６を介してグランドに接続され、パルスのオン期間
が終了する。パルス発生用比較器５８の出力電圧がｔ1
時点で低レベルになると、ダイオード６７がオンにな
り、比較器５８の正入力端子の電圧Ｖ1 が図５（Ａ）に
示すように６．５Ｖから３．５Ｖまで低下し、負入力端
子の電圧Ｖ2 よりも低くなる。これにより、比較器５８
の出力電圧の低レベルが保持される。また、比較器５８
の出力電圧が低レベルになると、ダイオード６８がオン
になり、トランジスタ６１のベース電位がこのエミッタ
電位よりも低くなり、トランジスタ６１のベース・エミ
ッタ間が逆バイアス状態となり、トランジスタ６１がオ
フになるためコンデンサ５９の充電が停止する。これに
より、コンデンサ５９の電荷は抵抗６０を介して放出さ
れ、この電圧Ｖ2 は図５（Ａ）で破線で示すように一定
の傾斜を有して低下する。ｔ3 時点でコンデンサ５９の
電圧即ち比較器５８の負入力端子の電圧Ｖ2 が正入力端
子の電圧Ｖ1 よりも低くなると、比較器５８の出力電圧
は再び高レベルに戻り、次のパルスが発生する。図５
（Ｂ）のｔ1 〜ｔ2 期間における電流Ｉ1に基づく電圧
Ｖf は主スイッチ４のストレージ作用に基づく電流によ
って生じるものである。ｔ2 時点で主スイッチ４を通る
電流Ｉ1 が零になると、主スイッチ４の一対の主端子間
電圧としてのドレイン・ソース間電圧Ｖdsがオン時より
も高くなる。ｔ2 〜ｔ3 期間では電流Ｉ1 が零になるの
で、オン時間幅制御用即ち電流帰還制御用比較器５５の
出力が低レベルに保持され、オン時間幅制御用トランジ
スタ５６もオフに保たれる。従って、主スイッチ４のオ
フ期間の決定には比較器５５が関与せず、オフ期間（例
えばｔ1 〜ｔ3 ）はのこぎり波用コンデンサ５９の放電
のみに依存して決定され、一定になる。ｔ3 時点で比較
器５８の出力電圧が高レベルに戻ると、ダイオード６７
及び６８はオフになる。これにより、トランジスタ６１
が再びオンになり、コンデンサ５９が急速に充電され、
この電圧Ｖ2 は５Ｖになる。また、比較器５８の正入力
端子の電圧Ｖ1 もｔ3 時点で直ちに６．５Ｖになる。従
って、比較器５８の出力電圧は高レベルに保持される。
なお、この出力電圧の高レベルは６．５Ｖよりも高く設
定されている。Next, when the switching power supply shown in FIGS. 1 and 2 is normal, the transistors 41 and 42 are off since the standby terminal 47 is at a low level, and a well-known constant voltage control circuit is formed. You. The operation at this time is shown in FIG.
The description will be made with reference to the period from t0 to t4. At time t0 in FIG. 5, the output voltage of the comparator 58 in FIG. 2 changes from the low level to the high level to generate a control pulse, and the corresponding gate control signal Vgs is applied to the main switch 4 as shown in FIG. As shown, the main switch 4 is turned on. As a result, a current I1 flows through a closed circuit including the DC power supply 1, the primary winding 3, the main switch 4, and the current detecting resistor 5. Since the primary winding 3 has an inductance, the current I1 increases with a gradient, the voltage of the current detecting resistor 5 changes in accordance with the waveform of the current I1, and the feedback control includes feedback information of the current I1. The input voltage Vf as a signal also increases with a slope as shown in FIG. When the voltage Vf corresponding to the current I1 reaches the reference voltage Vth at the time t1, the output of the comparator 55 changes from low level to high level, the transistor 56 is turned on, and the output terminal of the pulse generation comparator 58 is turned on. The transistor is connected to the ground via the transistor 56, and the ON period of the pulse ends. The output voltage of the pulse generating comparator 58 is t1
When the voltage becomes low at this point, the diode 67 is turned on, and the voltage V1 at the positive input terminal of the comparator 58 decreases from 6.5V to 3.5V as shown in FIG. It becomes lower than V2. Thereby, the comparator 58
Is maintained at a low level. Further, the comparator 58
Is low, the diode 68 is turned on, the base potential of the transistor 61 is lower than this emitter potential, the base-emitter of the transistor 61 is in a reverse bias state, and the transistor 61 is turned off. The charging of the capacitor 59 stops. As a result, the charge of the capacitor 59 is released through the resistor 60, and the voltage V2 decreases with a constant slope as shown by the broken line in FIG. At time t3, when the voltage of the capacitor 59, that is, the voltage V2 of the negative input terminal of the comparator 58 becomes lower than the voltage V1 of the positive input terminal, the output voltage of the comparator 58 returns to the high level again, and the next pulse is generated. FIG.
The voltage Vf based on the current I1 in the period t1 to t2 in (B) is generated by the current based on the storage action of the main switch 4. When the current I1 passing through the main switch 4 at time t2 becomes zero, the drain-source voltage Vds as the voltage between the pair of main terminals of the main switch 4 becomes higher than when it is on. During the period from t2 to t3, the current I1 becomes zero, so that the output of the comparator 55 for controlling the on-time width, that is, the current feedback control, is kept at low level, and the transistor 56 for controlling the on-time width is also kept off. Therefore, the comparator 55 is not involved in the determination of the off period of the main switch 4, and the off period (for example, t1 to t3) is determined only depending on the discharge of the saw-tooth wave capacitor 59 and becomes constant. When the output voltage of the comparator 58 returns to the high level at time t3, the diode 67
And 68 are off. Thereby, the transistor 61
Is turned on again, the capacitor 59 is rapidly charged,
This voltage V2 becomes 5V. Also, the voltage V1 at the positive input terminal of the comparator 58 immediately becomes 6.5 V at the time t3. Therefore, the output voltage of the comparator 58 is kept at a high level.
The high level of the output voltage is set higher than 6.5V.
【００２２】[0022]
【正常負荷時の電圧制御】負荷１１の両端電圧が例えば
基準値よりも高くなると、比較器５５の正入力端子の入
力電圧Ｖf が高くなり、主スイッチ４のオン開始点から
早い時期に基準電圧Ｖthに達し、比較器５５の出力が高
レベルに転換し、トランジスタ５６がオンになることに
よりＰＷＭパルスのオン期間が終了し、ＰＷＭパルスの
オン幅が狭くなる。ＰＷＭパルス列のオフ幅は一定であ
るので、主スイッチ４のデューティ比は小さくなり、出
力電圧が基準に戻される。出力電圧が基準値よりも低く
なった時には上記の高くなった時と逆の動作になる。[Voltage Control During Normal Load] When the voltage between both ends of the load 11 becomes higher than the reference value, for example, the input voltage Vf at the positive input terminal of the comparator 55 becomes higher. When the voltage reaches Vth, the output of the comparator 55 changes to a high level, and the transistor 56 is turned on, whereby the on-period of the PWM pulse ends, and the on-width of the PWM pulse is reduced. Since the OFF width of the PWM pulse train is constant, the duty ratio of the main switch 4 is reduced, and the output voltage is returned to the reference. When the output voltage becomes lower than the reference value, the operation is the reverse of that when the output voltage becomes higher.
【００２３】[0023]
【スタンバイ動作】次に、スタンバイ時の動作を図６及
び図７を参照して説明する。図６（Ａ）に示すようにス
タンバイ時にはスタンバイ信号入力端子４７が高レベル
になる。これにより、スタンバイ時にはトランジスタ４
１及び４２がオンに保たれ、電圧制御信号形成回路１８
による電圧制御は中断され、図６（Ｇ）に説明的に示す
ように間欠的発振状態が生じる。この間欠的発振は図６
（Ｃ）に示す制御電源用コンデンサ２７の電圧Ｖinの変
化に基づいて生じる。即ち、スタンバイモード時にはト
ランジスタ４１及びツェナーダイオード４３が導通状態
となり、発光ダイオード２４の電流Ｉf が比較的大きく
なり、第１及び第２の出力電圧Ｖ01、Ｖ02を下げる動作
が生じる。この結果、主スイッチ４のオフの期間にトラ
ンス２の２次巻線６、３次巻線１２、及び４次巻線２５
に得られる電圧は正常時のこれ等の電圧よりも低くな
る。従って、４次巻線２５に接続された制御電源用コン
デンサ２７の電圧Ｖinは図６（Ｃ）のｔ0 〜ｔ2 区間に
示すように徐々に低下する。なお、スタンバイ時に出力
電圧Ｖ01、Ｖ02を下げるような動作が生じても２次巻線
６の電圧がトランジスタ４２を介して第２の出力端子１
５に供給されるため、第２の出力電圧Ｖ02は図６（Ｂ）
に示すようにｔ0 〜ｔ2 区間で徐々に上昇する。但し、
スタンバイ時にはツェナーダイオード４３によって第２
の出力電圧Ｖ02が制限されているので、第２の出力電圧
Ｖ02は正常時の第１の出力電圧Ｖ01よりも大幅に低い値
になり、第２の負荷１７に適合する値となる。コンデン
サ２７から供給される制御電源電圧Ｖinが発振停止しき
い値Ｖb になると、図２の定電圧回路５７は図６（Ｈ）
に示す第２の定電圧Ｖ12を発生する。この第２の定電圧
Ｖ12はパルス発生器５１及び比較器５５を正常に動作さ
せることが不可能なレベルに設定されているので、主ス
イッチ４に対するオン・オフ制御信号の供給が図６のｔ
2 時点で中断する。しかし、制御電源用コンデンサ２７
は起動抵抗３４を介して直流電源１に接続されているの
で、起動抵抗３４を介したコンデンサ２７の充電が開始
し、この電圧Ｖinは図６（Ｃ）のｔ2 〜ｔ3 区間に示す
ように徐々に上昇する。図６のｔ3 時点で制御電源電圧
Ｖinが発振開始電圧Ｖa に達すると、定電圧回路５７の
出力電圧Ｖ69は図６（Ｈ）に示すように第２の定電圧Ｖ
12よりも高い第１の定電圧Ｖ11になる。第１の定電圧Ｖ
11はパルス発生器５１及び比較器５５が正常に動作する
レベルに設定されているので、図６のｔ3 〜ｔ4 区間に
おいてはｔ0 〜ｔ2 区間と同様に主スイッチ４にオン・
オフ制御信号が供給される。これにより、ｔ3 〜ｔ4 区
間においてもｔ0 〜ｔ2 区間と同一の動作が生じる。ス
タンバイモード時には、図６のｔ2 〜ｔ3 に示すように
主スイッチ４にオン・オフ動作の休止期間が発生するの
で、単位時間当りの主スイッチ４のスイッチング回数が
正常時よりも少なくなり、主スイッチ４における損失が
少なくなり、効率が向上する。なお、ｔ2 〜ｔ3 の停止
期間ではコンデンサ１４によって第２の負荷１７に電力
が供給され、この電圧Ｖ02は徐々に低下する。[Standby Operation] Next, the operation during standby will be described with reference to FIGS. As shown in FIG. 6A, the standby signal input terminal 47 goes high during standby. As a result, at the time of standby, the transistor 4
1 and 42 are kept on, and the voltage control signal forming circuit 18 is turned on.
Is interrupted, and an intermittent oscillation state occurs as shown in FIG. 6 (G). This intermittent oscillation is shown in FIG.
This occurs based on the change in the voltage Vin of the control power supply capacitor 27 shown in FIG. That is, in the standby mode, the transistor 41 and the Zener diode 43 become conductive, the current If of the light emitting diode 24 becomes relatively large, and the first and second output voltages V01 and V02 are reduced. As a result, the secondary winding 6, the tertiary winding 12, and the quaternary winding 25 of the transformer 2 are turned off while the main switch 4 is off.
Are lower than those in normal operation. Accordingly, the voltage Vin of the control power supply capacitor 27 connected to the quaternary winding 25 gradually decreases as shown in the section from t0 to t2 in FIG. It should be noted that even if an operation such as lowering the output voltages V01 and V02 occurs during standby, the voltage of the secondary winding 6 remains at the second output terminal 1 via the transistor.
5B, the second output voltage V02 is
As shown in the figure, it gradually rises in the section from t0 to t2. However,
At the time of standby, the second
Is limited, the second output voltage V02 is significantly lower than the normal first output voltage V01, and is a value suitable for the second load 17. When the control power supply voltage Vin supplied from the capacitor 27 reaches the oscillation stop threshold value Vb, the constant voltage circuit 57 of FIG.
A second constant voltage V12 shown in FIG. Since the second constant voltage V12 is set to a level at which the pulse generator 51 and the comparator 55 cannot operate normally, the supply of the ON / OFF control signal to the main switch 4 is not changed to the time t in FIG.
Interrupt at two points. However, the control power supply capacitor 27
Is connected to the DC power supply 1 via the starting resistor 34, the charging of the capacitor 27 via the starting resistor 34 starts, and this voltage Vin gradually increases as shown in the section from t2 to t3 in FIG. To rise. When the control power supply voltage Vin reaches the oscillation start voltage Va at the time point t3 in FIG. 6, the output voltage V69 of the constant voltage circuit 57 becomes the second constant voltage V2 as shown in FIG.
It becomes the first constant voltage V11 higher than 12. First constant voltage V
11 is set to a level at which the pulse generator 51 and the comparator 55 operate normally, so that the main switch 4 is turned on in the period t3 to t4 in FIG. 6 as in the period t0 to t2.
An off control signal is provided. As a result, the same operation as in the section between t0 and t2 occurs in the section between t3 and t4. In the standby mode, the main switch 4 has a pause period of the ON / OFF operation as shown at t2 to t3 in FIG. 6, so that the number of times of switching of the main switch 4 per unit time becomes smaller than that in the normal state, and 4, the loss is reduced and the efficiency is improved. During the stop period from t2 to t3, power is supplied to the second load 17 by the capacitor 14, and the voltage V02 gradually decreases.
【００２４】[0024]
【ソフトスタート動作】本実施例ではトランス２の５次
巻線２８の電圧によってソフトスタート用の第４の出力
平滑用コンデンサ３１が充電され、このコンデンサ３１
の電圧Ｖ3 が半導体制御素子としてのホトトランジスタ
３９のコレクタ電圧即ちバイアス電圧となる。ソフトス
タート用コンデンサ３１を充電するための第４の出力整
流ダイオード２９は主スイッチ４のオン期間に５次巻線
２８に誘起する電圧でオンになる極性を有する。従っ
て、ソフトスタート用コンデンサ３１の電圧Ｖ3 は第１
及び第２の出力電圧Ｖ01、Ｖ02には依存しないで電源１
の電圧に依存している。このため、図６のｔ0 又はｔ3
で主スイッチ４のオン・オフ動作が開始すると、主スイ
ッチ４のオン期間の５次巻線２８の電圧によってコンデ
ンサ３１は図６（Ｆ）に示すように急速に充電され、こ
の電圧Ｖ3 は比較的高い値になる。ホトトランジスタ３
９のコレクタ・エミッタ間電圧ＶCEと電流増幅率ｈfeと
の関係は図４に示すように比例的関係にあるので、コン
デンサ３１をバイアス電源として流れるホトトランジス
タ３９の電流Ｉ2 は主スイッチ４のオン・オフ開始時に
おけるコンデンサ３１の電圧Ｖ3 の急激な上昇に基づい
て図６（Ｅ）及び図７（Ｅ）に示すように上昇する。も
し、コンデンサ３１の電圧Ｖ3 が一定であると仮定する
と、ホトトランジスタ３９の電流Ｉ2 は図６（Ｄ）に示
す発光ダイオード２４の電流Ｉf に比例し、ｔ0 〜ｔ2
区間、ｔ3 〜ｔ4 区間では比較的低い値から高い値に徐
々に上昇する。なお、発光ダイオード２４の電流Ｉf は
既に説明したように図６（Ｂ）の第２の出力電圧Ｖ02に
比例している。発光ダイオード２４の電流Ｉf が比較的
低い場合には主スイッチ４のオン時間幅が長くなり、図
７（Ｂ）に示す電流Ｉd のピークが高くなり、トランス
２から磁歪音が発生する。これに対し、本実施例では、
ソフトスタート用コンデンサ３１が設けられ、この電圧
Ｖ3 がホトトランジスタ３９のコレクタバイアス電圧と
なっているので、主スイッチ４のオン・オフ動作開始区
間ｔ0 〜ｔ1 でホトトランジスタ３９の電流Ｉ2 が大き
くなり、主スイッチ４のオン時間幅の低減及び主スイッ
チ４の電流Ｉd の低減効果が得られ、トランス２の磁歪
音が抑制される。ソフトスタート後は発光ダイオード２
４の電流Ｉf の増大によってホトトランジスタ３９の電
流Ｉ2 が徐々に増大し、主スイッチ４のオン時間幅及び
電流Ｉdのピークは図７（Ｂ）に示すように徐々に小さ
くなる。なお、ソフトスタートの効果は、スイッチング
電源装置の正常動作を開始時にも得られる。[Soft Start Operation] In this embodiment, the fourth output smoothing capacitor 31 for soft start is charged by the voltage of the fifth winding 28 of the transformer 2, and this capacitor 31
Is the collector voltage of the phototransistor 39 as a semiconductor control element, that is, the bias voltage. The fourth output rectifier diode 29 for charging the soft-start capacitor 31 has a polarity that is turned on by a voltage induced in the fifth winding 28 during the ON period of the main switch 4. Therefore, the voltage V3 of the soft start capacitor 31 is equal to the first voltage.
And the power supply 1 without depending on the second output voltages V01 and V02.
Voltage. Therefore, t0 or t3 in FIG.
When the ON / OFF operation of the main switch 4 is started, the capacitor 31 is rapidly charged by the voltage of the fifth winding 28 during the ON period of the main switch 4 as shown in FIG. High value. Phototransistor 3
Since the relationship between the collector-emitter voltage VCE 9 and the current amplification factor hfe is proportional as shown in FIG. 4, the current I2 of the phototransistor 39 flowing through the capacitor 31 as a bias power source is the ON / OFF of the main switch 4. 6 (E) and FIG. 7 (E) based on the rapid rise of the voltage V3 of the capacitor 31 at the start of turning off. Assuming that the voltage V3 of the capacitor 31 is constant, the current I2 of the phototransistor 39 is proportional to the current If of the light emitting diode 24 shown in FIG.
In the interval t3 to t4, the value gradually increases from a relatively low value to a high value. Note that the current If of the light emitting diode 24 is proportional to the second output voltage V02 in FIG. When the current If of the light emitting diode 24 is relatively low, the ON time width of the main switch 4 becomes long, the peak of the current Id shown in FIG. 7B becomes high, and the transformer 2 generates a magnetostrictive sound. In contrast, in the present embodiment,
Since the soft start capacitor 31 is provided and this voltage V3 is the collector bias voltage of the phototransistor 39, the current I2 of the phototransistor 39 increases in the on / off operation start section t0 to t1 of the main switch 4, The effect of reducing the ON time width of the main switch 4 and the current Id of the main switch 4 is obtained, and the magnetostrictive sound of the transformer 2 is suppressed. Light-emitting diode 2 after soft start
4, the current I2 of the phototransistor 39 gradually increases, and the on-time width of the main switch 4 and the peak of the current Id gradually decrease as shown in FIG. 7B. Note that the effect of the soft start can be obtained even when the normal operation of the switching power supply device is started.
【００２５】上述から明らかなように本実施例によれ
ば、５次巻線２８とソフトスタート用コンデンサ３１を
設けたので、スタンバイモードの間欠発振期間におい
て、主スイッチ４及び１次巻線３に過大な電流が流れる
ことが防止され、トランス２の磁歪音（ノイズ）の発生
が抑制される。また、ソフトスタート用コンデンサ３１
の電圧Ｖ3 は電源１の電圧に比例的に変化するので、電
源１の電圧の変化に拘らず、主スイッチ４の電流Ｉd の
ピークを自動的に所定レベル以下に抑制することができ
る。即ち、電源１の電圧が例えば高くなると、ソフトス
タート用コンデンサ３１の電圧Ｖ3 も高くなり、主スイ
ッチ４のオン時間幅及びその電流Ｉd のピークの抑制効
果も大きくなり、電源１の電圧の上昇による電流Ｉd の
ピークの増大を自動的に抑制することができる。なお、
トランス２の巻数比、巻線のインダクタンス、負荷１７
等が変化した場合にも主スイッチ４の電流Ｉd の自動的
補正動作が生じる。また、この実施例ではスタンバイ時
に１次巻線６の電圧をトランジスタ４２を介して第２の
負荷１７に供給し、ツェナーダイオード４３によって第
２の電圧Ｖ02の値を所定値以下に制限する構成であるの
で、スタンバイ時における負荷１７に対する電力供給と
間欠発振動作とを比較的簡単な回路によって達成するこ
とができる。As is apparent from the above description, according to the present embodiment, since the fifth winding 28 and the soft start capacitor 31 are provided, the main switch 4 and the primary winding 3 are connected during the intermittent oscillation period of the standby mode. Excessive current is prevented from flowing, and generation of magnetostrictive noise (noise) of the transformer 2 is suppressed. Also, the soft start capacitor 31
Since the voltage V3 changes in proportion to the voltage of the power supply 1, the peak of the current Id of the main switch 4 can be automatically suppressed to a predetermined level or less regardless of the change in the voltage of the power supply 1. That is, for example, when the voltage of the power supply 1 increases, the voltage V3 of the soft start capacitor 31 also increases, the ON time width of the main switch 4 and the effect of suppressing the peak of the current Id also increase, and the voltage of the power supply 1 increases. The increase in the peak of the current Id can be automatically suppressed. In addition,
Turn ratio of transformer 2, winding inductance, load 17
In the case where the current value changes, the operation for automatically correcting the current Id of the main switch 4 occurs. In this embodiment, the voltage of the primary winding 6 is supplied to the second load 17 via the transistor 42 at the time of standby, and the value of the second voltage V02 is limited to a predetermined value or less by the Zener diode 43. Therefore, the power supply to the load 17 and the intermittent oscillation operation during standby can be achieved by a relatively simple circuit.
【００２６】[0026]
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） 主スイッチ４をオン・オフ制御するためのスイ
ッチ制御信号形成回路の構成を種々変形できる。例え
ば、コンデンサ４９の充電又は放電の制御によってもＰ
ＷＭパルスの幅制御又はＰＷＭパルスの間欠的発生を行
うことができる。 （２） 主スイッチ４をバイポーラトランジスタ等の半
導体スイッチに置き換えることができる。 （３） 発光ダイオード２４とホトトランジスタ３９と
の光結合回路を省いて電気的に結合する回路構成とする
ことができる。 （４） ３次巻線１２を独立に設けないで、２次巻線６
の一部を３次巻線１２として兼用することができる。 （５） 第１〜第４の出力整流ダイオード７、１３、２
６、２９をトランジスタ又はＦＥＴに基づく整流素子と
すること、又はダイオードとトランジスタ又はＦＥＴと
の並列回路から成る同期整流素子又は回路とすることが
できる。[Modifications] The present invention is not limited to the above-described embodiment, and for example, the following modifications are possible. (1) The configuration of the switch control signal forming circuit for turning on / off the main switch 4 can be variously modified. For example, by controlling charge or discharge of the capacitor 49, P
The width control of the WM pulse or the intermittent generation of the PWM pulse can be performed. (2) The main switch 4 can be replaced with a semiconductor switch such as a bipolar transistor. (3) A circuit configuration in which the light coupling circuit between the light emitting diode 24 and the phototransistor 39 is electrically omitted without the optical coupling circuit can be provided. (4) The secondary winding 6 is not provided independently of the tertiary winding 12.
Can also be used as the tertiary winding 12. (5) First to fourth output rectifier diodes 7, 13, 2
6, 29 may be rectifiers based on transistors or FETs, or synchronous rectifiers or circuits comprising parallel circuits of diodes and transistors or FETs.
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明の実施例のスイッチング電源装置を示す
回路図である。FIG. 1 is a circuit diagram showing a switching power supply device according to an embodiment of the present invention.
【図２】図１のスイッチ制御信号形成回路とこの近傍部
分を示す回路図である。FIG. 2 is a circuit diagram showing a switch control signal forming circuit of FIG. 1 and a portion in the vicinity thereof;
【図３】図２の駆動回路を詳しく示す回路図である。FIG. 3 is a circuit diagram illustrating a driving circuit of FIG. 2 in detail;
【図４】図２のホトトランジスタの特性を示す図であ
る。FIG. 4 is a diagram showing characteristics of the phototransistor of FIG. 2;
【図５】正常時における図２の各部の状態を示す波形図
である。FIG. 5 is a waveform diagram showing a state of each unit in FIG. 2 in a normal state.
【図６】スタンバイ時における図２の各部の状態を示す
波形図である。FIG. 6 is a waveform diagram showing a state of each unit in FIG. 2 during standby.
【図７】図６のオン・オフ動作区間を拡大して示す波形
図である。FIG. 7 is an enlarged waveform diagram showing an on / off operation section in FIG. 6;
【符号の説明】 ３ １次巻線 ４ 主スイッチ ３１ スタンバイ用コンデンサ ３９ ホトトランジスタ ４７ スタンバイ信号入力端子[Description of Signs] 3 Primary winding 4 Main switch 31 Standby capacitor 39 Phototransistor 47 Standby signal input terminal
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡野 正彦 埼玉県新座市北野三丁目６番３号 サンケ ン電気株式会社内 (72)発明者 小池 憲吾 埼玉県新座市北野三丁目６番３号 サンケ ン電気株式会社内 Ｆターム(参考） 5H730 AA02 BB43 BB57 DD04 DD28 EE02 EE07 EE73 FD01 FD41 FF19 FG05 VV01 XC14 ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masahiko Okano 3-6-1 Kitano, Niiza-shi, Saitama Prefecture Within Sanken Electric Co., Ltd. (72) Inventor Kengo Koike 3-63 Kitano 3-chome, Niiza-shi, Saitama Prefecture 5H730 AA02 BB43 BB57 DD04 DD28 EE02 EE07 EE73 FD01 FD41 FF19 FG05 VV01 XC14
Claims (5)
続されたトランス（２）の１次巻線（３）とスイッチ
（４）との直列回路と、 前記１次巻線（３）に電磁結合された２次巻線（６）
と、 負荷（１１）に直流電圧を供給するために前記２次巻線
（６）に接続された出力整流平滑回路（７、８）と、 前記出力整流平滑回路（７、８）の出力電圧を検出し、
検出された電圧に対応する電圧帰還制御信号を形成する
電圧帰還制御信号形成回路（１８、２４）と、 前記電圧帰還制御信号に実質的に比例した電流を流すこ
とができる半導体制御素子（３９）と、 前記スイッチ（４）を流れる電流を検出する電流検出手
段（５）と、 前記電流検出手段（５）で検出されたスイッチ電流（Ｉ
1 ）と前記半導体制御素子（３９）の電流（Ｉ2 ）との
加算値に対応する前記スイッチのオン時間幅制御用信号
（Ｖf ）を形成する加算手段と、 前記オン時間幅制御用信号（Ｖf ）に応答して前記スイ
ッチ（４）をオン・オフ制御するためのスイッチ制御信
号を形成するスイッチ制御信号形成回路（３２）とを備
えたスイッチング電源装置であって、 前記トランス（２）の前記１次巻線（３）に電磁結合さ
れた帰還制御電源用巻線（２８）と、 前記スイッチ（４）のオン期間に前記帰還制御電源用巻
線（２８）に得られた電圧によって導通する整流素子
（２９）を介して前記帰還制御電源用巻線（２８）に並
列接続された帰還制御電源用コンデンサ（３１）とを有
し、前記帰還制御電源用コンデンサ（３１）が前記半導
体制御素子（３９）にこのバイアス電源として接続され
ていることを特徴とするスイッチング電源装置。1. A series circuit of a primary winding (3) and a switch (4) of a transformer (2) connected between one end and the other end of a DC power supply (1); Secondary winding (6) electromagnetically coupled to (3)
An output rectifying / smoothing circuit (7, 8) connected to the secondary winding (6) to supply a DC voltage to a load (11); and an output voltage of the output rectifying / smoothing circuit (7, 8). To detect
A voltage feedback control signal forming circuit for forming a voltage feedback control signal corresponding to the detected voltage; and a semiconductor control element capable of flowing a current substantially proportional to the voltage feedback control signal. Current detection means (5) for detecting a current flowing through the switch (4); and a switch current (I) detected by the current detection means (5).
1) and an adding means for forming an on-time width control signal (Vf) for the switch corresponding to the added value of the current (I2) of the semiconductor control element (39); and the on-time width control signal (Vf). ), And a switch control signal forming circuit (32) for forming a switch control signal for turning on and off the switch (4) in response to the switch (4). The feedback control power supply winding (28) electromagnetically coupled to the primary winding (3); and conducting by the voltage obtained in the feedback control power supply winding (28) during the ON period of the switch (4). A feedback control power supply capacitor (31) connected in parallel to the feedback control power supply winding (28) via a rectifier element (29), wherein the feedback control power supply capacitor (31) is connected to the semiconductor control element. (39) Switching power supply device, characterized in that it is connected as a bias power source.
圧帰還制御信号を光出力で発生する発光ダイオード（２
４）を含むものであり、 前記半導体制御素子は前記発光ダイオード（２４）に結
合されたホトトランジスタ（３９）であることを特徴と
する請求項１記載のスイッチング電源装置。2. The voltage feedback control signal forming circuit according to claim 1, wherein the voltage feedback control signal generating circuit generates the voltage feedback control signal by an optical output.
4) The switching power supply device according to claim 1, wherein the semiconductor control element is a phototransistor (39) coupled to the light emitting diode (24).
は、 前記スイッチ（４）をオン・オフ制御するためのスイッ
チ制御パルスを発生するパルス発生器（５１）と、 パルス幅決定用基準電圧源（５４ａ、５４ｂ）と、 前記加算手段から得られた加算信号（Ｖf ）と前記パル
ス幅決定用基準電圧源の基準電圧（Ｖth）とを比較し、
前記加算信号（Ｖf ）が前記パルス幅決定用基準電圧
（Ｖth）よりも高くなった時に前記スイッチ制御パルス
による前記スイッチ（４）の制御を中断するように形成
されたオン時間幅制御回路（５５、５６）とを備えてい
ることを特徴とする請求項１又は２記載のスイッチング
電源装置。3. The switch control signal forming circuit (32).
Are obtained from a pulse generator (51) for generating a switch control pulse for on / off control of the switch (4), a pulse width determining reference voltage source (54a, 54b), and the adding means. Comparing the addition signal (Vf) with the reference voltage (Vth) of the reference voltage source for determining the pulse width,
An on-time width control circuit (55) formed to interrupt the control of the switch (4) by the switch control pulse when the addition signal (Vf) becomes higher than the pulse width determination reference voltage (Vth). The switching power supply device according to claim 1 or 2, further comprising:
（１１）よりも消費電力の小さい第２の負荷（１７）と
に電力を供給するためのスイッチング電源装置であっ
て、 直流電源（１）の一端と他端との間に接続されたインダ
クタンスを有するトランスの１次巻線（３）とスイッチ
（４）との直列回路と、 前記１次巻線（３）に電磁結合された２次巻線（６）
と、 前記１次巻線（３）に電磁結合され且つ前記２次巻線
（６）よりも低い電圧が誘起するように巻数が決定され
た３次巻線（１２）と、 前記１次巻線（３）、前記２次巻線（６）、及び前記３
次巻線（１２）に電磁結合された４次巻線（２５）と、 前記１次巻線（３）に電磁結合された５次巻線（２８）
と、 前記２次巻線（６）と前記第１の負荷（１１）のための
第１の出力端子（９）との間に接続され且つ前記スイッ
チ（４）のオフの期間に前記２次巻線（６）に誘起する
電圧によって導通する極性を有している第１の整流素子
（７）と、 前記第１の整流素子（７）を介して前記２次巻線（６）
に並列に接続された第１の出力平滑用コンデンサ（８）
と、 前記３次巻線（１２）と前記第２の負荷（１７）のため
の第２の出力端子（１５）との間に接続され且つ前記ス
イッチ（４）のオフの期間に前記３次巻線（１２）に誘
起する電圧によって導通する極性を有している第２の整
流素子（１３）と、 前記第２の整流素子（１３）を介して前記３次巻線（１
２）に並列に接続された第２の出力平滑用コンデンサ
（１４）と、 前記第１及び第２の出力平滑用コンデンサ（８、１４）
のグランド側出力端子を相互に接続する手段と、 前記第１の出力平滑用コンデンサ（８）の出力電圧を検
出する電圧検出回路（１９、２０）と、 定電圧制御用基準電圧を与えるための基準電圧源（２
２）と、 前記電圧検出回路（１９、２０）から得られる検出電圧
と前記基準電圧源（２２）の定電圧制御用基準電圧との
差に対応する誤差信号を形成する誤差信号形成回路（２
３）と、 前記第２の出力平滑用コンデンサ（１４）の一方の出力
端子と前記誤差信号形成回路（２３）の出力端子との間
に接続され且つその発光量が前記第２の出力平滑用コン
デンサ（１４）の出力電圧（Ｖ02）に対して比例的に変
化するようにその極性が決定されている発光ダイオード
（２４）と、 前記誤差信号形成回路（２３）の出力端子と前記第２の
出力平滑用コンデンサ（１４）の他方の出力端子の間に
ツェナーダイオード（４３）を介して接続された第１の
軽負荷モード決定用トランジスタ（４１）と、 前記第１の負荷（１１）に実質的に電力を供給せず、前
記第２の負荷（１７）に電力を供給する軽負荷モードを
示す信号を前記第１の軽負荷モード決定用トランジスタ
（４１）に供給し、この第１の軽負荷モード決定用トラ
ンジスタ（４１）をオンにするための軽負荷モード指令
手段（４７）と、 前記２次巻線（６）と前記第２の出力平滑用コンデンサ
（１４）の一方の端子との間に接続され且つ前記軽負荷
モード時にオンになるように前記軽負荷モードを示す信
号に基づいて制御される第２の軽負荷モード決定用トラ
ンジスタ（４２）と、 前記スイッチ（４）のオフの期間に前記４次巻線（２
５）に得られる電圧で導通する極性を有している第３の
整流素子（２６）を介して前記４次巻線（２５）に並列
に接続され且つそのグランド側端子が前記電源（１）の
他端に接続された第３の出力平滑用コンデンサ（２７）
と、 前記スイッチ（４）のオン期間に前記５次巻線（２８）
に得られる電圧で導通する極性を有している第４の整流
素子（２９）を介して前記５次巻線（２８）に並列に接
続され且つそのグランド側端子が前記電源（１）の他端
に接続された第４の出力平滑用コンデンサ（３１）と、 前記スイッチ（４）と前記電源（１）の他端との間に接
続された電流検出抵抗（５）と、 帰還制御信号供給端子（３６）と、 前記帰還制御信号供給端子（３６）と前記電流検出抵抗
（３７）との間に接続された合成用抵抗（３７）と、 前記発光ダイオード（２４）に光結合され且つ前記第４
の出力平滑用コンデンサ（３１）と前記帰還制御信号供
給端子（３６）との間に接続されたホトトランジスタ
（３９）と、 前記電源（１）と前記第３の出力平滑用コンデンサ（２
７）との間に接続された起動用抵抗（３４）と、 前記第３の出力平滑用コンデンサ（２７）の電圧に基づ
いて前記スイッチ（４）をオン・オフ制御するためのス
イッチ制御パルスを発生するパルス発生器（５１）と、 パルス幅決定用基準電圧源（５４ａ、５４ｂ）と、 前記帰還制御信号供給端子（３６）の電圧（Ｖf ）と前
記パルス幅決定用基準電圧源（５４ａ、５４ｂ）のパル
ス幅決定用基準電圧（Ｖth）とを比較して前記帰還制御
信号供給端子（３６）の電圧（Ｖf ）が前記パルス幅決
定用基準電圧（Ｖth）よりも高くなった時に前記スイッ
チ制御パルスによる前記スイッチ（４）のオン制御を中
断するためのオン時間幅制御回路（５５、５６）とを備
えていることを特徴とするスイッチング電源装置。4. A switching power supply for supplying power to a first load (11) and a second load (17) having lower power consumption than the first load (11), comprising: A series circuit of a primary winding (3) and a switch (4) of a transformer having an inductance connected between one end and the other end of the power supply (1); and an electromagnetic coupling to the primary winding (3) Secondary winding (6)
A tertiary winding (12) electromagnetically coupled to the primary winding (3) and having a number of turns determined to induce a voltage lower than that of the secondary winding (6); Wire (3), said secondary winding (6) and said 3
A fourth winding (25) electromagnetically coupled to the secondary winding (12), and a fifth winding (28) electromagnetically coupled to the primary winding (3)
Connected between the secondary winding (6) and a first output terminal (9) for the first load (11), and connected to the secondary output terminal during the off-time of the switch (4). A first rectifying element (7) having a polarity conducting by a voltage induced in the winding (6); and the secondary winding (6) via the first rectifying element (7).
Output smoothing capacitor (8) connected in parallel to
Connected between the tertiary winding (12) and a second output terminal (15) for the second load (17), and connected to the tertiary winding during the off-time of the switch (4). A second rectifying element (13) having a polarity conducting by a voltage induced in the winding (12); and the tertiary winding (1) via the second rectifying element (13).
A second output smoothing capacitor (14) connected in parallel to 2); and the first and second output smoothing capacitors (8, 14).
Means for connecting the ground-side output terminals of each other, a voltage detection circuit (19, 20) for detecting the output voltage of the first output smoothing capacitor (8), and a constant voltage control reference voltage. Reference voltage source (2
(2) an error signal forming circuit (2) for forming an error signal corresponding to a difference between a detection voltage obtained from the voltage detection circuit (19, 20) and a reference voltage for constant voltage control of the reference voltage source (22).
3) is connected between one output terminal of the second output smoothing capacitor (14) and the output terminal of the error signal forming circuit (23), and the light emission amount is connected to the second output smoothing capacitor. A light emitting diode (24) whose polarity is determined so as to change in proportion to an output voltage (V02) of the capacitor (14); an output terminal of the error signal forming circuit (23); A first light load mode determining transistor (41) connected between the other output terminal of the output smoothing capacitor (14) via a zener diode (43); A signal indicating a light load mode for supplying power to the second load (17) without supplying power to the second load (17) is supplied to the first light load mode determining transistor (41). Load mode determination transformer A light load mode instructing means (47) for turning on a star (41), and connected between the secondary winding (6) and one terminal of the second output smoothing capacitor (14). A second light load mode determining transistor (42) controlled based on a signal indicating the light load mode so as to be turned on in the light load mode; Next winding (2
5) connected in parallel to the quaternary winding (25) via a third rectifying element (26) having a polarity conducting with the voltage obtained in the power supply (1); Output smoothing capacitor (27) connected to the other end of the circuit
And the fifth winding (28) during an ON period of the switch (4).
Is connected in parallel to the fifth winding (28) via a fourth rectifying element (29) having a polarity that conducts with a voltage obtained at the power supply (1) and a ground-side terminal of the fifth winding (28). A fourth output smoothing capacitor (31) connected to one end; a current detection resistor (5) connected between the switch (4) and the other end of the power supply (1); and a feedback control signal supply. A terminal (36), a combining resistor (37) connected between the feedback control signal supply terminal (36) and the current detection resistor (37), and an optically coupled light emitting diode (24); 4th
A phototransistor (39) connected between the output smoothing capacitor (31) and the feedback control signal supply terminal (36); the power supply (1); and the third output smoothing capacitor (2).
And a switch control pulse for controlling on / off of the switch (4) based on the voltage of the third output smoothing capacitor (27). A pulse generator (51) to be generated; reference voltage sources for pulse width determination (54a, 54b); a voltage (Vf) of the feedback control signal supply terminal (36); and a reference voltage source for pulse width determination (54a, 54b) is compared with the pulse width determining reference voltage (Vth), and when the voltage (Vf) of the feedback control signal supply terminal (36) becomes higher than the pulse width determining reference voltage (Vth), the switch is turned on. An on-time width control circuit (55, 56) for interrupting on-control of the switch (4) by a control pulse.
（２７）と前記パルス発生器（５１）との間に第１及び
第２の電圧（Ｖ11、Ｖ12）を発生する定電圧回路（５
７）が設けられ、 前記定電圧回路（５７）は前記第１の負荷（１１）に正
常に電力を供給する時に前記第１の電圧（Ｖ11）を出力
し、前記軽負荷モードの時に前記第２の電圧（Ｖ12）を
発生するものであり、 前記第２の電圧（Ｖ12）は前記パルス発生器（５１）を
非発振状態に保つレベルを有していることを特徴とする
請求項４記載のスイッチング電源装置。5. A constant voltage circuit (5) for generating first and second voltages (V11, V12) between the third output smoothing capacitor (27) and the pulse generator (51).
7) is provided, wherein the constant voltage circuit (57) outputs the first voltage (V11) when power is normally supplied to the first load (11), and outputs the first voltage (V11) in the light load mode. The second voltage (V12) has a level for keeping the pulse generator (51) in a non-oscillating state. Switching power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10353384A JP3019093B1 (en) | 1998-12-11 | 1998-12-11 | Switching power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10353384A JP3019093B1 (en) | 1998-12-11 | 1998-12-11 | Switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3019093B1 JP3019093B1 (en) | 2000-03-13 |
| JP2000184709A true JP2000184709A (en) | 2000-06-30 |
Family
ID=18430479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10353384A Expired - Fee Related JP3019093B1 (en) | 1998-12-11 | 1998-12-11 | Switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3019093B1 (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002262562A (en) * | 2001-02-23 | 2002-09-13 | Semiconductor Components Industries Llc | Power control device and structure thereof |
| US6542387B2 (en) | 2001-06-08 | 2003-04-01 | Sanken Electric Co., Ltd. | Switching power supply device |
| WO2004006417A1 (en) * | 2002-07-02 | 2004-01-15 | Tyco Electronics Power Systems, Inc. | An integrated controller, method of operation thereof and power supply employing the same |
| JP2008035689A (en) * | 2006-07-28 | 2008-02-14 | Samsung Electronics Co Ltd | Power supply system, power supply output control method of power supply system, image forming equipment, and device |
| WO2013105150A1 (en) * | 2012-01-11 | 2013-07-18 | パナソニック株式会社 | Switching power supply circuit |
| US9106148B2 (en) | 2013-11-27 | 2015-08-11 | Canon Kabushiki Kaisha | Power supply apparatus and image forming apparatus |
-
1998
- 1998-12-11 JP JP10353384A patent/JP3019093B1/en not_active Expired - Fee Related
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002262562A (en) * | 2001-02-23 | 2002-09-13 | Semiconductor Components Industries Llc | Power control device and structure thereof |
| US6542387B2 (en) | 2001-06-08 | 2003-04-01 | Sanken Electric Co., Ltd. | Switching power supply device |
| WO2004006417A1 (en) * | 2002-07-02 | 2004-01-15 | Tyco Electronics Power Systems, Inc. | An integrated controller, method of operation thereof and power supply employing the same |
| JP2008035689A (en) * | 2006-07-28 | 2008-02-14 | Samsung Electronics Co Ltd | Power supply system, power supply output control method of power supply system, image forming equipment, and device |
| US8456870B2 (en) | 2006-07-28 | 2013-06-04 | Samsung Electronics Co., Ltd. | Power supply and image forming device having the same |
| KR101325571B1 (en) * | 2006-07-28 | 2013-11-06 | 삼성전자주식회사 | Power supply and image forming device having the same |
| WO2013105150A1 (en) * | 2012-01-11 | 2013-07-18 | パナソニック株式会社 | Switching power supply circuit |
| CN103299527A (en) * | 2012-01-11 | 2013-09-11 | 松下电器产业株式会社 | Switching power supply circuit |
| US8923020B2 (en) | 2012-01-11 | 2014-12-30 | Panasonic Intellectual Property Management Co., Ltd. | Switching power supply circuit having shunt regulator with switchable gain |
| JPWO2013105150A1 (en) * | 2012-01-11 | 2015-05-11 | パナソニックＩｐマネジメント株式会社 | Switching power supply circuit |
| US9106148B2 (en) | 2013-11-27 | 2015-08-11 | Canon Kabushiki Kaisha | Power supply apparatus and image forming apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3019093B1 (en) | 2000-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100760085B1 (en) | Switching Power Supply Device and Switching Method | |
| US6826063B2 (en) | DC voltage converting circuit | |
| JP4548484B2 (en) | Synchronous rectification forward converter | |
| KR100568319B1 (en) | Flyback converter with synchronous rectifier | |
| KR950015945A (en) | Switching power supply | |
| JP3019093B1 (en) | Switching power supply | |
| KR102174735B1 (en) | Coupling structure of a gate driver in a power supply device | |
| JP2914378B1 (en) | Switching power supply | |
| US8830638B2 (en) | High efficiency switching method and apparatus for dynamically connecting or disconnecting mutually coupled inductive coils | |
| JP3000937B2 (en) | Switching power supply | |
| JPH11122920A (en) | Switching power unit | |
| JP3327331B2 (en) | Switching power supply | |
| JP2776152B2 (en) | Switching regulator | |
| JP2894343B1 (en) | Switching power supply | |
| JP2001112249A (en) | Switching power supply unit | |
| JP2004208444A (en) | Synchronous rectification type dc-dc converter | |
| JP2903939B2 (en) | Switching power supply | |
| JP3419343B2 (en) | DC-DC converter | |
| JP2022134688A (en) | Semiconductor drive circuit and power conversion device | |
| JP2004282975A (en) | Synchronous rectification type dc-dc converter | |
| JP2002136121A (en) | Switching power device | |
| JP2970041B2 (en) | Switching power supply | |
| JP2006109543A (en) | Dc-dc converter | |
| JP2003283319A (en) | Current-controlled drive circuit for semiconductor elements | |
| JPH05284747A (en) | Self-excited flyback converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |