JP2002262562A - Power control device and structure thereof - Google Patents
Power control device and structure thereofInfo
- Publication number
- JP2002262562A JP2002262562A JP2001047884A JP2001047884A JP2002262562A JP 2002262562 A JP2002262562 A JP 2002262562A JP 2001047884 A JP2001047884 A JP 2001047884A JP 2001047884 A JP2001047884 A JP 2001047884A JP 2002262562 A JP2002262562 A JP 2002262562A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- transistor
- terminal
- feedback
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は、一般に電子回路に
関し、更に詳しくはAC信号を調整されたDC信号へ変
換するスイッチング電源に関する。The present invention relates generally to electronic circuits, and more particularly, to a switching power supply that converts an AC signal to a regulated DC signal.
【0002】[0002]
【従来の技術】全てではないが大抵の電子装置は、適切
な動作のために適当なレベルのDC電圧を必要とする。
DC電圧は典型的にはAC電源、例として壁面ソケット
に電源を接続することにより導かれる。壁面ソケットで
利用可能なAC電圧は、全波整流ダイオード・ブリッジ
によってDCバルク電圧に変換される。DCバルク電圧
は、さらにスイッチング電源により調整されたDC出力
電圧へ変換される。BACKGROUND OF THE INVENTION Most, if not all, electronic devices require an appropriate level of DC voltage for proper operation.
The DC voltage is typically derived by connecting the power supply to an AC power supply, such as a wall socket. The AC voltage available at the wall socket is converted to a DC bulk voltage by a full-wave rectifier diode bridge. The DC bulk voltage is further converted to a regulated DC output voltage by a switching power supply.
【0003】スイッチング電源は、エネルギ変換要素と
して、変圧器または形状に依存するインダクタを用い
る。例えば、フライバック型の電源は、変圧器の主巻線
の一方側に結合された電力スイッチング・トランジスタ
を有する。電力スイッチング・トランジスタは、レギュ
レータの規制に従ってオン・オフを行い、変圧器の磁界
中にエネルギを交互に蓄積し、2次巻線に蓄積エネルギ
を転送する。変圧器の2次巻線は、2次巻線の両端に結
合されたシャント・コンデンサの両端にエネルギ転送の
関数として出力電圧を生成する。コンデンサの両端電圧
は、スイッチング電源のDC出力電圧を与える。[0003] Switching power supplies use transformers or shape-dependent inductors as energy conversion elements. For example, a flyback type power supply has a power switching transistor coupled to one side of a main winding of a transformer. The power switching transistor turns on and off in accordance with the regulations of the regulator, alternately stores energy in the transformer magnetic field, and transfers the stored energy to the secondary winding. The secondary winding of the transformer produces an output voltage as a function of energy transfer across a shunt capacitor coupled across the secondary winding. The voltage across the capacitor gives the DC output voltage of the switching power supply.
【0004】DC出力電圧は、与えられた負荷に応じて
増大しまた減少する。負荷を増加させるとDC出力電圧
は減少し、負荷を減少させるとDC出力電圧は増大す
る。DC出力電圧またはそれを表す値がレギュレータ回
路に戻され、スイッチング電力の供給が負荷変動に対し
補償するのを可能にする。負荷が増加するにつれ、DC
出力電圧が低下することにより、電力トランジスタが磁
界により多くのエネルギを蓄積するためにより長い時間
オンのままにになる。付加的なエネルギが電力トランジ
スタのオフの期間2次巻線へ転送され、増加した負荷に
供給してDC出力電圧を再確立する。負荷が減少するに
つれ、DC出力電圧は増大し、それはレギュレータが磁
界中により少ないエネルギを蓄えるためにより短時間だ
けオンのままにする。電力トランジスタのオフ時間中、
2次巻線へのエネルギ転送が減少することにより、電源
は減少した負荷に調整されかつDC出力電圧をその安定
状態値に戻す。[0004] The DC output voltage increases and decreases depending on the applied load. Increasing the load will decrease the DC output voltage, and decreasing the load will increase the DC output voltage. The DC output voltage or a value representing it is returned to the regulator circuit, allowing the supply of switching power to compensate for load changes. As the load increases, DC
The lower output voltage causes the power transistor to stay on longer for longer to store more energy in the magnetic field. Additional energy is transferred to the secondary winding while the power transistor is off, supplying the increased load to re-establish the DC output voltage. As the load decreases, the DC output voltage increases, which leaves the regulator on for a shorter time to store less energy in the magnetic field. During the off time of the power transistor,
Due to the reduced energy transfer to the secondary winding, the power supply is regulated to the reduced load and returns the DC output voltage to its steady state value.
【0005】[0005]
【発明が解決しようとする課題】1つの従来技術である
スイッチング電源は、単一の入力ピンに対して結合フィ
ードバックおよび電源を含む集積レギュレータ回路を有
する。集積レギュレータ回路は、チップ内に分離回路を
有し、フィードバックおよび電源信号を分ける。フィー
ドバックおよび電源信号を単一ピン上に結合することに
より、集積レギュレータをより少ないピンで済ませるこ
とができる。しかしながら、多くの事例において、十分
な数の利用可能なピンがあり、それは単一ピン上にフィ
ードバックおよび電源信号を結合することを必要としな
くなる。集積レギュレータ回路の設計は、フィードバッ
クおよび電源が別々のピンに伝えられることで単純化さ
れる。フィードバックおよび電源が単一のピン上に伝え
られる応用では、その分離回路により、付随する必要性
および利点なしに、集積回路中に不必要な複雑さをもた
らす。One prior art switching power supply has an integrated regulator circuit that includes a combined feedback and power supply for a single input pin. Integrated regulator circuits have isolation circuits in the chip to separate feedback and power signals. By combining the feedback and power supply signals on a single pin, the integrated regulator can require fewer pins. However, in many cases, there is a sufficient number of available pins, which eliminates the need to combine feedback and power signals on a single pin. The design of the integrated regulator circuit is simplified by having the feedback and power delivered to separate pins. In applications where feedback and power are conveyed on a single pin, the isolation circuit introduces unnecessary complexity in the integrated circuit without the attendant needs and advantages.
【0006】このように、動作電圧およびフィードバッ
ク入力ピンを完全に分離し、複雑な分離回路を必要とし
ない集積レギュレータ回路に対する必要性が存在する。
その回路は、またその回路は過度な動作電圧を制限し、
それにより低電圧回路が集積レギュレータ回路内で用い
ることができる。[0006] Thus, there is a need for an integrated regulator circuit that completely separates the operating voltage and feedback input pins and does not require complex isolation circuits.
The circuit also limits excessive operating voltage,
Thereby, a low voltage circuit can be used in the integrated regulator circuit.
【0007】[0007]
【実施例】図1は、従来のスイッチング電源50を示
し、それはACライン電圧を受け、それを規制されたD
C動作電圧へ変換する。具体的には、ACライン電圧は
全波整流ダイオード・ブリッジ52によってDCバルク
電圧に変換される。コンデンサ54はDCバルク電圧を
濾波し、変圧器58の主巻線はそのDCバルク電圧を受
電する。電力トランジスタ90は誘導電流を変圧器58
の主巻線に導き、変圧器の磁界に蓄積されるエネルギの
量を制御する。電力トランジスタ90がフライバック・
モードの構成で動作する場合、誘導電流は主巻線を通し
て流れ、変圧器58の磁界中にエネルギを蓄える。電力
トランジスタ90が非導通の場合、磁界中に蓄えられた
エネルギは2次巻線に移動し、コンデンサ62がその2
次巻線の両端に結合され、DC出力電圧VOUTを与え
る。FIG. 1 shows a conventional switching power supply 50 which receives an AC line voltage and regulates it with a regulated D.
Convert to C operating voltage. Specifically, the AC line voltage is converted by the full-wave rectifier diode bridge 52 to a DC bulk voltage. Capacitor 54 filters the DC bulk voltage, and the main winding of transformer 58 receives the DC bulk voltage. Power transistor 90 converts the induced current to transformer 58
To control the amount of energy stored in the transformer's magnetic field. Power transistor 90 is flyback
When operating in the mode configuration, the induced current flows through the main winding and stores energy in the magnetic field of transformer 58. When power transistor 90 is off, the energy stored in the magnetic field is transferred to the secondary winding and capacitor 62
Coupled across the secondary winding to provide a DC output voltage V OUT .
【0008】通常動作モードでは、抵抗78およびツェ
ナー・ダイオード80を通して電流が流れる。ダイオー
ド76および光検出トランジスタ82は協働して動作
し、光学的に結合してコンデンサ62からレギュレータ
回路70の結合フィードバックおよび電源端86に情報
をフィードバックする。DC出力電圧(VOUT)は、典
型的には出力負荷に応じて予め定める規制閾値(regulat
ion threshold)のわずかに上あるいは下のいずれかで動
作する。出力負荷が比較的大きく、VOUTが規制閾値よ
り低くなる場合、抵抗78の両端の電圧は、光ダイオー
ド76がより小さい順方向バイアスとなり、それにより
トランジスタ82の導電性が低くなりまたより小さいフ
ィードバック信号の印加をもたらす。規制閾値より上に
VOUTが増加すると、光ダイオード76はより強い順方
向バイアスとなりトランジスタ82がより強い導電性を
帯びかつフィードバック信号がより強くなる。In the normal mode of operation, current flows through resistor 78 and zener diode 80. The diode 76 and the photodetector transistor 82 operate cooperatively and optically couple to feed back information from the capacitor 62 to the coupled feedback and power supply 86 of the regulator circuit 70. The DC output voltage (V OUT ) is typically regulated in advance according to the output load.
It operates either slightly above or below the ion threshold. If the output load is relatively large and V OUT falls below the regulation threshold, the voltage across resistor 78 will cause photodiode 76 to become less forward biased, thereby rendering transistor 82 less conductive and providing less feedback. Resulting in the application of a signal. As V OUT increases above the regulation threshold, photodiode 76 becomes more forward biased and transistor 82 becomes more conductive and the feedback signal becomes stronger.
【0009】DC出力電圧の変動がもたらすフィードバ
ック情報は、ダイオード76によってトランジスタ82
に光学的に戻され、レギュレータ回路70の電源端子8
6と結合される。このように、結合されたフィードバッ
クおよび電源信号は、電源端子86に印加される。レギ
ュレータ回路70は、内部分離回路を用い、集積回路に
電力を供給する電源を、パルス幅変調を制御し電力トラ
ンジスタ90へのゲート駆動信号を生成するフィードバ
ック信号から、分離する。電力トランジスタ90は変圧
器58を通して送られたエネルギ量を制御し、VOUTを
規制するために必要なデューティ・サイクルでそれをオ
ンおよびオフする。The feedback information resulting from the fluctuation of the DC output voltage is supplied to the transistor 82 by the diode 76.
The power supply terminal 8 of the regulator circuit 70
6 is combined. Thus, the combined feedback and power signal is applied to power terminal 86. The regulator circuit 70 uses an internal separation circuit to separate a power supply that supplies power to the integrated circuit from a feedback signal that controls pulse width modulation and generates a gate drive signal to the power transistor 90. Power transistor 90 controls the amount of energy sent through transformer 58 and turns it on and off with the required duty cycle to regulate V OUT .
【0010】図2は、スイッチング電源96の好適な実
施例を示す。具体的には、スイッチング電源96は、A
C線電圧を受け、それを規制したDC動作電圧に変換す
る。AC線電圧は全波整流ダイオード・ブリッジ98に
よってDCバルク電圧へ変換される。コンデンサ100
はDCバルク電圧を濾波し、そのDCバルク電圧を変圧
器104の主巻線が受電する。電力トランジスタ44
は、変圧器104の主巻線を通して誘導電流を導き、変
圧器の磁界中に蓄積されたエネルギ量を制御し、スイッ
チング・レギュレータ回路18によって制御された規制
サイクルで動作する。電力トランジスタ44がフライバ
ック・モードの構成で動作する場合、誘導電流は主巻線
を通して流れ、変圧器104の磁界中にエネルギを蓄積
する。電力トランジスタ44が非導通の場合、磁界中に
蓄えられたエネルギは2次巻線に伝えられ、そこで2次
巻線の両端に結合されたコンデンサ108はDC出力電
圧(VOUT)を生成する。ダイオード106は電流が2
次巻線に逆流するのを防ぐ。FIG. 2 shows a preferred embodiment of the switching power supply 96. Specifically, the switching power supply 96
Receives C-line voltage and converts it to regulated DC operating voltage. The AC line voltage is converted to a DC bulk voltage by a full-wave rectifier diode bridge 98. Capacitor 100
Filters the DC bulk voltage, and the DC bulk voltage is received by the main winding of the transformer 104. Power transistor 44
Conducts induced current through the main winding of transformer 104, controls the amount of energy stored in the transformer's magnetic field, and operates in a regulated cycle controlled by switching regulator circuit 18. When power transistor 44 operates in a flyback mode configuration, the induced current flows through the main winding and stores energy in the magnetic field of transformer 104. When the power transistor 44 is non-conductive, the energy stored in the magnetic field is transferred to the secondary winding, where a capacitor 108 coupled across the secondary winding produces a DC output voltage (V OUT ). The diode 106 has a current of 2
Prevent backflow to the next winding.
【0011】VOUT変動に応じて、フィードバック情報
が結合され、フィードバック回路116によってレギュ
レーション回路118に戻される。その情報は、光学的
な光放出ダイオード(LED)120によってトランジ
スタ14のベースに戻され、レギュレータ回路118の
フィードバック端子12上で受信される。フィードバッ
ク端子12はトランジスタ14のエミッタに接続され
る。受信したフィードバック情報は、スイッチング・レ
ギュレータ18内のパルス幅変調を制御し、電力トラン
ジスタ44へのゲート駆動信号を生成する。電力トラン
ジスタ44は変圧器104のエネルギ量を制御し、V
OUTを規制するために必要なデューティ・サイクルでそ
れをオンおよびオフする。電力トランジスタ44の具体
的な形態は、低電圧MOSFETを直列にした高電圧J
FETである。低電圧MOSFETのゲートは、駆動信
号を受信し、高電圧JFETのドレインは変圧器104
に接続される。In response to V OUT variations, feedback information is combined and returned by feedback circuit 116 to regulation circuit 118. That information is returned to the base of transistor 14 by an optical light emitting diode (LED) 120 and received on feedback terminal 12 of regulator circuit 118. Feedback terminal 12 is connected to the emitter of transistor 14. The received feedback information controls pulse width modulation in switching regulator 18 and generates a gate drive signal to power transistor 44. Power transistor 44 controls the amount of energy in transformer 104 and V
Turn it on and off with the required duty cycle to regulate OUT . A specific form of the power transistor 44 is a high-voltage J in which a low-voltage MOSFET is connected in series.
FET. The gate of the low voltage MOSFET receives the drive signal and the drain of the high voltage JFET is connected to the transformer 104.
Connected to.
【0012】電源端子10で付属巻線111からの電力
の供給を受ける。ダイオード110,抵抗112,およ
びコンデンサ114は付属巻線111に接続される。電
源端子10はトランジスタ14のコレクタに接続され
る。The power supply terminal 10 receives power supply from the auxiliary winding 111. The diode 110, the resistor 112, and the capacitor 114 are connected to the auxiliary winding 111. Power supply terminal 10 is connected to the collector of transistor 14.
【0013】通常の動作状態では、抵抗122およびツ
ェナー・ダイオード124を通して電流が流れる。LE
D120および光検出トランジスタ14は、コンデンサ
108からの情報を、VOUT変動に応じて、レギュレー
タ回路118のフィードバック端子12へ戻すために動
作する。LEDが順方向バイアスされる場合、そのとき
LEDを通して流れる電流は、電流の流れに比例する光
子(photons)量を生成する。その光子はトランジスタ1
4の光検出ベースで受光し、それを導電性にする。トラ
ンジスタ14はそのコレクタからエミッタへ電流を流
す。LED120が順方向バイアスでない場合、LED
120から光子は放出されず、トランジスタ14を非導
通にする。In normal operating conditions, current flows through resistor 122 and zener diode 124. LE
D120 and photodetector transistor 14 operate to return information from capacitor 108 to feedback terminal 12 of regulator circuit 118 in response to VOUT fluctuations. When an LED is forward biased, the current flowing through the LED then produces an amount of photons that is proportional to the current flow. The photon is transistor 1
4 to receive light and make it conductive. Transistor 14 conducts current from its collector to its emitter. If LED 120 is not forward biased, LED
No photons are emitted from 120, rendering transistor 14 non-conductive.
【0014】フィードバック回路116は、典型的には
アノードおよびカソードを有するLED120,2つの
端子を有する抵抗122,アノードおよびカソードを有
するダイオード124,および2つの導通端子と1つの
制御端子を有する光検出トランジスタ14から構成され
る。LED120のアノードはコンデンサ108の第1
端子に結合され、LED120のカソードはダイオード
124のカソードに接続され、ダイオード124のアノ
ードは接地電位を受けるために結合される。抵抗122
の第1端子は、LED120のアノードに結合され、第
2端子はLEDのカソードに結合される。トランジスタ
14のドレインはレギュレータ回路118の電源端子1
0に接続される。トランジスタ14のソースは、レギュ
レータ回路118のフィードバック端子12に接続さ
れ、トランジスタ14の制御端子はLED120からの
フィードバック情報を受けるために結合される。電源端
子10は、電源を受ける外部ピンを示す。フィードバッ
ク端子12は、フィードバック情報を受ける外部ピンで
ある。The feedback circuit 116 typically comprises an LED 120 having an anode and a cathode, a resistor 122 having two terminals, a diode 124 having an anode and a cathode, and a light detecting transistor having two conduction terminals and one control terminal. 14. The anode of LED 120 is the first of capacitor 108
Coupled to the terminals, the cathode of LED 120 is connected to the cathode of diode 124, and the anode of diode 124 is coupled to receive ground potential. Resistance 122
Has a first terminal coupled to the anode of LED 120 and a second terminal coupled to the cathode of the LED. The drain of the transistor 14 is connected to the power supply terminal 1 of the regulator circuit 118.
Connected to 0. The source of transistor 14 is connected to feedback terminal 12 of regulator circuit 118, and the control terminal of transistor 14 is coupled to receive feedback information from LED 120. The power terminal 10 indicates an external pin that receives power. The feedback terminal 12 is an external pin that receives feedback information.
【0015】レギュレータ回路118は次のものから構
成される。レギュレータ回路118の電源端子10は、
VCCリミッタ16に結合され、電源端子10における動
作電圧を規制する。スタートアップ回路17は電源端子
10に結合され、スタートまたはリスタートの間、その
回路のスタートを行う。スタートアップ回路17は米国
特許5,477,175として実現され、ここに参考として組み
入れられる。高電圧端子(HV)は、電力トランジスタ
44のドレインに結合され、変圧器104の主巻線上の
高電圧を結合する。HV端子はレギュレータ回路118
の外部ピンである。スイッチング・レギュレータ回路1
8は、レギュレータ回路118のフィードバック端子1
2からフィードバック信号を受信し、駆動信号を電力ト
ランジスタ44に供給する。スイッチング・レギュレー
タ回路18は、発振器38,比較器40,抵抗39およ
びラッチ駆動回路42から成る。発振器38は出力信号
を発生する。比較器40は、発振器38の出力信号を受
信するために結合し、またフィードバック端子12上の
フィードバック信号を受信するために結合する。ラッチ
駆動回路42は比較器40からの出力を受け、出力とし
て電力トランジスタ44に駆動信号を提供する。電力ト
ランジスタ44は、レギュレータ回路118のHVに結
合されたドレイン,接地電位28に結合されたソースお
よびスイッチング・レギュレータ回路18からの出力駆
動信号を受けるために結合されたゲートを有する。抵抗
39はフィードバック端子12上のフィードバック信号
を受信するために結合された第1端子、および接地電位
28に結合された第2端子を有する。レギュレータ回路
118は、従来の典型的には高電圧集積回路製造プロセ
スを用いる集積回路として実現される。The regulator circuit 118 comprises the following. The power supply terminal 10 of the regulator circuit 118
It is coupled to the V CC limiter 16 and regulates the operating voltage at the power terminal 10. The start-up circuit 17 is coupled to the power supply terminal 10 and starts the circuit during start or restart. Startup circuit 17 is implemented as US Pat. No. 5,477,175, which is incorporated herein by reference. A high voltage terminal (HV) is coupled to the drain of power transistor 44 and couples a high voltage on the main winding of transformer 104. HV terminal is a regulator circuit 118
External pins. Switching regulator circuit 1
8 is a feedback terminal 1 of the regulator circuit 118
2 to provide a drive signal to the power transistor 44. The switching regulator circuit 18 includes an oscillator 38, a comparator 40, a resistor 39, and a latch drive circuit 42. Oscillator 38 generates an output signal. Comparator 40 is coupled to receive the output signal of oscillator 38 and is coupled to receive the feedback signal on feedback terminal 12. Latch drive circuit 42 receives the output from comparator 40 and provides a drive signal to power transistor 44 as an output. Power transistor 44 has a drain coupled to HV of regulator circuit 118, a source coupled to ground potential 28, and a gate coupled to receive an output drive signal from switching regulator circuit 18. Resistor 39 has a first terminal coupled to receive the feedback signal on feedback terminal 12, and a second terminal coupled to ground potential 28. Regulator circuit 118 is implemented as an integrated circuit using a conventional, typically high voltage integrated circuit manufacturing process.
【0016】DC出力電圧VOUTは、出力負荷に応じ
て、典型的には予め定める規制閾値周辺で動作する。規
制閾値は、順方向バイアス時のLEDの両端電圧にツェ
ナー・ダイオード124の両端電圧を加えた電圧で設定
される。VOUTを規制閾値より低くさせるぐらい出力負
荷が比較的大きい場合、抵抗122の両端の電圧は、L
ED120が順方向にあまり強くバイアスされなくな
り、トランジスタ14がより非導電性(フィードバック
はより少なくなる)を帯びるようになる。規制閾値より
上にVOUTが増加することによりLED120はより順
方向にバイアスされることになる。電流はLED120
を通って流れ、その電流に比例する光子量を生成する。
トランジスタ14のベースに与えられた光子はそれを十
分に導電性にして、トランジスタ14を通して流れる電
流に変化を起こさせる。トランジスタ14中の電流の流
れが変化すると、抵抗39の両端にVFBとして示される
電圧降下が生まれる。電圧VFBは比較器40の第1端子
に現われ、比較器40の第2端子には発振器38からの
信号が与えられる。これら2つの信号は、比較器40の
入力に印加され、電力トランジスタ44のオン時間を制
御する出力を与える。比較器40に対するデューティ・
サイクルの変化は、電力トランジスタ44のオン時間に
変化を与え、規制のためのVOUTに必要な変化を提供し
て、2次巻線へエネルギ転送の変化となる。VOUTが規
制閾値より大きくかつフィードバック信号が存在する場
合、その時フィードバック・ループは、フィードバック
端子12により高い電圧を与え、スイッチング・レギュ
レータ回路18は電力トランジスタ44へのゲート駆動
信号およびデューティ・サイクルを減少させる。上述し
たように、VOUTは規制閾値に保持される。ゲート駆動
信号およびデューティ・サイクルを減らすことにより、
電力トランジスタ44が導通している平均時間量が減少
する。従って、電力トランジスタ44をより長い期間オ
フに保持することにより、変圧器104の磁界中に蓄積
される付加エネルギが少なく蓄えられる。結果として、
2次巻線へ転送されるエネルギは少なくなり、それによ
りVOUTは低下する。このように、スイッチング・レギ
ュレータ回路18は、フィードバック信号に応答してゲ
ート駆動信号を電力トランジスタ44のゲートに供給
し、VOUTを規制するために必要な限りで電力トランジ
スタをオンおよびオフする。The DC output voltage V OUT typically operates around a predetermined regulation threshold depending on the output load. The regulation threshold is set by the voltage obtained by adding the voltage across the Zener diode 124 to the voltage across the LED at the time of forward bias. If the output load is relatively large enough to cause V OUT to fall below the regulation threshold, the voltage across resistor 122 will be L
ED 120 becomes less strongly biased in the forward direction, causing transistor 14 to become less conductive (less feedback). Increasing V OUT above the regulation threshold will cause LED 120 to become more forward biased. The current is LED 120
And produces a quantity of photons proportional to the current.
Photons applied to the base of transistor 14 make it sufficiently conductive to cause a change in the current flowing through transistor 14. A change in the flow of current in transistor 14 creates a voltage drop across resistor 39, denoted as V FB . The voltage V FB appears at a first terminal of the comparator 40, and a signal from the oscillator 38 is provided to a second terminal of the comparator 40. These two signals are applied to the input of comparator 40 and provide an output that controls the on-time of power transistor 44. Duty for comparator 40
The change in cycle causes a change in the on-time of the power transistor 44, providing the necessary change in V OUT for regulation, resulting in a change in energy transfer to the secondary winding. If V OUT is greater than the regulation threshold and a feedback signal is present, then the feedback loop will provide a higher voltage at feedback terminal 12 and switching regulator circuit 18 will reduce the gate drive signal to power transistor 44 and the duty cycle. Let it. As described above, V OUT is maintained at the regulation threshold. By reducing the gate drive signal and duty cycle,
The average amount of time that power transistor 44 is conducting is reduced. Thus, by holding power transistor 44 off for a longer period of time, less additional energy is stored in the magnetic field of transformer 104. as a result,
Less energy is transferred to the secondary winding, thereby lowering V OUT . Thus, switching regulator circuit 18 provides a gate drive signal to the gate of power transistor 44 in response to the feedback signal, turning the power transistor on and off as needed to regulate V OUT .
【0017】図3は、電源端子10における動作電圧の
供給を制限するVCCリミッタ16を示す。フィードバッ
ク信号はフィードバック端子12で受け取られ、別の動
作電圧の供給がレギュレータ回路118の電源端子10
で受電される。動作電圧の供給は、電圧変動を受ける付
加巻線から集積回路へ分配される。このように、電源端
子10は電圧の制限を必要とする。FIG. 3 shows a V CC limiter 16 for limiting the supply of the operating voltage at the power supply terminal 10. The feedback signal is received at feedback terminal 12 and another supply of operating voltage is applied to power supply terminal 10 of regulator circuit 118.
Power is received at. The supply of the operating voltage is distributed to the integrated circuit from the additional winding which receives the voltage fluctuation. Thus, the power supply terminal 10 requires a voltage limit.
【0018】VCCリミッタ16は、典型的な値として1
0μAの定電流I20を一対の差動トランジスタ22,2
4に提供する。トランジスタ22は、p型MOSFET
トランジスタで、定電流I20の一部を受け取るドレイ
ン,差電流I1を提供するソースおよび参照電圧を受け
るゲートを有する。参照電圧(Vref)は典型的には
1.25ボルトで動作する。トランジスタ24は、p型
MOSFETトランジスタで、定電流I20の残りの一部
を受けるために結合されたドレイン,差電流I2を提供
するソースおよび抵抗32,34および電源端子10か
らの動作電圧を含む抵抗ネットワークによって分圧され
た電圧レベルを受けるゲートを有する。抵抗32は、電
源端子10に結合された端子と、トランジスタ24のゲ
ートに結合された端子と、を有する。抵抗34は、トラ
ンジスタ24のゲートに結合された端子と、電源端子2
8に結合された端子と、を有する。トランジスタ対2
6,30は電流ミラー形状を構成する。トランジスタ2
6はトランジスタ22からの差電流I1を受けるために
結合されたドレイン,電源端子28に結合されたソース
およびドレインに接続されたゲートを有するダイオード
接続で動作するように設定される。トランジスタ30
は、トランジスタ24からの差電流I2を受けるために
結合されたドレイン,電源端子28に結合されたソース
およびトランジスタ26のゲートに接続されたゲートを
有する。電流ミラー形状は、トランジスタ36に電流を
生成するための電圧を供給し、電源端子10における動
作電圧の変動を減少維持する。トランジスタ36は、電
源端子10における動作電圧を受電するために結合され
るドレイン,電源端子28に結合されたソースおよびト
ランジスタ26のゲートに接続されたゲートを有する。V CC limiter 16 is typically 1
0 μA constant current I 20 is applied to a pair of differential transistors 22 and 2.
4 Transistor 22 is a p-type MOSFET
A transistor having a gate receiving the source and reference voltage to provide a drain, a difference current I 1 to receive a portion of the constant current I 20. The reference voltage (V ref ) typically operates at 1.25 volts. Transistor 24 is a p-type MOSFET transistor that has a drain coupled to receive the remainder of constant current I 20 , a source providing difference current I 2 , and resistors 32 and 34 and an operating voltage from power supply terminal 10. And a gate for receiving a voltage level divided by a resistor network. Resistor 32 has a terminal coupled to power supply terminal 10, and a terminal coupled to the gate of transistor 24. Resistor 34 includes a terminal coupled to the gate of transistor 24, and power supply terminal 2
And a terminal coupled to the terminal 8. Transistor pair 2
Reference numerals 6 and 30 constitute a current mirror shape. Transistor 2
6 is set to operate with a diode connection having a drain coupled to receive the difference current I 1 from transistor 22, a source coupled to power supply terminal 28, and a gate connected to the drain. Transistor 30
Has a drain coupled to receive the difference current I 2 from transistor 24, a source coupled to power supply terminal 28, and a gate connected to the gate of transistor 26. The current mirror configuration supplies the transistor 36 with a voltage to generate current and keeps the operating voltage variation at the power supply terminal 10 reduced. Transistor 36 has a drain coupled to receive the operating voltage at power supply terminal 10, a source coupled to power supply terminal 28, and a gate connected to the gate of transistor 26.
【0019】典型的な動作では、電源端子10の動作電
圧が特定のレベルを超える場合、トランジスタ24のゲ
ートでの電圧も、抵抗32,34でできた電圧分割ネッ
トワークに基づくレベルに比例して、増加する。電流ミ
ラー形状はトランジスタ36のゲートに電圧を供給し、
トランジスタ26中の電流値のn倍にトランジスタ36
の導通電流を増加させる。nの典型的な値は500であ
る。トランジスタ36を通る導電電流の増加により、電
源端子10での増加した動作電圧が打ち消され、それに
より動作電圧レベルが所望のレベルに戻される。電源端
子10での動作電圧が特定のレベルを下回って減少する
場合、トランジスタ24のゲートでの電圧も、抵抗3
2,34でできた電圧分割ネットワークに基づくレベル
に比例して、減少する。電流ミラー形状はトランジスタ
36のゲートに電圧を供給し、トランジスタ36中の導
電電流をトランジスタ26中の電流のn倍に減少させ
る。トランジスタ36を通る導電電流の減少により、電
源端子10での減少した動作電圧が打ち消され、それに
より動作電圧レベルが所望のレベルに戻される。In a typical operation, if the operating voltage at the power supply terminal 10 exceeds a certain level, the voltage at the gate of the transistor 24 will also be proportional to the level based on the voltage dividing network formed by the resistors 32, To increase. The current mirror configuration supplies a voltage to the gate of transistor 36,
N times the current value in the transistor 26
Increase the conduction current. A typical value for n is 500. The increased conduction current through transistor 36 cancels the increased operating voltage at power supply terminal 10, thereby returning the operating voltage level to the desired level. If the operating voltage at power supply terminal 10 falls below a certain level, the voltage at the gate of transistor 24 will also
It decreases in proportion to the level based on the voltage division network formed by the circuits 2 and 34. The current mirror configuration supplies a voltage to the gate of transistor 36, reducing the conduction current in transistor 36 to n times the current in transistor 26. The reduced conduction current through transistor 36 cancels out the reduced operating voltage at power supply terminal 10, thereby returning the operating voltage level to the desired level.
【0020】要約すると、本発明は電源の応用で使用す
るスイッチング電源96を示す。スイッチング・レギュ
レータ回路18はフィードバック信号をVOUT変動に応
答するフィードバック信号を受ける。フィードバック信
号は、集積レギュレータ回路118のフィードバック端
子12で受け、ゲート駆動信号を電力トランジスタ44
に供給する。電力トランジスタ44は、ゲート駆動信号
に応答して変圧器104の主巻線を通して誘導電流を導
き、スイッチング電源96のVOUT変動を低減させる。In summary, the present invention shows a switching power supply 96 for use in power supply applications. Switching regulator circuit 18 receives the feedback signal in response to the V OUT variation. The feedback signal is received at feedback terminal 12 of integrated regulator circuit 118, and a gate drive signal is applied to power transistor 44.
To supply. Power transistor 44 conducts induced current through the main winding of transformer 104 in response to the gate drive signal to reduce V OUT fluctuations of switching power supply 96.
【0021】VCCリミッタ16は、集積レギュレータ回
路118の電源端子10での動作電圧を受け取る。動作
電圧は、典型的には、電源からの不必要な電圧変動を有
しており、電圧の制限を必要としている。用いられるよ
うなVCCリミッタ16は、安定した動作電圧を提供する
とともに、集積レギュレータ回路がフィードバックと動
作電圧のための別々のピンを有することができる。従来
技術と対比すると、実施例は集積レギュレータ回路内に
多くの付加回路を必要とするものではなく、フィードバ
ック信号を電圧信号から分離する。さらに、別々のフィ
ードバックおよび動作ピンを持つことにより、フィード
バックをプログラムするために、外部抵抗を抵抗39と
並行に用いることができる。V CC limiter 16 receives the operating voltage at power supply terminal 10 of integrated regulator circuit 118. Operating voltages typically have unwanted voltage fluctuations from the power supply and require voltage limiting. The V CC limiter 16 as used provides a stable operating voltage and allows the integrated regulator circuit to have separate pins for feedback and operating voltage. In contrast to the prior art, embodiments do not require many additional circuits in the integrated regulator circuit and separate the feedback signal from the voltage signal. Further, by having separate feedback and operating pins, an external resistor can be used in parallel with resistor 39 to program the feedback.
【0022】以上のように、実施例は、レギュレータ回
路の複雑さを抑え、ダイのサイズを小さくすることによ
ってよりコストに効果的な解決を提供し、所望なら光結
合器および付加巻線構成を用いる選択を提供する。As mentioned above, embodiments provide a more cost effective solution by reducing the complexity of the regulator circuit and reducing the size of the die, and, if desired, provide an optocoupler and additional winding configuration. Provide choices to use.
【図1】従来の電源の概略図を示す。FIG. 1 shows a schematic diagram of a conventional power supply.
【図2】VCCリミッタを含むスイッチング電源の概略図
を示す。FIG. 2 shows a schematic diagram of a switching power supply including a V CC limiter.
【図3】図2に含められたVCCリミッタの概略図を示
す。FIG. 3 shows a schematic diagram of the V CC limiter included in FIG.
10 電源端子 12 フィードバック端子 14 トランジスタ 16 VCCリミッタ 17 スタートアップ回路 18 スイッチング・レギュレータ回路 38 発振器 42 ラッチ駆動回路 44 電力トランジスタ 96 スイッチング電源 104 変圧器 116 フィードバック回路 120 LED 124 ツェナー・ダイオード DESCRIPTION OF SYMBOLS 10 Power supply terminal 12 Feedback terminal 14 Transistor 16 V CC limiter 17 Start-up circuit 18 Switching regulator circuit 38 Oscillator 42 Latch drive circuit 44 Power transistor 96 Switching power supply 104 Transformer 116 Feedback circuit 120 LED 124 Zener diode
─────────────────────────────────────────────────────
────────────────────────────────────────────────── ───
【手続補正書】[Procedure amendment]
【提出日】平成13年5月11日(2001.5.1
1)[Submission date] May 11, 2001 (2001.5.1
1)
【手続補正1】[Procedure amendment 1]
【補正対象書類名】図面[Document name to be amended] Drawing
【補正対象項目名】全図[Correction target item name] All figures
【補正方法】変更[Correction method] Change
【補正内容】[Correction contents]
【図1】 FIG.
【図3】 FIG. 3
【図2】 FIG. 2
フロントページの続き (72)発明者 ウィルソン・ディー・ペイス アメリカ合衆国 アリゾナ州 テンピ イ ースト・テュレーン・ドライブ1845 (72)発明者 クリストファー・ガス アメリカ合衆国 アリゾナ州 テンピ ウ ェスト・ミントン・ドライブ564 Fターム(参考) 5H730 AS01 BB43 BB57 CC01 DD04 DD12 DD26 EE02 EE07 EE73 FD01 FF19 FG05 VV03 VV06Continued on the front page (72) Inventor Wilson Dee Pais United States of America Arizona Tempe East Tulane Drive 1845 (72) Inventor Christopher Gas United States of America Arizona Tempe West Minton Drive 564 F-term (reference) 5H730 AS01 BB43 BB57 CC01 DD04 DD12 DD26 EE02 EE07 EE73 FD01 FF19 FG05 VV03 VV06
Claims (3)
電する第1電源端子と、 フィードバック端子と、 前記第1電源端子に結合された第1導通端子、前記フィー
ドバック端子に結合された第2導通端子、およびフィー
ドバック信号を受信するために結合された制御端子を有
する第1トランジスタと、 前記動作電圧を規制するために前記第1電源端子に結合
されたVCCリミッタと、 レギュレータ出力信号を提供するために前記フィードバ
ック端子に結合されたスイッチング・レギュレータ回路
と、 から構成されることを特徴とするレギュレータ回路。A first power supply terminal for receiving an operating voltage for the regulator circuit; a feedback terminal; a first conduction terminal coupled to the first power supply terminal; a second conduction terminal coupled to the feedback terminal. A first transistor having a control terminal coupled to receive a feedback signal; and a V CC limiter coupled to the first power supply terminal for regulating the operating voltage; and providing a regulator output signal. And a switching regulator circuit coupled to the feedback terminal.
て、 前記スイッチング・レギュレータ回路を制御するフィー
ドバック信号を受信するために前記レギュレータ回路の
第1ピンでフィードバック端子に結合され、レギュレー
タ出力信号を提供する、スイッチング・レギュレータ回
路と、 動作電圧を受電するために、前記レギュレータの第2ピ
ンで第1電源端子に結合されたVCCリミッタであって、
前記VCCリミッタは前記第1電源端子かつ前記スイッチ
ング・レギュレータ回路の一部での前記動作電圧を規制
する、VCCリミッタと、 から構成されることを特徴とするレギュレータ回路。2. A regulator circuit for regulating a power supply, the regulator circuit being coupled to a feedback terminal at a first pin of the regulator circuit for receiving a feedback signal for controlling the switching regulator circuit and providing a regulator output signal. A switching regulator circuit; and a V CC limiter coupled to a first power supply terminal at a second pin of the regulator for receiving an operating voltage,
The V CC limiter regulator circuit, characterized in that they are composed of regulating the operating voltage of a portion of the first power supply terminal and the switching regulator circuit, and V CC limiter.
あって、 前記集積回路のフィードバック端子でフィードバック信
号を受信する段階と、 前記フィードバック信号で前記集積回路を制御し、レギ
ュレータ出力信号を提供する段階と、 前記集積回路の第1電源端子で動作電圧を受電する段階
と、 前記第1電源端子および前記集積回路の一部で前記動作
電圧を制限する段階と、 から構成されることを特徴とする方法。3. A method for regulating a power supply for an integrated circuit, comprising: receiving a feedback signal at a feedback terminal of the integrated circuit; controlling the integrated circuit with the feedback signal to provide a regulator output signal. And receiving an operating voltage at a first power supply terminal of the integrated circuit; and limiting the operating voltage at a portion of the first power supply terminal and the integrated circuit. And how.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001047884A JP4846107B2 (en) | 2001-02-23 | 2001-02-23 | Power supply controller and its configuration |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001047884A JP4846107B2 (en) | 2001-02-23 | 2001-02-23 | Power supply controller and its configuration |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002262562A true JP2002262562A (en) | 2002-09-13 |
JP4846107B2 JP4846107B2 (en) | 2011-12-28 |
Family
ID=18909233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001047884A Expired - Lifetime JP4846107B2 (en) | 2001-02-23 | 2001-02-23 | Power supply controller and its configuration |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4846107B2 (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007049800A (en) * | 2005-08-09 | 2007-02-22 | Shindengen Electric Mfg Co Ltd | Synchronous rectifying/driving circuit |
CN101677216A (en) * | 2008-09-19 | 2010-03-24 | 电力集成公司 | Method and apparatus to select a parameter/mode based on a measurement dureing an initialization period |
US8027174B2 (en) | 2008-07-25 | 2011-09-27 | Samsung Electro-Mechanics Co., Ltd. | Adapter power supply |
US8742771B2 (en) | 2005-08-26 | 2014-06-03 | Power Integrations, Inc. | Method and apparatus to select a parameter/mode based on a time measurement |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61180593A (en) * | 1984-11-09 | 1986-08-13 | ツエ−・ウント・エ−・フアイン・ゲ−エムベ−ハ− ウント・コンパニ− | Rotation controller for ac/dc motor |
JPS62180593A (en) * | 1986-02-04 | 1987-08-07 | Nec Corp | Semiconductor memory device |
JPH07274496A (en) * | 1994-03-25 | 1995-10-20 | Yutaka Denki Seisakusho:Kk | Switching power circuit |
JP2000184709A (en) * | 1998-12-11 | 2000-06-30 | Sanken Electric Co Ltd | Switching power supply equipment |
JP2000511039A (en) * | 1997-03-21 | 2000-08-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Switch mode power supply |
JP2000350449A (en) * | 1999-06-04 | 2000-12-15 | Murata Mfg Co Ltd | Switching power circuit |
-
2001
- 2001-02-23 JP JP2001047884A patent/JP4846107B2/en not_active Expired - Lifetime
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61180593A (en) * | 1984-11-09 | 1986-08-13 | ツエ−・ウント・エ−・フアイン・ゲ−エムベ−ハ− ウント・コンパニ− | Rotation controller for ac/dc motor |
JPS62180593A (en) * | 1986-02-04 | 1987-08-07 | Nec Corp | Semiconductor memory device |
JPH07274496A (en) * | 1994-03-25 | 1995-10-20 | Yutaka Denki Seisakusho:Kk | Switching power circuit |
JP2000511039A (en) * | 1997-03-21 | 2000-08-22 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | Switch mode power supply |
JP2000184709A (en) * | 1998-12-11 | 2000-06-30 | Sanken Electric Co Ltd | Switching power supply equipment |
JP2000350449A (en) * | 1999-06-04 | 2000-12-15 | Murata Mfg Co Ltd | Switching power circuit |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007049800A (en) * | 2005-08-09 | 2007-02-22 | Shindengen Electric Mfg Co Ltd | Synchronous rectifying/driving circuit |
JP4666483B2 (en) * | 2005-08-09 | 2011-04-06 | 新電元工業株式会社 | Synchronous rectification drive circuit |
US8742771B2 (en) | 2005-08-26 | 2014-06-03 | Power Integrations, Inc. | Method and apparatus to select a parameter/mode based on a time measurement |
US8027174B2 (en) | 2008-07-25 | 2011-09-27 | Samsung Electro-Mechanics Co., Ltd. | Adapter power supply |
CN101677216A (en) * | 2008-09-19 | 2010-03-24 | 电力集成公司 | Method and apparatus to select a parameter/mode based on a measurement dureing an initialization period |
US8537577B2 (en) | 2008-09-19 | 2013-09-17 | Power Integrations, Inc. | Method and apparatus to select a parameter/mode based on a measurement during an initialization period |
Also Published As
Publication number | Publication date |
---|---|
JP4846107B2 (en) | 2011-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100835043B1 (en) | Switching power supply | |
US6300748B1 (en) | Transformerless power supply circuit with a switchable capacitive element | |
US6721192B1 (en) | PWM controller regulating output voltage and output current in primary side | |
JP2019033028A (en) | Dimmer and electric power conversion system | |
US10601329B2 (en) | Switching regulator and power switch controller circuit thereof | |
US20230238802A1 (en) | Power adapters with multiple charging ports | |
JP2001103743A (en) | Switching power source | |
US6285569B1 (en) | Switched mode power supply controller circuit and method thereof | |
US6532159B2 (en) | Switching power supply unit | |
JP2011034728A (en) | Light source device for illumination | |
JP2002262562A (en) | Power control device and structure thereof | |
EP0964505A2 (en) | Self-excited DC-DC converter and a power supply device using same | |
US6111763A (en) | Switching power supply | |
JP3230475B2 (en) | Control power supply circuit | |
KR101228767B1 (en) | Switching mode power supply with multiple output | |
JP2002101662A (en) | Power supply device | |
US5469026A (en) | Method and apparatus for VF tube power supply | |
JP3611246B2 (en) | Switching power supply circuit | |
US11729883B1 (en) | LED driver with auxiliary output and low standby power | |
US11596040B1 (en) | LED driver with double flyback technology | |
JPH04251563A (en) | Switching regulator | |
JP2002272108A (en) | Switching power supply | |
CN220544872U (en) | Step-up and step-down voltage stabilizing circuit and power supply conversion device with step-up and step-down voltage stabilizing circuit | |
JP2001231260A (en) | Switching power source | |
US20020130707A1 (en) | Voltage reference with improved current efficiency |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100622 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100728 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4846107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |