JP4846107B2 - Power supply controller and its configuration - Google Patents
Power supply controller and its configuration Download PDFInfo
- Publication number
- JP4846107B2 JP4846107B2 JP2001047884A JP2001047884A JP4846107B2 JP 4846107 B2 JP4846107 B2 JP 4846107B2 JP 2001047884 A JP2001047884 A JP 2001047884A JP 2001047884 A JP2001047884 A JP 2001047884A JP 4846107 B2 JP4846107 B2 JP 4846107B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- terminal
- coupled
- power supply
- current mirror
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、一般に電子回路に関し、更に詳しくはAC信号を調整されたDC信号へ変換するスイッチング電源に関する。
【0002】
【従来の技術】
全てではないが大抵の電子装置は、適切な動作のために適当なレベルのDC電圧を必要とする。DC電圧は典型的にはAC電源、例として壁面ソケットに電源を接続することにより導かれる。壁面ソケットで利用可能なAC電圧は、全波整流ダイオード・ブリッジによってDCバルク電圧に変換される。DCバルク電圧は、さらにスイッチング電源により調整されたDC出力電圧へ変換される。
【0003】
スイッチング電源は、エネルギ変換要素として、変圧器または形状に依存するインダクタを用いる。例えば、フライバック型の電源は、変圧器の主巻線の一方側に結合された電力スイッチング・トランジスタを有する。電力スイッチング・トランジスタは、レギュレータの規制に従ってオン・オフを行い、変圧器の磁界中にエネルギを交互に蓄積し、2次巻線に蓄積エネルギを転送する。変圧器の2次巻線は、2次巻線の両端に結合されたシャント・コンデンサの両端にエネルギ転送の関数として出力電圧を生成する。コンデンサの両端電圧は、スイッチング電源のDC出力電圧を与える。
【0004】
DC出力電圧は、与えられた負荷に応じて増大しまた減少する。負荷を増加させるとDC出力電圧は減少し、負荷を減少させるとDC出力電圧は増大する。DC出力電圧またはそれを表す値がレギュレータ回路に戻され、スイッチング電力の供給が負荷変動に対し補償するのを可能にする。負荷が増加するにつれ、DC出力電圧が低下することにより、電力トランジスタが磁界により多くのエネルギを蓄積するためにより長い時間オンのままにになる。付加的なエネルギが電力トランジスタのオフの期間2次巻線へ転送され、増加した負荷に供給してDC出力電圧を再確立する。負荷が減少するにつれ、DC出力電圧は増大し、それはレギュレータが磁界中により少ないエネルギを蓄えるためにより短時間だけオンのままにする。電力トランジスタのオフ時間中、2次巻線へのエネルギ転送が減少することにより、電源は減少した負荷に調整されかつDC出力電圧をその安定状態値に戻す。
【0005】
【発明が解決しようとする課題】
1つの従来技術であるスイッチング電源は、単一の入力ピンに対して結合フィードバックおよび電源を含む集積レギュレータ回路を有する。集積レギュレータ回路は、チップ内に分離回路を有し、フィードバックおよび電源信号を分ける。フィードバックおよび電源信号を単一ピン上に結合することにより、集積レギュレータをより少ないピンで済ませることができる。しかしながら、多くの事例において、十分な数の利用可能なピンがあり、それは単一ピン上にフィードバックおよび電源信号を結合することを必要としなくなる。集積レギュレータ回路の設計は、フィードバックおよび電源が別々のピンに伝えられることで単純化される。フィードバックおよび電源が単一のピン上に伝えられる応用では、その分離回路により、付随する必要性および利点なしに、集積回路中に不必要な複雑さをもたらす。
【0006】
このように、動作電圧およびフィードバック入力ピンを完全に分離し、複雑な分離回路を必要としない集積レギュレータ回路に対する必要性が存在する。その回路は、またその回路は過度な動作電圧を制限し、それにより低電圧回路が集積レギュレータ回路内で用いることができる。
【0007】
【実施例】
図1は、従来のスイッチング電源50を示し、それはACライン電圧を受け、それを規制されたDC動作電圧へ変換する。具体的には、ACライン電圧は全波整流ダイオード・ブリッジ52によってDCバルク電圧に変換される。コンデンサ54はDCバルク電圧を濾波し、変圧器58の主巻線はそのDCバルク電圧を受電する。電力トランジスタ90は誘導電流を変圧器58の主巻線に導き、変圧器の磁界に蓄積されるエネルギの量を制御する。電力トランジスタ90がフライバック・モードの構成で動作する場合、誘導電流は主巻線を通して流れ、変圧器58の磁界中にエネルギを蓄える。電力トランジスタ90が非導通の場合、磁界中に蓄えられたエネルギは2次巻線に移動し、コンデンサ62がその2次巻線の両端に結合され、DC出力電圧VOUTを与える。
【0008】
通常動作モードでは、抵抗78およびツェナー・ダイオード80を通して電流が流れる。ダイオード76および光検出トランジスタ82は協働して動作し、光学的に結合してコンデンサ62からレギュレータ回路70の結合フィードバックおよび電源端86に情報をフィードバックする。DC出力電圧(VOUT)は、典型的には出力負荷に応じて予め定める規制閾値(regulation threshold)のわずかに上あるいは下のいずれかで動作する。出力負荷が比較的大きく、VOUTが規制閾値より低くなる場合、抵抗78の両端の電圧は、光ダイオード76がより小さい順方向バイアスとなり、それによりトランジスタ82の導電性が低くなりまたより小さいフィードバック信号の印加をもたらす。規制閾値より上にVOUTが増加すると、光ダイオード76はより強い順方向バイアスとなりトランジスタ82がより強い導電性を帯びかつフィードバック信号がより強くなる。
【0009】
DC出力電圧の変動がもたらすフィードバック情報は、ダイオード76によってトランジスタ82に光学的に戻され、レギュレータ回路70の電源端子86と結合される。このように、結合されたフィードバックおよび電源信号は、電源端子86に印加される。レギュレータ回路70は、内部分離回路を用い、集積回路に電力を供給する電源を、パルス幅変調を制御し電力トランジスタ90へのゲート駆動信号を生成するフィードバック信号から、分離する。電力トランジスタ90は変圧器58を通して送られたエネルギ量を制御し、VOUTを規制するために必要なデューティ・サイクルでそれをオンおよびオフする。
【0010】
図2は、スイッチング電源96の好適な実施例を示す。具体的には、スイッチング電源96は、AC線電圧を受け、それを規制したDC動作電圧に変換する。AC線電圧は全波整流ダイオード・ブリッジ98によってDCバルク電圧へ変換される。コンデンサ100はDCバルク電圧を濾波し、そのDCバルク電圧を変圧器104の主巻線が受電する。電力トランジスタ44は、変圧器104の主巻線を通して誘導電流を導き、変圧器の磁界中に蓄積されたエネルギ量を制御し、スイッチング・レギュレータ回路18によって制御された規制サイクルで動作する。電力トランジスタ44がフライバック・モードの構成で動作する場合、誘導電流は主巻線を通して流れ、変圧器104の磁界中にエネルギを蓄積する。電力トランジスタ44が非導通の場合、磁界中に蓄えられたエネルギは2次巻線に伝えられ、そこで2次巻線の両端に結合されたコンデンサ108はDC出力電圧(VOUT)を生成する。ダイオード106は電流が2次巻線に逆流するのを防ぐ。
【0011】
VOUT変動に応じて、フィードバック情報が結合され、フィードバック回路116によってレギュレーション回路118に戻される。その情報は、光学的な光放出ダイオード(LED)120によってトランジスタ14のベースに戻され、レギュレータ回路118のフィードバック端子12上で受信される。フィードバック端子12はトランジスタ14のエミッタに接続される。受信したフィードバック情報は、スイッチング・レギュレータ18内のパルス幅変調を制御し、電力トランジスタ44へのゲート駆動信号を生成する。電力トランジスタ44は変圧器104のエネルギ量を制御し、VOUTを規制するために必要なデューティ・サイクルでそれをオンおよびオフする。電力トランジスタ44の具体的な形態は、低電圧MOSFETを直列にした高電圧JFETである。低電圧MOSFETのゲートは、駆動信号を受信し、高電圧JFETのドレインは変圧器104に接続される。
【0012】
電源端子10で付属巻線111からの電力の供給を受ける。ダイオード110,抵抗112,およびコンデンサ114は付属巻線111に接続される。電源端子10はトランジスタ14のコレクタに接続される。
【0013】
通常の動作状態では、抵抗122およびツェナー・ダイオード124を通して電流が流れる。LED120および光検出トランジスタ14は、コンデンサ108からの情報を、VOUT変動に応じて、レギュレータ回路118のフィードバック端子12へ戻すために動作する。LEDが順方向バイアスされる場合、そのときLEDを通して流れる電流は、電流の流れに比例する光子(photons)量を生成する。その光子はトランジスタ14の光検出ベースで受光し、それを導電性にする。トランジスタ14はそのコレクタからエミッタへ電流を流す。LED120が順方向バイアスでない場合、LED120から光子は放出されず、トランジスタ14を非導通にする。
【0014】
フィードバック回路116は、典型的にはアノードおよびカソードを有するLED120,2つの端子を有する抵抗122,アノードおよびカソードを有するダイオード124,および2つの導通端子と1つの制御端子を有する光検出トランジスタ14から構成される。LED120のアノードはコンデンサ108の第1端子に結合され、LED120のカソードはダイオード124のカソードに接続され、ダイオード124のアノードは接地電位を受けるために結合される。抵抗122の第1端子は、LED120のアノードに結合され、第2端子はLEDのカソードに結合される。トランジスタ14のドレインはレギュレータ回路118の電源端子10に接続される。トランジスタ14のソースは、レギュレータ回路118のフィードバック端子12に接続され、トランジスタ14の制御端子はLED120からのフィードバック情報を受けるために結合される。電源端子10は、電源を受ける外部ピンを示す。フィードバック端子12は、フィードバック情報を受ける外部ピンである。
【0015】
レギュレータ回路118は次のものから構成される。レギュレータ回路118の電源端子10は、VCCリミッタ16に結合され、電源端子10における動作電圧を規制する。スタートアップ回路17は電源端子10に結合され、スタートまたはリスタートの間、その回路のスタートを行う。スタートアップ回路17は米国特許5,477,175として実現され、ここに参考として組み入れられる。高電圧端子(HV)は、電力トランジスタ44のドレインに結合され、変圧器104の主巻線上の高電圧を結合する。HV端子はレギュレータ回路118の外部ピンである。スイッチング・レギュレータ回路18は、レギュレータ回路118のフィードバック端子12からフィードバック信号を受信し、駆動信号を電力トランジスタ44に供給する。スイッチング・レギュレータ回路18は、発振器38,比較器40,抵抗39およびラッチ駆動回路42から成る。発振器38は出力信号を発生する。比較器40は、発振器38の出力信号を受信するために結合し、またフィードバック端子12上のフィードバック信号を受信するために結合する。ラッチ駆動回路42は比較器40からの出力を受け、出力として電力トランジスタ44に駆動信号を提供する。電力トランジスタ44は、レギュレータ回路118のHVに結合されたドレイン,接地電位28に結合されたソースおよびスイッチング・レギュレータ回路18からの出力駆動信号を受けるために結合されたゲートを有する。抵抗39はフィードバック端子12上のフィードバック信号を受信するために結合された第1端子、および接地電位28に結合された第2端子を有する。レギュレータ回路118は、従来の典型的には高電圧集積回路製造プロセスを用いる集積回路として実現される。
【0016】
DC出力電圧VOUTは、出力負荷に応じて、典型的には予め定める規制閾値周辺で動作する。規制閾値は、順方向バイアス時のLEDの両端電圧にツェナー・ダイオード124の両端電圧を加えた電圧で設定される。VOUTを規制閾値より低くさせるぐらい出力負荷が比較的大きい場合、抵抗122の両端の電圧は、LED120が順方向にあまり強くバイアスされなくなり、トランジスタ14がより非導電性(フィードバックはより少なくなる)を帯びるようになる。規制閾値より上にVOUTが増加することによりLED120はより順方向にバイアスされることになる。電流はLED120を通って流れ、その電流に比例する光子量を生成する。トランジスタ14のベースに与えられた光子はそれを十分に導電性にして、トランジスタ14を通して流れる電流に変化を起こさせる。トランジスタ14中の電流の流れが変化すると、抵抗39の両端にVFBとして示される電圧降下が生まれる。電圧VFBは比較器40の第1端子に現われ、比較器40の第2端子には発振器38からの信号が与えられる。これら2つの信号は、比較器40の入力に印加され、電力トランジスタ44のオン時間を制御する出力を与える。比較器40に対するデューティ・サイクルの変化は、電力トランジスタ44のオン時間に変化を与え、規制のためのVOUTに必要な変化を提供して、2次巻線へエネルギ転送の変化となる。VOUTが規制閾値より大きくかつフィードバック信号が存在する場合、その時フィードバック・ループは、フィードバック端子12により高い電圧を与え、スイッチング・レギュレータ回路18は電力トランジスタ44へのゲート駆動信号およびデューティ・サイクルを減少させる。上述したように、VOUTは規制閾値に保持される。ゲート駆動信号およびデューティ・サイクルを減らすことにより、電力トランジスタ44が導通している平均時間量が減少する。従って、電力トランジスタ44をより長い期間オフに保持することにより、変圧器104の磁界中に蓄積される付加エネルギが少なく蓄えられる。結果として、2次巻線へ転送されるエネルギは少なくなり、それによりVOUTは低下する。このように、スイッチング・レギュレータ回路18は、フィードバック信号に応答してゲート駆動信号を電力トランジスタ44のゲートに供給し、VOUTを規制するために必要な限りで電力トランジスタをオンおよびオフする。
【0017】
図3は、電源端子10における動作電圧の供給を制限するVCCリミッタ16を示す。フィードバック信号はフィードバック端子12で受け取られ、別の動作電圧の供給がレギュレータ回路118の電源端子10で受電される。動作電圧の供給は、電圧変動を受ける付加巻線から集積回路へ分配される。このように、電源端子10は電圧の制限を必要とする。
【0018】
VCCリミッタ16は、典型的な値として10μAの定電流I20を一対の差動トランジスタ22,24に提供する。トランジスタ22は、p型MOSFETトランジスタで、定電流I20の一部を受け取るドレイン,差電流I1を提供するソースおよび参照電圧を受けるゲートを有する。参照電圧(Vref)は典型的には1.25ボルトで動作する。トランジスタ24は、p型MOSFETトランジスタで、定電流I20の残りの一部を受けるために結合されたドレイン,差電流I2を提供するソースおよび抵抗32,34および電源端子10からの動作電圧を含む抵抗ネットワークによって分圧された電圧レベルを受けるゲートを有する。抵抗32は、電源端子10に結合された端子と、トランジスタ24のゲートに結合された端子と、を有する。抵抗34は、トランジスタ24のゲートに結合された端子と、電源端子28に結合された端子と、を有する。トランジスタ対26,30は電流ミラー形状を構成する。トランジスタ26はトランジスタ22からの差電流I1を受けるために結合されたドレイン,電源端子28に結合されたソースおよびドレインに接続されたゲートを有するダイオード接続で動作するように設定される。トランジスタ30は、トランジスタ24からの差電流I2を受けるために結合されたドレイン,電源端子28に結合されたソースおよびトランジスタ26のゲートに接続されたゲートを有する。電流ミラー形状は、トランジスタ36に電流を生成するための電圧を供給し、電源端子10における動作電圧の変動を減少維持する。トランジスタ36は、電源端子10における動作電圧を受電するために結合されるドレイン,電源端子28に結合されたソースおよびトランジスタ26のゲートに接続されたゲートを有する。
【0019】
典型的な動作では、電源端子10の動作電圧が特定のレベルを超える場合、トランジスタ24のゲートでの電圧も、抵抗32,34でできた電圧分割ネットワークに基づくレベルに比例して、増加する。電流ミラー形状はトランジスタ36のゲートに電圧を供給し、トランジスタ26中の電流値のn倍にトランジスタ36の導通電流を増加させる。nの典型的な値は500である。トランジスタ36を通る導電電流の増加により、電源端子10での増加した動作電圧が打ち消され、それにより動作電圧レベルが所望のレベルに戻される。電源端子10での動作電圧が特定のレベルを下回って減少する場合、トランジスタ24のゲートでの電圧も、抵抗32,34でできた電圧分割ネットワークに基づくレベルに比例して、減少する。電流ミラー形状はトランジスタ36のゲートに電圧を供給し、トランジスタ36中の導電電流をトランジスタ26中の電流のn倍に減少させる。トランジスタ36を通る導電電流の減少により、電源端子10での減少した動作電圧が打ち消され、それにより動作電圧レベルが所望のレベルに戻される。
【0020】
要約すると、本発明は電源の応用で使用するスイッチング電源96を示す。スイッチング・レギュレータ回路18はフィードバック信号をVOUT変動に応答するフィードバック信号を受ける。フィードバック信号は、集積レギュレータ回路118のフィードバック端子12で受け、ゲート駆動信号を電力トランジスタ44に供給する。電力トランジスタ44は、ゲート駆動信号に応答して変圧器104の主巻線を通して誘導電流を導き、スイッチング電源96のVOUT変動を低減させる。
【0021】
VCCリミッタ16は、集積レギュレータ回路118の電源端子10での動作電圧を受け取る。動作電圧は、典型的には、電源からの不必要な電圧変動を有しており、電圧の制限を必要としている。用いられるようなVCCリミッタ16は、安定した動作電圧を提供するとともに、集積レギュレータ回路がフィードバックと動作電圧のための別々のピンを有することができる。従来技術と対比すると、実施例は集積レギュレータ回路内に多くの付加回路を必要とするものではなく、フィードバック信号を電圧信号から分離する。さらに、別々のフィードバックおよび動作ピンを持つことにより、フィードバックをプログラムするために、外部抵抗を抵抗39と並行に用いることができる。
【0022】
以上のように、実施例は、レギュレータ回路の複雑さを抑え、ダイのサイズを小さくすることによってよりコストに効果的な解決を提供し、所望なら光結合器および付加巻線構成を用いる選択を提供する。
【図面の簡単な説明】
【図1】従来の電源の概略図を示す。
【図2】VCCリミッタを含むスイッチング電源の概略図を示す。
【図3】図2に含められたVCCリミッタの概略図を示す。
【符号の説明】
10 電源端子
12 フィードバック端子
14 トランジスタ
16 VCCリミッタ
17 スタートアップ回路
18 スイッチング・レギュレータ回路
38 発振器
42 ラッチ駆動回路
44 電力トランジスタ
96 スイッチング電源
104 変圧器
116 フィードバック回路
120 LED
124 ツェナー・ダイオード[0001]
BACKGROUND OF THE INVENTION
The present invention relates generally to electronic circuits, and more particularly to switching power supplies that convert AC signals to conditioned DC signals.
[0002]
[Prior art]
Most, but not all, electronic devices require a suitable level of DC voltage for proper operation. The DC voltage is typically derived by connecting the power source to an AC power source, such as a wall socket. The AC voltage available at the wall socket is converted to a DC bulk voltage by a full wave rectifier diode bridge. The DC bulk voltage is further converted into a DC output voltage regulated by a switching power supply.
[0003]
Switching power supplies use transformers or shape dependent inductors as energy conversion elements. For example, a flyback power supply has a power switching transistor coupled to one side of the transformer main winding. The power switching transistor turns on and off in accordance with regulator regulations, alternately stores energy in the magnetic field of the transformer, and transfers the stored energy to the secondary winding. The secondary winding of the transformer generates an output voltage as a function of energy transfer across the shunt capacitor coupled across the secondary winding. The voltage across the capacitor provides the DC output voltage of the switching power supply.
[0004]
The DC output voltage increases and decreases depending on the applied load. When the load is increased, the DC output voltage decreases, and when the load is decreased, the DC output voltage increases. The DC output voltage or a value representing it is returned to the regulator circuit, allowing the supply of switching power to compensate for load variations. As the load increases, the DC output voltage decreases, causing the power transistor to remain on for a longer time to store more energy in the magnetic field. Additional energy is transferred to the secondary winding during the power transistor off period to supply the increased load to re-establish the DC output voltage. As the load decreases, the DC output voltage increases, which keeps the regulator on for a shorter time to store less energy in the magnetic field. By reducing energy transfer to the secondary winding during the power transistor off time, the power supply is regulated to a reduced load and returns the DC output voltage to its steady state value.
[0005]
[Problems to be solved by the invention]
One prior art switching power supply has an integrated regulator circuit that includes coupled feedback and a power supply for a single input pin. The integrated regulator circuit has a separation circuit in the chip and separates feedback and power supply signals. By combining the feedback and power signals on a single pin, the integrated regulator can be done with fewer pins. However, in many cases, there are a sufficient number of available pins, which do not require combining feedback and power signals on a single pin. The design of the integrated regulator circuit is simplified by the feedback and power being transferred to separate pins. In applications where feedback and power are transmitted on a single pin, the isolation circuit introduces unnecessary complexity in the integrated circuit without the attendant need and advantage.
[0006]
Thus, there is a need for an integrated regulator circuit that completely separates the operating voltage and feedback input pins and does not require complex isolation circuits. The circuit, and the circuit limits excessive operating voltages, so that low voltage circuits can be used in integrated regulator circuits.
[0007]
【Example】
FIG. 1 shows a conventional
[0008]
In the normal mode of operation, current flows through
[0009]
Feedback information resulting from fluctuations in the DC output voltage is optically returned to
[0010]
FIG. 2 shows a preferred embodiment of the switching
[0011]
In response to the V OUT variation, the feedback information is combined and returned to the
[0012]
The
[0013]
Under normal operating conditions, current flows through
[0014]
The
[0015]
The
[0016]
The DC output voltage V OUT typically operates around a predetermined regulation threshold depending on the output load. The regulation threshold is set as a voltage obtained by adding the voltage across the
[0017]
FIG. 3 shows a V CC limiter 16 that limits the supply of the operating voltage at the
[0018]
The V CC limiter 16 provides a constant current I 20 of 10 μA as a typical value to the pair of
[0019]
In typical operation, when the operating voltage at
[0020]
In summary, the present invention shows a switching
[0021]
The V CC limiter 16 receives the operating voltage at the
[0022]
As described above, the embodiments provide a more cost effective solution by reducing the complexity of the regulator circuit and reducing the die size, and the choice of using an optical coupler and additional winding configuration if desired. provide.
[Brief description of the drawings]
FIG. 1 shows a schematic diagram of a conventional power supply.
FIG. 2 shows a schematic diagram of a switching power supply including a V CC limiter.
FIG. 3 shows a schematic diagram of the V CC limiter included in FIG.
[Explanation of symbols]
10
124 Zener diode
Claims (2)
前記レギュレータ回路のフィードバック端子と、
前記第1電源端子に結合された第1導通端子、前記フィードバック端子に結合された第2導通端子、およびフィードバック信号を受信するために結合された制御端子を有する第1トランジスタと、
前記動作電圧を規制するために前記第1電源端子に結合され、安定した動作電圧を提供するためのVccリミッタであって、前記Vccリミッタは、
(a)第1および第2トランジスタを含むトランジスタ・ペアであって、前記トランジスタ・ペアは、参照信号を受信するために結合された第1制御端子、および前記動作電圧を示す信号を受信するために結合された第2制御端子を有し、前記第1トランジスタの第1導通端子は、制御信号を提供するために接続される、トランジスタ・ペア、および
(b)電流ミラー構成で前記トランジスタ・ペアと直列に結合された、第1および第2電流ミラー・トランジスタを有する電流ミラーであって、前記第1電流ミラー・トランジスタは、第1導通端子、および、前記制御信号を受信するために前記第1トランジスタの前記第1導通端子に結合された制御端子を具備し、前記第2電流ミラー・トランジスタは、前記トランジスタ・ペアの第2導通端子に結合された第1導通端子を具備し、および前記電流ミラーは、前記制御信号を受信するために前記第1トランジスタの前記第1導通端子に結合された制御端子、および、前記安定した動作電圧を提供するために前記第1電源端子に結合された第2導通端子を有する駆動トランジスタをさらに有する、電流ミラー、
を含む、Vccリミッタと、
レギュレータ出力信号を提供するために前記フィードバック端子に結合されたスイッチング・レギュレータ回路と、
から構成されることを特徴とするレギュレータ回路。A first power supply terminal of the regulator circuit for receiving an operating voltage for the regulator circuit ;
A feedback terminal of the regulator circuit ;
A first transistor having a first conduction terminal coupled to the first power supply terminal, a second conduction terminal coupled to the feedback terminal, and a control terminal coupled to receive a feedback signal;
A Vcc limiter coupled to the first power supply terminal to regulate the operating voltage and providing a stable operating voltage, the Vcc limiter comprising:
(A) a transistor pair including first and second transistors, wherein the transistor pair receives a first control terminal coupled to receive a reference signal and a signal indicative of the operating voltage a second control terminal coupled to said first conduction terminal of the first transistor, Ru is connected to provide a control signal, said transistor pair at the transistor pair, and (b) a current mirror configuration A first current mirror transistor coupled in series with the first current mirror transistor, the first current mirror transistor having a first conduction terminal and the first signal for receiving the control signal . 1 comprises a control terminal coupled to the first conduction terminal of the transistor, the second current mirror transistor, a second conduction of said transistor pairs A first conduction terminal coupled to the terminal, and the current mirror has a control terminal coupled to the first conduction terminal of the first transistor for receiving the control signal, and the stable operation further comprising a current mirror drive transistor having a second conduction terminal coupled to said first power supply terminal for providing a voltage,
Including a Vcc limiter,
A switching regulator circuit coupled to the feedback terminal to provide a regulator output signal;
A regulator circuit comprising:
前記スイッチング・レギュレータ回路を制御するフィードバック信号を受信するために前記レギュレータ回路の第1ピンでフィードバック端子に結合され、電源の出力電圧を規制するためのレギュレータ出力信号を提供する、スイッチング・レギュレータ回路と、
動作電圧を受電するために、前記レギュレータの第2ピンで第1電源端子に結合されたVccリミッタであって、前記動作電圧は前記出力電圧とは異なり、前記Vccリミッタは、前記動作電圧を規制し、かつ前記第1電源端子かつ前記スイッチング・レギュレータ回路の一部に安定した動作電圧を提供し、前記Vccリミッタは、
(a)参照信号を受信するために結合された第1制御端子、および前記動作電圧を示す信号を受信するために結合された第2制御端子を有するトランジスタ・ペアであって、前記トランジスタ・ペアは制御信号を提供するために結合された第1導電端子を有し、かつ第2導電端子を有する、トランジスタ・ペア、および
(b)電流ミラー構成で前記トランジスタ・ペアと直列に結合された、第1および第2電流ミラー・トランジスタを有する電流ミラーであって、前記第1電流ミラー・トランジスタは、第1導通端子および前記制御信号を受信するために前記トランジスタ・ペアの前記第1導通端子に結合された制御端子を具備し、前記第2電流ミラー・トランジスタは、前記トランジスタ・ペアの前記第2導通端子に結合された第1導通端子を具備し、および前記電流ミラーは前記制御信号を受信するために前記トランジスタ・ペアの前記第1導通端子に結合された制御端子、および前記安定した動作電圧を提供するために前記第1電源端子に結合された第1導通端子を有する駆動トランジスタを具備する電流ミラー、を含み、前記駆動トランジスタを通る電流は、前記第1電流ミラー・トランジスタを通る電流のN倍である、Vccリミッタと、
から構成されることを特徴とするレギュレータ回路。A regulator circuit that regulates the power supply,
A switching regulator circuit coupled to a feedback terminal at a first pin of the regulator circuit for receiving a feedback signal for controlling the switching regulator circuit and providing a regulator output signal for regulating an output voltage of a power supply ; ,
A Vcc limiter coupled to a first power supply terminal at a second pin of the regulator to receive an operating voltage , wherein the operating voltage is different from the output voltage, and the Vcc limiter regulates the operating voltage. and, and provide a stable operating voltage to a portion of the first power supply terminal and the switching regulator circuit, before Symbol Vcc limiter,
A first control terminal, and a transistor pair that have the second control terminal coupled to receive a signal indicative of the operating voltage coupled to receive (a) the reference signal, the transistor A pair of transistors having a first conductive terminal coupled to provide a control signal and having a second conductive terminal ; and (b) coupled in series with said transistor pair in a current mirror configuration A current mirror having first and second current mirror transistors, the first current mirror transistor having a first conduction terminal and the first conduction terminal of the transistor pair for receiving the control signal and having a control terminal coupled to said second current mirror transistor, the first conduction terminal coupled to the second conduction terminal of said transistor pairs Comprising a child, and the current mirror first power supply for providing said combined control terminal to the first conduction terminal, and the stable operation voltage of the transistor pair for receiving the control signal current mirror having a driving transistor having a first conduction terminal coupled to the terminal, viewed contains a current through the driving transistor is N times the current through the first current mirror transistor, and the Vcc limiter ,
A regulator circuit comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001047884A JP4846107B2 (en) | 2001-02-23 | 2001-02-23 | Power supply controller and its configuration |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001047884A JP4846107B2 (en) | 2001-02-23 | 2001-02-23 | Power supply controller and its configuration |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002262562A JP2002262562A (en) | 2002-09-13 |
JP4846107B2 true JP4846107B2 (en) | 2011-12-28 |
Family
ID=18909233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001047884A Expired - Lifetime JP4846107B2 (en) | 2001-02-23 | 2001-02-23 | Power supply controller and its configuration |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4846107B2 (en) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4666483B2 (en) * | 2005-08-09 | 2011-04-06 | 新電元工業株式会社 | Synchronous rectification drive circuit |
US7425834B2 (en) | 2005-08-26 | 2008-09-16 | Power Integrations, Inc. | Method and apparatus to select a parameter/mode based on a time measurement |
KR100975925B1 (en) | 2008-07-25 | 2010-08-13 | 삼성전기주식회사 | Adapter power supply |
US8116106B2 (en) | 2008-09-19 | 2012-02-14 | Power Integrations, Inc. | Method and apparatus to select a parameter/mode based on a measurement during an initialization period |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3440920A1 (en) * | 1984-11-09 | 1986-05-15 | C. & E. Fein Gmbh & Co, 7000 Stuttgart | SPEED CONTROL DEVICE |
JPS62180593A (en) * | 1986-02-04 | 1987-08-07 | Nec Corp | Semiconductor memory device |
JP3139699B2 (en) * | 1994-03-25 | 2001-03-05 | 株式会社ユタカ電機製作所 | Switching power supply circuit |
DE69801732T2 (en) * | 1997-03-21 | 2002-07-04 | Koninkl Philips Electronics Nv | POWER SUPPLY |
JP3019093B1 (en) * | 1998-12-11 | 2000-03-13 | サンケン電気株式会社 | Switching power supply |
JP3358588B2 (en) * | 1999-06-04 | 2002-12-24 | 株式会社村田製作所 | Switching power supply circuit |
-
2001
- 2001-02-23 JP JP2001047884A patent/JP4846107B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2002262562A (en) | 2002-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5675485A (en) | Switching mode power supply controller | |
TWI414142B (en) | Power supply control method and system therefor | |
JPH08182313A (en) | Switching mode power supply circuit with output voltage control and overcurrent protection function | |
US5005112A (en) | Regulated D.C.-D.C. power converter having multiple D.C. outputs | |
US20090097291A1 (en) | Universal power supply for a laptop | |
US6532159B2 (en) | Switching power supply unit | |
US6285569B1 (en) | Switched mode power supply controller circuit and method thereof | |
US6111763A (en) | Switching power supply | |
JP4846107B2 (en) | Power supply controller and its configuration | |
EP0964505A2 (en) | Self-excited DC-DC converter and a power supply device using same | |
US5953219A (en) | Control circuit power supply circuit and power supply circuit including same | |
CN110401347B (en) | DC power supply device | |
KR101228767B1 (en) | Switching mode power supply with multiple output | |
JP2001045759A (en) | Self-excited switching power supply | |
JP3826804B2 (en) | Dual power supply system | |
JPH11122920A (en) | Switching power unit | |
JP4210804B2 (en) | Synchronous rectification type DC-DC converter | |
JPH07288976A (en) | Multi-output converter | |
JP2842891B2 (en) | Switching power supply | |
US11596040B1 (en) | LED driver with double flyback technology | |
US11729883B1 (en) | LED driver with auxiliary output and low standby power | |
JPH04251563A (en) | Switching regulator | |
JPS6219105Y2 (en) | ||
JPH0654525A (en) | Dc/dc converter | |
JP2002272108A (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070223 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090603 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090903 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100622 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100625 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100728 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110117 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110516 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111011 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111012 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4846107 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |