JP4210804B2

JP4210804B2 - Synchronous rectification type DC-DC converter

Info

Publication number: JP4210804B2
Application number: JP14440998A
Authority: JP
Inventors: 征也福本
Original assignee: Sanken Electric Co Ltd
Current assignee: Sanken Electric Co Ltd
Priority date: 1998-05-26
Filing date: 1998-05-26
Publication date: 2009-01-21
Anticipated expiration: 2018-05-26
Also published as: JPH11341799A

Description

【０００１】
【発明の属する技術分野】
本発明は同期整流型ＤＣ−ＤＣコンバータ、特に起動時等において出力電圧が不安定なときの同期整流回路の誤動作の防止を図った同期整流型ＤＣ−ＤＣコンバータに関するものである。
【０００２】
【従来の技術】
低出力電圧のＤＣ−ＤＣコンバータの出力整流回路には従来から一般にショットキ・バリア・ダイオード（ＳＢＤ）等のダイオード整流器が使用されているが、ダイオード整流器の順方向電圧のために導通時の電力損失が大きくなり、効率低下の原因となっている。このため、出力整流回路に導通時の電気抵抗が低くかつ順方向電圧のないＭＯＳ-ＦＥＴ等のスイッチング素子を同期整流器として使用して、効率の改善を図った同期整流型ＤＣ−ＤＣコンバータが提案されている。例えば、図４に示す同期整流型ＤＣ−ＤＣコンバータは、バッテリ又はコンデンサ入力型整流回路等の直流電源１と、直流電源１の両端に直列接続されたトランス２の１次巻線２a及び主スイッチング素子としてのＭＯＳ-ＦＥＴ３と、トランス２の１次巻線２aと逆極性で磁気結合される２次巻線２bと直列に接続された同期整流用スイッチング素子としての同期整流用ＭＯＳ-ＦＥＴ４と、トランス２の２次巻線２b及び同期整流用ＭＯＳ-ＦＥＴ４の直列接続回路の両端に接続された平滑回路としての平滑コンデンサ５とを備えている。トランス２の２次巻線２bの上端と同期整流用ＭＯＳ-ＦＥＴ４のドレイン端子との間には抵抗６、７及びダイオード８が直列に接続され、トランス２の２次巻線２bの上端と同期整流用ＭＯＳ-ＦＥＴ４のソース端子との間には抵抗９、１０及びダイオード１１が直列に接続されている。また、抵抗７及びダイオード８の接続点と同期整流用ＭＯＳ-ＦＥＴ４のソース端子との間には抵抗１２が接続されている。抵抗６、７の接続点の電圧Ｖ₁及び抵抗９、１０の接続点の電圧Ｖ₂はそれぞれコンパレータ１３の反転入力端子及び非反転入力端子に入力されて比較され、コンパレータ１３の比較出力端子からパルス信号Ｖ₃が出力される。コンパレータ１３の出力信号Ｖ₃はドライブ回路１４を介して同期整流用ＭＯＳ-ＦＥＴ４のゲート端子に同期整流制御信号Ｖ_G2として付与され、同期整流用ＭＯＳ-ＦＥＴ４がオン・オフ動作される。即ち、抵抗６、７、９、１０、１２及びダイオード８、１１及びコンパレータ１３及びドライブ回路１４は同期整流用ＭＯＳ-ＦＥＴ４の同期整流制御回路１５を構成する。
【０００３】
また、平滑コンデンサ５の両端とＭＯＳ-ＦＥＴ３のゲート端子との間には、平滑コンデンサ５の両端に接続される負荷１６に供給される直流出力電圧Ｖ_Oに応じてＭＯＳ-ＦＥＴ３のゲート端子に付与する制御パルス信号Ｖ_G1のパルス幅を制御することによりＭＯＳ-ＦＥＴ３のオン・オフ期間を制御する定電圧制御回路１７が設けられている。定電圧制御回路１７は、出力電圧値を規定する基準電圧Ｖ_R1を発生する基準電源１８と、直流出力電圧Ｖ_O及び基準電源１８の基準電圧Ｖ_R1を比較してその差分に応じた電圧を出力する誤差増幅器１９と、誤差増幅器１９の出力により駆動される発光部２０a及び発光部２０aの光出力に応じて自身に流れる電流を制御する受光部２０bからなるフォトカプラ２０と、ＭＯＳ-ＦＥＴ３のゲート端子に付与する制御パルス信号Ｖ_G1のパルス幅をフォトカプラ２０の受光部２０bに流れる電流に応じて制御するＰＷＭ変調回路２１とから構成されている。ＰＷＭ変調回路２１は、フォトカプラ２０の発光部２０aの光出力が増加して受光部２０bに流れる電流が増加し、受光部２０bのコレクタ−エミッタ間の電圧が低下するときに制御パルス信号Ｖ_G1のパルス幅を狭める動作をし、フォトカプラ２０の発光部２０aの光出力が減少して受光部２０bに流れる電流が減少し、受光部２０bのコレクタ−エミッタ間の電圧が上昇するときに制御パルス信号Ｖ_G1のパルス幅を広げる動作をする。
【０００４】
図４に示す同期整流型ＤＣ−ＤＣコンバータの主回路の動作は次の通りである。定電圧制御回路１７内のＰＷＭ変調回路２１から制御パルス信号Ｖ_G1が付与され、ＭＯＳ-ＦＥＴ３がオン状態からオフ状態になると、ＭＯＳ-ＦＥＴ３のドレイン−ソース間の電圧Ｖ_DS1が直流電源１の直流入力電圧Ｅに略等しくなる。このとき、トランス２の２次巻線２bに逆起電力が発生して２次側回路に電流Ｉ₀が流れ、電流Ｉ₀の最大値からＶ_S／Ｌ_S（Ｖ_S：２次巻線２bの電圧、Ｌ_S：２次巻線２bのインダクタンス）の比率で徐々に減少して行く。２次側回路に流れる電流Ｉ₀により、同期整流制御回路１５内の抵抗６、７及び抵抗９、１０のそれぞれの接続点に電圧Ｖ₁、Ｖ₂が発生し、これらの電圧Ｖ₁、Ｖ₂がコンパレータ１３の反転入力端子及び非反転入力端子にそれぞれ入力される。このときの電圧Ｖ₁、Ｖ₂の関係はＶ₁＜Ｖ₂であるので、コンパレータ１３からドライブ回路１４を介して同期整流用ＭＯＳ-ＦＥＴ４のゲート端子に付与される同期整流制御信号Ｖ_G ₂は高レベルとなる。これにより、同期整流用ＭＯＳ-ＦＥＴ４がオン状態となり、トランス２の２次巻線２bから同期整流用ＭＯＳ-ＦＥＴ４及び平滑コンデンサ５を介して負荷１６に直流出力が供給される。
２次側回路に流れる電流Ｉ₀が略０となり、コンパレータ１３の反転入力端子及び非反転入力端子にそれぞれ入力される電圧Ｖ₁、Ｖ₂の関係がＶ₁＞Ｖ₂になると、コンパレータ１３からドライブ回路１４を介して同期整流用ＭＯＳ-ＦＥＴ４のゲート端子に付与される同期整流制御信号Ｖ_G2が高レベルから低レベルとなる。これにより、同期整流用ＭＯＳ-ＦＥＴ４がオン状態からオフ状態となり、同期整流用ＭＯＳ-ＦＥＴ４のオン期間中に充電された平滑コンデンサ５の電荷が負荷１６に供給される。また、ＰＷＭ変調回路２１からＭＯＳ-ＦＥＴ３のゲート端子に付与される制御パルス信号Ｖ_G1が低レベルから高レベルとなり、ＭＯＳ-ＦＥＴ３がオフ状態からオン状態となると、ＭＯＳ-ＦＥＴ３のドレイン−ソース間の電圧Ｖ_DS1が略０Ｖとなり、直流電源１からトランス２にエネルギが蓄積される。
【０００５】
また、図４に示す同期整流型ＤＣ−ＤＣコンバータの定電圧制御動作は次の通りである。例えば、負荷１６が軽負荷状態となり直流出力電圧Ｖ_Oが上昇すると、誤差増幅器１９の出力電圧が増加してフォトカプラ２０の発光部２０aの光出力が増加する。これに従って、フォトカプラ２０の受光部２０bに流れる電流が増加し、受光部２０bのコレクタ−エミッタ間の電圧が低下する。これにより、ＰＷＭ変調回路２１からＭＯＳ-ＦＥＴ３のゲート端子に付与される制御パルス信号Ｖ_G1のパルス幅が狭くなり、ＭＯＳ-ＦＥＴ３のオン期間が短くなるので直流出力電圧Ｖ_Oが低下する。前記とは逆に、負荷１６が過負荷状態となり直流出力電圧Ｖ_Oが低下すると、誤差増幅器１９の出力電圧が減少してフォトカプラ２０の発光部２０aの光出力が減少する。これに従って、フォトカプラ２０の受光部２０bに流れる電流が減少し、受光部２０bのコレクタ−エミッタ間の電圧が上昇する。これにより、ＰＷＭ変調回路２１からＭＯＳ-ＦＥＴ３のゲート端子に付与される制御パルス信号Ｖ_G1のパルス幅が広くなり、ＭＯＳ-ＦＥＴ３のオン期間が長くなるので直流出力電圧Ｖ_Oが上昇する。以上の動作により、図４に示す同期整流型ＤＣ−ＤＣコンバータの直流出力電圧Ｖ_Oが一定値に制御され、負荷１６に定電圧の直流出力が供給される。
【０００６】
【発明が解決しようとする課題】
ところで、図４に示す従来の同期整流型ＤＣ−ＤＣコンバータでは、起動時等で負荷１６に供給される直流出力電圧Ｖ_Oが十分に立ち上がらず不安定な場合、同期整流制御回路１５内のコンパレータ１３の反転入力端子及び非反転入力端子にそれぞれ入力される電圧Ｖ₁、Ｖ₂の差が小さく、コンパレータ１３から出力される信号の電圧レベルが不安定になる。そのため、例えば図４に示すようなフライバック方式の同期整流型ＤＣ−ＤＣコンバータでは、ＭＯＳ-ＦＥＴ３がオン状態のときのトランス２へのエネルギ蓄積時間において、コンパレータ１３から高レベルの電圧信号がドライブ回路１４を介して同期整流用ＭＯＳ-ＦＥＴ４のゲート端子に付与されて同期整流用ＭＯＳ-ＦＥＴ４がオン状態となる等の誤動作を生じることがある。したがって、起動時等で出力電圧が安定しない場合において同期整流回路の誤動作が生じ、同期整流型ＤＣ−ＤＣコンバータの信頼性が著しく低下する欠点があった。
【０００７】
そこで、本発明は起動時等で出力電圧が安定しないときの同期整流回路の誤動作を防止できる同期整流型ＤＣ−ＤＣコンバータを提供することを目的とする。
【０００８】
【課題を解決するための手段】
本発明による同期整流型ＤＣ−ＤＣコンバータは、直流電源(1)の両端に直列に接続されたトランス(2)の１次巻線(2a)及び主スイッチング素子(3)と、トランス(2)の２次巻線(2b)に直列に接続された同期整流用スイッチング素子(4)と、２次巻線(2b)及び同期整流用スイッチング素子(4)の直列回路の両端に接続された平滑回路(5)とを備える。平滑回路(5)の出力電圧に応じて主スイッチング素子(3)をオン・オフ制御することにより、トランス(2)の２次巻線(2b)から平滑回路(5)を介して負荷(16)に定電圧の直流出力を供給する。この同期整流型ＤＣ−ＤＣコンバータは、基準電圧(V_R2)を発生する基準電源(22)と、トランス(2)の２次側回路に流れる電流(I₀)により同期整流用スイッチング素子(4)をオン・オフ制御する比較手段(13)と、同期整流用スイッチング素子(4)に並列に接続されて同期整流用スイッチング素子(4)のオフ時に整流動作を行う整流素子(4a)と、平滑回路(5)の出力電圧と基準電源(22)の基準電圧(V_R2)とを比較して、平滑回路(5)の出力電圧が基準電源(22)の基準電圧(V_R2)未満のとき、同期整流用スイッチング素子(4)をオフ状態とすると共に、平滑回路(5)の出力電圧が前記基準電源(22)の基準電圧(V_R2)以上のとき、前記比較手段(13)により同期整流用スイッチング素子(4)をオン・オフ制御させるコンパレータ(23)とを備える。
起動時等に、平滑回路(5)の出力電圧が基準電源(22)の基準電圧(V_R2)未満のとき、コンパレータ(23)は、同期整流用スイッチング素子(4)をオフ状態として、同期整流用スイッチング素子(4)に並列に接続される整流素子(4a)により整流動作が行われる。平滑回路(5)の出力電圧が基準電圧(V_R2)以上になると、コンパレータ(23)は、比較手段(13)により同期整流用スイッチング素子(4)をオン・オフ制御させて、同期整流用スイッチング素子(4)による整流動作が行われる。このように、平滑回路(5)の出力電圧が基準電圧(V_R2)未満となる起動時等の出力電圧が安定しないときに、同期整流用スイッチング素子(4)が動作しないため、同期整流回路の誤動作を防止できる。
本発明の実施形態では、整流素子(4a)は、同期整流用スイッチング素子(4)に内蔵されている。この場合は、同期整流用スイッチング素子(4)に並列に整流素子を外付けする必要がないので、部品点数を削減できる。
【０００９】
【発明の実施の形態】
以下、本発明による同期整流型ＤＣ−ＤＣコンバータの一実施形態を図１に基づいて説明する。但し、図１では図４に示す箇所と同一の部分には同一の符号を付し、その説明を省略する。
本実施形態の同期整流型ＤＣ−ＤＣコンバータは、図１に示すように、基準値としての起動電圧値を規定する基準電圧Ｖ_R2を発生する基準電源２２と、平滑コンデンサ５から負荷１６に供給される直流出力電圧Ｖ_Oを基準電源２２の基準電圧Ｖ_R2と比較して直流出力電圧Ｖ_Oが基準電圧Ｖ_R2以上となるときに高レベル信号を出力するコンパレータ２３と、コンパレータ１３の比較出力信号及びコンパレータ２３の比較出力信号の論理積信号をドライブ回路１４に出力するＡＮＤゲート２４とから成る比較手段としての比較回路２５を図４に示す同期整流制御回路１５内に追加し、図４に示す同期整流用ＭＯＳ-ＦＥＴ４のドレイン−ソース端子間に並列に接続される整流素子として同期整流用ＭＯＳ-ＦＥＴ４内に存在する寄生ダイオード４aを使用したものである。その他の回路構成は、図４に示す同期整流型ＤＣ−ＤＣコンバータと略同一である。
【００１０】
次に、図１に示す同期整流型ＤＣ−ＤＣコンバータの起動時における主回路の動作について説明する。起動時において、平滑コンデンサ５から負荷１６に供給される直流出力電圧Ｖ_Oは比較回路２５内のコンパレータ２３の非反転入力端子に入力され、これと同時に反転入力端子に入力される基準電源２２の基準電圧Ｖ_R2と比較される。このときの直流出力電圧Ｖ_Oは立ち上がりが不十分で安定せず、基準電源２２の基準電圧Ｖ_R2よりも低いため、コンパレータ２３の比較出力端子から低レベル信号が出力される。コンパレータ２３からの低レベル信号はコンパレータ１３の比較出力信号Ｖ₃と共にＡＮＤゲート２４に入力され、これらの論理積信号がＡＮＤゲート２４からドライブ回路１４に出力される。このとき、ＡＮＤゲート２４から出力される論理積信号は低レベルとなるから、同期整流制御回路１５からドライブ回路１４を介して同期整流用ＭＯＳ-ＦＥＴ４のゲート端子に付与される同期整流制御信号Ｖ_G2は低レベルとなる。したがって、同期整流用ＭＯＳ-ＦＥＴ４はオフ状態であり、このときの２次側回路の整流動作は同期整流用ＭＯＳ-ＦＥＴ４内の寄生ダイオード４aを介して行われる。
平滑コンデンサ５から負荷１６に供給される直流出力電圧Ｖ_Oが十分に立ち上がり、基準電源２２の基準電圧Ｖ_R2以上になると、コンパレータ２３の比較出力端子から高レベル信号が出力される。この高レベル信号はコンパレータ１３の比較出力信号Ｖ₃と共にＡＮＤゲート２４に入力され、これらの論理積信号がＡＮＤゲート２４からドライブ回路１４に出力される。このとき、ＡＮＤゲート２４から出力される論理積信号はコンパレータ１３からの比較出力信号Ｖ₃となるから、同期整流制御回路１５からドライブ回路１４を介して同期整流用ＭＯＳ-ＦＥＴ４のゲート端子に付与される同期整流制御信号Ｖ_G2は通常時と同様である。したがって、同期整流用ＭＯＳ-ＦＥＴ４がオン・オフ制御され、通常時と略同様に２次側回路の整流動作が行われる。なお、図１に示す同期整流型ＤＣ−ＤＣコンバータの通常時における主回路の動作並びに定電圧制御動作は先述の図４に示す場合と略同様であるので説明は省略する。
【００１１】
本実施形態の同期整流型ＤＣ−ＤＣコンバータでは、起動時において平滑コンデンサ５から負荷１６に供給される直流出力電圧Ｖ_Oが基準電源２２の基準電圧Ｖ_R2より低いときは、比較回路２５の出力信号により同期整流用ＭＯＳ-ＦＥＴ４をオフ状態にして同期整流用ＭＯＳ-ＦＥＴ４内の寄生ダイオード４aにより整流動作が行われる。平滑コンデンサ５から負荷１６に供給される直流出力電圧Ｖ_Oが基準電源２２の基準電圧Ｖ_R2以上になると、比較回路２５の出力信号により同期整流用ＭＯＳ-ＦＥＴ４がオン・オフ制御され整流動作が行われる。したがって、起動時において平滑コンデンサ５から負荷１６に供給される直流出力電圧Ｖ_Oが基準電源２２の基準電圧Ｖ_R2より低いときは同期整流用ＭＯＳ-ＦＥＴ４が動作しないため、起動時等で直流出力電圧Ｖ_Oが安定しない場合における同期整流回路の誤動作を防止できる。また、本実施形態では、同期整流用ＭＯＳ-ＦＥＴ４のドレイン−ソース端子間に並列に接続される整流素子として同期整流用ＭＯＳ-ＦＥＴ４に内蔵された寄生ダイオード４aを使用したので、同期整流用ＭＯＳ-ＦＥＴ４のドレイン−ソース端子間に整流ダイオード等を外付けする必要がなく、そのため部品点数を削減できる。
【００１２】
図１に示す実施形態の同期整流型ＤＣ−ＤＣコンバータは変更が可能である。例えば、図２に示す実施形態の同期整流型ＤＣ−ＤＣコンバータは、図１に示す同期整流型ＤＣ−ＤＣコンバータにおいて、コンパレータ２３の比較出力端子を直列抵抗２６を介してコンパレータ１３の反転入力端子に接続し、コンパレータ２３の非反転入力端子に基準電源２２を接続し、コンパレータ２３の反転入力端子と平滑コンデンサ５の一端とを接続してＡＮＤゲート２４を省略したものである。即ち、図２に示す実施形態では、基準電源２２及びコンパレータ２３及び直列抵抗２６により比較回路２５が構成されている。その他の回路構成は、図１に示す同期整流型ＤＣ−ＤＣコンバータと略同一である。
【００１３】
図２に示す同期整流型ＤＣ−ＤＣコンバータでは、起動時において平滑コンデンサ５から負荷１６に供給される直流出力電圧Ｖ_Oが基準電源２２の基準電圧Ｖ_R2より低いときは、比較回路２５内のコンパレータ２３から高レベル信号が出力され、直列抵抗２６を介してコンパレータ１３の反転入力端子に入力される。このとき、コンパレータ１３から出力される信号Ｖ₃が低レベルとなるので、ドライブ回路１４を介して同期整流用ＭＯＳ-ＦＥＴ４のゲート端子に付与される同期整流制御信号Ｖ_G2は低レベルとなる。このため、同期整流用ＭＯＳ-ＦＥＴ４はオフ状態であり、このときの２次側回路の整流動作は同期整流用ＭＯＳ-ＦＥＴ４内の寄生ダイオード４aを介して行われる。平滑コンデンサ５から負荷１６に供給される直流出力電圧Ｖ_Oが基準電源２２の基準電圧Ｖ_R2以上になると、比較回路２５内のコンパレータ２３から低レベル信号が出力される。このとき、コンパレータ１３の反転入力端子に抵抗６、７の接続点の電圧Ｖ₁が入力されると共にコンパレータ２３から直列抵抗２６を介して低レベル信号が入力され、非反転入力端子に抵抗９、１０の接続点の電圧Ｖ₂が入力されるので、コンパレータ１３の比較出力端子から通常時と同様の信号が出力される。このため、ドライブ回路１４を介して同期整流用ＭＯＳ-ＦＥＴ４のゲート端子に通常時と略同様の同期整流制御信号Ｖ_G2が付与されて同期整流用ＭＯＳ-ＦＥＴ４がオン・オフ制御され、通常時と略同様に２次側回路の整流動作が行われる。したがって、図２に示す実施形態の同期整流型ＤＣ−ＤＣコンバータにおいても図１に示す実施形態の場合と略同様の効果が得られる。特に、図２に示す実施形態ではＡＮＤゲート等の論理回路が不要となるので、図１に示す実施形態に比較して部品コストを低減できる利点がある。
【００１４】
また、図３に示す実施形態の同期整流型ＤＣ−ＤＣコンバータは、図１に示す同期整流型ＤＣ−ＤＣコンバータにおいて、コンパレータ２３の比較出力端子を直列抵抗２６を介してトランジスタ２７のベース端子に接続し、トランジスタ２７のエミッタ端子を同期整流用ＭＯＳ-ＦＥＴ４のソース端子と平滑コンデンサ５との接続点に接続し、トランジスタ２７のコレクタ端子をコンパレータ１３の比較出力端子に接続し、コンパレータ２３の非反転入力端子に基準電源２２を接続し、コンパレータ２３の反転入力端子と平滑コンデンサ５の一端とを接続してＡＮＤゲート２４を省略したものである。即ち、図３に示す実施形態では、基準電源２２及びコンパレータ２３及び直列抵抗２６及びトランジスタ２７により比較回路２５が構成されている。その他の回路構成は、図１に示す同期整流型ＤＣ−ＤＣコンバータと略同一である。
【００１５】
図３に示す同期整流型ＤＣ−ＤＣコンバータでは、起動時において平滑コンデンサ５から負荷１６に供給される直流出力電圧Ｖ_Oが基準電源２２の基準電圧Ｖ_R2より低いときは、コンパレータ２３から直列抵抗２６を介してトランジスタ２７のベース端子に高レベル信号が出力される。このとき、トランジスタ２７がオン状態となり、トランジスタ２７のコレクタ端子からコンパレータ１３の比較出力端子に出力される信号が低レベルとなるので、ドライブ回路１４を介して同期整流用ＭＯＳ-ＦＥＴ４のゲート端子に付与される同期整流制御信号Ｖ_G2は低レベルとなる。このため、同期整流用ＭＯＳ-ＦＥＴ４はオフ状態であり、このときの２次側回路の整流動作は同期整流用ＭＯＳ-ＦＥＴ４内の寄生ダイオード４aを介して行われる。平滑コンデンサ５から負荷１６に供給される直流出力電圧Ｖ_Oが基準電源２２の基準電圧Ｖ_R2以上になると、コンパレータ２３から直列抵抗２５を介してトランジスタ２７のベース端子に低レベル信号が出力される。このとき、トランジスタ２７がオフ状態となるので、トランジスタ２７のコレクタ端子からは何も出力されない。このため、コンパレータ１３の比較出力端子からドライブ回路１４を介して同期整流用ＭＯＳ-ＦＥＴ４のゲート端子に通常時と略同様の同期整流制御信号Ｖ_G2が付与されて同期整流用ＭＯＳ-ＦＥＴ４がオン・オフ制御され、通常時と略同様に２次側回路の整流動作が行われる。したがって、図３に示す実施形態の同期整流型ＤＣ−ＤＣコンバータにおいても図１に示す実施形態の場合と略同様の効果が得られる。特に、図３に示す実施形態ではＡＮＤゲート等の論理回路が不要となるので、図２に示す実施形態と同様に図１に示す実施形態に比較して部品コストを低減できる利点がある。更に、図３に示す実施形態では比較回路２５内のトランジスタ２７のオン又はオフによりコンパレータ１３の出力信号Ｖ₃を低レベル信号又は通常時と略同様の信号の何れかに切り替えるので、図２に示す実施形態に比較して動作が確実である利点がある。
【００１６】
本発明の実施態様は前記の各実施形態に限定されず、更に種々の変更が可能である。例えば、上記の各実施形態では同期整流用ＭＯＳ-ＦＥＴ４のドレイン−ソース端子間に並列に接続される整流素子として同期整流用ＭＯＳ-ＦＥＴ４に内蔵の寄生ダイオード４aを使用した形態を示したが、寄生ダイオード４aの効果が期待できない場合には同期整流用ＭＯＳ-ＦＥＴ４のドレイン−ソース端子間に通常の整流用ダイオードを並列に接続すればよい。また、上記の各実施形態では同期整流型ＤＣ−ＤＣコンバータの直流出力電圧Ｖ_Oの定電圧制御方式として、制御パルス信号の周波数を一定にしてパルス幅を制御するＰＷＭ（パルス幅変調）方式を採用したが、制御パルス信号のオン期間を一定にしてオフ期間を制御するＰＦＭ（パルス周波数変調）方式を採用することも可能である。この場合、上記の実施形態におけるＰＷＭ変調回路２１の代わりに、フォトカプラ２０の発光部２０aの光出力が増加して受光部２０bに流れる電流が増加し、受光部２０bのコレクタ−エミッタ間の電圧が低下するときに制御パルス信号出力のオフ期間を広げる動作をし、フォトカプラ２０の発光部２０aの光出力が減少して受光部２０bに流れる電流が減少し、受光部２０bのコレクタ−エミッタ間の電圧が上昇するときに制御パルス信号出力のオフ期間を狭める動作をするＰＦＭ変調回路を使用すればよい。更に、上記の各実施形態ではフライバック型の同期整流型ＤＣ−ＤＣコンバータに本発明を適用した形態を示したが、フォワード型の同期整流型ＤＣ−ＤＣコンバータにも本発明を適用することが可能である。
【００１７】
【発明の効果】
本発明によれば、起動時等で出力電圧が安定しない場合には同期整流用スイッチング素子がオフ状態であるため、起動時等において発生する同期整流回路の誤動作を防止して同期整流型ＤＣ−ＤＣコンバータの信頼性を向上することが可能となる。また、電流共振型ＤＣ−ＤＣコンバータのようにスイッチング周波数を上昇させて出力電圧を抑制する方式のスイッチング電源に同期整流回路を使用すると、出力電圧の低下に伴ってスイッチング周波数が上昇し、同期整流回路を構成する同期整流用スイッチング素子のドライブ回路の損失が増加する。しかしながら、本発明の同期整流回路においては、出力電圧が基準値未満まで低下すると同期整流用スイッチング素子のオン・オフ動作が停止し、同期整流用スイッチング素子と並列に接続された整流素子により整流動作が行われるので、同期整流用スイッチング素子のドライブ回路の損失を抑制できる利点がある。
【図面の簡単な説明】
【図１】本発明による同期整流型ＤＣ−ＤＣコンバータの一実施形態を示す電気回路図
【図２】図１の変更実施形態を示す電気回路図
【図３】図１のもう一つの変更実施形態を示す電気回路図
【図４】従来の同期整流型ＤＣ−ＤＣコンバータを示す電気回路図
【符号の説明】
１．．．直流電源、２．．．トランス、２a．．．１次巻線、２b．．．２次巻線、３．．．ＭＯＳ-ＦＥＴ（主スイッチング素子）、４．．．同期整流用ＭＯＳ-ＦＥＴ（同期整流用スイッチング素子）、４a．．．寄生ダイオード（整流素子）、５．．．平滑コンデンサ（平滑回路）、６，７．．．抵抗、８．．．ダイオード、９，１０．．．抵抗、１１．．．ダイオード、１２．．．抵抗、１３．．．コンパレータ、１４．．．ドライブ回路、１５．．．同期整流制御回路、１６．．．負荷、１７．．．定電圧制御回路、１８．．．基準電源、１９．．．誤差増幅器、２０．．．フォトカプラ、２０a．．．発光部、２０b．．．受光部、２１．．．ＰＷＭ変調回路、２２．．．基準電源、２３．．．コンパレータ、２４．．．ＡＮＤゲート、２５．．．比較回路（比較手段）、２６．．．直列抵抗、２７．．．トランジスタ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a synchronous rectification type DC-DC converter, and more particularly to a synchronous rectification type DC-DC converter which prevents malfunction of a synchronous rectification circuit when an output voltage is unstable at the time of starting or the like.
[0002]
[Prior art]
Conventionally, a diode rectifier such as a Schottky barrier diode (SBD) is generally used in the output rectifier circuit of a DC-DC converter with a low output voltage, but power loss during conduction is due to the forward voltage of the diode rectifier. This increases the efficiency and causes a decrease in efficiency. For this reason, a synchronous rectification type DC-DC converter is proposed that uses a switching element such as a MOS-FET with low electrical resistance and no forward voltage in the output rectifier circuit as a synchronous rectifier to improve efficiency. Has been. For example, the synchronous rectification type DC-DC converter shown in FIG. 4 includes a DC power source 1 such as a battery or a capacitor input type rectifier circuit, a primary winding 2a of a transformer 2 connected in series to both ends of the DC power source 1, and main switching. A MOS-FET 3 as an element, and a synchronous rectification MOS-FET 4 as a synchronous rectification switching element connected in series with a secondary winding 2b magnetically coupled in reverse polarity to the primary winding 2a of the transformer 2, A smoothing capacitor 5 as a smoothing circuit connected to both ends of a series connection circuit of the secondary winding 2b of the transformer 2 and the synchronous rectification MOS-FET 4 is provided. Resistors 6 and 7 and a diode 8 are connected in series between the upper end of the secondary winding 2b of the transformer 2 and the drain terminal of the synchronous rectification MOS-FET 4, and are synchronized with the upper end of the secondary winding 2b of the transformer 2. Resistors 9 and 10 and a diode 11 are connected in series between the source terminal of the rectifying MOS-FET 4. A resistor 12 is connected between the connection point of the resistor 7 and the diode 8 and the source terminal of the synchronous rectification MOS-FET 4. The voltage V _{1 at} the connection point of the resistors 6 and 7 and the voltage V _{2 at} the connection point of the resistors 9 and 10 are respectively input to the inverting input terminal and the non-inverting input terminal of the comparator 13 and compared, and from the comparison output terminal of the comparator 13. A pulse signal V ₃ is output. The output signal V ₃ of the comparator 13 is applied as a synchronous rectification control signal V _G2 to the gate terminal of the synchronous rectification MOS-FET 4 through the drive circuit 14, and the synchronous rectification MOS-FET 4 is turned on / off. That is, the resistors 6, 7, 9, 10 and 12, the diodes 8 and 11, the comparator 13 and the drive circuit 14 constitute a synchronous rectification control circuit 15 of the synchronous rectification MOS-FET 4.
[0003]
Further, between the both ends of the smoothing capacitor 5 and the gate terminal of the MOS-FET 3, the gate terminal of the MOS-FET 3 is connected according to the DC output voltage V _O supplied to the load 16 connected to both ends of the smoothing capacitor 5. A constant voltage control circuit 17 is provided for controlling the ON / OFF period of the MOS-FET 3 by controlling the pulse width of the control pulse signal V _G1 to be applied. Constant voltage control circuit 17 includes a reference power supply 18 which generates a reference voltage V _R1 which defines the output voltage value, the voltage corresponding to the difference by comparing the reference voltage V _R1 of the DC output voltage V _O and the reference power source 18 The output of the error amplifier 19, the light emitting unit 20 a driven by the output of the error amplifier 19, the photocoupler 20 comprising the light receiving unit 20 b for controlling the current flowing in accordance with the light output of the light emitting unit 20 a, and the MOS-FET 3 The PWM modulation circuit 21 controls the pulse width of the control pulse signal V _{G1 applied} to the gate terminal in accordance with the current flowing through the light receiving portion 20b of the photocoupler 20. The PWM modulation circuit 21 controls the control pulse signal V _G1 when the light output of the light emitting unit 20a of the photocoupler 20 increases, the current flowing through the light receiving unit 20b increases, and the voltage between the collector and the emitter of the light receiving unit 20b decreases. Control pulse when the light output of the light emitting portion 20a of the photocoupler 20 decreases, the current flowing through the light receiving portion 20b decreases, and the collector-emitter voltage of the light receiving portion 20b increases. The operation of expanding the pulse width of the signal V _G1 is performed.
[0004]
The operation of the main circuit of the synchronous rectification type DC-DC converter shown in FIG. 4 is as follows. When the control pulse signal V _G1 is applied from the PWM modulation circuit 21 in the constant voltage control circuit 17 and the MOS-FET 3 is turned off, the voltage V _DS1 between the drain and source of the MOS-FET 3 is It becomes substantially equal to the DC input voltage E. At this time, a counter electromotive force is generated in the secondary winding 2b of the transformer 2 and a current I ₀ flows through the secondary side circuit. From the maximum value of the current I ₀ , V _S / L _S (V _S : secondary winding) The voltage gradually decreases at a ratio of 2b voltage, L _S : inductance of the secondary winding 2b. The current I ₀ flowing through the secondary side circuit, the voltage V _1, V ₂ occurs each connection point of the resistors 6 and 7 and the resistors 9 and 10 of the synchronous rectifier control circuit 15, these voltages V _1, V ₂ is input to the inverting input terminal and the non-inverting input terminal of the comparator 13, respectively. Since the relationship between the voltages V ₁ and V ₂ at this time is V ₁ <V ₂ , the synchronous rectification control signal V _G _{2 applied} from the comparator 13 to the gate terminal of the synchronous rectification MOS-FET 4 via the drive circuit 14. Is at a high level. As a result, the synchronous rectification MOS-FET 4 is turned on, and a DC output is supplied from the secondary winding 2 b of the transformer 2 to the load 16 via the synchronous rectification MOS-FET 4 and the smoothing capacitor 5.
When the current I ₀ flowing through the secondary circuit becomes substantially 0 and the relationship between the voltages V ₁ and V ₂ input to the inverting input terminal and the non-inverting input terminal of the comparator 13 becomes V ₁ > V ₂ , the comparator 13 The synchronous rectification control signal V _{G2 applied} to the gate terminal of the synchronous rectification MOS-FET 4 via the drive circuit 14 changes from a high level to a low level. As a result, the synchronous rectification MOS-FET 4 is changed from the ON state to the OFF state, and the charge of the smoothing capacitor 5 charged during the ON period of the synchronous rectification MOS-FET 4 is supplied to the load 16. Further, when the control pulse signal V _{G1 applied} from the PWM modulation circuit 21 to the gate terminal of the MOS-FET 3 changes from a low level to a high level, and the MOS-FET 3 changes from an off state to an on state, the drain-source region of the MOS-FET 3 The voltage V _DS1 becomes substantially 0 V, and energy is stored in the transformer 2 from the DC power source 1.
[0005]
The constant voltage control operation of the synchronous rectification type DC-DC converter shown in FIG. 4 is as follows. For example, when the load 16 is in a light load state and the DC output voltage V _O increases, the output voltage of the error amplifier 19 increases and the light output of the light emitting unit 20a of the photocoupler 20 increases. Accordingly, the current flowing through the light receiving unit 20b of the photocoupler 20 increases, and the voltage between the collector and the emitter of the light receiving unit 20b decreases. As a result, the pulse width of the control pulse signal V _{G1 applied} from the PWM modulation circuit 21 to the gate terminal of the MOS-FET 3 is narrowed, and the ON period of the MOS-FET 3 is shortened, so that the DC output voltage V _O is lowered. Contrary to the above, when the load 16 becomes overloaded and the DC output voltage V _O decreases, the output voltage of the error amplifier 19 decreases and the light output of the light emitting portion 20a of the photocoupler 20 decreases. Accordingly, the current flowing through the light receiving unit 20b of the photocoupler 20 decreases, and the voltage between the collector and the emitter of the light receiving unit 20b increases. As a result, the pulse width of the control pulse signal V _{G1 applied} from the PWM modulation circuit 21 to the gate terminal of the MOS-FET 3 is increased, and the ON period of the MOS-FET 3 is increased, so that the DC output voltage V _O is increased. With the above operation, the DC output voltage V _{O of the} synchronous rectification type DC-DC converter shown in FIG. 4 is controlled to a constant value, and a constant voltage DC output is supplied to the load 16.
[0006]
[Problems to be solved by the invention]
By the way, in the conventional synchronous rectification type DC-DC converter shown in FIG. 4, when the DC output voltage V _O supplied to the load 16 does not rise sufficiently and is unstable at the time of starting or the like, the comparator in the synchronous rectification control circuit 15 is used. The difference between the voltages V ₁ and V ₂ input to the inverting input terminal 13 and the non-inverting input terminal 13 is small, and the voltage level of the signal output from the comparator 13 becomes unstable. Therefore, for example, in a flyback type synchronous rectification type DC-DC converter as shown in FIG. 4, a high-level voltage signal is driven from the comparator 13 during the energy storage time in the transformer 2 when the MOS-FET 3 is in the ON state. A malfunction may occur such as being applied to the gate terminal of the synchronous rectification MOS-FET 4 via the circuit 14 and the synchronous rectification MOS-FET 4 being turned on. Therefore, when the output voltage is not stable at the time of start-up or the like, the synchronous rectification circuit malfunctions, and the reliability of the synchronous rectification type DC-DC converter is significantly reduced.
[0007]
SUMMARY OF THE INVENTION An object of the present invention is to provide a synchronous rectification type DC-DC converter that can prevent a malfunction of a synchronous rectification circuit when an output voltage is not stable at the time of starting or the like.
[0008]
[Means for Solving the Problems]
The synchronous rectification type DC-DC converter according to the present invention includes a primary winding (2a) and a main switching element (3) of a transformer (2) connected in series to both ends of a direct current power source (1), and a transformer (2). Synchronous rectification switching element (4) connected in series to the secondary winding (2b) of the secondary winding and smoothing connected to both ends of the series circuit of the secondary winding (2b) and synchronous rectification switching element (4) A circuit (5). By turning on and off the main switching element (3) according to the output voltage of the smoothing circuit (5), the load (16) is passed from the secondary winding (2b) of the transformer (2) through the smoothing circuit (5). ) Is supplied with a constant voltage DC output. This synchronous rectification type DC-DC converter includes a reference power source (22) for generating a reference voltage (V _R2 ) and a synchronous rectification switching element (4) by a current (I ₀ ) flowing in a secondary circuit of the transformer (2). ) On / off control, a rectifying element (4a) connected in parallel to the synchronous rectifying switching element (4) and performing a rectifying operation when the synchronous rectifying switching element (4) is off, by comparing the reference voltage of the output voltage and a reference power supply smoothing circuit (5) (22) (V _R2), a reference voltage lower than (V _R2) of the smoothing circuit (5) output voltage reference power supply (22) When the synchronous rectification switching element (4) is turned off and the output voltage of the smoothing circuit (5) is equal to or higher than the reference voltage (V _R2 ) of the reference power supply (22), the comparing means (13) A comparator (23) for controlling on / off of the synchronous rectification switching element (4).
When the output voltage of the smoothing circuit (5) is less than the reference voltage (V _R2 ) of the reference power supply (22) at startup, etc., the comparator (23) sets the synchronous rectification switching element (4) to the OFF state and synchronizes The rectification operation is performed by the rectifying element (4a) connected in parallel to the rectifying switching element (4). When the output voltage of the smoothing circuit (5) becomes equal to or higher than the reference voltage (V _R2 ), the comparator (23) controls the synchronous rectification switching element (4) to be turned on / off by the comparison means (13) and A rectification operation is performed by the switching element (4). Thus, when the output voltage of the smoothing circuit (5) is less than the reference voltage (V _R2 ) and the output voltage at the time of start-up is not stable, the synchronous rectification switching element (4) does not operate, so the synchronous rectification circuit Can be prevented from malfunctioning.
In the embodiment of the present invention, the rectifying element (4a) is built in the synchronous rectifying switching element (4). In this case, since there is no need to externally connect a rectifying element in parallel with the synchronous rectifying switching element (4), the number of parts can be reduced.
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a synchronous rectification type DC-DC converter according to the present invention will be described with reference to FIG. However, in FIG. 1, the same parts as those shown in FIG.
As shown in FIG. 1, the synchronous rectification type DC-DC converter of the present embodiment supplies a reference voltage V _R2 that defines a starting voltage value as a reference value and a load from a smoothing capacitor 5 to a load 16. a comparator 23 for outputting a high level signal when the DC output voltage V _O is compared with a reference voltage V _R2 of the DC output voltage V _O of the reference power supply 22 becomes the reference voltage V _R2 than is, the comparison output of the comparator 13 4 is added to the synchronous rectification control circuit 15 shown in FIG. 4 as a comparison means including an AND gate 24 that outputs a logical product signal of the signal and the comparison output signal of the comparator 23 to the drive circuit 14. The parasitic diode 4a existing in the synchronous rectification MOS-FET 4 is used as a rectifying element connected in parallel between the drain and source terminals of the synchronous rectification MOS-FET 4 shown. It is used. Other circuit configurations are substantially the same as those of the synchronous rectification type DC-DC converter shown in FIG.
[0010]
Next, the operation of the main circuit when starting the synchronous rectification type DC-DC converter shown in FIG. 1 will be described. At the time of startup, the DC output voltage V _O supplied from the smoothing capacitor 5 to the load 16 is input to the non-inverting input terminal of the comparator 23 in the comparison circuit 25, and at the same time, the reference power supply 22 input to the inverting input terminal. It is compared with the reference voltage V _R2 . Since the DC output voltage V _{O at} this time does not rise sufficiently and is not stable and is lower than the reference voltage V _R2 of the reference power supply 22, a low level signal is output from the comparison output terminal of the comparator 23. The low level signal from the comparator 23 is input to the AND gate 24 together with the comparison output signal V ₃ of the comparator 13, and these logical product signals are output from the AND gate 24 to the drive circuit 14. At this time, since the logical product signal output from the AND gate 24 becomes a low level, the synchronous rectification control signal V applied to the gate terminal of the synchronous rectification MOS-FET 4 from the synchronous rectification control circuit 15 via the drive circuit 14. _G2 is low. Accordingly, the synchronous rectification MOS-FET 4 is in an OFF state, and the rectification operation of the secondary side circuit at this time is performed via the parasitic diode 4a in the synchronous rectification MOS-FET 4.
When the DC output voltage V _O supplied from the smoothing capacitor 5 to the load 16 rises sufficiently and becomes equal to or higher than the reference voltage V _R2 of the reference power supply 22, a high level signal is output from the comparison output terminal of the comparator 23. This high level signal is input to the AND gate 24 together with the comparison output signal V ₃ of the comparator 13, and these logical product signals are output from the AND gate 24 to the drive circuit 14. At this time, since the logical product signal output from the AND gate 24 becomes the comparison output signal V ₃ from the comparator 13, it is applied from the synchronous rectification control circuit 15 to the gate terminal of the synchronous rectification MOS-FET 4 via the drive circuit 14. the synchronous rectification control signal V _G2 is the same as the normal. Therefore, the synchronous rectification MOS-FET 4 is controlled to be turned on / off, and the rectification operation of the secondary side circuit is performed in substantially the same manner as in normal times. The operation of the main circuit and the constant voltage control operation during normal operation of the synchronous rectification type DC-DC converter shown in FIG. 1 are substantially the same as those shown in FIG.
[0011]
In the synchronous rectification type DC-DC converter of the present embodiment, when the DC output voltage V _O supplied from the smoothing capacitor 5 to the load 16 is lower than the reference voltage V _R2 of the reference power source 22 at the time of startup, the output of the comparison circuit 25 The synchronous rectification MOS-FET 4 is turned off by the signal, and the rectification operation is performed by the parasitic diode 4a in the synchronous rectification MOS-FET 4. When the DC output voltage V _O supplied from the smoothing capacitor 5 to the load 16 becomes equal to or higher than the reference voltage V _R2 of the reference power supply 22, the synchronous rectification MOS-FET 4 is controlled to be turned on / off by the output signal of the comparison circuit 25 and the rectification operation is performed. Done. Accordingly, when the DC output voltage V _O supplied from the smoothing capacitor 5 to the load 16 at the time of startup is lower than the reference voltage V _R2 of the reference power source 22, the synchronous rectification MOS-FET 4 does not operate. It is possible to prevent malfunction of the synchronous rectifier circuit when the voltage V _O is not stable. In this embodiment, since the parasitic diode 4a incorporated in the synchronous rectification MOS-FET 4 is used as the rectifying element connected in parallel between the drain and source terminals of the synchronous rectification MOS-FET 4, the synchronous rectification MOS -There is no need to attach a rectifier diode or the like between the drain and source terminals of the FET 4, and the number of components can be reduced.
[0012]
The synchronous rectification type DC-DC converter of the embodiment shown in FIG. 1 can be changed. For example, the synchronous rectification type DC-DC converter of the embodiment shown in FIG. 2 is the same as the synchronous rectification type DC-DC converter shown in FIG. 1, but the comparison output terminal of the comparator 23 is connected to the inverting input terminal of the comparator 13 via the series resistor 26. The reference power supply 22 is connected to the non-inverting input terminal of the comparator 23, the inverting input terminal of the comparator 23 and one end of the smoothing capacitor 5 are connected, and the AND gate 24 is omitted. That is, in the embodiment shown in FIG. 2, the comparison circuit 25 is configured by the reference power supply 22, the comparator 23, and the series resistor 26. Other circuit configurations are substantially the same as those of the synchronous rectification type DC-DC converter shown in FIG.
[0013]
In the synchronous rectification type DC-DC converter shown in FIG. 2, when the DC output voltage V _O supplied from the smoothing capacitor 5 to the load 16 is lower than the reference voltage V _R2 of the reference power source 22 at the start-up, A high level signal is output from the comparator 23 and input to the inverting input terminal of the comparator 13 through the series resistor 26. At this time, since the signal V ₃ output from the comparator 13 becomes low level, the synchronous rectification control signal V _{G2 applied} to the gate terminal of the synchronous rectification MOS-FET 4 via the drive circuit 14 becomes low level. Therefore, the synchronous rectification MOS-FET 4 is in an OFF state, and the rectification operation of the secondary side circuit at this time is performed via the parasitic diode 4a in the synchronous rectification MOS-FET 4. When the DC output voltage V _O supplied from the smoothing capacitor 5 to the load 16 becomes equal to or higher than the reference voltage V _R2 of the reference power supply 22, a low level signal is output from the comparator 23 in the comparison circuit 25. At this time, the voltage V _{1 at} the connection point between the resistors 6 and 7 is input to the inverting input terminal of the comparator 13 and a low level signal is input from the comparator 23 via the series resistor 26, and the resistors 9 and 9 are input to the non-inverting input terminal. Since the voltage V _{2 at} the connection point 10 is input, a signal similar to that in the normal state is output from the comparison output terminal of the comparator 13. For this reason, the synchronous rectification control signal V _G2 is applied to the gate terminal of the synchronous rectification MOS-FET 4 via the drive circuit 14 so that the synchronous rectification MOS-FET 4 is controlled to be turned on / off in the normal state. The rectification operation of the secondary side circuit is performed in substantially the same manner as in FIG. Therefore, in the synchronous rectification type DC-DC converter of the embodiment shown in FIG. 2, substantially the same effect as that of the embodiment shown in FIG. 1 is obtained. In particular, the embodiment shown in FIG. 2 eliminates the need for a logic circuit such as an AND gate, and therefore has an advantage that the component cost can be reduced as compared with the embodiment shown in FIG.
[0014]
3 is the same as the synchronous rectification type DC-DC converter shown in FIG. 1 except that the comparison output terminal of the comparator 23 is connected to the base terminal of the transistor 27 via the series resistor 26. The emitter terminal of the transistor 27 is connected to the connection point between the source terminal of the synchronous rectification MOS-FET 4 and the smoothing capacitor 5, the collector terminal of the transistor 27 is connected to the comparison output terminal of the comparator 13, and The reference power supply 22 is connected to the inverting input terminal, the inverting input terminal of the comparator 23 and one end of the smoothing capacitor 5 are connected, and the AND gate 24 is omitted. That is, in the embodiment shown in FIG. 3, the reference circuit 22, the comparator 23, the series resistor 26, and the transistor 27 constitute a comparison circuit 25. Other circuit configurations are substantially the same as those of the synchronous rectification type DC-DC converter shown in FIG.
[0015]
In the synchronous rectification type DC-DC converter shown in FIG. 3, when the DC output voltage V _O supplied from the smoothing capacitor 5 to the load 16 is lower than the reference voltage V _R2 of the reference power source 22 at the time of start-up, A high-level signal is output to the base terminal of the transistor 27 via 26. At this time, the transistor 27 is turned on, and the signal output from the collector terminal of the transistor 27 to the comparison output terminal of the comparator 13 becomes a low level, so that the gate terminal of the synchronous rectification MOS-FET 4 is connected via the drive circuit 14. The applied synchronous rectification control signal V _G2 is at a low level. Therefore, the synchronous rectification MOS-FET 4 is in an OFF state, and the rectification operation of the secondary side circuit at this time is performed via the parasitic diode 4a in the synchronous rectification MOS-FET 4. When the DC output voltage V _O supplied from the smoothing capacitor 5 to the load 16 becomes equal to or higher than the reference voltage V _R2 of the reference power supply 22, a low level signal is output from the comparator 23 to the base terminal of the transistor 27 via the series resistor 25. . At this time, since the transistor 27 is turned off, nothing is output from the collector terminal of the transistor 27. For this reason, the synchronous rectification control signal V _G2 that is substantially the same as that in the normal state is applied from the comparison output terminal of the comparator 13 to the gate terminal of the synchronous rectification MOS-FET 4 via the drive circuit 14 and the synchronous rectification MOS-FET 4 is turned on. -The off-control is performed, and the rectification operation of the secondary side circuit is performed in substantially the same manner as normal. Therefore, the synchronous rectification type DC-DC converter of the embodiment shown in FIG. 3 can obtain substantially the same effect as that of the embodiment shown in FIG. In particular, the embodiment shown in FIG. 3 does not require a logic circuit such as an AND gate, and therefore there is an advantage that the component cost can be reduced as compared with the embodiment shown in FIG. 1 as in the embodiment shown in FIG. Further, in the embodiment shown in FIG. 3, the output signal V ₃ of the comparator 13 is switched to either a low level signal or a signal substantially similar to that in the normal state by turning on or off the transistor 27 in the comparison circuit 25. Compared to the embodiment shown, there is an advantage of reliable operation.
[0016]
Embodiments of the present invention are not limited to the above-described embodiments, and various modifications can be made. For example, in each of the above embodiments, the parasitic diode 4a built in the synchronous rectification MOS-FET 4 is used as the rectifying element connected in parallel between the drain and source terminals of the synchronous rectification MOS-FET 4. When the effect of the parasitic diode 4a cannot be expected, a normal rectifying diode may be connected in parallel between the drain and source terminals of the synchronous rectifying MOS-FET 4. Further, as a constant voltage control method of the DC output voltage V _O of the synchronous rectification type DC-DC converter in each of the embodiments described above, a PWM (pulse width modulation) method for controlling the pulse width and the frequency of the control pulse signal constant Although adopted, it is also possible to adopt a PFM (pulse frequency modulation) system in which the on period of the control pulse signal is made constant and the off period is controlled. In this case, instead of the PWM modulation circuit 21 in the above embodiment, the light output of the light emitting unit 20a of the photocoupler 20 increases, the current flowing through the light receiving unit 20b increases, and the voltage between the collector and the emitter of the light receiving unit 20b. The control pulse signal output OFF period is extended when the voltage decreases, the light output of the light emitting unit 20a of the photocoupler 20 decreases, the current flowing through the light receiving unit 20b decreases, and the collector-emitter of the light receiving unit 20b A PFM modulation circuit that operates to narrow the OFF period of the output of the control pulse signal when the voltage of the signal rises may be used. Further, in each of the above-described embodiments, the form in which the present invention is applied to a flyback type synchronous rectification type DC-DC converter has been shown. However, the present invention can also be applied to a forward type synchronous rectification type DC-DC converter. Is possible.
[0017]
【The invention's effect】
According to the present invention, when the output voltage is not stable at the time of starting or the like, the synchronous rectification switching element is in the OFF state, so that the synchronous rectification type DC- It becomes possible to improve the reliability of the DC converter. In addition, when a synchronous rectifier circuit is used for a switching power supply that suppresses the output voltage by increasing the switching frequency like a current resonance type DC-DC converter, the switching frequency increases as the output voltage decreases, and the synchronous rectification The loss of the drive circuit of the synchronous rectification switching element constituting the circuit increases. However, in the synchronous rectification circuit of the present invention, when the output voltage drops below the reference value, the on / off operation of the synchronous rectification switching element stops, and the rectification operation is performed by the rectification element connected in parallel with the synchronous rectification switching element. Therefore, there is an advantage that loss of the drive circuit of the synchronous rectification switching element can be suppressed.
[Brief description of the drawings]
FIG. 1 is an electric circuit diagram showing an embodiment of a synchronous rectification type DC-DC converter according to the present invention. FIG. 2 is an electric circuit diagram showing a modified embodiment of FIG. 1. FIG. 3 is another modified embodiment of FIG. FIG. 4 is an electric circuit diagram showing a conventional synchronous rectification type DC-DC converter.
1. . . 1. DC power supply, . . Transformer, 2a. . . Primary winding, 2b. . . Secondary winding, 3. . . 3. MOS-FET (main switching element) . . Synchronous rectification MOS-FET (synchronous rectification switching element), 4a. . . 4. Parasitic diode (rectifier element); . . Smoothing capacitor (smoothing circuit) 6,7. . . Resistance, 8. . . Diode, 9,10. . . Resistance, 11. . . Diode, 12. . . Resistance, 13. . . Comparator, 14. . . Drive circuit, 15. . . Synchronous rectification control circuit, 16. . . Load, 17. . . Constant voltage control circuit, 18. . . Reference power supply, 19. . . Error amplifier, 20. . . Photocoupler, 20a. . . Light emitting part, 20b. . . Light receiving unit, 21. . . PWM modulation circuit, 22. . . Reference power supply, 23. . . Comparator, 24. . . AND gate, 25. . . Comparison circuit (comparison means), 26. . . Series resistance, 27. . . Transistor

Claims

A primary winding and a main switching element of a transformer connected in series to both ends of a DC power source, a synchronous rectification switching element connected in series to a secondary winding of the transformer, the secondary winding and the synchronization And a smoothing circuit connected to both ends of the series circuit of the rectifying switching element, and by turning on and off the main switching element according to the output voltage of the smoothing circuit, the secondary winding of the transformer In a synchronous rectification type DC-DC converter that supplies a constant voltage direct current output to a load via a smoothing circuit,
A reference power source for generating a reference voltage; and
Comparison means for controlling on / off of the synchronous rectification switching element by a current flowing in a secondary side circuit of the transformer;
A rectifying element connected in parallel to the synchronous rectifying switching element and performing a rectifying operation when the synchronous rectifying switching element is off;
When the output voltage of the smoothing circuit is compared with the reference voltage of the reference power supply and the output voltage of the smoothing circuit is less than the reference voltage of the reference power supply, the synchronous rectification switching element is turned off and the smoothing A synchronous rectification type DC-DC converter comprising: a comparator that controls on / off of the synchronous rectification switching element by the comparison means when an output voltage of the circuit is equal to or higher than a reference voltage of the reference power supply.

The synchronous rectification type DC-DC converter according to claim 1, wherein the rectifying element is built in the synchronous rectification switching element.