JP2000183899A - Ｖｐ切替方式 - Google Patents
Ｖｐ切替方式Info
- Publication number
- JP2000183899A JP2000183899A JP35520798A JP35520798A JP2000183899A JP 2000183899 A JP2000183899 A JP 2000183899A JP 35520798 A JP35520798 A JP 35520798A JP 35520798 A JP35520798 A JP 35520798A JP 2000183899 A JP2000183899 A JP 2000183899A
- Authority
- JP
- Japan
- Prior art keywords
- cell
- vpi
- switching
- cells
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】
【課題】 ＶＰＩに基づく取捨選択処理によってＶＰの
切替制御を高速化する。 【解決手段】 第一２重化ＶＰセル抽出回路１０１は、
入力信号３１からＶＰ切替の対象セルをセルコピ−部１
０２に出力する。セルコピ−部１０２はＶＰ切替の対象
セルをコピ−して、２重化ＶＰ―０系セルヘッダ変換回
路１０３および２重化ＶＰ―１系セルヘッダ変換回路１
０４に同報で出力する。２重化ＶＰ―０系セルヘッダ変
換回路１０３および２重化ＶＰ―１系セルヘッダ変換回
路１０４のそれぞれは、ＶＰ切替の対象セルのヘッダを
ＶＰ−０系またはＶＰ−１系に変換する。第一セレクタ
部１０５は、ＶＰ−０系またはＶＰ−１系のどちらか一
方を運用系として選択する旨の系情報に基づいて、運用
系に対応するセルを選択してスイッチ４に出力する。第
二セレクタ部２０３は、スイッチ４から受信した信号か
ら、系情報に基づいてＶＰ−０系またはＶＰ−１系のど
ちらか一方のセルを運用系として選択して２重化ＶＰセ
ルヘッダ変換回路２０４に出力する。
切替制御を高速化する。 【解決手段】 第一２重化ＶＰセル抽出回路１０１は、
入力信号３１からＶＰ切替の対象セルをセルコピ−部１
０２に出力する。セルコピ−部１０２はＶＰ切替の対象
セルをコピ−して、２重化ＶＰ―０系セルヘッダ変換回
路１０３および２重化ＶＰ―１系セルヘッダ変換回路１
０４に同報で出力する。２重化ＶＰ―０系セルヘッダ変
換回路１０３および２重化ＶＰ―１系セルヘッダ変換回
路１０４のそれぞれは、ＶＰ切替の対象セルのヘッダを
ＶＰ−０系またはＶＰ−１系に変換する。第一セレクタ
部１０５は、ＶＰ−０系またはＶＰ−１系のどちらか一
方を運用系として選択する旨の系情報に基づいて、運用
系に対応するセルを選択してスイッチ４に出力する。第
二セレクタ部２０３は、スイッチ４から受信した信号か
ら、系情報に基づいてＶＰ−０系またはＶＰ−１系のど
ちらか一方のセルを運用系として選択して２重化ＶＰセ
ルヘッダ変換回路２０４に出力する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＡＴＭ通信におい
て二重化されたＶＰペアのスイッチングを行うＶＰ切替
方式に関する。
て二重化されたＶＰペアのスイッチングを行うＶＰ切替
方式に関する。
【０００２】
【従来の技術】ＡＴＭ通信では通信の信頼性を向上する
ために、伝送路あるいはＶＰ（Virtual Path）は運用系
と予備系からなる二重化構成とされて、高速に切り替え
る処理が行われている。ＶＰは情報転送単位であるセル
のヘッダ領域中に付与されたＶＰＩ（Virtual Path Ide
ntifier）により識別されており、ＶＰＩが異なる複数
のＶＰからＶＰペアを選択することによってＶＰ単位で
の冗長構成（二重化構成）を設けている。従来、ＡＴＭ
伝送装置におけるＶＰ切替方式では、ＶＰの切り替えを
行うスイッチ（ＡＴＭスイッチ）が参照する経路情報を
更新することによって、セル単位での切り替えを実現し
ていた。図７は、従来技術によるＶＰ切替方式の一例が
適用されるＡＴＭ伝送装置の要部を示すブロック構成図
である。図７に示すように、ＡＴＭ伝送装置１０は、Ｖ
Ｐペアの設定される第一上流側インタフェ−ス部１およ
び第二上流側インタフェ−ス部２と、下流側インタフェ
−ス部３と、ＶＰの切り替えを行うスイッチ４とから構
成されている。
ために、伝送路あるいはＶＰ（Virtual Path）は運用系
と予備系からなる二重化構成とされて、高速に切り替え
る処理が行われている。ＶＰは情報転送単位であるセル
のヘッダ領域中に付与されたＶＰＩ（Virtual Path Ide
ntifier）により識別されており、ＶＰＩが異なる複数
のＶＰからＶＰペアを選択することによってＶＰ単位で
の冗長構成（二重化構成）を設けている。従来、ＡＴＭ
伝送装置におけるＶＰ切替方式では、ＶＰの切り替えを
行うスイッチ（ＡＴＭスイッチ）が参照する経路情報を
更新することによって、セル単位での切り替えを実現し
ていた。図７は、従来技術によるＶＰ切替方式の一例が
適用されるＡＴＭ伝送装置の要部を示すブロック構成図
である。図７に示すように、ＡＴＭ伝送装置１０は、Ｖ
Ｐペアの設定される第一上流側インタフェ−ス部１およ
び第二上流側インタフェ−ス部２と、下流側インタフェ
−ス部３と、ＶＰの切り替えを行うスイッチ４とから構
成されている。
【０００３】第一上流側インタフェ−ス部１への入力信
号１１および第二上流側インタフェ−ス部２への入力信
号２１は、各インタフェース部１，２で終端されてスイ
ッチ４に接続される。第一上流側インタフェ−ス部１か
らの出力信号１２および第二上流側インタフェ−ス部２
からの出力信号２２のそれぞれは、スイッチ４から出力
される。また、下流側インタフェ−ス部３の入力信号３
１は、下流側インタフェ−ス部３で終端されてスイッチ
４に接続されており、出力信号３２はスイッチ４から出
力される。なお、各入力信号１１，２１，３１にはＶＰ
Ｉの異なる複数のセルが収容されている。ここで、第一
上流側インタフェ−ス部１におけるＶＰＩ＝Ａ０のＶＰ
と、第二上流側インタフェ−ス部２におけるＶＰＩ＝Ａ
１のＶＰとがＶＰペアに設定されており、下流側インタ
フェ−ス部３におけるＶＰＩ＝Ｂ０のＶＰは、ＶＰペア
の終端側されて接続されている。なお、以下において
は、例えばＶＰＩ＝Ａ０のＶＰは、単にＶＰＩ＝Ａ０と
記述する。
号１１および第二上流側インタフェ−ス部２への入力信
号２１は、各インタフェース部１，２で終端されてスイ
ッチ４に接続される。第一上流側インタフェ−ス部１か
らの出力信号１２および第二上流側インタフェ−ス部２
からの出力信号２２のそれぞれは、スイッチ４から出力
される。また、下流側インタフェ−ス部３の入力信号３
１は、下流側インタフェ−ス部３で終端されてスイッチ
４に接続されており、出力信号３２はスイッチ４から出
力される。なお、各入力信号１１，２１，３１にはＶＰ
Ｉの異なる複数のセルが収容されている。ここで、第一
上流側インタフェ−ス部１におけるＶＰＩ＝Ａ０のＶＰ
と、第二上流側インタフェ−ス部２におけるＶＰＩ＝Ａ
１のＶＰとがＶＰペアに設定されており、下流側インタ
フェ−ス部３におけるＶＰＩ＝Ｂ０のＶＰは、ＶＰペア
の終端側されて接続されている。なお、以下において
は、例えばＶＰＩ＝Ａ０のＶＰは、単にＶＰＩ＝Ａ０と
記述する。
【０００４】スイッチ４は経路情報を参照して、下流側
インタフェ−ス部３におけるＶＰＩ＝Ｂ０に対して、第
一上流側インタフェ−ス部１におけるＶＰＩ＝Ａ０また
は第二上流側インタフェ−ス部２におけるＶＰＩ＝Ａ１
のどちらか一方を運用系として経路設定する。例えば、
図７において実線で示すように、第一上流側インタフェ
−ス部１におけるＶＰＩ＝Ａ０が運用系とされている場
合には、下流側インタフェ−ス部３におけるＶＰＩ＝Ｂ
０が接続されている。ここで、スイッチ４が参照する経
路情報は、例えば図８に示す経路表４Ａのように記述さ
れており、ＶＰＩ＝Ａ０からＶＰＩ＝Ｂ０へ、およびＶ
ＰＩ＝Ｂ０からＶＰＩ＝Ａ０へと経路設定され、ＶＰＩ
＝Ａ１は経路設定がされないままとされる。一方、図７
において点線で示すように、第二上流側インタフェ−ス
部２におけるＶＰＩ＝Ａ１が運用系とされている場合に
は、例えば経路情報は図８に示す経路表４Ａから図９に
示す経路表４Ｂのように書き替えられており、ＶＰＩ＝
Ａ１からＶＰＩ＝Ｂ０へ、およびＶＰＩ＝Ｂ０からＶＰ
Ｉ＝Ａ１へと経路設定され、ＶＰＩ＝Ａ０は経路設定が
されないままとされる。
インタフェ−ス部３におけるＶＰＩ＝Ｂ０に対して、第
一上流側インタフェ−ス部１におけるＶＰＩ＝Ａ０また
は第二上流側インタフェ−ス部２におけるＶＰＩ＝Ａ１
のどちらか一方を運用系として経路設定する。例えば、
図７において実線で示すように、第一上流側インタフェ
−ス部１におけるＶＰＩ＝Ａ０が運用系とされている場
合には、下流側インタフェ−ス部３におけるＶＰＩ＝Ｂ
０が接続されている。ここで、スイッチ４が参照する経
路情報は、例えば図８に示す経路表４Ａのように記述さ
れており、ＶＰＩ＝Ａ０からＶＰＩ＝Ｂ０へ、およびＶ
ＰＩ＝Ｂ０からＶＰＩ＝Ａ０へと経路設定され、ＶＰＩ
＝Ａ１は経路設定がされないままとされる。一方、図７
において点線で示すように、第二上流側インタフェ−ス
部２におけるＶＰＩ＝Ａ１が運用系とされている場合に
は、例えば経路情報は図８に示す経路表４Ａから図９に
示す経路表４Ｂのように書き替えられており、ＶＰＩ＝
Ａ１からＶＰＩ＝Ｂ０へ、およびＶＰＩ＝Ｂ０からＶＰ
Ｉ＝Ａ１へと経路設定され、ＶＰＩ＝Ａ０は経路設定が
されないままとされる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記の
ようなＶＰ切替方式では、ＶＰの切替制御を行うための
動作として経路情報を更新する必要があり、例えばＡＴ
Ｍ通信網内の膨大な量の経路情報を書き替える際には、
更新制御の時間が長くなって通信が切断される恐れがあ
る。本発明は上記事情に鑑みてなされたもので、経路情
報を書き替えることなく、ＶＰＩに基づく取捨選択処理
によってＶＰの切替制御を行うことが可能なＶＰ切替方
式を提供することを目的とする。
ようなＶＰ切替方式では、ＶＰの切替制御を行うための
動作として経路情報を更新する必要があり、例えばＡＴ
Ｍ通信網内の膨大な量の経路情報を書き替える際には、
更新制御の時間が長くなって通信が切断される恐れがあ
る。本発明は上記事情に鑑みてなされたもので、経路情
報を書き替えることなく、ＶＰＩに基づく取捨選択処理
によってＶＰの切替制御を行うことが可能なＶＰ切替方
式を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記課題を解決して係る
目的を達成するために、請求項１に記載の本発明のＶＰ
切替方式は、ＡＴＭスイッチを介して上流側に二重化さ
れてなるＶＰペアが設定されており、経路情報に基づい
て下流側のＶＰが上流側のＶＰペアのどちらか一方に経
路設定されるＶＰ切替方式において、前記ＶＰ切替方式
は、前記ＡＴＭスイッチに入力される上り方向信号か
ら、ＶＰＩに基づいてＶＰ切替の対象セルを抽出する手
段と、前記対象セルを複製して二つの同一セルを作成す
る手段と、前記二つの同一セルの同一ＶＰＩを互いに異
なるＶＰＩに変換することによって二つの異なるセルを
作成する手段と、前記互いに異なるＶＰＩの一方を運用
系に、他方を予備系に指定する系情報によって、前記二
つの異なるセルのどちらか一方を運用系として選択して
ＡＴＭスイッチに出力する手段とを備えており、前記Ａ
ＴＭスイッチは、経路情報に基づいて前記二つの異なる
セルの一方を前記ＶＰペアの一方に経路設定し、前記二
つの異なるセルの他方を前記ＶＰペアの他方に経路設定
することを特徴としている。
目的を達成するために、請求項１に記載の本発明のＶＰ
切替方式は、ＡＴＭスイッチを介して上流側に二重化さ
れてなるＶＰペアが設定されており、経路情報に基づい
て下流側のＶＰが上流側のＶＰペアのどちらか一方に経
路設定されるＶＰ切替方式において、前記ＶＰ切替方式
は、前記ＡＴＭスイッチに入力される上り方向信号か
ら、ＶＰＩに基づいてＶＰ切替の対象セルを抽出する手
段と、前記対象セルを複製して二つの同一セルを作成す
る手段と、前記二つの同一セルの同一ＶＰＩを互いに異
なるＶＰＩに変換することによって二つの異なるセルを
作成する手段と、前記互いに異なるＶＰＩの一方を運用
系に、他方を予備系に指定する系情報によって、前記二
つの異なるセルのどちらか一方を運用系として選択して
ＡＴＭスイッチに出力する手段とを備えており、前記Ａ
ＴＭスイッチは、経路情報に基づいて前記二つの異なる
セルの一方を前記ＶＰペアの一方に経路設定し、前記二
つの異なるセルの他方を前記ＶＰペアの他方に経路設定
することを特徴としている。
【０００７】上記のようなＶＰ切替方式では、ＶＰを切
り替える際に、例えばＡＴＭスイッチが参照する経路表
等の経路情報を書き替える必要が無く、ＶＰ切替の制御
をＶＰＩに基づく取捨選択処理のみで実現しているた
め、ＶＰ切替の処理時間を短縮することができ、ＡＴＭ
通信の信頼性を向上することが可能である。
り替える際に、例えばＡＴＭスイッチが参照する経路表
等の経路情報を書き替える必要が無く、ＶＰ切替の制御
をＶＰＩに基づく取捨選択処理のみで実現しているた
め、ＶＰ切替の処理時間を短縮することができ、ＡＴＭ
通信の信頼性を向上することが可能である。
【０００８】さらに、請求項２に記載のＶＰ切替方式
は、前記ＶＰ切替方式は、前記ＡＴＭスイッチから出力
される下り方向信号から、ＶＰＩに基づいてＶＰペアに
対応する二つのセルを抽出する手段と、前記系情報によ
って、前記二つのセルのどちらか一方を運用系として選
択する手段と、この選択されたセルのＶＰＩを前記同一
ＶＰＩに変換する手段とを備えていることを特徴として
いる。
は、前記ＶＰ切替方式は、前記ＡＴＭスイッチから出力
される下り方向信号から、ＶＰＩに基づいてＶＰペアに
対応する二つのセルを抽出する手段と、前記系情報によ
って、前記二つのセルのどちらか一方を運用系として選
択する手段と、この選択されたセルのＶＰＩを前記同一
ＶＰＩに変換する手段とを備えていることを特徴として
いる。
【０００９】上記のようなＶＰ切替方式では、ＶＰペア
に対応して書き替えられたＶＰＩが、下流側のＶＰに対
応するように書き戻されるため、例えば上り方向信号の
送信と、下り方向信号の受信とが同一の端末装置等で処
理される場合には、それぞれの信号に収容される各セル
の対応関係を単純化することができる。
に対応して書き替えられたＶＰＩが、下流側のＶＰに対
応するように書き戻されるため、例えば上り方向信号の
送信と、下り方向信号の受信とが同一の端末装置等で処
理される場合には、それぞれの信号に収容される各セル
の対応関係を単純化することができる。
【００１０】
【発明の実施の形態】以下、本発明のＶＰ切替方式の実
施形態について添付図面を参照しながら説明する。な
お、上述した従来技術と同一部分には同じ符号を配して
説明を省略または簡略する。図１は本発明の一実施形態
に係わるＶＰ切替方式が適用されるＡＴＭ伝送装置の要
部を示すブロック構成図であり、図２は２重化ＶＰ―０
系セルヘッダ変換回路が参照する変換表を示す図であ
り、図３は２重化ＶＰ―１系セルヘッダ変換回路が参照
する変換表を示す図であり、図４はスイッチが参照する
経路表を示す図であり、図５は２重化ＶＰセルヘッダ変
換回路が参照する変換表を示す図である。
施形態について添付図面を参照しながら説明する。な
お、上述した従来技術と同一部分には同じ符号を配して
説明を省略または簡略する。図１は本発明の一実施形態
に係わるＶＰ切替方式が適用されるＡＴＭ伝送装置の要
部を示すブロック構成図であり、図２は２重化ＶＰ―０
系セルヘッダ変換回路が参照する変換表を示す図であ
り、図３は２重化ＶＰ―１系セルヘッダ変換回路が参照
する変換表を示す図であり、図４はスイッチが参照する
経路表を示す図であり、図５は２重化ＶＰセルヘッダ変
換回路が参照する変換表を示す図である。
【００１１】図１に示すように、下流側インタフェ−ス
部３は、第一２重化ＶＰセル抽出回路１０１と、セルコ
ピ−部１０２と、２重化ＶＰ―０系セルヘッダ変換回路
１０３と、２重化ＶＰ―１系セルヘッダ変換回路１０４
と、第一セレクタ部１０５と、第二２重化ＶＰセル抽出
回路２０１と、０／１系セル区分回路２０２と、第２セ
レクタ部２０３と、２重化ＶＰセルヘッダ変換回路２０
４とから構成されている。第一２重化ＶＰセル抽出回路
１０１は、入力信号３１に収容されているセルのうち、
ＶＰ切替の対象セルをセルコピ−部１０２に出力し、他
のセルはスイッチ４に出力する。セルコピ−部１０２は
ＶＰ切替の対象セルをコピ−して、２重化ＶＰ―０系セ
ルヘッダ変換回路１０３および２重化ＶＰ―１系セルヘ
ッダ変換回路１０４に同報で出力する。２重化ＶＰ―０
系セルヘッダ変換回路１０３および２重化ＶＰ―１系セ
ルヘッダ変換回路１０４のそれぞれは、ＶＰ切替の対象
セルの例えばヘッダ領域にＶＰ−０系またはＶＰ−１系
の区別をするための情報を付加してヘッダの変換を行
う。第一セレクタ部１０５は、ＶＰ−０系またはＶＰ−
１系のどちらか一方を運用系として選択する旨の系情報
を、例えばＡＴＭ網のＮＭＣ（Network ManagementCent
er：網管理装置）から受信し、この系情報に基づいて、
ＶＰ−０系およびＶＰ−１系にヘッダ変換されたセルか
ら運用系に対応するセルを選択してスイッチ４に出力す
る。
部３は、第一２重化ＶＰセル抽出回路１０１と、セルコ
ピ−部１０２と、２重化ＶＰ―０系セルヘッダ変換回路
１０３と、２重化ＶＰ―１系セルヘッダ変換回路１０４
と、第一セレクタ部１０５と、第二２重化ＶＰセル抽出
回路２０１と、０／１系セル区分回路２０２と、第２セ
レクタ部２０３と、２重化ＶＰセルヘッダ変換回路２０
４とから構成されている。第一２重化ＶＰセル抽出回路
１０１は、入力信号３１に収容されているセルのうち、
ＶＰ切替の対象セルをセルコピ−部１０２に出力し、他
のセルはスイッチ４に出力する。セルコピ−部１０２は
ＶＰ切替の対象セルをコピ−して、２重化ＶＰ―０系セ
ルヘッダ変換回路１０３および２重化ＶＰ―１系セルヘ
ッダ変換回路１０４に同報で出力する。２重化ＶＰ―０
系セルヘッダ変換回路１０３および２重化ＶＰ―１系セ
ルヘッダ変換回路１０４のそれぞれは、ＶＰ切替の対象
セルの例えばヘッダ領域にＶＰ−０系またはＶＰ−１系
の区別をするための情報を付加してヘッダの変換を行
う。第一セレクタ部１０５は、ＶＰ−０系またはＶＰ−
１系のどちらか一方を運用系として選択する旨の系情報
を、例えばＡＴＭ網のＮＭＣ（Network ManagementCent
er：網管理装置）から受信し、この系情報に基づいて、
ＶＰ−０系およびＶＰ−１系にヘッダ変換されたセルか
ら運用系に対応するセルを選択してスイッチ４に出力す
る。
【００１２】第二２重化ＶＰセル抽出回路２０１は、ス
イッチ４から受信した信号に収容されているセルからＶ
Ｐ切替の対象セルを選択して０／１系区分回路２０２に
出力し、他のセルを出力信号３２として出力する。０／
１系セル区分回路２０２は、ＶＰ切替の対象セルをＶＰ
−０系またはＶＰ−１系に区分して出力する。第二セレ
クタ部２０３は、系情報に基づいてＶＰ−０系またはＶ
Ｐ−１系のどちらか一方のセルを運用系として選択して
２重化ＶＰセルヘッダ変換回路２０４に出力する。２重
化ＶＰセルヘッダ変換回路２０４は、第二セレクタ部２
０３で選択されて出力信号３２に収容されるセルのヘッ
ダを変換する。
イッチ４から受信した信号に収容されているセルからＶ
Ｐ切替の対象セルを選択して０／１系区分回路２０２に
出力し、他のセルを出力信号３２として出力する。０／
１系セル区分回路２０２は、ＶＰ切替の対象セルをＶＰ
−０系またはＶＰ−１系に区分して出力する。第二セレ
クタ部２０３は、系情報に基づいてＶＰ−０系またはＶ
Ｐ−１系のどちらか一方のセルを運用系として選択して
２重化ＶＰセルヘッダ変換回路２０４に出力する。２重
化ＶＰセルヘッダ変換回路２０４は、第二セレクタ部２
０３で選択されて出力信号３２に収容されるセルのヘッ
ダを変換する。
【００１３】本実施の形態に係わるＶＰ切替方式が適用
されるＡＴＭ伝送装置は上述の構成を備えており、次
に、ＡＴＭ伝送装置におけるＶＰ切替方式の動作につい
て図１から図５を参照しながら説明する。予め、第一上
流側インタフェ−ス部１のＶＰＩ＝Ａ０と下流側インタ
フェ−ス部３のＶＰＩ＝Ｂ０が双方向でクロスコネクト
されている状態で、例えばＮＭＣによって第一上流側イ
ンタフェ−ス部１のＶＰＩ＝Ａ０と第二上流側インタフ
ェ−ス部２のＶＰＩ＝Ａ１がＶＰペアに設定される。先
ず、第一２重化ＶＰセル抽出回路１０１は、ＶＰ切替の
対象セルをＶＰＩ＝Ｂ０のセルに設定しており、上り方
向信号とされる入力信号３１に収容されているセルか
ら、ＶＰＩ＝Ｂ０のセルを抽出してセルコピ−部１０２
に出力する。また、ＶＰＩ＝Ｂ０以外のセルはそのまま
スイッチ４に出力する。セルコピ−部１０２は受信した
セルと同じセルを１つだけコピ−して、２重化ＶＰ―０
系セルヘッダ変換回路１０３および２重化ＶＰ―１系セ
ルヘッダ変換回路１０４に向けて、同じセルを同報で出
力する。
されるＡＴＭ伝送装置は上述の構成を備えており、次
に、ＡＴＭ伝送装置におけるＶＰ切替方式の動作につい
て図１から図５を参照しながら説明する。予め、第一上
流側インタフェ−ス部１のＶＰＩ＝Ａ０と下流側インタ
フェ−ス部３のＶＰＩ＝Ｂ０が双方向でクロスコネクト
されている状態で、例えばＮＭＣによって第一上流側イ
ンタフェ−ス部１のＶＰＩ＝Ａ０と第二上流側インタフ
ェ−ス部２のＶＰＩ＝Ａ１がＶＰペアに設定される。先
ず、第一２重化ＶＰセル抽出回路１０１は、ＶＰ切替の
対象セルをＶＰＩ＝Ｂ０のセルに設定しており、上り方
向信号とされる入力信号３１に収容されているセルか
ら、ＶＰＩ＝Ｂ０のセルを抽出してセルコピ−部１０２
に出力する。また、ＶＰＩ＝Ｂ０以外のセルはそのまま
スイッチ４に出力する。セルコピ−部１０２は受信した
セルと同じセルを１つだけコピ−して、２重化ＶＰ―０
系セルヘッダ変換回路１０３および２重化ＶＰ―１系セ
ルヘッダ変換回路１０４に向けて、同じセルを同報で出
力する。
【００１４】２重化ＶＰ−０系セルヘッダ変換回路１０
３は例えばセルのヘッダ領域を書き替えることによっ
て、図２に示す変換表５Ａのように、ＶＰＩ＝Ｂ０のセ
ルをＶＰ−０系すなわちＶＰＩ＝Ｂ０−０のセルに変換
して、第一セレクタ部１０５に出力する。同様に、２重
化ＶＰ−１系セルヘッダ変換回路１０４は、図３に示す
変換表５Ｂのように、ＶＰＩ＝Ｂ０のセルをＶＰ−１系
すなわちＶＰＩ＝Ｂ０−１のセルに変換して、第一セレ
クタ部１０５に出力する。第一セレクタ１０５は、ＮＭ
Ｃから受信した系情報からＶＰ−０系またはＶＰ−１系
の何れを運用系とするかの判断を行い、ＶＰＩ＝Ｂ０−
０のセルおよびＶＰＩ＝Ｂ０−１のセルから運用系に対
応するセルを選択してスイッチ４に出力する。スイッチ
４では、予め図４に示す経路表４Ｃのように、経路情報
が設定されており、ＶＰＩ＝Ｂ０−０のセルはＶＰＩ＝
Ａ０のセルに、ＶＰＩ＝Ｂ０−１のセルはＶＰＩ＝Ａ１
のセルに、ＶＰＩ＝Ａ０のセルはＶＰＩ＝Ｂ０−０のセ
ルに、ＶＰＩ＝Ａ１のセルはＶＰＩ＝Ｂ０−１のセルに
それぞれ変換される。すなわち、第一セレクタ部１０５
から受信したセルがＶＰＩ＝Ｂ０−０の場合はＶＰＩ＝
Ａ０に、ＶＰＩ＝Ｂ０−１の場合はＶＰＩ＝Ａ１に変換
される。
３は例えばセルのヘッダ領域を書き替えることによっ
て、図２に示す変換表５Ａのように、ＶＰＩ＝Ｂ０のセ
ルをＶＰ−０系すなわちＶＰＩ＝Ｂ０−０のセルに変換
して、第一セレクタ部１０５に出力する。同様に、２重
化ＶＰ−１系セルヘッダ変換回路１０４は、図３に示す
変換表５Ｂのように、ＶＰＩ＝Ｂ０のセルをＶＰ−１系
すなわちＶＰＩ＝Ｂ０−１のセルに変換して、第一セレ
クタ部１０５に出力する。第一セレクタ１０５は、ＮＭ
Ｃから受信した系情報からＶＰ−０系またはＶＰ−１系
の何れを運用系とするかの判断を行い、ＶＰＩ＝Ｂ０−
０のセルおよびＶＰＩ＝Ｂ０−１のセルから運用系に対
応するセルを選択してスイッチ４に出力する。スイッチ
４では、予め図４に示す経路表４Ｃのように、経路情報
が設定されており、ＶＰＩ＝Ｂ０−０のセルはＶＰＩ＝
Ａ０のセルに、ＶＰＩ＝Ｂ０−１のセルはＶＰＩ＝Ａ１
のセルに、ＶＰＩ＝Ａ０のセルはＶＰＩ＝Ｂ０−０のセ
ルに、ＶＰＩ＝Ａ１のセルはＶＰＩ＝Ｂ０−１のセルに
それぞれ変換される。すなわち、第一セレクタ部１０５
から受信したセルがＶＰＩ＝Ｂ０−０の場合はＶＰＩ＝
Ａ０に、ＶＰＩ＝Ｂ０−１の場合はＶＰＩ＝Ａ１に変換
される。
【００１５】一方、下り方向信号とされる入力信号１１
および入力信号２１がスイッチ４に受信されると、経路
情報に基づいてＶＰＩ＝Ａ０のセルはＶＰＩ＝Ｂ０−０
に、ＶＰＩ＝Ａ１のセルはＶＰＩ＝Ｂ０−１に経路設定
されて下流側インタフェ−ス部３に出力される。下流側
インタフェ−ス部３の第二２重化ＶＰセル抽出回路２０
１は、ＶＰ切替の対象セルをＶＰＩ＝Ｂ０−０のセルお
よびＶＰＩ＝Ｂ０−１のセルに設定しており、スイッチ
４から受信したセルがＶＰＩ＝Ｂ０−０のセルまたはＶ
ＰＩ＝Ｂ０−１のセルであれば０／１系セル区分回路２
０２に出力し、これら以外のセルであればそのまま出力
信号３２として出力する。０／１系セル区分回路２０２
は、第二２重化ＶＰセル抽出回路２０１から受信したセ
ルを、ＶＰ−０系すなわちＶＰＩ＝Ｂ０−０のセルと、
ＶＰ−１系すなわちＶＰＩ＝Ｂ０−１のセルとに区分し
て第二セレクタ部２０３に出力する。第二セレクタ部２
０３は、系情報に基づいてＶＰＩ＝Ｂ０−０のセルおよ
びＶＰＩ＝Ｂ０−１のセルから運用系に対応するセルを
選択して２重化ＶＰセルヘッダ変換回路２０４に出力す
る。２重化ＶＰセルヘッダ変換回路２０４では、図５に
示す変換表５Ｃのように、ＶＰＩ＝Ｂ０−０およびＶＰ
Ｉ＝Ｂ０−１のセルをＶＰＩ＝Ｂ０に変換して、出力信
号３２に出力する。
および入力信号２１がスイッチ４に受信されると、経路
情報に基づいてＶＰＩ＝Ａ０のセルはＶＰＩ＝Ｂ０−０
に、ＶＰＩ＝Ａ１のセルはＶＰＩ＝Ｂ０−１に経路設定
されて下流側インタフェ−ス部３に出力される。下流側
インタフェ−ス部３の第二２重化ＶＰセル抽出回路２０
１は、ＶＰ切替の対象セルをＶＰＩ＝Ｂ０−０のセルお
よびＶＰＩ＝Ｂ０−１のセルに設定しており、スイッチ
４から受信したセルがＶＰＩ＝Ｂ０−０のセルまたはＶ
ＰＩ＝Ｂ０−１のセルであれば０／１系セル区分回路２
０２に出力し、これら以外のセルであればそのまま出力
信号３２として出力する。０／１系セル区分回路２０２
は、第二２重化ＶＰセル抽出回路２０１から受信したセ
ルを、ＶＰ−０系すなわちＶＰＩ＝Ｂ０−０のセルと、
ＶＰ−１系すなわちＶＰＩ＝Ｂ０−１のセルとに区分し
て第二セレクタ部２０３に出力する。第二セレクタ部２
０３は、系情報に基づいてＶＰＩ＝Ｂ０−０のセルおよ
びＶＰＩ＝Ｂ０−１のセルから運用系に対応するセルを
選択して２重化ＶＰセルヘッダ変換回路２０４に出力す
る。２重化ＶＰセルヘッダ変換回路２０４では、図５に
示す変換表５Ｃのように、ＶＰＩ＝Ｂ０−０およびＶＰ
Ｉ＝Ｂ０−１のセルをＶＰＩ＝Ｂ０に変換して、出力信
号３２に出力する。
【００１６】本実施の形態によるＶＰ切替方式によれ
ば、ＶＰを切り替える際にスイッチ４が参照する経路表
４Ｃを書き替える必要が無く、ＶＰ切替の制御は、ＶＰ
−０系およびＶＰ−１系のどちらか一方を運用系として
第一および第二セレクタ部１０５，２０３のそれぞれで
該当するセルを取捨選択することによって実現している
ため、ＶＰ切替の処理時間を短縮することができ、ＡＴ
Ｍ通信の信頼性を向上することが可能である。
ば、ＶＰを切り替える際にスイッチ４が参照する経路表
４Ｃを書き替える必要が無く、ＶＰ切替の制御は、ＶＰ
−０系およびＶＰ−１系のどちらか一方を運用系として
第一および第二セレクタ部１０５，２０３のそれぞれで
該当するセルを取捨選択することによって実現している
ため、ＶＰ切替の処理時間を短縮することができ、ＡＴ
Ｍ通信の信頼性を向上することが可能である。
【００１７】なお、本実施の形態においては、下り方向
信号とされる入力信号１１および入力信号２１がスイッ
チ４を介して下流側インタフェ−ス部３の第二２重化Ｖ
Ｐセル抽出回路２０１に受信されると、ＶＰＩ＝Ｂ０−
０のセルまたはＶＰＩ＝Ｂ０−１のセルが抽出されて０
／１系セル区分回路２０２に出力され、これら以外のセ
ルはそのまま出力信号３２として出力されるとしたが、
これに限定されず、図６に示す本発明の実施形態の変形
例に係わるＶＰ切替方式が適用されるＡＴＭ伝送装置の
要部を示すブロック構成図のように、スイッチ４からの
信号をそのまま出力信号３２として出力しても良い。す
なわち、通常、下り方向信号に対しては予備系からのセ
ルの流入がないため、図６に示すように、下り方向信号
に対する処理を省略することができる。この場合、ＡＴ
Ｍ伝送装置の回路規模を縮小することが可能である。ま
た、下り方向信号の全てが導通可能とされていることか
ら、上り方向信号に対して、例えば第一セレクタ部１０
５におけるＶＰ切替をセルの送出時間に同期させて行う
ことにより、ＶＰ切替のために通信が切断されることを
防ぐことが可能となる。
信号とされる入力信号１１および入力信号２１がスイッ
チ４を介して下流側インタフェ−ス部３の第二２重化Ｖ
Ｐセル抽出回路２０１に受信されると、ＶＰＩ＝Ｂ０−
０のセルまたはＶＰＩ＝Ｂ０−１のセルが抽出されて０
／１系セル区分回路２０２に出力され、これら以外のセ
ルはそのまま出力信号３２として出力されるとしたが、
これに限定されず、図６に示す本発明の実施形態の変形
例に係わるＶＰ切替方式が適用されるＡＴＭ伝送装置の
要部を示すブロック構成図のように、スイッチ４からの
信号をそのまま出力信号３２として出力しても良い。す
なわち、通常、下り方向信号に対しては予備系からのセ
ルの流入がないため、図６に示すように、下り方向信号
に対する処理を省略することができる。この場合、ＡＴ
Ｍ伝送装置の回路規模を縮小することが可能である。ま
た、下り方向信号の全てが導通可能とされていることか
ら、上り方向信号に対して、例えば第一セレクタ部１０
５におけるＶＰ切替をセルの送出時間に同期させて行う
ことにより、ＶＰ切替のために通信が切断されることを
防ぐことが可能となる。
【００１８】
【発明の効果】以上説明したように、請求項１記載の本
発明のＶＰ切替方式によれば、ＶＰを切り替える際に、
例えばＡＴＭスイッチが参照する経路表等の経路情報を
書き替える必要が無く、ＶＰ切替の制御をＶＰＩに基づ
く取捨選択処理のみで実現しているため、ＶＰ切替の処
理時間を短縮することができ、ＡＴＭ通信の信頼性を向
上することが可能である。さらに、請求項２に記載のＶ
Ｐ切替方式では、ＶＰペアに対応して書き替えられたＶ
ＰＩが、下流側のＶＰに対応するように書き戻されるた
め、例えば上り方向信号の送信と、下り方向信号の受信
とが同一の端末装置等で処理される場合には、それぞれ
の信号に収容される各セルの対応関係を単純化すること
ができる。
発明のＶＰ切替方式によれば、ＶＰを切り替える際に、
例えばＡＴＭスイッチが参照する経路表等の経路情報を
書き替える必要が無く、ＶＰ切替の制御をＶＰＩに基づ
く取捨選択処理のみで実現しているため、ＶＰ切替の処
理時間を短縮することができ、ＡＴＭ通信の信頼性を向
上することが可能である。さらに、請求項２に記載のＶ
Ｐ切替方式では、ＶＰペアに対応して書き替えられたＶ
ＰＩが、下流側のＶＰに対応するように書き戻されるた
め、例えば上り方向信号の送信と、下り方向信号の受信
とが同一の端末装置等で処理される場合には、それぞれ
の信号に収容される各セルの対応関係を単純化すること
ができる。
【図１】 本発明の一実施形態に係わるＶＰ切替方式が
適用されるＡＴＭ伝送装置の要部を示すブロック構成図
である。
適用されるＡＴＭ伝送装置の要部を示すブロック構成図
である。
【図２】 ２重化ＶＰ―０系セルヘッダ変換回路が参照
する変換表を示す図である。
する変換表を示す図である。
【図３】 ２重化ＶＰ―１系セルヘッダ変換回路が参照
する変換表を示す図である。
する変換表を示す図である。
【図４】 図１に示すスイッチが参照する経路表を示す
図である。
図である。
【図５】 ２重化ＶＰセルヘッダ変換回路が参照する変
換表を示す図である。
換表を示す図である。
【図６】 本発明の実施形態の変形例に係わるＶＰ切替
方式が適用されるＡＴＭ伝送装置の要部を示すブロック
構成図である。
方式が適用されるＡＴＭ伝送装置の要部を示すブロック
構成図である。
【図７】 従来技術によるＶＰ切替方式の一例が適用さ
れるＡＴＭ伝送装置の要部を示すブロック構成図であ
る。
れるＡＴＭ伝送装置の要部を示すブロック構成図であ
る。
【図８】 図７に示す実線により経路設定がされている
場合にスイッチが参照する経路表を示す図である。
場合にスイッチが参照する経路表を示す図である。
【図９】 図７に示す点線により経路設定がされている
場合にスイッチが参照する経路表を示す図である。
場合にスイッチが参照する経路表を示す図である。
１ 第一上流側インタフェ−ス部 ２ 第二上流側インタフェ−ス部 ３ 下流側インタフェ−ス部 ４ スイッチ １０１ 第一２重化ＶＰセル抽出回路 １０２ セルコピ−部 １０３ ２重化ＶＰ―０系セルヘッダ変換回路 １０４ ２重化ＶＰ―１系セルヘッダ変換回路 １０５ 第一セレクタ部 ２０１ 第二２重化ＶＰセル抽出回路 ２０２ ０／１系セル区分回路 ２０３ 第二セレクタ部 ２０４ ２重化ＶＰセルヘッダ変換回路
Claims (2)
- 【請求項１】 ＡＴＭスイッチを介して上流側に二重化
されてなるＶＰペアが設定されており、経路情報に基づ
いて下流側のＶＰが上流側のＶＰペアのどちらか一方に
経路設定されるＶＰ切替方式において、 前記ＶＰ切替方式は、前記ＡＴＭスイッチに入力される
上り方向信号から、ＶＰＩに基づいてＶＰ切替の対象セ
ルを抽出する手段と、前記対象セルを複製して二つの同
一セルを作成する手段と、前記二つの同一セルの同一Ｖ
ＰＩを互いに異なるＶＰＩに変換することによって二つ
の異なるセルを作成する手段と、前記互いに異なるＶＰ
Ｉの一方を運用系に、他方を予備系に指定する系情報に
よって、前記二つの異なるセルのどちらか一方を運用系
として選択してＡＴＭスイッチに出力する手段とを備え
ており、 前記ＡＴＭスイッチは、経路情報に基づいて前記二つの
異なるセルの一方を前記ＶＰペアの一方に経路設定し、
前記二つの異なるセルの他方を前記ＶＰペアの他方に経
路設定することを特徴とするＶＰ切替方式。 - 【請求項２】前記ＶＰ切替方式は、前記ＡＴＭスイッチ
から出力される下り方向信号から、ＶＰＩに基づいてＶ
Ｐペアに対応する二つのセルを抽出する手段と、前記系
情報によって、前記二つのセルのどちらか一方を運用系
として選択する手段と、この選択されたセルのＶＰＩを
前記同一ＶＰＩに変換する手段とを備えていることを特
徴とする請求項１に記載のＶＰ切替方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35520798A JP3214473B2 (ja) | 1998-12-14 | 1998-12-14 | Ｖｐ切替方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35520798A JP3214473B2 (ja) | 1998-12-14 | 1998-12-14 | Ｖｐ切替方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000183899A true JP2000183899A (ja) | 2000-06-30 |
| JP3214473B2 JP3214473B2 (ja) | 2001-10-02 |
Family
ID=18442580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35520798A Expired - Fee Related JP3214473B2 (ja) | 1998-12-14 | 1998-12-14 | Ｖｐ切替方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3214473B2 (ja) |
-
1998
- 1998-12-14 JP JP35520798A patent/JP3214473B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3214473B2 (ja) | 2001-10-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5402415A (en) | Multicast virtual circuit switch using cell recycling | |
| US6049542A (en) | Scalable multistage interconnection network architecture and method for performing in-service upgrade thereof | |
| US6487169B1 (en) | Cell switch module with unit cell switching function | |
| JPH05114910A (ja) | 通信ネツトワーク制御方式 | |
| JPH08242240A (ja) | Ａｔｍ交換機およびパス切替方法 | |
| CA2329367C (en) | Distributed switch and connection control arrangement and method for digital communications network | |
| US6603736B1 (en) | Communication device for transmitting message signals | |
| US5604729A (en) | ATM communication system having a physical loop form with logical start point and end point | |
| JPH11112657A (ja) | 交換装置 | |
| JP3589149B2 (ja) | Ａｔｍ交換機の回線切替え用ヘッダ変換回路及びそれに用いるヘッダ変換方法 | |
| US5740158A (en) | ATM communication system | |
| JP3214473B2 (ja) | Ｖｐ切替方式 | |
| US6034943A (en) | Adaptive communication node for use in an inter-processor communications system | |
| JP3088384B2 (ja) | Ａｔｍスイッチ及びａｔｍスイッチの論理同報通信方法 | |
| JPH077520A (ja) | ローカルネットワークおよびブリッジ素子 | |
| JPH08265343A (ja) | 通信信号伝送用の通信ネットワーク | |
| JP3155164B2 (ja) | マルチクラスデータ通信方法，データ交換機およびデータ端末 | |
| JP2874540B2 (ja) | 光ａｔｍスイッチ | |
| JP3070039B2 (ja) | Ａｔｍ交換機およびａｔｍ網の試験システム | |
| JPH0983522A (ja) | Ａｔｍスイッチ | |
| JPH10257580A (ja) | クロスコネクト装置 | |
| JP3067085B2 (ja) | Ａｔｍスイッチ | |
| JP2768762B2 (ja) | 交換機 | |
| JP3048782B2 (ja) | 二重化ａｔｍセル分解装置 | |
| KR19980049374A (ko) | Atm 교환기의 스탠바이 프로세서 통신 장치 및 이를 이용한 통신 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010626 |
|
| LAPS | Cancellation because of no payment of annual fees |