JP2000183312A

JP2000183312A - 半導体装置

Info

Publication number: JP2000183312A
Application number: JP10359720A
Authority: JP
Inventors: Toshihiro Iizuka; 敏洋飯塚
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1998-12-17
Filing date: 1998-12-17
Publication date: 2000-06-30
Also published as: KR20000048131A

Abstract

(57)【要約】【課題】キャパシタを構成する電極と電極に接する層
間絶縁膜との間で生じる剥離を防止して製造歩留まりを
向上させる。【解決手段】半導体基板１２上に下部電極２８、絶縁
膜３０、ならびに貴金属あるいは導電性酸化膜から成る
上部電極３２を積層して形成したキャパシタ２０を備
え、上部電極３２の上に層間絶縁膜４２が形成された半
導体装置２００であって、上部電極３２と層間絶縁膜４
２との間にｘを０＜ｘ≦２としてＴｉ、ＴｉＮ、ＴｉＳ
ｉｘ、Ｗ、ＷＮ、ＷＳｉｘ、Ｔａ、ＴａＮ、ならびにＴ
ａＳｉｘのうちの少なくとも１つを含む材料から成る上
部電極密着層５２が形成されている。このような材料か
ら成る上部電極密着層５２は、上部電極３２および層間
絶縁膜４２の両者と良好な密着性を有し、したがって、
熱処理などを行っても剥離は発生せず、製造歩留まりを
向上させることができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ダイナミックラン
ダムアクセスメモリなどキャパシタを含む半導体装置に
関するものである。

【０００２】

【従来の技術】従来、ダイナミックランダムアクセスメ
モリ（ＤｙｎａｍｉｃＲａｎｄｏｍＡｃｃｅｓｓＭ
ｅｍｏｒｉｅｓ：ＤＲＡＭ）に代表される半導体集積回
路の薄膜キャパシタは、ポリシリコンからなる下部電
極、ポリシリコンからなる上部電極、ならびに上部およ
び下部電極間に設けられた酸化シリコンまたは酸化シリ
コン／窒化シリコン／酸化シリコン（ＯＮＯ）によるキ
ャパシタ誘電体層から構成されていた。

【０００３】ところで、メモリの高集積化および微細化
のためには、メモリセルに設けられる薄膜キャパシタも
微細化することが必要であるが、酸化シリコンまたはＯ
ＮＯによって膜厚４ｎｍ以下のキャパシタ誘電体膜を形
成することは、製造技術的にきわめて困難である。そこ
で、キャパシタ誘電体層に（Ｂａ，Ｓｒ）ＴｉＯ₃（Ｂ
ＳＴ）膜に代表される高誘電率膜または高誘電率層を用
いることで、メモリセルに設ける薄膜キャパシタの小型
化および大容量化が図られている。なお、Ｂａはバリウ
ム、Ｓｒはストロンチウム、Ｔｉはチタン、Ｏは酸素を
表す。

【０００４】図５は、高誘電率薄膜キャパシタを用いた
従来の半導体装置の一例を示す断面側面図である。図５
に示した従来の半導体装置１００は、（Ｂａ、Ｓｒ）Ｔ
ｉＯ₃（ＢＳＴ）膜を容量絶縁膜３０として用い、容量
上部電極３２および下部電極２８としてＲｕを使用した
半導体装置であり、Ｐ型シリコン基板１２と、素子分離
絶縁膜１３で他のＭＯＳＦＥＴから分離された領域のシ
リコン基板１２に設けられたＭＯＳＦＥＴ１４と、ＭＯ
ＳＦＥＴ１４を覆う例えばＳｉＯ₂膜などの第１層間絶
縁膜１６と、絶縁膜１６を貫通する接続孔内に形成され
た容量コンタクト１８と、容量コンタクト１８上に設け
られたキャパシタ２０と、キャパシタ２０を覆う例えば
ＳｉＯ₂膜などの第２層間絶縁膜４２とを備えている。
なお、Ｒｕはルテニウム、Ｓｉはシリコンを表す。

【０００５】ＭＯＳＦＥＴ１４は、ゲート酸化膜３３上
に形成されたゲート電極３４と、ゲート電極３４の両脇
下のシリコン基板１２内に形成されたｎ型拡散層３６か
らなるソース／ドレイン領域とから構成されている。容
量コンタクト１８は、ポリシリコンで形成され、シリコ
ンコンタクト層２４は、この容量コンタクト１８を形成
するポリシリコンと耐シリコン拡散導電層２６との接触
電気抵抗を低減するために設けてあり、例えばＴｉＳｉ
₂膜などが使用される。

【０００６】耐シリコン拡散導電層２６は、下部電極２
８を構成する金属と容量コンタクト１８のポリシリコン
とによる金属シリサイドの生成を防止するために設けて
あり、例えばＴｉＮ層、ＷＮ層などの高融点金属、また
は、それらの窒化物が使用される。なお、Ｎは窒素、Ｗ
はタングステンを表す。

【０００７】キャパシタ２０は、下部電極２８、下部電
極２８上に成膜された誘電体膜からなる容量絶縁膜３
０、ならびに上部電極３２から構成されている。下部電
極２８および上部電極３２は、Ｒｕ、ＩｒあるいはＰｔ
などの貴金属、またはＲｕＯ₂あるいはＩｒＯ₂などの導
電性酸化物、あるいは、これらの積層膜から形成されて
いる。そして、容量絶縁膜３０はＢＳＴなどの高誘電率
膜から形成されている。なお、Ｉｒはイリジウム、Ｐｔ
は白金を表す。キャパシタ２０は、容量コンタクト１８
を介してＭＯＳＦＥＴ１４のｎ型拡散層３６に接続され
ている。

【０００８】容量絶縁膜３０を成す上記ＢＳＴによる高
誘電率膜は、成膜時に高温かつ酸化性雰囲気を必要とす
る。このために、下部電極材料としては上述のように耐
酸化性に優れるＲｕ、ＩｒあるいはＰｔなどの貴金属、
またはＲｕＯ₂あるいはＩｒＯ₂などの導電性酸化物、あ
るいは、これらの積層膜が用いられる。また、上部電極
３２は一般に下部電極２８と同一材料が用いられる。と
ころで、上記貴金属薄膜あるいは導電性酸化物薄膜は酸
化シリコンなどの層間絶縁膜との密着性が低い。したが
って、上部電極あるいは下部電極が層間絶縁膜と直接接
した場合、熱処理などにより剥離が生じ、歩留まりを劣
化させるという問題がある。

【０００９】下部電極２８と層間絶縁膜１６の間には上
述のように耐シリコン拡散導電層２６とシリコンコンタ
クト層２４とが配設されている。したがって、下部電極
２８と層間絶縁膜１６とが直接接することはない。ま
た、耐シリコン拡散導電層２６およびシリコンコンタク
ト層２４に用いられている材料は、前記貴金属、導電性
酸化物、あるいは、これらの積層膜との密着性が良好で
ある。このために、下部電極２８と層間絶縁膜間１６と
の間では上述した剥離の問題は生じない。

【００１０】

【発明が解決しようとする課題】しかしながら、配線層
形成のためにキャパシタ２０上に層間絶縁膜４２が形成
されており、その結果、上部電極３２は層間絶縁膜４２
に直接接する。したがって、上述したように、層間絶縁
膜形成後の熱処理などにより層間絶縁膜４２と上部電極
３２との界面で剥離が発生し、製造歩留まりが低下する
するという問題が発生していた。

【００１１】本発明はこのような問題を解決するために
なされたもので、その目的は、キャパシタを構成する電
極と電極に接する層間絶縁膜との間で生じる剥離を防止
して製造歩留まりを向上させることが可能な半導体装置
を提供することにある。

【００１２】

【課題を解決するための手段】本発明は、上記目的を達
成するため、半導体基板上に下部電極、絶縁膜、ならび
に貴金属あるいは導電性酸化膜から成る上部電極を積層
して形成したキャパシタを備え、前記上部電極の上に層
間絶縁膜が形成された半導体装置において、前記上部電
極と前記層間絶縁膜との間にｘを０＜ｘ≦２としてＴ
ｉ、ＴｉＮ、ＴｉＳｉｘ、Ｗ、ＷＮ、ＷＳｉｘ、Ｔａ、
ＴａＮ、ならびにＴａＳｉｘのうちの少なくとも１つを
含む材料から成る層が形成されていることを特徴とす
る。

【００１３】したがって、本発明の半導体装置では、上
部電極と層間絶縁膜とは直接接触せず、そして上記材料
から成る本発明に係わる前記層は上部電極および層間絶
縁膜の両方に対して良好な密着性を有している。その結
果、上部電極を貴金属あるいは導電性酸化膜により形成
し、その上に層間絶縁膜を形成して、その後、熱処理な
どを行ったとしても、従来のように上部電極と層間絶縁
膜との間で剥離が生じるといったことがなく、製造歩留
まりを向上させることができる。

【００１４】

【発明の実施の形態】次に本発明の実施の形態例につい
て図面を参照して説明する。図１は高誘電率薄膜キャパ
シタを用いた本発明に係わる半導体装置の一例を示す断
面側面図である。図中、図５と同一の要素には同一の符
号が付されており、それらに関する説明はここでは省略
する。図１に示した本実施の形態例の半導体装置２００
が、図５に示し半導体装置１００と異なるのは、上部電
極３２の上には、上部電極密着層５２が形成されている
点である。この上部電極密着層５２は従来の半導体装置
１００で問題であった上部電極３２と層間絶縁膜４２の
剥離を防止するために設けられている。上部電極密着層
５２は、元素記号または化学式により記載すると、ｘを
０＜ｘ≦２としてＴｉ、ＴｉＮ、ＴｉＳｉｘ、Ｗ、Ｗ
Ｎ、ＷＳｉｘ、Ｔａ、ＴａＮ、ならびにＴａＳｉｘのう
ちの少なくとも１つを含む材料から成り、単一材料の
膜、または材料の異なる複数の膜から成る積層膜として
形成さている。なお、Ｔａはタンタルを表す。またｘを
０＜ｘ≦２としてとは、ｘが１、２の整数である場合は
無論のこと、０．１や０．１１など０から２の間に含ま
れる小数をも含むものである。

【００１５】このような材料から成る上部電極密着層５
２は、上部電極３２および層間絶縁膜４２の両者と良好
な密着性を有することが本発明の発明者が行った実験の
結果、明らかとなった。したがって、上部電極３２を上
述のように貴金属あるいは導電性酸化膜により形成し、
その上に層間絶縁膜４２を形成して、その後、熱処理な
どを行ったとしても、互いに密着性の悪い上部電極３２
と層間絶縁膜４２とは直接接しておらず、密着性の良い
上部電極密着層５２が介在されているので、従来のよう
に上部電極３２と層間絶縁膜４２との間で剥離が生じる
といったことがなく、製造歩留まりを向上させることが
できる。

【００１６】次に、このような構造の半導体装置２００
の製造方法について説明する。図２の（Ａ）ないし
（Ｄ）、図３の（Ａ）ないし（Ｄ）、図４の（Ａ）およ
び（Ｂ）は、実施の形態例の半導体装置２００の製造方
法を示す工程図である。まず、既知の方法に従って、図
１に示したように、シリコン基板１２上の素子分離絶縁
膜１３で分離された領域に、ゲート酸化膜３３、ゲート
電極３４、およびゲート電極３４の両脇下にｎ型拡散層
３６などを形成して、ＭＯＳＦＥＴ１４を作成する。さ
らに、既知の方法に従ってＳｉＯ₂（酸化シリコン）か
らなる膜厚３００ｎｍの絶縁膜１６をＣＶＤ法などによ
り成膜する。次に絶縁膜１６を貫通する接続孔１７を開
口する。

【００１７】つづいて、図２の（Ａ）に示したように、
絶縁膜１６上にポリシリコン層１９をＣＶＤ法により堆
積し、リン（Ｐ）をイオン注入して、ポリシリコン層１
９の抵抗値を下げる。次に、図２の（Ｂ）に示したよう
に、ポリシリコン層１９をエッチバックして絶縁膜１６
を露出させ、ポリシリコンプラグ２１を接続孔１７内に
形成する。そして、図２の（Ｃ）に示したように、スパ
ッタ法などにより膜厚３０ｎｍのＴｉ層２２および膜厚
５０ｎｍのＴｉＮ層からなる耐シリコン拡散導電層２６
を、ポリシリコンプラグ２１を含む絶縁膜層１６上に形
成する。その後、窒素雰囲気中でＲＴＡ（Ｒａｐｉｄ
ＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）処理を施して、
図３の（Ｄ）に示したようにＴｉＳｉ層からなるシリコ
ンコンタクト層２４を、ポリシリコンプラグ２１を含む
絶縁膜層１６上に形成する。次に、図３の（Ａ）に示し
たように、ＤＣスパッタ法などによりＲｕなどからなる
膜厚１００ｎｍの下部電極層２８を耐シリコン拡散導電
層２６上に成膜し、つづいて、酸素および塩素の混合ガ
スを用いたプラズマエッチング法により、図３の（Ｂ）
に示したように、所望の形状に下部電極２８、耐シリコ
ン拡散導電層２６およびシリコンコンタクト層２４を加
工する。

【００１８】そして、Ｂａ（ＤＰＭ）₂、Ｓｒ（ＤＰ
Ｍ）₂、Ｔｉ（ｉ−ＯＣ₃Ｈ₇）₄および酸素ガスを用いた
ＭＯＣＶＤ法により、図３の（Ｃ）に示したように膜厚
２０ｎｍのＢＳＴ膜を容量絶縁膜３０として成膜し、そ
の上で、図３の（Ｄ）に示したように、ＤＣスパッタ法
などによりＲｕなどからなる膜厚１００ｎｍの上部電極
層３２をＢＳＴ膜上に成膜する。なお、ＤＰＭはｂｉｓ
−ＤＩＰＩＶＡＬＯＹＬＭＥＴＨＡＮＡＴＥの略であ
る。

【００１９】次に、図４の（Ａ）に示したように、上部
電極層３２上に、例えばＴｉＮなどからなる膜厚５ｎｍ
ないし１００ｎｍ、望ましくは３０ｎｍ程度の上部電極
密着層５２を反応性ＤＣスパッタ法などにより形成す
る。その後、酸素および塩素の混合ガスを用いたプラズ
マエッチング法により、上部電極層３２および上部電極
密着層５２を所望の形状に加工する。そして、図４の
（Ｂ）に示したように、例えばＳｉＯ₂などからなる膜
厚３００ｎｍの層間絶縁膜４２を、上部電極密着層５２
を覆うように形成する。以上により、ＢＳＴ膜などの高
誘電率薄膜キャパシタを用いた本実施の形態例の半導体
装置２００を製造することができる。

【００２０】なお、上部電極密着層５２の材料としては
ＴｉＮを用いる以外にも、上述のように、ｘを０＜ｘ≦
２としてＴｉ、ＴｉＮ、ＴｉＳｉｘ、Ｗ、ＷＮ、ＷＳｉ
ｘ、Ｔａ、ＴａＮあるいはＴａＳｉｘなどを用いること
ができ、これらは単独で用いることも、またＴｉＮを含
めて複数を用いることも可能であり、さらに、異なる材
料の膜を重ねて積層膜としても同様の効果が得られる。

【００２１】また、上記実施の形態例では上部電極３２
はＲｕにより形成するとしたが、本発明は上部電極３２
が、元素記号あるいは化学式で表してＰｔ、Ｉｒの貴金
属あるいはＲｕＯ₂、ＩｒＯ₂の導電性酸化物、または、
これらの積層膜である場合にも同様の効果を発揮する。

【００２２】また、上記実施例の説明では、高誘電体膜
としてＢＳＴの例を述べたが、本発明は高誘電率膜が、
ＡＢＯ₃の形の化学式で表される化合物（ここで、Ａは
Ｂａ、Ｓｒ、Ｐｂ、Ｃａ、Ｌａ、Ｌｉ、Ｋのうちの少な
くとも１つであり、ＢはＺｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍ
ｇ、Ｍｎ、Ｆｅ、Ｚｎ、Ｗのうちの少なくとも１つであ
る）、または（Ｂｉ₂Ｏ₂）（Ａ_m-1Ｂ_mＯ_3m+1）（ｍ＝
１、２、３、４、５）の形の化学式で表される化合物
（ここで、ＡはＢａ、Ｓｒ、Ｐｂ、Ｃａ、Ｋ、Ｂｉのう
ちの少なくとも１つであり、ＢはＴｉ、Ｔａ、Ｎｂ、Ｗ
のうちの少なくとも１つである）、またはＴａ₂Ｏ₅によ
って高誘電体膜が形成されている場合にも本発明は有効
である。なお、Ｂｉはビスマス、Ｐｂは鉛、Ｃａはカル
シウム、Ｌａはランタニウム、Ｌｉはリチウム、Ｋはカ
リウム、Ｚｒはジルコニウム、Ｎｂはニオビウム、Ｍｇ
はマグネシウム、Ｍｎはマンガン、Ｆｅは鉄、Ｚｎは亜
鉛をそれぞれ表す。

【００２３】上記ＡＢＯ₃の形の化学式で表される化合
物の例としては、化学式により記載すると、ＳｒＴｉＯ
₃、ＰｂＴｉＯ₃、（Ｐｂ，Ｌａ）（Ｚｒ，Ｔｉ）Ｏ₃、
Ｐｂ（Ｍｇ，Ｎｂ）Ｏ₃、Ｐｂ（Ｍｇ，Ｗ）Ｏ₃、Ｐｂ
（Ｚｎ，Ｎｂ）Ｏ₃、ＬｉＴａＯ₃、ＫＴａＯ₃、ＫＮｂ
Ｏ₃などを挙げることができる。

【００２４】また、（Ｂｉ₂Ｏ₂）（Ａ_m-1Ｂ_mＯ_3m+1）
（ｍ＝１、２、３、４、５）の形の化学式で表される化
合物の例としては、化学式で記載すると、Ｂｉ₄Ｔｉ₃Ｏ
₁₂、ＳｒＢｉ₂Ｔａ₂Ｏ₉、ＳｒＢｉ₂Ｎｂ₂Ｏ₉などを挙げ
ることができる。

【００２５】また、上記説明においてはキャパシタ２０
としてＢＯＸ型スタックキャパシタの例を示したが、本
発明は、高誘電容量絶縁膜が上部電極および下部電極に
挟まれた構造を有し、該上部電極上に上部電極密着層を
有し、該キャパシタが層間絶縁膜に覆われていれば、キ
ャパシタ構造を限定せずに有効である。

【００２６】

【発明の効果】以上説明したように本発明の半導体装置
では、上部電極と層間絶縁膜との間にｘを０＜ｘ≦２と
してＴｉ、ＴｉＮ、ＴｉＳｉｘ、Ｗ、ＷＮ、ＷＳｉｘ、
Ｔａ、ＴａＮ、ならびにＴａＳｉｘのうちの少なくとも
１つを含む材料から成る層が形成されているので、上部
電極と層間絶縁膜とは直接接触せず、そして上記材料か
ら成る本発明に係わる層は上部電極および層間絶縁膜の
両方に対して良好な密着性を有している。したがって、
上部電極を貴金属あるいは導電性酸化膜により形成し、
その上に層間絶縁膜を形成して、その後、熱処理などを
行ったとしても、従来のように上部電極と層間絶縁膜と
の間で剥離が生じるといったことがなく、製造歩留まり
を向上させることができる。

【図面の簡単な説明】

【図１】高誘電率薄膜キャパシタを用いた本発明に係わ
る半導体装置の一例を示す断面側面図である。

【図２】（Ａ）ないし（Ｄ）は実施の形態例の半導体装
置の製造方法を示す工程図である。

【図３】（Ａ）ないし（Ｄ）は実施の形態例の半導体装
置の製造方法を示す工程図である。

【図４】（Ａ）および（Ｂ）は実施の形態例の半導体装
置の製造方法を示す工程図である。

【図５】高誘電率薄膜キャパシタを用いた従来の半導体
装置の一例を示す断面側面図である。

【符号の説明】

１２……Ｐ型シリコン基板、１３……素子分離絶縁膜、
１４……ＭＯＳＦＥＴ、１６……層間絶縁膜、１８……
容量コンタクト、１９……ポリシリコン層、２０……キ
ャパシタ、２４……シリコンコンタクト層、２６……耐
シリコン拡散導電層、２８……下部電極、３０……容量
絶縁膜、３２……上部電極、３３……ゲート酸化膜、３
４……ゲート電極、３６……ｎ型拡散層、５２……上部
電極密着層、１００、２００……半導体装置。

Claims

【特許請求の範囲】

【請求項１】半導体基板上に下部電極、絶縁膜、なら
びに貴金属あるいは導電性酸化膜から成る上部電極を積
層して形成したキャパシタを備え、前記上部電極の上に
層間絶縁膜が形成された半導体装置において、前記上部電極と前記層間絶縁膜との間にｘを０＜ｘ≦２
としてＴｉ、ＴｉＮ、ＴｉＳｉｘ、Ｗ、ＷＮ、ＷＳｉ
ｘ、Ｔａ、ＴａＮ、ならびにＴａＳｉｘのうちの少なく
とも１つを含む材料から成る層が形成されていることを
特徴とする半導体装置。
【請求項２】前記上部電極と前記層間絶縁膜との間に
形成された前記層は異なる材料から成る複数の層により
構成されていることを特徴とする請求項１記載の半導体
装置。
【請求項３】前記上部電極と前記層間絶縁膜との間に
形成された前記層の厚さは５ｎｍないし１００ｎｍであ
ることを特徴とする請求項１記載の半導体装置。
【請求項４】前記絶縁膜は（Ｂａ、Ｓｒ）ＴｉＯ₃に
より形成されていることを特徴とする請求項１記載の半
導体装置。
【請求項５】前記絶縁膜は、ＡをＢａ、Ｓｒ、Ｐｂ、
Ｃａ、Ｌａ、Ｌｉ、Ｋのうちの少なくとも１つ、ＢをＺ
ｒ、Ｔｉ、Ｔａ、Ｎｂ、Ｍｇ、Ｍｎ、Ｆｅ、Ｚｎ、Ｗの
うちの少なくとも１つとして、化学式がＡＢＯ₃の形で
表される化合物から成ることを特徴とする請求項１記載
の半導体装置。
【請求項６】前記絶縁膜は、ＡをＢａ、Ｓｒ、Ｐｂ、
Ｃａ、Ｋ、Ｂｉのうちの少なくとも１つ、ＢをＴｉ、Ｔ
ａ、Ｎｂ、Ｗのうちの少なくとも１つとし、ｍを１から
５までのいずれかの整数として、化学式が（Ｂｉ₂Ｏ₂）
（Ａ_m-1Ｂ_mＯ _3m+1）の形の化合物から成ることを特徴と
する請求項１記載の半導体装置。
【請求項７】前記絶縁膜は、Ｔａ₂Ｏ₅であることを特
徴とする請求項１記載の半導体装置。
【請求項８】前記貴金属はＲｕ、Ｐｔ、ならびにＩｒ
のうちのいずれかであることを特徴とする請求項１記載
の半導体装置。
【請求項９】前記導電性酸化膜はＲｕＯ₂またはＩｒ
Ｏ₂であることを特徴とする請求項１記載の半導体装
置。
【請求項１０】前記下部電極は貴金属あるいは導電性
酸化膜により形成されていることを特徴とする請求項１
記載の半導体装置。
【請求項１１】前記半導体基板上に形成され第２の層
間絶縁膜により覆われたＭＯＳＦＥＴと、前記第２の層
間絶縁膜を貫通し半導体基板側端部が前記ＭＯＳＦＥＴ
のソースまたはドレインに接続された容量コンタクトと
を含み、前記下部電極は前記容量コンタクト上に形成さ
れて前記容量コンタクトの他端に接続されていることを
特徴とする請求項１記載の半導体装置。
【請求項１２】前記下部電極と前記容量コンタクトと
の間にはシリコンコンタクト層と耐シリコン拡散導電層
とが介在されていることを特徴とする請求項１１記載の
半導体装置。
【請求項１３】ＲＡＭを構成し、キャパシタは情報記
憶単位を形成することを特徴とする請求項１記載の半導
体装置。