JP2000183091A - Method of mounting semiconductor device - Google Patents

Method of mounting semiconductor device

Info

Publication number
JP2000183091A
JP2000183091A JP10357086A JP35708698A JP2000183091A JP 2000183091 A JP2000183091 A JP 2000183091A JP 10357086 A JP10357086 A JP 10357086A JP 35708698 A JP35708698 A JP 35708698A JP 2000183091 A JP2000183091 A JP 2000183091A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
bump
wire
electrode pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10357086A
Other languages
Japanese (ja)
Inventor
Hirotaka Kobayashi
寛隆 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP10357086A priority Critical patent/JP2000183091A/en
Publication of JP2000183091A publication Critical patent/JP2000183091A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method of mounting a semiconductor device, which can perform electrical connection between a semiconductor device and a wiring board without fail, even under a condition of 0.8 mm or under in electrode pitch. SOLUTION: A method of mounting a semiconductor device on a wiring board 7 has a process of forming a bump 9 on an electrode pad 8, by separating a wire 6 from the junction after jointing the end of the wire 6 onto the electrode pad 8 of the wiring board 7 by ultrasonic pressure bonding, thermal pressure bonding, or thermal pressure bonding using ultrasonic waves together, and a process of heating and joining the external lead-out electrode provided at the semiconductor device and the bump 9 made on the electrode pad 8 of the wiring board 7 with each other.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、配線基板に半導体
装置を実装する際に用いて好適な半導体装置の実装方法
に関する。
The present invention relates to a semiconductor device mounting method suitable for mounting a semiconductor device on a wiring board.

【0002】[0002]

【従来の技術】一般に、配線基板に実装される半導体装
置のタイプは、そのパッケージ形態に応じてピン挿入型
と表面実装型の2つのタイプに大別される。特に近年に
おいては、半導体装置の小型・軽量化や多極化、或いは
高密度実装の要求から、表面実装型が多く採用されてい
る。
2. Description of the Related Art In general, types of semiconductor devices mounted on a wiring board are roughly classified into two types, a pin insertion type and a surface mounting type, according to the package form. In particular, in recent years, the surface mounting type has been widely used in order to reduce the size and weight of the semiconductor device, increase the number of electrodes, or mount the semiconductor device at a high density.

【0003】従来、表面実装型の半導体装置を配線基板
に実装する方法として、半導体装置に設けられた外部引
き出し電極を、そのパッケージ外形部分からはみ出させ
ずに配線基板の電極パッドに接合する方法が知られてい
る。具体的には、半導体装置の底面部に外部引き出し電
極を配設して、これが実装される配線基板の電極パッド
上に公知の印刷技術を用いてはんだペーストを塗布した
後、そのはんだペースト上に上記半導体装置の外部引き
出し電極を押圧しつつ加熱することにより、両者を電気
的かつ機械的に接続するものである。
Conventionally, as a method of mounting a surface mount type semiconductor device on a wiring board, there has been a method of bonding an external lead electrode provided on the semiconductor device to an electrode pad of the wiring board without protruding from the package outer portion. Are known. Specifically, an external lead electrode is provided on the bottom surface of the semiconductor device, and a solder paste is applied using a known printing technique on an electrode pad of a wiring board on which the external lead electrode is mounted. The semiconductor device is electrically and mechanically connected by heating while pressing the external lead electrode of the semiconductor device.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、半導体
装置の故障等に伴い、配線基板に実装した半導体装置を
取り除いて、新しい半導体装置(良品)を取り付ける、
つまり半導体装置のリペアを行おうとした場合、半導体
装置の外部引き出し電極のピッチが0.8mm以下と非
常に狭い条件では、部分的に印刷を行ってはんだペース
トを塗布後、リフローを通すことはできない。また、は
んだゴテ等によるはんだ供給は、バッドピッチが狭いた
め非常に難しいという問題がある。また、今後基板パッ
ドピッチが0.8mmより更に狭くなると、印刷による
はんだペーストの供給では、十分な精度が得られず、ズ
レが生じ、パッド間ではんだブリッジが発生してしまう
問題もある。
However, due to the failure of the semiconductor device, the semiconductor device mounted on the wiring board is removed, and a new semiconductor device (good product) is attached.
In other words, when the semiconductor device is to be repaired, if the pitch of the external lead-out electrodes of the semiconductor device is very narrow at 0.8 mm or less, reflow cannot be performed after partially printing and applying the solder paste. . In addition, there is a problem that it is very difficult to supply solder using a soldering iron or the like due to a narrow pad pitch. Further, if the substrate pad pitch is further narrower than 0.8 mm in the future, there is a problem that sufficient accuracy cannot be obtained by supplying the solder paste by printing, a displacement occurs, and a solder bridge occurs between pads.

【0005】本発明は、上記課題を解決するためになさ
れたもので、その目的とするところは、電極ピッチ0.
8mm以下の条件でも、半導体装置と配線基板との電気
的な接続を確実に行い得る半導体装置の実装方法を提供
することにある。
The present invention has been made to solve the above-mentioned problems, and an object of the present invention is to provide an electrode having a pitch of 0.1 mm.
It is an object of the present invention to provide a method of mounting a semiconductor device capable of reliably performing electrical connection between a semiconductor device and a wiring board even under a condition of 8 mm or less.

【0006】[0006]

【課題を解決するための手段】本発明に係る半導体装置
の実装方法では、配線基板に半導体装置を実装するにあ
たり、配線基板の電極パッド上に金属細線の端部を超音
波圧着、熱圧着または超音波併用熱圧着により接合した
後、その接合部から金属細線を分離して電極パッド上に
バンプを形成する工程と、半導体装置に設けられた外部
引き出し電極と配線基板の電極パッド上に形成されたバ
ンプとを互いに加熱して接合させる工程とを有したもの
となっている。
In the method of mounting a semiconductor device according to the present invention, when mounting the semiconductor device on a wiring board, an end portion of a thin metal wire is subjected to ultrasonic compression bonding, thermocompression bonding, or the like on an electrode pad of the wiring substrate. After bonding by ultrasonic combined thermocompression bonding, a step of forming a bump on an electrode pad by separating a thin metal wire from the bonded portion, and forming an external lead electrode provided on the semiconductor device and an electrode pad on a wiring board. And bonding the heated bumps to each other by heating.

【0007】この半導体装置の実装方法においては、バ
ンプ位置精度の向上、バンプサイズ供給量の安定化によ
り、はんだペーストの印刷方式に比べ、より狭いパッド
ピッチでも、バンプ間のブリッジが発生せずに半導体装
置と配線基板の接続が可能となる。また、金属細線の端
部を配線基板の電極パッドに接合し、その接合部を分離
してバンプを形成することから、半導体装置のリペアに
も容易に対応可能となる。
In this method of mounting a semiconductor device, the improvement in bump position accuracy and the stabilization of the amount of supply of bump size ensure that no bump-to-bump bridge occurs even with a narrower pad pitch than the solder paste printing method. The connection between the semiconductor device and the wiring board becomes possible. In addition, since the ends of the fine metal wires are joined to the electrode pads of the wiring board, and the joined portions are separated to form bumps, the semiconductor device can be easily repaired.

【0008】[0008]

【発明の実施の形態】以下、本発明に係る半導体装置の
実装方法の具体的な実施の形態につき、図1〜図4を用
いて説明する。図1は実装部品となる半導体装置の構成
例を示すもので、(a)はその側面図、(b)はその底
面図である。図示した半導体装置1においては、インタ
ーポーザーとなるパッケージ基板2上に図示せぬ半導体
チップが実装され、この半導体チップがモールド樹脂3
により封止されている。また、パッケージ基板2の底面
には、複数の外部引き出し電極4が設けられている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A specific embodiment of a method for mounting a semiconductor device according to the present invention will be described below with reference to FIGS. FIGS. 1A and 1B show a configuration example of a semiconductor device serving as a mounting component. FIG. 1A is a side view thereof, and FIG. 1B is a bottom view thereof. In the illustrated semiconductor device 1, a semiconductor chip (not shown) is mounted on a package substrate 2 serving as an interposer.
Is sealed. A plurality of external lead electrodes 4 are provided on the bottom surface of the package substrate 2.

【0009】なお、図1においては、パッケージ基板2
の底面に平らな電極パッドを外部引き出し電極4として
アレイ状に形成したLGA(ランド・グリッド・アレ
イ)の半導体装置1を例示したが、実装部品となる半導
体装置のパッケージ形態としては、パッケージ基板の底
面に球形のはんだをアレイ状に形成したBGA(ボール
・グリッド・アレイ)や、その電極ピッチを狭めたF
(ファインピッチ)−BGA,F−LGA、さらにはパ
ッケージサイズをチップサイズと同等レベルまで縮小化
したCSP(チップ・サイズ・パッケージ)なども適用
できる。
In FIG. 1, the package substrate 2
The semiconductor device 1 of the LGA (land grid array) in which flat electrode pads are formed in the form of an array as the external lead electrodes 4 on the bottom surface of the semiconductor device is exemplified. BGA (Ball Grid Array) in which spherical solder is formed in an array on the bottom surface, and F with narrow electrode pitch
(Fine pitch) -BGA, F-LGA, and CSP (chip size package) in which the package size is reduced to the same level as the chip size can also be applied.

【0010】一方、上記半導体装置1が実装される配線
基板においては、その電極パッド上に以下のような方法
によってバンプを形成する。このバンプ形成に際して
は、図2に示すように、ウェッジツール5に通したワイ
ヤ(金属細線)6を用いて、配線基板7の電極パッド8
上にバンプ9を形成する。配線基板7としては、ガラス
エポキシに代表される有機基板またはセラミクス等の無
機基板などが適用される。電極パッド8としては、金、
銀、銅、パラジウムもしくはこれらを含む合金などが適
用される。また、バンプ9(ワイヤ6の線材)として
は、例えばPb(鉛)、Sn(スズ)、In(インジウ
ム)またはZn(亜鉛)、銀、ビスマスあるいはこれら
を含む合金が適用される。
On the other hand, in the wiring board on which the semiconductor device 1 is mounted, bumps are formed on the electrode pads by the following method. At the time of this bump formation, as shown in FIG. 2, a wire (a thin metal wire) 6 passed through a wedge tool 5 is used to form an electrode pad 8 of a wiring board 7.
The bump 9 is formed thereon. As the wiring board 7, an organic substrate typified by glass epoxy or an inorganic substrate such as ceramics is applied. As the electrode pad 8, gold,
Silver, copper, palladium, an alloy containing these, or the like is used. Further, as the bump 9 (wire material of the wire 6), for example, Pb (lead), Sn (tin), In (indium), Zn (zinc), silver, bismuth, or an alloy containing these is applied.

【0011】図2においては、配線基板7の電極パッド
8上に、ウェッジツール5を用いて、例えばSn−Pb
合金からなるワイヤ6の先端を押圧するとともに、その
押圧したワイヤ6の先端部分(バンプ9となる部分)に
超音波を印加してこれを圧着することにより、バンプ9
を形成する。
In FIG. 2, for example, Sn-Pb is formed on an electrode pad 8 of a wiring board 7 by using a wedge tool 5.
The tip of the wire 6 made of an alloy is pressed, and an ultrasonic wave is applied to the tip of the pressed wire 6 (a portion to be the bump 9) to compress the wire.
To form

【0012】このときの形成条件としては、例えば線径
が80μmのワイヤ6を用いてその先端部をウェッジツ
ール5により押圧し、この状態でワイヤの先端部に20
g〜50gの圧力を加えつつ、周波数60kHz〜20
0kHzで出力5mW〜50mWの超音波を10m秒〜
50m秒加えて、基板温度は常温〜250℃に加熱しワ
イヤ先端(バンプ9となる部分)を電極パッド8に圧着
する。
The forming conditions at this time include, for example, using a wire 6 having a wire diameter of 80 μm, pressing the tip of the wire 6 with a wedge tool 5, and in this state, applying 20 μm to the tip of the wire.
g to 50 g while applying a frequency of 60 kHz to 20
Ultrasonic waves of 5mW to 50mW at 0kHz for 10msec ~
In addition, the substrate temperature is heated from room temperature to 250 ° C. for 50 ms, and the tip of the wire (the portion to be the bump 9) is pressed against the electrode pad 8.

【0013】また、ワイヤ先端の圧着に際しては、先ず
図3(a)に示すように、ウェッジツール5を下降させ
ながら、ワイヤ6の先端を電極パッド8に押し付ける。
このとき、ウェッジツール5の先端に突起部5a(図2
参照)を設けておき、この突起部5aによってワイヤ6
の一部が押し潰されるようにしてもよい。
When the wire tip is pressed, the tip of the wire 6 is pressed against the electrode pad 8 while the wedge tool 5 is lowered, as shown in FIG.
At this time, a protrusion 5a (FIG.
) Is provided, and the wire 6 is
May be crushed.

【0014】次いで、図3(b)に示すように、ウェッ
ジツール5によりワイヤ6の先端を押圧した状態で、上
記形成条件(超音波、熱またはこれらの併用)により、
電極パッド8にワイヤ6の先端を接合(圧着)する。そ
の後、ウエッジツール5に付属するクランパ10は、そ
のクランプ状態を解除した状態(開いた状態)で矢印方
向に移動する。
Next, as shown in FIG. 3 (b), while the tip of the wire 6 is pressed by the wedge tool 5, under the above forming conditions (ultrasonic waves, heat or a combination thereof)
The tip of the wire 6 is bonded (press-bonded) to the electrode pad 8. Thereafter, the clamper 10 attached to the wedge tool 5 moves in the direction of the arrow with the clamped state released (open state).

【0015】その後、一定量動いた後、図3(c)に示
すように、クランパ10がクランプ状態(閉じた状態)
となり、この状態でさらにウェッジツール5とクランパ
10がワイヤ6の長さ方向(矢印方向)に移動する。こ
の移動によりワイヤ6がカットされる。また、ウェッジ
ツール5に突起部5aがある場合は、その突起部5aで
ワイヤ6の一部が押し潰された部分に引っ張り力が作用
することにより、ワイヤ6は電極パッド8との接合部
(バンプ9となる部分)から分離される。
Thereafter, after moving by a predetermined amount, as shown in FIG. 3C, the clamper 10 is in a clamped state (closed state).
In this state, the wedge tool 5 and the clamper 10 further move in the length direction of the wire 6 (the direction of the arrow). This movement cuts the wire 6. When the wedge tool 5 has a projection 5a, a pulling force acts on a portion of the wire 6 where the wire 6 is crushed by the projection 5a. (The part to be the bump 9).

【0016】続いて、図3(d)に示すように、ウェッ
ジツール5が上方に退避した後、次の接合点に向けて移
動する。
Subsequently, as shown in FIG. 3D, after the wedge tool 5 retreats upward, it moves toward the next joining point.

【0017】以上の手順により、配線基板7の電極パッ
ド8上には、例えば70μm径の低融点金属(500℃
以下で溶融する金属)からなるバンプ9が形成される。
この後、バンプ付きの配線基板7を部分的に加熱してバ
ンプ9を溶融することにより、そのバンプ形状を球状ま
たは半球状に成形してもよい。
According to the above procedure, a low-melting metal having a diameter of, for example, 70 μm (500 ° C.)
A bump 9 made of a metal that melts in the following is formed.
Thereafter, the bumped wiring board 7 may be partially heated to melt the bumps 9 to form the bumps into spherical or hemispherical shapes.

【0018】このようにして半導体装置1とバンプ付き
の配線基板7を用意したら、その後は、互いに対応する
外部引き出し電極4とバンプ9を介して配線基板7上に
半導体装置1を実装する。
After preparing the semiconductor device 1 and the wiring board 7 with bumps in this way, thereafter, the semiconductor device 1 is mounted on the wiring board 7 via the external lead electrodes 4 and the bumps 9 corresponding to each other.

【0019】さらに詳述すると、先ずは、配線基板7上
に形成されたバンプ9にフラックスを塗布してから、半
導体装置1を配線基板7の上にマウントする。このと
き、半導体装置1をマウントツールで真空吸着した後、
そのマウントツールのアライメント操作により、配線基
板7に半導体装置1を位置合わせする。
More specifically, first, a flux is applied to the bumps 9 formed on the wiring board 7, and then the semiconductor device 1 is mounted on the wiring board 7. At this time, after the semiconductor device 1 is vacuum-adsorbed by the mount tool,
The semiconductor device 1 is aligned with the wiring board 7 by the alignment operation of the mount tool.

【0020】これにより、図4に示すように、半導体装
置1側に形成された外部引き出し電極4と、これに対応
して配線基板7側に形成されたバンプ9とが互いに対向
した状態となるため、この状態のもとで、外部引き出し
電極4とバンプ9を互いに加熱しながら接触させること
により、これらを熱溶融によって接合する。なお、接合
のための加熱方法としては、半導体装置1と配線基板7
とを局部的にドライヤー等で加熱した状態で、配線基板
7上に半導体チップ1を位置合わせてしてマウントする
ことにより、互いに対応する外部引き出し電極4とバン
プ9を接合させることも可能である。
As a result, as shown in FIG. 4, the external lead-out electrodes 4 formed on the semiconductor device 1 and the bumps 9 formed on the wiring board 7 corresponding thereto are in a state of facing each other. Therefore, in this state, the external lead-out electrode 4 and the bump 9 are brought into contact with each other while being heated, so that they are joined by heat melting. The heating method for bonding includes the semiconductor device 1 and the wiring board 7.
The semiconductor chip 1 is aligned and mounted on the wiring board 7 while locally heated by a dryer or the like, so that the corresponding external lead-out electrodes 4 and bumps 9 can be joined to each other. .

【0021】また、ワイヤ6の端部を配線基板7の電極
パッド8に接合し、その接合部を分離してバンプ9を形
成することから、半導体装置1のリペアに際して、配線
基板7の電極ピッチが狭くてもバンプ形成を容易に行え
るようになる。さらに、バンプ形状を球状または半球状
としない場合は、配線基板7の電極パッド8上にバンプ
を形成する際に、配線基板7をリフロー炉に通す必要が
なくなるため、バンプ形成のための工程を簡略化するこ
ともできる。
Further, since the ends of the wires 6 are bonded to the electrode pads 8 of the wiring board 7 and the bonding portions are separated to form the bumps 9, the electrode pitch of the wiring board 7 is repaired when the semiconductor device 1 is repaired. The bump can be easily formed even if the width is small. Further, when the bump shape is not spherical or hemispherical, it is not necessary to pass the wiring board 7 through a reflow furnace when forming the bumps on the electrode pads 8 of the wiring board 7. It can also be simplified.

【0022】[0022]

【発明の効果】以上説明したように、本発明に係る半導
体装置の実装方法によれば、半導体装置側の外部引き出
し電極と配線基板側に形成したバンプとを接合させるに
あたって、配線基板の電極パッドとバンプとの接合状態
を保持しつつ、半導体装置と配線基板の電極同士を互い
に接合させることができるとともに、バンプ間でのブリ
ッジの発生を防止できるため、電極ピッチが0.8mm
以下の条件であっても、半導体装置と配線基板との電気
的接続を確実に行うことが可能となる。さらに、金属細
線の端部を配線基板の電極パッドに接合し、その接合部
を分離してバンプを形成することから、半導体装置のリ
ペアにも容易に対応できる。
As described above, according to the semiconductor device mounting method of the present invention, when the external lead electrode on the semiconductor device side and the bump formed on the wiring substrate side are joined, the electrode pad of the wiring substrate is used. The electrodes of the semiconductor device and the wiring board can be bonded to each other while maintaining the bonding state between the bumps and the bumps, and the occurrence of bridges between the bumps can be prevented.
Even under the following conditions, the electrical connection between the semiconductor device and the wiring board can be reliably performed. Furthermore, since the ends of the fine metal wires are joined to the electrode pads of the wiring board, and the joined portions are separated to form bumps, the semiconductor device can be easily repaired.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体装置の実装方法の一実施形
態を説明する図(その1)である。
FIG. 1 is a diagram (part 1) illustrating an embodiment of a semiconductor device mounting method according to the present invention.

【図2】本発明に係る半導体装置の実装方法の一実施形
態を説明する図(その2)である。
FIG. 2 is a diagram (part 2) illustrating an embodiment of a semiconductor device mounting method according to the present invention.

【図3】本発明に係る半導体装置の実装方法の一実施形
態を説明する図(その3)である。
FIG. 3 is a diagram (part 3) for explaining an embodiment of a semiconductor device mounting method according to the present invention;

【図4】本発明に係る半導体装置の実装方法の一実施形
態を説明する図(その4)である。
FIG. 4 is a view (No. 4) for explaining an embodiment of a semiconductor device mounting method according to the present invention;

【符号の説明】[Explanation of symbols]

1…半導体装置、4…外部引き出し電極、6…ワイヤ
(金属細線)、7…配線基板、8…電極パッド、9…バ
ンプ
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 4 ... External extraction electrode, 6 ... Wire (metal thin wire), 7 ... Wiring board, 8 ... Electrode pad, 9 ... Bump

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 配線基板に半導体装置を実装する方法に
おいて、 前記配線基板の電極パッド上に金属細線の端部を超音波
圧着、熱圧着または超音波併用熱圧着により接合した
後、その接合部から前記金属細線を分離して前記電極パ
ッド上にバンプを形成する工程と、 前記半導体装置に設けられた外部引き出し電極と前記配
線基板の電極パッド上に形成された前記バンプとを互い
に加熱して接合させる工程とを有することを特徴とする
半導体装置の実装方法。
1. A method of mounting a semiconductor device on a wiring board, comprising: bonding an end of a thin metal wire to an electrode pad of the wiring board by ultrasonic compression bonding, thermocompression bonding, or thermocompression combined with ultrasonic bonding; Forming a bump on the electrode pad by separating the thin metal wire from; and heating the external lead electrode provided on the semiconductor device and the bump formed on the electrode pad of the wiring board to each other. Bonding the semiconductor device.
【請求項2】 前記配線基板の電極パッド上に前記バン
プを形成した後、該バンプを加熱溶融して球状もしくは
半球状に成形する工程を有することを特徴とする請求項
1記載の半導体装置の実装方法。
2. The semiconductor device according to claim 1, further comprising, after forming the bump on the electrode pad of the wiring substrate, heating and melting the bump to form a spherical or hemispherical shape. Implementation method.
JP10357086A 1998-12-16 1998-12-16 Method of mounting semiconductor device Pending JP2000183091A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10357086A JP2000183091A (en) 1998-12-16 1998-12-16 Method of mounting semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10357086A JP2000183091A (en) 1998-12-16 1998-12-16 Method of mounting semiconductor device

Publications (1)

Publication Number Publication Date
JP2000183091A true JP2000183091A (en) 2000-06-30

Family

ID=18452321

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10357086A Pending JP2000183091A (en) 1998-12-16 1998-12-16 Method of mounting semiconductor device

Country Status (1)

Country Link
JP (1) JP2000183091A (en)

Similar Documents

Publication Publication Date Title
JP3115155B2 (en) Semiconductor device and manufacturing method thereof
JP3848723B2 (en) Mounting structure of semiconductor device and inspection method thereof
US7833831B2 (en) Method of manufacturing an electronic component and an electronic device
US5877079A (en) Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void
JP2002158257A (en) Flip-chip bonding method
JPH09260428A (en) Semiconductor device an mounting method thereof
JP2001332583A (en) Method of mounting semiconductor chip
JP3836349B2 (en) Semiconductor device and manufacturing method thereof
JPH0997816A (en) Mounting method and mounting structure of semiconductor device
JP3022151B2 (en) Capillary for wire bonding apparatus and method for forming electrical connection bump using the capillary
JPH09246319A (en) Flip chip mounting method
JPH0312942A (en) Sealing of semiconductor device and semiconductor chip
JP2000022300A (en) Wiring board and electronic unit
JP2000183091A (en) Method of mounting semiconductor device
JP2000150573A (en) Manufacture of semiconductor device
JP4200090B2 (en) Manufacturing method of semiconductor device
JPH0350736A (en) Manufacture of bump of semiconductor chip
JP3644189B2 (en) Bump structure and manufacturing method thereof
KR100546001B1 (en) Soldering of Electronic Components Using Longitudinal Ultrasound
JPH08236575A (en) Semiconductor device and manufacturing method thereof
JPH05235098A (en) Flip chip bonding method
JP2000277566A (en) Electronic part unit and its manufacture
JPH06151440A (en) Semiconductor device, its manufacture, and its packaging body
JP2000332060A (en) Semiconductor device and manufacture thereof
JP2002184811A (en) Electronic circuit device and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050826

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070619