JP2000183033A - 半導体製造方法及び半導体製造装置 - Google Patents
半導体製造方法及び半導体製造装置Info
- Publication number
- JP2000183033A JP2000183033A JP35678298A JP35678298A JP2000183033A JP 2000183033 A JP2000183033 A JP 2000183033A JP 35678298 A JP35678298 A JP 35678298A JP 35678298 A JP35678298 A JP 35678298A JP 2000183033 A JP2000183033 A JP 2000183033A
- Authority
- JP
- Japan
- Prior art keywords
- electrode member
- lower electrode
- wafer
- interval
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 ウエハ加工直前のギャップ間隔をウエハ毎に
正確に測定し、ギャップの正確度を向上させて、ウエハ
の加工品質を一定に保持する半導体製造装置および製造
方法を提供する。 【解決手段】 本発明の半導体製造装置は、処理室１内
に上部電極１５と、上部電極１５を設置された上側電極
部材１６と、下部電極１１と、下部電極１１を設置され
た下側電極部材１７と、下側電極部材１７に設置された
リフトピン１０と、リフトピン１０に設けられた接点１
２と、リフトピン１０を駆動するパルスモータ１３と、
駆動ギア１４とにより構成される。リフトピン１０の昇
降動作により、上部電極１５と下部電極１７との間隔
（ギャップ値）を測定し、元々の間隔の設定値と比較す
ることにより、ギャップ値と設定値とが一致する場合に
は、ウエハの表面にエッチング処理を開始する。また不
一致の場合には、ギャップ値と設定値との差分に応じて
補正した信号に基づいて駆動ギア１４を駆動させ、補正
処理を行う。従って、ウエハの加工品質を一定に保持す
ることができる。
正確に測定し、ギャップの正確度を向上させて、ウエハ
の加工品質を一定に保持する半導体製造装置および製造
方法を提供する。 【解決手段】 本発明の半導体製造装置は、処理室１内
に上部電極１５と、上部電極１５を設置された上側電極
部材１６と、下部電極１１と、下部電極１１を設置され
た下側電極部材１７と、下側電極部材１７に設置された
リフトピン１０と、リフトピン１０に設けられた接点１
２と、リフトピン１０を駆動するパルスモータ１３と、
駆動ギア１４とにより構成される。リフトピン１０の昇
降動作により、上部電極１５と下部電極１７との間隔
（ギャップ値）を測定し、元々の間隔の設定値と比較す
ることにより、ギャップ値と設定値とが一致する場合に
は、ウエハの表面にエッチング処理を開始する。また不
一致の場合には、ギャップ値と設定値との差分に応じて
補正した信号に基づいて駆動ギア１４を駆動させ、補正
処理を行う。従って、ウエハの加工品質を一定に保持す
ることができる。
Description
【０００１】
【発明の属する技術分野】本発明は、安定したエッチン
グ形状を得るために、常に上側電極と下側電極との間隔
（ギャップ値）を一定に保持できる半導体製造方法及び
半導体製造装置に関する。
グ形状を得るために、常に上側電極と下側電極との間隔
（ギャップ値）を一定に保持できる半導体製造方法及び
半導体製造装置に関する。
【０００２】
【従来の技術】従来の半導体製造装置として図６に示さ
れる構成が知られている。図６に示される半導体製造装
置において、例えば、ドライエッチング装置で一般的に
行われている手法としては、処理室内の大気開放時に測
定冶具５１として圧縮によりその長さが変位するコマの
ようなものを上側電極５２と下側電極５３との間にセッ
トする。上部電極５２または下部電極５３を上昇または
下降させた後、再度処理室内の大気開放を行い、測定冶
具５１を取り出し、その長さを計測して間隔（ギャップ
値）を測定するという手法が採用されている。
れる構成が知られている。図６に示される半導体製造装
置において、例えば、ドライエッチング装置で一般的に
行われている手法としては、処理室内の大気開放時に測
定冶具５１として圧縮によりその長さが変位するコマの
ようなものを上側電極５２と下側電極５３との間にセッ
トする。上部電極５２または下部電極５３を上昇または
下降させた後、再度処理室内の大気開放を行い、測定冶
具５１を取り出し、その長さを計測して間隔（ギャップ
値）を測定するという手法が採用されている。
【０００３】また、別の従来例として、例えば、厚さに
ばらつきがあるガラス基板に一定の膜厚でレジストを塗
布するレジスト塗布装置が特開平９−６８８０４号公報
に開示されている。このレジスト塗布装置は、特にガラ
ス基板の厚さに応じて、ニップローラ支持部材をロール
バーに対して接近または離間させる昇降機構と、これを
駆動させるためのパルスモータなどを用いて、ニップロ
ーラとロールバーとの間の間隔を変化させている。これ
により、ガラス基板の厚みにばらつきがあっても一定の
膜厚でガラス基板上にレジストを塗布することができ
る。
ばらつきがあるガラス基板に一定の膜厚でレジストを塗
布するレジスト塗布装置が特開平９−６８８０４号公報
に開示されている。このレジスト塗布装置は、特にガラ
ス基板の厚さに応じて、ニップローラ支持部材をロール
バーに対して接近または離間させる昇降機構と、これを
駆動させるためのパルスモータなどを用いて、ニップロ
ーラとロールバーとの間の間隔を変化させている。これ
により、ガラス基板の厚みにばらつきがあっても一定の
膜厚でガラス基板上にレジストを塗布することができ
る。
【０００４】
【発明が解決しようとする課題】しかしながら、図６に
示される従来の半導体製造装置においては、処理室内の
メンテナンス等で大気開放を行う場合にのみ、ギャップ
値を測定するものに過ぎないので、ウェハの表面加工処
理する際にギャップ値の再現性を保証することができな
いという問題がある。
示される従来の半導体製造装置においては、処理室内の
メンテナンス等で大気開放を行う場合にのみ、ギャップ
値を測定するものに過ぎないので、ウェハの表面加工処
理する際にギャップ値の再現性を保証することができな
いという問題がある。
【０００５】また、特開平９−６８８０４号公報に開示
されるレジスト塗布装置においては、ガラス基板の厚さ
に応じて、昇降機構とパルスモータとを用いて、ニップ
ローラとロールバーとの間隔を変化させてレジストを塗
布することによりレジスト層の厚みのばらつきをないよ
うにしたが、ニップローラとロールバーのニップ圧の調
整が充分でない場合、あるいはパルスモータの回転が電
圧変動やノイズ等の影響により変動する場合には、均一
にガラス基板上にレジストできないため、製品の均一化
を保証することができないという問題がある。
されるレジスト塗布装置においては、ガラス基板の厚さ
に応じて、昇降機構とパルスモータとを用いて、ニップ
ローラとロールバーとの間隔を変化させてレジストを塗
布することによりレジスト層の厚みのばらつきをないよ
うにしたが、ニップローラとロールバーのニップ圧の調
整が充分でない場合、あるいはパルスモータの回転が電
圧変動やノイズ等の影響により変動する場合には、均一
にガラス基板上にレジストできないため、製品の均一化
を保証することができないという問題がある。
【０００６】本発明の第１の目的は、一連のウェハの連
続加工処理において、ウェハ加工直前のギャップ間隔を
ウェハ毎に正確に測定することにより、ウェハ加工品質
に影響する上部電極と下部電極との間隔（ギャップ値）
の正確度を向上させて、ウェハの加工品質を一定に保持
する半導体製造方法及び半導体製造装置を提供すること
にある。
続加工処理において、ウェハ加工直前のギャップ間隔を
ウェハ毎に正確に測定することにより、ウェハ加工品質
に影響する上部電極と下部電極との間隔（ギャップ値）
の正確度を向上させて、ウェハの加工品質を一定に保持
する半導体製造方法及び半導体製造装置を提供すること
にある。
【０００７】本発明の第２の目的は、一連のウェハの連
続加工処理において、ウェハ加工直前のギャップ間隔の
測定値と元々の設定値とを比較して補正することによ
り、モータの回転変動などに影響されることなく、一定
の品質の製品を製造できる半導体製造方法及び半導体製
造装置を提供することにある。
続加工処理において、ウェハ加工直前のギャップ間隔の
測定値と元々の設定値とを比較して補正することによ
り、モータの回転変動などに影響されることなく、一定
の品質の製品を製造できる半導体製造方法及び半導体製
造装置を提供することにある。
【０００８】
【課題を解決するための手段】前記課題を解決するため
に、請求項１記載の発明は、少なくともウェハ加工処理
室内に上側電極を一部に設けられた上側電極部材と、該
上側電極部材と任意の間隔をおいて下側電極を一部に設
けられた下側電極部材とを備える半導体製造装置におい
て、処理室内を密閉状態に保持したまま下側電極部材に
設けられた昇降機構を下側電極部材の位置よりも下方に
引き下げて下側電極部材の上にウェハを載置して加工す
る加工工程と、昇降機構を下側電極部材より上方に駆動
することにより上側電極部材と下側電極部材との間隔
（ギャップ値）を測定する測定工程と、を有することを
特徴とする。
に、請求項１記載の発明は、少なくともウェハ加工処理
室内に上側電極を一部に設けられた上側電極部材と、該
上側電極部材と任意の間隔をおいて下側電極を一部に設
けられた下側電極部材とを備える半導体製造装置におい
て、処理室内を密閉状態に保持したまま下側電極部材に
設けられた昇降機構を下側電極部材の位置よりも下方に
引き下げて下側電極部材の上にウェハを載置して加工す
る加工工程と、昇降機構を下側電極部材より上方に駆動
することにより上側電極部材と下側電極部材との間隔
（ギャップ値）を測定する測定工程と、を有することを
特徴とする。
【０００９】処理室内の密閉状態を保持したまま下側電
極部材に設けた昇降機構を下側電極部材より下方に引き
下げる際には、下部電極部材の上にウェハを載せてその
ウェハを連続的に加工し、昇降機構を下部電極部材より
上方に駆動し、上側電極部材と下側電極部材との間の昇
降機構の上昇時のギャップの変位量を測定し、一連のウ
ェハの連続処理において、ウェハ加工直前のギャップ間
隔をウェハ毎に正確に測定することにより、ウェハ加工
品質に影響するギャップの正確度を向上させて、ウェハ
の加工品質を一定に保持する。
極部材に設けた昇降機構を下側電極部材より下方に引き
下げる際には、下部電極部材の上にウェハを載せてその
ウェハを連続的に加工し、昇降機構を下部電極部材より
上方に駆動し、上側電極部材と下側電極部材との間の昇
降機構の上昇時のギャップの変位量を測定し、一連のウ
ェハの連続処理において、ウェハ加工直前のギャップ間
隔をウェハ毎に正確に測定することにより、ウェハ加工
品質に影響するギャップの正確度を向上させて、ウェハ
の加工品質を一定に保持する。
【００１０】請求項２記載の発明は、請求項１記載の発
明において、測定工程による間隔（ギャップ値）と上側
電極部材及び下側電極部材の間隔の設定値とを比較する
比較工程と、比較工程の結果、間隔と該間隔の設定値と
が一致しない場合に昇降機構の駆動量を修正する修正工
程と、を有することを特徴とする。
明において、測定工程による間隔（ギャップ値）と上側
電極部材及び下側電極部材の間隔の設定値とを比較する
比較工程と、比較工程の結果、間隔と該間隔の設定値と
が一致しない場合に昇降機構の駆動量を修正する修正工
程と、を有することを特徴とする。
【００１１】ギャップの測定結果（実測値）とギャップ
の管理値（設定値）との比較をする際には、測定結果と
ギャップの管理値が一致しないとき、昇降機構の駆動量
を修正することにより、ウェハ加工品質に影響するギャ
ップの正確度をより向上させて、ウェハの加工品質を一
定に保持する。
の管理値（設定値）との比較をする際には、測定結果と
ギャップの管理値が一致しないとき、昇降機構の駆動量
を修正することにより、ウェハ加工品質に影響するギャ
ップの正確度をより向上させて、ウェハの加工品質を一
定に保持する。
【００１２】請求項３記載の発明は、請求項１または２
記載の発明において、比較工程の結果、間隔と該間隔の
設定値とが一致する場合にウェハの加工処理を開始する
開始工程を有することを特徴とする。
記載の発明において、比較工程の結果、間隔と該間隔の
設定値とが一致する場合にウェハの加工処理を開始する
開始工程を有することを特徴とする。
【００１３】測定結果とギャップの管理値が一致すると
きは、ウェハの加工を開始することにより、より再現性
の高くして品質の一定な製品を得ることができる。
きは、ウェハの加工を開始することにより、より再現性
の高くして品質の一定な製品を得ることができる。
【００１４】請求項４記載の発明は、少なくともウェハ
加工処理室内に上側電極を一部に設けられた上側電極部
材と、該上側電極部材と任意の間隔をおいて下側電極を
一部に設けられた下側電極部材とを備える半導体製造装
置において、処理室内を密閉状態に保持したまま下側電
極部材に設けられたロッドを下側電極部材より下方に引
き下げる昇降手段と、下部電極部材の上にウェハを載せ
て該ウェハを加工処理する加工手段と、昇降手段により
ロッドを下部電極部材より上方に駆動し、上側電極部材
と下側電極部材との間におけるロッドの上昇時の間隔の
変位量を測定する測定手段と、を有することを特徴とす
る。
加工処理室内に上側電極を一部に設けられた上側電極部
材と、該上側電極部材と任意の間隔をおいて下側電極を
一部に設けられた下側電極部材とを備える半導体製造装
置において、処理室内を密閉状態に保持したまま下側電
極部材に設けられたロッドを下側電極部材より下方に引
き下げる昇降手段と、下部電極部材の上にウェハを載せ
て該ウェハを加工処理する加工手段と、昇降手段により
ロッドを下部電極部材より上方に駆動し、上側電極部材
と下側電極部材との間におけるロッドの上昇時の間隔の
変位量を測定する測定手段と、を有することを特徴とす
る。
【００１５】ウェハの加工の際には、処理室内の密閉状
態を保持したまま下側電極部材に設けたロッドを昇降手
段で下側電極部材より下方に引き下げて、ついで電極間
隔を測定するため、下部電極部材の上にウェハを載せ，
下部電極部材の上方にロッドを駆動し、上側電極部材と
下側電極部材との間のロッドの上昇時のギャップの変位
量を測定する。
態を保持したまま下側電極部材に設けたロッドを昇降手
段で下側電極部材より下方に引き下げて、ついで電極間
隔を測定するため、下部電極部材の上にウェハを載せ，
下部電極部材の上方にロッドを駆動し、上側電極部材と
下側電極部材との間のロッドの上昇時のギャップの変位
量を測定する。
【００１６】請求項５記載の発明は、請求項４記載の発
明において、少なくともウェハ加工処理室内に上側電極
を一部に設けられた上側電極部材と、該上側電極部材と
任意の間隔をおいて下側電極を一部に設けられた下側電
極部材とを備える半導体製造装置において、処理室内を
密閉状態に保持したまま下側電極部材に設けられたロッ
ドを下側電極部材より下方に引き下げる昇降手段と、下
部電極部材の上にウェハを載せて該ウェハを加工処理す
る加工手段と、昇降手段によりロッドを下部電極部材よ
り上方に駆動し、上側電極部材と下側電極部材との間に
おけるロッドの上昇時の間隔の変位量を測定する測定手
段と、を有することを特徴とする。
明において、少なくともウェハ加工処理室内に上側電極
を一部に設けられた上側電極部材と、該上側電極部材と
任意の間隔をおいて下側電極を一部に設けられた下側電
極部材とを備える半導体製造装置において、処理室内を
密閉状態に保持したまま下側電極部材に設けられたロッ
ドを下側電極部材より下方に引き下げる昇降手段と、下
部電極部材の上にウェハを載せて該ウェハを加工処理す
る加工手段と、昇降手段によりロッドを下部電極部材よ
り上方に駆動し、上側電極部材と下側電極部材との間に
おけるロッドの上昇時の間隔の変位量を測定する測定手
段と、を有することを特徴とする。
【００１７】ロッドの上昇によるギャップの変位がある
場合は、ギャップを測定するタイミングがウェハを加工
する直前になる。
場合は、ギャップを測定するタイミングがウェハを加工
する直前になる。
【００１８】請求項６記載の発明は、少なくともウェハ
加工処理室内に上側電極を一部に設けられた上側電極部
材と、該上側電極部材と任意の間隔をおいて下側電極を
一部に設けられた下側電極部材とを備える半導体製造装
置において、処理室内を密閉状態に保持したまま下側電
極部材に設けられたロッドを下側電極部材より上方に引
き上げる昇降手段と、上側電極部材の下側外周部に設け
るアノード電極用のカバー部材と、下側電極部材の上側
外周部に設けるカソード電極用のカバー部材と、下部電
極部材の上にウェハを載せて該ウェハを加工処理する加
工手段と、昇降手段によりカソード電極用のカバー部材
より上方に駆動し、アノード電極用のカバー部との間に
おけるロッドの上昇時の間隔の変位量を測定する測定手
段と、を有することを特徴とする。
加工処理室内に上側電極を一部に設けられた上側電極部
材と、該上側電極部材と任意の間隔をおいて下側電極を
一部に設けられた下側電極部材とを備える半導体製造装
置において、処理室内を密閉状態に保持したまま下側電
極部材に設けられたロッドを下側電極部材より上方に引
き上げる昇降手段と、上側電極部材の下側外周部に設け
るアノード電極用のカバー部材と、下側電極部材の上側
外周部に設けるカソード電極用のカバー部材と、下部電
極部材の上にウェハを載せて該ウェハを加工処理する加
工手段と、昇降手段によりカソード電極用のカバー部材
より上方に駆動し、アノード電極用のカバー部との間に
おけるロッドの上昇時の間隔の変位量を測定する測定手
段と、を有することを特徴とする。
【００１９】下部電極部材の上にウェハを載せてそのウ
ェハを加工する際は、昇降手段をカソード電極用のカバ
ー部材より上方に駆動し、アノード電極用のカバー部材
との間のロッドの上昇時のギャップの変位量を測定す
る。
ェハを加工する際は、昇降手段をカソード電極用のカバ
ー部材より上方に駆動し、アノード電極用のカバー部材
との間のロッドの上昇時のギャップの変位量を測定す
る。
【００２０】
【発明の実施の形態】次に、添付図面に基づいて本発明
の実施形態である半導体製造方法及び半導体製造装置を
詳細に説明する。図１から図５を参照すると、本発明に
よる半導体製造方法及び半導体製造装置の実施の形態が
示されている。
の実施形態である半導体製造方法及び半導体製造装置を
詳細に説明する。図１から図５を参照すると、本発明に
よる半導体製造方法及び半導体製造装置の実施の形態が
示されている。
【００２１】図１は、本発明の実施形態である半導体製
造装置の概略構成を示す断面図である。図１において、
本発明の実施形態である半導体製造装置は、密閉した処
理室１内にウェハ搬送用のピンであるリフトピン１０を
有し、リフトピン１０を用いて上部電極１５を配置した
上側電極部材１６と下部電極１１を配置した下側電極部
材１７との間隔であるギャップ値ＧＰを測定する。
造装置の概略構成を示す断面図である。図１において、
本発明の実施形態である半導体製造装置は、密閉した処
理室１内にウェハ搬送用のピンであるリフトピン１０を
有し、リフトピン１０を用いて上部電極１５を配置した
上側電極部材１６と下部電極１１を配置した下側電極部
材１７との間隔であるギャップ値ＧＰを測定する。
【００２２】通常、リフトピン１０は、下部電極１１の
下部にあり、リフトピン１０の上端は、下部電極１１の
表面と同一の平面にある。リフトピン１０の下端には、
接点１２を有しており、リフトピン１０の先端に垂直に
加わる力により開閉する。
下部にあり、リフトピン１０の上端は、下部電極１１の
表面と同一の平面にある。リフトピン１０の下端には、
接点１２を有しており、リフトピン１０の先端に垂直に
加わる力により開閉する。
【００２３】リフトピン１０は、パルスモータ１３によ
り上下動作が可能である。さらに下部電極１１上には、
半導体基板であるウェハ（図示省略）を載置し、表面に
エッチング処理をしやすくするため、上昇または下降で
きるように駆動ギア１４を駆動させる。
り上下動作が可能である。さらに下部電極１１上には、
半導体基板であるウェハ（図示省略）を載置し、表面に
エッチング処理をしやすくするため、上昇または下降で
きるように駆動ギア１４を駆動させる。
【００２４】ギャップの測定をする場合は、ウェハ（図
示省略）が処理室１に搬送される前に行い、ギャップ測
定時にリフトピン１０をパルスモータ１３により上昇さ
せる。リフトピン１０の上昇が停止するまでのパルスカ
ウント値をギャップ間隔とする。
示省略）が処理室１に搬送される前に行い、ギャップ測
定時にリフトピン１０をパルスモータ１３により上昇さ
せる。リフトピン１０の上昇が停止するまでのパルスカ
ウント値をギャップ間隔とする。
【００２５】図２は、本発明の実施形態である半導体製
造装置における作用図である。コントローラ２０は、パ
ルスモータ１３を適正な速度で回転させることにより、
リフトピン１０及び接点１２を駆動させる昇降手段２を
制御する。演算部２１には比較部２２が設けられ、接点
１２のオン（ＯＮ）時に実測値と設定部２３から出力す
る設定値を比較する。比較結果が一致する場合は、コン
トローラ２０を起動してパルスモータ１３を駆動しウェ
ハ２１表面にエッチングをする工程に移行する。
造装置における作用図である。コントローラ２０は、パ
ルスモータ１３を適正な速度で回転させることにより、
リフトピン１０及び接点１２を駆動させる昇降手段２を
制御する。演算部２１には比較部２２が設けられ、接点
１２のオン（ＯＮ）時に実測値と設定部２３から出力す
る設定値を比較する。比較結果が一致する場合は、コン
トローラ２０を起動してパルスモータ１３を駆動しウェ
ハ２１表面にエッチングをする工程に移行する。
【００２６】また比較結果が一致しない場合には、補正
部２４からパルスモータ１３と連動する図１に示される
駆動ギア１４に補正信号を供給するため、コントローラ
２０を起動させる。
部２４からパルスモータ１３と連動する図１に示される
駆動ギア１４に補正信号を供給するため、コントローラ
２０を起動させる。
【００２７】図２（Ａ）は、ウェハ２１を加工する際の
作用図であり、図２（Ｂ）は、電極間隔におけるギャッ
プ値ＧＰを測定する際の作用図である。
作用図であり、図２（Ｂ）は、電極間隔におけるギャッ
プ値ＧＰを測定する際の作用図である。
【００２８】ウェハ２１の表面に、例えば、化学エッチ
ング法またはリフトオフ法を用いて配線パターンを形成
する際に、上部電極１５と下部電極１１との間に形成す
る間隔であるギャップ値ＧＰを測定する。
ング法またはリフトオフ法を用いて配線パターンを形成
する際に、上部電極１５と下部電極１１との間に形成す
る間隔であるギャップ値ＧＰを測定する。
【００２９】図２（Ａ）に示すウェハ２１の加工中に
は、リフトピン１０は下部電極１１中にあり、リフトピ
ン１０の下端には接点１２を有し、リフトピン１０の上
端に加えられる力を以下のようにして測定する。
は、リフトピン１０は下部電極１１中にあり、リフトピ
ン１０の下端には接点１２を有し、リフトピン１０の上
端に加えられる力を以下のようにして測定する。
【００３０】リフトピン１０の駆動は、パルスモータ１
３により行い、リフトピン１０の上昇変位は、比較部２
２における比較結果に基づいてパルスモータ１３の駆動
量から求められる。これにより、ギャップ値ＧＰの測定
が、ウェハ毎もしくはウェハロット毎に測定可能となる
ので、正確なギャップ値の元でウェハ２１を加工するこ
とができる。
３により行い、リフトピン１０の上昇変位は、比較部２
２における比較結果に基づいてパルスモータ１３の駆動
量から求められる。これにより、ギャップ値ＧＰの測定
が、ウェハ毎もしくはウェハロット毎に測定可能となる
ので、正確なギャップ値の元でウェハ２１を加工するこ
とができる。
【００３１】図３は、図１及び図２に示される本発明の
実施形態である半導体製造装置における動作例を示すフ
ローチャートである。図１及び図２の構成に基づいて本
発明の実施形態である半導体製造装置の動作例を説明す
る。
実施形態である半導体製造装置における動作例を示すフ
ローチャートである。図１及び図２の構成に基づいて本
発明の実施形態である半導体製造装置の動作例を説明す
る。
【００３２】ステップＳ３０においては、測定結果（実
測値）と管理値（設定値）との比較を比較部２２で行
う。比較の結果、測定結果と管理値とが一致する場合に
は（ステップＳ３０／ＹＥＳ）、ステップＳ３１に進
み、ウェハ２１の表面にエッチング処理を開始する。
測値）と管理値（設定値）との比較を比較部２２で行
う。比較の結果、測定結果と管理値とが一致する場合に
は（ステップＳ３０／ＹＥＳ）、ステップＳ３１に進
み、ウェハ２１の表面にエッチング処理を開始する。
【００３３】ステップＳ３０において、比較の結果、測
定値と管理値とが一致しない場合には（ステップＳ３０
／ＮＯ）、ステップＳ３２にさらに進み、補正部２４で
比較差分となる補正信号に基づいてコントローラ２０よ
り駆動ギア１４に比較差分の修正信号を供給する。次い
で、ステップＳ３３において、駆動ギア１４を駆動さ
せ、再びステップＳ３０に戻り、繰り返して補正処理を
行う。
定値と管理値とが一致しない場合には（ステップＳ３０
／ＮＯ）、ステップＳ３２にさらに進み、補正部２４で
比較差分となる補正信号に基づいてコントローラ２０よ
り駆動ギア１４に比較差分の修正信号を供給する。次い
で、ステップＳ３３において、駆動ギア１４を駆動さ
せ、再びステップＳ３０に戻り、繰り返して補正処理を
行う。
【００３４】図４は、本発明の他の実施形態である半導
体製造装置の構成を示す断面図であり、上述の図１〜図
３に示される半導体製造装置と同一の構成については同
一の符号を付し、異なる構成について詳しく説明する。
なお、ギャップ測定用のリフトピン１０は、カソードカ
バー３７内に設けてある。リフトピン３８はウェハ２１
の搬送に用いるものである。
体製造装置の構成を示す断面図であり、上述の図１〜図
３に示される半導体製造装置と同一の構成については同
一の符号を付し、異なる構成について詳しく説明する。
なお、ギャップ測定用のリフトピン１０は、カソードカ
バー３７内に設けてある。リフトピン３８はウェハ２１
の搬送に用いるものである。
【００３５】ウェハ２１が下部電極１１上に搬送されて
いる場合のギャップ測定は、まずパルスモータ３４、３
５を駆動してリフトピン３０、３１がアノードカバー３
６に達したとき、接点３２、３３を閉じ、上昇動作を停
止する。停止するまでの駆動量を実測値におけるギャッ
プ値とする。実測値におけるギャップ値とあらかじめ設
定部２３で設定した設定値である真のギャップ値との相
関をとっておくことにより、ギャップの測定をより正確
にすることができる。設定値と実測値のギャップ値が異
なる場合には、パルスモータ３４、３５と連動する駆動
ギア１４に補正値を供給することにより、設定値に合わ
せこむことができる。
いる場合のギャップ測定は、まずパルスモータ３４、３
５を駆動してリフトピン３０、３１がアノードカバー３
６に達したとき、接点３２、３３を閉じ、上昇動作を停
止する。停止するまでの駆動量を実測値におけるギャッ
プ値とする。実測値におけるギャップ値とあらかじめ設
定部２３で設定した設定値である真のギャップ値との相
関をとっておくことにより、ギャップの測定をより正確
にすることができる。設定値と実測値のギャップ値が異
なる場合には、パルスモータ３４、３５と連動する駆動
ギア１４に補正値を供給することにより、設定値に合わ
せこむことができる。
【００３６】図５は、本発明の他の実施形態である半導
体製造装置の動作例を示すフローチャートである。図４
の構成に基づいて図５のフローチャートを説明する。図
３のフローチャートと異なるのは、ステップＳ５０〜ス
テップＳ５２までなので、異なる処理についてのみ詳し
く説明する。
体製造装置の動作例を示すフローチャートである。図４
の構成に基づいて図５のフローチャートを説明する。図
３のフローチャートと異なるのは、ステップＳ５０〜ス
テップＳ５２までなので、異なる処理についてのみ詳し
く説明する。
【００３７】ステップＳ５０においては、ウェハ２１を
搬送する。次に、ステップＳ５１に進んでギャップ値の
測定を行い、さらにステップＳ５２において、ギャップ
の測定結果（実測値）を比較部２２に入力する。以下の
処理は、図３における処理と共通なので詳しい説明を省
略するが、駆動ギア１４を駆動させることができる。
搬送する。次に、ステップＳ５１に進んでギャップ値の
測定を行い、さらにステップＳ５２において、ギャップ
の測定結果（実測値）を比較部２２に入力する。以下の
処理は、図３における処理と共通なので詳しい説明を省
略するが、駆動ギア１４を駆動させることができる。
【００３８】従って、ウェハ２１を下部電極１１の上に
搬送した時においても、ギャップの測定が可能になるの
で、ギャップ値を常に同じ値に保持することができ、品
質の一定した半導体デバイスを製造することができる。
さらに、先の実施形態と他の実施形態の半導体製造装置
を併用することにより、更に精度のよいギャップ値が測
定できるので、さらに品質の良好な半導体デバイスを製
造することができる。
搬送した時においても、ギャップの測定が可能になるの
で、ギャップ値を常に同じ値に保持することができ、品
質の一定した半導体デバイスを製造することができる。
さらに、先の実施形態と他の実施形態の半導体製造装置
を併用することにより、更に精度のよいギャップ値が測
定できるので、さらに品質の良好な半導体デバイスを製
造することができる。
【００３９】上述される実施形態は、本発明の好適な実
施形態であるが、本発明の主旨を逸脱しない限りにおい
て、変形実施可能である。例えば、本発明においては、
リフトピンの昇降動作の変位量によりギャップ値（上部
電極と下部電極との間隔）を測定しているが、リフトピ
ンをパルスモータにより上下させた時の変動分のパルス
値と、上部電極と下部電極との設定値との差分により、
ギャップ値を測定する方法も可能である。
施形態であるが、本発明の主旨を逸脱しない限りにおい
て、変形実施可能である。例えば、本発明においては、
リフトピンの昇降動作の変位量によりギャップ値（上部
電極と下部電極との間隔）を測定しているが、リフトピ
ンをパルスモータにより上下させた時の変動分のパルス
値と、上部電極と下部電極との設定値との差分により、
ギャップ値を測定する方法も可能である。
【００４０】また、本発明においては、ウェハのエッチ
ング処理時において測定するものであるが、スパッタ処
理時におけるターゲットウェハ間の間隔を測定する際に
用いることも可能である。
ング処理時において測定するものであるが、スパッタ処
理時におけるターゲットウェハ間の間隔を測定する際に
用いることも可能である。
【００４１】
【発明の効果】以上の説明より明らかなように、請求項
１記載の発明によれば、下部電極部材の上にウェハを載
せてそのウェハを連続的に加工し、昇降機構を下部電極
部材より上方に駆動し、上側電極部材と下側電極部材と
の間の昇降機構の上昇時のギャップの変位量を測定した
ので、一連のウェハの連続処理において、ウェハ加工直
前のギャップ間隔をウェハ毎に正確に測定することがで
き、ウェハ加工品質に影響するギャップの正確度を向上
させることができるので、ウェハの加工品質を一定に保
持することができる。
１記載の発明によれば、下部電極部材の上にウェハを載
せてそのウェハを連続的に加工し、昇降機構を下部電極
部材より上方に駆動し、上側電極部材と下側電極部材と
の間の昇降機構の上昇時のギャップの変位量を測定した
ので、一連のウェハの連続処理において、ウェハ加工直
前のギャップ間隔をウェハ毎に正確に測定することがで
き、ウェハ加工品質に影響するギャップの正確度を向上
させることができるので、ウェハの加工品質を一定に保
持することができる。
【００４２】請求項２記載の発明によれば、請求項１記
載の発明において、ギャップの測定結果とギャップの管
理値との比較をし、測定結果とギャップの管理値が一致
しないときは、昇降機構の駆動量を修正することによ
り、ウェハ加工品質に影響するギャップの正確度を向上
させることができるので、ウェハの加工品質を一定に保
持することができる。
載の発明において、ギャップの測定結果とギャップの管
理値との比較をし、測定結果とギャップの管理値が一致
しないときは、昇降機構の駆動量を修正することによ
り、ウェハ加工品質に影響するギャップの正確度を向上
させることができるので、ウェハの加工品質を一定に保
持することができる。
【００４３】請求項３記載の発明によれば、請求項１ま
たは２記載の発明において、測定結果とギャップの管理
値が一致するとき、ウェハの加工を開始することによ
り、ウェハの加工品質を一定に保持することができる。
たは２記載の発明において、測定結果とギャップの管理
値が一致するとき、ウェハの加工を開始することによ
り、ウェハの加工品質を一定に保持することができる。
【００４４】請求項４記載の発明によれば、ウェハの加
工処理時に処理室内の密閉状態を保持したまま下側電極
部材に設けたロッドを昇降手段で下側電極部材より下方
に引き下げて、ついで電極間隔を測定するようにしたの
で、下部電極部材の上方にロッドを駆動し、上側電極部
材と下側電極部材との間のロッドの上昇時のギャップの
変位量を測定することができる。
工処理時に処理室内の密閉状態を保持したまま下側電極
部材に設けたロッドを昇降手段で下側電極部材より下方
に引き下げて、ついで電極間隔を測定するようにしたの
で、下部電極部材の上方にロッドを駆動し、上側電極部
材と下側電極部材との間のロッドの上昇時のギャップの
変位量を測定することができる。
【００４５】請求項５記載の発明によれば、請求項４記
載の発明において、ロッドの上昇によるギャップの変位
があるとき、ギャップを測定するタイミングをウェハを
加工する直前にすることができる。
載の発明において、ロッドの上昇によるギャップの変位
があるとき、ギャップを測定するタイミングをウェハを
加工する直前にすることができる。
【００４６】請求項６記載の発明によれば、下部電極部
材の上にウェハを載せてそのウェハを加工する際に昇降
手段をカソード電極用のカバー部材より上方に駆動する
ことにより、アノード電極用のカバー部材との間のロッ
ドの上昇時のギャップの変位量を測定することができ
る。
材の上にウェハを載せてそのウェハを加工する際に昇降
手段をカソード電極用のカバー部材より上方に駆動する
ことにより、アノード電極用のカバー部材との間のロッ
ドの上昇時のギャップの変位量を測定することができ
る。
【図１】本発明の実施形態である半導体製造装置の構成
を示す断面図である。
を示す断面図である。
【図２】本発明の実施形態である半導体製造装置におけ
る作用図である。
る作用図である。
【図３】本発明の実施形態である半導体製造装置の動作
例を示すフローチャートである。
例を示すフローチャートである。
【図４】本発明の他の実施形態である半導体製造装置の
構成を示す断面図である。
構成を示す断面図である。
【図５】本発明の他の実施形態である半導体製造装置の
動作例を示すフローチャートである。
動作例を示すフローチャートである。
【図６】従来の半導体製造装置の構成を示す断面図であ
る。
る。
１ 処理室 ２ 昇降手段 １０ リフトピン １１ 下部電極 １２ 接点 １３ パルスモータ １４ 駆動ギア １５ 上部電極 １６ 上部電極部材 １７ 下部電極部材 ２０ コントローラ ２１ 演算部 ２２ 比較部 ２３ 設定部 ２４ 補正部 ３０、３１、３８ リフトピン ３２、３３ 電極 ３４、３５ パルスモータ ３６ アノードカバー ３７ カソードカバー ＧＰ ギャップ値
Claims (6)
- 【請求項１】 少なくともウェハ加工処理室内に上側電
極を一部に設けられた上側電極部材と、該上側電極部材
と任意の間隔をおいて下側電極を一部に設けられた下側
電極部材とを備える半導体製造装置において、 前記処理室内を密閉状態に保持したまま前記下側電極部
材に設けられた昇降機構を前記下側電極部材の位置より
も下方に引き下げて前記下側電極部材の上に前記ウェハ
を載置して加工する加工工程と、 前記昇降機構を前記下側電極部材より上方に駆動するこ
とにより前記上側電極部材と前記下側電極部材との間隔
（ギャップ値）を測定する測定工程と、 を有することを特徴とする半導体製造方法。 - 【請求項２】 前記測定工程による前記間隔（ギャップ
値）と前記上側電極部材及び前記下側電極部材の間隔の
設定値とを比較する比較工程と、 前記比較工程の結果、前記間隔と該間隔の設定値とが一
致しない場合に前記昇降機構の駆動量を修正する修正工
程と、 を有することを特徴とする請求項１記載の半導体製造方
法。 - 【請求項３】 前記比較工程の結果、前記間隔と該間隔
の設定値とが一致する場合に前記ウェハの加工処理を開
始する開始工程を有することを特徴とする請求項１また
は２記載の半導体製造方法。 - 【請求項４】 少なくともウェハ加工処理室内に上側電
極を一部に設けられた上側電極部材と、該上側電極部材
と任意の間隔をおいて下側電極を一部に設けられた下側
電極部材とを備える半導体製造装置において、 前記処理室内を密閉状態に保持したまま前記下側電極部
材に設けられたロッドを前記下側電極部材より下方に引
き下げる昇降手段と、 前記下部電極部材の上に前記ウェハを載せて該ウェハを
加工処理する加工手段と、 前記昇降手段により前記ロッドを前記下部電極部材より
上方に駆動し、前記上側電極部材と前記下側電極部材と
の間における前記ロッドの上昇時の間隔の変位量を測定
する測定手段と、 を有することを特徴とする半導体製造装置。 - 【請求項５】 前記昇降手段により前記ロッドを上昇さ
せた際に前記間隔の変位量がある場合、前記間隔の変位
量を測定するタイミングが前記加工手段による加工処理
直前となることを特徴とする請求項４記載の半導体製造
装置。 - 【請求項６】 少なくともウェハ加工処理室内に上側電
極を一部に設けられた上側電極部材と、該上側電極部材
と任意の間隔をおいて下側電極を一部に設けられた下側
電極部材とを備える半導体製造装置において、 前記処理室内を密閉状態に保持したまま前記下側電極部
材に設けられたロッドを前記下側電極部材より上方に引
き上げる昇降手段と、 前記上側電極部材の下側外周部に設けるアノード電極用
のカバー部材と、 前記下側電極部材の上側外周部に設けるカソード電極用
のカバー部材と、 前記下部電極部材の上に前記ウェハを載せて該ウェハを
加工処理する加工手段と、 前記昇降手段により前記カソード電極用のカバー部材よ
り上方に駆動し、前記アノード電極用のカバー部との間
における前記ロッドの上昇時の間隔の変位量を測定する
測定手段と、 を有することを特徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35678298A JP2000183033A (ja) | 1998-12-15 | 1998-12-15 | 半導体製造方法及び半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35678298A JP2000183033A (ja) | 1998-12-15 | 1998-12-15 | 半導体製造方法及び半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000183033A true JP2000183033A (ja) | 2000-06-30 |
Family
ID=18450746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35678298A Pending JP2000183033A (ja) | 1998-12-15 | 1998-12-15 | 半導体製造方法及び半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000183033A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006292630A (ja) * | 2005-04-13 | 2006-10-26 | Daishinku Corp | 圧電振動板の周波数測定方法および圧電振動板の周波数分類方法および圧電振動板の周波数測定装置および圧電振動板の周波数分類装置。 |
| JP2011119499A (ja) * | 2009-12-04 | 2011-06-16 | Tokyo Electron Ltd | 基板処理装置及びその電極間距離の測定方法並びにプログラムを記憶する記憶媒体 |
| JP2013232670A (ja) * | 2008-01-16 | 2013-11-14 | Sosul Co Ltd | 基板支持装置、基板処理処置、及びこれを利用する基板処理方法 |
| JP2017216458A (ja) * | 2015-01-22 | 2017-12-07 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 間隙検出用のインテリジェントなハードストップと制御機構 |
| KR20210141805A (ko) * | 2020-05-13 | 2021-11-23 | 에이피시스템 주식회사 | 기판 지지장치 및 기판 지지방법 |
-
1998
- 1998-12-15 JP JP35678298A patent/JP2000183033A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006292630A (ja) * | 2005-04-13 | 2006-10-26 | Daishinku Corp | 圧電振動板の周波数測定方法および圧電振動板の周波数分類方法および圧電振動板の周波数測定装置および圧電振動板の周波数分類装置。 |
| JP2013232670A (ja) * | 2008-01-16 | 2013-11-14 | Sosul Co Ltd | 基板支持装置、基板処理処置、及びこれを利用する基板処理方法 |
| JP2011119499A (ja) * | 2009-12-04 | 2011-06-16 | Tokyo Electron Ltd | 基板処理装置及びその電極間距離の測定方法並びにプログラムを記憶する記憶媒体 |
| JP2017216458A (ja) * | 2015-01-22 | 2017-12-07 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | 間隙検出用のインテリジェントなハードストップと制御機構 |
| KR20210141805A (ko) * | 2020-05-13 | 2021-11-23 | 에이피시스템 주식회사 | 기판 지지장치 및 기판 지지방법 |
| KR102503634B1 (ko) * | 2020-05-13 | 2023-02-27 | 에이피시스템 주식회사 | 기판 지지장치 및 기판 지지방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8138456B2 (en) | Heat processing method, computer-readable storage medium, and heat processing apparatus | |
| TWI270414B (en) | Method of manufacturing substrate having resist film | |
| JP2002009140A (ja) | 静電チャック装置 | |
| KR101705380B1 (ko) | 국소 노광 방법 및 국소 노광 장치 | |
| JPWO2010146928A1 (ja) | 基板用塗布装置 | |
| KR20070054108A (ko) | 스퍼터링 방법 및 스퍼터링 장치 | |
| JP2020040046A (ja) | 基板処理装置、基板処理方法および基板処理のためのコンピュータプログラム | |
| JP2005007393A (ja) | ペースト塗布器及びその制御方法 | |
| US20120114833A1 (en) | Film formation apparatus and film formation method | |
| US7499767B2 (en) | Methods and apparatus for positioning a substrate relative to a support stage | |
| JP2000183033A (ja) | 半導体製造方法及び半導体製造装置 | |
| JP5334536B2 (ja) | プロキシミティ露光装置、プロキシミティ露光装置のマスク搬送方法、及び表示用パネル基板の製造方法 | |
| KR20060048005A (ko) | 도포막 형성장치 및 도포막 형성방법 | |
| JP4742511B2 (ja) | 塗布方法および塗布装置並びにディスプレイ用部材の製造方法 | |
| CN108878250B (zh) | 一种干法刻蚀设备及刻蚀方法 | |
| JP2004321932A (ja) | 接着剤の塗布装置及び接着剤の塗布方法 | |
| JPH11253869A (ja) | 塗布装置 | |
| JPH08323956A (ja) | スクリーン印刷装置におけるクリーム半田の粘度管理方法 | |
| JP3539891B2 (ja) | ペースト塗布機のノズル高さ位置決め方法 | |
| JP3561998B2 (ja) | 枚葉塗工方法およびその装置 | |
| JP2010247067A (ja) | 塗布方法と塗布装置 | |
| JP3588837B2 (ja) | 枚葉塗工方法およびその装置 | |
| CN111338185A (zh) | 增进晶片曝光品质的方法 | |
| JPH08207241A (ja) | クリームはんだ印刷装置の版離れ制御方法 | |
| JPH08138998A (ja) | 処理液塗布装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011113 |