JP2000183022A - Manufacture of compound semiconductor device - Google Patents

Manufacture of compound semiconductor device

Info

Publication number
JP2000183022A
JP2000183022A JP10352876A JP35287698A JP2000183022A JP 2000183022 A JP2000183022 A JP 2000183022A JP 10352876 A JP10352876 A JP 10352876A JP 35287698 A JP35287698 A JP 35287698A JP 2000183022 A JP2000183022 A JP 2000183022A
Authority
JP
Japan
Prior art keywords
recess
etching
oxide film
gaas
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10352876A
Other languages
Japanese (ja)
Inventor
Akinori Seki
章憲 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP10352876A priority Critical patent/JP2000183022A/en
Publication of JP2000183022A publication Critical patent/JP2000183022A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To surely remove an oxide film on the surface of an AlGaAs layer generated by a selective etching, in a recess-gate type FET. SOLUTION: In a process for manufacturing a recess-gate type FET, a recess etching process (S105) subjects it to an aqueous solution containing aqueous ammonia for selective etching with GaAs in wet-etching. An aluminum oxide film generated on the surface of an AlGaAs layer at the lower part GaAs in the recess etching process is removed (S106) in an aqueous phosphate. The temperature of the aqueous phosphate is kept at 30 deg. or below and only an oxide film is removed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は化合物半導体装置の
製造方法、特にリセスゲート型FETの製造方法に関す
る。
The present invention relates to a method for manufacturing a compound semiconductor device, and more particularly to a method for manufacturing a recess gate type FET.

【0002】[0002]

【従来の技術】従来より、GaAs/AlGaAs H
EMT(高電子移動度トランジスタ)などの化合物半導
体装置において、リセスゲート構造が用いられている。
2. Description of the Related Art Conventionally, GaAs / AlGaAs H
2. Description of the Related Art A recess gate structure is used in a compound semiconductor device such as an EMT (high electron mobility transistor).

【0003】リセスゲート構造のFETは、通常GaA
s/AlGaAs層をリン酸水と過酸化水素水を含む水
溶液などを用いてGaAs層のみを選択的にエッチング
してリセス(溝)を形成し、このリセスエッチング工程
においてAlGaAs層の表面に形成されたアルミナ等
の酸化膜をHFを用いて除去していた。
An FET having a recess gate structure is usually made of GaAs.
The s / AlGaAs layer is selectively etched by using only an aqueous solution containing phosphoric acid and hydrogen peroxide to form a recess (groove), and is formed on the surface of the AlGaAs layer in the recess etching step. The oxide film such as alumina was removed using HF.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、リン酸
水と過酸化水素水を含む水溶液を用いて選択的にGaA
s層のみをエッチングする際には、リン酸水と過酸化水
素水のGaAsとAlGaAsに対するエッチングレー
トがほぼ等しいためエッチング時間を厳密にコントロー
ルすることでGaAs層のみを除去する必要があり、選
択的エッチングが困難である問題があった。
However, GaAs is selectively used by using an aqueous solution containing a phosphoric acid solution and a hydrogen peroxide solution.
When etching only the s layer, since the etching rates of phosphoric acid water and hydrogen peroxide water for GaAs and AlGaAs are almost equal, it is necessary to remove only the GaAs layer by strictly controlling the etching time. There was a problem that etching was difficult.

【0005】また、AlGaAs層の表面に形成された
酸化膜をHFで除去する工程においても、酸化膜のみな
らずリセスの側面に位置する保護膜(SiN)をもエッ
チングしてしまい、リセス幅の拡大や部分的なレジスト
剥離などの問題が生じ、相互コンダクタンスなどの電気
特性の低下を招く問題があった。
In the step of removing the oxide film formed on the surface of the AlGaAs layer by HF, not only the oxide film but also the protective film (SiN) located on the side surface of the recess is etched, and the recess width is reduced. Problems such as enlargement and partial peeling of the resist occur, and there is a problem that electrical characteristics such as mutual conductance are lowered.

【0006】本発明は、上記従来技術の有する課題に鑑
みなされたものであり、GaAsの選択エッチング(リ
セスエッチング)を容易かつ確実に行うとともに、選択
エッチングのプロセスでAlGaAs層の表面に形成さ
れた酸化膜のみを確実に除去し、電気特性に優れた化合
物半導体装置を製造できる方法を提供することにある。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and performs a selective etching (recess etching) of GaAs easily and surely, and forms a selective etching process on the surface of an AlGaAs layer. An object of the present invention is to provide a method capable of manufacturing a compound semiconductor device having excellent electrical characteristics by reliably removing only an oxide film.

【0007】[0007]

【課題を解決するための手段】上記目的を達成するため
に、本発明は、基板上にAlGaAs層及びGaAs層
が積層されてなるリセスゲート型化合物半導体装置の製
造方法であって、アンモニア水を含む水溶液を用いて前
記GaAs層を選択的にエッチングする選択エッチング
プロセスと、リン酸水を用いて前記選択エッチングプロ
セスの過程で前記AlGaAs層の表面に形成された酸
化膜を選択的に除去する酸化膜除去プロセスを含むこと
を特徴とする。アンモニア水と過酸化水素水を含む水溶
液(NH4OH+H22)はGaAsをエッチングする
一方、AlGaAsに対してはその表面に形成される酸
化膜によりエッチングが阻止される。したがって、選択
エッチングプロセス(リセスエッチングプロセス)にお
いてアンモニア水を含む水溶液を用いることで、GaA
s層のみを容易かつ確実に選択的にエッチングすること
ができる。そして、選択エッチングプロセス後にリン酸
水(H3PO4)を用いてウエットエッチングすること
で、SiNなどの保護膜をエッチングすることなくAl
GaAsの表面に形成された酸化膜のみを除去すること
ができる。なお、熱リン酸水はSiNなどをエッチング
するので、酸化膜除去プロセスで用いるリン酸水は、S
iNなどをエッチングしない程度の低い温度に維持され
る。
In order to achieve the above object, the present invention provides a method of manufacturing a recess gate type compound semiconductor device having an AlGaAs layer and a GaAs layer laminated on a substrate, the method including an aqueous ammonia. A selective etching process for selectively etching the GaAs layer using an aqueous solution, and an oxide film for selectively removing an oxide film formed on the surface of the AlGaAs layer in the process of the selective etching process using a phosphoric acid solution It is characterized by including a removal process. An aqueous solution (NH 4 OH + H 2 O 2 ) containing aqueous ammonia and hydrogen peroxide etches GaAs, whereas etching of AlGaAs is prevented by an oxide film formed on the surface. Therefore, by using an aqueous solution containing aqueous ammonia in the selective etching process (recess etching process),
Only the s layer can be selectively etched easily and reliably. Then, after the selective etching process, wet etching is performed using phosphoric acid water (H 3 PO 4 ), so that a protective film such as SiN is not etched.
Only the oxide film formed on the surface of GaAs can be removed. Since the hot phosphoric acid solution etches SiN and the like, the phosphoric acid solution used in the oxide film removal process is S
The temperature is kept low enough not to etch iN or the like.

【0008】[0008]

【発明の実施の形態】以下、図面に基づき本発明の実施
形態について説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0009】図1には、本実施形態におけるGaAs/
AlGaAs HEMTの製造工程が示されている。基
板上に順次AlGaAs層やGaAs層、GaAsコン
タクト層などをエピタキシャル成長させ(S101)、
素子分離した後(S102)、SiNのスペーサを形成
して(S103)ソース/ドレインを形成する(S10
4)。
FIG. 1 shows GaAs / GaAs in this embodiment.
The manufacturing process of AlGaAs HEMT is shown. An AlGaAs layer, a GaAs layer, a GaAs contact layer, and the like are sequentially epitaxially grown on the substrate (S101).
After element isolation (S102), a SiN spacer is formed (S103) to form a source / drain (S10).
4).

【0010】図2には、S104までの工程で得られた
装置の断面図が示されている。半絶縁性GaAs基板1
0上にGaAsバッファ層12、AlGaAs電子供給
層14、GaAsコンタクト層16がエピタキシャル成
長させて形成され、SiNスペーサ18及びソース2
0、ドレイン(AuGe/Ni/Au)22が形成され
る。
FIG. 2 is a sectional view of the device obtained in the steps up to S104. Semi-insulating GaAs substrate 1
A GaAs buffer layer 12, an AlGaAs electron supply layer 14, and a GaAs contact layer 16 are formed by epitaxial growth on the SiN spacer 18 and the source 2
0, a drain (AuGe / Ni / Au) 22 is formed.

【0011】図1に戻り、ソース/ドレインを形成した
後に、レジストを積層し、このレジストをマスクとして
GaAs層の選択エッチング(リセスエッチング)を行
う(S105)。本実施形態の特徴の1つは、この選択
エッチング(リセスエッチング)においてアンモニア水
を含む水溶液(アンモニア水と過酸化水素水)を用いる
点であり、アンモニア水を含む水溶液(アンモニア水と
過酸化水素水)のGaAsのエッチングレートは約20
0nm/分であるのに対し、AlGaAsのエッチング
レートは約1nm/分と極めて遅くなることを利用して
GaAs層のみを容易に選択エッチングすることができ
る。
Returning to FIG. 1, after forming the source / drain, a resist is laminated, and selective etching (recess etching) of the GaAs layer is performed using this resist as a mask (S105). One of the features of this embodiment is that an aqueous solution containing aqueous ammonia (aqueous ammonia and hydrogen peroxide) is used in this selective etching (recess etching), and an aqueous solution containing aqueous ammonia (aqueous ammonia and hydrogen peroxide) is used. The etching rate of GaAs in water is about 20
By utilizing the fact that the etching rate of AlGaAs is extremely slow at about 1 nm / min, whereas it is 0 nm / min, it is possible to easily selectively etch only the GaAs layer.

【0012】図3には、アンモニア水を含む水溶液(ア
ンモニア水と過酸化水素水)で選択エッチング(リセス
エッチング)した場合の断面図が示されている。フォト
レジスト23が積層され、アンモニア水を含む水溶液を
用いたウエットエッチングによりGaAsコンタクト層
16のみをエッチングしてリセス24が形成される。な
お、この選択エッチング(リセスエッチング)の際に、
AlGaAs電子供給層14の表面にはアルミナなどの
酸化膜26が形成される(アルミの酸化膜26はアンモ
ニア水を含む水溶液ではほとんどエッチングされず、そ
れゆえ選択エッチングが可能となる)。
FIG. 3 is a sectional view showing a case where selective etching (recess etching) is performed with an aqueous solution containing ammonia water (aqueous ammonia and hydrogen peroxide). A photoresist 23 is laminated, and only the GaAs contact layer 16 is etched by wet etching using an aqueous solution containing aqueous ammonia to form a recess 24. At the time of this selective etching (recess etching),
An oxide film 26 of alumina or the like is formed on the surface of the AlGaAs electron supply layer 14 (the aluminum oxide film 26 is hardly etched by an aqueous solution containing ammonia water, and thus can be selectively etched).

【0013】再び図1に戻り、選択エッチング(リセス
エッチング)を行ってリセスを形成した後、AlGaA
s電子供給層14の表面に形成された酸化膜26を除去
する(S106)。酸化膜26の除去は、リン酸水を用
いたウエットエッチングで行う。ウエットエッチングの
条件は、リン酸水の温度を30度以下の低温に維持する
ことである。30度を超える熱リン酸水は酸化膜26の
みならず、リセスの側面に残っているSiNスペーサ1
8をもサイドエッチングしてしまうからであり、本実施
形態では20度〜25度の温度で10分間のエッチング
を行うことで酸化膜26のみを除去することができた。
Returning to FIG. 1, after selective etching (recess etching) is performed to form a recess, AlGaAs is formed.
The oxide film 26 formed on the surface of the s electron supply layer 14 is removed (S106). The removal of the oxide film 26 is performed by wet etching using phosphoric acid water. The condition of the wet etching is to maintain the temperature of the phosphoric acid water at a low temperature of 30 degrees or less. The hot phosphoric acid water exceeding 30 degrees is not only the oxide film 26 but also the SiN spacer 1 remaining on the side surface of the recess.
8 is also side-etched. In this embodiment, only the oxide film 26 can be removed by performing etching at a temperature of 20 to 25 degrees for 10 minutes.

【0014】酸化膜を除去した後、リセス内にゲートを
蒸着形成し(S107)、レジストをリフトオフして層
間絶縁膜形成(S108)、上層配線(S109)を行
ってHEMTの製造が完了する。
After removing the oxide film, a gate is formed by vapor deposition in the recess (S107), the resist is lifted off, an interlayer insulating film is formed (S108), and an upper wiring (S109) is performed, thereby completing the HEMT manufacturing.

【0015】図4には、S109で上層配線を形成した
後の断面図が示されている。リセス24内にゲート28
(Ti/Pt/Au)が形成されている。保護膜30は
S108の層間絶縁膜形成時に同時に形成されている。
FIG. 4 is a cross-sectional view after the upper wiring is formed in S109. Gate 28 in recess 24
(Ti / Pt / Au) is formed. The protective film 30 is formed simultaneously with the formation of the interlayer insulating film in S108.

【0016】このように、本実施形態では、選択エッチ
ング(リセスエッチング)プロセスにおいてアンモニア
水を含む水溶液(アンモニア水と過酸化水素水)を用い
たので、AlGaAs層をエッチングすることなくその
上部に積層されたGaAs層のみを容易かつ確実にエッ
チングすることができる。
As described above, in the present embodiment, since the aqueous solution containing ammonia water (aqueous ammonia and hydrogen peroxide solution) is used in the selective etching (recess etching) process, the AlGaAs layer is laminated on the AlGaAs layer without being etched. Only the etched GaAs layer can be easily and reliably etched.

【0017】そして、酸化膜除去プロセスにおいてリン
酸水(非熱リン酸水)を用いたので、リセス構造に影響
を与えることなくAlGaAs層表面の酸化膜のみを除
去することができる。
Since phosphoric acid water (non-hot phosphoric acid water) is used in the oxide film removing process, only the oxide film on the surface of the AlGaAs layer can be removed without affecting the recess structure.

【0018】なお、本実施形態では選択エッチングにお
いてアンモニア水を含む水溶液(アンモニア水と過酸化
水素水)を用いているが、この水溶液にクエン酸を加え
てより効果的にGaAs層をエッチングすることも好適
である。
In this embodiment, an aqueous solution containing aqueous ammonia (aqueous ammonia and aqueous hydrogen peroxide) is used in the selective etching. However, it is necessary to add citric acid to this aqueous solution to more effectively etch the GaAs layer. Are also suitable.

【0019】また、AlGaAs層表面のアルミの酸化
膜を除去するためのエッチング液として、リン酸水に硫
酸を加えた水溶液(H3PO4+H2SO4)を用いること
も可能である。
As an etching solution for removing an aluminum oxide film on the surface of the AlGaAs layer, an aqueous solution (H 3 PO 4 + H 2 SO 4 ) obtained by adding sulfuric acid to a phosphoric acid solution can be used.

【0020】また、本実施形態ではスペーサとしてSi
Nを用いているが、SiO2を用いてもよいことは言う
までもない。
In this embodiment, Si is used as a spacer.
Although N is used, it goes without saying that SiO 2 may be used.

【0021】さらに、本実施形態では、HEMTを例に
とり説明したが、本発明の方法はこれに限定されること
なく、選択エッチングプロセス後の酸化膜除去プロセス
が必要な全ての半導体装置(MESFETやPHEM
T、歪HEMTなど)に適用することができる。
Furthermore, in the present embodiment, HEMT has been described as an example, but the method of the present invention is not limited to this, and all semiconductor devices (MESFET and MESFET) requiring an oxide film removing process after a selective etching process are required. PHEM
T, strain HEMT, etc.).

【0022】[0022]

【発明の効果】以上説明したように、本発明によれば、
GaAs層のみを容易かつ確実に選択エッチングするこ
とができ、AlGaAs層の面内均一性を維持すること
ができる。また、本発明によれば、周辺構造に影響を与
えることなくAlGaAs層表面の酸化膜のみを確実に
除去できるので、相互コンダクタンスや最小雑音指数な
どの特性に優れた化合物半導体装置を得ることができ
る。
As described above, according to the present invention,
Only the GaAs layer can be selectively etched easily and reliably, and the in-plane uniformity of the AlGaAs layer can be maintained. Further, according to the present invention, since only the oxide film on the surface of the AlGaAs layer can be reliably removed without affecting the peripheral structure, it is possible to obtain a compound semiconductor device having excellent properties such as mutual conductance and minimum noise figure. .

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の実施形態の製造工程フローチャート
である。
FIG. 1 is a manufacturing process flowchart of an embodiment of the present invention.

【図2】 図1におけるソース/ドレイン形成プロセス
後の半導体装置断面図である。
FIG. 2 is a cross-sectional view of the semiconductor device after a source / drain formation process in FIG. 1;

【図3】 図1におけるリセスエッチングプロセス後の
半導体装置断面図である。
FIG. 3 is a sectional view of the semiconductor device after the recess etching process in FIG. 1;

【図4】 図1における保護膜形成プロセス後の半導体
装置断面図である。
FIG. 4 is a sectional view of the semiconductor device after a protective film forming process in FIG. 1;

【符号の説明】[Explanation of symbols]

10 GaAs基板、12 GaAsバッファ層、14
AlGaAs電子供給層、16 GaAsコンタクト
層、18 SiNスペーサ、20 ソース、22 ドレ
イン、24 リセス、26 酸化膜、28 ゲート。
10 GaAs substrate, 12 GaAs buffer layer, 14
AlGaAs electron supply layer, 16 GaAs contact layer, 18 SiN spacer, 20 source, 22 drain, 24 recess, 26 oxide film, 28 gate.

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 基板上にAlGaAs層及びGaAs層
が積層されてなるリセスゲート型化合物半導体装置の製
造方法であって、 アンモニア水を含む水溶液を用いて前記GaAs層を選
択的にエッチングする選択エッチングプロセスと、 リン酸水を用いて前記選択エッチングプロセスの過程で
前記AlGaAs層の表面に形成された酸化膜を選択的
に除去する酸化膜除去プロセスと、 を含むことを特徴とする化合物半導体装置の製造方法。
1. A method of manufacturing a recess gate type compound semiconductor device in which an AlGaAs layer and a GaAs layer are stacked on a substrate, wherein the selective etching process selectively etches the GaAs layer using an aqueous solution containing ammonia water. A process for selectively removing an oxide film formed on the surface of the AlGaAs layer in the course of the selective etching process using phosphoric acid water. Method.
JP10352876A 1998-12-11 1998-12-11 Manufacture of compound semiconductor device Pending JP2000183022A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10352876A JP2000183022A (en) 1998-12-11 1998-12-11 Manufacture of compound semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10352876A JP2000183022A (en) 1998-12-11 1998-12-11 Manufacture of compound semiconductor device

Publications (1)

Publication Number Publication Date
JP2000183022A true JP2000183022A (en) 2000-06-30

Family

ID=18427060

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10352876A Pending JP2000183022A (en) 1998-12-11 1998-12-11 Manufacture of compound semiconductor device

Country Status (1)

Country Link
JP (1) JP2000183022A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068769A (en) * 2001-08-29 2003-03-07 Murata Mfg Co Ltd Manufacturing method of field-effect transistor and field-effect transistor
JP2018512722A (en) * 2015-02-18 2018-05-17 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Method for manufacturing an electronic component

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068769A (en) * 2001-08-29 2003-03-07 Murata Mfg Co Ltd Manufacturing method of field-effect transistor and field-effect transistor
JP2018512722A (en) * 2015-02-18 2018-05-17 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH Method for manufacturing an electronic component
US10290997B2 (en) 2015-02-18 2019-05-14 Osram Opto Semiconductors Gmbh Method of producing an electronic component

Similar Documents

Publication Publication Date Title
JP2891204B2 (en) Method for manufacturing semiconductor device
JP3187764B2 (en) GaAs-based MOSFET and its products
US20040051112A1 (en) Method for fabricating a non-planar nitride-based heterostructure field effect transistor
JP3450155B2 (en) Field effect transistor and method of manufacturing the same
JP2000183022A (en) Manufacture of compound semiconductor device
KR0161112B1 (en) Method of isolation on a semiconductor device
JPH0472381B2 (en)
JP3226666B2 (en) Method for manufacturing semiconductor device
JP2998353B2 (en) Method for manufacturing semiconductor device
JP3488833B2 (en) Method for forming field effect transistor
JP2003059949A (en) Field effect transistor and production method therefor
JPH0320063B2 (en)
JPH06177163A (en) Manufacture of semiconductor device
JPH07254594A (en) Manufacture of semiconductor device
JP3751495B2 (en) Semiconductor device and manufacturing method thereof
JP2679645B2 (en) Semiconductor substrate and recess gate structure semiconductor device
JP2001127043A (en) Manufacturing method of semiconductor device
JPH01107577A (en) Manufacture of field effect transistor
JPH05251404A (en) Dry etching method for dielectric layer
JP2000124408A (en) Manufacture of semiconductor device
JPH08191080A (en) Compound semiconductor device and its manufacture
JPH06244213A (en) Manufacture of recess type field effect transistor
JPH04367234A (en) Manufacture of field-effect transistor
JP2001217258A (en) Semiconductor device and its manufacturing method
JPS6199337A (en) Etching method of semiconductor crystal