JP2000182012A - 情報処理装置、端タンパ処理装置 - Google Patents

情報処理装置、端タンパ処理装置

Info

Publication number
JP2000182012A
JP2000182012A JP10354156A JP35415698A JP2000182012A JP 2000182012 A JP2000182012 A JP 2000182012A JP 10354156 A JP10354156 A JP 10354156A JP 35415698 A JP35415698 A JP 35415698A JP 2000182012 A JP2000182012 A JP 2000182012A
Authority
JP
Japan
Prior art keywords
data
processing
processing means
processed
disturbance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10354156A
Other languages
English (en)
Other versions
JP2000182012A5 (ja
JP4317607B2 (ja
Inventor
Masaru Oki
優 大木
Yasuko Fukuzawa
寧子 福澤
Susumu Okuhara
進 奥原
Masahiro Kaminaga
正博 神永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP35415698A priority Critical patent/JP4317607B2/ja
Priority to US09/458,018 priority patent/US6631471B1/en
Priority to KR1019990057028A priority patent/KR100726903B1/ko
Priority to TW088121816A priority patent/TW517189B/zh
Priority to DE69906022T priority patent/DE69906022T2/de
Priority to EP99124934A priority patent/EP1011081B1/en
Priority to CNB991267079A priority patent/CN1200392C/zh
Priority to US09/528,995 priority patent/US6615354B1/en
Publication of JP2000182012A publication Critical patent/JP2000182012A/ja
Publication of JP2000182012A5 publication Critical patent/JP2000182012A5/ja
Priority to KR1020060076642A priority patent/KR100674550B1/ko
Application granted granted Critical
Publication of JP4317607B2 publication Critical patent/JP4317607B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K13/00—Conveying record carriers from one station to another, e.g. from stack to punching mechanism
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/10—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means together with a coded signal, e.g. in the form of personal identification information, like personal identification number [PIN] or biometric data
    • G07F7/1008—Active credit-cards provided with means to personalise their use, e.g. with PIN-introduction/comparison system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/30—Payment architectures, schemes or protocols characterised by the use of specific devices or networks
    • G06Q20/34—Payment architectures, schemes or protocols characterised by the use of specific devices or networks using cards, e.g. integrated circuit [IC] cards or magnetic cards
    • G06Q20/341—Active cards, i.e. cards including their own processing means, e.g. including an IC or chip
    • G—PHYSICS
    • G07—CHECKING-DEVICES
    • G07F—COIN-FREED OR LIKE APPARATUS
    • G07F7/00—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus
    • G07F7/08—Mechanisms actuated by objects other than coins to free or to actuate vending, hiring, coin or paper currency dispensing or refunding apparatus by coded identity card or credit card or other personal identification means
    • G07F7/0806—Details of the card
    • G07F7/0813—Specific details related to card security
    • G07F7/082—Features insuring the integrity of the data on or in the card

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Business, Economics & Management (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • General Business, Economics & Management (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Storage Device Security (AREA)
  • Complex Calculations (AREA)

Abstract

(57)【要約】 【課題】 ICカード用チップのプログラムでの処理を行
う前に変形を加え、処理が終わった後に逆変形を行い、正
しい処理結果を得る。ICカード用チップでの処理内容と
ICカード用チップの消費電流との関連性を減らす。 【解決手段】 ICカード用チップの処理を行う前にを行
う前に変形を加えることにより、処理データとICカード
用チップの消費電流との関連性を減らす。処理が終わっ
た後に逆変形を行い、正しい処理結果を得る。ICカード
用チップでの処理のデータとICカード用チップの消費電
流との関連性を減らすことを可能とする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、機密性の高いICカ
ードなどの耐タンパ装置に関するものである。
【０００２】
【従来の技術】ICカードは、主に、勝手に書き換えられ
ない情報の保持や秘密情報である暗号鍵を使ったデータ
の暗号化や暗号文の復号化を行うために使われる装置で
ある。ICカードは、電源を持っていないため、リーダラ
イタに差し込まれると、電源の供給を受け、動作可能と
なる。動作可能になると、リーダライタからコマンドを
受けて、コマンドに従い、データの転送を行う。ICカー
ドの一般的な解説は、オーム社出版電子情報通信学会編
水沢順一著「ICカード」などにある。
【０００３】ICカードの構成は、図１に示すように、カ
ード１０１の上に、ICカード用チップ１０２を搭載した
ものである。一般にICカードは、接点を持ち、接点を通
して、リーダーライタから電源の供給やリーダライタと
のデータの通信を行う。
【０００４】ICカード用チップの構成は、基本的にマイ
クロコンピュータと同じような構成である。その構成
は、図２に示すように、中央演算装置２０１、記憶装置
２０４、入出力ポート２０７、コ・プロセッサ２０２か
らなる。中央処理装置２０１は、論理演算や算術演算な
どを行う装置であり、記憶装置２０４は、プログラムや
データを格納する装置である。入出力ポートは、リーダ
ライタと通信を行う装置である。コ・プロセッサは、剰
余演算を行うための特別な演算装置であり、非対称暗号
であるRSAの演算などに用いられる装置である。ICカー
ド用プロセッサの中には、コ・プロセッサを持たないも
のも多くある。データバス２０３は、各装置を接続する
バスである。
【０００５】記憶装置２０４は、ROM(Read Only Memor
y)やRAM(Random Access Memory)、EEPROM(Electrical E
rasable Programmable Read Only Memory)などからな
る。ROMは、変更できないメモリであり、主にプログラ
ムを格納するメモリである。RAMは自由に書き換えがで
きるメモリであるが、電源の供給が中断されると、記憶
している内容が消えてなくなる。ICカードがリーダライ
タから抜かれると電源の供給が中断されるため、RAMの
内容は、保持できなくなる。EEPROMは、電源の供給が中
断されてもその内容を保持することができるメモリであ
る。書き換える必要があり、ICカードがリーダライタか
ら抜かれても、保持するデータを格納するために使われ
る。例えば、プリペイドカードでのプリペイドの度数な
どは、使用するたびに書き換えられ、かつリーダライタ
か抜かれてもデータを保持する必要があるため、EEPROM
で保持される。
【０００６】ICカードは、プログラムや重要な情報がIC
カード用チップの中に密閉されているため、重要な情報
を格納したり、カードの中で暗号処理を行うために、使
われている。ICカードでの暗号処理の解読の難しさは、
暗号アルゴリズムの解読の困難さと同じと考えられてい
た。しかし、ICカードが暗号処理を行っている時の消費
電流を観測し、解析することにより、暗号アルゴリズム
の解読より容易に暗号処理の内容や暗号鍵が推定される
可能性が示唆されている。消費電流は、リーダライタか
ら供給されている電流を測定することにより観測するこ
とができる。このような危険性は、John Wiley & sons
社 W.Rankl & W.Effing著 「Smart CardHandbook」の8.
5.1.1 Passive protective mechanisms(２６３ページ)
に記載されている。
【０００７】ICカード用チップを構成しているCMOSは、
出力状態が１から０あるいは０から１に変わった時に電
流を消費する。特に、データバス２０３のバスは、大き
な電気容量を持つため、バスの値が１から０あるいは０
から１に変わると、大きな電流を消費する。そのため、
消費電流を観測すれば、ICカード用チップの中で、何が
動作しているか分かる可能性を示唆している。
【０００８】図３は、ICカード用チップの１サイクルで
の消費電流の波形を示したものである。処理しているデ
ータの依存して、電流波形が３０１や３０２のように異
なる。このような差は、バス２０３を流れるデータや中
央演算装置２０１で処理しているデータに依存して生じ
る。
【０００９】１６ビットのプリチャージバスにデータを
転送する場合を考える。プリチャージバスは、データ転
送の前にすべてのバスの値を“０”にそろえるバスであ
る。このバスに、値は違うが“１”のビットの数が同じ
データ、例えば、“１”のビットの数が２である１６進
数で“８８”と“１１”、を転送した場合、電流波形は
ほぼ同じ波形になる。この理由は、“０”から“１”へ
変化したビットの数が同じであるため、同じように電流
をし消費し、同じ電流波形になったからである。もし、
“１”のビットの数が１つ異なるデータ、例えば、
“１”のビットの数が３である“８９”や“１９”を転
送した場合、“１”のビットの数が２のデータとは消費
電流が異なる。これは、３ビット分バスの値が“０”か
ら“１”に変わったため、その分の電流が消費される。
そのため、先の２ビットが変化したデータに比べて消費
電流が１ビット分大きくなる。一般に、“１”のビット
の数が多いほど電流波形は高くなるという規則性があ
る。この規則性から、転送されているデータを推定する
ことができる。
【００１０】図３の電流波形は、バスだけではなく、IC
カード用チップを構成している構成要素の消費している
電流の総和である。しかし、ICカード用チップのような
マイコンでは、主にバスにデータが転送されているフェ
ーズ、主にCPUが演算をしているフェーズ、レジスタに
データを書き込んでいるフェーズなどに分かれている。
そのため、フェーズに注目すれば、主にどの部分での消
費電流の違いが分かり、その部分でのデータ操作を推定
することができる。
【００１１】具体的な命令でどのように差が出るかを、
次のような左シフト命令を例にして説明する。
【００１２】shiftl R1 (式１) この命令は、レジスタ１の内容を左シフトし、レジスタ
のビット列が左にシフトし、最上位ビットの値がキャリ
アとしてコンディションコードレジスタに入る命令であ
る。レジスタＲ１の最上位ビットがデータバスを経由し
て、コンディションコードレジスタに転送されるため、
電流波形の大きさを比較すれば、最上位のビットが
“０”か“１”かが識別できる可能性がある。もしＲ１
に重要なデータが入っていれば、そのデータの１ビット
であるが、“０”か“１”かが分かる可能性がある。特
に、DESのような暗号処理では、暗号鍵をシフトする操
作が頻発する。このシフト操作のときに暗号鍵のデータ
を推定できる電流波形が生じ、暗号鍵を推定される危険
性がある。
【００１３】これは、コ・プロセッサ２０２の演算でも
同じである。演算内容が、暗号鍵に依存した偏りがある
と、その偏りが消費電流から求められ、暗号鍵が推定さ
れる可能性がある。
【００１４】
【発明が解決しようとする課題】本発明の課題は、ICカ
ード用チップでのデータ処理と消費電流との関連性を減
らすことである。消費電流とチップの処理との関連性が
減れば、観測した消費電流の波形からICカードチップ内
での処理や暗号鍵の推測が困難になる。本発明の着眼点
は、ICカードチップでの処理するデータを変形して処理
することにより、消費電流の波形から、処理や暗号鍵の
推測を困難にするものである。
【００１５】
【課題を解決するための手段】ICカード用チップに代表
される耐タンパ装置は、プログラムを格納するプログラ
ム格納部と、データを保存するデータ格納部を持つ記憶
装置と、プログラムに従い、所定の処理を実行し、デー
タ処理を行う中央演算装置を持ち、プログラムは、中央
演算装置に実行の指示を与える処理命令から構成される
一つ以上のデータ処理手段からなる、情報処理装置とし
て考えることができる。本発明は、処理しているデータ
とICカード用チップの消費電流の関連性を減らすための
方法として、処理するデータを撹乱用データで変形し、
データの処理を変形したデータで処理し、処理後、撹乱
用データを使って逆変形し、正しい処理結果を求めるも
のである。データ処理の後に使用する撹乱データは、必
要があれば、データ処理と同じ処理を行った処理済の撹
乱用データを使用する。また、撹乱用データは、データ
処理ごとにランダムに設定する。このようにすることに
より、データ処理において、本来のデータを使わず、毎
回異なった変形したデータを使うことができる。そのた
め、電流波形からデータを推定することが困難にする。
【００１６】具体的には、まず、撹乱用データXiを作成
し、データD1を変形し、変形データH1を作成する。変形
の方法には、排他的論理和や加算、乗算などがある。デ
ータ処理では、変形データH1を使い、データ処理を行
い、処理済み変形データH2を生成する。本来は、データ
D1を使用するのであるが、ここでは、変形データH1を使
用しているため、変形データH1を処理する電流波形から
データD1のデータを推定することは困難である。変形デ
ータH1は、処理ごとに異なる撹乱用データXiにて、変形
されているため、毎回、異なるデータとなっている。そ
のため、変形データH1を処理する電流波形も、毎回、異
なった波形となり、その波形から変形データH1を推定し
ても意味がないことになる。
【００１７】撹乱用データXiもデータD1と同じようにデ
ータ処理をする必要がある場合は、撹乱用データXiを入
力とし、データ処理を行い、 処理済み撹乱用データXo
を作成する。そして、処理済み撹乱用データXoを使って
処理済み変形データH2を処理し、入力データD1を入力デ
ータ処理手段で処理した結果である処理済みデータD2を
得る。
【００１８】データ変形の方法が異なったものを使用す
る必要がある場合などでは、データ変形を連結して、実
行する必要がある場合がある。その場合は、データ変
形、変形データ処理、撹乱用データ処理、データ逆変形
処理を入れ子にしたり、組み合わせることにより、本来
のデータをデータ処理しないようにデータ変形を連続さ
せる。
【００１９】本発明は、暗号アルゴリズムでの、データ
を入れ替える転置や換字、あるいは、テーブルのアクセ
スなどの情報隠蔽に使うことができる。データの入れ替
えの場合は、排他的論理和をデータ変形に使い、データ
処理において、変形したデータと撹乱用データを同じよ
うに処理し、常に、変形したデータと撹乱用データを排
他的論理和を実行すると、本来のデータを得ることがで
きるように変形処理を行うことが、有効な方法の一つで
ある。
【００２０】
【発明の実施の形態】以下、本発明の実施例について図
面を参照しながら説明する。
【００２１】図１はICカードの外観を示したものであ
る。ICカード１０１は、ISO７８１６の規格により大き
さや、ICカードのチップ１０２の位置や接点の数および
割り当てなどが規定されている。
【００２２】図２は、ICカード用チップ１０２の内部構
成である。構成については、従来技術の説明で既に述べ
たとおりである。本発明は、プログラム２０５で処理す
るデータに撹乱を加えることにより、処理中に生じるIC
カード用チップのハードウェアが消費する電流波形か
ら、本物のデータの推定を困難にさせるものである。
【００２３】基本的な考えを次の簡単な命令列を例にし
て説明する。
【００２４】 logica_shiftl R1 (式２) xor R1 R2 (式３) 式２は、レジスタＲ１の値を左に論理的にループさせる
命令である。最上位ビットが最下位ビットに移動する。
その結果はレジスタＲ１に格納される。その結果とレジ
スタＲ２の内容を排他的論理和し、その結果がレジスタ
Ｒ２に格納される命令列である。このような命令は、DE
Sのような暗号アルゴリズムでは、頻繁に出現する。式
２と式３では、処理するデータをそのまま扱っているの
でデータの内容によって電流波形の大きさを変える。そ
のため、電流波形を観測することによりデータを推定で
きる可能性がある。
【００２５】式２と式３の命令で処理するデータを直接
扱わないように、以下のような命令列に変更する。
【００２６】 xor X1 R1 (式４) xor X2 R2 (式５) logica_shiftl R1 (式６) xor R1 R2 (式７) logica_shiftl X1 (式８) xor X1 X2 (式９) xor X2 R2 (式１０) ここで、Ｘ１とＸ２は勝手に選んだ乱数であり、撹乱用
データである。式４と式５では、レジスタＲ１とＲ２に
乱数Ｘ１とＸ２を排他的論理和を行い、撹乱用データを
使い、本物のデータの変形を行う変形処理である。式６
と式７は式２と式３と同じデータ処理であるが、変形処
理を行ったため、Ｒ１とＲ２の値は、本物のデータの値
とは異なったデータとなっている。式８と式９は、撹乱
用データ自体をデータ処理を行っているものである。式
１０で、撹乱用データの処理結果と式７の処理結果を排
他的論理和することにより、本物のデータにもどす逆変
形処理である。これは、請求項７の実施例である。
【００２７】これを具体的な数値で値の変化を示すと以
下のようになる。Ｒ１とＲ２を以下の値とする。
【００２８】 R1:11001010 (式１１) R2:01010111 (式１２) 式２の結果のＲ１の値は以下のようになる。
【００２９】 R1:10010101 (式１３) そして、式３の処理結果は、以下のようになる。
【００３０】 R2:11000010 (式１４) 次に、本発明の変形を行った場合について示す。まず、
撹乱用データを以下のようにする。レジスタＲ１とＲ２
の値は同じものとする。
【００３１】 X1:10010111 (式１５) X2:00111010 (式１６) 式４と式５を処理した結果、レジスタＲ１とＲ２の値は
以下のようになる。
【００３２】 R1:01011101 (式１７) R2:01101101 (式１８) 式６と式７を処理した結果のレジスタＲ１とＲ２の値は
以下のようになる。
【００３３】 R1:10111010 (式１９) R2:11010111 (式２０) 式８と式９で撹乱用データＸ１、Ｘ２も同じようにデー
タ処理した結果は、以下のようになる。
【００３４】 X1:00101111 (式２１) X2:00010101 (式２２) そして式１０の逆変形処理した結果、本物のデータをそ
のまま扱った処理結果式１４と同じ結果が得られる。
【００３５】 R2:11000010 (式２３) この例で示したように、変形処理を行い、変形したデー
タも撹乱用データも同じデータ処理を行い、その結果を
使って逆変形することにより、元の値を求めることがで
きる。そして、データ処理では、本物のデータは使われ
ていないため、その電流波形を見ても処理している変形
データは推定できるが、本物のデータを推定することは
困難である。
【００３６】上で具体的な数値で示した例をより一般的
な形式で示す。実際の処理を以下の通りとする。
【００３７】 Output(j) = f(Input(i)) (式２４) これは、i個の入力Inputを入力し、処理ｆを行い、ｊ個
の出力Outputを出力する処理である。式２と３の例で
は、Ｒ１とＲ２の二つの入力であり、出力は一つで、Ｒ
２に格納されていた例である。式２４の処理中の電流波
形から処理されるデータを推定することを困難にするた
めに、以下のように行う。
【００３８】 InputX(i) = h(Input(i)、X(i)) (式２５) OutputX(j) = f(inputX(i)) (式２６) Xoutput(j) = f(X(i)) (式２７) Output(j) = g(OutputX(i)、Xoutput(i)) (式２８) 式２５は、撹乱用データＸ（ｉ）を使って、入力データ
Input(i)を変形し、変形した入力データInputX(i)を作
成する変形処理である。hは変形操作である。式２６
は、変形した入力データを使いデータ処理を行うデータ
処理である。式２７は撹乱用データを入力データと同じ
ように処理する撹乱用データ処理である、式２８は、変
形した入力データのデータ処理結果OutputX(j)と撹乱用
データの処理結果Xoutput(j)を変形の逆変換を行う逆変
形処理である。gは逆変形操作である。
【００３９】先の例では、式４と５が式２５の処理に対
応し、変形操作ｈは排他的論理和である。式６と式７は
式２６の変形された入力データのデータ処理に対応す
る。式８と式９は、式２７の撹乱用データのデータ処理
である。式１０は、式２８の逆変形処理である。変形操
作ｇは排他的論理和である。変形操作ｈと逆変形操作ｇ
を何に選ぶかはデータ処理ｆの特性で決まる。式２と３
の処理では、排他的論理和が、変形操作ｈであり、逆変
形操作ｇでもある。これは、シフト操作やXOR操作など
は、排他的論理和を変形操作ｈとして選ぶことにより、
逆変形操作ｇも排他的論理和を選ぶことができる。排他
的論理和は、同じデータを排他的論理和を取ったなら
ば、論理的ゼロになり、排他的論論理和を取った操作が
消えるからである。
【００４０】データ処理ｆが加減算であれば、変形操作
ｈに加算、あるいは減算をえらび、逆変形操作に減算、
あるいは加算を選ぶことができる。例えば、 Output = Input(1) + Input(2) - Input(3) (式２９) のような操作は、以下のような変形処理を行い、 InputX(1) = Input(1) + X(1) (式３０) InputX(2) = Input(2) + X(2) (式３１) InputX(3) = Input(3) + X(3) (式３２) 変形した入力データを処理することにより変形した入力
データの処理結果を得ることができる。
【００４１】 OutputX = InputX(1) + InputX(2) - InputX(3) (式３３) 撹乱用データの同じようにデータ処理を行う。
【００４２】 Xoutput = X(1) + X(2) - X(3) (式３４) そして逆変形処理を行う。
【００４３】 Output = g(Xoutput) = OutputX - Xoutput = InputX(1) + InputX(2) - InputX(3) - (X(1) + X(2) - X(3)) = Input(1) + Input(2) - Input(3 (式３５) 正しい出力データを求めることができる。これは、加減
算の演算では、ある値を加算して演算し、最期の結果に
加算した値を減算すれば、正しい結果が求まることから
である。これは、請求項８と９の実施例である。
【００４４】データ処理ｆが乗除算であれば、変形操作
ｈに乗算、あるいは除算をえらび、逆変形操作に除算、
あるいは乗算を選ぶことにより、変形処理と逆変形処理
を実現することができる。この理由は、加減算と同じで
あり、乗除算の演算では、ある値を乗算（除算）して演
算し、最期の結果に乗算（除算）した値を除算（乗算）
すれば、正しい結果が求まることからである。これは、
請求項１０と１１の実施例である。
【００４５】データ処理ｆが剰余演算の加減算であれ
ば、変形操作ｈに法Ｎの整数倍の加減算を選ぶことがで
きる。例えば、以下のような加減剰余演算を考える。
【００４６】 Output = Input(1) + Input(2) - Input(3) mod N (式３６) 入力Input(i)を以下のように変形する。
【００４７】 InputX（i） = Input(i) + k(i) * N (式３７) そして、変形した入力データを使い、加減剰余演算を行
う。
【００４８】 OutputX = InputX(1) + InputX(2) - InputX(3) mod N (式３８) この式は、式３７を使うことにより OutputX = (Input(1) + k(1)*N) + (Input(2) + k(2)*N) - (Input(3) + k(3)*N ) mod N = (Input(1) + Input(2) - Input(3)) + (k(1)*N + k(2)*N - k(3)*N) mod N (式３９) と変形できる。そして、剰余演算の特徴である 0 = k * N mod N (式４０) を使うことにより、式３９の２番目の括弧内の値は０と
なり、式３９は、 OutputX = (Input(1) + Input(2) - Input(3)) mod N (式４１) となる。すなわち、変形した入力データの演算結果は、
本来の演算結果と同じである。これは、剰余演算の特徴
を使うことにより、撹乱用データのデータ処理と逆変形
処理が不要である例である。これは、撹乱データのデー
タ処理の結果が Xoutput(i) = k(1) * N + k(2) * N - k(3) * N mod N (式４２) が、そもそも０になるため、撹乱用データのデータ処理
と逆変形処理が不要であるためである。これは、請求項
１２の実施例である。
【００４９】データ処理ｆが剰余演算の乗算であれば、
変形操作ｈに法Ｎの整数倍に１を加えたものを使うこと
ができる。例えば、以下のような乗算剰余演算を考え
る。
【００５０】 Output = Input(1) * Input(2) * Input(3) mod N (式４３) 入力Input(i)を以下のように変形する。
【００５１】 InputX（i） = Input(i) + k(i) * N + 1 (式４４) そして、変形した入力データを使い、乗算剰余演算を行
う。
【００５２】 OutputX = InputX(1) * InputX(2) * InputX(3) mod N (式４５) この式は、式４４を使うことにより OutputX = (Input(1) * (k(1)*N + 1)) + (Input(2) + (k(2)*N + 1) - (Input( 3) + (k(4)*N + 1)) mod N = (Input(1) * Input(2) * Input(3)) * ((k(1)*N + 1) * (k(2)*N + 1) * (k(3)*N + 1)) mod N (式４６) と変形できる。そして、剰余演算の特徴である 0 = k * N mod N (式４７) を使うことにより、式４６は、 OutputX = (Input(1) * Input(2) * Input(3)) * (1 * 1 * 1) mod N = Input(1) * Input(2) * Input(3) mod N (式４８) となる。すなわち、変形した入力データの演算結果は、
本物の演算結果と同じである。これも、剰余演算の特徴
を使うことにより撹乱データのデータ処理と逆変形処理
が不要である例である。これは、請求項２２の実施例で
ある。
【００５３】また、データ処理ｆが剰余演算の乗算であ
れば、変形操作ｈにある数Xと法Ｎに対して逆数である
Ｙを使うこともできる。
【００５４】 1 = X * Y mod N (式４９） このような数の簡単なものとして、Ｘが２で、Ｙが（N+
1）/2であるものがある。これは、変形操作としてＸを
掛けておき、逆変形でＸを掛けた回数だけＹを掛けるこ
とにより、本物の処理結果を求めるものである。例え
ば、以下のような加減剰余演算を考える。
【００５５】 Output = Input(1) * Input(2) * Input(3) mod N (式５０) 入力Input(i)を以下のように変形する。
【００５６】 InputX（i） = Input(i) * X (式５１) そして、変形した入力データを使い、加減剰余演算を行
う。
【００５７】 OutputX = InputX(1) * InputX(2) * InputX(3) mod N (式５２) そして、逆変形処理ｇとして、Xを掛けた回数だけYを掛
けたものを選ぶと、OutputXに逆変形処理ｇを操作する
ことにより、正しい結果をえることができる。
【００５８】 Output = OutputX * Y * Y * Y mod N = InputX(1) * InputX(2) * InputX(3) * Y * Y * Y mod N = Input(1) * X * Input(2) * X * Input(3) * X * Y * Y * Y mod N = Input(1) * Input(2) * Input(3) * X * X * X* Y * Y * Y mod N = Input(1) * Input(2) * Input(3) * X * Y * X * Y * X * Y mod N = Input(1) * Input(2) * Input(3) mod N (式５３) 式５３では、式４９の性質を使った。この例では、撹乱
用データのデータ処理は不要であるが、撹乱用データを
掛けた回数だけ、法Ｎでその逆数を逆変形処理で掛けれ
ば、正しい結果を得ることができる。これは、請求項１
３と１４の実施例である。
【００５９】これまでは、データ処理ｆがデータ操作で
ある例であったが、テーブルからのデータ取り出し操作
を撹乱することも電流波形からデータを推定させないた
めに必要である。テーブルのデータの撹乱とテーブルの
アドレスの撹乱に関する実施例について、図３３のテー
ブルからデータを取り出す例を用いて説明する。
【００６０】図３３のテーブルのデータを撹乱用データ
X1で排他的論理和をとる。ここで撹乱用データとして
“９”を選び、テーブルの値と９との排他的論理和を実
行する。その結果が図３４のテーブルである。次に、テ
ーブルのアドレスを撹乱するために、行番号と撹乱用デ
ータX2として選んだ“３”との排他的論理和を実行し、
列番号と撹乱用データX3として選んだ“２”との排他的
論理和を実行し、テーブルを並び替える。その結果が図
３５である。元のテーブルである図３３のテーブルの１
行２列目のデータ３３０１である“０”は、撹乱用デー
タX1と排他的論理和を実行した結果、図３４のテーブル
では“９”（３４０１）となる。そして、行番号と列番
号を撹乱用データX2と撹乱用データX3とそれぞれ排他的
論理和を実行した結果、３４０１は、３５０１の場所に
移る。テーブルからのデータ取り出し操作を撹乱するた
めに、このようなテーブルを作成しておく。
【００６１】アドレス計算までに、すでに、撹乱用デー
タY1とY2でそれぞれ、行番号変数Gyouと列番号変数Rets
uが排他的論理和で変形されているとする。すなわち、
正しい行番号Gyouと列番号RetsuはY1とY2をGyouとRetsu
に排他的論理和を実行しないと得られないとする。それ
は、以下のような関係である。
【００６２】 Gyou = GyouY1 xor Y1 (式５４) Retsu = RetsuY2 xor Y2 (式５５) しかし、この逆変形処理を行って図３３のテーブルを使
うことは、真のアドレスデータを使うため、電流波形か
らアドレスデータを推定される可能性がある。そこで、
まず、図３５のテーブルを作った時に、行番号と列番号
を撹乱するために使用した撹乱用データX2と撹乱用デー
タX3を用いる。
【００６３】 GyouY1X2 = GyouY1 xor X2 (式５６) RetsuY1X3 = RetsuY2 xor X3 (式５７) そして、今まで使ってきた撹乱用データの逆変形処理を
行う。
【００６４】 GyouX2 = GyouY1X2 xor Y1 (式５８) RetsuX3 = RetsuY2X3 xor Y2 (式５９) こうすることにより、真の行番号や列番号が使われてい
ないため、電流波形からその値を推定することは困難で
ある。GyouX2とRetsuX3を使って、図３５のテーブルTab
leX1X2X3を参照しDataX1を取る出す。
【００６５】 DataX1 = TableX1X2X3(GyouX2、RetsuX3) (式６０) 図３５のテーブルはすでに撹乱用データX1で変形されて
いるため、これ以降は、撹乱用データをX1として処理を
行う。式５６から式６０までの処理で真のデータを使用
していない。これは、請求項１６と１７の実施例であ
る。
【００６６】一定の処理ごとに、テーブルのデータの撹
乱用データX1や行番号の撹乱用データX2、列番号の撹乱
用データX3をランダムに生成し、テーブルを変形してお
く。こうすることにより、処理ごとにテーブルが変形さ
れるため、電流波形からデータを推定することは困難で
ある。
【００６７】以上撹乱用データの種類とデータの変形の
方法について説明してきた。次に、その処理手順を示
す。図４に基本的な撹乱用データを使った情報隠蔽手順
の実施例について示す。
【００６８】図４は、基本的な手順である。撹乱用デー
タ生成手段で撹乱用データXiを生成する（４０１）。こ
の一般的な方法としては、乱数発生器や擬似乱数を使っ
て必要な長さの乱数を生成する方法がある。次に、デー
タ変形処理手段（４０６）で、入力データD1を撹乱用デ
ータXi（４０５）で変形し、変形データH1（４０７）を
生成する。変形方法は、先に述べたように、排他的論理
和や、加減算、乗除算などがある。そして変形データＨ
１を使ってデータ処理を変形データ処理手段（４０８）
で行い、処理済み変形データＨ２を生成する。一方、撹
乱用データＸｉは入力データと同じデータ処理を撹乱用
データ処理手段(４０３)で行い、処理済みの撹乱用デー
タXo（４０４）を作成する。そして、撹乱用データXoと
処理済み変形データＨ２を使い、データ逆変形処理手段
（４１０）で真の処理済みデータD2（４１１）を求め
る。データ変形処理手段（４０６）やデータ逆変形処理
手段（４１０）の方法には、すでに説明した、排他的論
理和や加減算、乗除算、剰余演算などがある。これは、
請求項１の実施例である。
【００６９】図５の実施例は、撹乱用データを二つ使っ
た例であり、第１の撹乱用データを使った情報隠蔽処理
の中に第２の撹乱用データを使った情報隠蔽処理が含ま
れている場合である。主な流れは、図４の実施例と同じ
である。第１の撹乱用データで変形された変形データＨ
１（５０７）をデータ処理し、その処理結果である処理
済み変形データＨ２（５０９）に第２の撹乱用データX2
iを使って第２データ変形処理手段（５１０）で変形を
行い、処理済み変形データＨ３(５１１)を作成する。そ
のデータを第２変形データ処理手段（５１２）でデータ
処理を行い、処理済み変形データＨ４を生成し、第２の
撹乱用データの逆変換を第２データ逆変形処理手段（５
２０）でおこない、処理済み変形データＨ５（５２１）
を生成する。そして、第１の撹乱用データの逆変換を第
１データ逆変形処理手段（５１４）で行い、真の処理済
みデータＤ２（５１５）を求める。変形に排他的論理和
を使った例は、以下の通りである。
【００７０】 H1 = D1 xor X1i H2 = f1(H1) X1o = f1(X1i) H31 = H2 xor X2i H32 = D2 xor X2i (式６１) H4 = f2(H31、H32) X2o = f2(X2i、X2i) H5 = H4 xor X2o D2 = H5 xor X1o ここでｆ１とｆ２はデータ処理操作である。この例のよ
うに、第２のデータ処理ｆ２で、別のデータＤ２を使う
場合で、そのデータＤ２を第２の撹乱用データで変形し
て使用する場合に、本実施例の処理手順を使うと有効で
ある。これは、請求項２の実施例である。
【００７１】図６の実施例も、撹乱用データを二つ使っ
た例である。図５の実施例との大きな違いは、第１の撹
乱用データを使った情報隠蔽処理と第２の撹乱用データ
を使った情報隠蔽処理がつながっている場合である。そ
して、第１の撹乱用データによる変換を戻す逆変形処理
の前に、第２の撹乱用データで変形しておき、真のデー
タを使った処理を隠蔽するための手順である。第１の撹
乱用データで変形された変形データＨ１（６０９）は、
第１変形データ処理手段（６１０）でデータ処理を行
い、その処理済み変形データＨ２（６１１）を第２変形
データ作成手段（６１２）で第２の撹乱用データを使っ
て変形し、処理済み変形データＨ３(６１３)を生成す
る。そして、第１撹乱用データの逆変換を第１データ逆
変形処理手段（６０５）で行う。その処理結果である処
理済み変形データＨ４（６０６）を使って第２変形デー
タ処理手段（６１４）を行い、処理済み変形データＨ５
(６１５)を生成する。そして、第２データ逆変形処理手
段(６１６)で、逆変換を行い、真の処理済みデータＤ２
(６１７)を生成する。変形に排他的論理和を使った例
は、以下の通りである。
【００７２】 H1 = D1 xor X1o H2 = f1(H1) X1o = f1(X1i) H3 = H2 xor X2i (式６２) H4 = H3 xor X1o H5 = f2(H4) X2o = f2(X2i) D2 = H5 xor X2i これは、処理操作が複数あり、撹乱用データを複数使う
必要な場合に有効である。これは、請求項３の実施例で
ある。
【００７３】図７の実施例は、撹乱用データの面から
は、データ処理をあらかじめ計算しておき、処理を効率
化するものである。あらかじめ、撹乱用データ処理手段
で処理済み撹乱用データXoを生成し（７０３）、処理済
み撹乱用データ記録手段（７０６）で、記録しておく。
処理の中では、データ逆変形処理手段（７１３）では、
記録しておいた処理済み撹乱用データ（７１４）を読み
だし、使用する。これは、同じようなデータ処理を何回
も実行する場合には効率の面で有効である。しかし、撹
乱用データが何回も使われるため、情報の隠蔽性にとっ
て、図４の実施例のように撹乱用データを毎回変更する
方が、有効である。これは、処理速度と情報の隠蔽性の
トレードオフから決まる。これは、請求項５の実施例で
ある。
【００７４】図８の実施例は、第１と第２の撹乱用デー
タの逆変形を統合して行い、その後その結果を使って、
データの逆変形を行うものである。第１と第２の撹乱用
データは、それぞれ、第１撹乱用データ処理手段（８０
３）と第２撹乱用データ処理手段（８０７）で処理済み
撹乱用データX1oとX2oが作られる。それらのデータをデ
ータ逆変形統合手段で統合し、統合処理済み撹乱用デー
タXoを生成する。そのデータを使い、第１変形データ処
理(８１４)及び第２変形データ処理(８１８)を処理した
結果である処理済み変形データＨ４(８１９)の逆変形処
理手段（８２０）を行い、真の処理済みデータＤ２を生
成する。これは、個別に逆変形する場合よりも、処理済
み撹乱用データを統合し、そのあと、まとめて変形処理
を行う方法である。逆変形処理に処理時間がかかる場合
に有効である。これは、請求項４の実施例である。
【００７５】次に、対称暗号DES(data encryption stan
dard)を例にした実施例について説明する。本発明は、
他の暗号にも使うことができる。暗号については、共立
出版株式会社岡本栄司著「暗号理論入門」などに、記載
されている。
【００７６】DESは、６４ビットのデータ（平文か暗号
文）を５６ビットの暗号鍵で、暗号化と復号化を行う。
暗号化と復号化で同じ暗号鍵を使用するため、対称暗号
と呼ばれている。DESは、トランプをきって、ランダム
にするように、平分（暗号化される文）のビットをラン
ダムに入れ替え暗号化する。データの入れ替えは、暗号
鍵にしたがって行う。復号化する時は、暗号鍵に従い入
れ替えた順と逆に入れ替えを行い、データを元に戻す。
DESの処理での入れ替えは、ビット単位と複数ビットま
とまった単位での二つの入れ替え方法がある。前者は、
転置と呼び、後者は、換字と呼ぶ。
【００７７】図９を用いて、DESの暗号化の方法を説明
する。変形処理ａ（９０１）と変形処理ｂ(９０４)、逆
変形処理(９１６)は、本発明に関するものであり、DES
の本来の暗号処理には関係がない。暗号文は、まず、初
期転置(IP：Initisal Permutation)９０２で転置させら
れる。これは、初期転置テーブルに従い、ビット単位
で、暗号文の６４ビットのデータを入れ替える。これ以
降、初期転置の逆転置（IP-1）９１６まで、一組の操作
を１６段行う。
【００７８】各１段の処理は、前段の結果の前半か後半
の３２ビットのデータと暗号鍵を入力としてｆ関数９０
３と呼ばれる処理を行い、その出力を前段の残りの半分
のビットを使って排他的論理和９０９を取る操作を行
う。暗号鍵も、入れ替えが行われる。暗号鍵に対して、
まず、ＰＣ−１というテーブルを使った選択転置PC-1
（９０５）が行われる。その後、ＰＣ−２というテーブ
ルを使った選択転置ＰＣ−２ （９０８）を行い、暗号
鍵の入れ替えを行う。次の段では、２８ビットづつをＬ
Ｓテーブルにしたがって巡回させて使用する。
【００７９】本実施例では、IP処理の前に、平文を変形
するための変形処理ａ（９０１）と暗号鍵を変形するた
めの変形処理ｂ(９０４)、そして、最期に逆変形する処
理(９１６)を追加する。変形処理ａ（９０１）は、平文
を変形し、IP処理（９０２）やｆ関数（９０３）の処理
で、平文そのものを処理するのではなく、変形した平文
を処理することにより、その処理の電流波形から平文の
データを推定できないようにするものである。変形処理
ｂ（９０４）は、PC-1処理(９０５)やＬＳ処理(９０
７)、ＰＣ−２処理(９０８)、ｆ関数（９０３）で暗号
鍵そのものを処理するのではなく変形した暗号鍵を処理
することにより、その処理の電流波形から暗号鍵の推定
を困難にするものである。
【００８０】ｆ関数３０３の処理を、図１０に示す。ま
ず、ｆ関数への入力文を選択的転置行列Eに基づいて、
選択的転置を行う（１００２）。次に、選択的転置を行
った入力データと暗号鍵との排他的論理和をとり（１０
０３）、Ｓボックスの処理を行い（１００４）、Ｐ転置
処理を行う（１００５）。Ｓボックスの処理は、１００
３の排他的論理和の処理結果である４８ビットから６ビ
ットづつ取り出し、８つのＳボックステーブルの行番号
と列番号を求め、４ビットのデータを生成する処理であ
る。各Ｓボックステーブルは、６ビットごとで示されて
いるデータの位置により異なる。Ｐ転置処理は、Ｐ転置
テーブルに従い、３２ビットのビット位置を入れ替える
操作である。
【００８１】変形処理ａ（９０１）と変形処理ｂ（９０
２）は基本的に同じ処理である。図１１を用いて変形処
理ａの平文の変形データの作成処理について説明する。
撹乱用データＸ１をランダムに生成する。これは、DES
の暗号化（あるいは復号化）処理ごとに乱数発生器か擬
似乱数を使って生成する（１１０２）。毎回、異なった
撹乱用データを使用する。次に撹乱用データＸ１と平文
PをXOR(排他的論理和)を実行し、変形平文（変形した平
文)PX1を生成する（１１０３）。DESの場合は、平文は
６４ビットであるが、生成する乱数は、６４ビットでも
８ビットでも構わない。しかし、６４ビット以下なら
ば、拡張するようなことを行い、６４ビットの撹乱用デ
ータＸ１を生成する必要がある。生成した乱数が８ビッ
トであれば、それを８回繰りかえして６４ビットの撹乱
用データＸ１を生成してもよい。ここで、排他的論理和
（XOR）を使って変形したため、撹乱用データＸ１と変
形平文PX1をXORすると、平文Pが生成される。これは、
請求項６の実施例でもある。
【００８２】変形処理ｂ（９０４）の暗号鍵の変形デー
タの作成手順を図３６に示す通りである。平文と撹乱用
データＸ１の代わりに暗号鍵Kと撹乱用データＸ２を用
いている点が、図１１の実施例と異なるだけである。DE
Sでは、暗号鍵は平文と同じ６４ビットである。処理で
変形された暗号鍵KX2が生成される。
【００８３】次に、IP処理（９０２）について説明す
る。IP処理は、図３７に示すテーブルにしたがって平文
６４ビットの並びを入れ替えるものである。テーブルに
従い、出力の第１ビットは入力の第５８ビット、出力の
第２ビットは入力の第５０ビット、出力の第６４ビット
は入力の第７ビットと入れ替える。本実施例でのIP処理
を、図１２を用いて説明する。まず、変形平文PX1をIP
処理し、IP処理済み変形平文PX1IPを生成する（１２０
２）。ビットの入れ替えは、図３７のテーブルに従う。
次に、撹乱用データＸ１も同じようにIP処理し、IP処理
済み撹乱用データX1IPを生成する（１２０３）。IP処理
済み変形平文PX1IPとIP処理済み撹乱用データX1IPとは
排他的論理和を取ると、平文をIP処理した結果を生成す
ることができる。これは、IP処理がビットの移動である
ため、撹乱用データも変形平文ＰＸ１と同じように移動
したため、ビットごとに排他的論理和を実行すると真の
データが求まるという関係が維持されているためであ
る。IP処理の下位３２ビットが第１段のｆ関数（９０
３）と第２段の排他的論理和に使われ、上位３２ビット
は、排他的論理和（９０９）の入力となる。これは、請
求項１、７、１８、２０の実施例である。
【００８４】IP処理では、変形平文ＰＸ１のビットの値
は、元の平文のビットの値と異なるため、IP処理の電流
波形を見ても、平文のデータを推定することは困難であ
る。“１”のビットの数によって、消費電流は大きくな
るが、変形平文での“１”のビットの数は、平文の
“１”のビットの数と何ら関係はない。そのため、電流
波形の大きさから、平文のデータを推定することは困難
である。このように、平文を撹乱用データで変形するこ
とにより、処理中の電流波形を観測しても元のデータを
推定することが困難にすることができる。
【００８５】PC-1処理は、IP処理とほとんど同じであ
る。図３８のPC-1用の変換テーブルを使い、６４ビット
の暗号鍵をパリティビットの８ビットを取り除き、５６
ビットにし、かつビットの順序を入れ替えるものであ
る。図３８のテーブルの見方は図３７のテーブルの見か
たと同じである。ＰＣ−１処理済みの変形暗号鍵KX2PC1
とPC-1処理済みの撹乱用データX2PC1は、排他的論理和
を実行すると、正しいPC-1処理済みの暗号鍵が求まる。
【００８６】LS処理は、PC-1処理で生成された５８ビッ
トの鍵を右と左に２８ビットずつに分け、それぞれＬＳ
テーブルにしたがって左に１ビットあるいは２ビットシ
フトするものである。実施例を図１５を用いて説明す
る。まず、１５０２で、PC-1処理処理済み変形暗号鍵KX
2PC1した結果をＬＳ処理し、PC-1及びLS処理済み変形暗
号鍵KX2PC1LSを生成し、１５０３で、PC-1処理処理済み
撹乱用データX2PC1した結果をＬＳ処理し、PC-1及びLS
処理済み撹乱用データX2PC1LSを生成する。LS処理もビ
ット位置の入れ替えであるため、PC-1及びLS処理済み変
形暗号鍵KX2PC1LSとPC-1及びLS処理済み撹乱用データX2
PC1LSの排他的論理和を実行すると、真のLSを処理した
暗号鍵の結果が得られる。LS処理でも、撹乱用データを
使ったため、実際に操作されているデータは、真の暗号
鍵とは違うため、電流波形を観測しても、暗号鍵の推定
は困難である。
【００８７】PC-2処理は、LSの処理結果の５６ビットを
PC-2テーブルにしたがって、４８ビットに縮約型転置す
る。１４０２で、PC-1及びLS処理済み変形暗号鍵KX2PC1
LSをPC-2処理し、PC-1及びLS、PC-2処理済み変形暗号鍵
KX2PC1LSPC2を生成する。１４０３で、PC-1及びLS処理
済み撹乱用データX2PC1LSをPC-2処理し、PC-1及びLS、P
C-2処理済み撹乱用データX2PC1LSPC2を生成する。基本
的には、テーブルを使った転置であるため、PC-1処理と
基本的に同じである。
【００８８】次に、ｆ関数９０３の処理について説明す
る。ｆ関数は、図１０に示すように、選択的転置E処理
（１００２）、暗号鍵と選択的転置の実行結果の排他的
論理和(１００３)、Ｓボックス処理(１００４)、Ｐ転置
処理(１００５)からなる。
【００８９】選択的転置E処理について図１６を用いて
説明する。選択的転置Eは、IP処理と同じように図２８
の転置テーブルを使って、ビットの並びを変更するもの
である。１６０２で、IP処理済み変形平文PXIPを選択的
転置E処理し、IP処理及びE転置処理済み変形平文PXIPE
を生成する。そして、１６０３でIP処理済み撹乱用デー
タXIPを選択的転置E処理し、IP処理及びE転置処理済み
撹乱用データXIPEを生成する。IP処理やPC-1処理と同じ
ように、IP処理及びE転置処理済み変形平文PXIPEとIP処
理及びE転置処理済み撹乱用データXIPEを排他的論理和
をとれば、正しいIP処理及びE転置処理済み平文が求ま
る。また、転置Eテーブルを使ってビットに入れかを行
う際も、ビットの値は、変形されているビットの値であ
るので、その処理の電流波形を見ても真のデータを推定
することは困難である。
【００９０】次に、ｆ関数での２番目の処理である暗号
鍵と選択的転置の実行結果の排他的論理和の処理を行
う。この処理について、図１７を用いて説明する。１７
０２では、平文から生成したIP処理及びE転置処理済み
変形平文PXIPEと、暗号鍵から生成したPC-1及びLS、PC-
2処理済み変形暗号鍵KX2PC1LSPC2とをXORし、Ｓボック
ス処理の入力となる４８ビットのＳボックス入力データ
SinputXを作成する。次に１７０３では、平文用の撹乱
用データから生成したIP処理及びE転置処理済み撹乱用
データXIPEと、暗号鍵用の撹乱用データから生成したPC
-1及びLS、PC-2処理済み撹乱用データX2PC1LSPC2とをXO
Rし、Ｓボックス入力データSinputX用の撹乱データであ
るＳボックス入力データ撹乱用データXSinputを生成す
る。排他的論理和の性質から、Ｓボックス入力データ撹
乱用データXSinputは、二つの撹乱用データ（PC-1及びL
S、PC-2処理済み撹乱用データX2PC1LSPC2と、PC-1及びL
S、PC-2処理済み撹乱用データX2PC1LSPC2）をXORするこ
とにより生成できる。これを簡単な例で示す。ここ、平
文をPと鍵をK、その変形平をPX1、変形鍵をKX2とする。
それらの関係は、式６３と式６４である。X1とX2は、平
文と鍵の撹乱用データである。
【００９１】 PX1 = P xor X1 (式６３) KX2 = K xor X2 (式６４) そうすると、PとKの排他的論理和を実行した結果をＺと
すると、PX1とPX2の排他的論理和を実行した結果Ｚ１と
Ｚの関係は、以下のようになる。
【００９２】 Z = P xor K (式６５) Z1 = PX1 xor KX2 = (P xor X1) xor (K xor X2) = P xor X1 xor K xro X2 = (P xor K) xor (X1 xor X2) = Z xor (X1 xor X2) (式６６) すなわち、Ｚ１を真のデータに戻すための撹乱用データ
としてＰとＫの撹乱用データを排他的論理和を使えばよ
いことが分かる。暗号鍵と選択的転置の実行結果の排他
的論理和の処理では、Ｓボックス入力データSinputXの
撹乱用データとして、平文用の撹乱用データから生成し
たIP処理及びE転置処理済み撹乱用データXIPEと、暗号
鍵用の撹乱用データから生成したPC-1及びLS、PC-2処理
済み撹乱用データX2PC1LSPC2とをXORして生成したＳボ
ックス入力データ撹乱用データXSinputを使えばよいこ
とが分かる。これは、請求項１８の実施例である。
【００９３】次に、Ｓボックスの処理について図１８を
用いて説明する。Ｓボックス入力データSinputXから６
ビットずつ取り出し、８つのＳボックスについて処理を
行う。DESで使われている１番目のＳボックスを、図２
５で示す。８つのＳボックスは形式は同じであるが、そ
れぞれフィールドのデータが異なる。それぞれのＳボッ
クスの処理では、まず、Ｓボックス入力データSinputの
上位i番目の６ビットのサブデータSubSinputX(i)を取り
出す（１８０５）。前もって作成しておいたＳボックス
を変形した変形Ｓボックステーブルのアドレス撹乱用デ
ータXsa(i)とSubSinputX(i)をXORし、SubSinputXXsa(i)
を生成する（１８０６）。そのSubSinputXsa(i)をＳボ
ックス入力データ撹乱用データXSinputの上位i番目の６
ビットとXORし、SubSinputXsa(i)を生成する（１８０
７）。SubSinputXsa(i)は、i番目のＳボックスを取り出
すための本物のアドレスデータに対して、アドレス撹乱
用データXsa(i)が排他的論理和された値である。SubSin
putX(i)とXSinput(i)を排他的論理和（XOR）すると、そ
れは、真のデータに戻るのであるので、XSinput(i)と排
他的論理和する前に、SubSinputX(i)とXsa(i)の排他的
論理和を行い、その後で、XSinput(i)を排他的論理和
（XOR）を実行する。こうすることにより、本物のデー
タの処理を行う必要がなくなり、その電流波形からデー
タを推定することが困難になっている。次に、SubSinpu
tXsa(i)を使って、変形Ｓボックステーブルのアドレス
を計算する（１８０８）。本来のＳボックスのテーブル
を参照するためのアドレスが変形されているため、テー
ブルをあらかじめ変形しておく必要がある。計算したア
ドレスを元に、変形ＳボックステーブルＳ（ｉ）からＳ
ボックス出力データSoutputX3(i)を取り出す（１８０
９）。そして、同時にＳボックスの出力データSoutputX
3(i)用の撹乱用データX3(i)を取り出す（１８１０）。
８つのＳボックスを処理し、 SoutputX3(i)とX3(i)をi
を１から８までのデータをそれぞれ連結することによっ
て、SoutputX3とX3を生成する。これ以降は、処理デー
タは、SoutputX3となり、撹乱用データはX3となる。こ
れは、請求項２１の実施例である。
【００９４】次に、変形Ｓボックステーブルの生成方法
について図２３と図２４を用いて説明する。ここのＳボ
ックスで、Ｓ（ｉ）ボックス用のアドレス撹乱用データ
Xsa(i)とデータ撹乱用データX3(i)を作成する（２３０
６）。Xsa(i)は６ビットであり、X3(i)は４ビットであ
る。撹乱用データX3は４ビットずつ作成したX3(i)を８
個集めた３２ビットのデータである。次に、変形Ｓ(ｉ)
ボックステーブル作成ルーチンを呼びだす（２３０
７）。i番目の変形Ｓボックステーブル作成ルーチンの
処理を図２４で説明する。kは行番を指定し、ｌは列番
号を指定する。ｋ行ｌ列の処理は２４０８から２４１３
である。１番目のＳボックスのテーブルは、図２５に示
す通りである。まず、i番目のオリジナルのＳボックス
の行番号ｋ列番号ｌのデータdを取り出す（２４０
８）。そして、そのデータｄと撹乱用データX3(i)を排
他的論理和を取り、それをｄ２とする（２４０９）。こ
れは、撹乱用データを“７”とすると、元のＳボックス
のデータ２５０４に対して、その結果は２６０４にな
る。これをすべてのフィールドに行うと、図２６のよう
になる。図２６のテーブルは、図２５の１番目のＳボッ
クスのデータに対して、撹乱用データを“７”として排
他的論理和を取ったものである。
【００９５】次に、アドレスの撹乱を行う。まず、Xsa1
をXsa(i)の上位１ビットと下位１ビットから作った２ビ
ットとし、Xsa2を Xsa(i)の上位２ビットから５ビット
から作った４ビットのデータとする。これは、Ｓボック
スのアドレスの計算方法に由来している。そして、図２
６の行番号と列番号をそれぞれｋとｌとすると、それぞ
れにXsa1とXsa2を排他的論理和を行う（２４１２）。新
しくできた行番号と列番号をｋ２とｌ２とすると、i番
目の変形ＳボックステーブルＳ（ｉ）のk2行l2列にデー
タd2を格納する（２４１３）。この処理の例を図２７に
示す。図２７は、図２６の行と列に対して撹乱用データ
として“２”と“９”を選んで作成したものである。わ
かりやすいように、行と列のデータの位置はそのままに
して行と列の番号だけを変更している。図２５で、３行
１列のデータ１２（２５０４）は、図２７では、１行８
列に移り、値が１１に変形されている。この例では、デ
ータの撹乱用データは“７”であり、アドレス用の撹乱
データは行が“２”であり、列が“９”である。このよ
うにして８つのＳボックスを変形する。本実施例では、
この処理は、DESの最初に行っておく。変形したＳボッ
クステーブルは、DESの１６段で使用する。これは、請
求項５の実施例でもある。
【００９６】Ｓボックスの処理が終了すると、処理デー
タは、３２ビットのSoutputX3となり、撹乱用データは
３２ビットのX3となる。これが、ｆ関数の最後の処理で
ある転置Ｐ処理（１００５）の入力となる。転置Ｐ処理
を図１９を用いて説明する。Ｓボックスの出力であるSi
nputX3を転置Ｐし、SinputX3Pを生成する（１９０
２）。SinputX3の撹乱用データX3を転置Ｐし、X3Pを生
成する（１９０３）。転地Ｐに使用するテーブルは図２
９の通りである。このテーブルの使い方もIP処理のテー
ブルと同じである。
【００９７】ｆ関数の処理が終わると、転置Ｐ処理と前
段の結果のXORを行う（９０９とか９１４）である。こ
れは、まず、Ｓボックスの結果を転置ＰしたSinputX3P
と前段の結果をXORする（２００２）。そして、X3Pと前
段の撹乱用データＸをXORする（２００３）。このXORの
処理は、選択的転置E処理結果と暗号鍵のXOR処理（１７
０１）と同じである。
【００９８】DESでは、最後にIP-1処理（９１５）を行
う。この処理を図２１に示す。IP-1処理は、IP処理と似
たようなビットの並びの入れ替え処理であり、IPテーブ
ルの代わりにIP-1テーブルを使用する（２１０２）。こ
れまでの処理結果をIP-1処理し、同様に撹乱用データX
をIP-1処理する（２１０３）。
【００９９】最後に、正しい処理結果に戻すために、逆
変形処理を行う（９１６）。逆変形処理を図２２に示
す。IP-1処理結果をIP-1処理した撹乱用データＸでXOR
することにより、正しい結果を求める。ここで、初め
て、変形されていない正しい処理結果が得られる。
【０１００】これまで処理されるデータの隠蔽について
述べてきたが、撹乱用データも隠蔽する必要がある場合
がある。基本的考え方は、撹乱用データを撹乱用の撹乱
用データXRと排他的論理和を取り、変形することであ
る。ただし、XRは、固定にしておき、あらかじめ、ビット位
置の入れ替えなどを計算し逆変形のためのXRoを求めて
おく。そして、撹乱用データが必要になったときに、XRo
を使って、元の撹乱用データを求めることにより、撹乱用
データの変形と逆変形の実施と効率化を図る。まず、暗
号鍵用の撹乱用データを例にして説明する。図３０の処
理は、暗号鍵用の撹乱用データを撹乱用の撹乱用データX
Rで排他的論理和をとる変形操作である。変形処理ｂ
（３６０１）で撹乱用データＸ２を生成した後に、図３
０の撹乱用データの変形処理を行う。暗号鍵用の撹乱用
データＸ２はＰＣ―１処理やLS処理、PC-2処理を受け
る。これらは、あらかじめ、決まったビットの位置の入れ
替えであるので、前もって決まっている値XRに対して、PC
-2処理まで実行したときの撹乱用データXRoを求めてお
き記録しておく（３１０２から３１０５）。PC-2処理し
た後に、１４０３で生成したPC-1及びLS、PC-2処理済み撹
乱用データX2PC1LSPC2に記録しておいた撹乱用データXR
oをXORして（３２０２）、本来のPC-1及びLS、PC-2処理済
み撹乱用データX2PC1LSPC2を求めることができる。この
ようにすることにより、撹乱用データも隠蔽することが
できる。ここで、撹乱用の撹乱用データXRとその処理済
撹乱ｈ尿データXRoは、同じデータを使ってもよい。
【０１０１】DESでの実施例は、暗号化であるが、DESのア
ルゴリズムは、復号化でもほとんど同じであるため、本実
施例はほとんど変更しないで適用できる。また、DES以外
の暗号アルゴリズムも、転置処理や換字処理、剰余演算を
多く使っているため、本発明を適用し、データを変形し、
電流波形から本来のデータを推定することを困難にする
ことができる。
【０１０２】
【発明の効果】本発明によれば、ICカードチップでの処
理データを変形することにより、消費電流の波形から、処
理や暗号鍵の推測を困難になる。
【図面の簡単な説明】
【図１】ICカードのハードウェア構成。
【図２】ICカード用チップ内のハードウェア構成。
【図３】消費電流の波形。
【図４】一つの撹乱用データを使ったデータ変形の手
順。
【図５】入れ子で二つの撹乱用データを使ったデータ変
形の手順。
【図６】連続で二つの撹乱用データを使ったデータ変形
の手順。
【図７】撹乱用データのデータ処理をあらかじめ計算し
ておくデータ変形の手順。
【図８】二つの撹乱用データの逆変形を統合したデータ
変形の手順。
【図９】DESの全体処理の流れ。
【図１０】DESのｆ関数の処理の流れ。
【図１１】変形処理ａ。
【図１２】IP処理。
【図１３】PC-1処理。
【図１４】PC-2処理。
【図１５】ＬＳ処理。
【図１６】選択的転置E処理。
【図１７】選択的転置E処理結果と暗号鍵のXOR処理。
【図１８】Ｓボックス処理。
【図１９】転置Ｐ処理。
【図２０】転置Ｐ処理と前段の結果のXOR処理。
【図２１】IP-1処理。
【図２２】逆変形処理。
【図２３】変形Ｓボックスのテーブルの作成。
【図２４】i番目の変形Ｓボックステーブル作成ルーチ
ン。
【図２５】１番目のＳボックステーブル。
【図２６】１番目のＳボックステーブルのデータを変形
したテーブル。
【図２７】１番目のＳボックステーブルの配置を変形し
たテーブル。
【図２８】選択的転置Eテーブル。
【図２９】転置Ｐテーブル。
【図３０】撹乱用データの暗号化処理。
【図３１】撹乱用データの暗号化用データの変形計算処
理。
【図３２】撹乱用データの復号化処理
【図３３】オリジナルテーブルの例。
【図３４】図３３の内容を変形したテーブル。
【図３５】図３４のテーブルの配置を変形したテーブ
ル。
【図３６】変形処理ｂ。
【図３７】IP転置テーブル。
【図３８】PC-1選択的転置テーブル。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 奥原 進 神奈川県横浜市戸塚区戸塚町5030番地 株 式会社日立製作所ソフトウェア事業部内 (72)発明者 神永 正博 東京都国分寺市東恋ケ窪一丁目280番地 株式会社日立製作所中央研究所内 Ｆターム(参考） 5B035 AA13 BB09 CA12 CA38 5J104 AA01 AA47 JA03 NA35 9A001 BB02 EE02 EE03 FF04 GG01 LL03

Claims (23)

    【特許請求の範囲】
  1. 【請求項１】プログラムを格納するプログラム格納部、
    データを保存するデータ格納部を持つ記憶装置とプログ
    ラムに従い、所定の処理を実行し、データ処理を行う中
    央演算装置を持ち、プログラムは、中央演算装置に実行
    の指示を与える処理命令から構成される一つ以上のデー
    タ処理手段からなり、一つのデータ処理手段が、その入
    力データを処理し、処理済みデータを出力する入力デー
    タ処理手段を含む、情報処理装置において、撹乱用デー
    タXiを使って入力データD1を変形し、変形データH1を作
    成するデータ変形処理手段、変形データH1を入力データ
    処理手段と同じ処理を行い、処理済み変形データH2を作
    成する変形データ処理手段、撹乱用データXiを入力デー
    タ処理手段と同じ処理を行い、処理済み撹乱用データXo
    を作成する撹乱用データ処理手段、処理済み撹乱用デー
    タXoを使って処理済み変形データH2を処理し、入力デー
    タD1を入力データ処理手段で処理した結果である処理済
    みデータD2を得るデータ逆変形処理手段、を有すること
    を特徴とする情報処理装置。
  2. 【請求項２】プログラムを格納するプログラム格納部、
    データを保存するデータ格納部を持つ記憶装置とプログ
    ラムに従い、所定の処理を実行し、データ処理を行う中
    央演算装置を持ち、プログラムは、中央演算装置に実行
    の指示を与える処理命令から構成される一つ以上のデー
    タ処理手段からなり、一つのデータ処理手段が、その第
    １入力データを処理し、第１処理済みデータを出力する
    第１入力データ処理手段と、別のデータ処理手段が、そ
    の第２入力データを処理し、第２処理済みデータを出力
    する第２入力データ処理手段を含む、情報処理装置にお
    いて、第１撹乱用データX1iを使って第１入力データD1
    を変形し、変形データH1を作成する第１データ変形処理
    手段、変形データH1を第１入力データ処理手段と同じ処
    理を行い、処理済み変形データH2を作成する第１変形デ
    ータ処理手段、第１撹乱用データX1iを第１入力データ
    処理手段と同じ処理を行い、第１処理済み撹乱用データ
    X1oを作成する第１撹乱用データ処理手段、第２撹乱用
    データX2iを使って処理済み変形データH2を変形し、処
    理済み変形データH3を作成する第２データ変形処理手
    段、処理済み変形データH3を第２入力データ処理手段と
    同じ処理を行い、処理済み変形データH4を作成する第２
    変形データ処理手段、第２撹乱用データX2iを第２入力
    データ処理手段と同じ処理を行い、第２処理済み撹乱用
    データX2oを作成する第２撹乱用データ処理手段、第２
    処理済み撹乱用データX2oを使って処理済み変形データH
    4を処理し、処理済み変形データH5を得る第２データ逆
    変形処理手段、第１処理済み撹乱用データX1oを使って
    処理済み変形データH5を処理し、処理済みデータD2を得
    る第１データ逆変形処理手段、を有することを特徴とす
    る情報処理装置。
  3. 【請求項３】プログラムを格納するプログラム格納部、
    データを保存するデータ格納部を持つ記憶装置とプログ
    ラムに従い、所定の処理を実行し、データ処理を行う中
    央演算装置を持ち、プログラムは、中央演算装置に実行
    の指示を与える処理命令から構成される一つ以上のデー
    タ処理手段からなり、一つのデータ処理手段が、その第
    １入力データを処理し、第１処理済みデータを出力する
    第１入力データ処理手段と、別のデータ処理手段が、そ
    の第２入力データを処理し、第２処理済みデータを出力
    する第２入力データ処理手段を含む、情報処理装置にお
    いて、第１撹乱用データX1iを使って第１入力データD1
    を変形し、変形データH1を作成する第１データ変形処理
    手段、変形データH1を第１入力データ処理手段と同じ処
    理を行い、処理済み変形データH2を作成する第１変形デ
    ータ処理手段、第１撹乱用データX1iを第１入力データ
    処理手段と同じ処理を行い、第１処理済み撹乱用データ
    X1oを作成する第１撹乱用データ処理手段、第２撹乱用
    データX2iを使って処理済み変形データH2を変形し、処
    理済み変形データH3を作成する第２データ変形処理手
    段、第１処理済み撹乱用データX1oを使って処理済み変
    形データH3を処理し、処理済み変形データH4を得る第１
    データ逆変形処理手段、処理済み変形データH4を第２入
    力データ処理手段と同じ処理を行い、処理済み変形デー
    タH5を作成する第２変形データ処理手段、第２撹乱用デ
    ータX2iを第２入力データ処理手段と同じ処理を行い、
    第２処理済み撹乱用データX2oを作成する第２撹乱用デ
    ータ処理手段、第２処理済み撹乱用データX2oを使って
    処理済み変形データH5を処理し、処理済みデータD2を得
    る第２データ逆変形処理手段、を有することを特徴とす
    る情報処理装置。
  4. 【請求項４】プログラムを格納するプログラム格納部、
    データを保存するデータ格納部を持つ記憶装置とプログ
    ラムに従い、所定の処理を実行し、データ処理を行う中
    央演算装置を持ち、プログラムは、中央演算装置に実行
    の指示を与える処理命令から構成される一つ以上のデー
    タ処理手段からなり、一つのデータ処理手段が、その第
    １入力データを処理し、第１処理済みデータを出力する
    第１入力データ処理手段と、別のデータ処理手段が、そ
    の第２入力データを処理し、第２処理済みデータを出力
    する第２入力データ処理手段を含む、情報処理装置にお
    いて、第１撹乱用データX1iを使って第１入力データD1
    を変形し、変形データH1を作成する第１データ変形処理
    手段、変形データH1を第１入力データ処理手段と同じ処
    理を行い、処理済み変形データH2を作成する第１変形デ
    ータ処理手段、第１撹乱用データX1iを第１入力データ
    処理手段と同じ処理を行い、第１処理済み撹乱用データ
    X1oを作成する第１撹乱用データ処理手段、第２撹乱用
    データX2iを使って処理済み変形データH2を変形し、処
    理済み変形データH3を作成する第２データ変形処理手
    段、処理済み変形データH3を第２入力データ処理手段と
    同じ処理を行い、処理済み変形データH4を作成する第２
    変形データ処理手段、第２撹乱用データX2iを第２入力
    データ処理手段と同じ処理を行い、第２処理済み撹乱用
    データX2oを作成する第２撹乱用データ処理手段、第１
    処理済み撹乱用データX1oと第２処理済み撹乱用データX
    2oの逆変形を統合し、統合処理済撹乱用データXoを作成
    するデータ逆変形統合処理手段、統合処理済撹乱用デー
    タXoを使って処理済み変形データH4を処理し、処理済み
    データD2を得るデータ逆変形処理手段、を有することを
    特徴とする情報処理装置。
  5. 【請求項５】請求項１、２、３、４において、撹乱用デ
    ータXiを入力データ処理手段と同じ処理を行い、処理済
    み撹乱用データXoを作成する撹乱用データ処理手段、処
    理済み撹乱用データXoを記録する処理済み撹乱用データ
    記録手段、記録した処理済み撹乱用データXoを使って処
    理済み変形データを処理し、新たに別の処理済み変形デ
    ータを得るデータ逆変形処理手段、を有することを特徴
    とする情報処理装置。
  6. 【請求項６】請求項１、２、３、４、５において、撹乱
    用データとして乱数を生成する隠蔽データ生成処理手
    段、を有することを特徴とする情報処理装置。
  7. 【請求項７】請求項１、２、３、４、５、６において、
    データ変形処理手段およびデータ逆変形処理手段とし
    て、排他的論理和を使うことを特徴とする情報処理装
    置。
  8. 【請求項８】請求項１、２、３、４、５、６において、
    データ変形処理手段として、加算を使うことデータ逆変
    形処理手段として、減算を使うことを特徴とする情報処
    理装置。
  9. 【請求項９】請求項１、２、３、４、５、６において、
    データ変形処理手段として、減算を使うことデータ逆変
    形処理手段として、加算を使うことを特徴とする情報処
    理装置。
  10. 【請求項１０】請求項１、２、３、４、５、６におい
    て、データ変形処理手段として、掛け算を使うことデー
    タ逆変形処理手段として、割り算を使うことを特徴とす
    る情報処理装置。
  11. 【請求項１１】請求項１、２、３、４、５、６におい
    て、データ変形処理手段として、割り算を使うことデー
    タ逆変形処理手段として、掛け算を使うことを特徴とす
    る情報処理装置。
  12. 【請求項１２】請求項１、２、３、４、５、６におい
    て、データ変形処理手段として、剰余演算で剰余演算の
    法Ｎの整数倍を加算することデータ逆変形処理手段が不
    要であることを特徴とする情報処理装置。
  13. 【請求項１３】請求項１、２、３、４、５、６におい
    て、剰余演算で 1 = X * Y mod N という関係のある数X、Yにおいてデータ変形処理手段と
    して、剰余演算でＸを整数倍乗算することデータ逆変形
    処理手段として、データ変形処理手段でＸを乗算した回
    数分、Yを整数倍乗算することを特徴とする情報処理装
    置。
  14. 【請求項１４】請求項１、２、３、４、５、６におい
    て、データ変形処理手段として、 Nを剰余演算の法とし
    て、(N+1)/2を整数倍乗算すること、データ逆変形処理
    手段として、データ変形処理手段で(N+1)/2を乗算した
    回数分、２を整数倍乗算することを特徴とする情報処理
    装置。
  15. 【請求項１５】請求項１、２、３、４、５、６におい
    て、データ変形処理手段として、剰余演算で2を整数倍
    乗算することデータ逆変形処理手段として、データ変形
    処理手段で２を乗算した回数分、Nを剰余演算の法とし
    て、(N+1)/2を整数倍乗算することを特徴とする情報処
    理装置。
  16. 【請求項１６】請求項１、２、３、４、５、６におい
    て、データ変形処理手段として、配列のデータの配置を
    規則的な方法で変更すること、データ逆変形処理手段と
    して、配列のデータの配置が変更された方法で配列のデ
    ータをアクセスすることを特徴とする情報処理装置。
  17. 【請求項１７】請求項１６において、データ変形処理手
    段での配列のデータの配置を規則的に変更方法として、
    配列のインデックス（引数）をある数で排他的論理和を
    とり、データの配置を入れ替えること、データ逆変形処
    理手段で配列のデータにアクセスする際、配列のインデ
    ックスをデータ変形処理手段で使用した数で排他的論理
    和をとり、変形後の配列のインデックスを作成し、アク
    セスすることを特徴とする情報処理装置。
  18. 【請求項１８】請求項１から６において、データ処理手
    段がビット単位のデータを入れ替える転置処理手段であ
    ること、データ変形処理手段及びデータ逆変形処理手段
    が排他的論理和であることを特徴とする情報処理装置。
  19. 【請求項１９】請求項１から６において、データ処理手
    段がバイト単位のデータを入れ替える換字処理手段であ
    ること、データ変形処理手段及びデータ逆変形処理手段
    が排他的論理和であることを特徴とする情報処理装置。
  20. 【請求項２０】請求項１から６において、データ処理手
    段がテーブルを使ってデータを入れ替える処理手段であ
    ること、データ変形処理手段及びデータ逆変形処理手段
    が排他的論理和であることを特徴とする情報処理装置。
  21. 【請求項２１】請求項３において、第１のデータ処理
    が、データ１とデータ２の排他的論理和を行いデータ３
    を生成する、排他的論理和処理手段であること、第２の
    データ処理が、データ３を用いて、配列のインデックス
    を計算する配列アクセス処理手段であること、第１の変
    形処理手段として、第１の撹乱用データとデータの排他
    的論理和を使うこと、第１のデータ逆変形処理手段とし
    て、排他的論理和を使うこと、第２の変形処理手段とし
    て、第２の撹乱用データと配列のインデックスを排他的
    論理和をとること、第２のデータ逆変形処理手段とし
    て、排他的論理和を使うこと、を特徴とする情報処理装
    置。
  22. 【請求項２２】請求項１、２、３、４、５、６におい
    て、データ変形処理手段として、剰余演算で剰余演算の
    法Ｎの整数倍に１を加えたものを乗算すること、データ
    逆変形処理手段が不要であることを特徴とする情報処理
    装置。
  23. 【請求項２３】データーを保存する記憶装置と、攪乱用
    データを生成する攪乱用データ生成手段と、上記データ
    を上記攪乱用データを用いて変形して変形データを作成
    する変形データ作成手段と、上記変形データを処理する
    変形データ処理手段と、上記攪乱用データを処理する攪
    乱用データ処理手段と、処理後の上記変形データを処理
    後の上記攪乱用データを用いて逆変形する逆変形手段と
    を有することを特徴とする耐タンパ処理装置。
JP35415698A 1998-12-14 1998-12-14 情報処理装置、耐タンパ処理装置 Expired - Fee Related JP4317607B2 (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP35415698A JP4317607B2 (ja) 1998-12-14 1998-12-14 情報処理装置、耐タンパ処理装置
US09/458,018 US6631471B1 (en) 1998-12-14 1999-12-10 Information processing equipment
TW088121816A TW517189B (en) 1998-12-14 1999-12-13 Information management device
KR1019990057028A KR100726903B1 (ko) 1998-12-14 1999-12-13 정보 처리 장치
EP99124934A EP1011081B1 (en) 1998-12-14 1999-12-14 Information processing equipment
CNB991267079A CN1200392C (zh) 1998-12-14 1999-12-14 信息处理方法
DE69906022T DE69906022T2 (de) 1998-12-14 1999-12-14 Datenverarbeitungsanlage
US09/528,995 US6615354B1 (en) 1998-12-14 2000-03-20 Information processing equipment
KR1020060076642A KR100674550B1 (ko) 1998-12-14 2006-08-14 정보 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35415698A JP4317607B2 (ja) 1998-12-14 1998-12-14 情報処理装置、耐タンパ処理装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2003320601A Division JP2004078976A (ja) 2003-09-12 2003-09-12 情報処理装置、耐タンパ処理装置
JP2003320599A Division JP4003723B2 (ja) 2003-09-12 2003-09-12 情報処理装置、耐タンパ処理装置

Publications (3)

Publication Number Publication Date
JP2000182012A true JP2000182012A (ja) 2000-06-30
JP2000182012A5 JP2000182012A5 (ja) 2004-09-30
JP4317607B2 JP4317607B2 (ja) 2009-08-19

Family

ID=18435672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35415698A Expired - Fee Related JP4317607B2 (ja) 1998-12-14 1998-12-14 情報処理装置、耐タンパ処理装置

Country Status (7)

Country Link
US (2) US6631471B1 (ja)
EP (1) EP1011081B1 (ja)
JP (1) JP4317607B2 (ja)
KR (2) KR100726903B1 (ja)
CN (1) CN1200392C (ja)
DE (1) DE69906022T2 (ja)
TW (1) TW517189B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002247025A (ja) * 2001-02-22 2002-08-30 Hitachi Ltd 情報処理装置
JP2003518872A (ja) * 1999-12-28 2003-06-10 ギーゼッケ ウント デフリエント ゲーエムベーハー 鍵の細分化によってアクセスを防止する携帯可能なデータ記憶媒体
JP2005195829A (ja) * 2004-01-07 2005-07-21 Hitachi Ltd 復号または署名作成におけるべき乗剰余算の計算方法
JP2008061118A (ja) * 2006-09-01 2008-03-13 Toshiba Corp 暗号処理回路及びｉｃカード
JP2009537025A (ja) * 2006-03-31 2009-10-22 アクサルト・エス・アー サイドチャネル攻撃からの保護
JP2012070048A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 暗号化装置および復号装置
JP2012520589A (ja) * 2009-03-10 2012-09-06 イルデト・コーポレート・ビー・ヴイ 入力に依存する符号化を用いたホワイトボックス暗号システム

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2332350C (en) 1998-05-18 2015-07-07 Giesecke & Devrient Gmbh Access-protected data carrier
FR2789776B1 (fr) * 1999-02-17 2001-04-06 Gemplus Card Int Procede de contre-mesure dans un composant electronique mettant en oeuvre un algorithme de cryptographie a cle secrete
FR2799851B1 (fr) * 1999-10-14 2002-01-25 Gemplus Card Int Procede de contre-mesure dans un composant electronique mettant en oeuvre un algorithme de cryptographie a cle publique de type rsa
DE19963407A1 (de) * 1999-12-28 2001-07-12 Giesecke & Devrient Gmbh Tragbarer Datenträger mit Zugriffsschutz durch Nachrichtenverfremdung
FR2808360B1 (fr) * 2000-04-28 2002-06-28 Gemplus Card Int Procede de contre mesure dans un microcircuit mettant en oeuvre le procede et carte a puce comportant ledit microcircuit
ATE294414T1 (de) * 2000-05-22 2005-05-15 Infineon Technologies Ag Sicherheits-datenverarbeitungseinheit sowie dazugehöriges verfahren
FR2810480B1 (fr) * 2000-06-20 2002-11-15 Gemplus Card Int Traitement de donnees avec une cle
US20020021801A1 (en) * 2000-07-13 2002-02-21 Takeshi Shimoyama Computing apparatus using an SPN structure in an F function and a computation method thereof
US7376235B2 (en) * 2002-04-30 2008-05-20 Microsoft Corporation Methods and systems for frustrating statistical attacks by injecting pseudo data into a data system
US7555122B2 (en) * 2002-12-04 2009-06-30 Wired Communications LLC Method for elliptic curve point multiplication
KR20060081847A (ko) * 2005-01-10 2006-07-13 삼성전자주식회사 비밀키를 보호하는 스마트 카드 및 그것의 방법
TWI290426B (en) * 2005-02-03 2007-11-21 Sanyo Electric Co Encryption processing circuit
JP5050454B2 (ja) * 2006-09-01 2012-10-17 ソニー株式会社 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム
US7607351B2 (en) * 2007-06-26 2009-10-27 General Electric Company Acoustic impact detection and monitoring system
US9742555B2 (en) * 2008-09-25 2017-08-22 Nokia Technologies Oy Encryption/identification using array of resonators at transmitter and receiver
US8334705B1 (en) 2011-10-27 2012-12-18 Certicom Corp. Analog circuitry to conceal activity of logic circuitry
US8635467B2 (en) 2011-10-27 2014-01-21 Certicom Corp. Integrated circuit with logic circuitry and multiple concealing circuits
KR101589038B1 (ko) * 2014-03-14 2016-01-27 국방과학연구소 시계열 데이터베이스의 프라이버시 보호에서 상관 관계 보존을 위한 노이즈 생성 방법 및 장치
TWI591533B (zh) 2016-11-25 2017-07-11 慧榮科技股份有限公司 可用於資料儲存裝置之資料儲存方法與資料回復程序、以及採用這些方法的資料儲存裝置
CN112597071B (zh) * 2020-12-09 2024-03-26 北京地平线机器人技术研发有限公司 数据存储方法、获取方法、装置、电子设备以及介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999035782A1 (en) * 1998-01-02 1999-07-15 Cryptography Research, Inc. Leak-resistant cryptographic method and apparatus
JP2000066585A (ja) * 1998-08-20 2000-03-03 Toshiba Corp 暗号化・復号装置、暗号化・復号方法、およびそのプログラム記憶媒体
JP2002519722A (ja) * 1998-06-03 2002-07-02 クリプターグラフィー リサーチ インコーポレイテッド スマートカードおよび他の暗号システム用の、漏洩を最小に抑える、改良ｄｅｓおよび他の暗号プロセス
JP2003524916A (ja) * 1998-09-30 2003-08-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 暗号処理を実行するための符号化方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798360A (en) * 1971-06-30 1974-03-19 Ibm Step code ciphering system
FR2590284B1 (fr) * 1985-11-20 1996-07-12 Guilhem Christian Procede de plissage d'une piece souple, application a l'habillage d'objets, moyens de mise en oeuvre et produits obtenus
DE3621241C1 (de) * 1986-06-25 1987-06-25 Freudenberg Carl Fa Verfahren zur Herstellung eines Dichtringes mit einer Dichtlippe
US5341423A (en) * 1987-02-06 1994-08-23 General Electric Company Masked data transmission system
FR2638869B1 (fr) * 1988-11-10 1990-12-21 Sgs Thomson Microelectronics Dispositif de securite contre la detection non autorisee de donnees protegees
CA2037857C (en) 1990-03-20 2001-01-16 Roy Allen Griffin, Iii Prevention of determination of time of execution of predetermined data processing routine in relation to occurrence of prior observable external event
JPH0433020A (ja) * 1990-05-24 1992-02-04 Nec Corp 機密保持機能を備えた半導体集積回路
FR2728980B1 (fr) 1994-12-30 1997-01-31 Thomson Csf Dispositif de securisation de systemes d'information organises autour de microprocesseurs
DE19505097C1 (de) * 1995-02-15 1996-06-05 Siemens Ag Verschlüsselungsvorrichtung
US5727062A (en) * 1995-07-06 1998-03-10 Ritter; Terry F. Variable size block ciphers
US5724428A (en) * 1995-11-01 1998-03-03 Rsa Data Security, Inc. Block encryption algorithm with data-dependent rotations
FR2745924B1 (fr) 1996-03-07 1998-12-11 Bull Cp8 Circuit integre perfectionne et procede d'utilisation d'un tel circuit integre
US5745577A (en) * 1996-07-25 1998-04-28 Northern Telecom Limited Symmetric cryptographic system for data encryption
US7587044B2 (en) * 1998-01-02 2009-09-08 Cryptography Research, Inc. Differential power analysis method and apparatus
US6185304B1 (en) * 1998-02-23 2001-02-06 International Business Machines Corporation Method and apparatus for a symmetric block cipher using multiple stages
US6408075B1 (en) * 1998-11-30 2002-06-18 Hitachi, Ltd. Information processing equipment and IC card
JP2001024414A (ja) * 1999-07-09 2001-01-26 Asahi Glass Co Ltd 自動車用ガラスアンテナ
JP2001244414A (ja) * 2000-02-29 2001-09-07 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1999035782A1 (en) * 1998-01-02 1999-07-15 Cryptography Research, Inc. Leak-resistant cryptographic method and apparatus
JP2002519722A (ja) * 1998-06-03 2002-07-02 クリプターグラフィー リサーチ インコーポレイテッド スマートカードおよび他の暗号システム用の、漏洩を最小に抑える、改良ｄｅｓおよび他の暗号プロセス
JP2000066585A (ja) * 1998-08-20 2000-03-03 Toshiba Corp 暗号化・復号装置、暗号化・復号方法、およびそのプログラム記憶媒体
JP2003524916A (ja) * 1998-09-30 2003-08-19 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 暗号処理を実行するための符号化方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
"Timing Attacks on Implementations of Diffie-Hellman, RSA, DSS, and Other Systems", LECTURE NOTES IN COMPUTER SCIENCE, vol. 1109, JPN4006008297, 1996, pages 104 - 113, ISSN: 0000735688 *

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003518872A (ja) * 1999-12-28 2003-06-10 ギーゼッケ ウント デフリエント ゲーエムベーハー 鍵の細分化によってアクセスを防止する携帯可能なデータ記憶媒体
JP4841785B2 (ja) * 1999-12-28 2011-12-21 ギーゼッケ ウント デフリエント ゲーエムベーハー 鍵の細分化によってアクセスを防止する携帯可能なデータ記憶媒体
JP2002247025A (ja) * 2001-02-22 2002-08-30 Hitachi Ltd 情報処理装置
JP2005195829A (ja) * 2004-01-07 2005-07-21 Hitachi Ltd 復号または署名作成におけるべき乗剰余算の計算方法
JP4626148B2 (ja) * 2004-01-07 2011-02-02 株式会社日立製作所 復号または署名作成におけるべき乗剰余算の計算方法
JP2009537025A (ja) * 2006-03-31 2009-10-22 アクサルト・エス・アー サイドチャネル攻撃からの保護
JP2008061118A (ja) * 2006-09-01 2008-03-13 Toshiba Corp 暗号処理回路及びｉｃカード
US8457306B2 (en) 2006-09-01 2013-06-04 Kabushiki Kaisha Toshiba Cryptographic module and IC card
JP2012520589A (ja) * 2009-03-10 2012-09-06 イルデト・コーポレート・ビー・ヴイ 入力に依存する符号化を用いたホワイトボックス暗号システム
US9654280B2 (en) 2009-03-10 2017-05-16 Irdeto B.V. White-box cryptographic system with input dependent encodings
JP2012070048A (ja) * 2010-09-21 2012-04-05 Toshiba Corp 暗号化装置および復号装置
US9031234B2 (en) 2010-09-21 2015-05-12 Kabushiki Kaisha Toshiba Encryption device and decryption device

Also Published As

Publication number Publication date
TW517189B (en) 2003-01-11
CN1258057A (zh) 2000-06-28
KR100674550B1 (ko) 2007-01-29
KR20060105691A (ko) 2006-10-11
JP4317607B2 (ja) 2009-08-19
EP1011081B1 (en) 2003-03-19
DE69906022T2 (de) 2004-01-08
US6631471B1 (en) 2003-10-07
DE69906022D1 (de) 2003-04-24
CN1200392C (zh) 2005-05-04
US6615354B1 (en) 2003-09-02
KR100726903B1 (ko) 2007-06-11
KR20000052458A (ko) 2000-08-25
EP1011081A1 (en) 2000-06-21

Similar Documents

Publication Publication Date Title
JP4317607B2 (ja) 情報処理装置、耐タンパ処理装置
KR100693239B1 (ko) 정보 처리 장치, ｉｃ 카드
CN101350714B (zh) 采用混合rijndael s-box的有效高级加密标准数据路径
JP4905000B2 (ja) 暗号処理装置、および暗号処理方法、並びにコンピュータ・プログラム
CN1993922B (zh) 流密码组合系统和方法
US8199909B2 (en) Method and device for carrying out a cryptographic calculation
Muir A tutorial on white-box AES
US8428251B2 (en) System and method for stream/block cipher with internal random states
US6189095B1 (en) Symmetric block cipher using multiple stages with modified type-1 and type-3 feistel networks
JP4668985B2 (ja) ホモグラフィックマスキングにより暗号アセンブリを保護する方法
US7720225B2 (en) Table splitting for cryptographic processes
US6845159B1 (en) Processing method and apparatus for converting information from a first format into a second format
JPWO2008146482A1 (ja) 暗号化装置、復号化装置、暗号化方法及び集積回路
CN107800532A (zh) 低成本密码加速器
US7747012B2 (en) Process of security of an electronic unit with cryptoprocessor
JP4003723B2 (ja) 情報処理装置、耐タンパ処理装置
JP2004078976A (ja) 情報処理装置、耐タンパ処理装置
Rodrigues et al. Fast white-box implementations of dedicated ciphers on the ARMv8 architecture
JP3945497B2 (ja) 情報処理装置、ｉｃカード
JPH0744375A (ja) 暗号化データ処理装置
EP0993143A1 (en) Processing method and apparatus for converting information from a first format into a second format
JP2006174274A (ja) 暗号演算回路と、該暗号演算回路を有する情報処理装置及びｉｃカード
WO2000021240A1 (en) Processing method and apparatus for converting information from a first format into a second format
JP2003005635A (ja) 暗号化装置および方法、ならびに復号化装置および方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060516

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060718

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20061013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070720

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090410

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090525

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees