JP2000181947A - Circuit design method for multi-layer printed wiring board - Google Patents

Circuit design method for multi-layer printed wiring board

Info

Publication number
JP2000181947A
JP2000181947A JP10357482A JP35748298A JP2000181947A JP 2000181947 A JP2000181947 A JP 2000181947A JP 10357482 A JP10357482 A JP 10357482A JP 35748298 A JP35748298 A JP 35748298A JP 2000181947 A JP2000181947 A JP 2000181947A
Authority
JP
Japan
Prior art keywords
wiring pattern
data
surface layer
component
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10357482A
Other languages
Japanese (ja)
Inventor
Shigenobu Okawa
茂信 大川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP10357482A priority Critical patent/JP2000181947A/en
Publication of JP2000181947A publication Critical patent/JP2000181947A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a multi-layer printed wiring board design method capable of arranging a specified wiring pattern in a surface layer by a simple means without changing the program of a central processing unit. SOLUTION: Component data required for a circuit are registered in a step S.11, the data of a surface layer wiring pattern are inputted as virtual components in a step S.12, the data of a multi-layer printed board are inputted in a step S.13 and the data of a circuit diagram are inputted in a step S.14. In a step S.15, based on information inputted in the four steps, the arrangement of components and the wiring pattern is automatically designed in the central processing unit 13b. The surface layer wiring pattern is surely arranged in the surface layer since it is handled similarly to the components. A part to be corrected is pointed out in a step S.17 until a designed result is satisfying, and the processing of the step S.15 is repeatedly executed.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、CADシステム
を用いた多層プリント配線基板の回路設計方法に関す
る。
[0001] 1. Field of the Invention [0002] The present invention relates to a circuit design method for a multilayer printed wiring board using a CAD system.

【0002】[0002]

【従来の技術】多層プリント配線基板の回路設計には、
従来からCADシステムを用いた方法が採用されてい
る。従来のCADシステムは、部品の電気的データと外
形データとを記憶する部品登録部と、これらのデータと
回路図データとに基づいて表層に搭載される部品の配置
を設計すると共に、複数の部品のピン間を複数の配線層
の何れかで接続するよう配線パターンを設計する設計処
理部とを有する。
2. Description of the Related Art A circuit design of a multilayer printed wiring board includes:
Conventionally, a method using a CAD system has been adopted. The conventional CAD system includes a component registration unit that stores electrical data and external shape data of components, designs an arrangement of components to be mounted on a surface layer based on the data and circuit diagram data, and includes a plurality of components. And a design processing unit for designing a wiring pattern so as to connect any one of the plurality of pins with any of a plurality of wiring layers.

【0003】従来の方法では、最初に各データを入力
し、設計処理部による自動設計を行い、設計の結果をグ
ラフィックディスプレイ上に表示する。設計者は、対話
型の入力装置により修正箇所を指摘することにより、満
足できる設計結果が得られるまで自動設計、修正のサイ
クルを繰り返す。
In the conventional method, each data is input first, an automatic design is performed by a design processing unit, and the design result is displayed on a graphic display. The designer points out the location to be corrected using the interactive input device, and repeats the cycle of automatic design and correction until a satisfactory design result is obtained.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上述し
た従来の設計方法では、配線パターンを多層プリント基
板のいずれの層に配置するかが設計処理部側で任意に選
択されるため、複数の配線パターンのうちの特定の配線
パターンを表層に配置したいという要望があった場合に
も、設計処理のプログラムを変更しなければ、簡単には
これに応じることができない。
However, in the above-described conventional design method, since the design processing unit side arbitrarily selects which layer of the wiring pattern is to be arranged on the multilayer printed circuit board, a plurality of wiring patterns are required. Even if there is a request to arrange a specific wiring pattern on the surface layer, this cannot be easily met unless the design processing program is changed.

【0005】したがって、基板の完成後回路の設計変更
により特定の配線パターンを切断する必要が生じたとし
ても、この配線パターンが内層に形成されている場合に
は切断が困難であり、プリント基板を再設計し、あるい
は、当該配線パターンに接続されている部品のピンを切
断する等の処理をしなければならない。
Therefore, even if it is necessary to cut a specific wiring pattern due to a change in circuit design after the completion of the board, it is difficult to cut the wiring pattern if the wiring pattern is formed in an inner layer. It is necessary to redesign or to perform processing such as cutting pins of components connected to the wiring pattern.

【0006】この発明は、上述した従来技術の問題点に
鑑みてなされたものであり、中央処理装置のプログラム
を変更することなく、簡単な手段で特定の配線パターン
を表層に配置することが可能な多層プリント配線基板の
設計方法の提供を課題(目的)とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and a specific wiring pattern can be arranged on a surface layer by a simple means without changing a program of a central processing unit. It is an object (object) to provide a method for designing a multilayer printed wiring board.

【0007】[0007]

【課題を解決するための手段】この発明にかかる多層プ
リント配線基板の回路設計方法は、使用される部品の電
気的データと外形データとを記憶する部品登録部と、こ
れらのデータと回路図データとに基づいて表層に搭載さ
れる部品の配置を求めると共に、複数の部品のピン間を
複数の配線層の何れかで接続するよう配線パターンを設
計する設計処理部とを有するCADシステムを用いた方
法において、所定の配線パターンを仮想部品として部品
登録部に登録しておき、部品間の配線中で表層に配線パ
ターンを設けたい部分には、部品間の配線を仮想部品と
して登録された表層配線パターンを介して接続すること
を特徴とする。
According to the present invention, there is provided a circuit design method for a multilayer printed wiring board, comprising: a component registration unit for storing electrical data and external shape data of a component to be used; And a CAD processing system having a design processing unit for designing a wiring pattern so as to connect the pins of the plurality of components to one of the plurality of wiring layers while obtaining the arrangement of the components mounted on the surface layer based on the above. In the method, a predetermined wiring pattern is registered as a virtual component in the component registration unit, and a portion of the wiring between components where a wiring pattern is to be provided on a surface layer is a surface wiring in which the wiring between components is registered as a virtual component. It is characterized in that connection is made via a pattern.

【0008】上記の方法によれば、CADシステムは仮
想部品として登録された配線端子を部品とみなすため、
自動設計が行われた場合にも、当該配線端子は必ず表層
に形成される。そして、この表層を介して接続された配
線は、配線端子部分を切断することにより、表層のみの
操作で容易に切断することができる。
According to the above method, the CAD system regards the wiring terminal registered as a virtual component as a component.
Even when automatic design is performed, the wiring terminal is always formed on the surface layer. The wiring connected through the surface layer can be easily cut by cutting only the surface layer by cutting the wiring terminal portion.

【0009】[0009]

【発明の実施の形態】以下、この発明にかかる多層プリ
ント配線基板の回路設計方法の実施形態を説明する。図
1は、実施形態にかかる方法を実現するためのCADシ
ステムを示すブロック図、図2および図3は、実施形態
にかかる方法を示すフローチャートである。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of a circuit design method for a multilayer printed wiring board according to the present invention will be described below. FIG. 1 is a block diagram showing a CAD system for realizing the method according to the embodiment, and FIGS. 2 and 3 are flowcharts showing the method according to the embodiment.

【0010】実施形態のCADシステムは、図1に示さ
れるように、基板の表層に配置される電子部品のデータ
と多層プリント基板のデータとを入力/設定する部品/
基板データ入力装置10と、所定の配線端子を仮想部品
としてデータ入力するための仮想部品入力装置20と、
電子回路の回路図のデータを入力/設定する回路図デー
タ入力装置11と、対話型の入出力装置12、そして、
演算装置13とを備える。
As shown in FIG. 1, the CAD system according to the embodiment is configured to input / set data of electronic components arranged on the surface layer of a board and data of a multilayer printed board.
A board data input device 10, a virtual component input device 20 for inputting data as a virtual component using a predetermined wiring terminal,
A circuit diagram data input device 11 for inputting / setting circuit diagram data of an electronic circuit, an interactive input / output device 12, and
And an arithmetic unit 13.

【0011】入出力装置12は、キーボード12a、マ
ウス12b、グラフィックディスプレイ12cとを備え
る。演算装置13は、部品/基板データ入力装置10お
よび仮想部品入力装置20から入力されるデータを登録
して記憶する部品登録メモリ13aと、各入力装置から
入力されるデータに基づいて表層上の部品、仮想部品の
配置、及び多層プリント基板内の配線パターンを設計す
る中央処理装置13bとから構成されている。
The input / output device 12 includes a keyboard 12a, a mouse 12b, and a graphic display 12c. The arithmetic unit 13 includes a component registration memory 13a for registering and storing data input from the component / board data input device 10 and the virtual component input device 20, and a component on a surface layer based on the data input from each input device. And a central processing unit 13b for designing the layout of the virtual components and the wiring pattern in the multilayer printed circuit board.

【0012】仮想部品入力装置20により仮想部品とし
て登録された表層配線パターンは、中央処理装置13b
における設計処理においては、通常の部品と同様に取り
扱われるため、必ず多層プリント配線基板の表層に配置
される。したがって、通常の部品間の配線で表層に出し
ておきたい配線につていは、配線の途中に表層配線パタ
ーンを介在させることにより、配線は少なくとも表層配
線パターンの部分では表層を通ることとなる。
The surface wiring pattern registered as a virtual component by the virtual component input device 20 is stored in the central processing unit 13b.
In the design processing in, since the components are handled in the same manner as ordinary components, they are always arranged on the surface layer of the multilayer printed wiring board. Therefore, with respect to the wiring that is to be put on the surface layer in the wiring between the normal components, the wiring passes through the surface layer at least in the part of the surface wiring pattern by interposing the surface wiring pattern in the middle of the wiring.

【0013】上記の回路設計装置を用いた実施形態の設
計方法を図2および図3のフローチャートに基づいて説
明する。ステップS.11では、回路に必要な部品データを
部品/基板データ入力装置10から入力して部品登録メ
モリ13aに登録する。登録される部品データは、その
電気的機能/特性を表す回路素子データと、外形サイ
ズ、ピンサイズ、ピン位置等を含む外形データとから構
成されている。部品登録メモリ13aに既に登録されて
いる部品については既存のデータを利用する。
A design method of an embodiment using the above-described circuit design apparatus will be described with reference to the flowcharts of FIGS. In step S.11, component data necessary for the circuit is input from the component / board data input device 10 and registered in the component registration memory 13a. The registered component data is composed of circuit element data representing the electrical function / characteristics, and external data including external size, pin size, pin position, and the like. Existing data is used for components already registered in the component registration memory 13a.

【0014】ステップS.12では、表層配線パターンのデ
ータを仮想部品として仮想部品入力装置20から入力す
る。登録される仮想部品データは、その電気的特性を表
す回路素子データと、外形サイズ、ピンサイズ、ピン位
置等を含む外形データとから構成されている。部品登録
メモリ13aに既に登録されている表層配線パターンに
ついては既存のデータを利用する。なお、ステップS.12
は、詳細には図3に示す各ステップから構成されるが、
これについては後述する。
In step S.12, data of the surface wiring pattern is input from the virtual component input device 20 as a virtual component. The registered virtual component data is composed of circuit element data representing its electrical characteristics and external data including external size, pin size, pin position, and the like. Existing data is used for the surface wiring pattern already registered in the component registration memory 13a. Step S.12
Consists of the steps shown in FIG. 3 in detail.
This will be described later.

【0015】図2のステップS.13では、多層プリント基
板のデータを部品/基板データ入力装置10から入力す
る。基板のデータには、基板のサイズ、層数、各層の厚
さ等のデータが含まれる。
In step S.13 of FIG. 2, data of the multilayer printed circuit board is input from the component / board data input device 10. The substrate data includes data such as the size of the substrate, the number of layers, and the thickness of each layer.

【0016】ステップS.14では、設計しようとする回路
の電気的接続を示す回路図のデータを回路図データ入力
装置11から入力する。ステップS.15では、上記の4ス
テップで入力された情報に基づき、中央処理装置13b
において表層上の部品、仮想部品である表層配線パター
ンの配置、及び多層プリント基板内の配線パターンが設
計される。設計の結果は、グラフィックディスプレイ1
2c上に表示される。
In step S.14, circuit diagram data indicating the electrical connection of the circuit to be designed is input from the circuit diagram data input device 11. In step S.15, based on the information input in the above four steps, the central processing unit 13b
In, the layout of the components on the surface layer, the layout of the surface layer wiring patterns as virtual components, and the wiring patterns in the multilayer printed circuit board are designed. The result of the design is the graphic display 1
2c.

【0017】中央処理装置13bが配線パターンを設計
する際には、例えば総合的な配線パターンが最も短くな
るよう最適化される。また、表層配線パターンは部品と
同一の扱いとなるため必ず表層に配置されるが、他の配
線パターンを多層プリント基板のいずれの層に配置する
かは、処理装置側で任意に選択される。
When the central processing unit 13b designs a wiring pattern, it is optimized so that, for example, the overall wiring pattern is the shortest. Further, the surface wiring pattern is always disposed on the surface layer because it is treated the same as the component, but it is arbitrarily selected on the processing device side which layer of the multilayer printed circuit board is to be disposed.

【0018】表示された設計結果が満足できるものであ
れば、ステップS.16において処理終了を選択して設計を
終了する。表示された設計結果に満足できない場合に
は、ステップS.17においてキーボード12a、マウス1
2bを用いて修正すべき箇所を指摘し、S.15の処理を再
実行する。この操作を満足できる設計結果が得られるま
で繰り返す。
If the displayed design result is satisfactory, the end of the process is selected in step S.16 to end the design. If not satisfied with the displayed design result, the keyboard 12a and the mouse 1
The point to be corrected is pointed out using 2b, and the process of S.15 is executed again. This operation is repeated until a satisfactory design result is obtained.

【0019】続いて、図3に示される表層配線パターン
の登録につき、図4の画面上の表示例をも参照して説明
する。ステップS.21では、電気的特性を表す回路素子デ
ータを入力する。回路素子データの一例として、ここで
は図4(a)に示すような十文字の表層配線パターン30
を想定する。表層配線パターン30の各端部には端子が
設けられるものとする。これらの4つの端子に、ステッ
プS.22において01,02,03,04の端子番号を付しておく。
Next, registration of the surface wiring pattern shown in FIG. 3 will be described with reference to a display example on the screen of FIG. In step S.21, circuit element data representing electrical characteristics is input. As an example of the circuit element data, here, a cross-shaped surface wiring pattern 30 as shown in FIG.
Is assumed. It is assumed that terminals are provided at each end of the surface wiring pattern 30. These four terminals are given terminal numbers of 01, 02, 03, 04 in step S.22.

【0020】続いて、画面上の設計座標を示すグリッド
上で外形データを入力する。まず、ステップS.23におい
て、作成する表層配線パターンの中心座標32を入力
し、ステップS.24では、配線パターンの導通部分33の
実際の形状を入力する(図4(b))。ステップS.25では、
図4(c)に破線で示すように、導通部分33を内包する
正方形を仮想部品の外形34として入力する。ステップ
S.26では、導通部分33の端子となるグリッド(図4
(c)に×印で示す)上に仮想ピンを想定し、仮想部品内
でのピンの位置を入力すると共に、各ピンにステップS.
22において付した端子番号を対応させる。
Subsequently, outline data is input on a grid indicating design coordinates on the screen. First, in step S.23, the center coordinates 32 of the surface wiring pattern to be created are input, and in step S.24, the actual shape of the conductive portion 33 of the wiring pattern is input (FIG. 4B). In step S.25,
As shown by the broken line in FIG. 4C, a square including the conductive portion 33 is input as the outer shape 34 of the virtual component. Steps
In S.26, a grid serving as a terminal of the conducting portion 33 (FIG. 4)
Assuming virtual pins on (c) and inputting the positions of the pins in the virtual part, step S.
The terminal numbers given in 22 correspond.

【0021】図3の処理が終了すると、図4(d)に示す
ように十文字の導通部分33と4つのピンを含み、正方
形の外形34を有する表層配線パターン30が、仮想部
品として部品登録メモリ13aに登録される。仮想部品
は、CADシステムの中央処理装置13bにおいては通
常の部品と同様に扱われる。
When the processing of FIG. 3 is completed, as shown in FIG. 4D, the surface wiring pattern 30 including the cross-shaped conductive portion 33 and the four pins and having the square outer shape 34 is stored in the component registration memory as a virtual component. 13a. The virtual part is handled in the central processing unit 13b of the CAD system in the same manner as a normal part.

【0022】図5は、上記の処理に基づく回路設計の一
例を示す。部品40、41を用いた回路で、各部品4
0、41の第1端子40a、41aどうしを接続し、第
2端子40b、41bどうしを接続する場合を想定す
る。そして、第1端子どうしを接続する配線パターンを
表層に設ける必要があるものとする。このとき、設計者
は、まず回路図を設計する際に、第1端子40a、41
aどうしを接続する配線パターン42の経路に、仮想部
品として登録された表層配線パターン30を配置する。
第2端子40b、41bどうしは単なる配線パターン4
3により接続される。
FIG. 5 shows an example of a circuit design based on the above processing. In the circuit using the components 40 and 41, each component 4
Assume that the first terminals 40a and 41a of 0 and 41 are connected, and the second terminals 40b and 41b are connected. It is assumed that a wiring pattern for connecting the first terminals needs to be provided on the surface layer. At this time, when the designer first designs the circuit diagram, the first terminals 40a, 41
The surface wiring pattern 30 registered as a virtual component is arranged on the path of the wiring pattern 42 connecting the a.
The second terminals 40b and 41b are simply a wiring pattern 4.
3 are connected.

【0023】上記のような回路図データを中央処理装置
13bに入力して自動設計を実行すると、結果は例えば
図6に示すようになる。図6は自動設計の結果を示す多
層プリント配線基板Bの断面図である。自動設計の結
果、部品40、41と表層配線パターン30とは表層に
配置される。したがって、第1端子40a、40bの間
を結ぶ配線42は、少なくとも表層配線パターン30の
部分では表層を通って接続される。これに対して、第2
端子40b、41bどうしを接続する配線パターン43
は、中央処理装置13b側のプログラムにしたがい、他
の配線との関係等を考慮しつつ最適な層に配置される。
この例では、配線パターン43は3層目に配置されてい
る。
When the above-described circuit diagram data is input to the central processing unit 13b and an automatic design is executed, the result is as shown in FIG. 6, for example. FIG. 6 is a sectional view of the multilayer printed wiring board B showing the result of the automatic design. As a result of the automatic design, the components 40 and 41 and the surface wiring pattern 30 are arranged on the surface layer. Therefore, the wiring 42 connecting the first terminals 40a and 40b is connected through the surface layer at least in the part of the surface wiring pattern 30. In contrast, the second
Wiring pattern 43 connecting terminals 40b, 41b
Are arranged in the most suitable layer according to the program of the central processing unit 13b, taking into account the relationship with other wirings and the like.
In this example, the wiring pattern 43 is arranged on the third layer.

【0024】したがって、設計変更により配線42を切
断する必要が生じた場合には、表層配線パターン30の
部分を切断することにより、表層のみの操作で容易に切
断することができる。
Therefore, when the wiring 42 needs to be cut due to a design change, the surface layer wiring pattern 30 can be cut easily by operating only the surface layer by cutting the portion of the surface layer wiring pattern 30.

【0025】[0025]

【発明の効果】以上説明したように、この発明の方法に
よれば、所定の配線パターンを仮想部品として部品登録
部に登録しておくことにより、CADシステムは登録さ
れた表層配線パターンを通常の部品と同視して自動設計
を実行するため、表層配線パターンは必ず多層プリント
配線基板の表層に形成される。したがって、配線の中で
後に切断する可能性があるものについては、途中に表層
配線パターンを経由するよう回路図を設計することによ
り、何らプログラムを変更することなく、配線の少なく
とも一部を表層に配置することができる。したがって、
設計変更により配線を切断する必要が生じた場合にも、
表層のみの操作で容易に対応することが可能である。
As described above, according to the method of the present invention, by registering a predetermined wiring pattern as a virtual component in the component registration unit, the CAD system can store the registered surface wiring pattern in a normal manner. The surface layer wiring pattern is always formed on the surface layer of the multilayer printed wiring board in order to execute the automatic design in the same manner as the component. Therefore, for wiring that may be cut later, at least part of the wiring can be placed on the surface without any program change by designing the circuit diagram to pass through the surface wiring pattern on the way. Can be arranged. Therefore,
Even if it is necessary to cut the wiring due to a design change,
It is possible to easily cope with the operation only on the surface layer.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 実施形態にかかる設計方法を実現するための
CADシステムを示すブロック図である。
FIG. 1 is a block diagram showing a CAD system for realizing a design method according to an embodiment.

【図2】 実施形態にかかる設計方法を示すフローチャ
ートである。
FIG. 2 is a flowchart illustrating a design method according to the embodiment;

【図3】 図2中の表層配線パターンの登録段階の詳細
を示すフローチャートである。
FIG. 3 is a flowchart showing details of a registration step of a surface wiring pattern in FIG. 2;

【図4】 図3の各段階における画面上の表示を示す説
明図である。
FIG. 4 is an explanatory view showing a display on a screen at each stage of FIG. 3;

【図5】 実施形態の処理に基づく回路設計図である。FIG. 5 is a circuit design diagram based on the processing of the embodiment.

【図6】 図5の回路設計図に基づく自動設計の結果を
示す多層プリント配線基板の断面図である。
6 is a cross-sectional view of a multilayer printed wiring board showing a result of automatic design based on the circuit design diagram of FIG.

【符号の説明】[Explanation of symbols]

10 部品/基板データ入力装置 11 回路図データ入力装置 12 入出力装置 13 演算装置 13a 部品登録メモリ 13b 中央処理装置 20 仮想部品入力装置 30 表層配線パターン 40、41 部品 40a、41a 第1端子 40b、41b 第2端子 42 配線パターン 43 配線パターン Reference Signs List 10 component / board data input device 11 circuit diagram data input device 12 input / output device 13 arithmetic device 13a component registration memory 13b central processing unit 20 virtual component input device 30 surface wiring pattern 40, 41 component 40a, 41a first terminal 40b, 41b Second terminal 42 Wiring pattern 43 Wiring pattern

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】 使用される部品の電気的データと外形デ
ータとを記憶する部品登録部と、これらのデータと回路
図データとに基づいて表層に搭載される部品の配置を求
めると共に、複数の部品のピン間を複数の配線層の何れ
かで接続するよう配線パターンを設計する設計処理部と
を有するCADシステムを用いた多層プリント配線基板
の回路設計方法において、 所定の配線パターンを仮想部品として前記部品登録部に
登録しておき、部品間の配線中で表層に配線パターンを
設けたい部分には、部品間の配線を前記仮想部品として
登録された表層配線パターンを介して接続することを特
徴とする多層プリント配線基板の回路設計方法。
1. A component registration unit for storing electrical data and external shape data of a component to be used, determining an arrangement of components to be mounted on a surface layer based on the data and circuit diagram data, In a circuit design method of a multilayer printed wiring board using a CAD system having a design processing unit for designing a wiring pattern so as to connect between pins of a component with one of a plurality of wiring layers, a predetermined wiring pattern is used as a virtual component. The parts are registered in the part registration unit, and wiring between the parts is connected via a surface wiring pattern registered as the virtual part to a part where a wiring pattern is to be provided on a surface layer among wirings between parts. Circuit design method for a multilayer printed wiring board.
JP10357482A 1998-12-16 1998-12-16 Circuit design method for multi-layer printed wiring board Pending JP2000181947A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10357482A JP2000181947A (en) 1998-12-16 1998-12-16 Circuit design method for multi-layer printed wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10357482A JP2000181947A (en) 1998-12-16 1998-12-16 Circuit design method for multi-layer printed wiring board

Publications (1)

Publication Number Publication Date
JP2000181947A true JP2000181947A (en) 2000-06-30

Family

ID=18454357

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10357482A Pending JP2000181947A (en) 1998-12-16 1998-12-16 Circuit design method for multi-layer printed wiring board

Country Status (1)

Country Link
JP (1) JP2000181947A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002216149A (en) * 2001-01-24 2002-08-02 Hayashi Telempu Co Ltd Pattern creating method, pattern creation system, animation creating method and animation creation system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002216149A (en) * 2001-01-24 2002-08-02 Hayashi Telempu Co Ltd Pattern creating method, pattern creation system, animation creating method and animation creation system

Similar Documents

Publication Publication Date Title
US5745371A (en) System and method for mounting components and layout for printed boards
US8086991B1 (en) Automatic creation of vias in electrical circuit design
CN112235949A (en) Method, device and equipment for digging differential via hole in printed circuit board design
US6308143B1 (en) Layout input apparatus, layout input method, layout verification apparatus, and layout verification method
JP2003345844A (en) Interactive floor planner apparatus
JP4177123B2 (en) Wiring pattern verification method, program and apparatus
JP2000181947A (en) Circuit design method for multi-layer printed wiring board
JP3181353B2 (en) Multi-layer printed wiring board design CAD system
JPH04566A (en) Conductive land position determining system
JP3076460B2 (en) Automatic placement priority determination method and apparatus
JP3394873B2 (en) Press system for metal mask drilling
JPH0773238A (en) Unwanted land deletion system
JP2000276505A (en) Cad system for electronic circuit board designing, recording medium storing program used for the system, and production of the circuit board
JP2978667B2 (en) Printed circuit board wiring method
JP3297611B2 (en) Manufacturing panel design system
JPS59125469A (en) Automatic designing device of printed board
JP2006139524A (en) Printed board designing device, printed board designing method, recording medium to which program is recorded, and computer-readable program
JPH05258013A (en) Drawing display designing method for printed circuit board
JP2003186931A (en) Automatic ground guard wiring system
JPH04302059A (en) Printed circuit board designing device
JPH05290125A (en) Automatic designing system for analog circuit board
JPH0728861A (en) Device for automatically designing printed circuit board wiring
JP2000181948A (en) Hierarchical drawing design device
JPH0344771A (en) Graphic information correcting method for graphic processor
JPH09198425A (en) Method and system for supporting design of circuit board