JPH04302059A - Printed circuit board designing device - Google Patents

Printed circuit board designing device

Info

Publication number
JPH04302059A
JPH04302059A JP3066124A JP6612491A JPH04302059A JP H04302059 A JPH04302059 A JP H04302059A JP 3066124 A JP3066124 A JP 3066124A JP 6612491 A JP6612491 A JP 6612491A JP H04302059 A JPH04302059 A JP H04302059A
Authority
JP
Japan
Prior art keywords
pad
component
unused
data
pin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3066124A
Other languages
Japanese (ja)
Inventor
Michimasa Akaishi
赤石 三千正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP3066124A priority Critical patent/JPH04302059A/en
Publication of JPH04302059A publication Critical patent/JPH04302059A/en
Pending legal-status Critical Current

Links

Abstract

PURPOSE:To generate an optimal pattern by providing an automatic unused part pin pad reduction processing part, automatic pattern connecting part pin pad reduction processing part, and CAD data base. CONSTITUTION:An unused part pin is detected, and the pad size of the unused pin is automatically reduced by an automatic unused part pin pad reduction processing part 5, by referring to both a symbol library 3 and a network list 4 generally. On the other hand, the pad size of entire signal levels except for the level connected at the time of connection is automatically reduced by an automatic pattern connecting part pin pad reducing part 6. Then, the automatically reduced data are stored in a CAD data base 7. Thus, the optimal pattern can be generated by automatically reducing the pad size of the unnecessary pin.

Description

【発明の詳細な説明】[Detailed description of the invention]

【0001】0001

【産業上の利用分野】本発明はCADによるプリント基
板設計装置に関し、特に不必要なピンパッドのサイズを
自動縮小可能する機能の改良に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a printed circuit board design apparatus using CAD, and more particularly to an improvement in the function of automatically reducing the size of unnecessary pin pads.

【0002】0002

【従来の技術】CADによりプリント基板の設計を行な
うプリント基板設計装置では、各パッケージ,形状シン
ボルの詳細データを定義したシンボルライブラリと、一
般には各部品を実現するパッケージ形状シンボルを定義
したデータ群並びに各部品ピン間の接続を定義したデー
タ群を記述したネットリストとを有している。
[Prior Art] A printed circuit board design device that designs printed circuit boards using CAD uses a symbol library that defines detailed data of each package and shape symbol, and a data group that generally defines package shape symbols that realize each part. It has a netlist that describes a data group that defines connections between each component pin.

【0003】この種のCADによるプリント基板設計装
置において、通常はネットリストと呼ばれるファイルを
読み込み、その中に記述してある部品定義データを参照
し、レイアウト用CADデータを構築する。尚、部品定
義データに記述してあるパッケージ形状シンボルの実デ
ータは、全てのピンの使用を前提にパッドサイズなどを
定義してある。
[0003] This type of CAD-based printed circuit board design apparatus usually reads a file called a netlist, refers to component definition data described therein, and constructs CAD data for layout. Note that the actual data of the package shape symbol described in the component definition data defines the pad size, etc. on the assumption that all pins are used.

【0004】図11はシンボルライブラリとネットリス
トとの関係を概念的に示す説明図である。図11(a)
はDIP014なる部品のパッケージ形状,シンボルの
場合のシンボルライブラリの例を示し、図11(b)は
対応するネットリストの内容を示している。
FIG. 11 is an explanatory diagram conceptually showing the relationship between a symbol library and a netlist. Figure 11(a)
shows an example of a symbol library for the package shape and symbol of a component called DIP014, and FIG. 11(b) shows the contents of the corresponding netlist.

【0005】現状では、未接続ピンであっても、そのパ
ッドサイズは接続ピンと同じパッドサイズで作成してい
た。また、接続ピンが具体的にパターンとつながった時
に、パターンとつながったレベル以外の全信号レベルで
もシンボル作成時と同じパッドサイズで作成していた。
[0005]Currently, even unconnected pins are made with the same pad size as the connecting pins. Furthermore, when a connection pin was specifically connected to a pattern, all signal levels other than the level connected to the pattern were created using the same pad size as when creating the symbol.

【0006】[0006]

【発明が解決しようとする課題】本来、未接続ピンのパ
ッドのパッドサイズは、挿入タイプ部品の場合、部品リ
ード径+α(例えば、α=0.2mm)で十分であると
考えられるとき、接続ピンと同じパッドサイズ(例えば
、部品リード径=0.6mmの場合、パッドサイズは1
.4mmである)としていた為に、その未使用ピンパッ
ドが障害となり、迂回してパターンを引くといった問題
が発生している。
[Problem to be Solved by the Invention] Originally, when it is considered that the pad size of the pad of an unconnected pin is sufficient for an insertion type component, the component lead diameter + α (for example, α = 0.2 mm), The same pad size as the pin (for example, if the component lead diameter = 0.6 mm, the pad size is 1
.. 4 mm), the unused pin pad becomes an obstacle, causing problems such as having to draw the pattern in a detour.

【0007】また、接続ピンがパターンとつながったと
きも、他の全信号レベルのパッドサイズも不変であるた
め、パターン引き時の障害となっていた。
Furthermore, even when a connection pin is connected to a pattern, the pad sizes of all other signal levels remain unchanged, which poses an obstacle when drawing a pattern.

【0008】本発明はこのような点に着目してなされた
ものであり、その目的は、不必要なピンのパッドサイズ
を自動縮小して最適なパターンを作成することが可能な
プリント基板設計装置を提供することにある。
The present invention has been made with attention to these points, and its purpose is to provide a printed circuit board design device that can automatically reduce the pad size of unnecessary pins and create an optimal pattern. Our goal is to provide the following.

【0009】[0009]

【課題を解決するための手段】上記課題を解決する本発
明は、各パッケージ,形状シンボルの詳細データを定義
したシンボルライブラリと、一般には各部品を実現する
パッケージ形状シンボルを定義したデータ群及び各部品
ピン間の接続を定義したデータ群を記述したネットリス
トとを有し、CADによりプリント基板の設計を行なう
プリント基板設計装置において、シンボルライブラリと
ネットリストとを参照し、未使用部品ピンを検出し、未
使用部品ピンのパッドサイズを自動縮小する未使用部品
ピンパッド自動縮小処理部と、結線時に接続が入ったレ
ベル以外の全ての信号レベルのパッドサイズの自動縮小
を行なうパターン接続部品ピンパッド自動縮小処理部と
、自動縮小処理されたCADデータを格納するCADデ
ータベースとを備えたことを特徴とするものである。
[Means for Solving the Problems] The present invention solves the above problems by providing a symbol library that defines detailed data of each package and shape symbol, a data group that defines package shape symbols that realize each part, and each In a printed circuit board design device that has a netlist that describes a data group that defines connections between component pins and designs printed circuit boards using CAD, unused component pins are detected by referring to the symbol library and the netlist. There is also an unused component pin pad automatic reduction processing unit that automatically reduces the pad size of unused component pins, and a pattern connection component pin pad automatic reduction processing unit that automatically reduces the pad size of all signal levels other than the level where a connection is made during wiring. The present invention is characterized in that it includes a processing section and a CAD database that stores CAD data that has been automatically reduced.

【0010】0010

【作用】本発明において、未使用部品ピンパッド自動縮
小処理部により、シンボルライブラリと一般にはネット
リストとが参照され、未使用部品ピンが検出され、未使
用部品ピンのパッドサイズが自動縮小される。一方、パ
ターン接続部品ピンパッド自動縮小処理部により、結線
時に接続が入ったレベル以外の全ての信号レベルのパッ
ドサイズが自動縮小される。そして、自動縮小処理され
たデータはCADデータベースに格納される。
In the present invention, the unused component pin pad automatic reduction processing section refers to the symbol library and generally the netlist, detects unused component pins, and automatically reduces the pad size of the unused component pins. On the other hand, the pattern connection component pin pad automatic reduction processing section automatically reduces the pad size of all signal levels other than the level where connection is made during wiring. The automatically reduced data is then stored in the CAD database.

【0011】[0011]

【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.

【0012】図1は本発明の一実施例を実現するシステ
ムの機能ブロックの構成を示す構成図である。ここでは
、まず図1及び図2を参照して各機能,構成の概略説明
を行なう。
FIG. 1 is a configuration diagram showing the configuration of functional blocks of a system implementing an embodiment of the present invention. First, each function and configuration will be briefly explained with reference to FIGS. 1 and 2.

【0013】エディットコンソール1:キーボード,マ
ウス等の入力装置で構成されており、操作者により入力
が行なわれる。
Edit console 1: Consists of input devices such as a keyboard and mouse, and input is performed by the operator.

【0014】制御部2:本実施例装置の各部を統括的に
制御すると共に、プリント基板のパターン作成の処理を
行なう。
Control unit 2: Controls the various units of the apparatus of this embodiment in an integrated manner, and also performs processing for pattern creation of printed circuit boards.

【0015】シンボルライブラリ3:各パッケージの形
状,シンボルの詳細データ(例えば、シルク図,部品ピ
ンデータ,各ピンデータの各レベルでのパッドサイズ等
)が定義されたファイルである。
Symbol library 3: This is a file in which the shape of each package and detailed symbol data (for example, silk diagram, component pin data, pad size at each level of each pin data, etc.) are defined.

【0016】ネットリスト4:各部品を実現するパッケ
ージ形状,シンボル(名)が定義されたファイル。但し
、このファイルはオプションデータであるが、これが存
在することを前提に説明を行う。
Netlist 4: A file in which the package shape and symbols (names) for realizing each component are defined. However, although this file is optional data, the explanation will be based on the assumption that it exists.

【0017】未使用部品ピンパッド自動縮小処理部5:
シンボルライブラリ3とネットリスト4とを参照して、
未使用部品ピンを検出する。そして、図2■,■に示す
ように、未使用部品ピンのパッドサイズを自動縮小する
Unused component pin pad automatic reduction processing unit 5:
Referring to symbol library 3 and netlist 4,
Detect unused component pins. Then, as shown in FIGS. 2 and 2, the pad size of unused component pins is automatically reduced.

【0018】パターン接続部品ピンパッド自動縮小処理
部6:人手若しくは自動結線時に、接続が入ったレベル
(図2の部品面レベルでの■)以外の全ての信号レベル
のパッドサイズを自動縮小する。
Pattern connection component pin pad automatic reduction processing section 6: Automatically reduces the pad size of all signal levels other than the level where the connection is made (■ on the component surface level in FIG. 2) during manual or automatic wiring.

【0019】CADデータベース7:上述の自動縮小処
理が実行されたプリント基板のパターンから構成された
データベースである。
CAD database 7: This is a database composed of printed circuit board patterns that have been subjected to the above-mentioned automatic reduction process.

【0020】CRT8:作成されたプリント基板のパタ
ーンを画面表示する。
CRT8: Displays the created printed circuit board pattern on the screen.

【0021】次に、本実施例装置の全体の動作を場合分
けして説明する。 <未使用部品ピンパッド自動縮小処理>まず、制御部2
はネットリスト4内の部品定義データ4aと接続定義デ
ータ4bとを読み込む(ステップ1)。
Next, the overall operation of the apparatus of this embodiment will be explained by case. <Unused component pin pad automatic reduction process> First, the control unit 2
reads component definition data 4a and connection definition data 4b in netlist 4 (step 1).

【0022】そして、読み込んだ部品定義データ4aに
定義されているパッケージ形状,シンボル名について、
その詳細データをシンボルライブラリ3から読み込む。 ここで、制御部3はデータを読み込んだ部品に関する全
部品ピンを検出しておく。この動作を全部品について実
行する(ステップ2)。
[0022] Regarding the package shape and symbol name defined in the read component definition data 4a,
The detailed data is read from the symbol library 3. Here, the control unit 3 detects all component pins related to the component whose data has been read. This operation is executed for all parts (step 2).

【0023】ネットリスト4内の接続定義データ4bか
ら、各部品について使用している部品ピン(番号)を検
出しておく(ステップ3)。
The component pins (numbers) used for each component are detected from the connection definition data 4b in the netlist 4 (step 3).

【0024】上記したステップ2で得た各部品について
の総部品ピン(番号)と、上記したステップ3で得た使
用済み部品ピン(番号)との差分を求め、未使用部品ピ
ンを各部品毎に検出する。そして、この未使用部品ピン
のデータを保存しておく(ステップ4)。
[0024] Find the difference between the total component pins (numbers) for each component obtained in step 2 above and the used component pins (numbers) obtained in step 3 above, and divide unused component pins for each component. to be detected. The data of this unused component pin is then saved (step 4).

【0025】CADデータベースの構築■(未使用部品
ピンのない部品の場合); シンボルライブラリ上でのシンボル形状データが図3の
ようなものであるIC(DIP014)において、CA
Dデータベース上には内部取り込み型のデータを作成す
る(ステップ5−1)。すなわち、シンボル形状データ
を内部に持ち込み、表示の祭には内部の形状データを参
照して行なうような方式である。
[0025] Construction of CAD database ■ (For parts without unused part pins); In the IC (DIP014) whose symbol shape data on the symbol library is as shown in FIG.
Internal import type data is created on the D database (step 5-1). That is, this is a method in which symbol shape data is brought inside and the display is performed by referring to the internal shape data.

【0026】内部取り込み型でのシンボル形状データの
持ち方としては、図4に示す展開型(部品毎での部品ピ
ン位置,各部品ピン毎での各レベルのパッドサイズの設
定が可能なタイプ)、図5に示すマクロ型(シンボル形
状が同じときは、全ての部品ピン位置,各ピン毎での各
レベルでのパッドサイズが固定である。部品毎でのカス
トマイズはできない。)、図6に示す併用型(展開型と
マクロ型との併用のタイプ)がある。本提案では部品ピ
ンパッドの自動縮小が可能なデータベースであれば特に
問題はない。ここでは、展開型を用いてCADデータベ
ースを構築するものとする。
As for how to hold symbol shape data in the internal import type, there is an expanded type shown in FIG. 4 (a type in which the component pin position for each component and the pad size of each level for each component pin can be set). , the macro type shown in Figure 5 (when the symbol shape is the same, all component pin positions and pad sizes at each level for each pin are fixed. Customization for each component is not possible), as shown in Figure 6. There is a combination type (type of combination of expansion type and macro type) shown below. In this proposal, there is no particular problem as long as the database allows automatic reduction of component pin pads. Here, it is assumed that a CAD database is constructed using an expanded type.

【0027】また、内部取り込み型に対して、図7に示
す外部参照型もある。これは、シンボル形状データを内
部に持たず(図7(a),(b))、シンボルの名前だ
けを持つようにし、例えば表示の時にはシンボルライブ
ラリ(図7(c))を参照して表示する方式である。
In addition to the internal import type, there is also an external reference type shown in FIG. This does not have symbol shape data internally (Figure 7 (a), (b)), but only the name of the symbol, and for example, when displaying, it refers to the symbol library (Figure 7 (c)) and displays it. This is a method to do so.

【0028】そして、外部参照型と内部取り込み型との
併用型も存在する。この併用型のデータの詳細は省略す
る。
There is also a combination type of external reference type and internal import type. Details of this combined type data will be omitted.

【0029】尚、図8は制御部2がCADデータベース
7を参照してCRT8上での部品表示を行なう場合の一
例を示す図である。
Incidentally, FIG. 8 is a diagram showing an example in which the control section 2 refers to the CAD database 7 to display parts on the CRT 8.

【0030】CADデータベースの構築■(未使用部品
ピンがある部品の場合); シンボルライブラリ上でのシンボル形状データが図3の
ようなものであるIC(DIP014)において、CA
Dデータベース上には内部取り込み型のデータを作成す
る(ステップ5−2)。すなわち、図4に示す展開型を
用いて内部取り込み型のCADデータベースを構築する
。このとき、シンボルライブラリのデータと全く同じデ
ータとなるために、全ての部品ピンのパッドサイズは同
一である。次に、未使用部品ピンのパッドサイズを全信
号レベルで縮小したパッドデータを設定する。
Construction of CAD database ■ (For parts with unused part pins); For an IC (DIP014) whose symbol shape data on the symbol library is as shown in
Internal import type data is created on the D database (step 5-2). That is, an internal import type CAD database is constructed using the expansion type shown in FIG. At this time, since the data is exactly the same as the data in the symbol library, the pad sizes of all component pins are the same. Next, pad data is set in which the pad size of unused component pins is reduced at all signal levels.

【0031】部品ピンへの各レベルでのパッドデータの
設定方法としては、串差しタイプと個別設定タイプとに
大別できる。本実施例においては、いずれの設定方法を
採用しても構わない。
Methods for setting pad data on component pins at each level can be roughly divided into a skewer type and an individual setting type. In this embodiment, any setting method may be adopted.

【0032】尚、参考として、図9に串差しタイプの設
定の場合の説明図を示す。図9(a)のような多層基板
では図9(b)のように、多層基板の各レベル(各層)
毎のパッドサイズの並びを一つのコード(例えば、パッ
ドコード1はパッドサイズ0.8mm,パッドコード2
はパッドサイズ1.4mmを意味する)として定義し、
このコードを各部品ピンの属性として付与する。
For reference, FIG. 9 shows an explanatory diagram of the skewer type setting. In a multilayer board like FIG. 9(a), each level (each layer) of the multilayer board is shown in FIG. 9(b).
Each pad size is arranged in one code (for example, pad code 1 is pad size 0.8 mm, pad code 2 is
means a pad size of 1.4 mm),
This code is given as an attribute of each component pin.

【0033】また、個別設定タイプでは、各部品ピンが
全てのレベルを持ち、そのレベルに対して各パッドサイ
ズを付与する。
In the individual setting type, each component pin has all levels, and each pad size is assigned to each level.

【0034】次に、本実施例装置のパターン接続部品ピ
ンパッド自動縮小処理の動作を場合分けして説明する。 <パターン接続部品ピンパッド自動縮小処理>人手ある
いは自動処理により、ある部品ピンにレベルnで接続し
た場合、レベルn以外の信号レベルのパッドを、上記未
使用部品ピンパッド自動縮小処理の動作ステップ5−2
と同じ手順で自動縮小する。
Next, the operation of the pattern connection component pin pad automatic reduction process of the apparatus of this embodiment will be explained in different cases. <Pattern connection component pin pad automatic reduction processing> When a certain component pin is connected at level n by manual or automatic processing, pads with signal levels other than level n are removed from the unused component pin pad automatic reduction processing described above in operation step 5-2.
Automatically reduce the size using the same procedure as .

【0035】尚、パターンの削除を実行するときには、
その削除されたレベルのパッドサイズは自動縮小する。 また、未使用部品ピンとして全信号レベルでパッドが自
動縮小されたピンに新たに接続が入ったときには、その
接続が入ったレベル以外のパッドは自動縮小する以前の
正規のパッドサイズに戻す。
[0035] When deleting a pattern,
The pad size of the deleted level will be automatically reduced. Furthermore, when a new connection is made to a pin whose pads have been automatically reduced as unused component pins at all signal levels, pads other than those at the level where the connection was made are returned to their normal pad sizes before being automatically reduced.

【0036】そして、スルーホールの場合は、図10に
示すように、パターンが入るレベルと出るレベルだけが
通常のパッドサイズであり、それ以外は縮小したパッド
定義しておく。
In the case of a through hole, as shown in FIG. 10, only the level where the pattern enters and the level where the pattern exits have the normal pad size, and the other areas are defined as reduced pads.

【0037】以上詳細に説明したように、CADデータ
ベースの初期構成時での未使用部品ピンの全信号レベル
でのパッドサイズの自動縮小、並びに配線作業時に接続
が入ったレベル以外の全信号レベルでのパッドサイズ自
動縮小により、プリント基板面で配線有効エリアが増大
し、配線作業の効率アップに寄与できる。
As explained in detail above, the pad size of unused component pins is automatically reduced at all signal levels during the initial configuration of the CAD database, and the pad size is automatically reduced at all signal levels other than the level where connections are made during wiring work. The automatic pad size reduction increases the effective wiring area on the printed circuit board, contributing to increased wiring work efficiency.

【0038】また、プリント基板は高密度化,多層化を
たどっている。特に、多層化の場合、一般に内層信号レ
ベルは実基板作成時の重ね合わせ時の誤差を考慮してパ
ッドサイズは外層より大きくしてあるので、効果が大き
い。また、接続を持つ部品ピンでは一個のレベル以外の
全信号レベルはパッドが縮小されるので、更に効果が大
きい。
Furthermore, printed circuit boards are becoming more dense and multi-layered. In particular, in the case of multi-layering, the pad size of the inner layer signal level is generally set larger than that of the outer layer in consideration of errors in overlaying when creating an actual board, so this is particularly effective. Furthermore, for component pins with connections, the pads are reduced for all signal levels except for one level, so the effect is even greater.

【0039】尚、現在のプリント基板配線作業はディジ
タル処理により自動配線機能を実現しているが、完全自
動化は困難であり、残りの部分を人手により配線してい
る。特に、人手による作業に多くの工数を要しており、
作業効率の上で大きな問題となっている。この問題は、
多層基板の場合に、レベル数を増加すると、配線効率の
大幅向上がみられなかった。このような不具合は、本実
施例の提案により解決される。
Although the current printed circuit board wiring work achieves an automatic wiring function through digital processing, complete automation is difficult, and the remaining portions are wired manually. In particular, manual work requires a large amount of man-hours,
This is a big problem in terms of work efficiency. This problem,
In the case of multilayer boards, increasing the number of levels did not significantly improve wiring efficiency. Such a problem can be solved by the proposal of this embodiment.

【0040】以上の説明では「各パッケージ,形状シン
ボルの詳細データを定義したシンボルライブラリと、各
部品を実現するパッケージ形状シンボルを定義したデー
タ群及び各部品ピン間の接続を定義したデータ群を記述
したネットリスト」が存在することを前提としている。 しかし、本提案内でも説明しているように、パターンと
接続した部品ピンのパッド自動縮小が骨子であり、いわ
ゆるネットリストが存在しなくとも良い。プリント板C
ADでは一般にネットリストがあるのが普通であり、説
明の都合上前提としている。尚、ネットリストがある場
合は、事前に未使用部品ピンのパッドサイズを縮小する
ことができる利点が存在する。
In the above explanation, ``a symbol library that defines detailed data of each package and shape symbol, a data group that defines the package shape symbol that realizes each part, and a data group that defines the connection between each component pin are described. It is assumed that a netlist exists. However, as explained in this proposal, the key point is to automatically reduce the pads of component pins connected to the pattern, so there is no need for a so-called netlist. Printed board C
In AD, it is common to have a netlist, and this is assumed for convenience of explanation. Note that if a netlist is available, there is an advantage that the pad size of unused component pins can be reduced in advance.

【0041】[0041]

【発明の効果】以上詳細に説明したように、本発明によ
れば、不必要なピンのパッドサイズを自動縮小して最適
なパターンを作成することが可能なプリント基板設計装
置を実現できる。
As described above in detail, according to the present invention, it is possible to realize a printed circuit board design apparatus that can automatically reduce the pad size of unnecessary pins and create an optimal pattern.

【図面の簡単な説明】[Brief explanation of the drawing]

【図1】本発明の一実施例の全体構成を示す構成図であ
る。
FIG. 1 is a configuration diagram showing the overall configuration of an embodiment of the present invention.

【図2】部品面レベルと半田面レベルのパッドサイズ縮
小の様子を示す説明図である。
FIG. 2 is an explanatory diagram showing how the pad size is reduced at the component surface level and the solder surface level.

【図3】シンボルライブラリ上でのシンボル形状データ
の様子を示す構成図である。
FIG. 3 is a configuration diagram showing the state of symbol shape data on a symbol library.

【図4】展開型のシンボル形状データを示す説明図であ
る。
FIG. 4 is an explanatory diagram showing expanded symbol shape data.

【図5】マクロ型のシンボル形状データを示す説明図で
ある。
FIG. 5 is an explanatory diagram showing macro-type symbol shape data.

【図6】併用型のシンボル形状データを示す説明図であ
る。
FIG. 6 is an explanatory diagram showing combination-type symbol shape data.

【図7】外部参照型のシンボル形状データを示す説明図
である。
FIG. 7 is an explanatory diagram showing external reference type symbol shape data.

【図8】本発明の一実施例のCADデータの表示状態を
示す説明図である。
FIG. 8 is an explanatory diagram showing a display state of CAD data according to an embodiment of the present invention.

【図9】本発明の一実施例のCADデータの作成状態を
示す説明図である。
FIG. 9 is an explanatory diagram showing a state of creating CAD data according to an embodiment of the present invention.

【図10】本発明の一実施例のCADデータの作成状態
を示す説明図である。
FIG. 10 is an explanatory diagram showing a state of creating CAD data according to an embodiment of the present invention.

【図11】シンボルライブラリとネットリストとの関係
を示す説明図である。
FIG. 11 is an explanatory diagram showing the relationship between a symbol library and a netlist.

【符号の説明】[Explanation of symbols]

1  エディットコンソール 2  制御部 3  シンボルライブラリ 4  ネットリスト 5  未使用部品ピンパッド自動縮小処理部6  パタ
ーン接続部品ピンパッド自動縮小処理部7  CADデ
ータベース 8  CRT
1 Edit console 2 Control section 3 Symbol library 4 Netlist 5 Unused component pin pad automatic reduction processing section 6 Pattern connected component pin pad automatic reduction processing section 7 CAD database 8 CRT

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】  各パッケージ,形状シンボルの詳細デ
ータを定義したシンボルライブラリと、一般には各部品
を実現するパッケージ形状シンボルを定義したデータ群
及び各部品ピン間の接続を定義したデータ群を記述した
ネットリストとを有し、CADによりプリント基板の設
計を行なうプリント基板設計装置において、シンボルラ
イブラリとネットリストとを参照し、未使用部品ピンを
検出し、未使用部品ピンのパッドサイズを自動縮小する
未使用部品ピンパッド自動縮小処理部と、結線時に接続
が入ったレベル以外の全ての信号レベルのパッドサイズ
の自動縮小を行なうパターン接続部品ピンパッド自動縮
小処理部と、自動縮小処理されたCADデータを格納す
るCADデータベースとを備えたことを特徴とするプリ
ント基板設計装置。
[Claim 1] A symbol library that defines detailed data of each package and shape symbol, a data group that defines the package shape symbol that realizes each part, and a data group that defines the connections between the pins of each component are described. In a printed circuit board design device that has a netlist and designs printed circuit boards using CAD, the symbol library and the netlist are referenced, unused component pins are detected, and the pad size of the unused component pins is automatically reduced. Unused component pin pad automatic reduction processing section, pattern connection component pin pad automatic reduction processing section that automatically reduces the pad size of all signal levels other than the level where connection is made during wiring, and stores the automatically reduced CAD data. A printed circuit board design device comprising a CAD database.
JP3066124A 1991-03-29 1991-03-29 Printed circuit board designing device Pending JPH04302059A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3066124A JPH04302059A (en) 1991-03-29 1991-03-29 Printed circuit board designing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3066124A JPH04302059A (en) 1991-03-29 1991-03-29 Printed circuit board designing device

Publications (1)

Publication Number Publication Date
JPH04302059A true JPH04302059A (en) 1992-10-26

Family

ID=13306815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3066124A Pending JPH04302059A (en) 1991-03-29 1991-03-29 Printed circuit board designing device

Country Status (1)

Country Link
JP (1) JPH04302059A (en)

Similar Documents

Publication Publication Date Title
US7398497B2 (en) Electronic circuit designing method apparatus for designing an electronic circuit, and storage medium for storing an electronic circuit designing method
JPH0743742B2 (en) Automatic wiring method
JP3848685B2 (en) Method for supporting placement of semiconductor integrated circuit
JP3824203B2 (en) Electrical and electronic circuit diagram creation device
JPH04302059A (en) Printed circuit board designing device
JPH0962726A (en) Cad data interface method
JPH04246778A (en) Arranging system for semiconductor integrated circuit
JPH07271836A (en) Method for determining wiring interval
JP2009110094A (en) Circuit design system for printed wiring board and circuit design method
JP2910734B2 (en) Layout method
JP2000207438A (en) Printed wiring board design supporting device
JP2580982B2 (en) LSI power supply wiring layout system
JP3076460B2 (en) Automatic placement priority determination method and apparatus
JP2715931B2 (en) Semiconductor integrated circuit design support method
JP2912300B2 (en) ASIC layout method
JPH10283378A (en) Automatic component arranging method
JP2940124B2 (en) Substrate CAD system
JP3230495B2 (en) Automatic wiring device and automatic wiring method
JP3369814B2 (en) Component symbol information creation device and CAD system using the same
JP2720802B2 (en) Circuit diagram CAD system
JP2924505B2 (en) Component placement and wiring method for printed wiring boards
JP2522096B2 (en) Method for verifying layout design of semiconductor integrated circuit
JP2000181948A (en) Hierarchical drawing design device
JPH11184908A (en) Printed circuit board design method using data base
JPH0540802A (en) Arrangement design system