JP2000174589A - フィルタ回路 - Google Patents
フィルタ回路Info
- Publication number
- JP2000174589A JP2000174589A JP10343929A JP34392998A JP2000174589A JP 2000174589 A JP2000174589 A JP 2000174589A JP 10343929 A JP10343929 A JP 10343929A JP 34392998 A JP34392998 A JP 34392998A JP 2000174589 A JP2000174589 A JP 2000174589A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- amplifier
- filter circuit
- input terminal
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【課題】 カットオフ周波数を変更せずにフィルタ回路
の尖鋭度Ｑを調整でき、尖鋭度Ｑの調整に伴う歪み特性
の低下を防止できるフィルタ回路を提供する。 【解決手段】 ｇm アンプＡＭＰ１，ＡＭＰ２およびこ
れらのアンプの出力側に接続されているキャパシタＣ
１，Ｃ２により２段の積分回路を構成し、２段目の積分
回路の出力信号ＶO を初段の積分回路の反転入力端子に
帰還し、さらに、異なる利得を持つ増幅回路ＡＫ１，Ａ
Ｋ２にそれぞれ入力する。スイッチＳＷにより、増幅回
路ＡＫ１，ＡＫ２の何れかの出力信号を選択して、２段
目の積分回路を構成するアンプＡＭＰ２の反転入力端子
に帰還するので、各々のアンプＡＭＰ１，ＡＭＰ２の利
得を変更せずに、帰還量を切り換えることによってフィ
ルタ回路の尖鋭度Ｑを調整できる。
の尖鋭度Ｑを調整でき、尖鋭度Ｑの調整に伴う歪み特性
の低下を防止できるフィルタ回路を提供する。 【解決手段】 ｇm アンプＡＭＰ１，ＡＭＰ２およびこ
れらのアンプの出力側に接続されているキャパシタＣ
１，Ｃ２により２段の積分回路を構成し、２段目の積分
回路の出力信号ＶO を初段の積分回路の反転入力端子に
帰還し、さらに、異なる利得を持つ増幅回路ＡＫ１，Ａ
Ｋ２にそれぞれ入力する。スイッチＳＷにより、増幅回
路ＡＫ１，ＡＫ２の何れかの出力信号を選択して、２段
目の積分回路を構成するアンプＡＭＰ２の反転入力端子
に帰還するので、各々のアンプＡＭＰ１，ＡＭＰ２の利
得を変更せずに、帰還量を切り換えることによってフィ
ルタ回路の尖鋭度Ｑを調整できる。
Description
【０００１】
【発明の属する技術分野】本発明は、カットオフ周波数
を変えることなく、尖鋭度Ｑの値のみを変動できるフィ
ルタ回路に関するものである。
を変えることなく、尖鋭度Ｑの値のみを変動できるフィ
ルタ回路に関するものである。
【０００２】
【従来の技術】図２は、従来のフィルタ回路の一構成例
を示す回路図である。図示のように、このフィルタ回路
は、入力電圧に応じた電流信号を出力する増幅回路（い
わゆるｇm アンプ、以下、便宜上単にアンプという）Ａ
ＭＰ１，ＡＭＰ２、バッファＢＵＦ１，ＢＵＦ２、キャ
パシタＣ１，Ｃ２および利得ｋを有する増幅回路ＡＫに
より構成された２次のローパスフィルタ（ＬＰＦ）回路
である。
を示す回路図である。図示のように、このフィルタ回路
は、入力電圧に応じた電流信号を出力する増幅回路（い
わゆるｇm アンプ、以下、便宜上単にアンプという）Ａ
ＭＰ１，ＡＭＰ２、バッファＢＵＦ１，ＢＵＦ２、キャ
パシタＣ１，Ｃ２および利得ｋを有する増幅回路ＡＫに
より構成された２次のローパスフィルタ（ＬＰＦ）回路
である。
【０００３】図示のように、アンプＡＭＰ１の非反転入
力端子（＋）は入力信号Ｖinを発生する信号源に接続さ
れ、反転入力端子は、バッファＢＵＦ２の出力端子、即
ち、フィルタ回路の出力端子に接続されている。バッフ
ァＢＵＦ１の入力端子はアンプＡＭＰ１の出力端子に接
続され、さらに当該出力端子と接地線との間にキャパシ
タＣ１が接続されている。
力端子（＋）は入力信号Ｖinを発生する信号源に接続さ
れ、反転入力端子は、バッファＢＵＦ２の出力端子、即
ち、フィルタ回路の出力端子に接続されている。バッフ
ァＢＵＦ１の入力端子はアンプＡＭＰ１の出力端子に接
続され、さらに当該出力端子と接地線との間にキャパシ
タＣ１が接続されている。
【０００４】アンプＡＭＰ２の非反転入力端子（＋）
は、バッファＢＵＦ１の出力端子に接続され、反転入力
端子（−）は増幅回路ＡＫの出力端子に接続されてい
る。バッファＢＵＦ２の入力端子はアンプＡＭＰ２の出
力端子に接続され、さらに当該出力端子と接地線との間
にキャパシタＣ２が接続されている。
は、バッファＢＵＦ１の出力端子に接続され、反転入力
端子（−）は増幅回路ＡＫの出力端子に接続されてい
る。バッファＢＵＦ２の入力端子はアンプＡＭＰ２の出
力端子に接続され、さらに当該出力端子と接地線との間
にキャパシタＣ２が接続されている。
【０００５】アンプＡＭＰ１およびＡＭＰ２は、それぞ
れ非反転入力端子（＋）と反転入力端子（−）の入力信
号の差分を増幅して、増幅の結果、それに応じた電流信
号を出力する。バッファＢＵＦ１およびＢＵＦ２は、そ
れぞれ前段に接続されているアンプＡＭＰ１，ＡＭＰ２
の出力信号と同レベルの信号を次段に出力する。増幅回
路ＡＫは、当該フィルタ回路の出力信号ＶO を利得ｋで
増幅して、増幅信号をアンプＡＭＰ２の反転入力端子
（−）にフィードバックさせる。
れ非反転入力端子（＋）と反転入力端子（−）の入力信
号の差分を増幅して、増幅の結果、それに応じた電流信
号を出力する。バッファＢＵＦ１およびＢＵＦ２は、そ
れぞれ前段に接続されているアンプＡＭＰ１，ＡＭＰ２
の出力信号と同レベルの信号を次段に出力する。増幅回
路ＡＫは、当該フィルタ回路の出力信号ＶO を利得ｋで
増幅して、増幅信号をアンプＡＭＰ２の反転入力端子
（−）にフィードバックさせる。
【０００６】ここで、アンプＡＭＰ１とＡＭＰ２の利得
（なお、ｇm アンプの利得は出力電流と入力電圧との比
を指す）をそれぞれｇm1，ｇm2とし、キャパシタＣ１と
Ｃ２の容量値をそれぞれＣ1 ，Ｃ2 とし、さらに、ω1
＝ｇm1／Ｃ1 ，ω2 ＝ｇm2／Ｃ2 とすると、図２に示す
フィルタ回路において、次式が成り立つ。
（なお、ｇm アンプの利得は出力電流と入力電圧との比
を指す）をそれぞれｇm1，ｇm2とし、キャパシタＣ１と
Ｃ２の容量値をそれぞれＣ1 ，Ｃ2 とし、さらに、ω1
＝ｇm1／Ｃ1 ，ω2 ＝ｇm2／Ｃ2 とすると、図２に示す
フィルタ回路において、次式が成り立つ。
【０００７】
【数１】
【０００８】式１により、フィルタ回路の伝達関数Ｈ
（ｓ）は次式により求められる。
（ｓ）は次式により求められる。
【０００９】
【数２】
【００１０】ここで、ω0 ＝（ω1 ω2 ）1/2 、Ｑ＝
（ω1 ／ω2 ）1/2 ／ｋとすると、式２を次式のように
まとめられる。
（ω1 ／ω2 ）1/2 ／ｋとすると、式２を次式のように
まとめられる。
【００１１】
【数３】
【００１２】式３に示す伝達関数は、２次のローパスフ
ィルタの伝達関数であり、ここで、ω0 ＝２πｆ0 とす
ると、ｆ0 は当該フィルタ回路のカットオフ周波数とな
る。
ィルタの伝達関数であり、ここで、ω0 ＝２πｆ0 とす
ると、ｆ0 は当該フィルタ回路のカットオフ周波数とな
る。
【００１３】図３は、アンプＡＭＰ１またはＡＭＰ２の
一構成例を示す回路図である。図示のように、本例のア
ンプＡＭＰは、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４、
ダイオードＤ１，Ｄ２および電流源ＩＳ１，ＩＳ２、抵
抗素子Ｒ１，Ｒ２により構成されている。
一構成例を示す回路図である。図示のように、本例のア
ンプＡＭＰは、トランジスタＱ１，Ｑ２，Ｑ３，Ｑ４、
ダイオードＤ１，Ｄ２および電流源ＩＳ１，ＩＳ２、抵
抗素子Ｒ１，Ｒ２により構成されている。
【００１４】トランジスタＱ１のベースは非反転入力端
子（＋）に接続され、コレクタは電源電圧ＶCCの供給線
に接続され、エミッタは抵抗素子Ｒ１を介してノードＮ
Ｄ１に接続されている。トランジスタＱ２のベースは非
反転入力端子（−）に接続され、コレクタは電源電圧Ｖ
CCの供給線に接続され、エミッタは抵抗素子Ｒ２を介し
てノードＮＤ２に接続されている。トランジスタＱ３の
ベースはノードＮＤ１に接続され、コレクタは電源電圧
ＶCCの供給線に接続されている。トランジスタＱ４のベ
ースはノードＮＤ２に接続され、コレクタはアンプＡＭ
Ｐの出力端子ＴO に接続されている。トランジスタＱ３
とＱ４のエミッタ同士が共通に接続され、その接続点は
電流源ＩＳ２に接続されている。
子（＋）に接続され、コレクタは電源電圧ＶCCの供給線
に接続され、エミッタは抵抗素子Ｒ１を介してノードＮ
Ｄ１に接続されている。トランジスタＱ２のベースは非
反転入力端子（−）に接続され、コレクタは電源電圧Ｖ
CCの供給線に接続され、エミッタは抵抗素子Ｒ２を介し
てノードＮＤ２に接続されている。トランジスタＱ３の
ベースはノードＮＤ１に接続され、コレクタは電源電圧
ＶCCの供給線に接続されている。トランジスタＱ４のベ
ースはノードＮＤ２に接続され、コレクタはアンプＡＭ
Ｐの出力端子ＴO に接続されている。トランジスタＱ３
とＱ４のエミッタ同士が共通に接続され、その接続点は
電流源ＩＳ２に接続されている。
【００１５】ダイオードＤ１とＤ２のアノードはそれぞ
れノードＮＤ１とＮＤ２に接続され、カソードはともに
ノードＮＤ３に接続されている。さらに、ノードＮＤ３
は電流源ＩＳ１に接続されている。電流源ＩＳ１および
ＩＳ２により、それぞれ電流２Ｉ1 ，２Ｉ2 が供給され
る。なお、ダイオードＤ１およびＤ２は、例えば、ベー
スとコレクタが共通に接続されているトランジスタによ
り構成されている。ベースとコレクタとの接続点によっ
てダイオードのアノードが構成され、エミッタによりダ
イオードのカソードが構成される。
れノードＮＤ１とＮＤ２に接続され、カソードはともに
ノードＮＤ３に接続されている。さらに、ノードＮＤ３
は電流源ＩＳ１に接続されている。電流源ＩＳ１および
ＩＳ２により、それぞれ電流２Ｉ1 ，２Ｉ2 が供給され
る。なお、ダイオードＤ１およびＤ２は、例えば、ベー
スとコレクタが共通に接続されているトランジスタによ
り構成されている。ベースとコレクタとの接続点によっ
てダイオードのアノードが構成され、エミッタによりダ
イオードのカソードが構成される。
【００１６】このように構成されたｇm アンプにおい
て、例えば、非反転入力端子（＋）に反転入力端子
（−）よりΔＶin分高い電圧が入力されたとすると、出
力端子Ｔ0にΔＩ2 の電流変化が生じる。この電流変化
ΔＩ2 とΔＶinとの比（ΔＩ2 ／ΔＶin）は当該ｇm ア
ンプの利得となる。
て、例えば、非反転入力端子（＋）に反転入力端子
（−）よりΔＶin分高い電圧が入力されたとすると、出
力端子Ｔ0にΔＩ2 の電流変化が生じる。この電流変化
ΔＩ2 とΔＶinとの比（ΔＩ2 ／ΔＶin）は当該ｇm ア
ンプの利得となる。
【００１７】ここで、例えば、トランジスタＱ３とＱ４
のベース−エミッタ間電圧をそれぞれＶBE3 ，ＶBE4 と
し、また、ダイオードＤ１とＤ２を構成するトランジス
タのベース−エミッタ間電圧をそれぞれＶBE5 ，ＶBE6
とすると、まず、次式が得られる。
のベース−エミッタ間電圧をそれぞれＶBE3 ，ＶBE4 と
し、また、ダイオードＤ１とＤ２を構成するトランジス
タのベース−エミッタ間電圧をそれぞれＶBE5 ，ＶBE6
とすると、まず、次式が得られる。
【００１８】
【数４】 ＶBE5 −ＶBE3 ＝ＶBE6 −ＶBE4 ・・・（４）
【００１９】トランジスタにおいて、ベース−エミッタ
間電圧ＶBEとコレクタ電流ＩC との間に、ＶBE＝ＶT ｌ
ｎ（ＩC ／ＩS ）の関係が成立する。なお、ここで、Ｖ
T ＝ｋＴ／ｑであり、ｋはボルツマン定数、Ｔは絶対温
度、ｑは電子の電荷量をそれぞれ示す。ＩS はトランジ
スタのエミッタ面積に比例した定電流値である。上述し
た場合に、ダイオードＤ１，Ｄ２およびトランジスタＱ
３，Ｑ４を流れる電流がそれぞれ（Ｉ1 ＋ΔＩ1 ），
（Ｉ1 −ΔＩ1 ），（Ｉ2 ＋ΔＩ2 ）および（Ｉ2 −Δ
Ｉ2 ）となるので、これに基づいて式４より次式が求め
られる。
間電圧ＶBEとコレクタ電流ＩC との間に、ＶBE＝ＶT ｌ
ｎ（ＩC ／ＩS ）の関係が成立する。なお、ここで、Ｖ
T ＝ｋＴ／ｑであり、ｋはボルツマン定数、Ｔは絶対温
度、ｑは電子の電荷量をそれぞれ示す。ＩS はトランジ
スタのエミッタ面積に比例した定電流値である。上述し
た場合に、ダイオードＤ１，Ｄ２およびトランジスタＱ
３，Ｑ４を流れる電流がそれぞれ（Ｉ1 ＋ΔＩ1 ），
（Ｉ1 −ΔＩ1 ），（Ｉ2 ＋ΔＩ2 ）および（Ｉ2 −Δ
Ｉ2 ）となるので、これに基づいて式４より次式が求め
られる。
【００２０】
【数５】
【００２１】式５により、さらに、次式が得られる。
【００２２】
【数６】
【００２３】さらに、抵抗素子Ｒ１とＲ２の抵抗値をと
もにＲとし、トランジスタＱ１，Ｑ２のエミッタ抵抗を
それぞれｒe1，ｒe2とし、また、ダイオードＤ１とＤ２
を構成するトランジスタのエミッタ抵抗をそれぞれ
ｒe5，ｒe6とすると、次式が得られる。
もにＲとし、トランジスタＱ１，Ｑ２のエミッタ抵抗を
それぞれｒe1，ｒe2とし、また、ダイオードＤ１とＤ２
を構成するトランジスタのエミッタ抵抗をそれぞれ
ｒe5，ｒe6とすると、次式が得られる。
【００２４】
【数７】
【００２５】ここで、これらのトランジスタのエミッタ
抵抗を等しくする、即ち、ｒe1＝ｒe2＝ｒe5＝ｒe6＝ｒ
e とすると、式７から次式が得られる。
抵抗を等しくする、即ち、ｒe1＝ｒe2＝ｒe5＝ｒe6＝ｒ
e とすると、式７から次式が得られる。
【００２６】
【数８】
【００２７】式６および式８に基づき、図３に示すアン
プの利得ｇm は、次式により求められる。
プの利得ｇm は、次式により求められる。
【００２８】
【数９】
【００２９】式９から分かるように、電流源ＩＳ１また
はＩＳ２の出力電流Ｉ1 またはＩ2の何れかを変えるこ
とにより利得ｇm を変えることができる。
はＩＳ２の出力電流Ｉ1 またはＩ2の何れかを変えるこ
とにより利得ｇm を変えることができる。
【００３０】
【発明が解決しようとする課題】ところで、上述した従
来のフィルタ回路において、例えば、回路の動作モード
に応じてフィルタ回路の尖鋭度Ｑを変更する場合、式９
に基づき、各々のアンプＡＭＰ１，ＡＭＰ２において電
流Ｉ1 またはＩ2 を変えることにより、利得ｇm1とｇm2
を変更させる。この結果、Ｑ＝（ω1 ／ω2 ）1/2 ／ｋ
に基づき、フィルタ回路の尖鋭度Ｑを調整することがで
きる。しかし、各々のアンプの利得ｇm1，ｇm2を変更す
ると、カットオフ周波数が変化してしまい、これを考慮
しながら利得ｇm1およびｇm2を調整する作業が煩雑であ
る。また、尖鋭度Ｑの値が極端に大きくまたは極端に小
さくしようとする場合に、利得ｇm1とｇm2の比が極端に
大きくなり、フィルタ回路としてのバランスが悪くな
り、歪み特性が劣化するなどの不利益がある。
来のフィルタ回路において、例えば、回路の動作モード
に応じてフィルタ回路の尖鋭度Ｑを変更する場合、式９
に基づき、各々のアンプＡＭＰ１，ＡＭＰ２において電
流Ｉ1 またはＩ2 を変えることにより、利得ｇm1とｇm2
を変更させる。この結果、Ｑ＝（ω1 ／ω2 ）1/2 ／ｋ
に基づき、フィルタ回路の尖鋭度Ｑを調整することがで
きる。しかし、各々のアンプの利得ｇm1，ｇm2を変更す
ると、カットオフ周波数が変化してしまい、これを考慮
しながら利得ｇm1およびｇm2を調整する作業が煩雑であ
る。また、尖鋭度Ｑの値が極端に大きくまたは極端に小
さくしようとする場合に、利得ｇm1とｇm2の比が極端に
大きくなり、フィルタ回路としてのバランスが悪くな
り、歪み特性が劣化するなどの不利益がある。
【００３１】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、カットオフ周波数を変更せずに
フィルタ回路の尖鋭度Ｑを調整でき、歪み特性を低下さ
せることなく尖鋭度Ｑの調整を実現可能なフィルタ回路
を提供することにある。
のであり、その目的は、カットオフ周波数を変更せずに
フィルタ回路の尖鋭度Ｑを調整でき、歪み特性を低下さ
せることなく尖鋭度Ｑの調整を実現可能なフィルタ回路
を提供することにある。
【００３２】
【課題を解決するための手段】上記目的を達成するた
め、本発明のフィルタ回路は、一方の入力端子に入力信
号が入力される第１の積分回路と、一方の入力端子が上
記第１の積分回路の出力端子に接続され、他方の入力端
子に帰還信号が入力される第２の積分回路と、上記第２
の積分回路の出力信号を上記第１の積分回路の他方の入
力端子に入力し、上記第２の積分回路の出力信号を所定
の利得で増幅して上記帰還信号を生成する帰還回路と、
上記帰還信号を生成する利得を制御する帰還量制御回路
とを有する。
め、本発明のフィルタ回路は、一方の入力端子に入力信
号が入力される第１の積分回路と、一方の入力端子が上
記第１の積分回路の出力端子に接続され、他方の入力端
子に帰還信号が入力される第２の積分回路と、上記第２
の積分回路の出力信号を上記第１の積分回路の他方の入
力端子に入力し、上記第２の積分回路の出力信号を所定
の利得で増幅して上記帰還信号を生成する帰還回路と、
上記帰還信号を生成する利得を制御する帰還量制御回路
とを有する。
【００３３】さらに、本発明では、好適には、上記帰還
量制御回路は、入力端子が上記第２の積分回路の出力端
子に接続され、利得が異なる少なくとも第１と第２の増
幅回路と、上記第１または第２の増幅回路の何れかの出
力信号を選択して、選択した信号を上記帰還信号として
出力する選択回路とを有する。
量制御回路は、入力端子が上記第２の積分回路の出力端
子に接続され、利得が異なる少なくとも第１と第２の増
幅回路と、上記第１または第２の増幅回路の何れかの出
力信号を選択して、選択した信号を上記帰還信号として
出力する選択回路とを有する。
【００３４】本発明によれば、直列接続されている複数
段、例えば、２段の積分回路で構成されている、いわゆ
るバイカッド（Biquad）フィルタ回路において、積分回
路に帰還される帰還量を制御することにより、当該フィ
ルタ回路を構成する各々の積分回路の利得を変更するこ
となく、フィルタ回路の尖鋭度Ｑのみを調整することが
可能である。帰還量を制御するために、可変利得を有す
る増幅回路を用いるか、または利得の異なる複数の増幅
回路を用いて、希望の尖鋭度Ｑに応じて一つの増幅回路
の出力信号を選択して、選択した信号を積分回路に帰還
する。
段、例えば、２段の積分回路で構成されている、いわゆ
るバイカッド（Biquad）フィルタ回路において、積分回
路に帰還される帰還量を制御することにより、当該フィ
ルタ回路を構成する各々の積分回路の利得を変更するこ
となく、フィルタ回路の尖鋭度Ｑのみを調整することが
可能である。帰還量を制御するために、可変利得を有す
る増幅回路を用いるか、または利得の異なる複数の増幅
回路を用いて、希望の尖鋭度Ｑに応じて一つの増幅回路
の出力信号を選択して、選択した信号を積分回路に帰還
する。
【００３５】
【発明の実施の形態】図１は本発明に係るフィルタ回路
の一実施形態を示す回路図である。図示のように、本実
施形態のフィルタ回路は、ｇm アンプ（以下、単にアン
プという）ＡＭＰ１，ＡＭＰ２、バッファＢＵＦ１，Ｂ
ＵＦ２、キャパシタＣ１，Ｃ２および利得ｋ1 とｋ2 を
それぞれ有する増幅回路ＡＫ１，ＡＫ２により構成され
た２次のローパスフィルタ回路である。
の一実施形態を示す回路図である。図示のように、本実
施形態のフィルタ回路は、ｇm アンプ（以下、単にアン
プという）ＡＭＰ１，ＡＭＰ２、バッファＢＵＦ１，Ｂ
ＵＦ２、キャパシタＣ１，Ｃ２および利得ｋ1 とｋ2 を
それぞれ有する増幅回路ＡＫ１，ＡＫ２により構成され
た２次のローパスフィルタ回路である。
【００３６】アンプＡＭＰ１の非反転入力端子（＋）は
入力信号Ｖinを発生する信号源に接続され、その反転入
力端子は、バッファＢＵＦ２の出力端子、即ち、フィル
タ回路の出力端子に接続されている。バッファＢＵＦ１
の入力端子はアンプＡＭＰ１の出力端子に接続されてい
る。アンプＡＭＰ１の出力端子と接地線との間にキャパ
シタＣ１が接続されている。
入力信号Ｖinを発生する信号源に接続され、その反転入
力端子は、バッファＢＵＦ２の出力端子、即ち、フィル
タ回路の出力端子に接続されている。バッファＢＵＦ１
の入力端子はアンプＡＭＰ１の出力端子に接続されてい
る。アンプＡＭＰ１の出力端子と接地線との間にキャパ
シタＣ１が接続されている。
【００３７】アンプＡＭＰ２の非反転入力端子（＋）
は、バッファＢＵＦ１の出力端子に接続され、反転入力
端子（−）は、スイッチＳＷの切り換えにより増幅回路
ＡＫ１またはＡＫ２の何れかの出力端子に接続されてい
る。バッファＢＵＦ２の入力端子はアンプＡＭＰ２の出
力端子に接続されている。さらに、アンプＡＭＰ２の出
力端子と接地線との間にキャパシタＣ２が接続されてい
る。
は、バッファＢＵＦ１の出力端子に接続され、反転入力
端子（−）は、スイッチＳＷの切り換えにより増幅回路
ＡＫ１またはＡＫ２の何れかの出力端子に接続されてい
る。バッファＢＵＦ２の入力端子はアンプＡＭＰ２の出
力端子に接続されている。さらに、アンプＡＭＰ２の出
力端子と接地線との間にキャパシタＣ２が接続されてい
る。
【００３８】アンプＡＭＰ１およびＡＭＰ２は、それぞ
れ非反転入力端子（＋）と反転入力端子（−）の入力信
号の差分を増幅して、それに応じた電流信号を出力す
る。バッファＢＵＦ１およびＢＵＦ２は、それぞれ前段
に接続されているアンプＡＭＰ１，ＡＭＰ２の出力信号
と同レベルの信号を次段に出力する。増幅回路ＡＫ１と
ＡＫ２は、それぞれフィルタ回路の出力信号ＶO を利得
ｋ1またはｋ2 で増幅する。増幅回路ＡＫ１またはＡＫ
２の増幅信号の内何れか一つがスイッチＳＷにより選択
され、アンプＡＭＰ２の反転入力端子（−）にフィード
バックされる。
れ非反転入力端子（＋）と反転入力端子（−）の入力信
号の差分を増幅して、それに応じた電流信号を出力す
る。バッファＢＵＦ１およびＢＵＦ２は、それぞれ前段
に接続されているアンプＡＭＰ１，ＡＭＰ２の出力信号
と同レベルの信号を次段に出力する。増幅回路ＡＫ１と
ＡＫ２は、それぞれフィルタ回路の出力信号ＶO を利得
ｋ1またはｋ2 で増幅する。増幅回路ＡＫ１またはＡＫ
２の増幅信号の内何れか一つがスイッチＳＷにより選択
され、アンプＡＭＰ２の反転入力端子（−）にフィード
バックされる。
【００３９】上述した構成を有する２次のローパスフィ
ルタにおいて、スイッチＳＷの切り換え動作に応じて、
アンプＡＭＰ２にフィードバックされる信号が選択され
る。即ち、帰還量が切り換えられる。当該帰還量の切り
換えに応じてフィルタ回路の尖鋭度Ｑが調整される。こ
のため、それぞれの用途に応じて適宜に尖鋭度Ｑが調整
されるフィルタ回路を実現できる。
ルタにおいて、スイッチＳＷの切り換え動作に応じて、
アンプＡＭＰ２にフィードバックされる信号が選択され
る。即ち、帰還量が切り換えられる。当該帰還量の切り
換えに応じてフィルタ回路の尖鋭度Ｑが調整される。こ
のため、それぞれの用途に応じて適宜に尖鋭度Ｑが調整
されるフィルタ回路を実現できる。
【００４０】以下、数式に基づき本実施形態のフィルタ
回路における尖鋭度Ｑの切り換えについて説明する。図
１に示すフィルタ回路において、アンプＡＭＰ１とＡＭ
Ｐ２の利得、即ち、アンプＡＭＰ１またはＡＭＰ２にお
ける出力電流と入力電圧との比をそれぞれｇm1，ｇm2と
し、キャパシタＣ１とＣ２の容量値をそれぞれＣ1 ，Ｃ
2 とし、さらに、ω1 ＝ｇm1／Ｃ1 ，ω2 ＝ｇm2／Ｃ2
とすると、スイッチＳＷが端子Ａ側に接続する場合に、
図１に示すフィルタ回路の伝達関数Ｈ1 （ｓ）は、次式
により求められる。
回路における尖鋭度Ｑの切り換えについて説明する。図
１に示すフィルタ回路において、アンプＡＭＰ１とＡＭ
Ｐ２の利得、即ち、アンプＡＭＰ１またはＡＭＰ２にお
ける出力電流と入力電圧との比をそれぞれｇm1，ｇm2と
し、キャパシタＣ１とＣ２の容量値をそれぞれＣ1 ，Ｃ
2 とし、さらに、ω1 ＝ｇm1／Ｃ1 ，ω2 ＝ｇm2／Ｃ2
とすると、スイッチＳＷが端子Ａ側に接続する場合に、
図１に示すフィルタ回路の伝達関数Ｈ1 （ｓ）は、次式
により求められる。
【００４１】
【数１０】
【００４２】式１０においてω0 ＝（ω1 ω2 ）1/2 、
Ｑ1 ＝（ω1 ／ω2 ）1/2 ／ｋ1 である。
Ｑ1 ＝（ω1 ／ω2 ）1/2 ／ｋ1 である。
【００４３】一方、スイッチＳＷが端子Ｂ側に接続する
場合に、図１に示すフィルタ回路の伝達関数Ｈ2 （ｓ）
は、次式により求められる。
場合に、図１に示すフィルタ回路の伝達関数Ｈ2 （ｓ）
は、次式により求められる。
【００４４】
【数１１】
【００４５】式１１においてＱ2 ＝（ω1 ／ω2 ）1/2
／ｋ2 である。
／ｋ2 である。
【００４６】上述したように、本実施形態において異な
る利得を持つ増幅回路により、出力信号Ｖ0 から異なる
レベルを持つフィードバック信号が発生される。スイッ
チＳＷにより生成した帰還信号が適宜選択され、アンプ
ＡＭＰ２の入力側にフィードバックされる。これによっ
て、フィルタ回路を構成する各々のアンプＡＭＰ１，Ａ
ＭＰ２の利得ｇm1，ｇm2を変えることなく、動作モード
に応じてスイッチＳＷを切り換えるのみでフィルタ回路
の尖鋭度Ｑを切り換えることができる。
る利得を持つ増幅回路により、出力信号Ｖ0 から異なる
レベルを持つフィードバック信号が発生される。スイッ
チＳＷにより生成した帰還信号が適宜選択され、アンプ
ＡＭＰ２の入力側にフィードバックされる。これによっ
て、フィルタ回路を構成する各々のアンプＡＭＰ１，Ａ
ＭＰ２の利得ｇm1，ｇm2を変えることなく、動作モード
に応じてスイッチＳＷを切り換えるのみでフィルタ回路
の尖鋭度Ｑを切り換えることができる。
【００４７】なお、以上説明した本実施形態のフィルタ
回路においては、帰還信号を切り換えるために、利得の
異なる二つの増幅回路ＡＫ１，ＡＫ２およびこれらの増
幅回路の出力信号を選択して帰還させるスイッチＳＷが
設けられているが、本発明はこれに限定されるものでは
なく、例えば、利得可変な増幅回路一つのみを設けて、
当該増幅回路の出力信号をｇm アンプにフィードバック
させればよい。この場合、動作モードに応じて帰還信号
を生成する増幅回路の利得を切り換えることで、フィル
タ回路の尖鋭度Ｑを切り換えることができる。
回路においては、帰還信号を切り換えるために、利得の
異なる二つの増幅回路ＡＫ１，ＡＫ２およびこれらの増
幅回路の出力信号を選択して帰還させるスイッチＳＷが
設けられているが、本発明はこれに限定されるものでは
なく、例えば、利得可変な増幅回路一つのみを設けて、
当該増幅回路の出力信号をｇm アンプにフィードバック
させればよい。この場合、動作モードに応じて帰還信号
を生成する増幅回路の利得を切り換えることで、フィル
タ回路の尖鋭度Ｑを切り換えることができる。
【００４８】また、以上においては、ローパスフィルタ
を用いて本発明の一実施形態について説明したが、本発
明はこれに限定されるものではなく、例えば、バンドパ
スフィルタまたはハイパスフィルタなどにも適用できる
ことはいうまでもない。さらに、本発明では、ｇm アン
プは図３に例示したものを用いたが、これには限定され
ず、他のものを用いてもよい。また、帰還信号を切り換
えるスイッチの具体的な構成は特に限定せず、同様な機
能を有するものであればよい。
を用いて本発明の一実施形態について説明したが、本発
明はこれに限定されるものではなく、例えば、バンドパ
スフィルタまたはハイパスフィルタなどにも適用できる
ことはいうまでもない。さらに、本発明では、ｇm アン
プは図３に例示したものを用いたが、これには限定され
ず、他のものを用いてもよい。また、帰還信号を切り換
えるスイッチの具体的な構成は特に限定せず、同様な機
能を有するものであればよい。
【００４９】
【発明の効果】以上説明したように、本発明のフィルタ
回路によれば、フィルタ回路を構成するｇm アンプの利
得を変更することなく、フィルタ回路の尖鋭度Ｑのみを
変更することができる利点がある。これによって、フィ
ルタ回路を構成する各々のｇmアンプの利得をそれぞれ
最適値に設定することが可能であり、フィルタ回路全体
の歪み特性を改善することが可能である。
回路によれば、フィルタ回路を構成するｇm アンプの利
得を変更することなく、フィルタ回路の尖鋭度Ｑのみを
変更することができる利点がある。これによって、フィ
ルタ回路を構成する各々のｇmアンプの利得をそれぞれ
最適値に設定することが可能であり、フィルタ回路全体
の歪み特性を改善することが可能である。
【図１】本発明に係るフィルタ回路の一実施形態を示す
回路図である。
回路図である。
【図２】従来のフィルタ回路の一構成例を示す回路図で
ある。
ある。
【図３】フィルタ回路を構成するｇm アンプの一構成例
を示す回路図である。
を示す回路図である。
ＡＭＰ１，ＡＭＰ２…ｇm アンプ、ＢＵＦ１，ＢＵＦ２
…バッファ、Ｃ１，Ｃ２…キャパシタ、ＡＫ，ＡＫ１，
ＡＫ２…増幅回路、ＳＷ…スイッチ、Ｑ１，Ｑ２，Ｑ
３，Ｑ４…トランジスタ、Ｄ１，Ｄ２…ダイオード、Ｒ
１，Ｒ２…抵抗素子、ＩＳ１，ＩＳ２…電流源、ＶCC…
電源電圧、ＧＮＤ…接地電位。
…バッファ、Ｃ１，Ｃ２…キャパシタ、ＡＫ，ＡＫ１，
ＡＫ２…増幅回路、ＳＷ…スイッチ、Ｑ１，Ｑ２，Ｑ
３，Ｑ４…トランジスタ、Ｄ１，Ｄ２…ダイオード、Ｒ
１，Ｒ２…抵抗素子、ＩＳ１，ＩＳ２…電流源、ＶCC…
電源電圧、ＧＮＤ…接地電位。
Claims (2)
- 【請求項１】一方の入力端子に入力信号が入力される第
１の積分回路と、 一方の入力端子が上記第１の積分回路の出力端子に接続
され、他方の入力端子に帰還信号が入力される第２の積
分回路と、 上記第２の積分回路の出力信号を上記第１の積分回路の
他方の入力端子に入力し、上記第２の積分回路の出力信
号を所定の利得で増幅して上記帰還信号を生成する帰還
回路と、 上記帰還信号を生成する利得を制御する帰還量制御回路
とを有するフィルタ回路。 - 【請求項２】上記帰還量制御回路は、入力端子が上記第
２の積分回路の出力端子に接続され、利得が異なる少な
くとも第１と第２の増幅回路と、 上記第１または第２の増幅回路の何れかの出力信号を選
択して、選択した信号を上記帰還信号として出力する選
択回路とを有する請求項１記載のフィルタ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10343929A JP2000174589A (ja) | 1998-12-03 | 1998-12-03 | フィルタ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10343929A JP2000174589A (ja) | 1998-12-03 | 1998-12-03 | フィルタ回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000174589A true JP2000174589A (ja) | 2000-06-23 |
Family
ID=18365345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10343929A Pending JP2000174589A (ja) | 1998-12-03 | 1998-12-03 | フィルタ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000174589A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008511207A (ja) * | 2004-08-17 | 2008-04-10 | クゥアルコム・インコーポレイテッド | Ｑエンハンスメントを低減するための補償を備える能動ｒｃフィルタ |
-
1998
- 1998-12-03 JP JP10343929A patent/JP2000174589A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008511207A (ja) * | 2004-08-17 | 2008-04-10 | クゥアルコム・インコーポレイテッド | Ｑエンハンスメントを低減するための補償を備える能動ｒｃフィルタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907262A (en) | Folded-cascode amplifier stage | |
| EP0921634A1 (en) | Differential amplifier with adjustable linearity | |
| JP3315748B2 (ja) | 増幅回路 | |
| US4629973A (en) | Current stabilizing circuit operable at low power supply voltages | |
| JPH05102758A (ja) | 外部バイアスを利用した光帯域線形利得調節増幅器 | |
| JPH05110341A (ja) | 低歪差動増幅器回路 | |
| KR100416168B1 (ko) | 전력 증폭기 | |
| JP2003023331A (ja) | 可変利得増幅器 | |
| JP2000174589A (ja) | フィルタ回路 | |
| JP2619858B2 (ja) | 折線近似型関数発生回路 | |
| US6300836B1 (en) | High gain, wide band amplifier | |
| JP3058087B2 (ja) | 利得可変増幅器 | |
| JP2005143121A (ja) | 電圧／電流変換器並びに変換方法 | |
| US5119041A (en) | High gain differential current amplifier having a low output voltage | |
| JP2859880B2 (ja) | 可変利得増幅回路 | |
| JPH0870223A (ja) | オフセットキャンセル回路 | |
| JPH06276037A (ja) | オーディオ用パワーアンプ | |
| JP6584718B2 (ja) | 電流増幅器 | |
| JP3264029B2 (ja) | 増幅回路 | |
| JP3286826B2 (ja) | 可変利得増幅回路 | |
| JP4156539B2 (ja) | 可変利得増幅回路、それを搭載したｉｃ、無線通信システム | |
| JP2003243947A (ja) | オペレーショナルトランスコンダクタンスアンプ | |
| JP2653495B2 (ja) | 帰還制御増幅回路 | |
| JPH07202582A (ja) | 差動増幅回路 | |
| JP2613266B2 (ja) | 電圧・電流変換回路 |