JP2000174376A - 半導体導波路素子の製造方法及び構造 - Google Patents

半導体導波路素子の製造方法及び構造

Info

Publication number
JP2000174376A
JP2000174376A JP34740098A JP34740098A JP2000174376A JP 2000174376 A JP2000174376 A JP 2000174376A JP 34740098 A JP34740098 A JP 34740098A JP 34740098 A JP34740098 A JP 34740098A JP 2000174376 A JP2000174376 A JP 2000174376A
Authority
JP
Japan
Prior art keywords
waveguide
layer
active element
region
optical circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP34740098A
Other languages
English (en)
Inventor
Ryoji Suzuki
良治 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP34740098A priority Critical patent/JP2000174376A/ja
Publication of JP2000174376A publication Critical patent/JP2000174376A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Optical Integrated Circuits (AREA)
  • Semiconductor Lasers (AREA)

Abstract

(57)【要約】 【課題】 パッシブ導波路とアクティブ素子との境界部
において光回路を精度良く作製でき、これらを極めて滑
らかにかつ連続的に接続できる半導体導波路素子の製造
方法及び構造を提供する。 【解決手段】 半導体基板1上にパッシブ導波路20と
アクティブ素子30とをモノリシックに集積する半導体
導波路素子の製造方法及び構造において、半導体基板1
上に、パッシブ導波路構造層をエピタキシャル成長し、
これに連続してアクティブ素子となるダブルヘテロ構造
層をエピタキシャル成長し、その表面に上記パッシブ導
波路20とアクティブ素子30とを接続する光回路40
をパターンニングし、その光回路40となる領域以外の
領域をエッチングで除去して光回路40を形成した後、
アクティブ素子30として用いる領域以外の領域のダブ
ルヘテロ構造層を選択エッチングで除去してパッシブ導
波路20とアクティブ素子30とを形成する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体導波路素子
の製造方法及び構造に係り、特に高密度波長多重伝送に
用いられる光デバイス用の半導体導波路素子の製造方法
及び構造に関するものである。
【0002】
【従来の技術】高密度波長多重伝送に用いられる光デバ
イス用の半導体導波路素子の構造として、一つの半導体
基板上に、アレイ導波路型回折格子のような光の伝搬特
性を利用して機能するパッシブな導波路構造と、発光や
受光のようなアクティブな動作をするアクティブ素子構
造の両方の構造が形成されたモノリシック集積素子が知
られている。
【0003】このモノリシック集積素子を製造する方法
として、パッシブ導波路構造とアクティブ素子構造の両
方の構造を1回の結晶成長で作製するために、これらの
構造を上下に重ねる方法は、最も一般的に行われている
ものである。
【0004】従来、この種の半導体導波路素子の製造方
法としては、半導体基板上にアンダークラッド層、コア
層、オーバークラッド層の順で積層した導波路構造の層
と、さらにその上にダブルヘテロ構造を成す層とを連続
積層してエピタキシャル成長した後、アクティブ素子と
して用いる領域以外の領域(パッシブ導波路として用い
る領域)のダブルヘテロ構造層を選択エッチングで除去
し、しかる後にアクティブ素子として用いる領域のダブ
ルヘテロ構造層上に光回路を形成する方法か、もしくは
選択エッチングした領域(パッシブ導波路として用いる
領域)をさらにオーバークラッド層と同一の結晶で埋込
み成長した後で、これらダブルヘテロ構造層とオーバー
クラッド層上に光回路を形成する方法が用いられてい
る。
【0005】すなわち、従来は、アクティブ素子を作製
する領域以外のアクティブ素子構造層を選択エッチング
で除去して、アクティブ素子領域とパッシブ導波路領域
の切り分けを行った後、この上から光回路のパターンニ
ングを行っている。
【0006】
【発明が解決しようとする課題】しかしながら、上記従
来技術の前者の方法においては、光回路を形成する前に
エッチングを行うと、エッチングした半導体基板の、パ
ッシブな導波路領域とアクティブな素子領域との境界部
にアンダーカット等による段差が生じるため、フォトリ
ソグラフィによって光回路を形成する際にこの境界部で
パターンが変形してしまい、滑らかに精度良くパターン
を形成することが困難である。さらにこの方法で作製さ
れた導波路はオーバークラッドがないか、薄く、このた
め、この導波路を通る光のスポット形状が極めて非対称
であり、この製造方法は、偏波依存性が少なくかつ安定
なシングルモード導波路を作製するのには適さない。
【0007】一方、後者の方法においても、選択エッチ
ングした領域の埋込み成長時に、パッシブな導波路領域
とアクティブな素子領域との境界部に異常成長による多
くの突起やへこみ等が発生してしまい、これが高精度な
光回路のパターンニングの大きな障害となった。
【0008】そこで、本発明の目的は、パッシブ導波路
とアクティブ素子との境界部において光回路を精度良く
作製でき、その結果パッシブ導波路とアクティブ素子が
極めて滑らかにかつ連続的に接続できる新規な半導体導
波路素子の製造方法及び構造を提供することにある。
【0009】
【課題を解決するための手段】上記課題を解決するため
に請求項1の発明は、半導体基板上にパッシブ導波路と
アクティブ素子とをモノリシックに集積する半導体導波
路素子の製造方法において、半導体基板上に、パッシブ
導波路構造層をエピタキシャル成長し、これに連続して
アクティブ素子となるダブルヘテロ構造層をエピタキシ
ャル成長し、その表面に上記パッシブ導波路とアクティ
ブ素子とを接続する光回路をパターンニングし、その光
回路となる領域以外の領域をエッチングで除去して光回
路を形成した後、アクティブ素子として用いる領域以外
の領域のダブルヘテロ構造層を選択エッチングで除去し
て形成する方法である。
【0010】請求項2の発明は、半導体基板上にパッシ
ブ導波路とアクティブ素子とをモノリシックに集積する
半導体導波路素子の構造において、半導体基板上に、パ
ッシブ導波路構造層をエピタキシャル成長し、これに連
続してアクティブ素子となるダブルヘテロ構造層をエピ
タキシャル成長し、その表面に上記パッシブ導波路とア
クティブ素子とを接続する光回路をパターンニングし、
その光回路となる領域以外の領域をエッチングして光回
路を形成した後、アクティブ素子として用いる領域以外
の領域のダブルヘテロ構造層を選択エッチングで除去し
て形成したものである。
【0011】すなわち、本発明は、従来のごとくパッシ
ブ導波路とアクティブ素子との境界部の切り分けを行っ
た後で光回路を形成するのではなく、最初に光回路を形
成し、しかる後に切り分けを行うことが可能となるよう
に、メサ型導波路の側壁保護膜をマスクとして導波路の
オーバークラッド層を追加選択成長する新規な選択成長
法と、レジストエッチバック法や選択エッチングのよう
な従来技術とを新規に組み合わせたものである。
【0012】上記構成によれば、光回路のパターンニン
グは、この段階では結晶成長後の極めて平坦な表面上に
行うため、何の問題もなく高精度なパターンニングが可
能となる。そして、この光回路パターンを使用したエッ
チングの段階では、全てのメサ型導波路は本来の導波路
構造層とアクティブ素子構造層との2層が上下に重なっ
た構造のままである。
【0013】さらに全面に第1保護膜を形成し、これに
レジストを塗布すると、メサ型導波路の上面のレジスト
膜厚は、他の平坦部のそれより薄くなる性質がある。こ
のように塗布されたレジストを、等速、等方的なエッチ
ング方法でエッチングしていくと(このエッチング方法
は、レジストエッチバック法として広く知られてい
る。)、メサ型導波路の上面のみレジストがなくなる。
ここでレジストのエッチングをやめる。
【0014】この状態で第1保護膜のエッチングを行う
とメサ型導波路の上面のみ第1保護膜が除去されて結晶
が露出することになる。この後、レジストを全面除去す
る。
【0015】さらに第2保護膜によってアクティブ素子
領域をマスクし、アクティブ素子構造層のエッチングを
行う。エッチングは第1保護膜によっても第2保護膜に
よってもマスクされていないパッシブ領域のメサ型導波
路の上面からのみ進行し、本来の導波路構造層に達した
ところでエッチングをやめる。
【0016】これらの保護膜を残したまま選択結晶成長
を行うと、パッシブ領域のメサ型導波路の部分のみに結
晶成長が行われ、この領域の導波路にオーバークラッド
層が付加されてパッシブ導波路構造が完成する。
【0017】アクティブ領域との境界部では上面のみに
異常成長がみられるが、この後には光回路形成のような
高精度が必要なフォト(露光)工程はないので問題な
い。
【0018】そして、第2保護膜を除去し、第3保護膜
を形成してアクティブ領域を選択エッチングすると、こ
の部分がアクティブ素子へのスルーホールとなり電極を
形成できる。
【0019】
【発明の実施の形態】次に、本発明の好適一実施の形態
を添付図面に基づいて詳述する。
【0020】図1に本発明により製造された半導体導波
路素子のパッシブ導波路とアクティブ素子との接続部の
斜視図を示す。
【0021】図1に示すように、本発明にかかる半導体
導波路素子は、インジウムリン(InP)基板上1に、
アレイ導波路型回折格子分波器(パッシブ導波路20)
とその出力側に受光用フォトダイオード(アクティブ素
子30)とがモノリシック集積されると共に、これらが
メサ状に連続的に形成されている。すなわち、この半導
体導波路素子のパッシブ導波路20とアクティブ素子3
0との接続部の光回路40は、中央のメサ部41とその
両側の平坦部42とからなるメサ型導波路構造で形成さ
れている。
【0022】パッシブ導波路20は、アンダークラッド
層としてのn型InP基板1と、その上に0.5μm成
長したバンドギャップ波長1.05μmのn型InGa
AsPコア層2と、さらにその上にアクティブ素子30
の厚さに応じて、パッシブ導波路とアクティブ素子とを
切り分ける際の選択エッチングのエッチストップ層とも
なるInPオーバークラッド層3上に成長したアンドー
プInP層11とから構成されている。
【0023】また、アクティブ素子30は、n型InG
aAsPコア層2上に、0.1μm成長したInPオー
バークラッド層3、その上に0.4μm成長したInP
に格子整合するアンドープInGaAs光吸収層4、そ
の上に1.0μm成長したp型InPクラッド層5、及
びその上に0.2μm成長したp型InGaAsコンタ
クト層6と、そのp型InGaAsコンタクト層6上に
形成されたp電極13と、n型InP基板1上に形成さ
れたn電極14とから構成されている。
【0024】そして、これらパッシブ導波路20とアク
ティブ素子30は、メサ部41の長手方向と垂直な面を
挟んで接続され、パッシブ導波路20領域とアクティブ
素子30領域との境界部25に突起やへこみ等がなく、
滑らかに連続して形成されており、特にメサ部41の側
壁41sにおいては著しく滑らか、かつ連続的に形成さ
れている。
【0025】また、メサ部41は、その側壁41sから
平坦部42にわたって形成された保護膜8に支持されて
おり、さらにパッシブ導波路20の上面が保護膜12で
覆われている。
【0026】次に、この半導体導波路素子の製造方法を
図1〜図7を用いて説明する。
【0027】まず、図2に示すように、n型InP基板
1上に有機金属気相成長法を用いて、バンドギャップ波
長1.05μmのn型InGaAsPコア層2を0.5
μm成長した後、n型InPオーバークラッド層3を
0.1μm成長する。尚、真性半導体基板を用いる場合
には、この上にアンダークラッド層を成長させておく。
【0028】さらに連続して、InPに格子整合するア
ンドープInGaAs光吸収層4を0.4μm、p型I
nPクラッド層5を1.0μm、p型InGaAsコン
タクト層6を0.2μm、順次エピタキシャル成長す
る。
【0029】そして、図3に示すように、メサ型導波路
構造の光回路40を形成する。この光回路40を形成す
るに際しては、フォトリソグラフィー法によってフォト
レジスト層7をパターンニングする。この段階でのパタ
ーンニングは結晶成長後の極めて平坦な表面上に行うた
め、何の問題もなく高精度の良好なパターンニングが可
能である。さらにこのレジスト層7をマスクとしてエッ
チングを行い、メサ型導波路を形成する。この段階では
パッシブ導波路構造層とアクティブ素子構造層とが上下
に重なった構造のままである。
【0030】その後、フォトレジスト層7を除去し、図
4に示すように、全面にSiO2 保護膜(第1保護膜)
8を形成し、さらにその上にフォトレジスト層9を形成
する。このとき、メサ型導波路の上面のレジスト膜厚
は、他の平坦部42のレジスト膜より薄くなる性質があ
るため、これを酸素プラズマ中で等速、等方向にエッチ
ング(このエッチング方法は、レジストエッチバック法
として広く知られている。)し、メサ型導波路の上面の
みSiO2 保護膜8を露出させる。これが図4に示した
状態であり、このSiO2 保護膜(第1保護膜)8が露
出した時点でレジスト9のエッチングを止める。
【0031】この状態でSiO2 保護膜(第1保護膜)
8のエッチングを行い、メサ型導波路の上面部のみSi
2 保護膜(第1保護膜)8を除去してp型InGaA
sコンタクト層6の結晶表面を露出させる。この後、レ
ジスト9を全面除去する。
【0032】図5は、さらにSiO2 保護膜(第1保護
膜)8とは異なる材料のSiNx保護膜(第2保護膜)
10によってフォトダイオードとなるアクティブ素子3
0領域をマスクし、パッシブ導波路20とする領域のア
クティブ素子構造層のエッチングを行った後の構造を示
した。
【0033】パッシブ導波路20上のアクティブ素子構
造層のエッチングは、硫酸系でp型InGaAsコンタ
クト層6(このとき下のp型InPクラッド層5はエッ
チングされない。)、塩素系でp型InPクラッド層5
(このとき下のアンドープInGaAs光吸収層4はエ
ッチングされない。)、さらに硫酸系でアンドープIn
GaAs光吸収層4(このとき下のn型InPオーバー
クラッド層3はエッチングされない。)を順次行なう。
このように選択性に優れたエッチングすることにより、
図6に示すように、パッシブ導波路20とアクティブ素
子30とを切り分ける際の選択エッチングのエッチスト
ップ層ともなるInPオーバークラッド層3はそのまま
の厚さで残される。
【0034】この後、図7に示すように、有機金属気相
成長法を用いてパッシブ導波路20となる領域のみに選
択的にオーバークラッド層としてアンドープInP層1
1を成長する。この時、アンドープInP層11の側壁
40sは、アクティブ素子30の側壁40sに密着して
連続的に形成されたSiO2 保護膜(第1保護膜)8に
支持されながら成長するので、アクティブ素子30との
境界部25が滑らかに形成される。尚、この境界部25
では上面のみに若干の異常成長が見られることもある
が、この後のプロセスでは問題とならない。
【0035】そして、SiNx保護膜(第2保護膜)1
0を除去し、改めてSiNx保護膜(第2保護膜と同一
でも異なる材料でも良い。)を全面に形成した後、図1
に示したように、そのSiNx保護膜のフォトダイオー
ド素子部を選択エッチングして、パッシブ導波路部にの
みSiNx保護膜(第3保護膜)12を残す。
【0036】最後に、この選択エッチングしたフォトダ
イオード素子部をスルーホールとして、p型InGaA
sコンタクト層6上にp電極13、n型InP基板1上
にn電極14を形成して、半導体導波路素子が製造され
る。
【0037】以上説明したように、本発明によれば、光
回路40は、結晶成長後の極めて平坦な表面上にパター
ニングされエッチングされて形成されるので、パッシブ
導波路20とアクティブ素子30との境界部25が滑ら
かに形成され、精度良く作製できる。
【0038】また、本発明は、アクティブ素子構造層の
各層をそれぞれに応じたエッチング液で順次エッチング
(選択エッチング)するので、パッシブ導波路構造層が
エッチングされず、偏波依存性が少なくかつ安定なシン
グルモード導波路となる構造を形成できる。
【0039】尚、本実施の形態では、アクティブ素子と
して、フォトダイオードを形成する例で説明したが、発
光ダイオードや半導体アンプをモノリシック集積した半
導体導波路素子に対しても同様の製造方法及び構造が適
用できることは言うまでもない。
【0040】また、パッシブ導波路として、アレイ導波
路型回折格子を形成する例で説明したが、光の伝搬特性
を利用して機能するようなパッシブな導波路素子であれ
ばこれに限定されない。
【0041】
【発明の効果】以上により明らかなごとく、本発明によ
れば、偏波依存性が少なくかつ安定なシングルモード導
波路となる構造を有するパッシブ導波路とアクティブ素
子とが極めて滑らかにかつ精度良く接続された半導体導
波路素子を実現できる。
【図面の簡単な説明】
【図1】本発明の一実施の形態を示す半導体導波路素子
を示す概略図である。
【図2】図1の半導体導波路素子の製造方法を説明する
ための図である。
【図3】図1の半導体導波路素子の製造方法を説明する
ための図である。
【図4】図1の半導体導波路素子の製造方法を説明する
ための図である。
【図5】図1の半導体導波路素子の製造方法を説明する
ための図である。
【図6】図5の半導体導波路素子の VI-VI線矢示断面図
である。
【図7】図1の半導体導波路素子の製造方法を説明する
ための図である。
【符号の説明】
20 パッシブ導波路 30 アクティブ素子 40 光回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 半導体基板上にパッシブ導波路とアクテ
    ィブ素子とをモノリシックに集積する半導体導波路素子
    の製造方法において、半導体基板上に、パッシブ導波路
    構造層をエピタキシャル成長し、これに連続してアクテ
    ィブ素子となるダブルヘテロ構造層をエピタキシャル成
    長し、その表面に上記パッシブ導波路とアクティブ素子
    とを接続する光回路をパターンニングし、その光回路と
    なる領域以外の領域をエッチングで除去して光回路を形
    成した後、アクティブ素子として用いる領域以外の領域
    のダブルヘテロ構造層を選択エッチングで除去して形成
    することを特徴とする半導体導波路素子の製造方法。
  2. 【請求項2】 半導体基板上にパッシブ導波路とアクテ
    ィブ素子とをモノリシックに集積する半導体導波路素子
    の構造において、半導体基板上に、パッシブ導波路構造
    層をエピタキシャル成長し、これに連続してアクティブ
    素子となるダブルヘテロ構造層をエピタキシャル成長
    し、その表面に上記パッシブ導波路とアクティブ素子と
    を接続する光回路をパターンニングし、その光回路とな
    る領域以外の領域をエッチングして光回路を形成した
    後、アクティブ素子として用いる領域以外の領域のダブ
    ルヘテロ構造層を選択エッチングで除去して形成したこ
    とを特徴とする半導体導波路素子の構造。
JP34740098A 1998-12-07 1998-12-07 半導体導波路素子の製造方法及び構造 Pending JP2000174376A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34740098A JP2000174376A (ja) 1998-12-07 1998-12-07 半導体導波路素子の製造方法及び構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34740098A JP2000174376A (ja) 1998-12-07 1998-12-07 半導体導波路素子の製造方法及び構造

Publications (1)

Publication Number Publication Date
JP2000174376A true JP2000174376A (ja) 2000-06-23

Family

ID=18389970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34740098A Pending JP2000174376A (ja) 1998-12-07 1998-12-07 半導体導波路素子の製造方法及び構造

Country Status (1)

Country Link
JP (1) JP2000174376A (ja)

Similar Documents

Publication Publication Date Title
US6037189A (en) Integrated waveguide device and method of fabricating the integrated waveguide device
JPH09153638A (ja) 導波路型半導体受光装置およびその製造方法
JP2005333144A (ja) 逆メサ構造を用いた光集積素子及びその製造方法
US4589117A (en) Butt-jointed built-in semiconductor laser
JP3306802B2 (ja) 光子集積回路およびその製造方法
JP2007109896A (ja) 集積型光半導体装置とその製造方法
JP2002243964A (ja) 半導体光集積素子およびその製造方法
EP0394167B1 (en) Formation of laser mirror facets and integration of optoelectronics
US6204078B1 (en) Method of fabricating photonic semiconductor device using selective MOVPE
JPH0766502A (ja) 光半導体装置及びその形成方法
JPH1197789A (ja) 半導体レーザ装置
JP3287331B2 (ja) 半導体光素子の製造方法
JP3315185B2 (ja) 半導体光素子製造用アライメントマーカの製造方法
JP2700312B2 (ja) 分布帰還型半導体レーザ装置
JP2000174376A (ja) 半導体導波路素子の製造方法及び構造
JP2002217446A (ja) 光半導体集積素子及びその製造方法
JPH07142699A (ja) 半導体光集積素子及びその製造方法
JP2000150925A (ja) 導波路型集積半導体装置の作製方法
JP2605650B2 (ja) 光アイソレータ
JP2830108B2 (ja) 半導体レーザの製造方法
JP2001077402A (ja) 半導体装置及びその製造方法
JPH10311921A (ja) 集積型半導体レーザ素子及びその作製方法
JPS63250886A (ja) 半導体レ−ザ素子の製造方法
JP2000357789A (ja) 光集積素子及びその製造方法
JPH0632323B2 (ja) 半導体レ−ザ装置