JP2000174281A - Manufacture of semiconductor substrate, thin-film transistor, liquid crystal display device and contact type image sensor device - Google Patents

Manufacture of semiconductor substrate, thin-film transistor, liquid crystal display device and contact type image sensor device

Info

Publication number
JP2000174281A
JP2000174281A JP10343476A JP34347698A JP2000174281A JP 2000174281 A JP2000174281 A JP 2000174281A JP 10343476 A JP10343476 A JP 10343476A JP 34347698 A JP34347698 A JP 34347698A JP 2000174281 A JP2000174281 A JP 2000174281A
Authority
JP
Japan
Prior art keywords
semiconductor film
film
region
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10343476A
Other languages
Japanese (ja)
Other versions
JP3282598B2 (en
Inventor
Yoshinobu Sato
義信 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP34347698A priority Critical patent/JP3282598B2/en
Publication of JP2000174281A publication Critical patent/JP2000174281A/en
Application granted granted Critical
Publication of JP3282598B2 publication Critical patent/JP3282598B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor substrate by which transistors exhibiting different properties can be formed, a thin film transistor, a liquid crystal display device and a contact type image sensor device. SOLUTION: A semiconductor film 3, for example amorphous silicon, is deposited within a range of thickness between 200 and 500 Å on a substrate 2 of glass by LPCVD method or the like, constantly keeping the temperature in a reaction tube at 450 deg.C and introducing 200 sccm of disilane gas (Si2H6) (a). In a desired region of the semiconductor film 3, an uneven region 3b whose roughness on the surface is increased and a flat region 3a whose roughness of the surface is not increased are separately formed by irradiating the region with XeCl excimer laser at an intensity within a range between 500 and 650 mJ/cm2 (b). An amorphous semiconductor film 4, such as amorphous silicon film, is deposited on the uneven region 3b and the flat region 3a (c). The amorphous semiconductor film 4 is transformed to a polycrystalline silicon 5 by performing solid phase growth treatment at atmospheric pressure, at 600 deg.C, for 20-50 hours in an atmosphere of nitrogen, for example (d).

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体用基板の製
造方法、薄膜トランジスタ、液晶表示装置及び密着型イ
メージセンサ装置に関し、特に、アクティブマトリック
ス液晶ディスプレイパネル、密着型イメージセンサ等の
入出力装置に使用される薄膜トランジスタの活性層シリ
コン薄膜の形成技術に関する。半導体用基板の製造方
法、薄膜トランジスタ、液晶表示装置及び密着型イメー
ジセンサ装置
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor substrate, a thin film transistor, a liquid crystal display device and a contact image sensor device, and more particularly to an input / output device such as an active matrix liquid crystal display panel and a contact image sensor. The present invention relates to a technology for forming an active layer silicon thin film of a thin film transistor. Method for manufacturing semiconductor substrate, thin film transistor, liquid crystal display device, and contact image sensor device

【0002】[0002]

【従来の技術】従来、ガラス基板上に薄膜トランジスタ
(TFT)を形成する代表的な技術として、水素化アモ
ルファス半導体TFT技術及び、多結晶シリコンTFT
技術が挙げられる。
2. Description of the Related Art Conventionally, as typical techniques for forming a thin film transistor (TFT) on a glass substrate, a hydrogenated amorphous semiconductor TFT technique and a polycrystalline silicon TFT are used.
Technology.

【0003】水素アモルファス半導体TFT技術は、作
製プロセス最高温度が300℃程度であり、安価な低軟
化点ガラス上に移動度が1cm2/Vsec程度の電界
効果移動度を有するTFTを作製することができる。
In the hydrogen amorphous semiconductor TFT technology, the highest temperature of the manufacturing process is about 300 ° C., and a TFT having a field effect mobility of about 1 cm 2 / Vsec on inexpensive low softening point glass can be manufactured. it can.

【0004】多結晶シリコンTFT技術は、例えば、石
英基板を使用してLSIと類似した、温度が1000℃
程度の高温プロセスを使用することで、電界効果移動度
が100cm2/Vsec程度の性能を得ることができ
る。このような高い電界効果移動度の実現は、例えば、
上記多結晶シリコンTFT技術により作製されたTFT
を液晶ディスプレイに応用した場合、各画素を駆動する
画素TFTと同時に、周辺駆動回路部までを同一ガラス
基板上に同時に形成することができる。
The polycrystalline silicon TFT technology uses, for example, a quartz substrate and has a temperature of 1000 ° C., similar to an LSI.
By using a high-temperature process of the order, performance with a field-effect mobility of the order of 100 cm 2 / Vsec can be obtained. The realization of such high field-effect mobility is, for example,
TFT fabricated by the above polycrystalline silicon TFT technology
Is applied to a liquid crystal display, it is possible to simultaneously form a pixel TFT for driving each pixel and a peripheral drive circuit portion on the same glass substrate.

【0005】しかし、多結晶シリコンTFT技術におい
て、上述のような高温プロセスを使用する場合、水素ア
モルファス半導体TFT技術で使用することができる安
価な低軟化点ガラスを使用することができない。そこ
で、高移動度を有する多結晶シリコン薄膜トランジスタ
を温度が300℃程度の低温プロセスで作製する技術の
研究開発が活発に行われている。この低温プロセスで高
性能な多結晶シリコンを得るにはエキシマレーザ結晶化
技術が最も有効である。この方法を使用して、移動度が
640cm2/Vsecという高い移動度を実現したと
いう報告もある。
However, when the above-described high-temperature process is used in the polycrystalline silicon TFT technology, an inexpensive low softening point glass that can be used in the hydrogen amorphous semiconductor TFT technology cannot be used. Therefore, research and development of a technique for manufacturing a polycrystalline silicon thin film transistor having high mobility by a low-temperature process at a temperature of about 300 ° C. have been actively conducted. Excimer laser crystallization technology is most effective for obtaining high-performance polycrystalline silicon by this low-temperature process. It has been reported that a high mobility of 640 cm 2 / Vsec was realized by using this method.

【0006】また、パルスレーザによる溶融結晶化技術
を使用するため、均一性及び再現性に課題を残してい
る。このような問題を解決する手段として、予め、固相
成長法により結晶化した膜にエキシマレーザを照射する
ことにより再結晶化させる方法が開示されている。この
手法は、具体的には、固相成長法により粒径の大きい多
結晶化膜を均一に作製し、その後のエキシマレーザ照射
により結晶粒界の界質を行うことにより、均一で高品質
な多結晶シリコン膜を得るものである。この固相成長法
は、主に処理温度が600℃前後で真空中又は窒素中で
行う場合が多く、シリコンを大粒径化させるためには、
40時間の長時間の処理を要する。また、粒径は固相成
長前のシリコン膜成膜時の条件に大きく依存してしまう
等の問題がある。
Further, since the melting crystallization technique using the pulse laser is used, there is a problem in uniformity and reproducibility. As means for solving such a problem, a method has been disclosed in which a film crystallized by a solid phase growth method is recrystallized by irradiating an excimer laser to the film in advance. In this method, specifically, a polycrystalline film having a large grain size is uniformly produced by a solid-phase growth method, and then a crystal grain boundary is treated by excimer laser irradiation. This is to obtain a polycrystalline silicon film. In many cases, the solid phase growth method is mainly performed in a vacuum or nitrogen at a processing temperature of about 600 ° C. In order to increase the particle size of silicon,
It requires a long process of 40 hours. In addition, there is a problem that the particle size greatly depends on conditions for forming a silicon film before solid phase growth.

【0007】こうした問題を解決すべく、特開平4−2
25572号公報には、短時間で均一に大粒径化を目的
としていろいろな手法が提案されている。基板上に凹凸
を形成し、そして、薄膜を形成し、その後、固相成長を
行う方法が開示されている。
In order to solve such a problem, Japanese Patent Laid-Open No.
Japanese Patent No. 25572 proposes various methods for uniformly increasing the particle diameter in a short time. A method of forming irregularities on a substrate, forming a thin film, and then performing solid phase growth is disclosed.

【0008】また、特開平8−195491号公報に
は、配向性多結晶膜を核として固相成長させる手法が開
示されている。
Japanese Patent Application Laid-Open No. 8-1955491 discloses a technique for performing solid phase growth using an oriented polycrystalline film as a nucleus.

【0009】更に、特開平2−72614号公報には、
核発生密度が低い膜と高い膜とを積層させて固相成長さ
せる手法が開示されている。
Further, Japanese Patent Application Laid-Open No. 2-72614 discloses that
A method of laminating a film having a low nucleation density and a film having a high nucleation density and performing solid phase growth is disclosed.

【0010】いずれの場合も下地に核となりうる層又は
表面形状を形成し、下地からの核発生を支配的にさせ、
上層に設ける半導体膜を固相成長でシリコンを大粒径化
させようとするものである。
In each case, a layer or surface shape that can be a nucleus is formed on the underlayer, and nucleation from the underlayer is dominant.
This is to increase the grain size of silicon by solid phase growth of a semiconductor film provided as an upper layer.

【0011】しかし、これらの手法では周辺駆動回路一
体型の液晶表示素子を作製する上で問題が生じる。それ
は、周辺駆動回路と画素をスイッチングさせるトランジ
スタでは要求される性能が異なり、それらを同時に満た
すトランジスタを同時に同じ基板上に形成することが難
しいためである。これは、特に画素を駆動させる回路に
適用させるトランジスタは、電界効果移動度が50乃至
100cm2/Vsec程度以上必要とし、一方、画素
をスイッチングさせるトランジスタでは、リーク電流が
10-12pA程度以下の低リーク電流が要求されること
に関係する。
However, these methods have a problem in producing a liquid crystal display element integrated with a peripheral driving circuit. This is because the required performance is different between the peripheral driver circuit and the transistor for switching the pixel, and it is difficult to form transistors that satisfy both at the same time on the same substrate. This is because a transistor applied to a circuit for driving a pixel requires a field-effect mobility of about 50 to 100 cm 2 / Vsec or more, while a transistor for switching a pixel has a leakage current of about 10 −12 pA or less. This is related to the requirement for low leakage current.

【0012】高移動度を実現するためには、活性層多結
晶シリコン膜の大粒径化が必要であるが、大粒径化する
とリーク電流のばらつきが大きくなるという問題があ
る。
In order to achieve high mobility, it is necessary to increase the grain size of the polycrystalline silicon film in the active layer. However, when the grain size is increased, there is a problem that variation in leak current increases.

【0013】従って、活性層多結晶シリコン膜は、駆動
回路部トランジスタでは大粒径化、画素スイッチング用
のトランジスタでは中粒径化という構成をとる必要性が
ある。こうした同一基板上に要求性能が異なるトランジ
スタを形成する技術が、特開平8−203825号公報
に開示されている。
Therefore, the active layer polycrystalline silicon film needs to have a structure in which the transistor in the drive circuit portion has a large grain size and the transistor for pixel switching has a medium grain size. A technique for forming transistors having different required performances on the same substrate is disclosed in Japanese Patent Application Laid-Open No. 8-203825.

【0014】次に、トランジスタの製造方法について説
明する。図15(a)乃至(d)は、従来のトランジス
タの製造方法を工程順に示す断面図である。
Next, a method of manufacturing a transistor will be described. 15A to 15D are cross-sectional views illustrating a conventional transistor manufacturing method in the order of steps.

【0015】先ず、図15(a)に示すように、例え
ば、ガラスからなる基板101の表面に凹凸101aを
形成して、ラフネス形状とする。
First, as shown in FIG. 15A, for example, irregularities 101a are formed on the surface of a substrate 101 made of glass to form a roughness shape.

【0016】次に、図15(b)に示すように、基板1
01の上に、非晶質半導体膜102として、例えば、非
晶質シリコン膜を形成する。
Next, as shown in FIG.
For example, an amorphous silicon film is formed as the amorphous semiconductor film 102 on the semiconductor device 01.

【0017】次に、図15(c)に示すように、非晶質
シリコン膜を短時間で固相成長させて、粒径の比較的大
きい結晶粒の多結晶膜103とする。
Next, as shown in FIG. 15C, the amorphous silicon film is solid-phase grown in a short time to form a polycrystalline film 103 having crystal grains having a relatively large grain size.

【0018】次に、図15(d)に示すように、形成し
た粒径の比較的大きい結晶粒を基板101の上に部分的
に形成する。その領域で製作するトランジスタ100を
周辺駆動回路に、その他の領域で画素をスイッチングさ
せるトランジスタ100に適用させ、ソース・ドレイン
領域104を形成し、その上にゲート絶縁膜105を形
成する。ソース・ドレイン領域104の間にゲート電極
106を形成する。更に、層間絶縁膜107を形成し、
この層間絶縁膜107にコンタクトホール(図示せず)
を開口し、ソース・ドレイン電極108を形成する。こ
れにより、同一基板上に性能が異なるトランジスタ10
0を作製することができる。
Next, as shown in FIG. 15D, crystal grains having a relatively large grain size are partially formed on the substrate 101. The transistor 100 manufactured in that region is applied to the peripheral driver circuit, and the transistor 100 is switched in other regions to switch the pixels. A source / drain region 104 is formed, and a gate insulating film 105 is formed thereon. A gate electrode 106 is formed between the source / drain regions 104. Further, an interlayer insulating film 107 is formed,
A contact hole (not shown) is formed in this interlayer insulating film 107.
And a source / drain electrode 108 is formed. As a result, transistors 10 having different performances on the same substrate
0 can be produced.

【0019】[0019]

【発明が解決しようとする課題】しかし、特開平8−2
03825号公報及び特開平4−225572号公報に
開示されている基板の表面に凹凸又はラフネスを形成す
る方法は、ガラス基板を化学的エッチングにより形成す
る手法が提案されていて、いくつかの工程を必要とする
という問題点がある。
SUMMARY OF THE INVENTION However, Japanese Patent Application Laid-Open No. Hei 8-2
No. 03825 and JP-A-4-225572 have disclosed a method of forming irregularities or roughness on the surface of a substrate, in which a method of forming a glass substrate by chemical etching has been proposed. There is a problem that it is necessary.

【0020】また、特開平8−203825号公報に
は、基板を高温熱処理することによる酸素脱離で凹凸を
形成する手法が提案されているが、熱処理には長時間を
要すると共に、基板の歪み発生を誘発するということが
問題である。いずれも処理時間が増大し、作製工程数も
増大する。また、基板の歪み及びコンタミネーションの
発生等基板に対するダメージが大きいという問題があ
る。
Japanese Unexamined Patent Application Publication No. 8-203825 proposes a method of forming irregularities by desorption of oxygen by subjecting a substrate to high-temperature heat treatment. The problem is that it triggers outbreaks. In each case, the processing time increases and the number of manufacturing steps also increases. In addition, there is a problem that damage to the substrate such as distortion of the substrate and generation of contamination is large.

【0021】本発明はかかる問題点に鑑みてなされたも
のであって、基板に半導体膜を形成した後に、レーザ照
射により表面に凹凸を形成し、この凹凸面の上に非晶質
半導体膜を形成した後に、レーザ照射をして結晶化させ
ることにより、同一基板内に性質の異なるトランジスタ
を形成することができる半導体用基板の製造方法、薄膜
トランジスタ、液晶表示装置及び密着型イメージセンサ
装置を提供することを目的とする。
The present invention has been made in view of such a problem. After forming a semiconductor film on a substrate, irregularities are formed on the surface by laser irradiation, and an amorphous semiconductor film is formed on the irregular surface. Provided are a method for manufacturing a semiconductor substrate, a thin film transistor, a liquid crystal display device, and a contact image sensor device, in which transistors having different properties can be formed in the same substrate by laser irradiation and crystallization after formation. The purpose is to:

【0022】[0022]

【課題を解決するための手段】本願第1発明に係る半導
体用基板の製造方法は、基板上に、半導体膜を堆積する
工程と、前記半導体膜の表面荒れラフネスをレーザ照射
により増大させて表面に凹凸を形成する工程と、前記半
導体膜の凹凸の上に非晶質半導体膜を堆積させる工程
と、前記非晶質半導体膜をレーザ照射により結晶化させ
る工程と、を有することを特徴とする。
According to a first aspect of the present invention, there is provided a method of manufacturing a semiconductor substrate, comprising the steps of: depositing a semiconductor film on a substrate; and increasing the surface roughness of the semiconductor film by laser irradiation. Forming irregularities on the semiconductor film, depositing an amorphous semiconductor film on the irregularities of the semiconductor film, and crystallizing the amorphous semiconductor film by laser irradiation. .

【0023】本願第2発明に係る半導体用基板の製造方
法は、基板上に、半導体膜を堆積する工程と、前記半導
体膜の表面荒れラフネスをレーザ照射により増大させて
表面に凹凸を形成する工程と、前記半導体膜の凹凸の上
に非晶質半導体膜を堆積させる工程と、前記非晶質半導
体膜を固相成長により結晶化させる工程と、を有するこ
とを特徴とする。
According to a second aspect of the present invention, there is provided a method of manufacturing a semiconductor substrate, comprising the steps of: depositing a semiconductor film on the substrate; and forming irregularities on the surface by increasing the surface roughness of the semiconductor film by laser irradiation. And depositing an amorphous semiconductor film on the irregularities of the semiconductor film; and crystallizing the amorphous semiconductor film by solid-phase growth.

【0024】また、本発明においては、前記非晶質半導
体膜を固相成長により結晶化させる工程の後に、結晶化
された前記非晶質半導体膜をレーザ照射により再結晶化
する工程、を有することが好ましい。
Further, the present invention further comprises, after the step of crystallizing the amorphous semiconductor film by solid phase growth, a step of recrystallizing the crystallized amorphous semiconductor film by laser irradiation. Is preferred.

【0025】更に、本発明においては、前記半導体膜
が、非晶質、多結晶又は微結晶であることが好ましい。
また、前記非晶質半導体膜は、半導体膜と比較して非晶
質半導体膜の方が不純物濃度が高いことが好ましい。
Further, in the present invention, it is preferable that the semiconductor film is amorphous, polycrystalline or microcrystalline.
Further, it is preferable that the amorphous semiconductor film has a higher impurity concentration than the semiconductor film.

【0026】更にまた、本発明においては、前記半導体
膜の表面の一部だけ表面荒れラフネスを増大させて凹凸
を形成することが好ましい。
Further, in the present invention, it is preferable to form the unevenness by increasing the surface roughness roughness only in a part of the surface of the semiconductor film.

【0027】本発明に係る薄膜トランジスタは、請求項
1乃至6のいずれか1項に記載の半導体用基板の製造方
法で製造した半導体用基板を活性層に使用することを特
徴とする。
A thin film transistor according to the present invention is characterized in that a semiconductor substrate manufactured by the method for manufacturing a semiconductor substrate according to any one of claims 1 to 6 is used for an active layer.

【0028】本発明に係る液晶表示装置は、請求項7に
記載の薄膜トランジスタの半導体用基板の表面に凹凸を
形成しない領域の薄膜トランジスタを画素スイッチング
素子に使用すると共に、前記半導体用基板の凹凸を形成
した領域の薄膜トランジスタを駆動回路に使用すること
を特徴とする。
In the liquid crystal display device according to the present invention, a thin film transistor in a region where no unevenness is formed on the surface of the semiconductor substrate of the thin film transistor according to claim 7 is used as a pixel switching element, and the unevenness of the semiconductor substrate is formed. The thin film transistor in the region defined above is used for a drive circuit.

【0029】本発明に係る密着イメージセンサ装置は、
請求項7に記載の薄膜トランジスタの半導体用基板の表
面に凹凸を形成しない領域の薄膜トランジスタを読みと
り画素スイッチング素子に使用すると共に、前記半導体
用基板の凹凸を形成した領域の薄膜トランジスタをシフ
トレジスタと出力回路とから構成される駆動回路に使用
したことを特徴とする。
The contact image sensor device according to the present invention comprises:
A thin film transistor in a region where no irregularities are formed on the surface of the semiconductor substrate of the thin film transistor according to claim 7 is used as a pixel switching element, and the thin film transistor in a region where the irregularities are formed on the semiconductor substrate is used as a shift register and an output circuit. Characterized in that it is used for a driving circuit composed of

【0030】本発明においては、固相成長又はレーザ照
射において大粒径の多結晶半導体膜を得ようとする際
に、半導体膜にレーザを照射して表面荒れを発生させて
凹凸を形成し、その後に非晶質半導体膜を堆積し、レー
ザアニール又は固相成長とレーザアニールの組み合わせ
により結晶化させるものである。表面荒れラフネスを増
大させた領域では形成された凹凸が、非晶質半導体膜が
結晶化する時の核発生を支配し、非晶質半導体膜の結晶
化前の膜質に依存することなく所望とする結晶粒径の多
結晶膜を得ることができる。
In the present invention, when a polycrystalline semiconductor film having a large grain size is to be obtained by solid phase growth or laser irradiation, the semiconductor film is irradiated with a laser to generate surface roughness, thereby forming irregularities. Thereafter, an amorphous semiconductor film is deposited and crystallized by laser annealing or a combination of solid phase growth and laser annealing. In the region where the surface roughness is increased, the irregularities formed dominate the nucleation when the amorphous semiconductor film is crystallized, and the desired roughness can be obtained without depending on the film quality of the amorphous semiconductor film before crystallization. It is possible to obtain a polycrystalline film having the following crystal grain size.

【0031】また、本発明においては、レーザ照射によ
る表面荒れは照射エネルギーの変化だけで実現可能なた
め工程数が増大することはない。また表面荒れラフネス
を増大させた領域と表面荒れを発生させない領域はレー
ザ照射位置と照射エネルギーの制御だけで簡単に作り分
けることができ、活性層シリコン膜の粒径が異なるトラ
ンジスタを同一基板上に簡単なプロセスで実現すること
ができる。
Further, in the present invention, since the surface roughness due to laser irradiation can be realized only by changing the irradiation energy, the number of steps does not increase. In addition, areas with increased surface roughness roughness and areas where surface roughness does not occur can be easily created separately only by controlling the laser irradiation position and irradiation energy, and transistors having different active layer silicon film grain sizes can be formed on the same substrate. It can be realized with a simple process.

【0032】[0032]

【発明の実施の形態】以下、本発明の実施例について添
付の図面を参照して説明する。図1(a)乃至(e)
は、本発明の第1実施例に係る半導体用基板の製造方法
を工程順に示す断面図である。
Embodiments of the present invention will be described below with reference to the accompanying drawings. 1 (a) to 1 (e)
3A to 3C are cross-sectional views illustrating a method for manufacturing a semiconductor substrate according to a first embodiment of the present invention in the order of steps.

【0033】本実施例において、先ず、図1(a)に示
すように、例えば、ガラスからなる基板2の上に、例え
ば、LPCVD法を使用して、反応管内部の温度を45
0℃に均一に保ち、ジシランガス(Si26)を200
sccm導入し、半導体膜3として、例えば、膜厚が2
00Å乃至500Åの範囲で非晶質シリコンを堆積させ
る。
In this embodiment, first, as shown in FIG. 1A, a temperature inside a reaction tube is set at 45 ° C. by using, for example, an LPCVD method on a substrate 2 made of, for example, glass.
The temperature was kept uniform at 0 ° C., and disilane gas (Si 2 H 6 ) was
sccm is introduced, and the semiconductor film 3 has a thickness of, for example, 2
Amorphous silicon is deposited in the range of 00 ° to 500 °.

【0034】次に、図1(b)に示すように、半導体膜
3の所望の領域に、例えば、XeClエキシマレーザを
レーザ照射強度が500mJ/cm2乃至650mJ/c
2の範囲で照射して、表面荒れラフネスを増大した凹
凸領域3bと表面荒れラフネスを増大させない平坦領域
3aとを作り分ける。
Next, as shown in FIG. 1B, a desired area of the semiconductor film 3 is irradiated with, for example, an XeCl excimer laser at a laser irradiation intensity of 500 mJ / cm 2 to 650 mJ / c.
Irradiation is performed in the range of m 2 , and an uneven region 3 b having increased surface roughness and a flat region 3 a having no increased surface roughness are separately formed.

【0035】次に、図1(c)に示すように、凹凸領域
3b及び平坦領域3aとの上に、例えば、非結晶シリコ
ン膜からなる非晶質半導体膜4を堆積させる。
Next, as shown in FIG. 1C, an amorphous semiconductor film 4 made of, for example, an amorphous silicon film is deposited on the uneven region 3b and the flat region 3a.

【0036】次に、図1(d)に示すように、例えば、圧
力が大気圧、温度が600℃として、20時間乃至50
時間の固相成長処理を窒素雰囲気中で行い、非晶質半導
体膜4を多結晶シリコン膜からなる多結晶膜5にする。
Next, as shown in FIG. 1D, for example, assuming that the pressure is the atmospheric pressure and the temperature is 600 ° C.,
The solid phase growth process for a long time is performed in a nitrogen atmosphere to convert the amorphous semiconductor film 4 into a polycrystalline film 5 made of a polycrystalline silicon film.

【0037】これにより、図1(e)に示すように、多
結晶膜5は、基板2の上に形成された半導体膜3の凹凸
領域3b上において、半導体膜3の平坦領域3a上と比
較して、結晶粒径が大きい大粒径領域5bとなり、半導
体膜3の凹凸が形成されない領域上において、小粒径領
域5aとなる。
As a result, as shown in FIG. 1E, the polycrystalline film 5 is formed on the uneven region 3b of the semiconductor film 3 formed on the substrate 2 as compared with the flat region 3a of the semiconductor film 3. As a result, a large grain size region 5b having a large crystal grain size is formed, and a small grain size region 5a is formed on a region of the semiconductor film 3 where no irregularities are formed.

【0038】上述のように、本実施例においては、基板
2の所望領域にレーザ照射して凹凸を形成することによ
り、非晶質半導体膜4を固相性成長させる際に形成され
る結晶粒径を変えることができるために、同一基板2内
に異なる粒径を有する半導体用基板1を形成することが
できる。
As described above, in the present embodiment, by irradiating a desired region of the substrate 2 with a laser to form irregularities, crystal grains formed when the amorphous semiconductor film 4 is grown in solid phase. Since the diameter can be changed, the semiconductor substrates 1 having different particle diameters can be formed in the same substrate 2.

【0039】本実施例においては、半導体膜3を堆積す
る方法として、シランガスを原料に使用し、400℃乃
至600℃前後の成長温度で、LPCVD法を使用して
堆積させたが、本発明は、特にこれに限定されるもので
はなく、シランガスを使用したプラズマCVD法又はシ
リコンターゲットを使用したスパッタリング法でもよ
い。また、本実施例において、レーザとしてXeClエ
キシマレーザを使用したが、本発明は、特にこれに限定
されるものではなく、Arレーザ又はKrFレーザ等で
もよい。
In the present embodiment, as a method of depositing the semiconductor film 3, silane gas is used as a raw material at a growth temperature of about 400 ° C. to 600 ° C. using the LPCVD method. The present invention is not particularly limited to this, and a plasma CVD method using a silane gas or a sputtering method using a silicon target may be used. In this embodiment, a XeCl excimer laser is used as a laser. However, the present invention is not particularly limited to this, and an Ar laser or a KrF laser may be used.

【0040】また、図2は、縦軸に、シリコン膜厚、横
軸にレーザ照射強度をとり、表面に凹凸発生強度のシリ
コン膜厚依存性を示すグラフ図である。本実施例におい
ては、半導体膜3の膜厚を500Åとした場合、表面荒
れラフネスが発生する照射強度は半導体膜3の膜厚によ
って異なり、表面荒れラフネス発生強度のシリコン膜厚
依存性は図2に示すような傾向を示す。膜厚が500Å
の場合では、レーザ照射強度は580mJ/cm2であ
る。
FIG. 2 is a graph showing the silicon film thickness dependency of the unevenness generation intensity on the surface, with the silicon film thickness on the vertical axis and the laser irradiation intensity on the horizontal axis. In the present embodiment, when the film thickness of the semiconductor film 3 is set to 500 °, the irradiation intensity at which the surface roughness roughness occurs varies depending on the film thickness of the semiconductor film 3, and the dependency of the surface roughness roughness generation intensity on the silicon film thickness is shown in FIG. The tendency shown in FIG. 500mm thick
In this case, the laser irradiation intensity is 580 mJ / cm 2 .

【0041】更に、図3は、縦軸に最大凹凸差をとり、
横軸に表面荒れラフネス増大発生条件をとり、最大凹凸
差と表面荒れラフネス増大発生条件との関係を示すグラ
フ図である。本実施例におていは、表面荒れラフネス
は、レーザの照射回数又は走査の移動ピッチを変化させ
ることにより発生させることができる。即ち、これらの
条件を変化させることにより、表面荒れラフネス後の表
面状態を所望の形状に制御することができる。図3に示
すように、例えば、半導体膜3の膜厚が500Åで、レ
ーザ照射強度が500mJ/cm2、走査ピッチが1.2
5μmの条件1においては、レーザ照射をし、表面荒れ
ラフネスを発生させた場合の表面の凹凸の深さ(山−
谷)は、最大で640Åである。また、条件1と同じ膜
厚で、レーザ強度が500mJ/cm2、走査ピッチが5
μmの条件2においては、凹凸の深さは最大で250Å
である。なお、未照射の領域の凹凸深さは、最大で60
Åである。
FIG. 3 shows the maximum unevenness difference on the vertical axis.
FIG. 9 is a graph showing the relationship between the maximum unevenness difference and the conditions for increasing surface roughness roughness, with the horizontal axis representing the conditions for increasing surface roughness roughness. In this embodiment, the surface roughness roughness can be generated by changing the number of laser irradiations or the scanning movement pitch. That is, by changing these conditions, the surface state after the surface roughness can be controlled to a desired shape. As shown in FIG. 3, for example, the thickness of the semiconductor film 3 is 500 °, the laser irradiation intensity is 500 mJ / cm 2 , and the scanning pitch is 1.2.
Under condition 1 of 5 μm, the depth of the unevenness of the surface (peak-
Valley) is at most 640 °. Further, the same film thickness as in condition 1, the laser intensity is 500 mJ / cm 2 , and the scanning pitch is 5
Under the condition 2 of μm, the depth of the unevenness is 250 ° at the maximum.
It is. The depth of the unevenness of the unirradiated region is 60 at the maximum.
Å.

【0042】更に、表面荒れをさせない領域において
も、レーザ照射強度が300mJ/cm2程度のレーザ照
射をすることもできる。このように、表面荒れラフネス
を増大させる領域と表面荒れさせない領域とをレーザ照
射エネルギーを変化させることで同一基板2面に幾通り
もの水準を組み合わせ、基板2面内に形成することもで
きる。例えば、同一基板2面内で表面荒れラフネスを増
大させる領域では、レーザ照射強度を500mJ/cm2
乃至650mJ/cm2の範囲で任意の水準でレーザ照射
をして凹凸を形成することができる。また、レーザ照射
強度が650mJ/cm2以上では、第1層目の非晶質シ
リコン膜の膜厚によっても異なるが、薄膜が消失してし
まうため、それ以下のレーザ照射強度にする必要があ
る。更に、表面荒れ処理をしない領域ではレーザ照射強
度が300mJ/cm2乃至480mJ/cm2程度の範囲
で任意の水準でレーザ照射させて半導体膜3を形成する
ことにより、表面に凹凸を形成を防止することができ
る。本実施例において、半導体膜3は、非晶質シリコン
膜としたが、本発明は、特にこれに限定されるものでは
なく、多結晶シリコン膜及び微結晶シリコン膜とするこ
ともできる。
Furthermore, laser irradiation with a laser irradiation intensity of about 300 mJ / cm 2 can be performed even in a region where the surface is not roughened. As described above, by changing the laser irradiation energy between the region where the surface roughness roughness is increased and the region where the surface roughness is not increased, several levels can be combined on the same substrate 2 surface and formed in the substrate 2 surface. For example, the laser irradiation intensity is set to 500 mJ / cm 2 in a region where the surface roughness is increased in the same two substrates.
Irradiation can be performed at an arbitrary level in the range of 650 mJ / cm 2 to 650 mJ / cm 2 to form irregularities. When the laser irradiation intensity is 650 mJ / cm 2 or more, the thickness of the amorphous silicon film as the first layer varies, but the thin film disappears. . Furthermore, by a region without the surface roughness treatment to laser irradiation intensity is formed a semiconductor film 3 by laser irradiation at any level in the range of about 300 mJ / cm 2 to 480 mJ / cm 2, prevents the formation of irregularities on the surface can do. In the present embodiment, the semiconductor film 3 is an amorphous silicon film, but the present invention is not particularly limited to this, and may be a polycrystalline silicon film or a microcrystalline silicon film.

【0043】更にまた、図4は、縦軸に結晶化率、横軸
に固相成長時間をとり、結晶化率の固相成長時間依存性
を示したグラフ図である。本実施例においては、表面荒
れラフネスを増大させる領域と表面荒れをさせない領域
では固相成長による結晶化率に違いが生じる。図4に示
すように、表面荒れラフネスを増大させる領域では約1
5時間乃至20時間の範囲で完全に結晶化され、表面荒
れをさせない領域では30時間前後の時間を要した。ま
た、その時の結晶粒径は、表面荒れラフネスを増大させ
る領域では2乃至4μmであり、表面荒れをさせない領
域では0.05乃至0.2μmである。
Further, FIG. 4 is a graph showing the dependence of the crystallization ratio on the solid phase growth time, with the ordinate representing the crystallization ratio and the abscissa representing the solid phase growth time. In the present embodiment, there is a difference in the crystallization ratio due to solid phase growth between a region where the surface roughness roughness is increased and a region where the surface roughness is not increased. As shown in FIG. 4, in the region where the surface roughness roughness is increased, about 1
It took about 30 hours to completely crystallize in the range of 5 hours to 20 hours and to prevent the surface from being roughened. The crystal grain size at that time is 2 to 4 μm in a region where the surface roughness is increased, and 0.05 to 0.2 μm in a region where the surface is not roughened.

【0044】また、図5(a)乃至(d)は、基板の表
面に凹凸が形成される半導体用基板の製造方法を工程順
に示す断面図である。図6(a)乃至(d)は、基板の
表面に凹凸が形成されない半導体用基板の製造方法を示
す断面図である。
FIGS. 5A to 5D are cross-sectional views showing a method of manufacturing a semiconductor substrate in which irregularities are formed on the surface of the substrate in the order of steps. 6A to 6D are cross-sectional views illustrating a method for manufacturing a semiconductor substrate in which unevenness is not formed on the surface of the substrate.

【0045】基板2の表面に凹凸が形成される半導体用
基板1においては、先ず、図5(a)に示すように、基
板2の上に、半導体膜3を形成する。
In the semiconductor substrate 1 in which irregularities are formed on the surface of the substrate 2, first, as shown in FIG. 5A, a semiconductor film 3 is formed on the substrate 2.

【0046】次に、図5(b)に示すように、レーザ照
射強度が500mJ/cm2乃至650mJ/cm2の範囲
で、レーザを半導体膜3の表面に照射して、表面に凹凸
領域3bを形成する。
Next, as shown in FIG. 5 (b), in the range laser irradiation intensity of 500 mJ / cm 2 to 650 mJ / cm 2, by irradiating a laser on the surface of the semiconductor film 3, irregularities in the surface region 3b To form

【0047】次に、図5(c)に示すように、非晶質半
導体膜4を形成し、固相成長させ、更に、レーザアニー
ル照射をして、核成長させる。これにより、図5(d)
に示すように、比較的結晶粒径が大きく粒成長した大粒
径領域5bが形成される。従って、表面荒れラフネスを
増大させる領域では、下地の凹凸を核として結晶化した
ものと判断することができる。
Next, as shown in FIG. 5C, an amorphous semiconductor film 4 is formed, solid-phase grown, and further subjected to laser annealing irradiation to grow nuclei. As a result, FIG.
As shown in FIG. 7, a large grain size region 5b having a relatively large crystal grain size is formed. Therefore, in a region where the surface roughness roughness is increased, it can be determined that crystallization is performed with the unevenness of the base as a nucleus.

【0048】また、基板2の表面に凹凸が形成されない
半導体用基板1においては、先ず、図6(a)に示すよ
うに、基板2の上に、半導体膜3を形成する。
In the semiconductor substrate 1 having no irregularities formed on the surface of the substrate 2, first, as shown in FIG. 6A, a semiconductor film 3 is formed on the substrate 2.

【0049】次に、図6(b)に示すように、レーザ照
射強度が500mJ/cm2未満のレーザを半導体膜3の
表面に照射する。
Next, as shown in FIG. 6B, the surface of the semiconductor film 3 is irradiated with a laser having a laser irradiation intensity of less than 500 mJ / cm 2 .

【0050】次に、図6(c)に示すように、非晶質半
導体膜4を形成し、固相成長させる。これにより、図6
(d)に示すように、基板2の表面に凹凸が形成される
場合と比較して、小さく粒成長した小粒径領域5aが形
成される。従って、表面荒れをさせない領域では膜中に
含まれる酸素又は他の不純物が核となって結晶化してい
ると判断することができる。即ち、非晶質半導体膜4の
膜質が支配的であると判断することができる。
Next, as shown in FIG. 6C, an amorphous semiconductor film 4 is formed and solid phase growth is performed. As a result, FIG.
As shown in (d), a small grain size region 5a is formed in which grains are grown smaller than when the unevenness is formed on the surface of the substrate 2. Therefore, it can be determined that in a region where the surface is not roughened, oxygen or other impurities contained in the film are crystallized as nuclei. That is, it can be determined that the film quality of the amorphous semiconductor film 4 is dominant.

【0051】更に、非晶質半導体膜4の不純物濃度を半
導体膜3の不純物濃度よりも高くして、選択的に堆積さ
せることにより、半導体膜3で表面荒れをさせない平坦
領域3aでは、表面を荒れさせた領域である凹凸領域3
bよりも多結晶膜5の結晶粒径は小さなものとなる。こ
れは、例えば、非晶質半導体膜4の酸素濃度が5×10
20cm-3で、半導体膜3の酸素濃度が1×1018cm-3
程度であった場合、核発生密度は非晶質半導体膜4が高
いため、その後で、処理する固相成長では表面荒れをさ
せない領域で得られる多結晶膜5の結晶粒径は小さいも
のとなる。
Further, the impurity concentration of the amorphous semiconductor film 4 is made higher than that of the semiconductor film 3 and is selectively deposited, so that the surface of the flat region 3 a where the surface of the semiconductor film 3 is not roughened is reduced. Uneven area 3 which is a roughened area
The crystal grain size of the polycrystalline film 5 is smaller than b. This is because, for example, the oxygen concentration of the amorphous semiconductor film 4 is 5 × 10
20 cm −3 , and the oxygen concentration of the semiconductor film 3 is 1 × 10 18 cm −3.
In this case, since the nucleation density of the amorphous semiconductor film 4 is high, the crystal grain size of the polycrystalline film 5 obtained in a region where the surface is not roughened in the subsequent solid phase growth is small. .

【0052】この非晶質半導体膜4の膜中に含まれる酸
素濃度を制御する方法としては、堆積速度を変化させる
方法がある。例えば、LPCVD法を使用して、ジシラ
ンガスを200sccm導入した場合、圧力を制御する
ことにより、例えば、成膜圧力が10Paでは5乃至1
0Å/minの堆積速度、又は、成膜圧力が30乃至5
0Paで、堆積速度が25乃至30Å/minとして、
堆積速度を小さくすることにより酸素濃度を高くするこ
とができる。
As a method of controlling the concentration of oxygen contained in the amorphous semiconductor film 4, there is a method of changing the deposition rate. For example, when 200 sccm of disilane gas is introduced by using the LPCVD method, the pressure is controlled, for example, 5 to 1 at a film forming pressure of 10 Pa.
A deposition rate of 0 ° / min or a deposition pressure of 30 to 5
At 0 Pa and a deposition rate of 25 to 30 ° / min,
The oxygen concentration can be increased by reducing the deposition rate.

【0053】次に、非晶質半導体膜4を固相成長後に、
例えば、エキシマレーザをレーザ照射強度が300mJ
/cm2乃至500mJ/cm2の範囲で照射する。エキシ
マレーザアニール後の結晶粒径は表面荒れラフネスを増
大させる領域では最大で5μm、表面荒れをさせない領
域では0.1乃至0.5μmである。また、固相成長を
実施せず、非晶質半導体膜4を堆積後に直接エキシマレ
ーザ照射した領域の粒径を観察したところ表面荒れラフ
ネスを増大させる領域では4μm、表面荒れをさせない
領域では0.3μmであった。このことにより、レーザ
による溶融再結晶化のみでも表面荒れラフネスを増大さ
せた領域で大粒径を得ることができる。そして、これに
より得られる凹凸が核発生を支配している。
Next, after the amorphous semiconductor film 4 is solid-phase grown,
For example, excimer laser irradiation intensity of 300 mJ
/ cm 2 to irradiate the range of 500 mJ / cm 2. The crystal grain size after excimer laser annealing is 5 μm at the maximum in a region where the surface roughness is increased, and 0.1 to 0.5 μm in a region where the surface is not roughened. Also, the solid-phase growth was not carried out, and the grain size of the region directly irradiated with excimer laser after the deposition of the amorphous semiconductor film 4 was observed. It was 3 μm. As a result, a large grain size can be obtained in a region where the surface roughness and roughness are increased only by melting and recrystallization by laser. The irregularities obtained thereby govern nucleation.

【0054】次に、本発明の第2実施例について図7に
基づいて説明する。図1に示す第1実施例と同一構成物
には、同一符号を付してその詳細な説明は省略する。図
7(a)乃至(d)は、本発明の第2実施例に係る薄膜
トランジスタの製造方法を工程順に示す断面図である。
図7(a)は、図1(e)の次の工程を示す。
Next, a second embodiment of the present invention will be described with reference to FIG. The same components as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted. 7A to 7D are cross-sectional views illustrating a method of manufacturing a thin film transistor according to a second embodiment of the present invention in the order of steps.
FIG. 7A shows the next step of FIG.

【0055】先ず、本発明の第1実施例の図1(e)に
示す半導体用基板1の小粒径領域5aと大粒径領域5b
とを、夫々島状パターンに加工した後、図7(a)に示
すように、LPCVD法を使用して、ゲート絶縁膜7
を、例えば、400Åの膜厚に堆積する。
First, the small grain size region 5a and the large grain size region 5b of the semiconductor substrate 1 shown in FIG. 1E of the first embodiment of the present invention.
Are processed into an island pattern, and then, as shown in FIG. 7A, the gate insulating film 7 is formed by using the LPCVD method.
Is deposited to a thickness of, for example, 400 °.

【0056】次に、図7(b)に示すように、ゲート絶
縁膜7の上にゲート電極8として、膜厚が1000Åの
高融点金属膜であるタングステンシリサイドをスパッタ
法で堆積させる。ゲート電極8をパターニング後、pチ
ャネル及びnチャネルに相当する夫々の領域にイオンド
ーピング法による不純物注入を使用してソース・ドレイ
ン領域6を形成する。次に、ソース・ドレイン領域6の
不純物活性化のための熱処理を施す。
Next, as shown in FIG. 7B, tungsten silicide, which is a refractory metal film having a thickness of 1000 °, is deposited as a gate electrode 8 on the gate insulating film 7 by a sputtering method. After patterning the gate electrode 8, source / drain regions 6 are formed in the respective regions corresponding to the p-channel and the n-channel by using impurity implantation by ion doping. Next, heat treatment for activating impurities in the source / drain regions 6 is performed.

【0057】次に、図7(c)に示すように、第1層間
絶縁膜9として、例えば、膜厚が5000Åの窒化シリ
コン膜をプラズマCVDを使用して堆積する。
Next, as shown in FIG. 7C, a 5000 nm thick silicon nitride film is deposited as the first interlayer insulating film 9 by using plasma CVD.

【0058】次に、図7(d)に示すように、その後に
ソース・ドレイン領域6用のコンタクトホール10とゲ
ート電極8用のコンタクトホール11を形成する。次
に、ソース・ドレイン領域6用のコンタクトホール10
にソース・ドレイン電極12として、例えば、アルミ電
極を形成し、ゲート電極8用のコンタクトホール11に
コンタクト電極13として、例えば、アルミ電極を形成
する。これにより、薄膜トランジスタ14が形成され
る。
Next, as shown in FIG. 7D, a contact hole 10 for the source / drain region 6 and a contact hole 11 for the gate electrode 8 are formed thereafter. Next, contact holes 10 for source / drain regions 6 are formed.
For example, an aluminum electrode is formed as the source / drain electrode 12, and an aluminum electrode is formed as the contact electrode 13 in the contact hole 11 for the gate electrode 8. Thus, a thin film transistor 14 is formed.

【0059】上述のように、本実施例においては、同一
工程で、同一基板2内に結晶粒径の異なる領域を形成す
ることができることにより、工程を分けて、工程数を増
やすことなく特性の異なる素子を有する薄膜トランジス
タを形成することができる。
As described above, in this embodiment, since the regions having different crystal grain sizes can be formed in the same substrate 2 in the same step, the characteristics can be improved without increasing the number of steps by dividing the steps. A thin film transistor having a different element can be formed.

【0060】本実施例においては、ゲート電極8の材料
として、タングステンシリサイドを使用したが、本発明
は、特にこれに限定されるものではなく、ゲート電極8
の材料は高融点金属のシリサイドであれば、チタン、タ
ンタル又はモリブデン等を使用してもよい。
In this embodiment, tungsten silicide is used as the material of the gate electrode 8. However, the present invention is not particularly limited to this.
May be titanium, tantalum, molybdenum, or the like as long as the material is a silicide of a high melting point metal.

【0061】次に、本発明の第3実施例について図8乃
至図10に基づいて説明する。図1に示す第1実施例と
同一構成物には、同一符号を付してその詳細な説明は省
略する。図8は、本発明の第3実施例に係る液晶表示装
置の半導体膜に凹凸を形成する第1段階を示す模式図で
ある。図9は、本発明の第3実施例に係る液晶表示装置
の半導体膜に凹凸を形成する第2段階を示す模式図であ
る。図10は、本発明の第3実施例に係る液晶表示装置
を示す断面図である。
Next, a third embodiment of the present invention will be described with reference to FIGS. The same components as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted. FIG. 8 is a schematic view showing a first step of forming irregularities on a semiconductor film of a liquid crystal display according to a third embodiment of the present invention. FIG. 9 is a schematic view showing a second stage of forming irregularities on a semiconductor film of a liquid crystal display according to a third embodiment of the present invention. FIG. 10 is a sectional view showing a liquid crystal display according to a third embodiment of the present invention.

【0062】本実施例においては、半導体膜3の表面
に、図8に示すように、表面荒れラフネスを形成しない
領域に照射させないためのマスク15aを有するレーザ
照射ラインビーム形状のレーザを照射することができる
第1照射機15を使用して、ゲート信号用駆動回路領域
16を第1段階として照射し、凹凸を形成する。
In this embodiment, as shown in FIG. 8, the surface of the semiconductor film 3 is irradiated with a laser having a laser irradiation line beam shape having a mask 15a for preventing irradiation on a region where surface roughness is not formed. The first irradiator 15 is used to irradiate the gate signal drive circuit region 16 as a first stage to form irregularities.

【0063】次に、第2段階として、半導体膜3の表面
に、図9に示すように、表面荒れラフネスを形成しない
領域に照射させないためのマスク19aを有するレーザ
照射ラインビーム形状のレーザを照射することができる
第2照射機19を使用して、データ信号用駆動回路領域
17にレーザ照射し、凹凸を形成する。これら第1及び
第2照射機15、19このレーザ照射時のマスキング方
法はレーザ導波光路内に設置されている集光レンズの終
端側で所望とする形状のスリットを設けて照射する。走
査方向での照射位置は基板2の移動動作とレーザパルス
とのタイミングを制御して行う。
Next, as a second step, as shown in FIG. 9, the surface of the semiconductor film 3 is irradiated with a laser beam having a laser beam line shape having a mask 19a for preventing a region where the surface roughness is not formed. The data signal drive circuit area 17 is irradiated with a laser using a second irradiator 19 that can perform the unevenness. The first and second irradiators 15 and 19 employ a masking method for irradiating the laser by providing a slit of a desired shape at the end side of the condenser lens provided in the laser waveguide path. The irradiation position in the scanning direction is controlled by controlling the movement of the substrate 2 and the timing of the laser pulse.

【0064】本実施例においては、第2実施例に示す薄
膜トランジスタ14を利用して液晶表示装置を製造す
る。従って、薄膜トランジスタ14を形成する工程まで
は、第1実施例及び第2実施例と同一工程である。
In this embodiment, a liquid crystal display device is manufactured using the thin film transistor 14 shown in the second embodiment. Therefore, the steps up to the step of forming the thin film transistor 14 are the same as those of the first and second embodiments.

【0065】次に、本実施例の液晶表示装置の製造方法
について説明する。先ず、薄膜トランジスタ14を形成
する。次に、図10に示すように、第2層間絶縁膜20
として、例えば、膜厚が5000Å乃至1μmの範囲の
窒化シリコン膜をプラズマCVD法又は酸化シリコン膜
をTEOSCVD法を使用して堆積する。
Next, a method of manufacturing the liquid crystal display device of this embodiment will be described. First, the thin film transistor 14 is formed. Next, as shown in FIG.
For example, a silicon nitride film having a thickness in the range of 5000 to 1 μm is deposited by using a plasma CVD method or a silicon oxide film by using a TEOSCVD method.

【0066】次に、表面荒れラフネスをさせない領域で
形成した薄膜トランジスタのドレイン上にコンタクトホ
ール21を開口する。そして、例えば、ITOからなる
透明電極22をスパッタリング法を使用して堆積する。
更に、パターニング、エッチング等の加工をすることに
より液晶表示装置が完成する。この液晶表示装置におい
て、表面荒れラフネスを増大させた領域で形成した薄膜
トランジスタを画素駆動回路に、表面荒れをさせない領
域で作製した薄膜トランジスタを画素スイッチングに使
用している。
Next, a contact hole 21 is opened on the drain of the thin film transistor formed in a region where the surface roughness is not reduced. Then, for example, a transparent electrode 22 made of ITO is deposited using a sputtering method.
Further, a liquid crystal display device is completed by processing such as patterning and etching. In this liquid crystal display device, a thin film transistor formed in a region where the surface roughness is increased is used for a pixel driving circuit, and a thin film transistor manufactured in a region where the surface is not roughened is used for pixel switching.

【0067】上述のように、本実施例においては、同一
基板2内に、結晶粒径の異なるシリコン膜を同時に形成
することができるため、工程数を増加させることなく、
表面荒れラフネスを増大させた領域で形成した薄膜トラ
ンジスタ14を画素駆動回路に、表面荒れをさせない領
域で作製した薄膜トランジスタ14を画素スイッチング
に使用することができる。
As described above, in this embodiment, since silicon films having different crystal grain sizes can be simultaneously formed in the same substrate 2, the number of steps can be increased without increasing the number of steps.
The thin film transistor 14 formed in a region where the surface roughness is increased can be used for a pixel driving circuit, and the thin film transistor 14 formed in a region where the surface does not have a rough surface can be used for pixel switching.

【0068】また、本実施例においては、半導体膜3に
凹凸を形成する際に、レーザビームがライン形状である
ものを使用したが、本発明は、特にこれに限定されるも
のではなく、基板2を90度回転させて照射領域させる
領域の位置を変化させて行ってもよい。また、液晶表示
装置の画素スイッチング素子18の領域は、上述したよ
うに未照射又は表面荒れラフネスが増大しない500m
J/cm2未満の照射強度で、画素スイッチング素子領域
18を照射することができる所望の形状を有したスリッ
トを設けて照射してもよい。
Further, in this embodiment, a laser beam having a line shape was used when forming the irregularities on the semiconductor film 3. However, the present invention is not particularly limited to this. 2 may be rotated 90 degrees to change the position of the region to be irradiated. In addition, the area of the pixel switching element 18 of the liquid crystal display device is 500 m in which the non-irradiation or the surface roughness roughness does not increase as described above.
Irradiation may be performed by providing a slit having a desired shape capable of irradiating the pixel switching element region 18 with an irradiation intensity of less than J / cm 2 .

【0069】更に、本実施例においては、第2層間絶縁
膜20として、窒化シリコン膜をプラズマCVD法で形
成する方法を使用したが、本発明は、特にこれに限定さ
れるものではなく、この第2層間絶縁膜20は、スピン
塗布するタイプの有機層間膜を使用してもよい。この有
機層間膜をスピン塗布後には、N2中で200℃乃至3
00℃の温度範囲で焼成を行うことが望ましい。
Further, in the present embodiment, a method of forming a silicon nitride film by a plasma CVD method as the second interlayer insulating film 20 was used, but the present invention is not particularly limited to this. As the second interlayer insulating film 20, an organic interlayer film of a spin coating type may be used. After spin coating the organic interlayer film, 200 ° C. to 3 in N 2
It is desirable to perform firing in a temperature range of 00 ° C.

【0070】次に、本発明の第4実施例について図11
乃至図14に基づいて説明する。図1に示す第1実施例
と同一構成物には、同一符号を付してその詳細な説明は
省略する。図11は、本発明の第4実施例に係る密着型
イメージセンサ装置の半導体膜への凹凸形成方法を示す
模式図である。図12(a)乃至(e)、図13(a)
乃至(c)並びに図14(a)及び(b)は、本発明の
第4実施例に係る密着型イメージセンサ装置の製造方法
を工程順に示す断面図である。
Next, a fourth embodiment of the present invention will be described with reference to FIG.
This will be described with reference to FIGS. The same components as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and detailed description thereof will be omitted. FIG. 11 is a schematic view showing a method of forming concavities and convexities on a semiconductor film of a contact type image sensor device according to a fourth embodiment of the present invention. 12 (a) to 12 (e), FIG. 13 (a)
FIGS. 14A to 14C and FIGS. 14A and 14B are cross-sectional views illustrating a method of manufacturing a contact image sensor device according to a fourth embodiment of the present invention in the order of steps.

【0071】本実施例においては、先ず、基板2の上に
半導体膜3を形成する。この半導体膜3に、表面荒れラ
フネスを形成しない領域に照射させないためのマスク2
3aを有するレーザ照射ラインビーム形状のレーザを照
射することができる第3照射機23を使用して、シフト
レジスタと出力回路から構成される駆動回路領域24
に、レーザを照射し、凹凸を形成し、スイッチング画素
領域25と領域を分ける。
In this embodiment, first, a semiconductor film 3 is formed on a substrate 2. A mask 2 for preventing the semiconductor film 3 from irradiating a region where surface roughness is not formed.
A driving circuit area 24 composed of a shift register and an output circuit is provided by using a third irradiation machine 23 capable of irradiating a laser beam having a laser irradiation line beam shape having 3a
Then, a laser beam is irradiated to form unevenness, and the switching pixel area 25 and the area are separated.

【0072】本実施例においては、第1実施例に示す半
導体用基板1を利用して密着型イメージセンサ装置を製
造する。従って、半導体用基板1を形成する工程まで
は、第1実施例と同一工程である。先ず、図12(a)
に示すように、基板2に結晶粒径が小さい小粒径領域5
aと大粒径領域5bとが形成されている半導体用基板1
を形成する。
In this embodiment, a contact type image sensor device is manufactured using the semiconductor substrate 1 shown in the first embodiment. Therefore, the steps up to the step of forming the semiconductor substrate 1 are the same as those of the first embodiment. First, FIG.
As shown in FIG.
a and semiconductor substrate 1 on which large grain size region 5b is formed.
To form

【0073】次に、図12(b)に示すように、半導体
用基板1の小粒径領域5aと大粒径領域5bとを、夫々
島状パターンに加工した後、LPCVD法を使用して、
ゲート絶縁膜7を、例えば、400Åの膜厚に堆積す
る。
Next, as shown in FIG. 12B, the small-grain size region 5a and the large-grain size region 5b of the semiconductor substrate 1 are processed into island-like patterns, respectively, and are then formed by LPCVD. ,
The gate insulating film 7 is deposited to a thickness of, for example, 400 °.

【0074】次に、図12(c)に示すように、ゲート
絶縁膜7の上にゲート電極8として、例えば、膜厚が1
000Åの高融点金属膜であるタングステンシリサイド
をスパッタ法で堆積させる。ゲート電極8をパターニン
グ後、pチャネル及びnチャネルに相当する夫々の領域
にイオンドーピング法による不純物注入を使用してソー
ス・ドレイン領域6を形成する。次に、ソース・ドレイ
ン領域6の不純物活性化のための熱処理を施す。これに
より、要求性能が異なる夫々の薄膜トランジスタ14を
形成する。
Next, as shown in FIG. 12C, a gate electrode 8 having a thickness of, for example, 1
Tungsten silicide, which is a high-melting metal film of 2,000 °, is deposited by a sputtering method. After patterning the gate electrode 8, source / drain regions 6 are formed in the respective regions corresponding to the p-channel and the n-channel by using impurity implantation by ion doping. Next, heat treatment for activating impurities in the source / drain regions 6 is performed. Thus, the respective thin film transistors 14 having different required performances are formed.

【0075】次に、図12(d)に示すように、第1層
間絶縁膜9として、例えば、膜厚が2000Å乃至50
00Åの範囲で窒化シリコン膜又はTEOSCVD法を
使用して酸化シリコン膜を堆積する。
Next, as shown in FIG. 12D, as the first interlayer insulating film 9, for example, a
A silicon oxide film is deposited using a silicon nitride film or a TEOSCVD method in the range of 00 °.

【0076】次に、図12(e)に示すように、薄膜ト
ランジスタと読みとり画素部とを接続させるための引出
し下部電極クロムをスパッタ法を使用して、例えば、膜
厚が1000Å乃至1500Åの範囲で堆積する。そし
て、パターニングし、下部電極26を形成する。
Next, as shown in FIG. 12E, a lower electrode chrome for connecting the thin film transistor and the reading pixel portion is formed by sputtering, for example, with a film thickness of 1000 to 1500 °. accumulate. Then, the lower electrode 26 is formed by patterning.

【0077】次に、図13(a)に示すように、第1絶
縁膜9及び下部電極26の上に受光素子27として、例
えば、アモルファスシリコン膜を形成する。その上に、
p型の導電性を有するp型アモルファスシリコンカーバ
イド膜28を連続して堆積する。そして、受光素子部の
パターニングを行う。アモルファスシリコン膜は、膜厚
を5000Å乃至2μmの範囲で堆積させ、p型アモル
ファスシリコンカーバイド膜28は、膜厚を200Å乃
至500Åの範囲で堆積させる。
Next, as shown in FIG. 13A, an amorphous silicon film, for example, is formed as the light receiving element 27 on the first insulating film 9 and the lower electrode 26. in addition,
A p-type amorphous silicon carbide film 28 having p-type conductivity is continuously deposited. Then, patterning of the light receiving element portion is performed. The amorphous silicon film is deposited in a thickness range of 5000 to 2 μm, and the p-type amorphous silicon carbide film 28 is deposited in a thickness range of 200 to 500 °.

【0078】次に、図13(b)に示すように、上部透
明電極29として、例えば、ITOをスパッタ法を使用
して堆積する。そして、パターニングする。上部透明電
極29と引出上部引出電極であるアルミ材料とを接続さ
せるためのバリヤメタル30として、例えば、タングス
テンシリサイドをスパッタ法で堆積して、パターニング
する。
Next, as shown in FIG. 13B, for example, ITO is deposited as the upper transparent electrode 29 by using a sputtering method. Then, patterning is performed. For example, tungsten silicide is deposited as a barrier metal 30 for connecting the upper transparent electrode 29 and the aluminum material serving as the extraction upper extraction electrode by a sputtering method, and is patterned.

【0079】次に、図13(c)に示すように、第3層
間絶縁膜31として、例えば、窒化シリコン膜を膜厚が
4000Å乃至1μm程度の範囲でプラズマCVD法を
使用して堆積する。
Next, as shown in FIG. 13C, for example, a silicon nitride film is deposited as the third interlayer insulating film 31 by using a plasma CVD method in a thickness range of about 4000 to 1 μm.

【0080】次に、図14(a)に示すように、下部電
極26、上部透明電極29、薄膜トランジスタのソース
・ドレイン領域6の上に夫々、コンタクトホール32を
ドライエッチ法を使用してエッチングして、形成する。
Next, as shown in FIG. 14A, a contact hole 32 is etched on the lower electrode 26, the upper transparent electrode 29, and the source / drain region 6 of the thin film transistor by using a dry etching method. To form.

【0081】次に、図14(b)に示すように、コンタ
クト電極33として、例えば、アルミ電極をスパッタ法
にて堆積して、パターニングして夫々形成する。これに
より、密着型イメージセンサ装置を形成する。
Next, as shown in FIG. 14B, as the contact electrode 33, for example, an aluminum electrode is deposited by a sputtering method and formed by patterning. Thereby, a contact image sensor device is formed.

【0082】本実施例においては、表面荒れラフネスを
増大させる領域と表面荒れをさせない領域を形成させた
後、非晶質半導体膜(図示せず)4を半導体膜3と同様
のLPCVD法で反応管内部の温度を450℃に均一に
保ち、ジシランガス(Si26)を200sccm導入
して、膜厚が400Å乃至1000Åの範囲で堆積する
こともできる。このとき、ジボランガス(B26)をジ
シラン(Si26)とのガス濃度比が0.1ppm乃至
100ppmとなるように導入して、堆積させてもよ
い。B26濃度を変化させて活性層シリコン膜中のボロ
ン濃度を制御することで、nチャンネルTFT及びpチ
ャンネルTFTの閾値を零バイアス対称の特性とするこ
とができ、CMOS回路で有効となる。
In this embodiment, after forming a region for increasing the surface roughness roughness and a region for preventing the surface roughness, the amorphous semiconductor film (not shown) 4 is reacted by the same LPCVD method as the semiconductor film 3. The temperature inside the tube can be kept uniform at 450 ° C., and disilane gas (Si 2 H 6 ) can be introduced at 200 sccm to deposit the film in the range of 400 ° to 1000 °. At this time, diborane gas (B 2 H 6 ) may be introduced and deposited so that the gas concentration ratio with disilane (Si 2 H 6 ) becomes 0.1 ppm to 100 ppm. By controlling the boron concentration in the active layer silicon film by changing the B 2 H 6 concentration, the threshold values of the n-channel TFT and the p-channel TFT can be made to have zero-bias symmetric characteristics, which is effective in a CMOS circuit. .

【0083】[0083]

【発明の効果】以上詳述したように、本発明において
は、第1層目に設ける半導体膜の表面荒れラフネスを増
大させて凹凸を形成した領域では、上層部に設けた第2
層目の結晶化工程において凹凸が核発生を支配し、簡単
な方法で大粒径の多結晶膜が得られる。また、第1層目
に設ける半導体膜にレーザ照射で表面荒れをさせない領
域では、同様の工程で結晶薄膜を作製した場合、凹凸を
形成した領域と比較して小さい粒径の多結晶膜が得られ
る。この結果、大粒径を必要とする薄膜トランジスタと
大粒径を必要としない薄膜トランジスタの要求性能が異
なる2種類の素子を同一基板上に異なるプロセスを使用
することなく、同時に作製することができる。更に、表
面荒れラフネス領域で作製する薄膜の結晶性は、非晶質
半導体膜の不純物濃度が高くとも、半導体膜で形成され
た表面荒れラフネスを増大させた凹凸からの核発生が支
配的となり、非晶質半導体膜の膜質には影響されないた
め、第2層目に設ける膜質は、表面荒れをさせない領域
で作製するトランジスタの要求性能に合う結晶粒径を得
ることができる不純物濃度が高い膜を選択することがで
きる。従って、多結晶膜における結晶粒径の制御性の向
上を図ることができる。
As described above in detail, according to the present invention, in the region where the roughness of the surface of the semiconductor film provided on the first layer is increased to increase the roughness, the second layer provided on the upper layer is provided.
Irregularities govern nucleation in the crystallization step of the layer, and a large grain polycrystalline film can be obtained by a simple method. In a region where the surface of the semiconductor film provided as the first layer is not roughened by laser irradiation, when a crystalline thin film is formed in the same process, a polycrystalline film having a smaller grain size can be obtained as compared with a region having unevenness. Can be As a result, two types of elements having different required performances of a thin film transistor requiring a large grain size and a thin film transistor not requiring a large grain size can be simultaneously manufactured without using different processes on the same substrate. Further, the crystallinity of the thin film formed in the surface roughness roughness region, even if the impurity concentration of the amorphous semiconductor film is high, nucleation from irregularities having increased surface roughness roughness formed in the semiconductor film becomes dominant, Since the film quality of the amorphous semiconductor film is not affected, the film quality provided in the second layer is a film having a high impurity concentration capable of obtaining a crystal grain size that meets the required performance of a transistor manufactured in a region where the surface is not roughened. You can choose. Therefore, controllability of the crystal grain size in the polycrystalline film can be improved.

【0084】また、夫々の領域で形成された素子は、高
移動度を持つ結晶粒径の大きなトランジスタを液晶表示
素子の駆動回路又は密着イメージセンサの駆動回路に使
用し、低リーク電流となる結晶粒径の小さなトランジス
タを液晶表示素子用画素部のスイッチング素子又は密着
イメージセンサの読みとり画素スイッチング素子として
使用することにより高性能の周辺駆動回路一体型の液晶
表示素子及び密着型イメージセンサ装置を提供すること
ができる。
The elements formed in the respective regions use a transistor having a high mobility and a large crystal grain size for a driving circuit of a liquid crystal display element or a driving circuit of a contact image sensor, and a crystal having a low leakage current is used. By using a transistor having a small particle size as a switching element of a pixel portion for a liquid crystal display element or a reading pixel switching element of a contact image sensor, a high performance peripheral drive circuit integrated liquid crystal display element and a contact image sensor device are provided. be able to.

【図面の簡単な説明】[Brief description of the drawings]

【図1】(a)乃至(e)は、本発明の第1実施例に係
る半導体用基板の製造方法を工程順に示す断面図であ
る。
FIGS. 1A to 1E are sectional views showing a method for manufacturing a semiconductor substrate according to a first embodiment of the present invention in the order of steps.

【図2】凹凸発生強度のシリコン膜厚依存性を示すグラ
フ図である。
FIG. 2 is a graph showing the silicon film thickness dependence of the unevenness generation intensity.

【図3】最大凹凸差と表面荒れラフネス増大発生条件と
の関係を示すグラフ図である。
FIG. 3 is a graph showing a relationship between a maximum unevenness difference and a condition under which surface roughness roughness increases.

【図4】結晶化率の固相成長時間依存性を示したグラフ
図である。
FIG. 4 is a graph showing the dependence of the crystallization ratio on the solid phase growth time.

【図5】(a)乃至(d)は、基板の表面に凹凸が形成
される半導体用基板の製造方法を工程順に示す断面図で
ある。
FIGS. 5A to 5D are cross-sectional views illustrating a method for manufacturing a semiconductor substrate in which irregularities are formed on the surface of the substrate in the order of steps.

【図6】(a)乃至(d)は、基板の表面に凹凸が形成
されない半導体用基板の製造方法を示す断面図である。
FIGS. 6A to 6D are cross-sectional views illustrating a method for manufacturing a semiconductor substrate in which unevenness is not formed on the surface of the substrate.

【図7】(a)乃至(d)は、本発明の第2実施例に係
る薄膜トランジスタの製造方法を工程順に示す断面図で
ある。
FIGS. 7A to 7D are cross-sectional views illustrating a method of manufacturing a thin film transistor according to a second embodiment of the present invention in the order of steps.

【図8】本発明の第3実施例に係る液晶表示装置の半導
体膜に凹凸を形成する第1段階を示す模式図である。
FIG. 8 is a schematic view showing a first step of forming irregularities on a semiconductor film of a liquid crystal display device according to a third embodiment of the present invention.

【図9】本発明の第3実施例に係る液晶表示装置の半導
体膜に凹凸を形成する第2段階を示す模式図である。
FIG. 9 is a schematic view showing a second step of forming irregularities on a semiconductor film of a liquid crystal display device according to a third embodiment of the present invention.

【図10】本発明の第3実施例に係る液晶表示装置を示
す断面図である。
FIG. 10 is a sectional view showing a liquid crystal display according to a third embodiment of the present invention.

【図11】本発明の第4実施例に係る密着型イメージセ
ンサ装置の半導体膜への凹凸形成方法を示す模式図であ
る。
FIG. 11 is a schematic view showing a method for forming unevenness on a semiconductor film of a contact image sensor device according to a fourth embodiment of the present invention.

【図12】(a)乃至(e)は、本発明の第4実施例に
係る密着型イメージセンサ装置の製造方法を工程順に示
す断面図である。
12A to 12E are cross-sectional views illustrating a method for manufacturing a contact image sensor device according to a fourth embodiment of the present invention in the order of steps.

【図13】(a)乃至(c)は、図12に続く工程を工
程順に示す断面図である。
13 (a) to 13 (c) are cross-sectional views showing steps subsequent to FIG. 12 in the order of steps.

【図14】(a)及び(b)は、図13に続く工程を工
程順に示す断面図である。
14 (a) and (b) are cross-sectional views showing steps subsequent to FIG. 13 in the order of steps.

【図15】(a)乃至(d)は、従来のトランジスタの
製造方法を工程順に示す断面図である。
FIGS. 15A to 15D are cross-sectional views illustrating a conventional transistor manufacturing method in the order of steps.

【符号の簡単な説明】[Brief description of reference numerals]

1;半導体用基板 2、101;基板 3;半導体膜 3a;平坦領域 3b;凹凸領域 4、102;非晶質半導体膜 5、103;多結晶膜 5a;小粒径領域 5b;大粒径領域 6、104;ソース・ドレイン領域 7、105;ゲート絶縁膜 8、106;ゲート電極 9;第1層間絶縁膜 10、11、21、32;コンタクトホール 12、108;ソース・ドレイン電極 13、33;コンタクト電極 14;薄膜トランジスタ 15;第1照射機 15a、19a、23a;マスク 16;ゲート信号用駆動回路領域 17;データ信号用駆動回路領域 18;画素スイッチング素子領域 19;第2照射機 20;第2層間絶縁膜 22;透明電極 23;第3照射機 24;駆動回路領域 25;スイッチング画素領域 26;下部電極 27;受光素子 28;p型アモルファスシリコンカーバイト膜 29;上部透明電極 30;バリヤメタル 31;第3層間絶縁膜 100;トランジスタ 101a;凹凸 107;層間絶縁膜 Reference Signs List 1: semiconductor substrate 2, 101; substrate 3: semiconductor film 3a; flat region 3b; uneven region 4, 102; amorphous semiconductor film 5, 103; polycrystalline film 5a; small grain region 5b; 6, 104; Source / drain regions 7, 105; Gate insulating films 8, 106; Gate electrodes 9; First interlayer insulating films 10, 11, 21, 32; Contact holes 12, 108; Source / drain electrodes 13, 33; Contact electrode 14; thin-film transistor 15; first irradiator 15a, 19a, 23a; mask 16; gate signal drive circuit region 17; data signal drive circuit region 18; pixel switching element region 19; second irradiator 20; Interlayer insulating film 22; Transparent electrode 23; Third irradiator 24; Drive circuit area 25; Switching pixel area 26; Lower electrode 27; Light receiving element 28 p-type amorphous silicon carbide film 29, the upper transparent electrode 30; barrier metal 31; the third interlayer insulating film 100; the transistor 101a; irregularities 107; interlayer insulating film

フロントページの続き Fターム(参考) 2H092 JA24 JA46 KA02 KA04 KA05 LA08 MA07 MA12 MA17 MA29 MA30 MA37 NA25 PA01 PA07 RA10 5F052 AA02 BB01 BB07 DA01 DB02 FA14 JA04 5F110 AA06 AA07 BB01 BB02 CC02 DD02 EE04 EE05 EE44 FF32 GG13 GG15 GG22 GG23 GG43 GG45 GG47 HJ13 HL03 NN02 NN14 NN24 NN27 NN55 PP03 PP38 Continued on the front page F-term (reference) 2H092 JA24 JA46 KA02 KA04 KA05 LA08 MA07 MA12 MA17 MA29 MA30 MA37 NA25 PA01 PA07 RA10 5F052 AA02 BB01 BB07 DA01 DB02 FA14 JA04 5F110 AA06 AA07 BB01 BB02 CC02 DD02 EE04 GG23 GG43 GG04 EE04 GG23 GG04 EE23 GG45 GG47 HJ13 HL03 NN02 NN14 NN24 NN27 NN55 PP03 PP38

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 基板上に、半導体膜を堆積する工程と、
前記半導体膜の表面荒れラフネスをレーザ照射により増
大させて表面に凹凸を形成する工程と、前記半導体膜の
凹凸の上に非晶質半導体膜を堆積させる工程と、前記非
晶質半導体膜をレーザ照射により結晶化させる工程と、
を有することを特徴とする半導体用基板の製造方法。
A step of depositing a semiconductor film on a substrate;
Forming irregularities on the surface by increasing the surface roughness of the semiconductor film by laser irradiation; depositing an amorphous semiconductor film on the irregularities of the semiconductor film; Crystallizing by irradiation;
A method for manufacturing a semiconductor substrate, comprising:
【請求項2】 基板上に、半導体膜を堆積する工程と、
前記半導体膜の表面荒れラフネスをレーザ照射により増
大させて表面に凹凸を形成する工程と、前記半導体膜の
凹凸の上に非晶質半導体膜を堆積させる工程と、前記非
晶質半導体膜を固相成長により結晶化させる工程と、を
有することを特徴とする半導体用基板の製造方法。
2. A step of depositing a semiconductor film on a substrate;
Increasing the surface roughness of the semiconductor film by laser irradiation to form irregularities on the surface, depositing an amorphous semiconductor film on the irregularities of the semiconductor film, and solidifying the amorphous semiconductor film. A step of crystallizing by phase growth.
【請求項3】 前記非晶質半導体膜を固相成長により結
晶化させる工程の後に、結晶化された前記非晶質半導体
膜をレーザ照射により再結晶化する工程、を有すること
を特徴とする請求項2に記載の半導体用基板の製造方
法。
3. A step of recrystallizing the crystallized amorphous semiconductor film by laser irradiation after the step of crystallizing the amorphous semiconductor film by solid phase growth. A method for manufacturing a semiconductor substrate according to claim 2.
【請求項4】 前記半導体膜が、非晶質、多結晶又は微
結晶であることを特徴とする請求項1乃至3のいずれか
1項に記載の半導体用基板の製造方法。
4. The method according to claim 1, wherein the semiconductor film is amorphous, polycrystalline, or microcrystalline.
【請求項5】 前記非晶質半導体膜は、半導体膜と比較
して非晶質半導体膜の方が不純物濃度が高いことを特徴
とする請求項1乃至4のいずれか1項に記載の半導体用
基板の製造方法。
5. The semiconductor according to claim 1, wherein the amorphous semiconductor film has a higher impurity concentration than the semiconductor film. Method of manufacturing substrates.
【請求項6】 前記半導体膜の表面の一部だけ表面荒れ
ラフネスを増大させて凹凸を形成することを特徴とする
請求項1乃至5のいずれか1項に記載の半導体用基板の
製造方法。
6. The method for manufacturing a semiconductor substrate according to claim 1, wherein the unevenness is formed by increasing the surface roughness roughness of only a part of the surface of the semiconductor film.
【請求項7】 請求項1乃至6のいずれか1項に記載の
半導体用基板の製造方法で製造した半導体用基板を活性
層に使用することを特徴とする薄膜トランジスタ。
7. A thin film transistor using a semiconductor substrate manufactured by the method for manufacturing a semiconductor substrate according to claim 1 as an active layer.
【請求項8】 請求項7に記載の薄膜トランジスタの半
導体用基板の表面に凹凸を形成しない領域の薄膜トラン
ジスタを画素スイッチング素子に使用すると共に、前記
半導体用基板の凹凸を形成した領域の薄膜トランジスタ
を駆動回路に使用することを特徴とする液晶表示装置。
8. The thin-film transistor according to claim 7, wherein the thin-film transistor in the region where the unevenness is not formed on the surface of the semiconductor substrate is used as a pixel switching element, and the thin-film transistor in the uneven-formed region of the semiconductor substrate is driven by a driving circuit. A liquid crystal display device characterized by being used for:
【請求項9】 請求項7に記載の薄膜トランジスタの半
導体用基板の表面に凹凸を形成しない領域の薄膜トラン
ジスタを読みとり画素スイッチング素子に使用すると共
に、前記半導体用基板の凹凸を形成した領域の薄膜トラ
ンジスタをシフトレジスタと出力回路とから構成される
駆動回路に使用したことを特徴とする密着型イメージセ
ンサ装置。
9. The thin film transistor according to claim 7, wherein the thin film transistor in an area where no unevenness is formed on the surface of the semiconductor substrate is read and used as a pixel switching element, and the thin film transistor in the area where the unevenness is formed in the semiconductor substrate is shifted. A contact-type image sensor device used in a drive circuit including a register and an output circuit.
JP34347698A 1998-12-02 1998-12-02 Semiconductor substrate manufacturing method, liquid crystal display device and contact image sensor device Expired - Fee Related JP3282598B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34347698A JP3282598B2 (en) 1998-12-02 1998-12-02 Semiconductor substrate manufacturing method, liquid crystal display device and contact image sensor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34347698A JP3282598B2 (en) 1998-12-02 1998-12-02 Semiconductor substrate manufacturing method, liquid crystal display device and contact image sensor device

Publications (2)

Publication Number Publication Date
JP2000174281A true JP2000174281A (en) 2000-06-23
JP3282598B2 JP3282598B2 (en) 2002-05-13

Family

ID=18361824

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34347698A Expired - Fee Related JP3282598B2 (en) 1998-12-02 1998-12-02 Semiconductor substrate manufacturing method, liquid crystal display device and contact image sensor device

Country Status (1)

Country Link
JP (1) JP3282598B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119617A (en) * 2002-09-25 2004-04-15 Advanced Lcd Technologies Development Center Co Ltd Semiconductor device, method for manufacturing same, and manufacturing device
JP2007134675A (en) * 2005-11-08 2007-05-31 Au Optronics Corp Display panel and its manufacturing method
JP2008283211A (en) * 2008-07-14 2008-11-20 Advanced Lcd Technologies Development Center Co Ltd Semiconductor device
JP2009033120A (en) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd Method of manufacturing display device
JPWO2010038511A1 (en) * 2008-10-02 2012-03-01 シャープ株式会社 Display panel and display device using the same
DE102004060444B4 (en) * 2004-06-29 2015-01-08 Hynix Semiconductor Inc. A method of forming a polysilicon layer in a semiconductor device

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004119617A (en) * 2002-09-25 2004-04-15 Advanced Lcd Technologies Development Center Co Ltd Semiconductor device, method for manufacturing same, and manufacturing device
DE102004060444B4 (en) * 2004-06-29 2015-01-08 Hynix Semiconductor Inc. A method of forming a polysilicon layer in a semiconductor device
JP2007134675A (en) * 2005-11-08 2007-05-31 Au Optronics Corp Display panel and its manufacturing method
JP2009033120A (en) * 2007-06-22 2009-02-12 Semiconductor Energy Lab Co Ltd Method of manufacturing display device
JP2008283211A (en) * 2008-07-14 2008-11-20 Advanced Lcd Technologies Development Center Co Ltd Semiconductor device
JPWO2010038511A1 (en) * 2008-10-02 2012-03-01 シャープ株式会社 Display panel and display device using the same

Also Published As

Publication number Publication date
JP3282598B2 (en) 2002-05-13

Similar Documents

Publication Publication Date Title
EP0598409B1 (en) A method of manufacturing a semiconductor device
JP3306258B2 (en) Method for manufacturing semiconductor device
KR100227439B1 (en) Polycrystalline thin film and the manufacturing method of thin film semiconductor device
US6410373B1 (en) Method of forming polysilicon thin film transistor structure
JPH07221017A (en) Semiconductor device and manufacturing method
JPH1197710A (en) Method for crystallizing amorphous film, and thin film transistor
JP3432187B2 (en) Method for manufacturing semiconductor device
JPH08195492A (en) Formation of polycrystalline film, and manufacture of film transistor
EP0646950B1 (en) Method for processing a thin film
JP3282598B2 (en) Semiconductor substrate manufacturing method, liquid crystal display device and contact image sensor device
KR20050117133A (en) Thin film transitor and method of fabricating thereof
JP2630244B2 (en) Method for manufacturing thin film transistor
JP3031789B2 (en) Thin film semiconductor device and method for manufacturing the same
US20060006390A1 (en) Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same
JPH1168109A (en) Production of polycrystalline thin film and production of thin-film transistor
JP4357006B2 (en) Method for forming polycrystalline semiconductor thin film and method for manufacturing thin film transistor
JP3269730B2 (en) Method of manufacturing semiconductor substrate and method of manufacturing semiconductor device
JP3048829B2 (en) Method for manufacturing semiconductor device
WO2002103806A1 (en) Cmos type thin film transistor and production method therefor
JP3204489B2 (en) Method for manufacturing semiconductor device
JPH0411226A (en) Manufacture of display device
JP2004356637A (en) Tft and manufacturing method therefor
JP2876598B2 (en) Method for manufacturing semiconductor device
JP3386713B2 (en) Method for manufacturing active matrix display device
KR100796613B1 (en) Poly silicon crystallization method using laser and fabricating method for thin film transistor using the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080301

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090301

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100301

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110301

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120301

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130301

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130301

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140301

Year of fee payment: 12

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees