JP2000173911A - ミニエンバイロメントポッド - Google Patents
ミニエンバイロメントポッドInfo
- Publication number
- JP2000173911A JP2000173911A JP10357007A JP35700798A JP2000173911A JP 2000173911 A JP2000173911 A JP 2000173911A JP 10357007 A JP10357007 A JP 10357007A JP 35700798 A JP35700798 A JP 35700798A JP 2000173911 A JP2000173911 A JP 2000173911A
- Authority
- JP
- Japan
- Prior art keywords
- pod
- electromagnetic wave
- metal
- foup
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 claims abstract description 40
- 239000004065 semiconductor Substances 0.000 claims abstract description 35
- 239000002184 metal Substances 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 15
- 239000000463 material Substances 0.000 claims description 12
- 230000002265 prevention Effects 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 2
- 239000011347 resin Substances 0.000 abstract description 12
- 229920005989 resin Polymers 0.000 abstract description 12
- 230000000694 effects Effects 0.000 abstract description 5
- 235000012431 wafers Nutrition 0.000 description 30
- 239000000758 substrate Substances 0.000 description 10
- 239000002245 particle Substances 0.000 description 7
- 238000012546 transfer Methods 0.000 description 6
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000005670 electromagnetic radiation Effects 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000001444 catalytic combustion detection Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
- H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
- H01L21/67772—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving removal of lid, door, cover
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】
【課題】 ミニエンバイロメントポッド方式を採用する
場合に、半導体などのデバイス製造装置の外に電磁波が
漏洩しないような電磁波漏洩防止対策を施したポッドを
提供する。 【解決手段】 電磁波漏洩防止対策が施された容器面を
有するフロントオープン一体型ポッド（ＦＯＵＰ）また
は標準メカニカルインターフェースポッド（ＳＭＩＦＰ
ＯＤ）等の半導体デバイス製造装置用のミニエンバイロ
メントポッド。該ポッドを用いた半導体デバイス製造装
置。該半導体デバイス製造装置を用いて半導体デバイス
を製造することを特徴とするデバイス製造方法。
場合に、半導体などのデバイス製造装置の外に電磁波が
漏洩しないような電磁波漏洩防止対策を施したポッドを
提供する。 【解決手段】 電磁波漏洩防止対策が施された容器面を
有するフロントオープン一体型ポッド（ＦＯＵＰ）また
は標準メカニカルインターフェースポッド（ＳＭＩＦＰ
ＯＤ）等の半導体デバイス製造装置用のミニエンバイロ
メントポッド。該ポッドを用いた半導体デバイス製造装
置。該半導体デバイス製造装置を用いて半導体デバイス
を製造することを特徴とするデバイス製造方法。
Description
【０００１】
【発明の属する技術分野】本発明は半導体製造装置に用
いられているミニエンバイロメント方式を実現するポッ
ドに関する。
いられているミニエンバイロメント方式を実現するポッ
ドに関する。
【０００２】
【従来の技術】従来の半導体デバイス製造装置、一例と
してここでは半導体露光装置について図８を用いて説明
する。半導体露光装置では、基板４（以降ウエハと呼
ぶ）を複数枚収納したキャリア２からウエハ４を順次搬
送ロボット１で取りだし、メカプリアライメントステー
ション（以降ＰＡステーション３９と呼ぶ）へロードす
る。ＰＡステーション３９ではオリエンテーションフラ
ットの位置合わせが行われる。この位置合わせは、ウエ
ハ４をＰＡチャック８で保持した後、ＰＡθステージ７
によってウエハ４を回転させながらウエハ４のエッジの
位置をＰＡ光学系９〜１１によって検出し、オリエンテ
ーションフラット４ａの位置及び、ウエハ４の偏心量を
演算し、ＰＡＸステージ５、ＰＡＹステージ６、ＰＡθ
ステージ７によって所定位置に位置決めする。この動作
をオリエンテーションフラット検知と呼ぶ。その後ウエ
ハ４を、不図示の基板保持手段（ハンド）で保持し、ウ
エハチャック１２まで搬送する。この後、Ｘステージ１
３及びＹステージ１４によってステップ送りをして不図
示の光学系によって露光が行われる。また、露光終了後
のウエハ４は搬送ロボット１によってウエハチャック１
２上から取りだし、キャリヤ３に回収される。
してここでは半導体露光装置について図８を用いて説明
する。半導体露光装置では、基板４（以降ウエハと呼
ぶ）を複数枚収納したキャリア２からウエハ４を順次搬
送ロボット１で取りだし、メカプリアライメントステー
ション（以降ＰＡステーション３９と呼ぶ）へロードす
る。ＰＡステーション３９ではオリエンテーションフラ
ットの位置合わせが行われる。この位置合わせは、ウエ
ハ４をＰＡチャック８で保持した後、ＰＡθステージ７
によってウエハ４を回転させながらウエハ４のエッジの
位置をＰＡ光学系９〜１１によって検出し、オリエンテ
ーションフラット４ａの位置及び、ウエハ４の偏心量を
演算し、ＰＡＸステージ５、ＰＡＹステージ６、ＰＡθ
ステージ７によって所定位置に位置決めする。この動作
をオリエンテーションフラット検知と呼ぶ。その後ウエ
ハ４を、不図示の基板保持手段（ハンド）で保持し、ウ
エハチャック１２まで搬送する。この後、Ｘステージ１
３及びＹステージ１４によってステップ送りをして不図
示の光学系によって露光が行われる。また、露光終了後
のウエハ４は搬送ロボット１によってウエハチャック１
２上から取りだし、キャリヤ３に回収される。
【０００３】ここで、従来は基板を複数枚収納するキャ
リアはキャリアがクリーンＢＯＸに入らない状態で装置
にセットするオープンキャリアタイプ（外部の雰囲気か
ら基板を隔離する容器がないタイプ。以降オープンカセ
ット：Ｏ．Ｃ．と呼ぶ）を使用していた。
リアはキャリアがクリーンＢＯＸに入らない状態で装置
にセットするオープンキャリアタイプ（外部の雰囲気か
ら基板を隔離する容器がないタイプ。以降オープンカセ
ット：Ｏ．Ｃ．と呼ぶ）を使用していた。
【０００４】このキャリアは、クリーンルーム内全てを
パーティクルの少ない環境にすれば問題は無いが、クリ
ーンルーム内全てをパーティクルの少ない環境に保つに
は非常にコストがかかる。このコストの問題を解決する
ため、クリーンルーム内はある程度パーティクルがあっ
ても、基板がクリーンな環境に保てるような方法が考え
られるようになった。この方式をミニエンバイロメン卜
方式と呼んでいる。これは、基板が収納されているキャ
リアの全てを容器で包んで、装置に取り付けられたとき
に、この容器の扉を開けて開口部のみ装置とつながるよ
うになる。このためクリーンルームはある程度パーティ
クルが多くても容器で隔離されているためそのパーティ
クルは基板に付着することがなくなる。
パーティクルの少ない環境にすれば問題は無いが、クリ
ーンルーム内全てをパーティクルの少ない環境に保つに
は非常にコストがかかる。このコストの問題を解決する
ため、クリーンルーム内はある程度パーティクルがあっ
ても、基板がクリーンな環境に保てるような方法が考え
られるようになった。この方式をミニエンバイロメン卜
方式と呼んでいる。これは、基板が収納されているキャ
リアの全てを容器で包んで、装置に取り付けられたとき
に、この容器の扉を開けて開口部のみ装置とつながるよ
うになる。このためクリーンルームはある程度パーティ
クルが多くても容器で隔離されているためそのパーティ
クルは基板に付着することがなくなる。
【０００５】このミニエンバイロメント方式には主に二
つのタイプが提案されている。二つのタイプは扉を開閉
する方向で分類される。扉を下に開閉するタイプはＢｏ
ｔｔｏｍ Ｏｐｅｎｉｎｇと呼ばれ、このタイプに標準
メカニカルインターフェース（ＳＭＩＦ）ポッドがあ
る。また、３００ｍｍの基板では扉を正面から開閉する
タイプがｓｅｍｉで規格化され、フロントオープン一体
型ポッド（ＦＯＵＰ（Ｆｒｏｎｔ Ｏｐｅｎｉｎｇ Ｕ
ｎｉｆｉｅｄ Ｐｏｄ））と呼ばれる。
つのタイプが提案されている。二つのタイプは扉を開閉
する方向で分類される。扉を下に開閉するタイプはＢｏ
ｔｔｏｍ Ｏｐｅｎｉｎｇと呼ばれ、このタイプに標準
メカニカルインターフェース（ＳＭＩＦ）ポッドがあ
る。また、３００ｍｍの基板では扉を正面から開閉する
タイプがｓｅｍｉで規格化され、フロントオープン一体
型ポッド（ＦＯＵＰ（Ｆｒｏｎｔ Ｏｐｅｎｉｎｇ Ｕ
ｎｉｆｉｅｄ Ｐｏｄ））と呼ばれる。
【０００６】一方、半導体製造装置においては、電磁波
漏洩防止対策が必要になってきている。装置の外に電磁
波がでないような規制がかけられている。この規制には
装置を電磁波妨害特性（電磁放射妨害）の限度値以内に
することが決められている。例えば、この規制にはヨー
ロッパの有害電磁波規制 ＣＩＳＰＲ Ｐｕｂ．１１が
ある。
漏洩防止対策が必要になってきている。装置の外に電磁
波がでないような規制がかけられている。この規制には
装置を電磁波妨害特性（電磁放射妨害）の限度値以内に
することが決められている。例えば、この規制にはヨー
ロッパの有害電磁波規制 ＣＩＳＰＲ Ｐｕｂ．１１が
ある。
【０００７】一般に、半導体製造装置は一般に金属のチ
ャンバーで覆われているため電磁波は外にでないように
なってるが、中の様子をみたい部分にはアクリル等の材
料を用いている。通常アクリル等の樹脂では電磁波は遮
蔽できないため、この部分には、金属の網をピッチを狭
く張り付けて電磁波を遮蔽している。ここで、この金属
の網はアースに落とさないと電磁波を遮蔽できないので
チャンバー等に導通させてアースを取っている。
ャンバーで覆われているため電磁波は外にでないように
なってるが、中の様子をみたい部分にはアクリル等の材
料を用いている。通常アクリル等の樹脂では電磁波は遮
蔽できないため、この部分には、金属の網をピッチを狭
く張り付けて電磁波を遮蔽している。ここで、この金属
の網はアースに落とさないと電磁波を遮蔽できないので
チャンバー等に導通させてアースを取っている。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
半導体デバイス製造装置にそのままＦＯＵＰまたはＳＭ
ＩＦＰＯＤタイプを使用すると以下のような改良すべき
点がある。従来の半導体デバイス製造装置ではオープン
カセットを装置の内部に入れて使用するため、装置自体
が電磁波漏洩防止対策が施されていれば良かった。とこ
ろが、ＦＯＵＰまたはＳＭＩＦＰＯＤタイプでは装置の
外にポッドを接続しポッドの正面または、底面を開け
て、基板を取り出すことになる。通常装置を使用する場
合はＰＯＤの正面または、底面を開けたまま使用するこ
とになるので、装置の扉が空いてＰＯＤの容器が装置の
外壁になることになる。そのため、このＰＯＤ自体が電
磁波漏洩防止対策が施されていなければ電磁波が装置の
外にでることなる。
半導体デバイス製造装置にそのままＦＯＵＰまたはＳＭ
ＩＦＰＯＤタイプを使用すると以下のような改良すべき
点がある。従来の半導体デバイス製造装置ではオープン
カセットを装置の内部に入れて使用するため、装置自体
が電磁波漏洩防止対策が施されていれば良かった。とこ
ろが、ＦＯＵＰまたはＳＭＩＦＰＯＤタイプでは装置の
外にポッドを接続しポッドの正面または、底面を開け
て、基板を取り出すことになる。通常装置を使用する場
合はＰＯＤの正面または、底面を開けたまま使用するこ
とになるので、装置の扉が空いてＰＯＤの容器が装置の
外壁になることになる。そのため、このＰＯＤ自体が電
磁波漏洩防止対策が施されていなければ電磁波が装置の
外にでることなる。
【０００９】本発明は、ミニエンバイロメントポッド方
式を採用する場合に、半導体デバイス製造装置の外に電
磁波が漏洩しないようなミニエンバイロメントポッドを
提供することを目的とする。
式を採用する場合に、半導体デバイス製造装置の外に電
磁波が漏洩しないようなミニエンバイロメントポッドを
提供することを目的とする。
【００１０】
【発明を解決するための手段及び作用】本発明者は鋭意
研究した結果、ポッドに電磁波漏洩防止対策を施すこと
によって上記目的が達成されることを見いだし本発明に
至った。さらに、ポッドに電磁波漏洩防止対策を施すと
ともに、半導体製造装置に取り付けて使用する場合に容
易にアースがとれるような構造とする。すなわち、本発
明は、以下の（１）〜（１０）である。
研究した結果、ポッドに電磁波漏洩防止対策を施すこと
によって上記目的が達成されることを見いだし本発明に
至った。さらに、ポッドに電磁波漏洩防止対策を施すと
ともに、半導体製造装置に取り付けて使用する場合に容
易にアースがとれるような構造とする。すなわち、本発
明は、以下の（１）〜（１０）である。
【００１１】（１）電磁波漏洩防止対策が施された容器
面を有する半導体デバイス製造装置用のミニエンバイロ
メントポッド。 （２）ミニエンバイロメントポッドがフロントオープン
一体型ポッド（ＦＯＵＰ）または標準メカニカルインタ
ーフェースポッド（ＳＭＩＦＰＯＤ）である上記（１）
に記載のポッド。 （３）電磁波漏洩防止対策がポッドの内壁面、外壁面、
あるいは壁材料内に施されたことを特徴とする上記
（１）または（２）に記載のポッド。 （４）電磁波漏洩防止対策がポッドを装着した際に半導
体デバイス製造装置に接触するポッドの部位にも施され
たことを特徴とする上記（３）に記載のポッド。 （５）電磁波漏洩防止対策として網目状金属を使用した
ことを特徴とする上記（１）ないし（４）のいずれか記
載のポッド。 （６）電磁波漏洩防止対策として容器に電磁波をカット
する材料を使用するものであることを特徴とする上記
（１）ないし（４）のいずれか記載のポッド。 （７）周波数が９ｋＨｚ〜４００ＭＨｚに対して限度値
が１００ｄＢ（μＶ）以下になるような電磁波漏洩防止
対策を施したことを特徴とする上記（１）ないし（６）
のいずれか記載のポッド。 （８）上記（１）ないし（７）のいずれか記載のポッド
を装着する手段と、該ポッドを装着した際にポッドと接
触するアースされた部位を有することを特徴とする半導
体デバイス製造装置。 （９）半導体デバイス製造装置が露光装置であることを
特徴とする上記（８）に記載の半導体デバイス製造装
置。 （１０）上記（８）または（９）に記載の半導体デバイ
ス製造装置を用いて半導体デバイスを製造することを特
徴とする半導体デバイス製造方法。
面を有する半導体デバイス製造装置用のミニエンバイロ
メントポッド。 （２）ミニエンバイロメントポッドがフロントオープン
一体型ポッド（ＦＯＵＰ）または標準メカニカルインタ
ーフェースポッド（ＳＭＩＦＰＯＤ）である上記（１）
に記載のポッド。 （３）電磁波漏洩防止対策がポッドの内壁面、外壁面、
あるいは壁材料内に施されたことを特徴とする上記
（１）または（２）に記載のポッド。 （４）電磁波漏洩防止対策がポッドを装着した際に半導
体デバイス製造装置に接触するポッドの部位にも施され
たことを特徴とする上記（３）に記載のポッド。 （５）電磁波漏洩防止対策として網目状金属を使用した
ことを特徴とする上記（１）ないし（４）のいずれか記
載のポッド。 （６）電磁波漏洩防止対策として容器に電磁波をカット
する材料を使用するものであることを特徴とする上記
（１）ないし（４）のいずれか記載のポッド。 （７）周波数が９ｋＨｚ〜４００ＭＨｚに対して限度値
が１００ｄＢ（μＶ）以下になるような電磁波漏洩防止
対策を施したことを特徴とする上記（１）ないし（６）
のいずれか記載のポッド。 （８）上記（１）ないし（７）のいずれか記載のポッド
を装着する手段と、該ポッドを装着した際にポッドと接
触するアースされた部位を有することを特徴とする半導
体デバイス製造装置。 （９）半導体デバイス製造装置が露光装置であることを
特徴とする上記（８）に記載の半導体デバイス製造装
置。 （１０）上記（８）または（９）に記載の半導体デバイ
ス製造装置を用いて半導体デバイスを製造することを特
徴とする半導体デバイス製造方法。
【００１２】上記構成によって、電磁波漏洩防止対策を
施したＦＯＵＰまたはＳＭＩＦＰＯＤを半導体などの微
小デバイス製造装置に取り付けたときに微小デバイス製
造装置全体からの電磁波の漏洩を遮蔽することが出来
る。
施したＦＯＵＰまたはＳＭＩＦＰＯＤを半導体などの微
小デバイス製造装置に取り付けたときに微小デバイス製
造装置全体からの電磁波の漏洩を遮蔽することが出来
る。
【００１３】
【発明の実施の形態】以下に図面を用いて本発明の実施
例を説明する。 実施例１ 次に本発明の実施例を説明する。図１において、ＦＯＵ
Ｐ２０は人間の手（ＰＧＶ：ＰＨＩＳＩＣＡＬ ＧＵＩ
ＤＥＤ ＶＩＥＨＣＬＥ）または自動搬送ロボット（Ａ
ＧＶ：ＡＵＴＯ ＧＵＩＤＥＤ ＶＩＥＨＣＬＥ）４０
によって、オープナーの上に載せられる。この時の位置
決めはキネマティックカップリング３３によって行われ
る。この位置決めはＦＯＵＰ２０側には図４で示すよう
にＶ溝３７が構成される。また、オープナー３４側には
ピン３８が構成されている。３カ所のＶ溝３７と３カ所
のピン３８が合わさることにより、正確な位置決めが行
われる。このＶ溝３７とピン３８が合わさった状態を示
したものが図５である。
例を説明する。 実施例１ 次に本発明の実施例を説明する。図１において、ＦＯＵ
Ｐ２０は人間の手（ＰＧＶ：ＰＨＩＳＩＣＡＬ ＧＵＩ
ＤＥＤ ＶＩＥＨＣＬＥ）または自動搬送ロボット（Ａ
ＧＶ：ＡＵＴＯ ＧＵＩＤＥＤ ＶＩＥＨＣＬＥ）４０
によって、オープナーの上に載せられる。この時の位置
決めはキネマティックカップリング３３によって行われ
る。この位置決めはＦＯＵＰ２０側には図４で示すよう
にＶ溝３７が構成される。また、オープナー３４側には
ピン３８が構成されている。３カ所のＶ溝３７と３カ所
のピン３８が合わさることにより、正確な位置決めが行
われる。このＶ溝３７とピン３８が合わさった状態を示
したものが図５である。
【００１４】図１において、この位置決めが行われた
後、装置側にＦＯＵＰを移動し、オープナーフランジ２
１にＦＯＵＰ２０が押しつけられ装着される。この後、
ＦＯＵＰ開閉扉２３につけられたドアロック／解除機構
２４によって不図示のラッチを解除することによりＦＯ
ＵＰドア２２がオープンし、ＦＯＵＰ開閉扉２３とＦＯ
ＵＰドア２２が密着したままスイングアーム３１とドア
上下機構３２により下側に降ろすことによりＦＯＵＰ２
０の中が装置に解放される。
後、装置側にＦＯＵＰを移動し、オープナーフランジ２
１にＦＯＵＰ２０が押しつけられ装着される。この後、
ＦＯＵＰ開閉扉２３につけられたドアロック／解除機構
２４によって不図示のラッチを解除することによりＦＯ
ＵＰドア２２がオープンし、ＦＯＵＰ開閉扉２３とＦＯ
ＵＰドア２２が密着したままスイングアーム３１とドア
上下機構３２により下側に降ろすことによりＦＯＵＰ２
０の中が装置に解放される。
【００１５】このとき装着されたＦＯＵＰ２０の容器が
密閉しているので、外気が装置にはいらない状態にな
る。また、この時、ＦＯＵＰ２０の容器が装置の外壁の
役目を果たすことになる。したがって、この容器に電磁
波漏洩防止対策が施されていないと、半導体製造装置を
使用している間は常に電磁波が装置外に向けてでている
ことになる。本実施例では、ＦＯＵＰ自体に電磁波対策
を施しているため、電磁波は限度値以内に収まる。この
後搬送ロボット１によって、基板４が処理ステーション
１５にあるウエハチャック１２に搬送され、不図示の光
学系によって露光され、再び搬送ロボット１によりＦＯ
ＵＰに回収される。
密閉しているので、外気が装置にはいらない状態にな
る。また、この時、ＦＯＵＰ２０の容器が装置の外壁の
役目を果たすことになる。したがって、この容器に電磁
波漏洩防止対策が施されていないと、半導体製造装置を
使用している間は常に電磁波が装置外に向けてでている
ことになる。本実施例では、ＦＯＵＰ自体に電磁波対策
を施しているため、電磁波は限度値以内に収まる。この
後搬送ロボット１によって、基板４が処理ステーション
１５にあるウエハチャック１２に搬送され、不図示の光
学系によって露光され、再び搬送ロボット１によりＦＯ
ＵＰに回収される。
【００１６】次に、本実施例の電磁波漏洩防止対策が施
されたＦＯＵＰ２０について説明する。図２はＦＯＵＰ
２０の中間の高さの断面を示している。ＦＯＵＰ２０は
樹脂でできており、このＰＯＤの内壁に網目状の金属３
６が所定のピッチで配置されている。この網目状金属の
部分は太線で示されている。この網目のピッチは細かい
ほど効果があるが、周波数９ｋＨｚ〜３００ＭＨｚの範
囲で１００ｄＢ以下で所望の値となるように、設定すれ
ばよい。
されたＦＯＵＰ２０について説明する。図２はＦＯＵＰ
２０の中間の高さの断面を示している。ＦＯＵＰ２０は
樹脂でできており、このＰＯＤの内壁に網目状の金属３
６が所定のピッチで配置されている。この網目状金属の
部分は太線で示されている。この網目のピッチは細かい
ほど効果があるが、周波数９ｋＨｚ〜３００ＭＨｚの範
囲で１００ｄＢ以下で所望の値となるように、設定すれ
ばよい。
【００１７】この内壁の金属と樹脂は同一の面になって
いて、金属だけが表面にでないようになっている。ま
た、このＰＯＤのフランジ部３５には、オープナーフラ
ンジ２１に接触する面までこの網目状の金属が配置され
ている。このフランジ部を図１のＡの方向から見た図を
図３に示す。
いて、金属だけが表面にでないようになっている。ま
た、このＰＯＤのフランジ部３５には、オープナーフラ
ンジ２１に接触する面までこの網目状の金属が配置され
ている。このフランジ部を図１のＡの方向から見た図を
図３に示す。
【００１８】このＦＯＵＰ２０がローディングされオー
プナーフランジ２１に押しつけられた場合にはこのポッ
ドの金属と接地されているオープナーフランジ２１が接
触することになるので、アースがとれることになる。こ
の構成にすることにより周波数９ｋＨｚ〜４００ＧＨｚ
の範囲で問題となる値の電磁波がＰＯＤを通り越して装
置外にでることが無くなる。
プナーフランジ２１に押しつけられた場合にはこのポッ
ドの金属と接地されているオープナーフランジ２１が接
触することになるので、アースがとれることになる。こ
の構成にすることにより周波数９ｋＨｚ〜４００ＧＨｚ
の範囲で問題となる値の電磁波がＰＯＤを通り越して装
置外にでることが無くなる。
【００１９】また、金属と樹脂が同一の面になっている
ため、装置とポッドが密着していて、パーティクルが装
置内に入ることは無い。ここで、ＦＯＵＰ２０の正面蓋
２５については電磁波漏洩防止対策を施す必要は無い。
ため、装置とポッドが密着していて、パーティクルが装
置内に入ることは無い。ここで、ＦＯＵＰ２０の正面蓋
２５については電磁波漏洩防止対策を施す必要は無い。
【００２０】また、上記説明では樹脂の内壁に網目状の
金属を配置したが、樹脂の内壁とフランジ部に金属コー
トを施しても同様な効果が得られる。あるいはポッドの
壁の中、すなわち壁の材料の中に電磁波漏洩防止に有効
な網目状の金属を埋め込むようにしても良い。この場
合、露光装置との接触面までアースが取れるようにして
おけば良い。さらに、ＦＯＵＰ２０の材料を電磁波が限
度値以下しか外に出さないような材料を使用しても良
い。
金属を配置したが、樹脂の内壁とフランジ部に金属コー
トを施しても同様な効果が得られる。あるいはポッドの
壁の中、すなわち壁の材料の中に電磁波漏洩防止に有効
な網目状の金属を埋め込むようにしても良い。この場
合、露光装置との接触面までアースが取れるようにして
おけば良い。さらに、ＦＯＵＰ２０の材料を電磁波が限
度値以下しか外に出さないような材料を使用しても良
い。
【００２１】以上のような構成にすれば、ＦＯＵＰ２０
の容器の電磁波漏洩防止対策ができるため、この容器を
通って電磁波が限度値を越えてでることがなくなる。
の容器の電磁波漏洩防止対策ができるため、この容器を
通って電磁波が限度値を越えてでることがなくなる。
【００２２】実施例２ 実施例２について、図６を用いて説明する。実施例２で
は実施例１との共通点が多いため異なる点のみ説明す
る。本実施例と実施例１との違いは網目状の金属を外壁
に構成した点である。また、この外壁の金属と樹脂は同
一の面になっていて、金属だけが表面にでないようにな
っている。また、このＦＯＵＰ２０のフランジ部はオー
プナーフランジ２１に接触する面までこの網目状の金属
が配置されている。このＦＯＵＰ２０がローディングさ
れオープナーフランジ２１に押しつけられた場合にはこ
の金属とオープナーフランジ２１が接触することになる
ので、アースがとれることになり、周波数９ｋＨｚ〜４
００ＧＨｚの範囲で問題となる値の電磁波がＰＯＤを通
り越して装置外にでることが無くなる。
は実施例１との共通点が多いため異なる点のみ説明す
る。本実施例と実施例１との違いは網目状の金属を外壁
に構成した点である。また、この外壁の金属と樹脂は同
一の面になっていて、金属だけが表面にでないようにな
っている。また、このＦＯＵＰ２０のフランジ部はオー
プナーフランジ２１に接触する面までこの網目状の金属
が配置されている。このＦＯＵＰ２０がローディングさ
れオープナーフランジ２１に押しつけられた場合にはこ
の金属とオープナーフランジ２１が接触することになる
ので、アースがとれることになり、周波数９ｋＨｚ〜４
００ＧＨｚの範囲で問題となる値の電磁波がＰＯＤを通
り越して装置外にでることが無くなる。
【００２３】また、ＦＯＵＰ２０の外壁を金属コートす
ることでも同様な効果が得られる。あるいはポッドの壁
の中、すなわち壁の材料の中に電磁波漏洩防止に有効な
網目状の金属を埋め込むようにしても良い。この場合、
露光装置との接触面までアースが取れるようにしておけ
ば良い。さらに、ＦＯＵＰ２０の材料を電磁波が限度値
以下しか外に出さないような材料を使用しても良い。
ることでも同様な効果が得られる。あるいはポッドの壁
の中、すなわち壁の材料の中に電磁波漏洩防止に有効な
網目状の金属を埋め込むようにしても良い。この場合、
露光装置との接触面までアースが取れるようにしておけ
ば良い。さらに、ＦＯＵＰ２０の材料を電磁波が限度値
以下しか外に出さないような材料を使用しても良い。
【００２４】以上のような構成にすれば、ＦＯＵＰ２０
の容器の電磁波漏洩防止対策ができるため、この容器を
通って電磁波が限度値を越えてでることがなくなる。
の容器の電磁波漏洩防止対策ができるため、この容器を
通って電磁波が限度値を越えてでることがなくなる。
【００２５】実施例３ 実施例３について、図７を用いて説明する。本実施例で
ＳＭＩＦＰＯＤ２６の場合における電磁波漏洩防止対策
について説明する。ＳＭＩＦＰＯＤ２６は装置に置かれ
た後にＳＭＩＦＰＯＤ開閉扉２７に取り付けられた不図
示のドアロック／解除機構によっての不図示のラッチを
解除することによりＳＭＩＦＰＯＤ２６の底面のＳＭＩ
ＦＰＯＤ２６ドア２８がオープンし、ＳＭＩＦＰＯＤド
ア２８ごとインデクサ２９によって下側に降ろすことに
よりＳＭＩＦＰＯＤ２６の中のキャリア３０ごと装置に
入ることになる。このときＳＭＩＦＰＯＤ２６の容器が
密閉しているので、外気が装置に入らない状態になる。
また、この時、ＳＭＩＦＰＯＤ２６の容器が装置の外壁
の役目を果たすことになる。本実施例では、ＳＭＩＦＰ
ＯＤ２６自体に電磁波対策が施してあるため、半導体製
造装置を使用している間も電磁波は限度値以内に収ま
る。
ＳＭＩＦＰＯＤ２６の場合における電磁波漏洩防止対策
について説明する。ＳＭＩＦＰＯＤ２６は装置に置かれ
た後にＳＭＩＦＰＯＤ開閉扉２７に取り付けられた不図
示のドアロック／解除機構によっての不図示のラッチを
解除することによりＳＭＩＦＰＯＤ２６の底面のＳＭＩ
ＦＰＯＤ２６ドア２８がオープンし、ＳＭＩＦＰＯＤド
ア２８ごとインデクサ２９によって下側に降ろすことに
よりＳＭＩＦＰＯＤ２６の中のキャリア３０ごと装置に
入ることになる。このときＳＭＩＦＰＯＤ２６の容器が
密閉しているので、外気が装置に入らない状態になる。
また、この時、ＳＭＩＦＰＯＤ２６の容器が装置の外壁
の役目を果たすことになる。本実施例では、ＳＭＩＦＰ
ＯＤ２６自体に電磁波対策が施してあるため、半導体製
造装置を使用している間も電磁波は限度値以内に収ま
る。
【００２６】ここでＳＭＩＦＰＯＤ２６の電磁波漏洩防
止対策について説明する。ＳＭＩＦＰＯＤ２６の外周ま
たは内周に網目状の金属を配置し、フランジとなる底面
に網目状の金属を配置すれば、ＳＭＩＦＰＯＤ２６を装
置に置いたときにアースが取れることになる。この構成
にすることにより周波数９ｋＨｚ〜４００ＧＨΖの範囲
で問題となる値の電磁波がポッドを通り越して装置外に
でることが無くなる。
止対策について説明する。ＳＭＩＦＰＯＤ２６の外周ま
たは内周に網目状の金属を配置し、フランジとなる底面
に網目状の金属を配置すれば、ＳＭＩＦＰＯＤ２６を装
置に置いたときにアースが取れることになる。この構成
にすることにより周波数９ｋＨｚ〜４００ＧＨΖの範囲
で問題となる値の電磁波がポッドを通り越して装置外に
でることが無くなる。
【００２７】また、金属と樹脂が同一の面になってい
て、装置とポッドが密着しているため、パーティクルが
装置内に入ることは無い。ここで、ＳＭＩＦＰＯＤ２６
の底の蓋については電磁波漏洩防止対策を施す必要は無
い。
て、装置とポッドが密着しているため、パーティクルが
装置内に入ることは無い。ここで、ＳＭＩＦＰＯＤ２６
の底の蓋については電磁波漏洩防止対策を施す必要は無
い。
【００２８】また、上記説明では樹脂の内壁に網目状の
金属を配置したが、樹脂の内壁とフランジ部に金属コー
トを施しても同様な効果が得られる。あるいはポッドの
壁の中、すなわち壁の材料の中に電磁波漏洩防止に有効
な網目状の金属を埋め込むようにしても良い。この場
合、露光装置との接触面までアースが取れるようにして
おけば良い。さらに、ＳＭＩＦＰＯＤ２６の材料を電磁
波が限度値以下しか外に出さないような材料を使用して
も良い。
金属を配置したが、樹脂の内壁とフランジ部に金属コー
トを施しても同様な効果が得られる。あるいはポッドの
壁の中、すなわち壁の材料の中に電磁波漏洩防止に有効
な網目状の金属を埋め込むようにしても良い。この場
合、露光装置との接触面までアースが取れるようにして
おけば良い。さらに、ＳＭＩＦＰＯＤ２６の材料を電磁
波が限度値以下しか外に出さないような材料を使用して
も良い。
【００２９】以上により、ＳＭＩＦＰＯＤ２６の容器の
電磁波漏洩防止対策ができるため、この容器を通って電
磁波が限度値を越えてでることがなくなる。
電磁波漏洩防止対策ができるため、この容器を通って電
磁波が限度値を越えてでることがなくなる。
【００３０】
【デバイス生産方法の実施例】次に上記説明したポッド
を用いた微小デバイス製造装置を利用したデバイスの生
産方法の実施例を説明する。図９は微小デバイス（ＩＣ
やＬＳＩ等の半導体チップ、液晶パネル、ＣＣＤ、薄膜
磁気ヘッド、マイクロマシン等）の製造のフローを示
す。ステップ１（回路設計）ではデバイスのパターン設
計を行なう。ステップ２（マスク製作）では設計したパ
ターンを形成したマスクを製作する。一方、ステップ３
（ウエハ製造）ではシリコンやガラス等の材料を用いて
ウエハを製造する。ステップ４（ウエハプロセス）は前
工程と呼ばれ、上記用意したマスクとウエハを用いて、
リソグラフィ技術によってウエハ上に実際の回路を形成
する。次のステップ５（組み立て）は後工程と呼ばれ、
ステップ４によって作製されたウエハを用いて半導体チ
ップ化する工程であり、アッセンブリ工程（ダイシン
グ、ボンディング）、パッケージング工程（チップ封
入）等の工程を含む。ステップ６（検査）ではステップ
５で作製された半導体デバイスの動作確認テスト、耐久
性テスト等の検査を行なう。こうした工程を経て半導体
デバイスが完成し、これが出荷（ステップ７）される。
を用いた微小デバイス製造装置を利用したデバイスの生
産方法の実施例を説明する。図９は微小デバイス（ＩＣ
やＬＳＩ等の半導体チップ、液晶パネル、ＣＣＤ、薄膜
磁気ヘッド、マイクロマシン等）の製造のフローを示
す。ステップ１（回路設計）ではデバイスのパターン設
計を行なう。ステップ２（マスク製作）では設計したパ
ターンを形成したマスクを製作する。一方、ステップ３
（ウエハ製造）ではシリコンやガラス等の材料を用いて
ウエハを製造する。ステップ４（ウエハプロセス）は前
工程と呼ばれ、上記用意したマスクとウエハを用いて、
リソグラフィ技術によってウエハ上に実際の回路を形成
する。次のステップ５（組み立て）は後工程と呼ばれ、
ステップ４によって作製されたウエハを用いて半導体チ
ップ化する工程であり、アッセンブリ工程（ダイシン
グ、ボンディング）、パッケージング工程（チップ封
入）等の工程を含む。ステップ６（検査）ではステップ
５で作製された半導体デバイスの動作確認テスト、耐久
性テスト等の検査を行なう。こうした工程を経て半導体
デバイスが完成し、これが出荷（ステップ７）される。
【００３１】図１０は上記ウエハプロセスの詳細なフロ
ーを示す。ステップ１１（酸化）ではウエハの表面を酸
化させる。ステップ１２（ＣＶＤ）ではウエハ表面に絶
縁膜を形成する。ステップ１３（電極形成）ではウエハ
上に電極を蒸着によって形成する。ステップ１４（イオ
ン打込み）ではウエハにイオンを打ち込む。ステップ１
５（レジスト処理）ではウエハに感光剤を塗布する。ス
テップ１６（露光）では上記説明した半導体などの微小
デバイス製造装置によってマスクの回路パターンをウエ
ハに焼付露光する。ステップ１７（現像）では露光した
ウエハを現像する。ステップ１８（エッチング）では現
像したレジスト像以外の部分を削り取る。ステップ１９
（レジスト剥離）ではエッチングが済んで不要となった
レジストを取り除く。これらのステップを繰り返し行な
うことによって、ウエハ上に多重に回路パターンが形成
される。本実施例の生産方法を用いれば、従来は製造が
難しかった高集積度のデバイスを低コストに製造するこ
とができる。
ーを示す。ステップ１１（酸化）ではウエハの表面を酸
化させる。ステップ１２（ＣＶＤ）ではウエハ表面に絶
縁膜を形成する。ステップ１３（電極形成）ではウエハ
上に電極を蒸着によって形成する。ステップ１４（イオ
ン打込み）ではウエハにイオンを打ち込む。ステップ１
５（レジスト処理）ではウエハに感光剤を塗布する。ス
テップ１６（露光）では上記説明した半導体などの微小
デバイス製造装置によってマスクの回路パターンをウエ
ハに焼付露光する。ステップ１７（現像）では露光した
ウエハを現像する。ステップ１８（エッチング）では現
像したレジスト像以外の部分を削り取る。ステップ１９
（レジスト剥離）ではエッチングが済んで不要となった
レジストを取り除く。これらのステップを繰り返し行な
うことによって、ウエハ上に多重に回路パターンが形成
される。本実施例の生産方法を用いれば、従来は製造が
難しかった高集積度のデバイスを低コストに製造するこ
とができる。
【００３２】
【発明の効果】以上の構成によって、ＦＯＵＰまたは、
ＳＭＩＦＰＯＤ等のミニエンバイロメントポッドに電磁
波漏洩防止対策ができ、半導体デバイス製造装置などの
微小デバイス製造装置にこれらをローディングしたとき
に、微小デバイス製造装置の稼働中に装置から限度値を
越えた電磁波がでることがなくなる。したがって、微小
デバイス製造装置を電磁波妨害特性（電磁放射妨害）の
限度値以内にすることが可能である。
ＳＭＩＦＰＯＤ等のミニエンバイロメントポッドに電磁
波漏洩防止対策ができ、半導体デバイス製造装置などの
微小デバイス製造装置にこれらをローディングしたとき
に、微小デバイス製造装置の稼働中に装置から限度値を
越えた電磁波がでることがなくなる。したがって、微小
デバイス製造装置を電磁波妨害特性（電磁放射妨害）の
限度値以内にすることが可能である。
【図１】 本実施例のＦＯＵＰを装置にローディングし
た時の図である。
た時の図である。
【図２】 実施例１のＦＯＵＰの断面図である。
【図３】 図２をＡ方向から見たときのフランジ部であ
る。
る。
【図４】 キネマティックカップリングのＶ溝とピンで
ある。
ある。
【図５】 キネマティックカップリングの３カ所のＶ溝
とピンが合わさった図である。
とピンが合わさった図である。
【図６】 実施例２のＦＯＵＰである。
【図７】 実施例３の説明図である。
【図８】 従来の半導体露光装置を示す。
【図９】 微小デバイスの製造のフローを示す。
【図１０】 ウエハプロセスの詳細なフローを示す。
１：搬送ロボット、２：キャリア、４：基板（ウエ
ハ）、４ａ：オリエンテーションフラット、５：ＰＡＸ
ステージ、６：ＰＡＹステージ、７：ＰＡθステージ、
８：ＰＡチャック、９〜１１：ＰＡ光学系、１２：ウエ
ハチャック、１３：Ｘステージ、１４：Ｙステージ、１
５：処理ステーション、２０：ＦＯＵＰ、２１：オープ
ナーフランジ、２２：ＦＯＵＰドア、２３：ＦＯＵＰ開
閉扉、２４：ドアロック／解除機構、２５：ＦＯＵＰ２
０の正面蓋、２６：ＳＭＩＦＰＯＤ、２７：ＳＭＩＦＰ
ＯＤ開閉扉、２８：ＳＭＩＦＰＯＤドア、２９：インデ
クサ、３０：キャリア、３１：スイングアーム、３２：
ドア上下機構、３３：キネマティックカップリング、３
４：オープナー、３５：フランジ部、３６：網目状金
属、３７：Ｖ溝、３８：ピン、３９：ＰＡステーショ
ン、４０：搬送ロボット。
ハ）、４ａ：オリエンテーションフラット、５：ＰＡＸ
ステージ、６：ＰＡＹステージ、７：ＰＡθステージ、
８：ＰＡチャック、９〜１１：ＰＡ光学系、１２：ウエ
ハチャック、１３：Ｘステージ、１４：Ｙステージ、１
５：処理ステーション、２０：ＦＯＵＰ、２１：オープ
ナーフランジ、２２：ＦＯＵＰドア、２３：ＦＯＵＰ開
閉扉、２４：ドアロック／解除機構、２５：ＦＯＵＰ２
０の正面蓋、２６：ＳＭＩＦＰＯＤ、２７：ＳＭＩＦＰ
ＯＤ開閉扉、２８：ＳＭＩＦＰＯＤドア、２９：インデ
クサ、３０：キャリア、３１：スイングアーム、３２：
ドア上下機構、３３：キネマティックカップリング、３
４：オープナー、３５：フランジ部、３６：網目状金
属、３７：Ｖ溝、３８：ピン、３９：ＰＡステーショ
ン、４０：搬送ロボット。
Claims (10)
- 【請求項１】 電磁波漏洩防止対策が施された容器面を
有する半導体デバイス製造装置用のミニエンバイロメン
トポッド。 - 【請求項２】 ミニエンバイロメントポッドがフロント
オープン一体型ポッド（ＦＯＵＰ）または標準メカニカ
ルインターフェースポッド（ＳＭＩＦＰＯＤ）である請
求項１に記載のポッド。 - 【請求項３】 電磁波漏洩防止対策がポッドの内壁面、
外壁面、あるいは壁材料内に施されたことを特徴とする
請求項１または２に記載のポッド。 - 【請求項４】 電磁波漏洩防止対策がポッドを装着した
際に半導体デバイス製造装置に接触するポッドの部位に
も施されたことを特徴とする請求項３に記載のポッド。 - 【請求項５】 電磁波漏洩防止対策として網目状金属を
使用したことを特徴とする請求項１ないし４のいずれか
記載のポッド。 - 【請求項６】 電磁波漏洩防止対策として容器に電磁波
をカットする材料を使用するものであることを特徴とす
る請求項１ないし４のいずれか記載のポッド。 - 【請求項７】 周波数が９ｋＨｚ〜４００ＭＨｚに対し
て限度値が１００ｄＢ（μＶ）以下になるような電磁波
漏洩防止対策を施したことを特徴とする請求項１ないし
６のいずれか記載のポッド。 - 【請求項８】 請求項１ないし７のいずれか記載のポッ
ドを装着する手段と、該ポッドを装着した際にポッドと
接触するアースされた部位を有することを特徴とする半
導体デバイス製造装置。 - 【請求項９】 半導体デバイス製造装置が露光装置であ
ることを特徴とする請求項８に記載の半導体デバイス製
造装置。 - 【請求項１０】 請求項８または９に記載の半導体デバ
イス製造装置を用いて半導体デバイスを製造することを
特徴とする半導体デバイス製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10357007A JP2000173911A (ja) | 1998-12-02 | 1998-12-02 | ミニエンバイロメントポッド |
| US11/674,283 US20070175838A1 (en) | 1998-12-02 | 2007-02-13 | Mini-environment pod device, an exposure apparatus and a device manufacturing method using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10357007A JP2000173911A (ja) | 1998-12-02 | 1998-12-02 | ミニエンバイロメントポッド |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000173911A true JP2000173911A (ja) | 2000-06-23 |
Family
ID=18451903
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10357007A Pending JP2000173911A (ja) | 1998-12-02 | 1998-12-02 | ミニエンバイロメントポッド |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20070175838A1 (ja) |
| JP (1) | JP2000173911A (ja) |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4856904A (en) * | 1985-01-21 | 1989-08-15 | Nikon Corporation | Wafer inspecting apparatus |
| US4757355A (en) * | 1985-10-29 | 1988-07-12 | Canon Kabushiki Kaisha | Mask storing mechanism |
| US5006760A (en) * | 1987-01-09 | 1991-04-09 | Motorola, Inc. | Capacitive feed for plasma reactor |
| US4841692A (en) * | 1988-01-29 | 1989-06-27 | Donald N. Coupard | Shielded access apparatus for use in an enclosure for preventing propagation of electromagnetic energy into or out of the enclosure |
| JP3332425B2 (ja) * | 1992-11-10 | 2002-10-07 | キヤノン株式会社 | 基板保持装置、並びにこれを用いた露光装置と半導体デバイス製造方法 |
| JP2000183120A (ja) * | 1998-12-17 | 2000-06-30 | Mitsubishi Electric Corp | プローバ装置及び半導体装置の電気的評価方法 |
| US6709291B1 (en) * | 2000-06-22 | 2004-03-23 | Trw Inc. | Apparatus and method for shielding a circuit from electromagnetic interference |
-
1998
- 1998-12-02 JP JP10357007A patent/JP2000173911A/ja active Pending
-
2007
- 2007-02-13 US US11/674,283 patent/US20070175838A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20070175838A1 (en) | 2007-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100562803B1 (ko) | 레티클 이송 시스템 및 그 방법과 기판 이송 시스템 및 그방법 | |
| US7209220B2 (en) | System for using a two part cover for and a box for protecting a reticle | |
| US6728332B2 (en) | X-ray mask, and exposure method and apparatus using the same | |
| US5989754A (en) | Photomask arrangement protecting reticle patterns from electrostatic discharge damage (ESD) | |
| US6790286B2 (en) | Substrate processing apparatus | |
| KR20010050509A (ko) | 기판 처리 장치의 로드 포트 시스템 및 기판의 처리 방법 | |
| EP0288455B1 (en) | Box door actuated retainer | |
| US6800803B1 (en) | Semiconductor manufacturing method and apparatus | |
| US6808391B2 (en) | Baking apparatus for manufacturing a semiconductor device | |
| KR20040004569A (ko) | 국지화된 공기 흐름 첨가를 통해 초강력 세정의 소규모환경을 생성하기 위한 장치 및 방법 | |
| KR980012203A (ko) | 반도체장치 콘택 오픈 검사 방법 | |
| CN113330547A (zh) | 装载端口模块 | |
| US11532499B2 (en) | Semiconductor processing apparatus and method utilizing electrostatic discharge (ESD) prevention layer | |
| JPH1187459A (ja) | 基板搬送装置、半導体製造システムおよびデバイス製造方法 | |
| JP2000173911A (ja) | ミニエンバイロメントポッド | |
| JP2927284B2 (ja) | 磁気シールドルーム | |
| EP0532211B1 (en) | X-ray mask and semiconductor device manufacturing method using the same | |
| KR100371578B1 (ko) | 반도체 제조 장치, 포드 운반 장치, 포드 운반 방법, 및 반도체 디바이스 제조 방법 | |
| TWI438854B (zh) | 基板處理裝置及其方法 | |
| JPH09320935A (ja) | Ｘ線マスク、該ｘ線マスクを用いたｘ線露光装置、前記ｘ線マスクを用いた半導体デバイスの製造方法、及び前記ｘ線マスクを用いて製造した半導体デバイス | |
| US20070134598A1 (en) | Manufacturing method of semiconductor device, and wafer and manufacturing method thereof | |
| US20200266119A1 (en) | Method of manufacturing semiconductor package using alignment mark on wafer | |
| US20240087945A1 (en) | Semiconductor processing apparatus and method utilizing electrostatic discharge (esd) prevention layer | |
| KR100537423B1 (ko) | 반도체 소자의 패드 오픈 방법 | |
| US6786970B2 (en) | Equipment for fabricating a semiconductor product |