JP2000172624A - 入出力処理システム - Google Patents
入出力処理システムInfo
- Publication number
- JP2000172624A JP2000172624A JP10347223A JP34722398A JP2000172624A JP 2000172624 A JP2000172624 A JP 2000172624A JP 10347223 A JP10347223 A JP 10347223A JP 34722398 A JP34722398 A JP 34722398A JP 2000172624 A JP2000172624 A JP 2000172624A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- input
- processing system
- output processing
- devices
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/74—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for increasing reliability, e.g. using redundant or spare channels or apparatus
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【課題】 １台のチャネル制御装置が故障しても、その
チャネル制御装置の制御下にあるチャネル装置を、他の
故障していないチャネル制御装置により制御可能とし、
入出力装置を継続使用できるようにする。 【解決手段】 本発明は、ＣＨＰ７２０に、従来ＣＨＰ
７２１にのみ接続されていたＣＨ７４０〜７４ｉをも接
続し、ＣＨＰ７２１に、従来ＣＨＰ７２０にのみ接続さ
れていたＣＨ７３０〜７３ｉをも接続して構成される。
これにより、ＣＨＰ７２０、７２１とＣＨ７３０〜７３
ｉ、７４０〜７４ｉとの接続を多重化され、ＣＨＰ７２
０、７２１のそれぞれが、ＣＨ７３０〜７３ｉ、７４０
〜７４ｉの全てを制御可能となり、１台のＣＨＰが故障
した場合にも、他方のＣＨＰが全てのＣＨを制御するこ
とができ、全ての入出力装置を継続使用することがで
き、計算機システムに対する被害を最小限に留めること
ができる。
チャネル制御装置の制御下にあるチャネル装置を、他の
故障していないチャネル制御装置により制御可能とし、
入出力装置を継続使用できるようにする。 【解決手段】 本発明は、ＣＨＰ７２０に、従来ＣＨＰ
７２１にのみ接続されていたＣＨ７４０〜７４ｉをも接
続し、ＣＨＰ７２１に、従来ＣＨＰ７２０にのみ接続さ
れていたＣＨ７３０〜７３ｉをも接続して構成される。
これにより、ＣＨＰ７２０、７２１とＣＨ７３０〜７３
ｉ、７４０〜７４ｉとの接続を多重化され、ＣＨＰ７２
０、７２１のそれぞれが、ＣＨ７３０〜７３ｉ、７４０
〜７４ｉの全てを制御可能となり、１台のＣＨＰが故障
した場合にも、他方のＣＨＰが全てのＣＨを制御するこ
とができ、全ての入出力装置を継続使用することがで
き、計算機システムに対する被害を最小限に留めること
ができる。
Description
【０００１】
【発明の属する技術分野】本発明は、入出力処理システ
ムに係り、特に、複数のチャネル装置のそれぞれと複数
のチャネル制御装置とを接続し、各チャネル制御装置か
ら各チャネル装置を制御可能とする入出力処理システム
に関する。
ムに係り、特に、複数のチャネル装置のそれぞれと複数
のチャネル制御装置とを接続し、各チャネル制御装置か
ら各チャネル装置を制御可能とする入出力処理システム
に関する。
【０００２】
【従来の技術】近年、計算機システムの大規模化に伴
い、システムに接続される入出力装置数が増大してきて
いる。しかし、計算機システムにおけるチャネル装置数
は、物理的及び論理的な制限により思うように増加させ
ることができない状況にある。その結果、計算機システ
ムの信頼性の向上を図るためには、各入出力装置を複数
のチャネル装置と接続することが望ましいにもかかわら
ず、従来の計算機システムは、入出力装置を１つのチャ
ネル装置にしか接続できない場合が多くなっている。
い、システムに接続される入出力装置数が増大してきて
いる。しかし、計算機システムにおけるチャネル装置数
は、物理的及び論理的な制限により思うように増加させ
ることができない状況にある。その結果、計算機システ
ムの信頼性の向上を図るためには、各入出力装置を複数
のチャネル装置と接続することが望ましいにもかかわら
ず、従来の計算機システムは、入出力装置を１つのチャ
ネル装置にしか接続できない場合が多くなっている。
【０００３】図１４は計算機システムにおける従来技術
による入出力処理システムの構成を示すブロック図であ
り、以下、図１４を参照して、従来技術による入出力処
理システムの構成を説明する。図１４において、７０は
命令処理装置（ＩＰ）、７１はシステム制御装置（Ｓ
Ｃ）、７２０、７２１はチャネル制御装置（ＣＨＰ０、
ＣＨＰ１）、７３０〜７３ｉ、７４０〜７４ｉはチャネ
ル装置（ＣＨ００〜ＣＨ０ｉ、ＣＨ１０〜ＣＨ１ｉ）、
７５０〜７５ｎは入出力装置（Ｉ／Ｏ０〜Ｉ／Ｏｎ）、
７６は入出力処理装置（ＩＯＰ）である。
による入出力処理システムの構成を示すブロック図であ
り、以下、図１４を参照して、従来技術による入出力処
理システムの構成を説明する。図１４において、７０は
命令処理装置（ＩＰ）、７１はシステム制御装置（Ｓ
Ｃ）、７２０、７２１はチャネル制御装置（ＣＨＰ０、
ＣＨＰ１）、７３０〜７３ｉ、７４０〜７４ｉはチャネ
ル装置（ＣＨ００〜ＣＨ０ｉ、ＣＨ１０〜ＣＨ１ｉ）、
７５０〜７５ｎは入出力装置（Ｉ／Ｏ０〜Ｉ／Ｏｎ）、
７６は入出力処理装置（ＩＯＰ）である。
【０００４】図１４に示す従来技術による入出力処理シ
ステムは、中央処理装置としてのＩＰ７０と、ＩＰ７０
に接続されたＳＣ７１と、ＳＣ７１に接続された２台の
チャネル制御装置ＣＨＰ０ ７２０、ＣＨＰ１ ７２１
と、ＣＨＰ０ ７２０に接続された複数のチャネル装置
ＣＨ００〜０ｉ ７３０〜７３ｉと、ＣＨＰ１ ７２１
に接続された複数のチャネル装置ＣＨ１０〜１ｉ ７４
０〜７４ｉと、各ＣＨに接続されたＩ／Ｏ０〜ｎ ７５
０〜Ｉ／Ｏ７５ｎとにより構成されている。そして、図
示例では、複数のＩ／Ｏのうち、Ｉ／Ｏｍ ７５ｍが、
異なるチャネル制御装置下に接続されているＣＨ０ｉと
ＣＨ１０との２台のＣＨに接続されており、他のＩ／Ｏ
は、それぞれ、１台のＣＨに接続されている。
ステムは、中央処理装置としてのＩＰ７０と、ＩＰ７０
に接続されたＳＣ７１と、ＳＣ７１に接続された２台の
チャネル制御装置ＣＨＰ０ ７２０、ＣＨＰ１ ７２１
と、ＣＨＰ０ ７２０に接続された複数のチャネル装置
ＣＨ００〜０ｉ ７３０〜７３ｉと、ＣＨＰ１ ７２１
に接続された複数のチャネル装置ＣＨ１０〜１ｉ ７４
０〜７４ｉと、各ＣＨに接続されたＩ／Ｏ０〜ｎ ７５
０〜Ｉ／Ｏ７５ｎとにより構成されている。そして、図
示例では、複数のＩ／Ｏのうち、Ｉ／Ｏｍ ７５ｍが、
異なるチャネル制御装置下に接続されているＣＨ０ｉと
ＣＨ１０との２台のＣＨに接続されており、他のＩ／Ｏ
は、それぞれ、１台のＣＨに接続されている。
【０００５】前述したような構成を持つ入出力処理シス
テムは、例えば、ＣＨＰ０ ７２０が故障した場合、Ｃ
Ｈ００〜０ｉ ７３０〜ＣＨ０７３ｉが使用できなく
る。この結果、Ｉ／Ｏ０〜ｍ−１ ７５０〜Ｉ／Ｏ７５
ｍ−１のＩ／Ｏは、交替パスがないため継続して使用す
ることができなくなってしまう。図示例の場合、Ｉ／Ｏ
ｍ ７５ｍは、故障となっていないＣＨＰ１ ７２１に
接続されているＣＨ１０７４０に対する交替パスがある
ため継続して使用することができる。
テムは、例えば、ＣＨＰ０ ７２０が故障した場合、Ｃ
Ｈ００〜０ｉ ７３０〜ＣＨ０７３ｉが使用できなく
る。この結果、Ｉ／Ｏ０〜ｍ−１ ７５０〜Ｉ／Ｏ７５
ｍ−１のＩ／Ｏは、交替パスがないため継続して使用す
ることができなくなってしまう。図示例の場合、Ｉ／Ｏ
ｍ ７５ｍは、故障となっていないＣＨＰ１ ７２１に
接続されているＣＨ１０７４０に対する交替パスがある
ため継続して使用することができる。
【０００６】
【発明が解決しようとする課題】前述したように従来技
術による入出力処理システムは、複数のチャネル装置の
それぞれが１台のチャネル制御装置と接続されて制御さ
れている。このため、このような従来技術による入出力
処理システムは、入出力装置が接続されているチャネル
装置を多数制御しているチャネル制御装置に障害が発生
すると、入出力装置に交替パスがないため、それらの入
出力装置の全てが使用できなくなってしまい、システム
に対する被害が非常に大きくなるという問題点を生じさ
せてしまう。
術による入出力処理システムは、複数のチャネル装置の
それぞれが１台のチャネル制御装置と接続されて制御さ
れている。このため、このような従来技術による入出力
処理システムは、入出力装置が接続されているチャネル
装置を多数制御しているチャネル制御装置に障害が発生
すると、入出力装置に交替パスがないため、それらの入
出力装置の全てが使用できなくなってしまい、システム
に対する被害が非常に大きくなるという問題点を生じさ
せてしまう。
【０００７】本発明の目的は、前述した従来技術の問題
点を解決し、チャネル制御装置を多重化して複数のチャ
ネル装置のそれぞれを複数のチャネル制御装置と接続
し、各チャネル装置を複数のチャネル制御装置から制御
可能とすることにより、１台のチャネル制御装置が故障
しても、そのチャネル制御装置の制御下にあるチャネル
装置を、他の故障していないチャネル制御装置により制
御可能とし、入出力装置を継続使用できるようにした入
出力処理システムを提供することにある。
点を解決し、チャネル制御装置を多重化して複数のチャ
ネル装置のそれぞれを複数のチャネル制御装置と接続
し、各チャネル装置を複数のチャネル制御装置から制御
可能とすることにより、１台のチャネル制御装置が故障
しても、そのチャネル制御装置の制御下にあるチャネル
装置を、他の故障していないチャネル制御装置により制
御可能とし、入出力装置を継続使用できるようにした入
出力処理システムを提供することにある。
【０００８】
【課題を解決するための手段】本発明によれば前記目的
は、中央処理装置と、入出力装置との間でデータの送受
信を行うチャネル装置と、複数のチャネル装置を制御す
るチャネル制御装置とからなる入出力処理システムにお
いて、前記チャネル制御装置を複数備え、前記複数のチ
ャネル装置のそれぞれが、前記複数のチャネル制御装置
と接続する経路を備え、前記中央処理装置があるチャネ
ル装置を起動する場合、起動可能な複数のチャネル制御
装置のどのチャネル制御装置からチャネル装置を起動す
るかを決める第１の手段を備えることにより、また、前
記第１の手段が、プログラムが使う論理チャネル装置番
号と、ハードウェアが使う物理チャネル装置番号と、使
用可能なチャネル制御装置番号とを対応付けるテーブル
として構成されることにより達成される。
は、中央処理装置と、入出力装置との間でデータの送受
信を行うチャネル装置と、複数のチャネル装置を制御す
るチャネル制御装置とからなる入出力処理システムにお
いて、前記チャネル制御装置を複数備え、前記複数のチ
ャネル装置のそれぞれが、前記複数のチャネル制御装置
と接続する経路を備え、前記中央処理装置があるチャネ
ル装置を起動する場合、起動可能な複数のチャネル制御
装置のどのチャネル制御装置からチャネル装置を起動す
るかを決める第１の手段を備えることにより、また、前
記第１の手段が、プログラムが使う論理チャネル装置番
号と、ハードウェアが使う物理チャネル装置番号と、使
用可能なチャネル制御装置番号とを対応付けるテーブル
として構成されることにより達成される。
【０００９】また、前記目的は、前記入出力装置から中
央処理装置に割り込みを行う場合、入出力装置と接続さ
れているチャネル装置から割り込みが可能な複数のチャ
ネル制御装置のどのチャネル制御装置から割り込むかを
決める第２の手段を備えることにより、また、前記第１
の手段が主記憶装置内に備えられ、前記第２の手段がチ
ャネル装置内に備えられることにより達成される。
央処理装置に割り込みを行う場合、入出力装置と接続さ
れているチャネル装置から割り込みが可能な複数のチャ
ネル制御装置のどのチャネル制御装置から割り込むかを
決める第２の手段を備えることにより、また、前記第１
の手段が主記憶装置内に備えられ、前記第２の手段がチ
ャネル装置内に備えられることにより達成される。
【００１０】また、前記目的は、前記複数のチャネル制
御装置の１つが故障した場合、前記第１、第２の手段を
変更することにより、故障していない他のチャネル制御
装置が全チャネル装置を起動し、全チャネル装置からの
割り込みを受けて入出力処理を行うことにより達成され
る。
御装置の１つが故障した場合、前記第１、第２の手段を
変更することにより、故障していない他のチャネル制御
装置が全チャネル装置を起動し、全チャネル装置からの
割り込みを受けて入出力処理を行うことにより達成され
る。
【００１１】さらに、前記目的は、前記チャネル制御装
置の故障を、サービスプロセッサにより検知し、そのサ
ービスプロセッサが、他のチャネル制御装置に対して故
障したチャネル制御装置に接続されていた各チャネル装
置を接続する指示を出し、その指示を受けたチャネル制
御装置が、前記第１の手段と第２の手段とを変更するこ
とにより、また、前記故障したチャネル制御装置がシス
テム作動中に正常なチャネル制御装置に交換された後、
前記サービスプロセッサが、交換された新たなチャネル
制御装置をイニシャライズし、故障したチャネル制御装
置からチャネル装置を引き継いでいたチャネル制御装置
に対して引き継いでいた各チャネル装置を交換したチャ
ネル制御装置へ接続する指示を出し、その指示を受けた
チャネル制御装置が、前記第１の手段と第２の手段とを
変更することにより達成される。
置の故障を、サービスプロセッサにより検知し、そのサ
ービスプロセッサが、他のチャネル制御装置に対して故
障したチャネル制御装置に接続されていた各チャネル装
置を接続する指示を出し、その指示を受けたチャネル制
御装置が、前記第１の手段と第２の手段とを変更するこ
とにより、また、前記故障したチャネル制御装置がシス
テム作動中に正常なチャネル制御装置に交換された後、
前記サービスプロセッサが、交換された新たなチャネル
制御装置をイニシャライズし、故障したチャネル制御装
置からチャネル装置を引き継いでいたチャネル制御装置
に対して引き継いでいた各チャネル装置を交換したチャ
ネル制御装置へ接続する指示を出し、その指示を受けた
チャネル制御装置が、前記第１の手段と第２の手段とを
変更することにより達成される。
【００１２】
【発明の実施の形態】以下、本発明による入出力処理装
置の一実施形態を図面により詳細に説明する。
置の一実施形態を図面により詳細に説明する。
【００１３】図１は本発明の一実施形態による入出力処
理システムの構成の概略を示すブロック図であり、図１
における図の符号は図１４の場合と同一である。
理システムの構成の概略を示すブロック図であり、図１
における図の符号は図１４の場合と同一である。
【００１４】図１に示す本発明の一実施形態は、図１４
に示す従来技術に対して本発明を適用した場合の概念を
説明するものであり、図１から判るように、図１４に示
した従来技術におけるＣＨＰ０ ７２０、ＣＨＰ１ ７
２１とＣＨ００〜０ｉ ７３０〜７３ｉ、ＣＨ１０ 〜
１ｉ ７４０〜７４ｉとの接続を多重化したものであ
る。すなわち、図１に示す本発明の一実施形態は、ＣＨ
Ｐ０ ７２０に、従来技術の場合にＣＨＰ１ ７２１に
のみ接続されていたＣＨ１０〜１ｉ ７４０〜７４ｉを
も接続し、また、ＣＨＰ１ ７２１に、従来技術の場合
にＣＨＰ０ ７２０にのみ接続されていたＣＨ００〜０
ｉ ７３０〜７３ｉをも接続して構成される。
に示す従来技術に対して本発明を適用した場合の概念を
説明するものであり、図１から判るように、図１４に示
した従来技術におけるＣＨＰ０ ７２０、ＣＨＰ１ ７
２１とＣＨ００〜０ｉ ７３０〜７３ｉ、ＣＨ１０ 〜
１ｉ ７４０〜７４ｉとの接続を多重化したものであ
る。すなわち、図１に示す本発明の一実施形態は、ＣＨ
Ｐ０ ７２０に、従来技術の場合にＣＨＰ１ ７２１に
のみ接続されていたＣＨ１０〜１ｉ ７４０〜７４ｉを
も接続し、また、ＣＨＰ１ ７２１に、従来技術の場合
にＣＨＰ０ ７２０にのみ接続されていたＣＨ００〜０
ｉ ７３０〜７３ｉをも接続して構成される。
【００１５】前述のように、ＣＨＰ０ ７２０、ＣＨＰ
１ ７２１とＣＨ００〜０ｉ ７３０〜７３ｉ、ＣＨ１
０〜１ｉ ７４０〜７４ｉとの接続を多重化したことに
より、図１に示す入出力処理システムは、ＣＨＰ０ ７
２０、ＣＨＰ１ ７２１のそれぞれが、ＣＨ００〜０ｉ
７３０〜７３ｉ、ＣＨ１０〜１ｉ ７４０〜７４ｉの
全てを制御可能となり、１台のＣＨＰが故障した場合に
も、他方のＣＨＰが全てのＣＨを制御することができ、
全ての入出力装置を継続使用することができ、計算機シ
ステムに対する被害を最小限に留めることができる。
１ ７２１とＣＨ００〜０ｉ ７３０〜７３ｉ、ＣＨ１
０〜１ｉ ７４０〜７４ｉとの接続を多重化したことに
より、図１に示す入出力処理システムは、ＣＨＰ０ ７
２０、ＣＨＰ１ ７２１のそれぞれが、ＣＨ００〜０ｉ
７３０〜７３ｉ、ＣＨ１０〜１ｉ ７４０〜７４ｉの
全てを制御可能となり、１台のＣＨＰが故障した場合に
も、他方のＣＨＰが全てのＣＨを制御することができ、
全ての入出力装置を継続使用することができ、計算機シ
ステムに対する被害を最小限に留めることができる。
【００１６】図２は本発明の一実施形態による入出力処
理システムの具体的な構成を示すブロック図、図３は図
２におけるＣＨＰの詳細な構成を示すブロック図、図４
は図２におけるＣＨの内部に設けられるＳＥＬＥＣＴの
詳細な構成を示すブロック図である。図２〜図４におい
て、１は命令処理装置（ＩＰ）、２１はシステム制御装
置（ＳＣ）、２は主記憶装置（ＭＳ）、３はサービスプ
ロセッサ（ＳＶＰ）、４は入出力処理装置（ＩＯＰ）、
５０はチャネル制御装置０（ＣＨＰ０）、５１はチャネ
ル制御装置１（ＣＨＰ１）、６００〜６０ｉはチャネル
装置（ＣＨ０〜ＣＨｉ）、２０はＣＨＰとＣＨｓの論理
的な接続状態を示すテーブル（ＴＡＢＬＥ）、２２はＩ
／Ｏ起動のキューブロック（ＩＯＱＢ）、２３はＩ／Ｏ
起動の制御情報が格納されているサブチャネル（ＳＵＢ
ＣＨ）、５６、５７はローカルストレージ（ＬＳ）、５
８、５９はマイクロプログラム制御によりＣＨの起動・
割り込みを制御しているチャネルパスコントローラ（Ｃ
ＰＣ）、６００〜６０ｉはＣＨがどちらのＣＨＰに割り
込みを上げるかを制御するＣＨ内のセレクタ（ＳＥＬＥ
ＣＴ）、５２、５３はＳＣ側のバッファ（ＢＵＦＭ）、
５４０〜５４ｉ、５５０〜５５ｉは、ＣＨ側のバッファ
（ＢＵＦＣ０〜ＢＵＦＣｉ）、６１０はフリップフロッ
プ（ＳＥＬＣＨＰ）である。
理システムの具体的な構成を示すブロック図、図３は図
２におけるＣＨＰの詳細な構成を示すブロック図、図４
は図２におけるＣＨの内部に設けられるＳＥＬＥＣＴの
詳細な構成を示すブロック図である。図２〜図４におい
て、１は命令処理装置（ＩＰ）、２１はシステム制御装
置（ＳＣ）、２は主記憶装置（ＭＳ）、３はサービスプ
ロセッサ（ＳＶＰ）、４は入出力処理装置（ＩＯＰ）、
５０はチャネル制御装置０（ＣＨＰ０）、５１はチャネ
ル制御装置１（ＣＨＰ１）、６００〜６０ｉはチャネル
装置（ＣＨ０〜ＣＨｉ）、２０はＣＨＰとＣＨｓの論理
的な接続状態を示すテーブル（ＴＡＢＬＥ）、２２はＩ
／Ｏ起動のキューブロック（ＩＯＱＢ）、２３はＩ／Ｏ
起動の制御情報が格納されているサブチャネル（ＳＵＢ
ＣＨ）、５６、５７はローカルストレージ（ＬＳ）、５
８、５９はマイクロプログラム制御によりＣＨの起動・
割り込みを制御しているチャネルパスコントローラ（Ｃ
ＰＣ）、６００〜６０ｉはＣＨがどちらのＣＨＰに割り
込みを上げるかを制御するＣＨ内のセレクタ（ＳＥＬＥ
ＣＴ）、５２、５３はＳＣ側のバッファ（ＢＵＦＭ）、
５４０〜５４ｉ、５５０〜５５ｉは、ＣＨ側のバッファ
（ＢＵＦＣ０〜ＢＵＦＣｉ）、６１０はフリップフロッ
プ（ＳＥＬＣＨＰ）である。
【００１７】本発明の一実施形態による入出力処理シス
テムは、図２に示すように、ＳＶＰ３が備えられ、ＳＣ
２１内にＭＳ２が設けられる点を除いて、図１により説
明したものと同様に構成されている。そして、ＭＳ２内
には、後述する構成を持つＴＡＢＬＥ２０、ＩＯＱＢ２
２及びＳＵＳＣＨ２３が設けられており、ＣＨＰ０５
０、ＣＨＰ１ ５１内には、それぞれ、ＬＳ５６、５
７、ＣＰＣ５８、５９が設けられている。また、各ＣＨ
内にはＳＥＬＥＣＴ６００〜６０ｉが設けられている。
テムは、図２に示すように、ＳＶＰ３が備えられ、ＳＣ
２１内にＭＳ２が設けられる点を除いて、図１により説
明したものと同様に構成されている。そして、ＭＳ２内
には、後述する構成を持つＴＡＢＬＥ２０、ＩＯＱＢ２
２及びＳＵＳＣＨ２３が設けられており、ＣＨＰ０５
０、ＣＨＰ１ ５１内には、それぞれ、ＬＳ５６、５
７、ＣＰＣ５８、５９が設けられている。また、各ＣＨ
内にはＳＥＬＥＣＴ６００〜６０ｉが設けられている。
【００１８】さらに、ＣＨＰ０ ５０、ＣＨＰ１ ５１
内には、図３に示すように、ＳＣ２１と接続されたＢＵ
ＦＭ５２、５３と、各ＣＨに接続されたＢＵＦＣ５４０
〜５４ｉ、５５０〜５５ｉとが備えられている。これら
のＣＨＰ０ ５０、ＣＨＰ１５１において、ＳＣ２１か
ら送られてきたデータは、まず、ＢＵＦＭ５２、５３に
格納され、そのデータを転送すべきＣＨ０〜ｉ ６０〜
６ｉが接続されたＢＵＦＣ５４０〜５４ｉ、５５０〜５
５ｉに移された後、ＣＨへデータを転送する。また、Ｃ
Ｈ０〜ｉ ６０〜６ｉから送られてきたデータは、ま
ず、そのＣＨが接続されたＢＵＦＣ５４０〜５４ｉ、５
５０〜５５ｉに格納され、ＢＵＦＭ５２、５３に移され
た後ＳＣ２１へ転送される。また、ＣＰＣ５８、５９
は、ＢＵＦＭ５２、５３を介してＳＣ２１と、ＢＵＦＣ
５４０〜５４ｉ、５５０〜５５ｉを介してＣＨと起動・
割り込み／データの通信を行うことができる。
内には、図３に示すように、ＳＣ２１と接続されたＢＵ
ＦＭ５２、５３と、各ＣＨに接続されたＢＵＦＣ５４０
〜５４ｉ、５５０〜５５ｉとが備えられている。これら
のＣＨＰ０ ５０、ＣＨＰ１５１において、ＳＣ２１か
ら送られてきたデータは、まず、ＢＵＦＭ５２、５３に
格納され、そのデータを転送すべきＣＨ０〜ｉ ６０〜
６ｉが接続されたＢＵＦＣ５４０〜５４ｉ、５５０〜５
５ｉに移された後、ＣＨへデータを転送する。また、Ｃ
Ｈ０〜ｉ ６０〜６ｉから送られてきたデータは、ま
ず、そのＣＨが接続されたＢＵＦＣ５４０〜５４ｉ、５
５０〜５５ｉに格納され、ＢＵＦＭ５２、５３に移され
た後ＳＣ２１へ転送される。また、ＣＰＣ５８、５９
は、ＢＵＦＭ５２、５３を介してＳＣ２１と、ＢＵＦＣ
５４０〜５４ｉ、５５０〜５５ｉを介してＣＨと起動・
割り込み／データの通信を行うことができる。
【００１９】各ＣＨ内に設けられるＳＥＬＥＣＴは、図
４にＣＨ０ ６０に設けられるＳＥＬＥＣＴ６００を代
表例として示すように、ＳＥＬＣＨＰ６１０と２つのア
ンドゲートとにより構成される。そして、ＳＥＬＥＣＴ
は６００は、ＳＥＬＣＨＰ６１０の値が‘０’のとき、
ＣＨ０ ６０からの割り込み／データをＣＨＰ０ ５０
へ伝え、また、その値が‘１’のとき、ＣＨ０ ６０か
らの割り込み／データをＣＨＰ１ ５１へ伝える。
４にＣＨ０ ６０に設けられるＳＥＬＥＣＴ６００を代
表例として示すように、ＳＥＬＣＨＰ６１０と２つのア
ンドゲートとにより構成される。そして、ＳＥＬＥＣＴ
は６００は、ＳＥＬＣＨＰ６１０の値が‘０’のとき、
ＣＨ０ ６０からの割り込み／データをＣＨＰ０ ５０
へ伝え、また、その値が‘１’のとき、ＣＨ０ ６０か
らの割り込み／データをＣＨＰ１ ５１へ伝える。
【００２０】前述したような構成を持つ本発明の一実施
形態による入出力処理システムは、ＣＨ０〜ｉ ６０〜
６ｉのそれぞれが、ＣＨＰ０ ５０かＣＨＰ１ ５１の
どちらか一方と論理的に接続されて入出力処理を行って
おり、１台のＣＨＰが故障した場合、その故障したＣＨ
Ｐに論理的に接続され制御されていたＣＨをもう１台の
故障していないＣＨＰに論理的に接続を切り換え制御す
ることにより、ＣＨを継続して使用すること、すなわ
ち、ＣＨに接続されているＩ／Ｏを継続して使用するこ
とが可能となる。
形態による入出力処理システムは、ＣＨ０〜ｉ ６０〜
６ｉのそれぞれが、ＣＨＰ０ ５０かＣＨＰ１ ５１の
どちらか一方と論理的に接続されて入出力処理を行って
おり、１台のＣＨＰが故障した場合、その故障したＣＨ
Ｐに論理的に接続され制御されていたＣＨをもう１台の
故障していないＣＨＰに論理的に接続を切り換え制御す
ることにより、ＣＨを継続して使用すること、すなわ
ち、ＣＨに接続されているＩ／Ｏを継続して使用するこ
とが可能となる。
【００２１】図５はＭＳ２に格納されているＴＡＢＬＥ
２０の内容を説明する図、図６はＣＨＰ５０が故障した
ことにより書き換えられたＴＡＢＬＥ２０の内容を説明
する図、図７はＭＳ２に格納されているＩＯＱＢ２２の
内容を説明する図、図８はＭＳ２に格納されているＳＵ
ＢＣＨ２３の入出力装置に対応して設けられているＳＵ
ＢＣＨ０の内容を説明する図、図９はＣＨＰ０〜１ ５
０〜５１内のＬＳ５６に格納されている各ＣＨ毎の動作
状態を示すＢＵＳＹフラグについて説明する図であり、
以下、これらについて説明する。
２０の内容を説明する図、図６はＣＨＰ５０が故障した
ことにより書き換えられたＴＡＢＬＥ２０の内容を説明
する図、図７はＭＳ２に格納されているＩＯＱＢ２２の
内容を説明する図、図８はＭＳ２に格納されているＳＵ
ＢＣＨ２３の入出力装置に対応して設けられているＳＵ
ＢＣＨ０の内容を説明する図、図９はＣＨＰ０〜１ ５
０〜５１内のＬＳ５６に格納されている各ＣＨ毎の動作
状態を示すＢＵＳＹフラグについて説明する図であり、
以下、これらについて説明する。
【００２２】なお、前述の構成において、ＴＡＢＬＥ２
０、ＩＯＱＢ２２、ＳＵＢＣＨ２３は、ＭＳ２内に設け
られる必要はなく、ＩＰ、ＣＨＰ（ＩＯＰ）から共通に
アクセスすることができる記憶装置内に設けられればよ
い。また、後述するような機能を実行するＳＶＰは、そ
の機能をＩＰまたはＣＨＰ（ＩＯＰ）に実行させるよう
にしておけば、設ける必要はない。
０、ＩＯＱＢ２２、ＳＵＢＣＨ２３は、ＭＳ２内に設け
られる必要はなく、ＩＰ、ＣＨＰ（ＩＯＰ）から共通に
アクセスすることができる記憶装置内に設けられればよ
い。また、後述するような機能を実行するＳＶＰは、そ
の機能をＩＰまたはＣＨＰ（ＩＯＰ）に実行させるよう
にしておけば、設ける必要はない。
【００２３】ＴＡＢＬＥ２０は、ＣＨＰとＣＨとの論理
的な接続状態を規定するもので、図５に示すように、起
動するＣＨを示す論理ＣＨ番号と、その論理ＣＨ番号に
対応する物理ＣＨ番号と、そのＣＨがどちらのＣＨＰに
論理的に接続されているかを示すＣＨＰ番号とが展開さ
れている。また、各ＣＨが接続されるＣＨＰは、ＣＨＰ
番号０、１を有するＣＨＰ０、ＣＨＰ１に図５に例示す
るように割り振られている。
的な接続状態を規定するもので、図５に示すように、起
動するＣＨを示す論理ＣＨ番号と、その論理ＣＨ番号に
対応する物理ＣＨ番号と、そのＣＨがどちらのＣＨＰに
論理的に接続されているかを示すＣＨＰ番号とが展開さ
れている。また、各ＣＨが接続されるＣＨＰは、ＣＨＰ
番号０、１を有するＣＨＰ０、ＣＨＰ１に図５に例示す
るように割り振られている。
【００２４】いま、図５に示すようなＣＨＰとＣＨとの
論理的な接続状態で、図２に示す入出力処理システムが
動作中に、ＣＨＰ０ ５０が故障したものとする。この
場合、図５により説明したＴＡＢＬＥ２０は、図６に示
すように書き換えられる。すなわち、ＣＨＰ０ ５０が
故障したことにより、それまで、このＣＨＰ０ ５０に
より制御されていたＣＨは、動作が不可能になるので、
これらの各ＣＨがＣＨＰ１ ５１に接続されて制御され
るように、図５のＴＡＢＬＥ２０の内容が、図６に示す
ように書き換えらる。
論理的な接続状態で、図２に示す入出力処理システムが
動作中に、ＣＨＰ０ ５０が故障したものとする。この
場合、図５により説明したＴＡＢＬＥ２０は、図６に示
すように書き換えられる。すなわち、ＣＨＰ０ ５０が
故障したことにより、それまで、このＣＨＰ０ ５０に
より制御されていたＣＨは、動作が不可能になるので、
これらの各ＣＨがＣＨＰ１ ５１に接続されて制御され
るように、図５のＴＡＢＬＥ２０の内容が、図６に示す
ように書き換えらる。
【００２５】ＭＳ２に格納されているＩＯＱＢ２２は、
ＣＨＰ毎にＩ／Ｏ起動のキューを制御するために使用さ
れ、図７に示すように、各ＣＨＰに、キューイングされ
ているＩ／Ｏ起動数、すなわち、キューの長さ２２２、
２２３と、キューの先頭ＳＵＢＣＨ番号２２４、２２５
と、キューの末尾ＳＵＢＣＨ番号２２６、２２７と、Ｉ
Ｐ１によるエンキューイング処理、ＣＨＰ０ ５０、Ｃ
ＨＰ１ ５１によるエンキューイング処理／デキューイ
ング処理の競合を防ぐために用いられるロック２２０、
２２１とを格納可能に構成されている。
ＣＨＰ毎にＩ／Ｏ起動のキューを制御するために使用さ
れ、図７に示すように、各ＣＨＰに、キューイングされ
ているＩ／Ｏ起動数、すなわち、キューの長さ２２２、
２２３と、キューの先頭ＳＵＢＣＨ番号２２４、２２５
と、キューの末尾ＳＵＢＣＨ番号２２６、２２７と、Ｉ
Ｐ１によるエンキューイング処理、ＣＨＰ０ ５０、Ｃ
ＨＰ１ ５１によるエンキューイング処理／デキューイ
ング処理の競合を防ぐために用いられるロック２２０、
２２１とを格納可能に構成されている。
【００２６】ＭＳ２に格納されているＳＵＢＣＨ２３
は、各入出力装置に対応して設けられ、入出力処理に必
要な種々の情報が格納されるが、図８には、ＳＵＢＣＨ
０を代表として、本発明に関連する情報についてのみ示
している。図示ＳＵＢＣＨ０において、ロック２３０
は、前述したＩＯＱＢ２２のロック２２０、２２１と同
様の機能を持ち、また、２３１〜２３４は、このＳＵＢ
ＣＨ０に対応した入出力装置を起動するために選択可能
なＣＨの論理ＣＨ番号である。キューイングポインタ２
３５は、Ｉ／Ｏ起動のキューを形成するために必要な情
報であり、このＳＵＢＣＨ０の次にキューイングされて
いるＳＵＢＣＨ番号等が格納される。
は、各入出力装置に対応して設けられ、入出力処理に必
要な種々の情報が格納されるが、図８には、ＳＵＢＣＨ
０を代表として、本発明に関連する情報についてのみ示
している。図示ＳＵＢＣＨ０において、ロック２３０
は、前述したＩＯＱＢ２２のロック２２０、２２１と同
様の機能を持ち、また、２３１〜２３４は、このＳＵＢ
ＣＨ０に対応した入出力装置を起動するために選択可能
なＣＨの論理ＣＨ番号である。キューイングポインタ２
３５は、Ｉ／Ｏ起動のキューを形成するために必要な情
報であり、このＳＵＢＣＨ０の次にキューイングされて
いるＳＵＢＣＨ番号等が格納される。
【００２７】ＣＨＰ０ ５０、ＣＨＰ１ ５１内のＬＳ
５６には、図９に示すように、各ＣＨ毎の動作状態を示
すＢＵＳＹフラグ２６０〜２６ｉが格納されており、Ｃ
Ｈを起動したとき、または、ＣＨから割り込みを受けた
ときにそのＣＨに対応したＢＵＳＹフラグが“１”にさ
れ、処理が終了したとき“０”にされる。
５６には、図９に示すように、各ＣＨ毎の動作状態を示
すＢＵＳＹフラグ２６０〜２６ｉが格納されており、Ｃ
Ｈを起動したとき、または、ＣＨから割り込みを受けた
ときにそのＣＨに対応したＢＵＳＹフラグが“１”にさ
れ、処理が終了したとき“０”にされる。
【００２８】図１０はＳＣ２１、ＣＰＣ５８、５９、Ｃ
Ｈ０〜ｉ ６０〜６ｉの各ユニット間で転送されるパケ
ットのフォーマットを説明する図であり、以下、これに
ついて説明する。
Ｈ０〜ｉ ６０〜６ｉの各ユニット間で転送されるパケ
ットのフォーマットを説明する図であり、以下、これに
ついて説明する。
【００２９】ＣＨＰからＣＨへの起動パケット８０は、
ＣＰＣ５８、５９から各ＣＨへの起動を行うパケット
で、パケット名１０、物理ＣＨ番号、起動コードにより
構成される。ＣＨＰのＣＰＣから送出されるこのパケッ
ト８０は、その中に含まれる物理ＣＨ番号に対応したＢ
ＵＦＣを通してＣＨに転送される。起動コードとして
は、図示のように、強制ＩＤＬＥ指示、強制ＩＤＬＥ解
除指示、ＳＳＣＨ（ＣＨへの起動）指示が規定されてい
る。
ＣＰＣ５８、５９から各ＣＨへの起動を行うパケット
で、パケット名１０、物理ＣＨ番号、起動コードにより
構成される。ＣＨＰのＣＰＣから送出されるこのパケッ
ト８０は、その中に含まれる物理ＣＨ番号に対応したＢ
ＵＦＣを通してＣＨに転送される。起動コードとして
は、図示のように、強制ＩＤＬＥ指示、強制ＩＤＬＥ解
除指示、ＳＳＣＨ（ＣＨへの起動）指示が規定されてい
る。
【００３０】ＣＨからＣＨＰへの割り込みパケット８１
は、ＣＨからＣＰＣ５８、５９への割り込みを行うパケ
ットで、パケット名２０、物理ＣＨ番号、割り込みコー
ドにより構成される。ＣＨから送出されるこのパケット
８１は、そのＣＨに対応したＢＵＦＣを通してＣＰＣ転
送される。ＣＰＣは、このパケット内の物理ＣＨ番号に
よってどのＣＨからの割り込みであるかを認識する。割
り込みコードとしては、コンディションコードＣＣによ
る正常実行、ＢＵＳＹがある。
は、ＣＨからＣＰＣ５８、５９への割り込みを行うパケ
ットで、パケット名２０、物理ＣＨ番号、割り込みコー
ドにより構成される。ＣＨから送出されるこのパケット
８１は、そのＣＨに対応したＢＵＦＣを通してＣＰＣ転
送される。ＣＰＣは、このパケット内の物理ＣＨ番号に
よってどのＣＨからの割り込みであるかを認識する。割
り込みコードとしては、コンディションコードＣＣによ
る正常実行、ＢＵＳＹがある。
【００３１】ＣＰＣからのＭＳストアパケット８２は、
ＣＰＣ５８、５９からＳＣ２１へのＭＳストアを要求す
るパケットで、パケット名３０、ＭＳアドレス、ストア
データにより構成される。ＣＰＣ５８、５９から送出さ
れるこのパケット８２は、ＢＵＦＭ５２、５３を通して
ＳＣ２１へ転送される。
ＣＰＣ５８、５９からＳＣ２１へのＭＳストアを要求す
るパケットで、パケット名３０、ＭＳアドレス、ストア
データにより構成される。ＣＰＣ５８、５９から送出さ
れるこのパケット８２は、ＢＵＦＭ５２、５３を通して
ＳＣ２１へ転送される。
【００３２】ＣＨからのＭＳストアパケット８３は、Ｃ
ＨからＳＣ２１へのＭＳストアを要求するパケットで、
パケット名３１、物理ＣＨ番号、ＭＳアドレス、ストア
データにより構成される。ＣＨから送出されるこのパケ
ット８３は、そのＣＨに対応したＢＵＦＣからＢＵＦＭ
５２、５３を通してＳＣ２１へ転送される。
ＨからＳＣ２１へのＭＳストアを要求するパケットで、
パケット名３１、物理ＣＨ番号、ＭＳアドレス、ストア
データにより構成される。ＣＨから送出されるこのパケ
ット８３は、そのＣＨに対応したＢＵＦＣからＢＵＦＭ
５２、５３を通してＳＣ２１へ転送される。
【００３３】ＣＰＣからのＭＳフェッチパケット８４
は、ＣＰＣ５８、５９からＳＣ２１へのＭＳフェッチを
要求するパケットで、パケット名４０、ＭＳアドレスに
より構成される。ＣＰＣ５８、５９から送出されるこの
パケット８４は、ＢＵＦＭ５２、５３を通してＳＣ２１
へ転送される。
は、ＣＰＣ５８、５９からＳＣ２１へのＭＳフェッチを
要求するパケットで、パケット名４０、ＭＳアドレスに
より構成される。ＣＰＣ５８、５９から送出されるこの
パケット８４は、ＢＵＦＭ５２、５３を通してＳＣ２１
へ転送される。
【００３４】ＣＰＣへのフェッチデータパケット８６
は、ＣＰＣからのＭＳフェッチパケット８４に対する応
答としてのパケットで、パケット名５０、フェッチデー
タにより構成される。ＳＣ２１から送出されるこのパケ
ット８６は、ＳＣ２１からＢＵＦＭ５２、５３を通して
ＣＰＣ５８、５９へ転送される。
は、ＣＰＣからのＭＳフェッチパケット８４に対する応
答としてのパケットで、パケット名５０、フェッチデー
タにより構成される。ＳＣ２１から送出されるこのパケ
ット８６は、ＳＣ２１からＢＵＦＭ５２、５３を通して
ＣＰＣ５８、５９へ転送される。
【００３５】ＣＨからのＭＳフェッチパケット８５は、
ＣＨからＳＣ２１へのＭＳフェッチを要求するパケット
で、パケット名４１、物理ＣＨ番号、ＭＳアドレスによ
り構成される。ＣＨから送出されたこのパケット８５
は、そのＣＨに対応したＢＵＦＣからＢＵＦＭ５２、５
３を通してＳＣ２１へ転送される。
ＣＨからＳＣ２１へのＭＳフェッチを要求するパケット
で、パケット名４１、物理ＣＨ番号、ＭＳアドレスによ
り構成される。ＣＨから送出されたこのパケット８５
は、そのＣＨに対応したＢＵＦＣからＢＵＦＭ５２、５
３を通してＳＣ２１へ転送される。
【００３６】ＣＨへのフェッチデータパケット８７は、
ＣＨからのＭＳフェッチパケット８５に対する応答とし
てのパケットで、パケット名５１、物理ＣＨ番号、フェ
ッチデータにより構成される。ＳＣ２１から送出される
このパケット８７は、ＳＣ２１からＢＵＦＭ５２、５３
と、このパケット内の物理ＣＨ番号に対応したをＢＵＦ
Ｃ通してＣＨへ転送される。
ＣＨからのＭＳフェッチパケット８５に対する応答とし
てのパケットで、パケット名５１、物理ＣＨ番号、フェ
ッチデータにより構成される。ＳＣ２１から送出される
このパケット８７は、ＳＣ２１からＢＵＦＭ５２、５３
と、このパケット内の物理ＣＨ番号に対応したをＢＵＦ
Ｃ通してＣＨへ転送される。
【００３７】図１１はプログラムからＳＳＣＨ（スター
トサブチャネル）命令が発行されてからＣＨを選択しそ
のＣＨを使用して入出力処理を行うまでの処理を説明す
るフローチャート、図１２はＣＨＰ０ ５０が故障した
ときに、ＣＨＰ０ ５０に接続されているＣＨをＣＨＰ
１ ５１へ論理的に接続を切り換えて入出力処理を継続
する手順を説明するフローチャート、図１３は故障した
ＣＨＰをシステム稼働中に交換後ＣＨをＣＨＰ１ ５１
からＣＨＰ０ ５０へ論理的に接続を切り換えて入出力
処理を継続する手順を説明するフローチャートである。
以下、これらのフローチャートを参照して、本発明の一
実施形態による入出力処理システムの動作を説明する。
トサブチャネル）命令が発行されてからＣＨを選択しそ
のＣＨを使用して入出力処理を行うまでの処理を説明す
るフローチャート、図１２はＣＨＰ０ ５０が故障した
ときに、ＣＨＰ０ ５０に接続されているＣＨをＣＨＰ
１ ５１へ論理的に接続を切り換えて入出力処理を継続
する手順を説明するフローチャート、図１３は故障した
ＣＨＰをシステム稼働中に交換後ＣＨをＣＨＰ１ ５１
からＣＨＰ０ ５０へ論理的に接続を切り換えて入出力
処理を継続する手順を説明するフローチャートである。
以下、これらのフローチャートを参照して、本発明の一
実施形態による入出力処理システムの動作を説明する。
【００３８】いま、初期状態としてＣＨ０ ６０がＣＨ
Ｐ０ ５０に論理的に接続されているものとする。この
場合、ＴＡＢＬＥ２０は、図５に示すようにＣＨ番号０
のＣＨ０ ６０がＣＨＰ０ ５０に接続されていること
を示しており、ＣＨ０ ６０内のＳＥＬＣＨＰ６１０は
‘０’が設定されている。この状態で、プログラムから
ＳＵＢＣＨ０に対応する入出力装置に対してＳＳＣＨ命
令が発行されたものとして、図１１に示すフローを説明
する。
Ｐ０ ５０に論理的に接続されているものとする。この
場合、ＴＡＢＬＥ２０は、図５に示すようにＣＨ番号０
のＣＨ０ ６０がＣＨＰ０ ５０に接続されていること
を示しており、ＣＨ０ ６０内のＳＥＬＣＨＰ６１０は
‘０’が設定されている。この状態で、プログラムから
ＳＵＢＣＨ０に対応する入出力装置に対してＳＳＣＨ命
令が発行されたものとして、図１１に示すフローを説明
する。
【００３９】（１）プログラムからＳＳＣＨ命令が発行
されると、ＩＰ１は、入出力制御情報をＳＵＢＣＨ０に
格納し、図８に示すＳＵＢＣＨ０内の選択可能な論理Ｃ
Ｈ番号を１つ選択する（ステップ１２０１〜１２０
３）。
されると、ＩＰ１は、入出力制御情報をＳＵＢＣＨ０に
格納し、図８に示すＳＵＢＣＨ０内の選択可能な論理Ｃ
Ｈ番号を１つ選択する（ステップ１２０１〜１２０
３）。
【００４０】（２）ステップ１２０３の選択で、例え
ば、論理ＣＨ番号０が選択されたとする。ＩＰ１は、図
５に示すＴＡＢＬＥ２０を参照することにより、論理Ｃ
Ｈ番号０に対応するＣＨが物理ＣＨ番号０であるＣＨ０
６０であることと、ＣＨ０ ６０がＣＨＰ０ ５０に
接続されていることを知る（ステップ１２０４）。
ば、論理ＣＨ番号０が選択されたとする。ＩＰ１は、図
５に示すＴＡＢＬＥ２０を参照することにより、論理Ｃ
Ｈ番号０に対応するＣＨが物理ＣＨ番号０であるＣＨ０
６０であることと、ＣＨ０ ６０がＣＨＰ０ ５０に
接続されていることを知る（ステップ１２０４）。
【００４１】（３）ＩＰ１は、求められたＣＨＰ番号に
基づいて、図７に示すＣＨＰ０ ５０に対応するＩＯＱ
Ｂ２２へＳＵＢＣＨ０をエンキューイングする（ステッ
プ１２０５）。
基づいて、図７に示すＣＨＰ０ ５０に対応するＩＯＱ
Ｂ２２へＳＵＢＣＨ０をエンキューイングする（ステッ
プ１２０５）。
【００４２】（４）ＣＨＰ０ ５０は、ＣＨＰ０ ５０
に対応するＩＯＱＢ２２からＳＵＢＣＨ０をデキューイ
ングし、図８に示すＳＵＢＣＨ０内の選択可能な論理Ｃ
Ｈ番号から図５に示すＴＡＢＬＥ２０を参照することに
より、ＣＨＰ番号と物理チャネル番号とを求める（ステ
ップ１２０６、１２０７）。
に対応するＩＯＱＢ２２からＳＵＢＣＨ０をデキューイ
ングし、図８に示すＳＵＢＣＨ０内の選択可能な論理Ｃ
Ｈ番号から図５に示すＴＡＢＬＥ２０を参照することに
より、ＣＨＰ番号と物理チャネル番号とを求める（ステ
ップ１２０６、１２０７）。
【００４３】（５）ＣＨＰ０ ５０は、ステップ１２０
７で求められたＣＨＰ番号と物理チャネル番号とによ
り、自ＣＨＰの配下に使用可能なＣＨが存在するか否か
チェックし、論理ＣＨ番号０のＣＨが自分に接続されて
いて、物理ＣＨ番号０のＣＨ０６０であることが判別で
きると、そのＣＨを使用して入出力処理を行い、ステッ
プ１２０６の処理に戻って、次のＳＵＢＣＨをデキュー
イングして処理を続ける（ステップ１２０８、１２０
９）。
７で求められたＣＨＰ番号と物理チャネル番号とによ
り、自ＣＨＰの配下に使用可能なＣＨが存在するか否か
チェックし、論理ＣＨ番号０のＣＨが自分に接続されて
いて、物理ＣＨ番号０のＣＨ０６０であることが判別で
きると、そのＣＨを使用して入出力処理を行い、ステッ
プ１２０６の処理に戻って、次のＳＵＢＣＨをデキュー
イングして処理を続ける（ステップ１２０８、１２０
９）。
【００４４】前述のＣＨによる入出力処理は、ＣＨ０
６０に対して図１０に示すＣＨＰからＣＨへの起動のパ
ケット８０の起動コードを１０にして送信し、ＣＨ０
６０にＳＳＣＨを指示することにより開始される。ＣＨ
０ ６０は、この起動により入出力処理を開始し、入出
力データを図１０に示すＣＨからのＭＳストアパケット
８３またはＣＨからのＭＳフェッチパケット８５／ＣＨ
へのフェッチデータパケット８７をＣＨＰ０ ５０を通
じて転送する。入出力処理終了割り込みは、図１０に示
すＣＨからＣＨＰへの割り込みパケット８１をＣＨＰ０
５０に対して転送することにより行われる。
６０に対して図１０に示すＣＨＰからＣＨへの起動のパ
ケット８０の起動コードを１０にして送信し、ＣＨ０
６０にＳＳＣＨを指示することにより開始される。ＣＨ
０ ６０は、この起動により入出力処理を開始し、入出
力データを図１０に示すＣＨからのＭＳストアパケット
８３またはＣＨからのＭＳフェッチパケット８５／ＣＨ
へのフェッチデータパケット８７をＣＨＰ０ ５０を通
じて転送する。入出力処理終了割り込みは、図１０に示
すＣＨからＣＨＰへの割り込みパケット８１をＣＨＰ０
５０に対して転送することにより行われる。
【００４５】（６）ステップ１２０８で、自ＣＨＰの配
下に使用可能なＣＨが存在しない場合、ＣＨＰ０ ５０
は、他のＣＨＰ、この例の場合、ＣＨＰ１ ５１用のＩ
ＯＱＢにそのＳＵＢＣＨ番号をエンキューイングし、そ
の後、ステップ１２０６の処理に戻って、次のＳＵＢＣ
Ｈをデキューイングして処理を続ける（ステップ１２１
０）。
下に使用可能なＣＨが存在しない場合、ＣＨＰ０ ５０
は、他のＣＨＰ、この例の場合、ＣＨＰ１ ５１用のＩ
ＯＱＢにそのＳＵＢＣＨ番号をエンキューイングし、そ
の後、ステップ１２０６の処理に戻って、次のＳＵＢＣ
Ｈをデキューイングして処理を続ける（ステップ１２１
０）。
【００４６】次に、図１２に示すフローを参照して、Ｃ
ＨＰ５０が故障となった場合の処理を説明する。
ＨＰ５０が故障となった場合の処理を説明する。
【００４７】（１）ＣＨＰ０ ５０が故障となると、Ｓ
ＶＰ３がＣＨＰ０ ５０の故障を検知し、ＣＨＰ０ ５
０の障害情報を採取し、その後、ＳＶＰ３は、ＣＨＰ１
５１に対してＣＨＰ０ ５０に接続されているＣＨ０
等をＣＨＰ１ ５１に接続するように指示する（ステッ
プ１３０１〜１３０４）。
ＶＰ３がＣＨＰ０ ５０の故障を検知し、ＣＨＰ０ ５
０の障害情報を採取し、その後、ＳＶＰ３は、ＣＨＰ１
５１に対してＣＨＰ０ ５０に接続されているＣＨ０
等をＣＨＰ１ ５１に接続するように指示する（ステッ
プ１３０１〜１３０４）。
【００４８】（２）ＳＶＰ３から指示を受けたＣＨＰ１
５１は、図１０に示すＣＰＣからのＭＳストアパケッ
ト８２を用いて、ＳＣ２１に対するストア要求を発行し
て、ＴＡＢＬＥ２０内の、ＣＨＰ０ ５０に接続されて
いるとして登録されているＣＨ０等の接続先ＣＨＰ番号
を、図６に示すようにＣＨＰ１ ５１のＣＨＰ番号に書
き換える（ステップ１３０５）。
５１は、図１０に示すＣＰＣからのＭＳストアパケッ
ト８２を用いて、ＳＣ２１に対するストア要求を発行し
て、ＴＡＢＬＥ２０内の、ＣＨＰ０ ５０に接続されて
いるとして登録されているＣＨ０等の接続先ＣＨＰ番号
を、図６に示すようにＣＨＰ１ ５１のＣＨＰ番号に書
き換える（ステップ１３０５）。
【００４９】（３）さらに、ＣＨＰ１ ５１は、各ＣＨ
のＳＥＬＣＨＰ６１０が“０”とされているＣＨ０等の
ＳＥＬＣＨＰ６１０を“１”に切り換えることにより、
それらのＣＨをＣＨＰ１ ５１に接続するようにして、
論理的な接続を切り換える（ステップ１３０６）。
のＳＥＬＣＨＰ６１０が“０”とされているＣＨ０等の
ＳＥＬＣＨＰ６１０を“１”に切り換えることにより、
それらのＣＨをＣＨＰ１ ５１に接続するようにして、
論理的な接続を切り換える（ステップ１３０６）。
【００５０】（４）この状態でプログラムからＳＵＢＣ
Ｈ０に対応する入出力装置に対してＳＳＣＨ命令が発行
されると、図１１に示すフローにより説明した処理によ
り、ＣＨＰ１ ５１が、接続替えされたＣＨ０等を使用
して入出力処理を行う（ステップ１３０７）。
Ｈ０に対応する入出力装置に対してＳＳＣＨ命令が発行
されると、図１１に示すフローにより説明した処理によ
り、ＣＨＰ１ ５１が、接続替えされたＣＨ０等を使用
して入出力処理を行う（ステップ１３０７）。
【００５１】次に、図１３に示すフローを参照して、故
障となったＣＨＰ０ ５０をシステム稼働中に正常なＣ
ＨＰに交換し、処理を再開させる処理を説明する。
障となったＣＨＰ０ ５０をシステム稼働中に正常なＣ
ＨＰに交換し、処理を再開させる処理を説明する。
【００５２】（１）故障となったＣＨＰ０ ５０がシス
テム稼働中に正常なＣＨＰに交換された後、ＳＶＰ３
は、新たなＣＨＰ０ ５０に対してイニシャライズ処理
の実行を指示する（ステップ１４０１）。
テム稼働中に正常なＣＨＰに交換された後、ＳＶＰ３
は、新たなＣＨＰ０ ５０に対してイニシャライズ処理
の実行を指示する（ステップ１４０１）。
【００５３】（２）ＣＨＰ０ ５０は、ＳＶＰ３からの
指示によりイニシャライズ処理を実行する。ＣＨＰ０
５０のイニシャライズ処理が完了すると、ＳＶＰ３は、
ＣＨＰ１ ５１に対してＣＨ０ ６０等の故障発生以前
にＣＨＰ０ ５０に接続されていたＣＨをＣＨＰ０ ５
０へ接続するように指示する（１４０２、１４０３）。
指示によりイニシャライズ処理を実行する。ＣＨＰ０
５０のイニシャライズ処理が完了すると、ＳＶＰ３は、
ＣＨＰ１ ５１に対してＣＨ０ ６０等の故障発生以前
にＣＨＰ０ ５０に接続されていたＣＨをＣＨＰ０ ５
０へ接続するように指示する（１４０２、１４０３）。
【００５４】（３）ステップ１４０３によるＳＶＰ３か
らの指示を受けたＣＨＰ１ ５１は、図９に示すＬＳ５
７内のＣＨ０ ６０等のＣＨＢＵＳＹフラグを監視し
て、そのフラグが“０”になったとき、すなわち、その
ＣＨがＣＨＰ１ ５１の制御下で入出力処理が終了して
いるときに、そのＣＨ０ ６０等に対して図１０に示す
ＣＨＰからＣＨへの起動パケット８０の起動コードを
“００”にして送信し、そのＣＨに強制ＩＤＬＥを指示
する（ステップ１４０４、１４０５）。
らの指示を受けたＣＨＰ１ ５１は、図９に示すＬＳ５
７内のＣＨ０ ６０等のＣＨＢＵＳＹフラグを監視し
て、そのフラグが“０”になったとき、すなわち、その
ＣＨがＣＨＰ１ ５１の制御下で入出力処理が終了して
いるときに、そのＣＨ０ ６０等に対して図１０に示す
ＣＨＰからＣＨへの起動パケット８０の起動コードを
“００”にして送信し、そのＣＨに強制ＩＤＬＥを指示
する（ステップ１４０４、１４０５）。
【００５５】（４）前述の指示を受けたＣＨ０ ６０等
は、入出力装置からの起動による新たな割り込みの受け
付けを抑止することが可能であれば、ＣＨからＣＨＰへ
の割り込みパケット８１でＣＣ＝０を、入出力装置から
の新たな割り込みの受付けを行っていて抑止できない場
合、ＣＨからＣＨＰへの割り込みパケット８１でＣＣ＝
２をＣＨＰ１ ５１へ応答する。なお、このＣＨ０等で
の処理は、図には示していない。
は、入出力装置からの起動による新たな割り込みの受け
付けを抑止することが可能であれば、ＣＨからＣＨＰへ
の割り込みパケット８１でＣＣ＝０を、入出力装置から
の新たな割り込みの受付けを行っていて抑止できない場
合、ＣＨからＣＨＰへの割り込みパケット８１でＣＣ＝
２をＣＨＰ１ ５１へ応答する。なお、このＣＨ０等で
の処理は、図には示していない。
【００５６】（５）ＣＨＰ１ ５１は、ＣＨ０等からの
応答のパケット８１でＣＣ＝２を受け取ると再びＣＨ０
６０等のＣＨＢＵＳＹフラグを監視し、そのフラグが
“０”になるのを待ち、ＣＣ＝０を受け取ると、図１０
に示すＣＰＣからのＭＳストアパケット８２でＳＣ２１
に対するストア要求を出してＴＡＢＬＥ２０のＣＨ０６
０等に対応する部分を図５に示すようにＣＨＰ０ ５０
に書き換える（ステップ１４０６、１４０７）。
応答のパケット８１でＣＣ＝２を受け取ると再びＣＨ０
６０等のＣＨＢＵＳＹフラグを監視し、そのフラグが
“０”になるのを待ち、ＣＣ＝０を受け取ると、図１０
に示すＣＰＣからのＭＳストアパケット８２でＳＣ２１
に対するストア要求を出してＴＡＢＬＥ２０のＣＨ０６
０等に対応する部分を図５に示すようにＣＨＰ０ ５０
に書き換える（ステップ１４０６、１４０７）。
【００５７】（６）さらに、ＣＨＰ１ ５１は、ＣＨ０
６０等のＳＥＬＣＨＰ６１０を“０”に切り換えるこ
とによりＣＨ０ ６０等をＣＨＰ０ ５０に接続するよ
うに論理的な接続を切り換える。その後、ＣＨＰ１ ５
１は、ＳＶＰ３に対してＣＨ０６０等をＣＨＰ０ ５０
への接続に切り換えたことを報告する（ステップ１４０
８、１４０９）。
６０等のＳＥＬＣＨＰ６１０を“０”に切り換えるこ
とによりＣＨ０ ６０等をＣＨＰ０ ５０に接続するよ
うに論理的な接続を切り換える。その後、ＣＨＰ１ ５
１は、ＳＶＰ３に対してＣＨ０６０等をＣＨＰ０ ５０
への接続に切り換えたことを報告する（ステップ１４０
８、１４０９）。
【００５８】（７）報告を受けたＳＶＰ３は、ＣＨＰ０
５０に対してＣＨ０ ６０等の接続が完了したことを
報告する（ステップ１４１０）。
５０に対してＣＨ０ ６０等の接続が完了したことを
報告する（ステップ１４１０）。
【００５９】（８）報告を受けたＣＨＰ０ ５０は、Ｃ
Ｈ０ ６０等に対して図１０に示すＣＨＰからＣＨへの
起動パケット８０で起動コードを“０１”にして送信す
ることにより強制ＩＤＬＥ解除を指示する（ステップ１
４１１）。
Ｈ０ ６０等に対して図１０に示すＣＨＰからＣＨへの
起動パケット８０で起動コードを“０１”にして送信す
ることにより強制ＩＤＬＥ解除を指示する（ステップ１
４１１）。
【００６０】（９）ＣＨ０ ６０等は、これにより、入
出力装置からの新たな割り込みの受付け抑止状態を解除
する。また、ＣＨＰ０ ５０は、ＣＨ０ ６０等への入
出力起動処理を開始可能となる。なお、入出力処理動作
は、図１１により説明したフローに従って行われる（ス
テップ１４１２）。
出力装置からの新たな割り込みの受付け抑止状態を解除
する。また、ＣＨＰ０ ５０は、ＣＨ０ ６０等への入
出力起動処理を開始可能となる。なお、入出力処理動作
は、図１１により説明したフローに従って行われる（ス
テップ１４１２）。
【００６１】前述した本発明の実施形態によれば、下記
に説明するような効果を奏することができる。
に説明するような効果を奏することができる。
【００６２】（１）各ＣＨが複数のＣＨＰと接続する経
路を備えているので、ＣＨＰが故障した場合にも、故障
したＣＨＰが制御していたＣＨを故障していないＣＨＰ
への接続に切り換えることができＣＨを継続して使用す
ることができる。
路を備えているので、ＣＨＰが故障した場合にも、故障
したＣＨＰが制御していたＣＨを故障していないＣＨＰ
への接続に切り換えることができＣＨを継続して使用す
ることができる。
【００６３】（２）ＩＰがＣＨを起動するとき、起動可
能なＣＨＰを選択する手段を備えているので、その選択
手段をＣＨＰから更新可能とし、さらに、その選択手段
をプログラムから指示される論理ＣＨ番号とＩＰが使用
する物理ＣＨ番号の変換テーブルに組み込むことにより
起動可能なＣＨＰを効率よく選択して起動処理を行うこ
とができる。
能なＣＨＰを選択する手段を備えているので、その選択
手段をＣＨＰから更新可能とし、さらに、その選択手段
をプログラムから指示される論理ＣＨ番号とＩＰが使用
する物理ＣＨ番号の変換テーブルに組み込むことにより
起動可能なＣＨＰを効率よく選択して起動処理を行うこ
とができる。
【００６４】（３）ＣＨがＩＰへ割り込みを上げるとき
に、割り込み可能なＣＨＰを選択する手段をＣＨ内に持
つことにより効率よく割り込み可能なＣＨＰを選択して
割り込み処理を行うことができる。
に、割り込み可能なＣＨＰを選択する手段をＣＨ内に持
つことにより効率よく割り込み可能なＣＨＰを選択して
割り込み処理を行うことができる。
【００６５】（４）システム稼動中に故障したＣＨＰを
交換後、ＣＨＰがＣＨの負荷状態を監視しながらＣＨＰ
とＣＨとの接続を切り換えることができ、これにより、
入出力動作に影響を与えることなくＣＨＰとＣＨとの接
続の状態を元に戻すことができる。
交換後、ＣＨＰがＣＨの負荷状態を監視しながらＣＨＰ
とＣＨとの接続を切り換えることができ、これにより、
入出力動作に影響を与えることなくＣＨＰとＣＨとの接
続の状態を元に戻すことができる。
【００６６】なお、本発明は、その実施態様として、以
下に記載するような態様をとることができる。
下に記載するような態様をとることができる。
【００６７】１．記憶装置と入出力装置間でデータ転送
を行うチャネル装置と、前記記憶装置と前記チャネル装
置の間に置かれ複数のチャネル装置を制御するチャネル
制御装置とからなる入出力処理システムにおいて、前記
チャネル制御装置を複数台備え、前記複数のチャネル装
置の各々は前記複数台のチャネル制御装置の内の少なく
とも２台と接続するための少なくとも２本の経路を備え
ることを特徴とする入出力処理システム。
を行うチャネル装置と、前記記憶装置と前記チャネル装
置の間に置かれ複数のチャネル装置を制御するチャネル
制御装置とからなる入出力処理システムにおいて、前記
チャネル制御装置を複数台備え、前記複数のチャネル装
置の各々は前記複数台のチャネル制御装置の内の少なく
とも２台と接続するための少なくとも２本の経路を備え
ることを特徴とする入出力処理システム。
【００６８】２．前記少なくとも２本の経路の内からデ
ータ転送を行うための１本の経路を選択する選択手段を
備えることを特徴とする前記１記載の入出力処理システ
ム。
ータ転送を行うための１本の経路を選択する選択手段を
備えることを特徴とする前記１記載の入出力処理システ
ム。
【００６９】３．前記複数のチャネル制御装置の内の１
台が故障した場合、該故障したチャネル制御装置との経
路に代えて、故障していない他のチャネル制御装置との
経路を選択してデータ転送を行うことを特徴とする前記
１または２記載の入出力処理システム。
台が故障した場合、該故障したチャネル制御装置との経
路に代えて、故障していない他のチャネル制御装置との
経路を選択してデータ転送を行うことを特徴とする前記
１または２記載の入出力処理システム。
【００７０】４．前記複数のチャネル制御装置が正常に
動作しているとき、１台のチャネル制御装置がデータ転
送を行うチャネル装置の数が、各チャネル制御装置毎に
ほぼ同数になるように経路を選択することを特徴とする
前記１または２記載の入出力処理システム。
動作しているとき、１台のチャネル制御装置がデータ転
送を行うチャネル装置の数が、各チャネル制御装置毎に
ほぼ同数になるように経路を選択することを特徴とする
前記１または２記載の入出力処理システム。
【００７１】
【発明の効果】以上説明したように本発明によれば、１
台のチャネル制御装置が故障しても、そのチャネル制御
装置の制御下にあるチャネル装置を、他の故障していな
いチャネル制御装置により制御可能とし、入出力装置を
継続使用できるようにすることができる。
台のチャネル制御装置が故障しても、そのチャネル制御
装置の制御下にあるチャネル装置を、他の故障していな
いチャネル制御装置により制御可能とし、入出力装置を
継続使用できるようにすることができる。
【図１】本発明の一実施形態による入出力処理システム
の構成の概略を示すブロック図である。
の構成の概略を示すブロック図である。
【図２】本発明の一実施形態による入出力処理システム
の具体的な構成を示すブロック図である。
の具体的な構成を示すブロック図である。
【図３】図２におけるＣＨＰの詳細な構成を示すブロッ
ク図である。
ク図である。
【図４】図２におけるＣＨの内部に設けられるＳＥＬＥ
ＣＴの詳細な構成を示すブロック図である。
ＣＴの詳細な構成を示すブロック図である。
【図５】ＭＳ２に格納されているＴＡＢＬＥの内容を説
明する図である。
明する図である。
【図６】ＣＨＰが故障したことにより書き換えられたＴ
ＡＢＬＥの内容を説明する図である。
ＡＢＬＥの内容を説明する図である。
【図７】ＭＳに格納されているＩＯＱＢの内容を説明す
る図である。
る図である。
【図８】ＭＳに格納されているＳＵＢＣＨの入出力装置
に対応して設けられているＳＵＢＣＨの内容を説明する
図である。
に対応して設けられているＳＵＢＣＨの内容を説明する
図である。
【図９】ＣＨＰ内のＬＳに格納されている各ＣＨ毎の動
作状態を示すＢＵＳＹフラグについて説明する図であ
る。
作状態を示すＢＵＳＹフラグについて説明する図であ
る。
【図１０】ＳＣ、ＣＰＣ、ＣＨの各ユニット間で転送さ
れるパケットのフォーマットを説明する図である。
れるパケットのフォーマットを説明する図である。
【図１１】ＩＰからＳＳＣＨ（スタートサブチャネル）
命令が発行されてからＣＨを選択しそのＣＨを使用して
入出力処理を行うまでの処理を説明するフローチャート
である。
命令が発行されてからＣＨを選択しそのＣＨを使用して
入出力処理を行うまでの処理を説明するフローチャート
である。
【図１２】ＣＨＰ０が故障したときに、ＣＨＰ０に接続
されているＣＨをＣＨＰ１へ論理的に接続を切り換えて
入出力処理を継続する手順を説明するフローチャートで
ある。
されているＣＨをＣＨＰ１へ論理的に接続を切り換えて
入出力処理を継続する手順を説明するフローチャートで
ある。
【図１３】故障したＣＨＰをシステム稼働中に交換後、
ＣＨを交換後のＣＨＰへ論理的に接続を切り換えて入出
力処理を継続する手順を説明するフローチャートであ
る。
ＣＨを交換後のＣＨＰへ論理的に接続を切り換えて入出
力処理を継続する手順を説明するフローチャートであ
る。
【図１４】計算機システムにおける従来技術による入出
力処理システムの構成を示すブロック図である。
力処理システムの構成を示すブロック図である。
１、７０ 命令処理装置（ＩＰ） ２ 主記憶装置（ＭＳ） ３ サービスプロセッサ（ＳＶＰ） ４、７６ 入出力処理装置（ＩＯＰ） ２０ テーブル（ＴＡＢＬＥ） ２１、７１ システム制御装置（ＳＣ） ２２ Ｉ／Ｏ起動のキューブロック（ＩＯＱＢ） ２３ サブチャネル（ＳＵＢＣＨ）、 ５０、５１ チャネル制御装置（ＣＨＰ） ５２、５３ ＳＣ側のバッファ（ＢＵＦＭ） ５６、５７ ローカルストレージ（ＬＳ） ５８、５９ チャネルパスコントローラ（ＣＰＣ） ５４０〜５４ｉ、５５０〜５５ｉ、ＣＨ側のバッファ
（ＢＵＦＣ） ６００〜６０ｉ セレクタ（ＳＥＬＥＣＴ） ７２０、７２１ チャネル制御装置（ＣＨＰ） 730〜73i、740〜74i、60〜6i チャネル装置（ＣＨ） ７５０〜７５ｎ 入出力装置（Ｉ／Ｏ） ６１０ フリップフロップ（ＳＥＬＣＨＰ）
（ＢＵＦＣ） ６００〜６０ｉ セレクタ（ＳＥＬＥＣＴ） ７２０、７２１ チャネル制御装置（ＣＨＰ） 730〜73i、740〜74i、60〜6i チャネル装置（ＣＨ） ７５０〜７５ｎ 入出力装置（Ｉ／Ｏ） ６１０ フリップフロップ（ＳＥＬＣＨＰ）
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柴田 英明 神奈川県秦野市堀山下１番地 株式会社日 立製作所汎用コンピュータ事業部内 Ｆターム(参考） 5B014 EA04 GA13 HA13
Claims (11)
- 【請求項１】 中央処理装置と、入出力装置との間でデ
ータの送受信を行うチャネル装置と、複数のチャネル装
置を制御するチャネル制御装置とからなる入出力処理シ
ステムにおいて、前記チャネル制御装置を複数備え、前
記複数のチャネル装置のそれぞれは、前記複数のチャネ
ル制御装置と接続する経路を備え、前記中央処理装置が
あるチャネル装置を起動する場合、起動可能な複数のチ
ャネル制御装置のどのチャネル制御装置からチャネル装
置を起動するかを決める第１の手段を備えることを特徴
とする入出力処理システム。 - 【請求項２】 前記第１の手段は、プログラムが使う論
理チャネル装置番号と、ハードウェアが使う物理チャネ
ル装置番号と、使用可能なチャネル制御装置番号とを対
応付けるテーブルとして構成されることを特徴とする請
求項１記載の入出力処理システム。 - 【請求項３】 前記入出力装置から中央処理装置に割り
込みを行う場合、入出力装置と接続されているチャネル
装置から割り込みが可能な複数のチャネル制御装置のど
のチャネル制御装置から割り込むかを決める第２の手段
を備えることを特徴とする請求項１または２記載の入出
力処理システム。 - 【請求項４】 前記第１の手段が主記憶装置内に備えら
れ、前記第２の手段がチャネル装置内に備えられること
を特徴とする請求項３記載の入出力処理システム。 - 【請求項５】 前記複数のチャネル制御装置の１つが故
障した場合、前記第１、第２の手段を変更することによ
り、故障していない他のチャネル制御装置が全チャネル
装置を起動し、全チャネル装置からの割り込みを受けて
入出力処理を行うことを特徴とする請求項３または４記
載の入出力処理システム。 - 【請求項６】 前記チャネル制御装置の故障は、サービ
スプロセッサにより検知され、そのサービスプロセッサ
は、他のチャネル制御装置に対して故障したチャネル制
御装置に接続されていた各チャネル装置を接続する指示
を出し、その指示を受けたチャネル制御装置が、前記第
１の手段と第２の手段とを変更することを特徴とする請
求項５記載の入出力処理システム。 - 【請求項７】 前記故障したチャネル制御装置が、シス
テム作動中に正常なチャネル制御装置に交換された後、
前記サービスプロセッサは、交換された新たなチャネル
制御装置をイニシャライズし、故障したチャネル制御装
置からチャネル装置を引き継いでいたチャネル制御装置
に対して引き継いでいた各チャネル装置を交換したチャ
ネル制御装置へ接続する指示を出し、その指示を受けた
チャネル制御装置が、前記第１の手段と第２の手段とを
変更することを特徴とする請求項６記載の入出力処理シ
ステム。 - 【請求項８】 記憶装置と入出力装置間でデータ転送を
行うチャネル装置と、前記記憶装置と前記チャネル装置
の間に置かれ複数のチャネル装置を制御するチャネル制
御装置とからなる入出力処理システムにおいて、前記チ
ャネル制御装置を複数台備え、前記複数のチャネル装置
の各々は前記複数台のチャネル制御装置の内の少なくと
も２台と接続するための少なくとも２本の経路を備える
ことを特徴とする入出力処理システム。 - 【請求項９】 前記少なくとも２本の経路の内からデー
タ転送を行うための１本の経路を選択する選択手段を備
えることを特徴とする請求項８記載の入出力処理システ
ム。 - 【請求項１０】 前記複数のチャネル制御装置の内の１
台が故障した場合、該故障したチャネル制御装置との経
路に代えて、故障していない他のチャネル制御装置との
経路を選択してデータ転送を行うことを特徴とする請求
項８または９記載の入出力処理システム。 - 【請求項１１】 前記複数のチャネル制御装置が正常に
動作しているとき、１台のチャネル制御装置がデータ転
送を行うチャネル装置の数が、各チャネル制御装置毎に
ほぼ同数になるように経路を選択することを特徴とする
請求項８または９記載の入出力処理システム。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10347223A JP2000172624A (ja) | 1998-12-07 | 1998-12-07 | 入出力処理システム |
| US09/455,366 US6523138B1 (en) | 1998-12-07 | 1999-12-06 | Input/output processing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10347223A JP2000172624A (ja) | 1998-12-07 | 1998-12-07 | 入出力処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000172624A true JP2000172624A (ja) | 2000-06-23 |
Family
ID=18388765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10347223A Pending JP2000172624A (ja) | 1998-12-07 | 1998-12-07 | 入出力処理システム |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6523138B1 (ja) |
| JP (1) | JP2000172624A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007148631A (ja) * | 2005-11-25 | 2007-06-14 | Nec Corp | コンピュータシステム、インタフェース割付方法およびプログラム |
| JP2010244396A (ja) * | 2009-04-08 | 2010-10-28 | Nec Corp | 情報処理装置、及び入出力処理モジュールの切替方法 |
| JP2012037969A (ja) * | 2010-08-04 | 2012-02-23 | Fujitsu Ltd | ストレージシステム、制御装置および制御方法 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1239369A1 (de) * | 2001-03-07 | 2002-09-11 | Siemens Aktiengesellschaft | Fehlertolerante Rechneranordnung und Verfahren zum Betrieb einer derartigen Anordnung |
| US6898732B1 (en) * | 2001-07-10 | 2005-05-24 | Cisco Technology, Inc. | Auto quiesce |
| JP3992952B2 (ja) | 2001-09-10 | 2007-10-17 | 株式会社日立製作所 | 記憶制御装置およびその運用方法 |
| JP4342804B2 (ja) * | 2003-01-31 | 2009-10-14 | 株式会社日立製作所 | ストレージシステムの制御方法、ストレージシステム、及びプログラム |
| JP2004234555A (ja) * | 2003-01-31 | 2004-08-19 | Hitachi Ltd | ストレージシステムの制御方法、ストレージシステム、及びプログラム |
| JP2004234558A (ja) * | 2003-01-31 | 2004-08-19 | Hitachi Ltd | 記憶デバイス制御装置、及びプログラム |
| US7401254B2 (en) * | 2003-04-23 | 2008-07-15 | Dot Hill Systems Corporation | Apparatus and method for a server deterministically killing a redundant server integrated within the same network storage appliance chassis |
| US7627780B2 (en) * | 2003-04-23 | 2009-12-01 | Dot Hill Systems Corporation | Apparatus and method for deterministically performing active-active failover of redundant servers in a network storage appliance |
| US7565566B2 (en) * | 2003-04-23 | 2009-07-21 | Dot Hill Systems Corporation | Network storage appliance with an integrated switch |
| US7320083B2 (en) * | 2003-04-23 | 2008-01-15 | Dot Hill Systems Corporation | Apparatus and method for storage controller to deterministically kill one of redundant servers integrated within the storage controller chassis |
| US7240165B2 (en) * | 2004-01-15 | 2007-07-03 | Hewlett-Packard Development Company, L.P. | System and method for providing parallel data requests |
| US7962696B2 (en) * | 2004-01-15 | 2011-06-14 | Hewlett-Packard Development Company, L.P. | System and method for updating owner predictors |
| US7484055B1 (en) * | 2005-06-13 | 2009-01-27 | Sun Microsystems, Inc. | Fast handling of state change notifications in storage area networks |
| US7877625B2 (en) * | 2008-04-16 | 2011-01-25 | Invensys Systems, Inc. | Efficient architecture for interfacing redundant devices to a distributed control system |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3564502A (en) * | 1968-01-15 | 1971-02-16 | Ibm | Channel position signaling method and means |
| US4974147A (en) * | 1988-12-21 | 1990-11-27 | International Business Machines Corporation | Programmable quiesce apparatus for retry, recovery and debug |
| JPH02294753A (ja) * | 1989-05-09 | 1990-12-05 | Fujitsu Ltd | 入出力処理装置の初期化方式 |
| AU650242B2 (en) * | 1989-11-28 | 1994-06-16 | International Business Machines Corporation | Methods and apparatus for dynamically managing input/output (I/O) connectivity |
| US5502728A (en) | 1992-02-14 | 1996-03-26 | International Business Machines Corporation | Large, fault-tolerant, non-volatile, multiported memory |
| JP3160149B2 (ja) * | 1994-05-13 | 2001-04-23 | 株式会社日立製作所 | ディスク制御装置の無停止プログラム変更方法およびディスク制御装置 |
| US5504882A (en) | 1994-06-20 | 1996-04-02 | International Business Machines Corporation | Fault tolerant data storage subsystem employing hierarchically arranged controllers |
| DE69521101T2 (de) * | 1994-10-31 | 2001-10-18 | Ibm | Gemeinsam genutzte virtuelle Platten mit anwendungstransparenter Wiedergewinnung |
-
1998
- 1998-12-07 JP JP10347223A patent/JP2000172624A/ja active Pending
-
1999
- 1999-12-06 US US09/455,366 patent/US6523138B1/en not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007148631A (ja) * | 2005-11-25 | 2007-06-14 | Nec Corp | コンピュータシステム、インタフェース割付方法およびプログラム |
| JP2010244396A (ja) * | 2009-04-08 | 2010-10-28 | Nec Corp | 情報処理装置、及び入出力処理モジュールの切替方法 |
| JP2012037969A (ja) * | 2010-08-04 | 2012-02-23 | Fujitsu Ltd | ストレージシステム、制御装置および制御方法 |
| US8850255B2 (en) | 2010-08-04 | 2014-09-30 | Fujitsu Limited | Storage system control apparatus and control method for utilizing a relay unit of an abnormal control unit |
Also Published As
| Publication number | Publication date |
|---|---|
| US6523138B1 (en) | 2003-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000172624A (ja) | 入出力処理システム | |
| JP3503948B2 (ja) | 電子計算機システム | |
| US4787026A (en) | Method to manage coprocessor in a virtual memory virtual machine data processing system | |
| US6378021B1 (en) | Switch control method and apparatus in a system having a plurality of processors | |
| JP2509064B2 (ja) | デ―タ処理システム | |
| JP2000330806A (ja) | 計算機システム | |
| JPH0799502B2 (ja) | コンピュータ・システム | |
| JPH06202883A (ja) | プロセス間通信装置及び通信方法 | |
| EP0147574A2 (en) | Resource sharing method between workstations | |
| US4237533A (en) | Preventing initial program load failures | |
| JP2008226040A (ja) | 情報処理装置及びコマンド多重度制御方法 | |
| JP2904483B2 (ja) | 周期的プロセスのスケジューリング方法 | |
| JPH0844649A (ja) | データ処理装置 | |
| EP0049521A2 (en) | Information processing system | |
| JPH10301795A (ja) | 仮想計算機システム | |
| US20020087775A1 (en) | Apparatus and method for interrupt delivery | |
| JPH0799674A (ja) | 情報処理装置の部分ファイル更新方式 | |
| JP2610966B2 (ja) | 仮想計算機制御方法 | |
| US6247093B1 (en) | Data processing apparatus for executing synchronous instructions prior to executing asynchronous instructions | |
| JP2000322278A (ja) | プロセス実行制御方法 | |
| JP2695933B2 (ja) | 計算機システム | |
| JPH0944438A (ja) | 同期タイプ入出力命令の多重処理方法 | |
| JPH08110894A (ja) | 並列計算機システム | |
| JPH10260850A (ja) | 仮想計算機システム | |
| JPH06274436A (ja) | データ転送方式 |